19-4789; Rev 0; 10/98 概要 ___________________________________ 特長 ___________________________________ MAX3875は、2.488Gbps SDH/SONETアプリケー ション用のコンパクトな低電力クロックリカバリ及び データリタイミングICです。完全集積化された位相ロック ループは、回復したクロックでリタイミングされるシリ アルNRZデータ入力から同期クロック信号を回復します。 差動PECLコンパチブルの出力は、クロック及びデータ 信号に対して提供され、システムループバック診断 テストには別の2.488Gbpsシリアル入力が利用できま す。さらに、このデバイスには、TTLコンパチブルの ロス・オブ・ロック（LOL）モニタも含まれています。 ◆ ANSI、ITU、及びBellcore SONET/SDH リジェネレータ仕様を上回る機能性 ◆ 消費電力：400mW（+3.3Vの場合） ◆ クロックジッタ生成：0.003UIRMS ◆ 電源：+3.3V又は+5V単一 ◆ 完全集積化クロックリカバリ及び データリタイミング ◆ 高速入力の追加によるシステムループバック 診断テスト MAX3875は、OC-48/STM-16伝送システムのセク ションリジェネレータ及びターミナルレシーバアプリ ケーション用に設計されています。ジッタ性能は、全て のSONET/SDH仕様を上回っています。 ◆ 許容差：> 2000 連続同一ディジット このデバイスは、-40℃∼+85℃の温度範囲において +3.3V∼+5.0V単一電源で動作します。標準消費電力は、 +3.3V電源で僅か400mWとなっています。MAX3875 は、チップ形式に加え、32ピンTQFPパッケージでも 提供されています。 ◆ ロス・オブ・ロックインジケータ ◆ 差動PECLコンパチブルのデータ及びクロック出力 型番 ___________________________________ アプリケーション _______________________ TEMP. RANGE PIN-PACKAGE MAX3875EHJ -40°C to +85°C 32 TQFP MAX3875E/D -40°C to +85°C Dice* PART SDH/SONETレシーバ及びリジェネレータ アッド/ドロップマルチプレクサ 2.488Gbps ATMレシーバ * Dice are designed to operate over this range, but are tested and guaranteed at TA = +25°C only. Contact factory for availability. ディジタルビデオ送信 ピン配置はデータシートの最後に記載されています。 ディジタルクロスコネクト SDH/SONET試験機器 標準アプリケーション回路 __________________________________________________________ +3.3V +3.3V 0.01mF PHOTODIODE TTL 0.01mF +3.3V VCC VCC MAX3866 OUT+ PHADJ+ PHADJ- LOL SDI+ PRE/POSTAMPLIFIER OUT- SDI- SYSTEM LOOPBACK TTL 82W 82W +3.3V MAX3885 130W 130W 82W 82W 1:16 DESERIALIZER SCLKO+ SCLKO- SLBI+ SIS 130W MAX3875 SLBI- TTL 130W SDO+ SDO- IN LOP +3.3V FIL+ FIL- 1mF ________________________________________________________________ Maxim Integrated Products 1 無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com MAX3875 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC MAX3875 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC ABSOLUTE MAXIMUM RATINGS Supply Voltage, VCC..............................................-0.5V to +7.0V Input Voltage Levels (SDI+, SDI-, SLBI+, SLBI-) ...........(VCC - 0.5V) to (VCC + 0.5V) Input Current Levels (SDI+, SDI-, SLBI+, SLBI-)..............±10mA PECL Output Voltage (SDO+, SDO-, SCLKO+, SCLKO-) .......................(VCC + 0.5V) PECL Output Current, (SDO+, SDO-, SCLKO+, SCLKO-).....56mA Voltage at LOL, SIS, PHADJ+, PHADJ-, FIL+, FIL- .................................................-0.5V to (VCC + 0.5V) Continuous Power Dissipation (TA = +85°C) TQFP (derate 16.1mW/°C above +85°C) ........................1.0W Operating Temperature Range MAX3875EHJ..................................................-40°C to +85°C Operating Junction Temperature (die) ..............-55°C to +150°C Storage Temperature Range .............................-60°C to +160°C Processing Temperature (die) .........................................+400°C Lead Temperature (soldering, 10sec) .............................+300°C Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. DC ELECTRICAL CHARACTERISTICS (VCC = +3.0V to +5.5V, TA = -40°C to +85°C, unless otherwise noted. Typical values are at +3.3V and TA = +25°C.) (Note 1) PARAMETER SYMBOL CONDITIONS Supply Current ICC Excluding PECL output termination Differential Input Voltage (SDI±, SLBI±) VID Figure 1 Single-Ended Input Voltage (SDI±, SLBI±) VIS Input Termination to VCC (SDI±, SLBI±) RIN PECL Output High Voltage (SDO±, SCLKO±) VOH PECL Output Low Voltage (SDO±, SCLKO±) VOL TTL Input High Voltage (SIS) VIH TTL Input Low Voltage (SIS) VIL VOH TTL Output Low Voltage (LOL) VOL TYP MAX UNITS 122 167 mA 800 mVp-p 50 VCC - 0.4 VCC + 0.2 TA = 0°C to +85°C VCC - 1.025 VCC - 0.88 TA = -40°C VCC - 1.085 VCC - 0.88 TA = 0°C to +85°C VCC - 1.81 VCC - 1.62 TA = -40°C VCC - 1.83 VCC - 1.555 2.0 (SDI+) (SDI-) V -10 +10 µA 2.4 VCC V 0.4 V 25mV MIN 400mV MAX SCLKO+ VID tCK-Q 50mVp-p MIN 800mVp-p MAX SDO 図1. 入力電圧 2 V V tCK SDI- V 0.8 Note 1: Dice are tested at TA = +25°C only. SDI+ V Ω 45 TTL Input Current (SIS) TTL Output High Voltage (LOL) MIN 図2. 出力クロック対Q遅延 _______________________________________________________________________________________ 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC (VCC = +3.0V to +5.5V, TA = -40°C to +85°C, unless otherwise noted. Typical values are at +3.3V and TA = +25°C.) (Note 2) PARAMETER SYMBOL CONDITIONS MIN Serial Output Clock Rate TYP MAX 2.488 Clock-to-Q Delay Figure 2 Jitter Peaking f ≤ 2MHz JP Jitter Transfer Bandwidth 110 JBW Jitter Tolerance Jitter Generation JGEN 1.1 f = 70kHz 1.91 3.6 f = 100kHz 1.76 2.75 f = 1MHz 0.41 0.67 f = 10MHz (Note 3) 0.21 Jitter BW = 12kHz to 20MHz UNITS Gbps 290 ps 0.1 dB 2.0 MHz UIp-p 0.45 0.003 0.006 UIRMS 0.026 0.056 UIp-p Clock Output Edge Speed 20% to 80% 70 ps Data Output Edge Speed 20% to 80% 108 ps 2000 Bits Tolerated Consecutive Identical Digits Input Return Loss (SDI±, SLBI±) 100kHz to 2.5GHz -17 2.5GHz to 4.0GHz -15 dB Note 2: AC characteristics are guaranteed by design and characterization. Note 3: See Typical Operating Characteristics for worst-case distribution. 標準動作特性 ______________________________________________________________________ (VCC = +3.3V, TA = +25°C, unless otherwise noted.) RECOVERED DATA AND CLOCK (DIFFERENTIAL OUTPUT) JITTER TOLERANCE RECOVERED CLOCK JITTER MAX3875 toc02 PRBS = 215 - 1 VIN = 20mVP-P TA = +85°C DATA INPUT JITTER (UIp-p) 223 - 1 PATTERN MAX3875 toc03 10 MAX3875 toc01 1 BELLCORE MASK CLOCK RMSD = 1.2ps 0.1 100ps/div 10ps/div PRBS = 223 - 1 50mVp-p INPUT 10k 100k 1M 10M JITTER FREQUENCY (Hz) _______________________________________________________________________________________ 3 MAX3875 AC ELECTRICAL CHARACTERISTICS 標準動作特性（続き）_______________________________________________________________ (VCC = +3.3V, TA = +25°C, unless otherwise noted.) JITTER FREQUENCY = 5MHz 0.3 fJITTER = 10MHz VCC = +3.0V TA = -40°C 20 15 10 0 -0.3 -0.6 -1.2 -1.5 -1.8 -2.1 -2.4 5 -2.7 PRBS = 223 - 1 100 10 0.20 1000 0.34 0.48 1k 0.62 10k 10M 140 SUPPLY CURRENT (mA) 10-5 10-6 10-7 10-8 MAX3875toc07 145 MAX3875toc06 10-4 1M SUPPLY CURRENT vs. TEMPERATURE BIT ERROR RATE vs. INPUT VOLTAGE 10-3 100k JITTER FREQUENCY (Hz) JITTER TOLERANCE (UIp-p) INPUT VOLTAGE (mVp-p) BIT ERROR RATE PRBS = 223 - 1 -3.0 0 0 1 BELLCORE MASK -0.9 0.2 0.1 MAX3875 toc05 MAX3875toc05a 0.3 JITTER TRANSFER (dB) 0.5 MEAN = 0.41 s = 0.028 25 PERCENT OF UNITS (%) 0.6 0.4 30 MAX3875toc04 JITTER FREQUENCY = 1MHz 0.7 JITTER TRANSFER DISTRIBUTION OF JITTER TOLERANCE JITTER TOLERANCE vs. INPUT VOLTAGE 0.8 JITTER TOLERANCE (UIp-p) MAX3875 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC 135 VCC = +5.0V 130 125 VCC = +3.3V 120 115 10-9 110 PRBS = 223 - 1 10-10 105 6.0 6.1 6.2 6.3 6.4 6.5 -50 6.6 -25 0 25 50 75 100 AMBIENT TEMPERATURE (°C) INPUT VOLTAGE (mVp-p) 端子説明 __________________________________________________________________________ 端子 1, 2, 8, 9, 10, 16, 26, 29, 32 名称 機 能 GND 電源グランド 3, 6, 11, 14, 15, 17, 20, 21, 24 VCC 正電源電圧 4 SDI+ 正データ入力。2.488Gbpsシリアルデータストリーム。 5 SDI- 負データ入力。2.488Gbpsシリアルデータストリーム。 信号入力選択、TTL。通常のデータ入力でロー。システムループバック入力でハイ。 4 7 SIS 12 SLBI+ 正のシステムループバック入力。2.488Gbpsシリアルデータストリーム。 13 SLBI- 負のシステムループバック入力。2.488Gbpsシリアルデータストリーム。 18 SCLKO- 負のシリアルクロック出力、PECL、2.488GHz。SDO-は、SCLKO-の立下りエッジでクロックアウトされます。 _______________________________________________________________________________________ 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC 端子 19 名称 SCLKO+ 機 能 22 SDO- 負データ出力、PECLコンパチブル、2.488Gbps 23 SDO+ 正データ出力、PECLコンパチブル、2.488Gbps 25 LOL ロス・オブ・ロック出力、TTL、PLLロス・オブ・ロックモニタ、アクティブロー （内部10kΩプルアップ抵抗） 27 PHADJ- 負の位相調整入力。内部PLL位相を最適に合わせるために使用します。使用しない場合は、VCCに接続して下さい。 28 PHADJ+ 30 FIL- 正の位相調整入力。内部PLL位相を最適に合わせるために使用します。使用しない場合は、VCCに接続して下さい。 負のフィルタ入力。PLLループフィルタ接続。FIL+とFIL-の間に1.0µFコンデンサを接続して下さい。 31 FIL+ 正のフィルタ入力。PLLループフィルタ接続。FIL+とFIL-の間に1.0µFコンデンサを接続して下さい。 正のシリアルクロック出力、PECL、2.488GHz。SDO+は、SCLKO+の立上りエッジでクロックアウトされます。 SIS PHADJ+ PHADJ- FIL+ FIL- SDO+ D SDI+ Q PECL CK AMP SDO- SDIMUX PHASE & FREQUENCY DETECTOR LOOP FILTER SLBI+ I VCO SCLKO+ Q PECL SCLKO- AMP SLBILOL MAX3875 TTL 図3. ファンクションダイアグラム 詳細 ___________________________________ MAX3875は、完全集積化された位相ロックループ （PLL） 、入力アンプ、データリタイミングブロック、及び PECL出力バッファから構成されています（図3）。PLL は、さらに位相/周波数検出器（PFD） 、ループフィルタ、 及び電圧制御発振器（VCO）から構成されています。 このデバイスは、完全差動信号構成及び低ノイズ設計 技法を採用することによって、ジッタ性能及び消費 電力の最適な組合せを提供します。 入力アンプ 入力アンプは、メインデータ入力及びシステムループ バック入力の両方に対応しています。これらのアンプ は、50mVp-p∼800mVp-pの差動入力電圧を受け付け ます。ジッタ許容性能は低下しますが、ビットエラー レートは10mVp-pまでの入力信号に対して1・10-10 よりも良好です。PECL信号レベルとのインタフェース に関しては、「アプリケーション情報」の項を参照して 下さい。 位相検出器 MAX3875で使用している位相検出器は、入力データ と内部クロックの位相差に比例する電圧を発生します。 PLLは、そのフィードバック特性から誤差電圧をゼロに 駆動し、回復したクロックをリタイミング用入力データ アイの中央に合わせます。ユーザは、外部位相調整端子 （PHADJ+、PHADJ-）を使用することにより、内部位相 合せを変えることができます。 _______________________________________________________________________________________ 5 MAX3875 端子説明（続き）___________________________________________________________________ 周波数検出器 ディジタル周波数検出器（FD）は、スタートアップ状態 における周波数の取得を補助します。受け取ったデータ とVCOクロック間の周波数の差は、データ入力信号の 両方のエッジの同相及び直交VCO出力をサンプリング することによって得ます。FDは、得られた周波数差の 極性に従い、周波数差がゼロになるまでVCOを駆動し ます。周波数の取得処理が完了した時点で、FDは中立 状態に戻ります。異常ロッキングは、このディジタル 周波数検出器によって完全に回避できます。 OPEN-LOOP GAIN HO(j2pf) (dB) CF = 1.0mF fZ = 2.6kHz CF = 0.1mF fZ = 26kHz ループフィルタ及びVCO 位相検出器及び周波数検出器の出力は、ループフィルタ 内で加算されます。PLLダンピング比を設定するには、 外部コンデンサCF が必要です。このコンデンサを選択 するときのガイドラインについては、「設計手順」の項 を参照して下さい。 ループフィルタの出力は、2.488GHzで動作する内蔵 のLC VCOを制御します。VCOは低位相ノイズを提供し、 正しい周波数にトリミングされます。クロックジッタ は、12kHz∼20MHzのジッタ帯域幅で1.2psRMS（typ） です。 ロス・オブ・ロックモニタ MAX3875周波数検出器には、ロス・オブ・ロック （LOL） モニタが備わっています。ロス・オブ・ロック状態は、 直ちにTTLローとして伝えられます。PLLで周波数ロック が発生すると、LOLスイッチが約800ns以内にTTLハイ に切り替わります。 このLOLモニタは、データストリームがMAX3875の 入力に存在する時にだけ有効です。このため、入力信号 の損失に起因するロス・オブ・パワー状態は、LOLで 検出できません。 設計手順 _______________________________ ループフィルタの設定 MAX3875は、リジェネレータアプリケーション及び レシーバアプリケーションの両方で使用できるように 設計されています。完全集積化PLLは、ループ帯域幅 （fL）が1.1MHz固定の典型的な二次フィードバックシス テムです。外部コンデンサCF を調整することにより、 ループダンピングを設定できます。図4に開ループ転送 機能を、図5に閉ループ転送機能を示します。 PLLゼロ周波数fZは外部コンデンサCFの関数で、次式で 概算できます。 6 f (kHz) 1 100 10 1000 図4. 開ループ転送機能 H(j2pf) (dB) CF = 0.1mF 0 CLOSED-LOOP GAIN MAX3875 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC -3 CF = 1.0mF f (kHz) 1 10 100 1000 図5. 閉ループ転送機能 fz = 1 2p 60 CF ( ) オーバダンプシステム（fZ/f L ）< 0.25の場合は、二次 システムのジッタピーク（MP）を次式で概算できます。 æ f ö MP = 20log ç1+ Z ÷ è fL ø 例えばCF = 0.1µFの場合は、ジッタピークが0.2dBに なります。CF を0.01µF以下にすると、PLLが不安定に なることがあります。0.1dB以下の最大ジッタピーク を保証するには、CF の値として1.0µFが勧められます。 CF は低TCで、X7Rタイプよりも品質の優れたコンデンサ であることが必要です。 _______________________________________________________________________________________ 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC システムループバック MAX3875のディジタル出力（SDO+、SDO-、SCLKO+、 SCLKO-）は、PECL信号レベルとインタフェースする ように設計されています。これらのポートは適正にバイ アスすることが重要です。正しい終端を行うために、 5 0Ω∼V CC - 2Vに等しいテブナンを提供する回路を 固定インピーダンス伝送ラインと共に使用できます。 最も優れた性能を保証するために、差動出力の負荷の バランスを取ることが必要です。入力終端は差動で駆 動するか、SDI-又はSLBI-を電圧スイングの中心に外部 バイアスすることによってシングルエンドで駆動でき ます。 MAX3875は、システムループバック試験を実行できる ように設計されています。システムを診断するときは、 トランシーバのシリアライザ出力をMAX3875のSLBI+ 及びSLBI-入力に直接接続します。SLBI±入力を選択す るには、SIS端子にTTLロジックハイを供給します。 差動PECL入力レベルとインタフェースする時は、50Ω 終端を維持しながら信号を減衰することが重要です （図6） 。 又、入力コモンモードレベルを維持するには、ACカップ リングが必要です。 ジッタ許容差と入力感度のバランス レイアウト 受信したデータ電圧が50mVp-p以上の場合、MAX3875 は10MHz以上のジッタ周波数で標準ジッタ許容差0.45UI を提供します。SDH/SONETジッタ許容差仕様は0.15UI になっているため、受信プレアンプ及びポストアンプ 設計で0.3UIのジッタが許容されることになります。 MAX3875の性能は、回路ボードのレイアウトと設計 に大きく依存します。グランドインダクタンスの最小 化と、データ及びクロック信号の固定インピーダンス 伝送ラインの使用を含め、優れた高周波数設計技法を 使用するようにして下さい。電源デカップリングは、 できるだけV CC の近くに配置して下さい。又、入力は フィードスルーを低減するために、出力信号から分離 して下さい。 BERは、入力信号が10mVp-p以上のときは1・10-10 よりも良好です。10mVp-pでは、ジッタ許容差が低下 しますが、SDH/SONET仕様をはるかに上回ります。 ユーザは、アプリケーションに従い、ジッタ許容差と 入力感度とのバランスで値を決定できます。ジッタ許 容差及びBER対入力電圧グラフは、「標準動作特性」を 参照して下さい。 PECL入力レベル VCC アプリケーション情報 ___________________ 連続同一桁（CID） データ遷移が存在しない場合、MAX3875の位相及び 周波数ドリフトは低くなります。この結果、0や1が長く 連続しても1・10-10のBERが維持されます。このCID 許容差は、213 -1 PRBSを使用し、最悪の条件をシュミ レーションするためにゼロの長い繰返しに置換して試験 します。CID許容差としては、2000ビットが標準です。 50W 0.1mF 25W PECL LEVELS 50W SDI+ 100W 0.1mF 25W SDI- 位相調整 内部クロックは、データアイの中央に合わせます。 特定のアプリケーションでは、BER性能を最適化する ためにPHADJ入力を使用し、このサンプリング位置を シフトすることもできます。PHADJ入力は、±1.5Vま での差動入力電圧で動作します。このレベルは、バイ パスコンデンサを持つ簡単な抵抗分圧器で十分に設定 できます。PHADJ入力を使用しない時は、VCCに直接 接続して下さい。 MAX3875 図6. PECL入力インタフェース _______________________________________________________________________________________ 7 MAX3875 入力及び出力の終端 ピン配置 _______________________________ チップ構造図 ___________________________ FIL+ GND FIL+ FIL- GND PHADJ+ PHADJ- GND LOL TOP VIEW 32 31 30 29 28 27 26 25 GND GND PHADJ- LOL FIL- PHADJ+ GND VCC GND 1 24 VCC GND GND 2 23 SDO+ GND VCC 3 22 SDO- SDI+ 4 21 VCC SDI- 5 VCC 6 19 SCLKO+ SIS 7 18 SCLKO- GND 8 17 VCC SDO+ SDO- VCC VCC 0.072" VCC (1.828mm) SCLKO+ SDI+ 13 14 15 16 VCC GND VCC 12 VCC 11 SLBI- 10 20 VCC SLBI+ 9 GND MAX3875 GND TQFP SDIVCC SCLKO- SIS VCC GND GND GND SLBI+ VCC VCC VCC SLBI- N.C. N.C. 0.071" (1.803mm) TRANSISTOR COUNT: 1515 パッケージ ________________________________________________________________________ 32TQFP.EPS MAX3875 2.5Gbps、低電力、+3.3V クロックリカバリ及びデータリタイミングIC 〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル） TEL. (03)3232-6141 FAX. (03)3232-6149 マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。 マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。 8 _____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 © 1998 Maxim Integrated Products is a registered trademark of Maxim Integrated Products.