データシート

[AK5397]
AK5397
32-Bit Stereo Premium ADC
1. 概 要
AK5397はプロフェッショナルディジタルオーディオ用に開発した
力は業界最高水準の最大768kHzのPCM出力をサポートし、
32bit プレミアムADCのフラッグシップとなるVERITAシリーズの
新開発の音質を考慮した32bitディジタルフィルタを搭載しまし
製品です。ADCとしては業界最高水準の S/N 127dB を達
た。高音質なハイレゾリューション音源の録音、編集を扱うスタジ
成、VELVET SOUND™ テクノロジーを採用し豊かな音場表
オミキサおよびDVR等の機器に最適です。
現と低音表現、歪感の少ない録音を実現します。ディジタル出
2. 特 長
Advanced multi bit Architecture ADC
Resolution: 32bit
Sampling Rate: 8kHz ~ 768kHz
Full Differential Inputs
S/(N+D): 108dB
DR, S/N: 127dB (Mono Mode: 130dB)
Sharp Roll Off Digital Filter (GD=41.5/fs)
Passband: 0 ~ 21.82kHz (@ fs=48kHz)
Passband Ripple: +0.00010/-0.00015dB
Stopband Attenuation: 100dB
Short Delay Digital Filter (GD=12.5/fs)
Passband: 0 ~ 22.22kHz (@ fs=48kHz)
Passband Ripple: +0.055/-0.015dB
Stopband Attenuation: 93dB
Minimum Phase Digital Filter (GD=3.5/fs)
Passband: 0 ~ 21.75kHz(@ fs=48kHz)
Passband Ripple: +0.04/-0.02dB
Stopband Attenuation: 93dB
Master / Slave Mode
Master Clock:
256fs/512fs (Normal Speed; 8kHz~48kHz)
256fs (Double Speed; 48Hz~96kHz)
128fs (Quad Speed; 96kHz ~ 192kHz)
64fs (Octal Speed; 192kHz ~ 384kHz)
32fs (Hex Speed; 384kHz ~ 768kHz)
Audio Interface Format: 32bit MSB justified, I2S
compatible or TDM
Cascade TDM I/F: 8ch/48kHz, 4ch/96kHz,
4ch/192kHz
Digital HPF for Offset Cancel
Overflow Flag
Power Supply:
4.75 ~ 5.25V(Analog), 3.0 ~ 3.6V(Digital)
Power Dissipation: 455mW
Ta = -10 ~ 70 C
Package: 44-pin LQFP
014011535-J-00
2014/11
-1-
[AK5397]
3. ブロック図
AVDD AVSS SDFI
L
VCOM
LIN+
LIN-
Common
Voltage
Delta-Sigma
Modulator
VREFHL
VREFLL
Voltage
Reference
VREFLR
VREFHR
Voltage
Reference
RINRIN+
HPFE DVDD DVSS MONO DIF
Delta-Sigma
Modulator
TDM1
TDM0
SDM2
Decimation
Filter
HPF
Audio
Interface
Decimation
Filter
HPF
PDN
SDM1
TDMIN2
TDMIN1
OVF
SDTO1
SDTO2
LRCK
BICK
MCLK
MSN
CKS2 CKS1 CKS0
Figure 1. ブロック図
014011535-J-00
2014/11
-2-
[AK5397]
4. 目 次
概 要 ............................................................................................................................................... 1
特 長 ............................................................................................................................................... 1
ブロック図 ........................................................................................................................................ 2
目 次 ............................................................................................................................................... 3
ピン配置と機能説明 ......................................................................................................................... 4
■ ピン配置 ............................................................................................................................................. 4
■ ピン機能 ............................................................................................................................................. 5
■ 使用しないピンの処理 ....................................................................................................................... 6
6.
絶対最大定格 .................................................................................................................................... 7
7.
推奨動作条件 .................................................................................................................................... 7
8.
電気的特性 ........................................................................................................................................ 8
■ アナログ特性 ..................................................................................................................................... 8
■ Sharp Roll-Off Filter 特性 ................................................................................................................... 9
■ Short Delay Filter 特性 ..................................................................................................................... 11
■ Minimum Phase Filter 特性.............................................................................................................. 12
■ Digital Filter Plot ............................................................................................................................... 14
■ DC 特性 ............................................................................................................................................ 18
■ スイッチング特性 ............................................................................................................................ 18
■ タイミング波形 ................................................................................................................................ 21
9.
動作説明 .......................................................................................................................................... 23
■ システムクロック ............................................................................................................................ 23
■ マスタモード/スレーブモード ......................................................................................................... 24
■ オーディオインタフェースフォーマット ....................................................................................... 25
■ TDMモード時のカスケード接続...................................................................................................... 29
■ Digital High Pass Filter .................................................................................................................... 33
■ Overflow Detection........................................................................................................................... 33
■ Mono Mode ...................................................................................................................................... 33
■ ディジタル出力データ ..................................................................................................................... 34
■ パワーダウン&リセット機能 ........................................................................................................... 36
10. 外部接続回路例 ............................................................................................................................... 37
11. パッケージ ...................................................................................................................................... 41
■ 外形寸法図 ....................................................................................................................................... 41
■ 材質・メッキ仕様 ............................................................................................................................ 42
■ マーキング ....................................................................................................................................... 42
12. オーダリングガイド ....................................................................................................................... 42
13. 改訂履歴 .......................................................................................................................................... 43
重要な注意事項 ........................................................................................................................................ 44
1.
2.
3.
4.
5.
014011535-J-00
2014/11
-3-
[AK5397]
5. ピン配置と機能説明
TEST2
AVSS
MONO
TDM1
TDM0
TDMIN2
TDMIN1
DVDD
DVSS
31
30
29
28
27
26
25
23
RIN32
24
RIN+
33
■ ピン配置
VREFLR
34
22
MSN
VREFHR
35
21
DIF
AVSS
36
20
SDFIL
AVDD
37
19
SDM2
TOUT
38
18
SDM1
VCOM
39
17
OVF
TEST3
40
16
SDTO2
AVDD
41
15
SDTO1
AVSS
42
14
LRCK
VREFHL
43
13
BICK
VREFLL
44
12
MCLK
AK5397EQ
4
5
6
7
8
9
10
11
AVSS
HPFE
CKS1
PDN
DVDD
DVSS
CKS2
3
TEST1
CKS0
2
1
LIN+
LIN-
Top View
Figure 2. ピン配置
014011535-J-00
2014/11
-4-
[AK5397]
■ ピン機能
No. Pin Name 電源
1 LIN+
A
2 LINA
3
TEST1
A
4
AVSS
A
5
HPFE
D
6
7
8
CKS0
CKS1
CKS2
D
D
D
9
PDN
D
10 DVDD
11 DVSS
12 MCLK
D
D
D
13 BICK
D
14 LRCK
D
15 SDTO1
D
16 SDTO2
D
17 OVF
D
18 SDM1
D
19 SDM2
D
20 SDFIL
D
21 DIF
D
22 MSN
D
23
24
25
26
D
D
D
D
DVSS
DVDD
TDMIN1
TDMIN2
27 TDM0
D
28 TDM1
D
I/O
Function
I Lch Positive Analog Input Pin
I Lch Negative Analog Input Pin
Test Pin
This pin must be connected to AVSS.
- Analog Ground Pin, 0V
HPF Enable Pin
I
“L”: Disable, “H” Enable
I Clock Mode Select #0 Pin
I Clock Mode Select #1 Pin
I Clock Mode Select #2 Pin
Power down & Reset pin
I
“L”: All blocks are powered-down and reset.
“H”: Normal Operation
- Digital Power Supply Pin, 3.0V ~ 3.6V
- Digital Ground Pin, 0V
I Master Clock Input Pin
Serial Data Clock Pin
I/O
When PDN pin = “L”, BICK outputs “L” in master made.
L/R Channel Select Clock Pin
I/O
When PDN pin = “L”, LRCK outputs “L” in master made.
Serial Data Output #1 Pin (Sharp Roll Off Filter Output)
O
When PDN pin = “L”, SDTO1 outputs “L”.
Serial Data Output #2 Pin (Short Delay or Minimum Phase Filter Output)
O
When PDN pin = “L”, SDTO2 outputs “L”.
Analog Input Overflow Detect Pin
O
This pin goes to “H” if any analog inputs overflows
When the PDN pin = “L”, the OVF pin outputs “L”.
SDTO1 Output Mute Pin
I
This function is synchronized with LRCK edges.
“L”: Normal Operation, “H”: “L” output
SDTO2 Output Mute Pin
I
This function is synchronized with LRCK edges.
“L”: Normal Operation, “H”: “L” output
SDTO2 Digital Filter Select Pin
I
“L”: Short Delay, “H”: Minimum Phase
Audio Interface Format Pin
I
“L”: 32bit MSB justified, “H”: 32bit I2S Compatible
Master/Slave mode Select Pin
I
“L”: Slave mode, “H”: Master mode
- Digital Ground Pin, 0V
- Digital Power Supply Pin, 3.0 ~ 3.6V
I TDM Data Input #1 Pin
I TDM Data Input #2 Pin
TDM I/F Format Enable Pin
I
“L”: Normal Mode, “H”: TDM Mode
TDM I/F BICK Frequency Select Pin
I
“L”: 256fs, “H”: 128fs
014011535-J-00
2014/11
-5-
[AK5397]
No. Pin Name 電源
I/O
Function
Stereo/Mono mode Select Pin
29 MONO
D
I
“L”: Stereo mode, “H”: Mono mode
30 AVSS
A
- Analog Ground Pin, 0V
Test Pin
31 TEST2
A
I
This pin must be connected to AVSS.
32 RINA
I Rch Negative Analog Input Pin
33 RIN+
A
I Rch Positive Analog Input Pin
Rch Negative Reference Voltage Input Pin
34 VREFLR
A
I
Normally connected to AVSS.
Rch Positive Reference Voltage Input Pin, 4.75 ~ 5.25V
Normally connected to the VREFLR pin with a large electrolytic
35 VREFHR
A
I
capacitor and a 0.1F ceramic capacitor.
36 AVSS
A
- Analog Ground Pin, 0V
37 AVDD1
A
- Analog Power Supply Pin, 4.75 ~ 5.25V
Test Pin
38 TOUT
A
I
This pin must be connected to AVSS.
Common Voltage Output Pin, AVDD/2
39 VCOM
A
O
Normally connected to AVSS with a 0.1F ceramic capacitor in parallel
with a 10F electrolytic capacitor.
Test Pin
40 TEST3
A
I
This pin must be connected to AVSS.
41 AVDD2
A
- Analog Power Supply Pin, 4.75 ~ 5.25V
42 AVSS
A
- Analog Ground Pin, 0V
Lch Positive Reference Voltage Input Pin, 4.75 ~ 5.25V
Normally connected to the VREFLL pin with a large electrolytic
43 VREFHL
A
I
capacitor and a 0.1F ceramic capacitor.
Lch Negative Reference Voltage Input Pin
44 VREFLL
A
I
Normally connected to AVSS.
Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。
■ 使用しないピンの処理
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
区分
ピン名
設定
TEST1/2/3, TOUT
AVSSに接続
Digital
TDMIN1/2
DVSSに接続
SDTO1, SDTO2, OVF
オープン
LIN+, LINLIN+ pin と LIN- pin を接続
Analog
RIN+, RINRIN+ pin と RIN- pin を接続
014011535-J-00
2014/11
-6-
[AK5397]
6. 絶対最大定格
(AVSS=DVSS=0V; Note 2)
Parameter
Symbol
Min.
Max.
Unit
AVDD
0.3
Power
Analog
6.0
V
DVDD
Supplies:
Digital
4.6
V
0.3
|AVSS-DVSS|
(Note 3)
0.3
V
GND1

Input Current, Any Pin Except Supplies
IIN
mA

10
Analog Input Voltage
(Note 4)
VINA
AVDD+0.3
V
0.3
Digital Input Voltage
(Note 5)
VIND
DVDD+0.3
V
0.3
Ambient Temperature (power applied)
Ta
70
10
C
Storage Temperature
Tstg
150
65
C
Note 2. 電圧は全てグランドピンに対する値です。
Note 3. AVSS, DVSSは同じアナロググランドに接続して下さい。
Note 4. VREFHL, VREFLL, VREFHR, VREFLR, LIN+, LIN-, RIN+, RIN-, TEST1-3 and TOUT pins.
Note 5. CKS0, CKS1, CKS2,PDN, SDM1, SDM2, SDFIL, TDMIN1, TDMIN2, MCLK, BICK, LRCK, DIF,
MSN, HPFE, MONO, TDM0, TDM1 pins.
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また、通常の動作は保証されません。
7. 推奨動作条件
(AVSS=DVSS=0V; Note 2)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supplies:
Analog
AVDD
4.75
5.0
5.25
V
(Note 6)
Digital
DVDD
3.0
3.3
3.6
V
Voltage Reference “H” voltage reference (Note 7) VREFHL/R AVDD-0.5
AVDD
V
(Note 9)
“L” voltage reference (Note 8) VREFLL/R
AVSS
V
(VREFHL/R) – (VREFLL/R)
AVDD-0.5
AVDD
V
VREF
Note 2. 電圧は全てグランドピンに対する値です。
Note 6. AVDD, DVDDの電源は同時に立ち上げてください。
Note 7. VREFHL pin, VREFHR pin
Note 8. VREFLL pin, VREFLR pin
Note 9. VREFLL pin とVREFLR pin はAVSS pinに接続して下さい。アナログ入力電圧はVREFHと
VREFL間の電位差に比例します。
Vin (typ.) = 2.8 x {(VREFH) – (VREFL)} / 5 [V]
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
014011535-J-00
2014/11
-7-
[AK5397]
8. 電気的特性
■ アナログ特性
(Ta = 25C; AVDD=5.0V; DVDD=3.3V; AVSS=DVSS=0V; VREFHL=VREFHR=AVDD,
VREFLL=VREFLR=AVSS; fs=48kHz, 96kHz, 192kHz; BICK=64fs; Signal Frequency=1kHz; 32bit Data;
Measurement frequency=10Hz20kHz at fs=48kHz, 40Hz40kHz at fs=96kHz, 80Hz80kHz at
fs=192kHz; External circuit: Figure 41 “Analog input buffer circuit example 2”; unless otherwise specified)
Parameter
Min.
Typ.
Max.
Unit
Resolution
32
Bits
Analog Input Characteristics:
S/(N+D)
fs=48kHz
92
100
-1dBFS
dB
-1dBFS (Note 10)
BW=20kHz
108
dB
-2dBFS (Note 10)
110
dB
-20dBFS
102
dB
-60dBFS
64
fs=96kHz
-1dBFS
92
99
dB
BW=40kHz
-1dBFS (Note 10)
107
dB
-20dBFS
99
dB
-60dBFS
60
fs=192kHz
-1dBFS
91
99
dB
BW=80kHz
-1dBFS (Note 10)
106
dB
-20dBFS
94
dB
-60dBFS
54
Dynamic Range (-60dBFS with A-weighted)
(Stereo Mode)
122
127
dB
(Mono Mode)
125
130
dB
S/N (A-weighted) fs=48kHz
(Stereo Mode)
122
127
dB
(Mono Mode)
125
130
dB
S/N (Without A-weighted) fs=96kHz
(Stereo Mode)
115
120
dB
S/N (Without A-weighted) fs=192kHz
(Stereo Mode)
111
116
dB
Input Resistance
650
720

Interchannel Isolation
120
130
dB
Interchannel Gain Mismatch
0.05
0.2
dB
Gain Drift
150
ppm/C
Input Voltage (Note 11)
Vpp
2.6
2.8
3.0
Input DC Bias Voltage
Vpp
0.382×AVDD
Power Supplies:
Power Supply Current
AVDD + VREFHL + VREFHR
74.6
94.0
mA
DVDD (fs=48kHz, MSN=H, SDM1=L, SDM2=H)
24
33
mA
(fs=96kHz, MSN=H, SDM1=L, SDM2=L)
52
71
mA
(fs=192kHz, MSN=H, SDM1=L, SDM2=L)
53
72
mA
(fs=384kHz, MSN=H, SDM1=L, SDM2=L)
34
46
mA
(fs=768kHz, MSN=H, SDM1=L, SDM2=L)
34
46
mA
Power down current (AVDD + DVDD)
10
100
uA
Power Supply Rejection
(Note 12)
50
dB
Note 10. Figure 40(アナログ入力バッファ回路例1) の回路を使用した場合です。
Note 11. この値は、 (LIN+) – (LIN-)、(RIN+) – (RIN-)の値です。入力電圧はVREFHとVREFL間の電位
差に比例します。Vin (typ.) = 2.8 x {(VREFH) – (VREFL)} / 5 [V]
014011535-J-00
2014/11
-8-
[AK5397]
Note 12. VREFHL/R, VREFLL/R pin の電圧を一定にして、AVDD, DVDDに1kHz, 20mVppの正弦波を重
畳した場合です。
■ Sharp Roll-Off Filter 特性
(1) Sharp Roll-Off Filter 特性 (fs=48kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=48kHz)
Parameter
Symbol
Min.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 3 ①
PR
-0.00015
Passband Ripple
(Note 14) Figure 3 ③
Frequency Response
-0.001dB
FR
(Note 14)
-0.1dB
-3.0dB
-6.0dB
SB
26.17
Stopband
(Note 14) Figure 3 ②
SA
100
Stopband Attenuation
Figure 3 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
(Note 14)
-0.1dB
(2) Sharp Roll-Off Filter 特性 (fs=96kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=96kHz)
Parameter
Symbol
Min.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 4 ①
PR
-0.00015
Passband Ripple
(Note 14) Figure 4 ③
Frequency Response
-0.001dB
FR
(Note 14)
-0.1dB
-3.0dB
-6.0dB
SB
52.36
Stopband
(Note 14) Figure 4 ②
SA
100
Stopband Attenuation
Figure 4 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
(Note 14)
-0.1dB
-
014011535-J-00
Typ.
Max.
Unit
21.82
+0.00010
3072
kHz
dB
kHz
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
0.93
6.1
-
Hz
Hz
Typ.
Max.
Unit
43.62
+0.00015
3072
kHz
dB
kHz
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
-
Hz
Hz
21.93
22.54
23.62
23.99
0
41.5
43.87
45.10
47.25
47.99
0
41.4
0.93
6.1
2014/11
-9-
[AK5397]
(3) Sharp Roll-Off Filter 特性 (fs=192kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=192kHz)
Parameter
Symbol
Min.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 5 ①
PR
-0.005
Pass Band Ripple (Note 14) Figure 5 ②
Frequency Response
-0.1dB
FR
(Note 14)
-3.0dB
-6.0dB
SB
105.60
Stopband
(Note 14) Figure 5 ③
SA
100
Stopband Attenuation
Figure 5 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
(Note 14)
-0.1dB
(4) Sharp Roll-Off Filter 特性 (fs=384kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=384kHz)
Parameter
Symbol
Min.
ADC Digital Filter (Decimation LPF):
Frequency Response
-0.1dB
FR
0
(Note 14)
-1.0B
-3.0dB
-6.0dB
SB
223.93
Stopband
(Note 14) Figure 6 ①
SA
83
Stopband Attenuation
Figure 6 ②
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
Typ.
Max.
Unit
87.32
+0.006
3072
kHz
dB
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
0.93
6.1
-
Hz
Hz
Typ.
Max.
Unit
60.67
86.93
107.70
125.30
3072
kHz
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
89.52
94.33
95.97
0
36.3
0
10.6
(5) Sharp Roll-Off Filter 特性 (fs=768kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=768kHz)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
Frequency Response
-0.1dB
FR
0
34.01
kHz
(Note 14)
-1.0dB
101.51
kHz
-3.0dB
163.13
kHz
-6.0dB
216.16
kHz
533.42
3072
KHz
Stopband
(Note 14) Figure 7 ①
85
dB
Stopband Attenuation
Figure 7 ②
Group Delay Distortion
0
1/fs
GD
Group Delay
(Note 15)
GD
8.4
1/fs
Note 13. Passbandの定義は、Passband Rippleの範囲内の周波数までとします。
Note 14. ディジタルフィルタ特性は fs (システムサンプリングレート)に比例します。0dBrは1kHzを基
準とします。
Note 15. ディジタルフィルタによる遅延演算で、ディジタルフィルタにデータが入力されてから両チャ
ネルの32ビットデータがADC出力レジスタにセットされるまでの時間です。
014011535-J-00
2014/11
- 10 -
[AK5397]
■ Short Delay Filter 特性
(1) Short Delay Filter 特性 (fs=48kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=48kHz; SDFIL=“L”)
Parameter
Symbol
Min.
Typ.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 8 ①
PR
-0.015
Passband Ripple
(Note 14) Figure 8 ②
Frequency Response
-0.1 B
FR
22.40
(Note 14)
-3.0dB
23.70
-6.0dB
24.28
SB
27.93
Stopband
(Note 14) Figure 8 ③
SA
93
Stopband Attenuation
Figure 8 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
12.5
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
0.93
(Note 14)
-0.1dB
6.1
(2) Short Delay Filter 特性 (fs=96kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=96kHz; SDFIL=“L”)
Parameter
Symbol
Min.
Typ.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 9 ①
PR
-0.05
Passband Ripple
(Note 14) Figure 9 ②
Frequency Response
-0.1dB
FR
44.68
(Note 14)
-3.0dB
47.40
-6.0dB
48.56
SB
55.90
Stopband
(Note 14) Figure 9 ③
SA
93
Stopband Attenuation
Figure 9 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
12.4
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
0.93
(Note 14)
-0.1dB
6.1
014011535-J-00
Max.
Unit
22.22
+0.055
3072
kHz
dB
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
±0.1
-
Hz
Hz
Max.
Unit
44.46
+0.02
3072
kHz
dB
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
±0.075
-
Hz
Hz
2014/11
- 11 -
[AK5397]
(3) Short Delay Filter 特性 (fs=192kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=192kHz; SDFIL=“L”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
PB
0
80.71
kHz
Passband
(Note 13) Figure 10 ①
PR
-0.05
+0.02
dB
Passband Ripple (Note 14) Figure 10 ②
Frequency Response
-0.1dB
PB
82.5
kHz
(Note 14)
-3.0dB
92.86
kHz
-6.0dB
96.31
kHz
SB
116.67
3072
kHz
Stopband
(Note 14) Figure 10 ③
SA
93
dB
Stopband Attenuation
Figure 10 ④
Group Delay Distortion
±0.02
1/fs
GD
Group Delay
(Note 15)
GD
12.2
1/fs
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
0.93
Hz
(Note 14)
-0.1dB
6.1
Hz
Note 13. Passbandの定義は、Passband Rippleの範囲内の周波数までとします。
Note 14. ディジタルフィルタ特性は fs (システムサンプリングレート)に比例します。0dBrは1kHzを基
準とします。
Note 15. ディジタルフィルタによる遅延演算で、ディジタルフィルタにデータが入力されてから両チャ
ネルの32ビットデータがADC出力レジスタにセットされるまでの時間です。
■ Minimum Phase Filter 特性
(1) Minimum Phase Filter 特性 (fs=48kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=48kHz; SDFIL=“H”)
Parameter
Symbol
Min.
Typ.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 11 ①
PR
-0.02
Passband Ripple (Note 14) Figure 11 ②
Frequency Response
-0.1dB
FR
21.97
(Note 14)
-3.0dB
23.49
-6.0dB
24.12
SB
27.97
Stopband
(Note 14) Figure 11 ③
SA
93
Stopband Attenuation
Figure 11 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
3.5
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
0.93
(Note 14)
-0.1dB
6.1
014011535-J-00
Max.
Unit
21.75
+0.04
3072
kHz
dB
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
±1.5
-
Hz
Hz
2014/11
- 12 -
[AK5397]
(2) Minimum Phase Filter 特性 (fs=96kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=96kHz; SDFIL=“H”)
Parameter
Symbol
Min.
Typ.
ADC Digital Filter (Decimation LPF):
PB
0
Passband
(Note 13) Figure 12 ①
PR
-0.04
Passband Ripple (Note 14) Figure 12 ②
Frequency Response
-0.1dB
FR
43.87
(Note 14)
-3.0dB
46.98
-6.0dB
48.26
SB
55.96
Stopband
(Note 14) Figure 12 ③
SA
93
Stopband Attenuation
Figure 12 ④
Group Delay Distortion
GD
Group Delay
(Note 15)
GD
3.4
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
0.93
(Note 14)
-0.1dB
6.1
Max.
Unit
43.55
+0.02
3072
kHz
dB
kHz
kHz
kHz
kHz
dB
1/fs
1/fs
±1.5
-
Hz
Hz
(3) Minimum Phase Filter 特性 (fs=192kHz)
(Ta=25C; AVDD=4.75~5.25V; DVDD=3.03.6V; fs=192kHz; SDFIL = “H”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
PB
0
80.97
kHz
Passband
(Note 13) Figure 13 ①
PR
-0.045
+0.015
dB
Passband Ripple (Note 14) Figure 13 ②
Frequency Response
-0.1dB
FR
82.55
kHz
(Note 14)
-3.0dB
92.02
kHz
-6.0dB
95.44
kHz
SB
115.57
3072
kHz
Stopband
(Note 14) Figure 13 ③
SA
93
dB
Stopband Attenuation
Figure 13 ④
Group Delay Distortion
±1.6
1/fs
GD
Group Delay
(Note 15)
GD
4.2
1/fs
ADC Digital Filter (HPF):
Frequency response
-3dB
FR
0.93
Hz
(Note 14)
-0.1dB
6.1
Hz
Note 13. Passbandの定義は、Passband Rippleの範囲内の周波数までとします。
Note 14. ディジタルフィルタ特性は fs (システムサンプリングレート)に比例します。0dBrは1kHzを基
準とします。
Note 15. ディジタルフィルタによる遅延演算で、ディジタルフィルタにデータが入力されてから両チャ
ネルの32ビットデータがADC出力レジスタにセットされるまでの時間です。
014011535-J-00
2014/11
- 13 -
[AK5397]
■ Digital Filter Plot
0.00040
20.0
0.00030
0.0
-20.0
②
0.00010
-40.0
0.00000
-60.0
④
③
-0.00010
-0.00020
-80.0
Attenation[dB]
PB Ripple[dB]
0.00020
-100.0
①
-0.00030
-120.0
-0.00040
-140.0
0
8
16
24
32
40
48
Frequency[KHz]
Figure 3. Sharp Roll Off Filter Normal Mode
0.00040
20.0
0.00030
0.0
-20.0
②
0.00010
-40.0
0.00000
-0.00010
-0.00020
-60.0
④
③
-80.0
Attenation[dB]
PB Ripple[dB]
0.00020
-100.0
①
-0.00030
-120.0
-0.00040
-140.0
0
16
32
48
64
80
96
Frequency[KHz]
Figure 4. Sharp Roll Off Filter Double Mode
0.00800
20.0
②
0.0
0.00400
-20.0
0.00200
-40.0
0.00000
-60.0
④
③
-0.00200
-80.0
-0.00400
Attenation[dB]
PB Ripple[dB]
0.00600
-100.0
-0.00600
-120.0
①
-0.00800
-140.0
0
32
64
96
128
160
192
Frequency[KHz]
Figure 5. Sharp Roll Off Filter Quad Mode
014011535-J-00
2014/11
- 14 -
[AK5397]
0.40
20.0
0.00
0.0
-20.0
-0.80
-1.20
-40.0
②
①
-60.0
-1.60
-80.0
-2.00
-100.0
-2.40
-120.0
-2.80
-140.0
-3.20
Attenation[dB]
PB Ripple[dB]
-0.40
-160.0
0
64
128
192
256
320
384
Frequency[KHz]
Figure 6. Sharp Roll Off Filter Octal Mode
0.40
20.0
0.00
0.0
-20.0
-0.80
-1.20
-40.0
②
①
-60.0
-1.60
-80.0
-2.00
-100.0
-2.40
-120.0
-2.80
-140.0
-3.20
Attenation[dB]
PB Ripple[dB]
-0.40
-160.0
0
128
256
384
512
640
768
Frequency[KHz]
Figure 7. Sharp Roll Off Filter Hex Mode
014011535-J-00
2014/11
- 15 -
[AK5397]
0.080
20.0
②
0.0
0.040
-20.0
0.020
-40.0
0.000
③
-60.0
④
-0.020
-80.0
-0.040
-100.0
①
-0.060
Attenation[dB]
PB Ripple[dB]
0.060
-120.0
-0.080
-140.0
0
8
16
24
32
40
48
Frequency[KHz]
Figure 8. Short Delay Filter Normal Mode
0.080
20.0
0.060
0.0
-20.0
②
0.020
-40.0
0.000
-60.0
④
③
-0.020
-80.0
-0.040
-100.0
-0.060
Attenation[dB]
PB Ripple[dB]
0.040
-120.0
①
-0.080
-140.0
0
16
32
48
64
80
96
Frequency[KHz]
0.080
20.0
0.060
0.0
0.040
-20.0
②
0.020
-40.0
0.000
③
-60.0
④
-0.020
-80.0
-0.040
-100.0
-0.060
Attenation[dB]
PB Ripple[dB]
Figure 9. Short Delay Filter Double Mode
-120.0
①
-0.080
-140.0
0
32
64
96
128
160
192
Frequency[KHz]
Figure 10. Short Delay Filter Quad Mode
014011535-J-00
2014/11
- 16 -
0.080
20.0
0.060
0.0
②
PB Ripple[dB]
0.040
-20.0
0.020
-40.0
0.000
③
-60.0
④
-0.020
-80.0
-0.040
-100.0
①
-0.060
Attenation[dB]
[AK5397]
-120.0
-0.080
-140.0
0
8
16
24
32
40
48
Frequency[KHz]
0.080
20.0
0.060
0.0
PB Ripple[dB]
0.040
-20.0
②
0.020
-40.0
0.000
-60.0
④
③
Attenation[dB]
Figure 11. Minimum Phase Filter Normal Mode
-0.020
-80.0
-0.040
-100.0
-0.060
-120.0
①
-0.080
-140.0
0
16
32
48
64
80
96
Frequency[KHz]
0.080
20.0
0.060
0.0
0.040
-20.0
②
0.020
-40.0
0.000
③
-60.0
④
-0.020
-80.0
-0.040
Attenation[dB]
PB Ripple[dB]
Figure 12. Minimum Phase Filter Double Mode
-100.0
-0.060
-120.0
①
-0.080
-140.0
0
32
64
96
128
160
192
Frequency[KHz]
Figure 13. Minimum Phase Filter Quad Mode
014011535-J-00
2014/11
- 17 -
[AK5397]
■ DC 特性
(Ta= -10~70C; AVDD=4.75~5.25V; DVDD=3.03.6V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
High-Level Input Voltage
(Note 5)
VIH
70%DVDD
V
Low-Level Input Voltage
(Note 5)
VIL
30%DVDD
V
High-Level Output Voltage (Iout=-100A)
VOH
V
DVDD0.5
VOL
0.5
V
Low-Level Output Voltage (Iout= 100A)
Input Leakage Current
Iin
10
A
Note 5. CKS0, CKS1, CKS2,PDN, SDM1, SDM2, SDFIL, TDMIN1, TDMIN2, MCLK, BICK, LRCK, DIF,
MSN, HPFE, MONO, TDM0, TDM1 pin
■ スイッチング特性
(Ta= -10~70C; AVDD=4.75~5.25V; DVDD=3.03.6V; CL=20pF)
Parameter
Symbol
Min.
Master Clock Timing
fCLK
2.048
Frequency
tCLKL
0.4/fCLK
Pulse Width Low
tCLKH
0.4/fCLK
Pulse Width High
LRCK Timing (Slave Mode)
Normal mode (TDM1=“L”, TDM0=“L”)
fs
8
LRCK Frequency
Duty
45
Duty Cycle
TDM256 MODE (TDM1=“L”, TDM0=“H”)
fs
8
LRCK Frequency
tLRH
1/256fs
“H” time
tLRL
1/256fs
“L” time
TDM128 MODE (TDM1=“H”, TDM0=“H”)
fs
8
LRCK Frequency
tLRH
1/128fs
“H” time
tLRL
1/128fs
“L” time
LRCK Timing (Master Mode)
Normal mode (TDM1=“L”, TDM0=“L”)
fs
8
LRCK Frequency
Duty
Duty Cycle
TDM256 MODE (TDM1=“L”, TDM0=“H”)
fs
8
LRCK Frequency
tLRH
“H” time
(Note 16)
TDM128 MODE (TDM1=“H”, TDM0=“H”)
fs
8
LRCK Frequency
tLRH
“H” time
(Note 16)
Note 16. I2Sフォーマット時は“L” timeです。
014011535-J-00
Typ.
Max.
Unit
12.288
24.576
MHz
ns
ns
768
55
kHz
%
48
kHz
ns
ns
192
kHz
ns
ns
768
kHz
%
48
kHz
ns
192
kHz
ns
50
1/8fs
1/4fs
2014/11
- 18 -
[AK5397]
Parameter
Audio Interface Timing (Slave mode)
Normal mode (TDM1=“L”, TDM0=“L”)
(8KHz≦fs≦192KHz)
BICK Period (8kHz  fs 48kHz)
(48kHz < fs  192kHz)
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “”
(Note 17)
BICK “” to LRCK Edge
(Note 17)
LRCK to SDTO1/2 (MSB) (Except I2S mode)
BICK “” to SDTO1/2
Normal mode (TDM1=“L”, TDM0=“L”)
(192KHz≦fs≦768KHz)
BICK Period (192kHz  fs 384kHz)
(384kHz < fs  768kHz)
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “”
(Note 17)
BICK “” to LRCK Edge
(Note 17)
BICK “” to SDTO1/2
TDM256 mode (TDM1=“L”, TDM0=“H”)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “”
(Note 17)
BICK “” to LRCK Edge
(Note 17)
BICK “” to SDTO1/2
TDMIN1/2 Setup Time
TDMIN1/2 Hold Time
TDM128 mode (TDM1=“H”, TDM0=“H”)
(8kHz  fs  96kHz)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “”
(Note 17)
BICK “” to LRCK Edge
(Note 17)
BICK “” to SDTO1/2
TDMIN1/2 Setup Time
TDMIN1/2 Hold Time
TDM128 mode (TDM1=“H”, TDM0=“H”)
(96kHz < fs  192kHz)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “”
(Note 17)
BICK “” to LRCK Edge
(Note 17)
BICK “” to SDTO1/2
TDMIN1/2 Setup Time
TDMIN1/2 Hold Time
Symbol
Min.
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tLRS
tBSD
1/128fs
1/64fs
32
32
20
20
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSD
1/64fs
1/32fs
16
16
10
10
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSD
tTDS
tTDH
1/256fs
32
32
20
20
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSD
tTDS
tTDH
1/128fs
32
32
20
20
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSD
tTDS
tTDH
1/128fs
16
16
10
10
014011535-J-00
Typ.
Max.
Unit
20
20
ns
ns
ns
ns
ns
ns
ns
ns
10
ns
ns
ns
ns
ns
ns
ns
20
10
10
20
10
10
10
10
10
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2014/11
- 19 -
[AK5397]
Parameter
Symbol
Min.
Typ.
Max.
Unit
Audio Interface Timing (Master mode)
Normal mode (TDM1=“L”, TDM0=“L”)
BICK Frequency (8kHz  fs  192kHz)
fBCK
64fs
Hz
(192kHz < fs  384kHz)
fBCK
32fs
Hz
BICK Duty
dBCK
50
%
BICK “” to LRCK
tMBLR
12
12
ns
BICK “” to SDTO1/2
tBSD
20
20
ns
Normal mode (TDM1=“L”, TDM0=“L”)
(384KHz < fs ≦ 768KHz)
Hz
BICK Frequency
fBCK
32fs
Hz
BICK Duty
dBCK
50
%
BICK “” to LRCK
tMBLR
6
6
ns
BICK “” to SDTO1/2
tBSD
10
10
ns
TDM256 mode (TDM1=“L”, TDM0=“H”)
BICK Frequency
fBCK
256fs
Hz
BICK Duty
(Note 18)
dBCK
50
%
BICK “” to LRCK
tMBLR
12
12
ns
BICK “” to SDTO1/2
tBSD
20
20
ns
TDMIN1/2 Setup Time
tTDS
10
ns
TDMIN1/2 Hold Time
tTDH
10
ns
TDM128 mode (TDM1=“H”, TDM0=“H”)
(8kHz  fs  96kHz)
BICK Frequency
fBCK
128fs
Hz
BICK Duty
dBCK
50
%
BICK “” to LRCK
tMBLR
12
12
ns
BICK “” to SDTO1/2
tBSD
20
20
ns
TDMIN1/2 Setup Time
tTDS
10
ns
TDMIN1/2 Hold Time
tTDH
10
ns
TDM128 mode (TDM1=“H”, TDM0=“H”)
(96kHz < fs  192kHz)
BICK Frequency
fBCK
128fs
Hz
BICK Duty
dBCK
50
%
BICK “” to LRCK
tMBLR
6
6
ns
BICK “” to SDTO1/2
tBSD
10
10
ns
TDMIN1/2 Setup Time
tTDS
10
ns
TDMIN1/2 Hold Time
tTDH
10
ns
Reset timing
ns
tRTW
150
RSTN Pulse width
Note 17. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
Note 18. この規格値はMCLK=512fsの場合です。MCLK=256fsの場合、デューティは保証できません。
014011535-J-00
2014/11
- 20 -
[AK5397]
■ タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKL
tCLKH
Figure 14. MCLK Timing (TDM0 pin = “L” or “H”)
1/fs
VIH
LRCK
VIL
tLRH
tLRL
Figure 15. LRCK Timing (TDM0 pin = “L” or “H”)
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
Figure 16.BICK Timing (TDM0 pin = “L” or “H”)
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tLRS
tBSD
50%DVDD
50%OVDD
SDTO
Figure 17. Audio Interface Timing (Slave mode, TDM0 pin = “L”)
014011535-J-00
2014/11
- 21 -
[AK5397]
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tBSD
50%DVDD
50%OVDD
SDTO
tTDS
tTDH
VIH
TDMIN
VIL
Figure 18. Audio Interface Timing (Slave mode, TDM0 pin = “H”)
50%DVDD
50%OVDD
LRCK
tMBLR
dBCK
50%DVDD
50%OVDD
BICK
tBSD
50%DVDD
50%OVDD
SDTO
tTDS
tTDH
VIH
TDMIN
VIL
Figure 19. Audio Interface Timing (Master mode,TDM0 Pin=”H” or “L”)
tPDW
PDN
Figure 20. Reset & Calibration Timing
Note: SDTO shows SDTO1 and SDTO2. TDMIN shows TDMIN1 and TDMIN2.
014011535-J-00
2014/11
- 22 -
[AK5397]
9. 動作説明
■ システムクロック
AK5397に必要とされるクロックはMCLK, BICK, LRCKです。動作時 (PDN pin = “H”) には安定したCLK
を供給してください。MCLKとLRCKは同期する必要はありますが、位相を合わせる必要はありません。
Table 1 に標準のオーディオレートに対してAK5397に必要とされるMCLKの周波数を示します。CKS2,
CKS 1, CKS 0, MSN pin (Table 2)でMCLK周波数、BCLK周波数、及びマスタ/スレーブモードを設定し
ます。
マスタモードとスレーブモードの切り替えはMSN pinで行います。AK5397がマスタモードの時には、
AK5397にMCLKを供給するとBICK, LRCKが出力されます。AK5397がスレーブモードの時には、MCLK,
BICK, LRCKを供給して下さい。(Table 4)
複数デバイスにて同期をとるため、動作クロック切り替え時、クロックモード切り替え時、ディジタル
IF切り替え時、Slave⇔Master Mode切り替え時には、一度 PDN pinにてリセットを実施してください。
またCLKやモードの切り替えはリセット期間中に実施してください。
fs
32kHz
44.1kHz
48kHz
96kHz
192kHz
384kHz
768kHz
MCLK
32fs
64fs
128fs
256fs
N/A
N/A
N/A
8.192MHz
N/A
N/A
N/A
11.2896MHz
N/A
N/A
N/A
12.288MHz
N/A
N/A
N/A
24.576MHz
N/A
N/A
24.576MHz
N/A
N/A
24.576MHz
N/A
N/A
24.576MHz
N/A
N/A
N/A
Table 1. System Clock Example (N/A: Not Available)
014011535-J-00
512fs
16.384MHz
22.5792MHz
24.576MHz
N/A
N/A
N/A
N/A
2014/11
- 23 -
[AK5397]
MSN pin
CKS2
pin
CKS1
pin
CKS0
pin
MCLK
BICK
Sampling Speed
0
0
0
256fs
64fs  BICK  128fs
0
0
1
0
1
0
256fs
64fs
0
1
1
128fs
64fs
1
0
0
64fs
64fs
1
0
1
32fs
32fs
Normal Speed Mode
(8kHz  fs  48kHz)
Auto Setting Mode
Double Speed Mode
(48kHz < fs  96kHz)
Quad Speed Mode
(96kHz < fs  192kHz)
Octal Speed Mode
(fs = 384kHz)
Hex Speed Mode
(fs = 768kHz)
1
1
0
0
1
1
0
0
0
1
0
1
256fs
512fs
64fs
64fs
0
1
0
256fs
64fs
0
1
1
128fs
64fs
1
0
0
64fs
64fs
1
0
1
32fs
32fs
1
1
1
0
N/A
1
1
Table 2. Setting of MCLK/BICK/Sampling Speed
L
(Slave)
H
(Master)
MCLK
512fs
256fs
128fs
64fs
32fs
(Table 3)
N/A
Normal Speed Mode
(8kHz  fs  48kHz)
Double Speed Mode
(48kHz < fs  96kHz)
Quad Speed Mode
(96kHz < fs  192kHz)
Octal Speed Mode
(fs = 384kHz)
Hex Speed Mode
(fs = 768kHz)
BICK
Sampling Speed
64fs  BICK  128fs Normal Speed Mode (8kHz  fs  48kHz)
64fs
Double Speed Mode (48kHz < fs  96kHz)
64fs
Quad Speed Mode (96kHz < fs  192kHz)
64fs
Octal Speed Mode (fs = 384kHz)
32fs
Hex Speed Mode (fs = 768kHz)
Table 3. Auto Setting Mode (Slave Mode)
■ マスタモード/スレーブモード
マスタモードとスレーブモードの切り替えはMSN pinで行います。AK5397がマスタモードの時には、
AK5397にMCLKを供給するとBICK, LRCKが出力されます。AK5397がスレーブモードの時には、MCLK,
BICK, LRCKを供給して下さい。
MSN pin
Mode
BICK, LRCK
BICK = Input
L
Slave Mode
LRCK = Input
BICK = Output
H
Master Mode
LRCK = Output
Table 4. Master mode/Slave mode
014011535-J-00
2014/11
- 24 -
[AK5397]
■ オーディオインタフェースフォーマット
12種類のデータフォーマットがTDM1-0 pin, MSN pin, DIF pin の設定(Table 5)によりで選択できます。
オーディオインタフェースはDIF pinで選択できます。全モードともMSB first, 2’s complementのデータ
フォーマットでSDTO1/2はBICKの立ち下がりで出力されます。
Normalモードでは、Mode 0-1はスレーブモード、Mode 2-3はマスタモードです。BICKの周波数は、Table
2を参照して下さい。
TDM256モードでは、BICKは256fsに固定して下さい。スレーブモードではLRCKの“H”幅と“L”幅は
1/256fs(min)、マスタモードではLRCKの“H”幅(I2Sモードでは“L”幅)は1/8fs(typ)です。TDM256モードは
Normal Speed modeのみ対応しています。
TDM128モードでは、BICKは128fsに固定して下さい。スレーブモードではLRCKの“H”幅と“L”幅は
1/128fs(min)、マスタモードではLRCKの“H”幅(I2Sモードでは“L”幅)は1/4fs(typ)です。TDM128モードは
Normal/Double/Quad Speedモードに対応しています。
TDM1
pin
TDM0
pin
L
L
L
H
H
H
H
L
MSN
pin
L
(Slave)
H
(Master)
L
(Slave)
H
(Master)
L
(Slave)
H
(Master)
N/A
Sampling Speed
DIF
Mode
SDTO
pin
L
0
32bit, MSB justified
H
1
32bit, I2S Compatible
Normal
L
2
32bit, MSB justified
H
3
32bit, I2S Compatible
L
4
32bit, MSB justified
H
5
32bit, I2S Compatible
TDM256
L
6
32bit, MSB justified
H
7
32bit, I2S Compatible
L
8
32bit, MSB justified
H
9
32bit, I2S Compatible
TDM128
L
10
32bit, MSB justified
H 11
32bit, I2S Compatible
N/A 12
N/A
N/A
Table 5. Audio Interface Format
LRCK
BICK
I/O
H/L
I
L/H
I
(Table 2)
H/L
O
L/H
O
I
256fs

I
256fs

O
256fs

O
256fs

I
128fs

I
128fs

O
128fs

O
128fs

N/A N/A
N/A
I/O
I
I
O
O
I
I
O
O
I
I
O
O
N/A
Audio Interface Format
Normal
TDM256
TDM128
Normal
TDM256
TDM128
Normal
TDM256
TDM128
Normal
TDM256
TDM128
The maximum number of channels
2ch
Normal Speed
8ch
4ch
2ch
Double Speed
N/A
4ch
2ch
Quad Speed
N/A
4ch
2ch
Octal Speed
N/A
N/A
2ch
Normal
(SDTO1: Lch, SDTO2: Rch)
Hex Speed
TDM256
N/A
TDM128
N/A
Table 6. Relationship between Sampling Speed and Audio Interface Format (N/A: Not available)
014011535-J-00
2014/11
- 25 -
[AK5397]
LRCK
0
1
2
20
21
22
32
33
63
0
1
2
20
21
22
32
33
63
0
1
BICK(128fs)
SDTO
31 30
0
12 11 10
1
2
12
13
0
31 30
14
23
24
31
0
12
1
2
11 10
12
13
0
31
14
23
24
31
0
1
BICK(64fs)
SDTO
31 30
20 19 18
8
9
0
1
31 30
20
19 18
Lch Data
8
9
0
1
31
Rch Data
31: MSB, 0:LSB @ 32bit
Figure 21. Mode 0/2 Timing (Normal mode, MSB justified, Normal/Double/Quad/Octal speed mode)
LRCK
0
1
2
13
14
15
16
17
18
30
29
31
0
1
2
13
14
15
16
17
18
30
29
0
31
1
BICK(32fs)
SDTO1(Lch)
31
30
18 17 16 15 14
18
SDTO2(Rch)
31 30
18 17 16 15 14
18
2
1
0
31 30
18 17 16 15 14
8
2
1
0
31
2
1
0
31 30
18 17 16 15 14
8
2
1
0
31
16 15 14
16 15 14
18
16 15 14
31: MSB, 0:LSB @ 32bit
Figure 22. Mode 0/2 Timing (Normal mode, MSB justified, Hex speed mode)
LRCK
0
1
2
20
21
22
33
34
63
0
1
2
20
21
22
33
34
63
24
25
31
0
1
BICK(128fs)
SDTO
31
0
1
13 12 11
2
12
13
0
14
31
24
25
31
0
1
13
2
12 11
12
0
13
14
0
1
BICK(64fs)
SDTO
0
31
21 20 19
9
8
2
Lch Data
1
0
31
21
20 19
9
8
2
1
0
Rch Data
31: MSB, 0:LSB @ 32bit
Figure 23. Mode 1/3 Timing (Normal mode, I2S Compatible, Normal/Double/Quad/Octal Speed)
014011535-J-00
2014/11
- 26 -
[AK5397]
LRCK
0
1
13
2
14
15
16
17
18
30
29
31
0
1
2
13
14
15
16
17
18
30
29
0
31
1
BICK(32fs)
SDTO1(Lch)
0
31
19 18 17 16 15
3
2
1
0
31
19 18 17 16 15
8
3
2
1
0
SDTO2(Rch)
0
31
19 18 18 16 15
3
2
1
0
31
19 18 17 16 15
8
3
2
1
0
9
31: MSB, 0:LSB @ 32bit
18
16 15 14
Figure 24. Mode 1/3 Timing (Normal mode, I2S Compatible, Hex Speed)
256 BICK
LRCK (Mode 6)
LRCK (Mode 4)
BICK (256fs)
SDTO
31 30
0 31 30
0
Lch
Rch
32 BICK
32 BICK
31 30
Figure 25. Mode 4/6 Timing (TDM256 mode, MSB justified)
256 BICK
LRCK (Mode 7)
LRCK (Mode 5)
BICK (256fs)
SDTO
31 30
Lch
32 BICK
0 31 30
0
31
Rch
32 BICK
32 BICK
Figure 26. Mode 5/7 Timing (TDM256 mode, I2S Compatible)
014011535-J-00
2014/11
- 27 -
[AK5397]
128 BICK
LRCK (Mode 10)
LRCK (Mode 8)
BICK (128fs)
SDTO
31 30
0 31 30
0
Lch
Rch
32 BICK
32 BICK
31 30
Figure 27. Mode 8/10 Timing (TDM128 mode, MSB justified)
128 BICK
LRCK (Mode 11)
LRCK (Mode 9)
BICK (128fs)
SDTO
31 30
0 31 30
0
Lch
Rch
32 BICK
32 BICK
31
32 BICK
Figure 28. Mode 9/11 Timing (TDM128 mode, I2S Compatible)
014011535-J-00
2014/11
- 28 -
[AK5397]
■ TDMモード時のカスケード接続
(1) TDM256モード
TDM256モード時には、最大4つのデバイスをカスケード接続することができます。このモードでは、
SDTO1 pin (SDTO2 pin) をTDMIN1 pin (TDMIN2 pin) に接続します。4つのデバイスをFigure 29の様に
接続すると、デバイス#4のSDTO1 pin (SDTO2 pin)から、8チャネルTDMデータとして出力することが
できます。
AK5397 #1
256fs or 512fs
MCLK
TDMIN1
48kHz
LRCK
TDMIN2
256fs
BICK
SDTO1
GND
SDTO2
AK5397 #2
MCLK
TDMIN1
LRCK
TDMIN2
BICK
SDTO1
SDTO2
AK5397 #3
MCLK
TDMIN1
LRCK
TDMIN2
BICK
SDTO1
SDTO2
AK5397 #4
MCLK
TDMIN1
LRCK
TDMIN2
BICK
SDTO1
8ch TDM
SDTO2
8ch TDM
Figure 29. Cascade TDM Connection Diagram
014011535-J-00
2014/11
- 29 -
[AK5397]
256 BICK
LRCK
BICK(256fs)
#1 SDTO1/2(o)
#2 SDTO1/2(o)
#3 SDTO1/2(o)
#4 SDTO1/2(o)
31 30
1
0 31 30
1
L#1
R#1
32 BICK
32 BICK
31 30
1
0 31 30
31 30
0
1 0 31 30
1
0 31 30
1
L#2
R#2
L#1
R#1
32 BICK
32 BICK
32 BICK
32 BICK
31 30
1
0 31 30
1
0 31 30
1
0 31 30
31 30
0
1 0 31 30
1
0 31 30
1 0
L#3
R#3
L#2
R#2
L#1
R#1
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
31 30
1
0 31 30
1
0 31 30
1
0 31 30
1 0 31 30
1
0 31 30
31 30
1 0 31 30
1
0 31 30
1 0 31 30
L#4
R#4
L#3
R#3
L#2
R#2
L#1
R#1
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
32 BICK
Figure 30. Cascade TDM Timing (Mode 4; TDM256 mode, MSB justified, Slave mode)
014011535-J-00
2014/11
- 30 -
[AK5397]
(2) TDM128モード
TDM128モード時には、2つのデバイスをカスケード接続することができます。このモードでは、SDTO1
pin (SDTO2 pin) をTDMIN1 pin (TDMIN2 pin) に接続します。2つのデバイスをFigure 31の様に接続す
ると、デバイス#2のSDTO1 pin (SDTO2 pin)から、4チャネルTDMデータとして出力することができま
す。
AK5397 #1
256fs or 512fs
MCLK
TDMIN1
48kHz or 96kHz or 192kHz
LRCK
TDMIN2
128fs
BICK
SDTO1
GND
SDTO2
AK5397 #2
MCLK
TDMIN1
LRCK
TDMIN2
BICK
SDTO1
4ch TDM
SDTO2
4ch TDM
Figure 31. Cascade TDM Connection Diagram
128 BICK
LRCK
BICK(128fs)
#1 SDTO1/2(o)
#2 SDTO1/2(o)
31 30 29 28
4
3 2
1 0 31 30 29 28
4
3 2
L#1
R#1
32 BICK
32 BICK
31 30 29 28
4
3 2
1 0 31 30 29 28
4
3 2
31 30
1
0
1
0 31 30 29 28
4
3 2
1 0 31 30 29 28
4
3 2
L#2
R#2
L#1
R#1
32 BICK
32 BICK
32 BICK
32 BICK
1 0 31 30
Figure 32. Cascade TDM Timing (Mode 8; TDM128 mode, MSB justified, Slave mode)
014011535-J-00
2014/11
- 31 -
[AK5397]
複数デバイスをカスケード接続してスレーブモードで使用する場合、入力されるPDNとMCLKとBICK
のタイミングによっては各デバイスで内部の動作タイミングがMCLKの1クロック分ずれる可能性があ
ります。
デバイス間で位相ずれをなくすためには、Table 7 に示すように①MCLKの↑に対してBICKの↓を±10ns
以上とすることを推奨します。②MCLKの↑に対するPDNの↑を±15ns以上とすることを推奨します。
この、タイミングを実現するためには、MCLK=2×BICK (通常速512fsモード、2倍速) の時は、Figure 33
に示すようにMCLKの↓で2分周したBICKを、MCLK=BICK (通常速256モード、4倍速) の時は、Figure 34
に示すようにMCLKとBICKを同相で入力することでTable 6のタイミングを満足することができます。
Parameter
MCLK “” to BICK “↓”
BICK “↓” to MCLK “”
MCLK “↑” to PDN “↑”
PDN “↑” to MCLK “↑”
Symbol
min
typ
max
Units
tMCB
10
tBIM
10
tMPD
15
tPDM
15
Table 7. TDM Mode Clock Timing
ns
ns
ns
ns
VIH
MCLK
VIL
tMCB
tBIM
VIH
BICK
VIL
Figure 33. Audio Interface Timing (Slave mode, TDM Mode MCLK=2×BICK)
VIH
MCLK
VIL
tMCB
tBIM
VIH
BICK
VIL
Figure 34. Audio Interface Timing (Slave mode, TDM Mode MCLK=BICK)
VIH
VIL
PDN
tMPD
VIH
VIL
MCLK
tPDM
Figure 35. Reset Timing (Slave mode, TDM Mode)
014011535-J-00
2014/11
- 32 -
[AK5397]
■ Digital High Pass Filter
AK5397はDCオフセットキャンセルのためにディジタルHPFを内蔵しています。 HPFE pinの設定によ
り、HPFのON/OFFを設定することができます(Table 8)。この設定は、SDTO1/SDTO2出力に対して共
通です。HPFのカットオフ周波数は、fc=1Hzで、サンプリング周波数によらず固定です。ただし、
fs=384KHzモード並びにfs=768KHzモードにおいては、HPF機能を持っていません。そのため、HPFE pin
の設定は無効となります。HPFのON/OFFの切り替えの際にはPDN pin = “L”とすることを推奨します。
HPFE pin
HPF
L
OFF
H
ON
Table 8. Setting of HPF
■ Overflow Detection
AK5397はアナログ入力に対するオーバーフロー検出機能を持ちます。各アナログ入力のどちらかがオ
ーバーフローすると(-0.276dBFS以上)、LRCK “↑” から１周期の間OVF pinが “H”になります。オーバー
フローしたアナログ入力に対するOVF出力はADCと同じ群遅延を持ちます。パワーダウン解除(PDN
pin=“H”)後、1028/fs (=21.41ms@fs=48kHz)の間OVF pin出力は “L”で、その後オーバーフロー検出機能
が有効になります。
■ Mono Mode
MONO pin を “H”にすると、AK5397は Mono Modeになります。このモードでは、ディジタル部にてLch
とRchのデータを加算して1/2とします。LchとRchに同じアナログ信号を入力すると、ダイナミックレ
ンジ及びS/N特性が3dB改善させることができます。このときのLch/Rchのディジタルデータは同じもの
です。
MONO pin
SDTO1/2 Output Data
L
Stereo Mode
H
Mono Mode
Table 9. The setting of MONO mode.
LRCK
0
1
2
13
14
15
16
17
18
30
29
31
32
33
34
44
45
46
47
48
49
62
61
0
63
1
BICK(64fs)
SDTO1/2(Normal) 31 30
18 17 16 15 14
18
2
0
1
31 30
31: MSB, 0:LSB @ Lch 32bit
SDTO1/2(MONO) 31 30
18 17 16 15 14
8
2
1
0
31
1
0
31
16 15 14
18 17 16 15 14
18
31: MSB, 0:LSB @ Rch 32bit
2
1
0
31 30
18 17 16 15 14
18
16 15 14
31: MSB, 0:LSB @ Lch 32bit
2
16 15 14
31: MSB, 0:LSB @ Rch 32bit
Same Data
Figure 36. Audio Interface Timing (Normal mode or MONO mode, MSB justified)
014011535-J-00
2014/11
- 33 -
[AK5397]
■ ディジタル出力データ
AK5397は、2種類の出力データを持っており、SDTO1 pin とSDTO2 pinから同時に出力されます。
SDTO1 pinは “Sharp Roll-off Filter”を通ったデータを、 SDTO2 pin からは “Short Delay Filter” または
“Minimum Phase Filter”を通ったデータを出力します。SDTO2のDigital Filterは、SDFIL pinによって設
定することができます(Table 12)。ただし、fs=384kHz, 768kHzでは、 “Short Delay Filter” および
“Minimum Phase Filter”には対応していません。
Fs=384KHz時には、SDTO1 pinからは“Sharp Roll Off Filter”を通ったデータが、SDTO2 pinからは “L”
が出力されます。Fs=768KHz時には、SDTO1,2 pinから“Sharp Roll Off Filter”を通ったデータが、出力
されます(Table 10)。ただし、MONOモードにおいては、Lch + RchのデータがSDTO1から出力され、
SDTO2は“L”となります(Table 11)。
また、SDTO1 pinとSDTO2 pinの出力は、SDM1 pinとSDM2 pinの設定により、対応するDigital Filter
ブロックをパワーダウンし出力をミュートすることが可能です(Figure 37, Table 13, Table 14)。
ただし、SDM2 pin = “H”の場合でも、fs=768KHz 時はSDTO2 pinからデータを出力することができます。
Sampling Speed
SDTO1 Output Data
SDTO2 Output Data
48kHz
Sharp Roll-off Filter
Short Delay Filter
96kHz
Sharp Roll-off Filter
Short Delay Filter
192kHz
Sharp Roll-off Filter
Short Delay Filter
384kHz
Sharp Roll-off Filter
“L” Output
768kHz
Sharp Roll-off Filter (Lch) Sharp Roll-off Filter (Rch)
Table 10. SDTO1 / SDTO2 Output Data (MONO pin = “L”)
17
18
16 15 14
Sampling Speed
48kHz
96kHz
192kHz
SDTO1 Output Data
SDTO2 Output Data
Sharp Roll Off Filter
Short Delay Filter
Sharp Roll Off Filter
Short Delay Filter
Sharp Roll Off Filter
Short Delay Filter
Sharp Roll Off filter
384kHz, 768kHz
“L “Output
(Lch+Rch)/2
Table 11. SDTO1 / SDTO2 Output Data (MONO pin = “H”)
Delta-Sigma
Modulator
Digital Filter (Sharp)
Digital Filter (Short)
Audio Interface
Audio Interface
SDTO1
SDTO2
Sharp Roll Off Filter Block
Short Delay Filter Block
Figure 37. Digital Filter Block
014011535-J-00
2014/11
- 34 -
[AK5397]
SDFIL pin
SDTO2 Output Data
L
Short Delay Filter
H
Minimum Phase Filter
Table 12. The setting of SDFIL pin
SDM1 pin
SDTO1 Output Data
L
Normal output
H
“L” output
Table 13. The setting of SDM1 pin
SDM2 pin
SDTO2 Output Data
L
Normal output
H
“L” output
Table 14. The setting of SDM2 pin
SDM1/2 pin を “H” →“L”にしてSDTO1/2 pin をNormal Output Modeに変更した場合、SDTO1/2 pin 出力
は群遅延時間後にアナログ入力信号に相当するデータにセトリングします。
014011535-J-00
2014/11
- 35 -
[AK5397]
■ パワーダウン&リセット機能
AK5397はPDN pin= “L”にすることでパワーダウンモードとなり、この時同時にディジタルフィルタも
リセットされます。このリセットは電源投入時に必ず1度行ってください。パワーダウンモード時VCOM
はAVSSの電圧となります。ADCはパワーダウンモードが解除されると、初期化サイクルが開始します。
そのため出力データSDTO1/2はLRCKの1028サイクル後 (マスタモード) に確定します。 (スレーブモー
ドでは1029LRCK)。初期化サイクル中はADCの出力SDTO1/2は“0”データとなります。ADCの出力デー
タは、初期化終了後、アナログ入力信号に相当するデータにセトリングします。 (セトリングは群遅延
時間程度かかります)
電源投入後、1度PDN pin= “L”にしてリセットしてください。その後、PDN pin= “H”にするとパワーダ
ウンがMCLKの↑で解除されLRCKの立ち上がりエッジ (I2S modeのときは立下りエッジ)に同期して内
部のタイミングが動作します。
(1)
PDN
(2)
VCOM
Internal
State
Normal Operation
Power-down
Initialize
Normal Operation
GD (3)
GD
A/D In
(Analog)
A/D Out
(Digital)
OVF
(4)
Idle Noise
“0”data
“0”data
“0”data
Idle Noise
“0”data
Notes:
(1) スレーブモード時は1030/fs、マスタモード時は1031/fsです。
(2) PDN解除後1.53ms (typ), 2.64ms (max) でVCOM電圧が2.5Vになります。
(3) アナログ入力に対するディジタル出力、OVF出力は群遅延 (GD)を持ちます。
(4) パワーダウン時、ADC出力、OVF出力は“0”データです。
Figure 38. Power-down/up sequence example
014011535-J-00
2014/11
- 36 -
[AK5397]
10. 外部接続回路例
Figure 39はシステム接続例です。具体的な回路と測定例については評価ボード(AKD5397)を参照して
下さい。
+
VREFLR 34
0.1u
VREFHR 35
AVSS 36
TOUT 38
0.1u
AVDD 37
VCOM 39
VREFHL 43
VREFLL 44
0.1u
2
LIN1-
RIN2+ 33
3
TEST1
TEST2 31
4
AVSS
AVSS 30
5
HPFE
6
CKS0
7
CKS1
8
CKS2
9
PDN
RIN2- 32
AK5397
MONO 29
TDM1 28
TDM0 27
Top View
TDMIN2 26
TDMIN1 25
+
0.1u
Digital3.3v
10u
22 MSN
21 DIF
20 SDFIL
19 SDM2
DVSS 23
18 SDM1
11 DVSS
17 OVF
DVDD 24
16 SDTO2
10 DVDD
15 SDTO1
0.1u
+
LIN1+
12 MCLK
10u
Analog5.0V
10u
10u
+
+
0.1u
14 LRCK
Digital3.3v+
10u
+
1
13 BICK
Micro-Controller
0.1u
10u
TEST3 40
+ +
AVDD 41
10u
AVSS 42
Analog5.0V
Electrolytic Capacitor
Ceramic Capacitor
Micro-Controller
注:
- AK5397のAVSS, DVSSと周辺コントローラのグランドは分けて配線して下さい。
-すべてのディジタル入力ピンはオープンにしないで下さい。
Figure 39. システム接続例
014011535-J-00
2014/11
- 37 -
[AK5397]
1. グランドと電源のデカップリング
電源とグランドの取り方には十分注意して下さい。ノイズのカップリングを抑えるため、デカップリン
グコンデンサをAVDD, DVDDへそれぞれ接続して下さい。通常、AVDDにはシステムのアナログ電源を
供給し、DVDDにはシステムのディジタル電源を供給して下さい。AVDD, DVDDの配線はレギュレータ
等から低インピーダンス状態のまま分けて配線して下さい。AVSS, DVSSは同じアナロググランドに接
続して下さい。デカップリングコンデンサ、特に小容量のセラミックコンデンサはAK5397にできるだ
け近づけて接続します。
2. 基準電圧
A/D変換の基準電圧はVREFHL, VREFHR pinの電圧とVREFLL, VREFLR pinの電圧の差です。
VREFLL/R pinは、AVSSに接続して下さい。高周波ノイズを除去するために10µFの電解コンデンサと
並列に0.1µFのセラミックコンデンサをVREFHL/R pinとVREFLL/R pinの間に接続して下さい。特にセ
ラミックコンデンサはピンにできるだけ近づけて接続して下さい。ディジタル信号、特にクロックは変
調器へのカップリングをさけるためVREFHL/R,VREFLL/R pinからできるだけ離して下さい。
VCOMはアナログ信号のコモン電圧として使われます。このピンには高周波ノイズを除去するために
10µFの電解コンデンサと並列に0.1µFのセラミックコンデンサをAVSSとの間にピンにできるだけ近づ
けて接続して下さい。さらにディジタル信号、特にクロックは変調器へのカップリングをさけるため
VCOM pin からできるだけ離して下さい。また、VCOM pinから電流をとってはいけません。
3. アナログ入力
アナログ入力信号は各チャンネルの差動入力ピンから変調器に入力されます。入力電圧はLIN+(RIN+)
とLIN-(RIN-)の差の電圧になります。入力レンジは2.80V(typ)です。出力コードのフォーマットは2’s
complement(2の補数)で正のフルスケール以上の入力電圧に対しては7FFFFFFFH(@32bit)、負のフルス
ケール以下に対しては80000000H(@32bit)、無入力時の理想値は00000000H(@32bit)です。DCオフセ
ットは内臓のHPFでキャンセルされます。
AK5397は128fs (6.144MHz @fs=48kHz, Normal Speed Mode)でアナログ入力をサンプリングします。
ディジタルフィルタは、128fsの整数倍を除く阻止域以上のノイズを全て除去します。ほとんどのオー
ディオ信号では128fs付近に大きなノイズをもつことはありませんので簡単なRCフィルタで128fs付近
のノイズを十分減衰させることができます。
AK5397のアナログ電源電圧は+5Vになっており、アナログ入力ピン(LIN+/-, RIN+/-)間には、AVDD+0.3V
以上、AVSS-0.3V以下の電圧と10mA以上の電流を入力してはいけません。過大電流の流入は内部の保
護回路の破壊、さらにはラッチアップを引き起こし、ICの破壊に至ります。従って、周辺のアナログ回
路の電源電圧が、15V等の場合はアナログ入力ピンを絶対最大定格以上の信号から保護する必要があ
ります。
014011535-J-00
2014/11
- 38 -
[AK5397]
4. 外部アナログ入力回路
Figure 40は入力バッファ回路例(1st order HPF; fc=0.795Hz, 2nd order LPF; fc=438kHz, gain=-9.63dB)
です。シングルエンドで入力する場合は差動入力する場合に比べて反転バッファが一つ増えます。 (図
ではシングルエンドの場合は JP1, JP2ショート、差動の場合はJP1, JP2オープン)。この回路の入力レ
ベルは17.0Vppです。 (AK5397: 5.6Vpp Typ). この回路を使用した場合のアナログ特性はfs=48kHzで
DR=124dB, S/(N+D)=108dBです。抵抗は±1%精度のものを使用してください。
Bias電圧を0.28×AVDD+0.6 [V] 以上にすると、内部のダイオードがONします。
1.0k
1.0k
Analog In
300
VP+
JP1
+
8.5Vpp
Vin+ 220µ
+
910
Bias
VP-
100
+
5
2.80Vpp
AK5397 AIN+
LME49710
LME49710
XLR
33n
VA+
300
1100
Bias
JP2
220µ
+
+
680
10µ
Vin-
910
-
100
5
AK5397 AIN-
+
0.1µ
LME49710
BiasLME
VA=+5V
VP=15V
2.80Vpp
Figure 40. Analog Input Buffer Circuit Examples 1
fin
1Hz
10Hz
Frequency Response
-2.13dB
-0.03dB
Table 15. Frequency Response of HPF
fin
20kHz
40kHz
80kHz
Frequency Response
0.01dB
-0.04dB
-0.14dB
Table 16. Frequency Response of LPF
014011535-J-00
6.144MHz
30.31dB
2014/11
- 39 -
[AK5397]
Figure 41は入力バッファ回路例(1st order HPF; fc=0.795Hz, 2nd order LPF; fc=290kHz, gain=-9.63dB)
です。シングルエンドで入力する場合は差動入力する場合に比べて反転バッファが一つ増えます。 (図
ではシングルエンドの場合は JP1, JP2ショート、差動の場合はJP1, JP2オープン)。この回路の入力レ
ベルは17.0Vppです。 (AK5397: 5.6Vpp Typ). この回路を使用した場合のアナログ特性はfs=48kHzで
DR=127dB, S/(N+D)=100dBです。抵抗は±1%精度のものを使用してください。
Bias電圧を0.28×AVDD+0.6 [V] 以上にすると、内部のダイオードがONします。
1.0k
1.0k
Analog In
300
VP+
JP1
+
8.5Vpp
Vin+ 220µ
+
910
Bias
VP-
100
+
5
2.80Vpp
AK5397 AIN+
33n
LME49990
LME49990
XLR
33n
VA+
300
1100
Bias
JP2
+
+
680
10µ
220µ
910
Vin-
-
100
5
+
0.1µ
33n
LME49990
Bias
VA=+5V
2.80Vpp
AK5397 AIN-
VP=15V
Figure 41. Analog Input Buffer Circuit Example 2
fin
1Hz
10Hz
Frequency Response
-2.1dB
-0.03dB
Table 17. Frequency Response of HPF
fin
20kHz
40kHz
80kHz
Frequency Response
-0.01dB
-0.02dB
-0.08dB
Table 18. Frequency Response of LPF
014011535-J-00
6.144MHz
33.82dB
2014/11
- 40 -
[AK5397]
11. パッケージ
■ 外形寸法図
44pin LQFP (Unit: mm)
1.60 Max
12.0±0.20
1.40 0.05
10.0±0.20
0.05~0.15
23
33
12.0±0.20
0.80 BSC
12
44
1
1.00 Ref
22
10.0±0.20
34
11
0.37
+0.08
–0.07
0.20 M C A-B
0.09~0.20
07
C
0.60.15
0.10
C
A
B
014011535-J-00
2014/11
- 41 -
[AK5397]
■ 材質・メッキ仕様
Package molding compound:
Lead frame material:
Lead frame surface treatment:
Epoxy, Halogen (bromine and chlorine) free
Cu
Solder (Pb free) plate
■ マーキング
AK5397EQ
XXXXXXX
AKM
1
1) Pin #1 indication
2) Audio 4 pro Logo
3) Date Code: XXXXXXX (7 digits)
4) Marking Code: AK5397
5) AKM Logo
12. オーダリングガイド
AK5397EQ
AKD5397
10  +70C
AK5397評価ボード
44pin LQFP (0.8mm pitch)
014011535-J-00
2014/11
- 42 -
[AK5397]
13. 改訂履歴
Date (Y/M/D)
14/11/14
Revision
00
Reason
初版
Page
Contents
014011535-J-00
2014/11
- 43 -
[AK5397]
重要な注意事項
0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ
きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を
検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社
特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し
て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うも
のではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任
において行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害
に対し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用
機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、
生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を
要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別
途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。
万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責
任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場
合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財
産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製
品に必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある
いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸
出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関
連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外
の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しないで
ください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく
ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適
用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お
客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いか
ねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ
た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを
禁じます。
014011535-J-00
2014/11
- 44 -