19-1428; Rev 0; 2/99 概要 ___________________________________ 特長 ___________________________________ MAX5120/MAX5121は、内部高精度バンドギャップ リファレンス及び出力アンプ付の低電力12ビット電圧 出力D/Aコンバータ(DAC)です。MAX5120は+5V電源 で動作し、内部アンプリファレンス+2.5Vを備えており、 +4 .095Vのフルスケール出力範囲を持っています。 MAX5121は+3Vで動作し、内部高精度リファレンス +1.25Vを備えており、+2.0475Vのフルスケール出力 範囲を持っています。必要に応じて、ユーザは内部電圧 リファレンス(<10ppm/℃)をオーバライドして外部 リファレンスを使用できます。いずれのデバイスも消費 電流は僅か500µAで、パワーダウンモードではさらに 3µAに低減します。さらに、パワーアップリセット機能 により、ユーザは初期出力状態として0V又はミッド スケールに選択することができ、又パワーアップ時の 出力電圧グリッチが最小限に抑えられます。 ◆ 単一電源動作: +5V(MAX5120) +3V(MAX5121) MAX5120/MAX5121のシリアルインタフェースは SPITM、QSPITM及びMICROWIRE TMとコンパチブルであ るため、複数のデバイスのカスケード接続に適してい ます。各DACは、入力レジスタにDACレジスタが続く 形で構成されたダブルバッファ付入力を備えています。 16ビットシフトレジスタによって、データが入力レジ スタにロードされます。DACレジスタは、入力レジスタ と同時又は独立に更新できます。 いずれのデバイスも1 6ピンQSOPパッケージで提供 されており、温度範囲は拡張工業用(-40℃∼+85℃)の ものが用意されています。ピンコンパチブルの14ビット アップグレード製品は、MAX5170/MAX5172データ シートを参照して下さい。ピンコンパチブルの13ビット バージョンは、MAX5130/MAX5131データシートを 参照して下さい。 ◆ フルスケール出力範囲: +4.095V(MAX5120) +2.0475V(MAX5121) ◆ 内蔵10ppm/℃(max)高精度バンドギャップ リファレンス: +2.5V(MAX5120) +1.25V(MAX5121) ◆ 出力オフセットは調節可能 ◆ 3線シリアルインタフェース: SPI/QSPI/MICROWIREコンパチブル ◆ ピン設定可能なシャットダウンモード及び パワーアップリセット(出力電圧を0V又は ミッドスケールに設定) ◆ バッファ付出力: 5kΩ||100pF又は4∼20mA負荷を駆動可能 ◆ パッケージ:省スペース16ピンQSOP ◆ ピンコンパチブルの13ビットアップグレード製品: MAX5130/MAX5131 ◆ ピンコンパチブルの14ビットアップグレード製品: MAX5170/MAX5172 アプリケーション _______________________ 工業用プロセス制御 自動試験機器(ATE) ディジタルオフセット及び利得調節 モーションコントロール µP制御機器 ピン配置 _______________________________ TOP VIEW 15 REFADJ 14 REF RSTVAL 3 CLR 5 PART TEMP. RANGE PINPACKAGE INL (LSB) MAX5120AEEE -40°C to +85°C 16 QSOP ±0.5 MAX5120BEEE -40°C to +85°C 16 QSOP ±1 MAX5121AEEE -40°C to +85°C 16 QSOP ±1 MAX5121BEEE -40°C to +85°C 16 QSOP ±2 16 VDD OS 1 OUT 2 PDL 4 型番 ___________________________________ MAX5120 MAX5121 13 AGND 12 PD CS 6 11 UPO DIN 7 10 DOUT 9 SCLK 8 DGND SPI及びQSPIはMotorola, Inc.の商標です。 QSOP MICROWIREはNational Semiconductor Corp.の商標です。 ________________________________________________________________ Maxim Integrated Products 1 無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 ABSOLUTE MAXIMUM RATINGS VDD to AGND, DGND ...............................................-0.3V to +6V AGND to DGND.....................................................-0.3V to +0.3V Digital Inputs to DGND.............................................-0.3V to +6V Digital Outputs (DOUT, UPO) to DGND .....-0.3V to (VDD + 0.3V) OUT to AGND.............................................-0.3V to (VDD + 0.3V) OS to AGND ...................................(AGND - 4V) to (VDD + 0.3V) REF, REFADJ to AGND ..............................-0.3V to (VDD + 0.3V) Maximum Current into Any Pin............................................50mA Continuous Power Dissipation (TA = +70°C) QSOP (derate 8.00mW/°C above +70°C) .....................667mW Operating Temperature Range ..........................-40°C to +85°C Storage Temperature Range .............................-65°C to +150°C Lead Temperature (soldering, 10sec) .............................+300°C Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. ELECTRICAL CHARACTERISTICS—MAX5120 (+5V) (VDD = +5V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS STATIC PERFORMANCE Resolution N 12 Bits MAX5120A -0.5 0.5 MAX5120B -1 1 Integral Nonlinearity (Note 1) INL Differential Nonlinearity DNL -1 1 LSB Offset Error (Note 2) VOS -10 10 mV Gain Error GE -3 -0.2 3 mV Full-Scale Voltage VFS 4.0458 4.095 4.1442 V Code = FFF hex, TA = +25°C MAX5120A 3 10 MAX5120B 10 30 PSRR 4.5V ≤ VDD ≤ 5.5V 20 250 VREF TA = +25°C 2.5 MAX5120A 3 MAX5120B 10 0 ≤ IOUT ≤ 100µA (sourcing) 0.1 Full-Scale Temperature Coefficient (Note 3) TCVFS Power-Supply Rejection Ratio LSB ppm/°C µV/V REFERENCE Output Voltage Output Voltage Temperature Coefficient Reference External Load Regulation TCVREF VOUT/IOUT Reference Short-Circuit Current V ppm/°C 1 4 REFADJ Current REFADJ = VDD 3.3 µV/µA mA 7 µA DIGITAL INPUT Input High Voltage Input Low Voltage Input Hysteresis VIH 3 V VIL 0.8 VHYS Input Leakage Current IIN Input Capacitance CIN 200 VIN = 0 or VDD -1 0.001 V mV 1 8 µA pF DIGITAL OUTPUTS Output High Voltage VOH ISOURCE = 2mA Output Low Voltage VOL ISINK = 2mA 2 VDD - 0.5 V 0.13 _______________________________________________________________________________________ 0.4 V +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 (VDD = +5V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS DYNAMIC PERFORMANCE Voltage Output Slew Rate SR Output Settling Time To ±0.5LSB, VSTEP = 4V Output Voltage Swing (Note 4) OS Input Resistance ROS 83 Time Required to Exit Shutdown CS = VDD, fSCLK = 100kHz, VSCLK = 5Vp-p Digital Feedthrough 0.6 V/µs 20 µs 0 to VDD V 121 kΩ 2 ms 5 nV-s POWER REQUIREMENTS Power-Supply Voltage (Note 5) Power-Supply Current (Note 5) Power-Supply Current in Shutdown VDD 4.5 5.5 V IDD 500 600 µA ISHDN 3 20 µA ELECTRICAL CHARACTERISTICS—MAX5121 (+3V) (VDD = +3V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS STATIC PERFORMANCE Resolution N 12 Bits MAX5121A -1 1 MAX5121B -2 2 Integral Nonlinearity (Note 1) INL Differential Nonlinearity DNL -1 1 LSB Offset Error (Note 2) VOS -10 10 mV Gain Error GE -5 -0.2 5 mV Full-Scale Voltage VFS 2.0229 2.0475 2.0721 V Data = FFF hex, TA = +25°C MAX5121A 3 10 MAX5121B 10 30 PSRR 2.7V ≤ VDD ≤ 3.3V 20 250 VREF TA = +25°C 1.25 MAX5121A 3 MAX5121B 10 0 ≤ IOUT ≤ 100µA (sourcing) 0.1 Full-Scale Temperature Coefficient (Note 3) TCVFS Power-Supply Rejection Ratio LSB ppm/°C µV/V REFERENCE Output Voltage Output Voltage Temperature Coefficient Reference External Load Regulation TCVREF VOUT/IOUT Reference Short-Circuit Current V ppm/°C 1 4 REFADJ Current REFADJ = VDD 3.3 µV/µA mA 7 µA DIGITAL INPUT Input High Voltage Input Low Voltage Input Hysteresis VIH 2.2 V VIL VHYS 0.8 200 V mV _______________________________________________________________________________________ 3 MAX5120/MAX5121 ELECTRICAL CHARACTERISTICS—MAX5120 (+5V) (continued) MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 ELECTRICAL CHARACTERISTICS—MAX5121 (+3V) (continued) (VDD = +3V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL Input Leakage Current IIN Input Capacitance CIN CONDITIONS VIN = 0 or VDD MIN TYP MAX UNITS -1 0.001 1 µA 8 pF DIGITAL OUTPUTS Output High Voltage VOH ISOURCE = 2mA Output Low Voltage VOL ISINK = 2mA VDD - 0.5 V 0.13 0.4 V DYNAMIC PERFORMANCE Voltage Output Slew Rate SR Output Settling Time To ±0.5LSB, VSTEP = 2V Output Voltage Swing (Note 4) OS Input Resistance ROS 83 Time Required to Exit Shutdown CS = VDD, fSCLK = 100kHz, VSCLK = 3Vp-p Digital Feedthrough 0.6 V/µs 20 µs 0 to VDD V 121 kΩ 2 ms 5 nV-s POWER REQUIREMENTS Power-Supply Voltage (Note 5) VDD 3.6 V Power-Supply Current (Note 5) IDD 500 600 µA ISHDN 3 20 µA Power-Supply Current in Shutdown 2.7 TIMING CHARACTERISTICS—MAX5120 (+5V) (VDD = +5V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS SCLK Clock Period tCP 100 ns SCLK Pulse Width High tCH 40 ns SCLK Pulse Width Low tCL 40 ns CS Fall to SCLK Rise Setup Time tCSS 40 ns SCLK Rise to CS Rise Hold Time tCSH 0 ns SDI Setup Time tDS 40 ns SDI Hold Time tDH 0 ns SCLK Rise to DOUT Valid Propagation Delay Time tDO1 CLOAD = 200pF 80 ns SCLK Fall to DOUT Valid Propagation Delay Time tDO2 CLOAD = 200pF 80 ns SCLK Rise to CS Fall Delay Time tCS0 10 ns CS Rise to SCLK Rise Hold Time tCS1 40 ns CS Pulse Width High tCSW 100 ns 4 _______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 (VDD = +3V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS SCLK Clock Period tCP 150 ns SCLK Pulse Width High tCH 75 ns SCLK Pulse Width Low tCL 75 ns CS Fall to SCLK Rise Setup Time tCSS 60 ns SCLK Rise to CS Rise Hold Time tCSH 0 ns SDI Setup Time tDS 60 ns SDI Hold Time tDH 0 ns SCLK Rise to DOUT Valid Propagation Delay Time tDO1 CLOAD = 200pF 200 ns SCLK Fall to DOUT Valid Propagation Delay Time tDO2 CLOAD = 200pF 200 ns SCLK Rise to CS Fall Delay Time tCS0 10 ns CS Rise to SCLK Rise Hold Time tCS1 75 ns CS Pulse Width High tCSW 150 ns Note 1: Accuracy is guaranteed as shown in the following table: Accuracy Guaranteed VDD (V) From Code: To Code: 5 10 4095 3 20 4095 Note 2: Offset is measured at the code closest to 10mV. Note 3: The temperature coefficient is determined by the “box” method in which the maximum DVOUT over the temperature range is divided by DT. Note 4: Accuracy is better than 1.0LSB for VOUT = 10mV to (VDD - 180mV). Guaranteed by PSR test on end points. Note 5: RLOAD = ¥ and digital inputs are at either VDD or DGND. 標準動作特性 ______________________________________________________________________ (VDD = +5V (MAX5120), VDD = +3V (MAX5121), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.) 0.10 DNL (LSB) 0.05 0.15 0 0.05 0 -0.05 -0.05 -0.10 -0.10 -0.15 -0.15 -0.20 1000 2000 3000 DIGITAL INPUT CODE 4000 5000 2.505 2.500 2.495 2.490 -0.20 0 2.510 REFERENCE VOLTAGE (V) 0.10 MAX5120 REFERENCE VOLTAGE vs. TEMPERATURE MAX5120/21 toc02 0.15 INL (LSB) 0.20 MAX5120/21 toc01 0.20 MAX5120 DIFFERENTIAL NONLINEARITY vs. DIGITAL INPUT CODE MAX5120/21 toc03 MAX5120 INTEGRAL NONLINEARITY vs. DIGITAL INPUT CODE 0 1000 2000 3000 DIGITAL INPUT CODE 4000 5000 -60 -40 -20 0 20 40 60 80 100 TEMPERATURE (°C) _______________________________________________________________________________________ 5 MAX5120/MAX5121 TIMING CHARACTERISTICS—MAX5121 (+3V) 標準動作特性(続き) _________________________________________________________________ (VDD = +5V (MAX5120), VDD = +3V (MAX5121), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.) (CODE = AAA HEX) 350 (CODE = 000 HEX) MAX5120/21 toc05 (CODE = AAA HEX) 400 350 (CODE = 000 HEX) 300 250 200 4.0 3.5 SHUTDOWN CURRENT (mA) 400 300 450 SUPPLY CURRENT (mA) 450 -40 -20 0 20 40 60 80 100 4.5 5.0 5.5 6.0 MAX5120 FULL-SCALE OUTPUT vs. TEMPERATURE MAX5120 FULL-SCALE ERROR vs. RESISTIVE LOAD 4.097 4.096 4.095 4.094 0.50 0.25 FULL-SCALE ERROR (LSB) RL = 5kW CL = 100pF MAX5120/21 toc07 SUPPLY VOLTAGE (V) 4.098 2.0 1.0 4.0 TEMPERATURE (°C) 4.099 2.5 1.5 250 -60 3.0 -60 -40 -20 0 20 0 40 60 80 100 TEMPERATURE (°C) MAX5120 DYNAMIC RESPONSE RISE TIME MAX5120/21-09 MAX5120/21 toc08 SUPPLY CURRENT (mA) 500 MAX5120/21 toc04 500 MAX5120 SHUTDOWN CURRENT vs. TEMPERATURE MAX5120 SUPPLY CURRENT vs. SUPPLY VOLTAGE MAX5120/21 toc06 MAX5120 SUPPLY CURRENT vs. TEMPERATURE FULL-SCALE OUTPUT (V) MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 CS 5V/div -0.25 -0.50 OUT 1V/div -0.75 -1.00 -1.25 4.093 -1.50 -60 -40 -20 0 20 40 60 80 100 TEMPERATURE (°C) 0.1 1 10 100 5ms/div RL (kW) MAX5120 DYNAMIC RESPONSE FALL TIME MAX5120 DIGITAL FEEDTHROUGH (SCLK, OUT) MAX5120/21-10 MAX5120 MAJOR CARRY TRANSITION MAX5120/21-12 MAX5120/21-11 CS 5V/div SCLK 2V/div CS 2V/div OUT 1mV/div AC COUPLED OUT 100mV/div AC COUPLED OUT 1V/div 5ms/div 6 2ms/div 5ms/div _______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 (VDD = +5V (MAX5120), VDD = +3V (MAX5121), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.) MAX5121 REFERENCE VOLTAGE vs. TEMPERATURE MAX5121 DIFFERENTIAL NONLINEARITY vs. DIGITAL INPUT CODE 0.15 DNL (LSB) INL (LSB) 0.1 0 0.05 -0.05 -0.1 MAX5120/21 toc-15 0.2 1.250 MAX5120/21 toc-14 0.25 MAX5120/21 toc-13 0.3 REFERENCE VOLTAGE (V) MAX5121 INTEGRAL NONLINEARITY vs. DIGITAL INPUT CODE 1.248 1.246 1.244 1.242 -0.15 -0.2 1.240 -60 -0.25 -0.3 2000 3000 4000 0 5000 1000 MAX5121 SUPPLY CURRENT vs. TEMPERATURE 250 200 MAX5120/21 toc-17 375 CODE = AAA HEX 350 325 300 -20 0 20 40 0 20 40 60 80 60 80 MAX5121 SHUTDOWN CURRENT vs. TEMPERATURE 100 1.0 0.8 0.6 0.4 2.5 2.7 2.9 3.1 3.3 3.5 3.7 -60 -40 -20 0 20 40 60 80 TEMPERATURE (°C) SUPPLY VOLTAGE (V) TEMPERATURE (°C) MAX5121 FULL-SCALE OUTPUT vs. TEMPERATURE MAX5121 FULL-SCALE OUTPUT vs. RESISTIVE LOAD MAX5121 DYNAMIC RESPONSE RISE TIME RL = 5kW CL = 100pF 2.042 2.040 2.038 100 MAX5120/21-21 0.50 0.25 FULL-SCALE ERROR (LSB) MAX5120/21 toc-19 2.046 2.044 100 TEMPERATURE (°C) 0 250 100 -40 -20 0.2 CODE = 000 HEX 275 -60 -40 5000 MAX5120/21 toc-20 SUPPLY CURRENT (mA) CODE = 000 HEX 400 SUPPLY CURRENT (mA) CODE = AAA HEX 150 FULL-SCALE OUTPUT (V) 4000 MAX5121 SUPPLY CURRENT vs. SUPPLY VOLTAGE MAX5120/21 toc-16 400 300 3000 DIGITAL INPUT CODE DIGITAL INPUT CODE 350 2000 MAX5120/21 toc-18 1000 SHUTDOWN CURRENT (mA) 0 CS 2V/div 0 -0.25 -0.50 OUT 500mV/div -0.75 1.00 2.036 -60 -40 -20 0 20 40 TEMPERATURE (°C) MAX5120/MAX5121 標準動作特性(続き) _________________________________________________________________ 60 80 100 0.1 10 1 100 2ms/div RL (kW) _______________________________________________________________________________________ 7 MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 標準動作特性(続き) _________________________________________________________________ (VDD = +5V (MAX5120), VDD = +3V (MAX5121), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.) MAX5121 MAJOR CARRY TRANSITION MAX5121 DIGITAL FEEDTHROUGH (SCLK, OUT) MAX5121 DYNAMIC RESPONSE FALL TIME MAX5120/21-24 MAX5120/21-23 MAX5120/21-22 CS 2V/div SCLK 2V/div CS 2V/div OUT 500mV/div OUT 500mV/div AC COUPLED OUT 100mV/div AC COUPLED 5ms/div 2ms/div 2ms/div 端子説明 __________________________________________________________________________ 端子 8 名称 機 能 1 OS 2 OUT アナログ出力電圧。シャットダウン中はハイインピーダンスです。 3 RSTVAL リセット値入力(ディジタル入力) 1:VDDに接続するとミッドスケールが出力リセット値になります。 0:DGNDに接続すると0Vが出力リセット値になります。 4 PDL パワーダウンロックアウト(ディジタル入力) 1:通常動作 0:シャットダウンを禁止(デバイスをパワーダウンすることができなくなります)。 5 CLR リセットDAC入力(ディジタル入力)。DACを予め決められた(RSTVAL)出力状態にクリアします。 DACをクリアすると、そのDACのソフトウェアシャットダウン状態が解除されます。 オフセット調節(アナログ入力) 6 CS アクティブローチップセレクト入力(ディジタル入力) 7 DIN シリアルデータ入力。データはSCLKの立上がりエッジで同期入力されます。 8 SCLK シリアルクロック入力 9 DGND ディジタルグランド 10 DOUT シリアルデータ出力 11 UPO 12 PD 13 AGND 14 REF バッファ付リファレンス出力/入力。内部リファレンスモードにおいては、リファレンスバッファが公称+2.5V(MAX5120) 又は+1.25V(MAX5121)の出力を供給します(REFADJで外部調整可能)。外部リファレンスモードにおいては、REFADJを VDDにすることによって内部リファレンスをディセーブルして、外部リファレンスをREFに印加して下さい。 15 REFADJ アナログリファレンス調節入力。33nFコンデンサでAGNDにバイパスして下さい。外部リファレンスを使用 する場合はVDDに接続して下さい。 16 VDD ユーザ設定出力(ディジタル出力) パワーダウン入力(ディジタル入力)。PDL = VDDの時にPDをハイにすると、ICはシャットダウン状態になり ます。最大シャットダウン電流は20µAです。 アナロググランド 正電源。4.7µFコンデンサと0.1µFコンデンサを並列にしたものでAGNDにバイパスして下さい。 _______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 PDL PD MAX5120/MAX5121 CS VDD AGND DGND DIN SCLK SR CONTROL 16-BIT SHIFT REGISTER DOUT LOGIC OUTPUT UPO OS R RSTVAL DECODE CONTROL CLR 12 MAX5120 MAX5121 0.6384R INPUT REGISTER DAC REGISTER OUT DAC GAIN = 1.6384X BANDGAP 1.25V REFERENCE ( ) FOR MAX5121 ONLY 2X (1X) 4k 2.5V, (1.25V) REFERENCE BUFFER REFADJ REF 図1. 簡略ファンクションダイアグラム 詳細 ___________________________________ MAX5120/MAX5121 12ビット電圧出力DACは、3線 シリアルインタフェースで簡単に設定できます。これ らのDACは16ビットデータイン/データアウト・シフト レジスタを含み、又入力レジスタ及びDACレジスタか らなるダブルバッファ付入力を備えています。さらに、 これらのデバイスは高精度バンドギャップリファレンス 及びトリミングされた内部抵抗により、1.6384V/Vの 利得を実現して出力電圧スイングを最大限に広げてい ます(図1)。MAX5120/MAX5121は、出力アンプの オフセット調節ピンの使用によりDAC出力のDCシフト が可能になっています。フルスケール出力電圧は MAX5120が+4.095V、MAX5121が+2.0475Vです。 これらのDACは、ディジタル入力コードに比例する重み 付き出力電圧を生成する反転R-2Rラダーネットワーク (図2)を使用して設計されています。 OS R 0.6384R R 2R 2R D0 R 2R D9 OUT R 2R D10 2R D11 REF* AGND SHOWN FOR ALL 1s ON DAC 内部リファレンス MAX5120及びMAX5121はいずれも内蔵高精度バンド ギャップリファレンスを使用して+2.5V(MAX5120) 又は+1.25V(MAX5121)の出力電圧を生成します。温度 係数は僅か10ppm/℃(max)で、REFピンは最大100µA までのソースとなることができますが、100pFを超える 容量性負荷があると不安定になります。リファレンス 電圧の微調整(1%)にREFADJを使用できます。図3a (MAX5120)及び図3b(MAX5121)に示す回路を使用し *INTERNAL 2.5V (MAX5120) AND 1.25V (MAX5121) OR EXTERNAL REFERENCE. 図2. 簡略反転R-2R DAC構造 _______________________________________________________________________________________ 9 MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 て、この調節を行って下さい。REFADJとAGNDの間に 33nFコンデンサを接続するとDACが低ノイズで動作し ます。これより大きなコンデンサ値も使用できますが、 その場合はスタートアップディレーが長くなります。 スタートアップディレーの時間定数(τ)はREFADJの 入力インピーダンス4kΩ及びCREFADJ によって決まり ます。 τ = 4kΩ・CREFADJ 外部リファレンス REFピンに外部リファレンスを印加できます。REFADJ をVDD に引き上げることにより、内部リファレンスを ディセーブルして下さい。これにより、外部リファ レンス信号(AC又はDCベース)をREFピンにフィード することができます。適正動作のためには、VREFの入力 電圧範囲リミット0V∼(VDD - 1.4V)を超えないように して下さい。 次式で出力電圧を求めて下さい(REFADJ = VDD、OS = AGND)。 VOUT = [VREF・(NB/4096)]・1.6384V/V ここで、NBはMAX5120/MAX5121の入力コードの 数 値 ( 0 ∼ 4 0 9 5 ) 、 V REF は 外 部 リ フ ァ レ ン ス 電 圧 、 1.6384V/Vは内部出力アンプの利得です。REFピンの 入力抵抗は最小値が40kΩで、コードに依存します。 出力アンプ MAX5120/MAX5121の出力アンプは、トリミングさ れた抵抗分圧器を使用して利得を+1.6384V/Vに設定し、 利得誤差を最小限に抑えています。MAX5121は、内蔵 レーザトリミング+1.25Vリファレンス及び出力バッファ の利得により、フルスケール出力+2.0475Vを実現して います。MAX5120の方は、+2.5Vリファレンスを使用 してフルスケール出力+4.095Vを実現しています。 出力アンプは、5kΩと100pFの並列負荷の場合に標準 スルーレートが0.6V/µsで、±0.5LSBへのセトリング 時間が20µs以内です。負荷が1kΩ以下になると性能が 劣化します。 出力オフセット電圧は、OSピンを使用して調節できま す。例えば、+1Vのオフセットを実現するには、OSに -1.566Vを印加して下さい(オフセット = -[出力バッファ 利得 - 1]・VOS)。これにより、出力電圧範囲は+1V∼ (1V + VREF・1.6384V/V)となります。DACの出力範囲 は、この場合でも最大出力電圧仕様によって制限される ことに注意して下さい。 パワーダウンモード MAX5120/MAX5121は、ソフトウェア及びハード ウェア・プログラマブル(PDピン)のシャットダウン モードを備えています。このモードでは標準消費電流が 3µAに低減します。ソフトウェアシャットダウンモード に入るには、表1に示すようにDACの制御シーケンスを 設定して下さい。 シャットダウンモード時のアンプ出力はハイインピー ダンスになり、シリアルインタフェースはアクティブ 状態に留まります。入力レジスタのデータはセーブされ るため、MAX5120/MAX5121は通常動作状態に戻った 時に、シャットダウン以前の出力状態を呼び戻すこと ができます。シャットダウンモードを解除するには、 入力レジスタ及びDACレジスタを同時にロードするか、 DACレジスタを入力レジスタから更新して下さい。 シャットダウンモードから戻った時は、リファレンス が落ち着くまで2ms待って下さい。外部リファレンス を使用する場合には、DACの出力は僅か20µsで安定化 します。 +5V +3V MAX5120 90k 400k 100k 400k REFADJ 33nF 図3a. MAX5120のリファレンス調節回路 10 MAX5121 15k 100k REFADJ 33nF 図3b. MAX5121のリファレンス調節回路 ______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 MAX5120/MAX5121 表1. シリアルインタフェースのプログラミングコマンド 16-BIT SERIAL WORD FUNCTION C2 C1 C0 D11 ............... D0 S0* 0 0 0 XXXXXXXXXXXX 0 No operation. 0 0 1 12-Bit DAC Data 0 Load input register; DAC register unchanged. 0 1 0 12-Bit DAC Data 0 Simultaneously load input and DAC registers; exit shutdown. 0 1 1 XXXXXXXXXXXX 0 Update DAC register from input register; exit shutdown. 1 0 1 XXXXXXXXXXXX 0 Shutdown DAC (provided PDL = 1) 1 0 0 XXXXXXXXXXXX 0 UPO goes low (default). 1 1 0 XXXXXXXXXXXX 0 UPO goes high. 1 1 1 1XXXXXXXXXXX 0 Mode 1; DOUT clocked out on SCLK’s rising edge. 1 1 1 00XXXXXXXXXX 0 Mode 0; DOUT clocked out on SCLK’s falling edge (default). X = 任意 * S0はサブビットで、常に0です。 パワーダウンロックアウト入力( PD L ) パワーダウンロックアウトピン(PDL)がローの場合、 シャットダウンがディセーブルされます。シャット ダウンモードにおいて、PDLがハイからローに遷移する と、DACはウェイクアップします。この時出力は、パワー ダウン前の状態に設定されたままになっています。PDL は、デバイスを非同期でウェイクアップするために使用 することもできます。 VDD SS DIN MAX5120 MAX5121 SCLK MOSI SCK SPI/QSPI PORT (PIC16/PIC17) パワーダウン入力(PD) PDをハイに引き上げると、MAX5120/MAX5121は シャットダウンモードになります。PDをローに引き下げ てもMAX5120/MAX5121は通常動作に戻りません。 パワーダウンモードを解除するには、PDLのハイからロー への遷移、あるいはシリアルインタフェースを通じた 適切なコマンド(表1)が必要です。 CS I/O CPOL = 0, CPHA = 0 CHE = 1, CKP = 0, SMP = 0, SSPM3–SSPMO = 0001 ( ): PIC16/PIC17 ONLY 図4. SPI/QSPIインタフェースの接続(PIC16/PIC17) シリアルインタフェースの構成 (SPI/QSPI/MICROWIRE/PIC16/PIC17) MAX5120/MAX5121の3線シリアルインタフェースは、 SPI、QSPI、PIC16/PIC17(図4)及びMICROWIRE(図5) とコンパチブルです。2バイト長のシリアル入力ワード は3つの制御ビット、12個のデータビット(MSBを先頭 とするフォーマット)及び1つのサブビット(常にゼロ)を 含んでいます(表2)。 SCLK MAX5120 MAX5121 SK MICROWIRE PORT DIN SO CS I/O MAX5120/MAX5121のディジタル入力はダブルバッ ファ付であるため、ユーザは以下の作業を行うことが できます。 図5. MICROWIREインタフェースの接続 • DACレジスタを更新することなく入力レジスタに ロードすること。 • 入力レジスタからのデータでDACを更新すること。 • 入力及びDACレジスタを同時に更新すること。 ______________________________________________________________________________________ 11 MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 この期間中にCSがローの状態で、16ビットの入力ワード を2 つの1 バイトパケット (SPI、MICROWIRE 及び PIC16/PIC17コンパチブル)で送ることができます。制御 ビットC2、C1及びC0(表1)は下記を決定します。 SSPモジュール付のPIC16及びPIC17の インタフェース MAX5120/MAX5121は、同期シリアルポート(SSP) モジュールを使用したPIC16/PIC17コントローラ(µC) とコンパチブルです。SPI通信を確立するには、図4に 示すようにコントローラを接続し、PIC16/PIC17の同期 シリアルポート制御レジスタ(SSPCON)と同期シリアル ポート状態レジスタ(SSPSTAT)を表3及び4に示すビット パターンに初期化することにより、PIC16/PIC17を システムマスターとして設定して下さい。 • どのクロックエッジでDOUTがシリアルインタフェース を通じて同期出力されるか • ユーザ設定可能なロジック出力の状態 • シャットダウン後のデバイスの設定 図6の一般タイミング図に、データ収集の方法が図解 されています。デバイスがデータを受け取るためには、 CSがローであることが必要です。CSがローの状態で、 DINのデータがSCLKの立上がりエッジでレジスタに 同期入力されます。CSがハイに遷移する時、データは 3つの制御ビットC2、C1及びC0の設定に従って入力 レジスタ及び/又はDACレジスタにラッチされます。適正 動作が保証された最大シリアルクロック周波数は、 MAX5120が10MHz、MAX5121が6.6MHzです。図7 に、シリアルインタフェースの詳細タイミング図を示し ます。 SPIモードにおいては、PIC16/PIC17 µCは8ビットの データを同期して送信し、同時に受信できます。DAC に3つの制御ビットと12個のデータビット及び1つのサブ ビットをフィードするには、2つの連続した8ビット 書込み(図6)が必要です。DINデータはシリアルクロック の立下がりエッジで遷移し、SCLKの立上がりエッジで DACに同期入力されます。DINの最初の8ビットは、3つ の制御ビット(C2、C1及びC0)及び最初の5つのデータ ビット(D11∼D7)を含んでいます。2番目の8ビット ワードは、残りのビット(D6∼D0)及びサブビットS0 を含んでいます。 表2. シリアルデータフォーマット MSB ............................................................................... LSB Ü Þ 16 BITS OF SERIAL DATA Control Bits MSB .... Data Bits ..... LSB Sub-Bit C2, C1, C0 D11................................D0 S0 CS COMMAND EXECUTED SCLK 1 DIN C2 8 C1 C0 D11 D10 D9 D8 9 D7 D6 16 D5 D4 D3 D2 D1 D0 S0 図6. シリアルインタフェースのタイミング tCSW CS tCS0 tCSH tCSS tCS1 SCLK tCH tCL tCP DIN tDS tDO1 tDO2 tDH DOUT 図7. シリアルインタフェースの詳細タイミング 12 ______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 CONTROL BIT MAX5120/MAX5121 SETTINGS SYNCHRONOUS SERIAL-PORT CONTROL REGISTER (SSPCON) WCOL BIT7 X Write Collision Detection Bit SSPOV BIT6 X Receive Overflow Detection Bit SSPEN BIT5 1 Synchronous Serial Port Enable Bit. 0: Disables serial port and configures these pins as I/O port pins. 1: Enables serial port and configures SCK, SDO, and SCI as serialport pins. Clock Polarity Select Bit. CKP = 0 for SPI master-mode selection. CKP BIT4 0 SSPM3 BIT3 0 SSPM2 BIT2 0 SSPM1 BIT1 0 SSPM0 BIT0 1 Synchronous Serial Port Mode Select Bit. Sets SPI master mode and selects fCLK = fOSC / 16. X = 任意 表4. SSPSTATレジスタ内容の詳細 CONTROL BIT MAX5120/MAX5121 SETTINGS SYNCHRONOUS SERIAL-PORT CONTROL REGISTER (SSPSTAT) SMP BIT7 0 SPI Data Input Sample Phase. Input data is sampled at the middle of the data output time. CKE BIT6 1 SPI Clock Edge Select Bit. Data will be transmitted on the rising edge of the serial clock. D/A BIT5 X Data Address Bit P BIT4 X Stop Bit S BIT3 X Start Bit R/W BIT2 X Read/Write Bit Information UA BIT1 X Update Address BF BIT0 X Buffer Full Status Bit X = 任意 シリアルデータ出力 ユーザ設定可能な出力(UPO) 内部シフトレジスタの内容はDOUTにシリアルで出力さ れるため、複数のデバイスのデイジーチェーン接続 「 ( アプリケーション情報」を参照)及びデータの読み戻し が 可 能 で す 。 M A X 5 1 2 0 / M A X 5 1 2 1 は、 シ リ ア ル クロックの立上がりエッジ(モード1)又は立下がりエッジ (モード0)でデータをシフトアウトするように設定でき ます。後者はパワーアップ時のデフォルトで、16クロック サイクルの遅れを提供するため、SPI、QSPI、MICROWIRE 及びPIC16/PIC17コンパチビリティが維持されます。 モード1において、出力データはDINよりも15.5クロック サイクル遅れます。パワーダウン時には、DOUTは シャットダウン前の最後のディジタル状態を保持します。 UPO機能により、シリアルインタフェースセットアップ を通じて外部デバイスを制御できます(表1)。このため、 必要なマイクロコントローラI/Oポート数が減らせま す。パワーダウン中、この出力は、シャットダウン前 の最後のディジタル状態を保持します。CLRがローに 引き下げられると、UPOはウェイクアップの後でデフォ ルト状態にリセットされます。 ______________________________________________________________________________________ 13 MAX5120/MAX5121 表3. SSPCONレジスタ内容の詳細 アプリケーション情報 ___________________ であれば、そのDACはミッシングコードがないこと、 及びコードは単調性であることが保証されます。 定義 オフセット誤差 積分非直線性(INL) 積分非直線性(図8a)は、実際の伝達関数値の直線から の偏差です。この直線は、最良の直線フィット(実際の 伝達曲線に最も近い近似)あるいはオフセット及び利得 誤差をヌル(ゼロ)にした後に、伝達関数の終点間を結ん だ線です。DACの場合、偏差は各ステップで測定され ます。 微分非直線性(DNL) 微分非直線性(図8b)は、実際のステップの高さと1LSB の理想的な値の間の差です。DNLの大きさが1LSB未満 オフセット誤差(図8c)は、理想的なオフセットポイント と実際のオフセットポイント間の差です。DACの場合、 オフセットポイントはディジタル入力がゼロの時の ステップ値です。この誤差は全てのコードに対して同量 の影響を与え、通常はトリミングによって補償できます。 利得誤差 利得誤差(図8d)は、オフセット誤差をゼロにした状態 における伝達曲線のフルスケール出力電圧の理想値と 実際値の間の差です。この誤差は伝達関数の傾きを 変化させ、各ステップで同じ比率の誤差となります。 6 6 ANALOG OUTPUT VALUE (LSB) ANALOG OUTPUT VALUE (LSB) 7 5 4 AT STEP 011 (1/2 LSB ) 3 2 AT STEP 001 (1/4 LSB ) 1 1 LSB 5 DIFFERENTIAL LINEARITY ERROR (-1/4 LSB) 4 3 1 LSB 2 DIFFERENTIAL LINEARITY ERROR (+1/4 LSB) 1 0 0 000 001 010 011 100 101 110 000 111 001 IDEAL DIAGRAM ACTUAL OFFSET POINT IDEAL OFFSET POINT 000 001 OFFSET ERROR (+1 1/4 LSB) ANALOG OUTPUT VALUE (LSB) 2 0 101 GAIN ERROR (-1 1/4 LSB) 6 IDEAL DIAGRAM ACTUAL FULL-SCALE OUTPUT 5 4 0 010 011 000 100 図8c. オフセット誤差 101 110 DIGITAL INPUT CODE DIGITAL INPUT CODE 14 100 IDEAL FULL-SCALE OUTPUT 7 ACTUAL DIAGRAM 1 011 図8b. 微分非直線性 図8a. 積分非直線性 3 010 DIGITAL INPUT CODE DIGITAL INPUT CODE ANALOG OUTPUT VALUE (LSB) MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 図8d. 利得誤差 ______________________________________________________________________________________ 111 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 +5V/+3V セトリング時間は、遷移の開始からDAC出力がコン バータの仕様精度内の新しい出力値に落ち着くまでに 要する時間です。 REF OS VDD R MAX5120 MAX5121 ディジタルフィードスルー 0.6384R ディジタルフィードスルーは、ディジタル入力の遷移 時にDACの出力で生じるノイズです。このノイズは、 適正な基板レイアウト及びグランディングによってかな り削減できますが、DACそのものに起因するフィード スルーはある程度常に存在します。 DAC OUT AGND DGND GAIN = 1.638V/V ユニポーラ出力 図9に、MAX5120/MAX5121を利得1.6384V/Vの ユニポーラ、レイルトゥレイル®動作にセットアップした 例を示します。+2.5内部リファレンスを使用した場合、 MAX5120は0V∼+4.095Vのユニポーラ出力範囲を保証 できます。MAX5121は、内蔵+1.25Vリファレンスに よって0V∼+2.0475Vの出力範囲を提供します。表5に、 ユニポーラ出力電圧のコード例を示します。図10に示す ように、OSピンに適当な電圧を接続するだけで出力電圧 にオフセットを付加できます。 図9. 内部(1.25V/2.5V)又は外部リファレンスを使用 したユニポーラ出力回路(OS = AGND)。外部 リファレンスを使用する場合は、REFADJをVDD に引き上げてください。 +5V/+3V REF OS REFADJ VOS VDD R MAX5120 MAX5121 バイポーラ出力 0.6384R MAX5120/MAX5121は、図11に示す回路を使用して ユニティゲインのバイポーラ動作(OS = OUT)に設定で きます。出力電圧VOUTは次式によって与えられます。 DAC OUT AGND DGND VOUT = VREF・[{G・(NB/4096)} - 1] ここで、NBはDACのバイナリ入力コードの数値、VREF は内部(又は外部)高精度リファレンスの電圧、Gは全利得 です。図11のアプリケーション回路は、MAX5120/ M A X 5 1 2 1の外側でユニティゲイン構成の低コスト オペアンプ(MAX4162)を使用しています。これにより、 全回路利得は2V/Vとなります。表6に、バイポーラ出力 電圧のコードの例を示します。 図10. DACの出力にオフセットを付加する回路 +5V/+3V REF 50k OS VDD リセット(RSTVAL)及びクリア( CL R )機能 MAX5120/MAX5121 DACは、出力をRSTVALの設定 に依存する特定の値にリセットするクリアピン(CLR)を 備えています。CLRがローに引き下げられた時、 RSTVAL = DGNDであると出力は0に設定され、 RSTVAL= VDDであると出力はミッドスケールに設定さ れます。 50k R MAX5120 MAX5121 V+ 0.6384R VOUT DAC OUT DGND AGND MAX4162 V- CLRピンは、最小入力抵抗40kΩ及び直列のダイオード を通じて電源電圧VDD)に接続されています。ディジタル 電圧がデバイスの電源電圧よりも高いと小さな入力電流 が流れますが、この電流は(VCLR - VDD - 0.5V)/40kΩ に制限されます。 図11. 内部(+1.25V/+2.5V)又は外部リファレンスを 使用したユニティゲインバイポーラ出力回路。 外部リファレンスを使用する場合は、REFADJ をVDDに引き上げてください。 注記:DACをクリアすると、ソフトウェアシャット ダウンが解除されます(PD = 0)。 レイルトゥレイルは日本モトローラの登録商標です。 ______________________________________________________________________________________ 15 MAX5120/MAX5121 セトリング時間 MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 表5. ユニポーラコード表(利得 = 1.6384V) DAC CONTENTS ANALOG OUTPUT INTERNAL REFERENCE SUB-BIT S0 MAX5120 MAX5121 1111 1111 1111 0 +4.0950V +2.0475V +VREF (4095 / 4096) · 1.6384 1000 0000 0001 0 +2.049V +1.0245V +VREF (2049 / 4096) · 1.6384 1000 0000 0000 0 +2.048V +1.024V +VREF (2048 / 4096) · 1.6384 0111 1111 1111 0 +2.047V +1.0235V +VREF (2047 / 4096) · 1.6384 0000 0000 0001 0 +1mV +0.5mV 0000 0000 0000 0 0V 0V +VREF (1 / 4096) · 1.6384 0V MSB LSB EXTERNAL REFERENCE 表6. 図11用のバイポーラコード表 DAC CONTENTS MSB ANALOG OUTPUT SUB-BIT SO LSB INTERNAL REFERENCE MAX5120 MAX5121 EXTERNAL REFERENCE 1111 1111 1111 0 +2.49878V +1.24939V VREF · [ {2 · (4095 / 4096)} - 1] 1000 0000 0001 0 +1.2207mV +610.35µV VREF · [ {2 · (2049 / 4096)} - 1] 1000 0000 0000 0 0V 0V VREF · [ {2 · (2048 / 4096)} - 1] 0111 1111 1111 0 -1.2207µV -610.35µV VREF · [ {2 · (2047 / 4096)} - 1] 0000 0000 0001 0 -2.49878V -1.24939V VREF · [ {2 · (14096)} - 1] 0000 0000 0000 0 -2.5V -1.25V -VREF SCLK DIN SCLK SCLK I II III MAX5120 MAX5121 MAX5120 MAX5121 MAX5120 MAX5121 DOUT CS DIN CS DOUT DIN DOUT CS TO OTHER SERIAL DEVICES 図12. ディジタルI/O DIN/DOUTを使用して複数のデバイスをデイジーチェーン接続 デバイスのデイジーチェーン接続 1つのデバイスのシリアルデータ出力ピン(DOUT)を次 のデバイスのディジタル入力ピン(DIN)に接続すること により、任意の数のMAX5120/MAX5121をデイジー チェーン接続できます(図12)。 16 もう1つの構成を使用すると、幾つかのMAX5120/ MAX5121 DACによって1つの共通のDIN信号ラインを 共有できます(図13)。この構成ではデータバスは全ての デバイスに共通であるため、データはデイジーチェーン を通じてシフトしていきません。しかし、この構成で は各ICが専用のCSラインを必要とするため、より多く のI/Oラインが必要になります。 ______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 MAX5120/MAX5121は、リファレンス入力電圧範囲 の仕様内で乗算能力を持っています。図14は、REFに サイン波入力を印加する技法を示しています。ここで、 AC信号はリファレンス入力に印加される前にオフセット されています。 レイアウト上の考慮 ディジタル及びACトランジェント信号のAGNDへの カップリングのために、出力にノイズが発生すること があります。AGNDはできるだけ良質のグランドに接続 して下さい。低インダクタンス・グランドプレーン付 の複層基板等を使用した適正なグランディング技法を 採用して下さい。ワイヤラッピング基板及びソケット の使用は推奨できません。ノイズが問題になる場合は、 シールドが必要になる場合があります。 電源及びバイパスの考慮 パワーアップ時に、入力レジスタ及びDACレジスタは ゼロ(RSTVAL = DGND)又はミッドスケール(RSTVAL = VDD)にクリアされます。4.7µFコンデンサと0.1µFコン デンサを並列にしたもので、電源をAGNDにバイパスし DIN SCLK CS1 CS2 TO OTHER SERIAL DEVICES CS3 I CS II CS MAX5120 MAX5121 III CS MAX5120 MAX5121 MAX5120 MAX5121 SCLK SCLK SCLK DIN DIN DIN 図13. 複数のデバイスが1つの共通ディジタル入力(DIN)を共有する場合 +5V/+3V +5V/+3V AC REFERENCE INPUT 26k MAX495 500mVp-p 10k REF VDD R OS 0.6384R DAC AGND OUT MAX5120 MAX5121 DGND 図14. AC成分を持つ外部リファレンス ______________________________________________________________________________________ 17 MAX5120/MAX5121 て下さい。リードインダクタンスを小さくするために、 リードはできるだけ短くして下さい。 AC成分を持つ外部リファレンスの使用 チップ情報 _____________________________ TRANSISTOR COUNT: 3308 SUBSTRATE CONNECTED TO AGND. パッケージ ________________________________________________________________________ QSOP.EPS MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 18 ______________________________________________________________________________________ +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 MAX5120/MAX5121 NOTES ______________________________________________________________________________________ 19 MAX5120/MAX5121 +3V/+5V、12ビット、シリアル電圧出力DAC 内部リファレンス付 NOTES 販売代理店 〒169 -0051東京都新宿区西早稲田3-30-16(ホリゾン1ビル) TEL. (03)3232-6141 FAX. (03)3232-6149 マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。 マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。 20 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 © 1999 Maxim Integrated Products is a registered trademark of Maxim Integrated Products.