EM78P528N

EM78P528N
8位OTP微控制器
产品规格书
版本 1.2
义隆电子股份有限公司.
2013.03
本文内容是由英文规格书翻译而来，目
的是为了您的阅读更加方便。它无法跟
随原稿的更新，文中可能存在翻译上的
错误，请您参考英文规格书以获得更准
确的信息。
商标告知:
IBM 为一个注册商标，PS/2 是 IBM 的商标之ㄧ.。
Windows 是微软公司的商标。
ELAN 和 ELAN 标志
是义隆电子股份有限公司的商标。
版权所有 © 2011 义隆电子股份有限公司
所有权利保留
台湾印制
本规格书内容如有变动恕不另作通知。关于该规格书的准确性、适当性或者完整性，义隆电子股份有限公
司不承担任何责任。义隆电子股份有限公司不承诺对本规格书之内容及信息有更新及校正之义务。本规
格书的内容及信息将为符合确认之指示而变更。
在任何情况下，义隆电子股份有限公司对本规格书中的信息或内容的错误、遗漏，或者其它不准确性不承
担任何责任。由于使用本规格书中的信息或内容而导致的直接，间接，特别附随的或结果的损害，义隆
电子股份有限公司没有义务负责。
本规格书中提到的软件（如果有），都是依据授权或保密合约所合法提供的，并且只能在这些合约的许可
条件下使用或者复制。
义隆电子股份有限公司的产品不是专门设计来应用于生命维持的用具，装置或者系统。义隆电子股份有
限公司的产品不支持而且禁止在这些方面的应用。
未经义隆电子股份有限公司书面同意，任何个人或公司不得以任何形式或方式对本规格书的内容之任一部
分进行复制或传输。
义隆电子股份有限公司
总公司:
地址：台湾新竹科学园区
创新一路 12 号
电话:+886 3 563-9977
传真:+886 3 563-9966
[email protected]
http://www.emc.com.tw
香港分公司:
USA:
义隆电子（香港）有限公司
九龙观塘巧明街 95 号世达中心 19
楼A室
电话：+852 2723-3376
传真：+852 2723-7780
Elan Information
Technology Group (U.S.A.)
PO Box 601
Cupertino, CA 95015
U.S.A.
Tel: +1 408 366-8225
Fax: +1 408 366-8225
Korea:
深圳分公司:
上海分公司:
Elan Korea Electronics
Company, Ltd.
Rm No. 1101, Incheon
Business
Center, 636, Kojan-dong,
Namdong-gu INCHEON,
KOREA 405-817
Tel: +82 32 814-7730
义隆电子（深圳）有限公司
深圳市南山区高新技术产业园南区
高新南六道迈科龙大厦 8A
518057
电话:+86 755 2601-0565
传真:+86 755 2601-0500
[email protected]
义隆电子（上海）有限公司
上海市浦东新区张江高科技园区
碧波路5号科苑大楼6楼
201203
电话:+86 21 5080-3866
传真:+86 21 5080-0273
[email protected]
Fax: +82 32 813-7730
目录
目录
1 综述 ..................................................................................................................... 1
2 特征 ..................................................................................................................... 1
3 引脚分配(封装) ...................................................................................................... 2
4 引脚描述 ............................................................................................................... 4
5 功能结构图.......................................................................................................... 10
6 功能描述 ............................................................................................................. 11
6.1
操作寄存器 ............................................................................................................. 11
6.1.1
R0 IAR (间接寻址寄存器).........................................................................................11
6.1.2
R1 BSR (Bank 选择控制寄存器) ..............................................................................11
6.1.3
R2 PCL (程序计数器低字节) ....................................................................................11
6.1.4
R3 SR (状态寄存器).................................................................................................17
6.1.5
R4 RSR (RAM 选择寄存器) .....................................................................................17
6.1.6
6.1.7
6.1.8
Bank 0 R5 ~ RA Port 5 ~ Port A...............................................................................17
Bank 0 RB~RD IOCR5 ~ IOCR7 .............................................................................17
Bank 0 RE OMCR (工作模式控制寄存器)................................................................18
6.1.9
Bank 0 RF EIESCR (外部中断边沿选择控制寄存器) ...............................................20
6.1.10 Bank 0 R10 WUCR1 (唤醒控制寄存器 1) ................................................................20
6.1.11 Bank 0 R11 WUCR2 (唤醒控制寄存器 2) ................................................................21
6.1.12 Bank 0 R12 WUCR3 (唤醒控制寄存器 3) ................................................................21
6.1.13 Bank 0 R14 SFR1 (状态标志寄存器 1) ....................................................................22
6.1.14 Bank 0 R15 SFR2 (状态寄存器 2) ...........................................................................22
6.1.15 Bank 0 R17 SFR4 (状态标志位寄存器 4) ................................................................23
6.1.16 Bank 0 R18 SFR5 (状态标志位寄存器 5) ................................................................23
6.1.17 Bank 0 R1B IMR1 (中断屏蔽寄存器 1) ....................................................................24
6.1.18 Bank 0 R1C IMR2 (中断屏蔽寄存器 2) ....................................................................24
6.1.19 Bank 0 R1E IMR4 (中断屏蔽寄存器 4) ....................................................................25
6.1.20 Bank 0 R1F IMR5 (中断屏蔽寄存器 5) ....................................................................26
6.1.21 Bank 0 R21 WDTCR (看门狗定时器控制寄存器) ....................................................27
6.1.22 Bank 0 R22 TCCCR (TCC 控制寄存器)...................................................................27
6.1.23 Bank 0 R23 TCCD (TCC 数据寄存器) .....................................................................28
6.1.24 Bank 0 R24 TC1CR1 (定时器/计数器 1 控制寄存器 1) ............................................28
6.1.25 Bank 0 R25 TC1CR2 (定时器/计数器 1 控制寄存器 2) ............................................29
6.1.26 Bank 0 R26 TC1DA (定时器/计数器 1 数据缓冲器 A) ..............................................30
6.1.27 Bank 0 R27 TC1DB (定时器/计数器 1 数据缓冲器 B)..............................................30
产品规格书 (V1.2) 03.18.2013
• iii
目录
6.1.28 Bank 0 R28 TC2CR1 (定时器/计数器 2 控制寄存器 1) ............................................31
6.1.29 Bank 0 R29 TC2CR2 (定时器/计数器 2 控制寄存器 2)............................................32
6.1.30 Bank 0 R2A TC2DA (定时器/计数器 2 数据缓冲器 A) ..............................................33
6.1.31 Bank 0 R2B TC2DB (定时器/计数器 2 数据缓冲器 B)..............................................33
6.1.32 Bank 0 R2C TC3CR1 (定时器/计数器 3 控制寄存器 1) ...........................................33
6.1.33 Bank 0 R2D TC3CR2 (定时器/计数器 3 控制寄存器 2) ...........................................34
6.1.34 Bank 0 R2E TC3DA (定时器/计数器 3 数据缓冲器 A)..............................................35
6.1.35 Bank 0 R2F TC3DB (定时器/计数器 3 数据缓冲器 B)..............................................36
6.1.36 Bank 0 R30 I2CCR1 (I2C 状态和控制寄存器 1) ......................................................36
6.1.37 Bank 0 R31 I2CCR2 (I2C 状态和控制寄存器 2) ......................................................37
6.1.38 Bank 0 R32 I2CSA (I2C 从设备地址寄存器)............................................................38
6.1.39 Bank 0 R33 I2CDB (I2C 数据缓冲寄存器) ...............................................................38
6.1.40 Bank 0 R34 I2CDAL (I2C 设备地址寄存器) .............................................................38
6.1.41 Bank 0 R35 I2CDAH (I2C 设备地址寄存器) ............................................................38
6.1.42 Bank 0 R36 SPICR (SPI 控制寄存器)......................................................................38
6.1.43 Bank 0 R37 SPIS (SPI 状态寄存器).........................................................................39
6.1.44 Bank 0 R38 SPIR (SPI 读缓冲寄存器).....................................................................40
6.1.45 Bank 0 R39 SPIW (SPI 写缓冲寄存器)....................................................................40
6.1.46 Bank 0 R3E ADCR1 (ADC 控制寄存器 1) ...............................................................40
6.1.47 Bank 0 R3F ADCR2 (ADC 控制寄存器 2)................................................................42
6.1.48 Bank 0 R40 ADISR (模数转换器输入通道选择寄存器) ............................................42
6.1.49 Bank 0 R41 ADER1 (模数转换器输入控制择寄存器 1)............................................43
6.1.50 Bank 0 R42 ADER2 (模数转换器输入控制择寄存器 2)............................................44
6.1.51 Bank 0 R43 ADDL (模数转换器低字节数据寄存器) .................................................45
6.1.52 Bank 0 R44 ADDH (模数转换器高字节数据寄存器).................................................45
6.1.53 Bank 0 R45 ADCVL (模数转换器比较低字节数据寄存器)........................................45
6.1.54 Bank 0 R46 ADCVH (模数转换器比较高字节数据寄存器) .......................................45
6.1.55 Bank 0 R48 LCDCR1 (LCD 驱动控制寄存器 1).......................................................46
6.1.56 Bank 0 R49 LCDCR2 (LCD 驱动控制寄存器 2).......................................................47
6.1.57 Bank 0 R4A LCDCR3 (LCD 驱动控制寄存器 3) ......................................................47
6.1.58 Bank 0 R4B LCDADDR (LCD RAM 地址) ...............................................................48
6.1.59 Bank 0 R4C LCDDB (LCD RAM 数据) ....................................................................48
6.1.60 Bank 0 R4D LCDSCR0 (LCD COM/SEG 引脚控制寄存器 0) .................................49
6.1.61 Bank 0 R4E LCDSCR1 (LCD SEG 引脚控制寄存器 1) ...........................................50
6.1.62 Bank 0 R4F LCDSCR2 (LCD SEG 控制寄存器 2)...................................................50
6.1.63 Bank 1 R5~R7 IOCR8~IOCA ..................................................................................50
6.1.64 Bank 1 R8 P5PHCR (端口 5 上拉控制寄存器).........................................................50
6.1.65 Bank 1 R9 P6PHCR (端口 6 上拉控制寄存器) ........................................................50
6.1.66 Bank 1 RA P789APHCR (端口 7~A 上拉控制寄存器) .............................................51
6.1.67 Bank 1 RB P5PLCR (端口 5 下拉控制寄存器).........................................................51
6.1.68 Bank 1 RC P6PLCR (端口 6 下拉控制寄存器) ........................................................51
6.1.69 Bank 1 RD P789APLCR (端口 7~A 下拉控制寄存器)..............................................51
iv
产品规格书(V1.2) 03.18.2013
目录
6.1.70 Bank 1 RE P5HDSCR (端口 5 高驱动/灌控制寄存器) .............................................52
6.1.71 Bank 1 RF P6HDSCR (Port 6 高驱动/灌控制寄存器) ..............................................52
6.1.72 Bank 1 R10 P789AHDSCR (端口 7~A 高驱动/灌控制寄存器).................................52
6.1.73 Bank 1 R11 P5ODCR (端口 5 漏极开路控制寄存器) ...............................................53
6.1.74 Bank 1 R12 P6ODCR (端口 6 漏极开路控制寄存器)...............................................53
6.1.75 Bank 1 R13 P789AODCR (端口 7~A 漏极开路控制寄存器) ....................................53
6.1.76 Bank 1 R33 URCR (UART 控制寄存器) ..................................................................54
6.1.77 Bank 1 R34 URS (UART 状态寄存器) .....................................................................55
6.1.78 Bank 1 R35 URTD (UART 传送数据缓冲寄存器) ....................................................55
6.1.79 Bank 1 R36 URRDL (UART 接收数据低字节缓冲寄存器) .......................................55
6.1.80 Bank 1 R37 URRDH (UART 接收数据高字节缓冲寄存器) ......................................56
6.1.81 Bank 1 R40 WCR (秒表定时器控制寄存器).............................................................56
6.1.82 Bank 1 R45 TBPTL (表指针低字节寄存器) ..............................................................56
6.1.83 Bank 1 R46 TBPTH (表指针高字节寄存器) .............................................................56
6.1.84 Bank 1 R47 STKMON (堆栈监视器) ........................................................................57
6.1.85 Bank 1 R48 PCH (程序计数器高字节) .....................................................................57
6.1.86 Bank 1 R49 LVDCR (低电压侦测控制寄存器) .........................................................57
6.1.87 Bank 1 R4A~R4C: (预留).........................................................................................58
6.1.88 Bank 0 R50~R7F, Bank 0~3 R80~RFF ...................................................................58
6.2
TCC/WDT 和预分频器............................................................................................ 58
6.3
I/O 端口 .................................................................................................................. 59
6.4
复位和唤醒 ............................................................................................................. 62
6.4.1
复位..........................................................................................................................62
6.4.2
状态寄存器 RST,T,和 P 的状态.................................................................................67
6.5
中断 82
6.6
A/D 转换器 ............................................................................................................. 84
6.7
6.8
6.6.1
ADC 数据寄存器 ......................................................................................................85
6.6.2
A/D 采样时间............................................................................................................85
6.6.3
A/D 转换时间............................................................................................................86
6.6.4
休眠模式的 ADC 运行 ..............................................................................................86
6.6.5
编程步骤/注意事项 ...................................................................................................87
6.6.6
侦测内部 VDD 的编程步骤 .......................................................................................88
6.6.7
演示程式实例........... ........................... .....................................................................93
定时器 .................................................................................................................... 90
6.7.1
定时器/计数器模式 ...................................................................................................91
6.7.2
窗口模式...................................................................................................................92
6.7.3
捕捉模式...................................................................................................................93
6.7.4
可编程除频器输出模式和脉宽调制模式 ...................................................................94
6.7.5
蜂鸣器模式 ...............................................................................................................95
UART (通用异步接收/发送器) ................................................................................. 95
6.8.1
UART 模式 ...............................................................................................................96
产品规格书(V1.2) 03.18.2013
v
目录
6.9
6.8.2
发送..........................................................................................................................97
6.8.3
接收..........................................................................................................................97
6.8.4
波特率发生器 ...........................................................................................................98
6.8.5
UART 时序 ...............................................................................................................98
SPI (串行外围接口)................................................................................................. 98
6.9.1
综述& 特性 ...............................................................................................................99
6.9.2
SPI 功能描述..........................................................................................................100
6.9.3
SPI 信号 & 引脚描述 ..............................................................................................102
6.9.4
SPI 模式时序 ..........................................................................................................103
6.10 I2C 功能 ............................................................................................................... 104
6.10.1 主模式 ....................................................................................................................109
6.10.2 从模式 ....................................................................................................................109
6.11 液晶显示驱动 (LCD 驱动) ..................................................................................... 110
6.12 LVD (低电压检测) ................................................................................................. 119
6.13 振荡器 .................................................................................................................. 120
6.13.1 振荡模式.................................................................................................................120
6.13.2 晶振/陶瓷谐振器 (XTAL) ........................................................................................122
6.13.3 内部 RC 振荡模式 ..................................................................................................123
6.14 上电探讨 ............................................................................................................... 123
6.15 外部上电复位电路................................................................................................. 123
6.16 残留电压保护........................................................................................................ 124
6.17
代码选项.................................................................................................................125
6.17.1 代码选项寄存器 (Word 0).......................................................................................125
6.17.2 代码选项寄存器 (Word 1).......................................................................................126
6.17.3 代码选项寄存器(Word 2)........................................................................................127
6.17.4 代码选项寄存器(Word 3)........................................................................................128
6.18 指令集 .................................................................................................................. 129
7 最大绝对值........................................................................................................ 131
8 DC 电气特性 ..................................................................................................... 131
8.1
AD 转换器特性...................................................................................................... 133
8.2
2V/3V/4V 内部参考电压特性 ................................................................................ 134
9 AC 电气特性 ..................................................................................................... 135
10 时序图 ............................................................................................................... 136
vi
产品规格书(V1.2) 03.18.2013
目录
附录
A 封装类型 ........................................................................................................... 137
B 封装信息 ........................................................................................................... 139
B.1 EM78P528NQ44 .................................................................................................. 139
B.2 EM78P528NL44 ................................................................................................... 140
B.3 EM78P528NL48 ................................................................................................... 141
C 品质保证与可靠性 ............................................................................................. 142
C.1 地址缺陷检测........................................................................................................ 142
D EM78P528N 烧录引脚列表 ............................................................................... 143
E ICE 400 振荡器电路(JP3) ................................................................................. 143
E.1 模式 1 ................................................................................................................... 143
E.2 模式 2 ................................................................................................................... 144
E.3 模式 3 ................................................................................................................... 144
E.4 模式 4 ................................................................................................................... 145
产品规格书(V1.2) 03.18.2013
vii
目录
规格书修订历史
Doc. 版本
1.0
修订描述
最初版本
日期
2011/03/18
1.修改了 CPU 模式变换的描述
1.1
2.修改了 ADC 的描述
3.修改了图 6-3
2012/02/08
4.修改了 LVD 的耗电
1.2
viii
增加了 LVD 规格
2013/03/18
产品规格书(V1.2) 03.18.2013
EM78P528N
8-位OTP微控制器
1
综述
EM78P528N 是采用低功耗高速CMOS工艺设计开发的8位微控制器，使用15位仿真器内核仿真并
可模拟8K*15位的程序ROM。使用UIT400N，用户可开发多款义隆OTP类型的IC代码。
2

Features
•
•
•
•
•
•
•
•
•

(48+512)字节通用寄存器
32 字节LCD RAM
8级堆栈用于子程序嵌套
在5V/4MHz 条件下耗电流低于1mA
休眠模式期间耗电流典型值为2 µA
4种CPU工作模式: 正常、低速、空闲、休眠
6组双向I/O端口: P5~P9, PA
4组可编程引脚改变唤醒端口: P5~P8
6组可编程下拉I/O端口: P5~P9, PA
6组可编程上拉I/O端口: P5~P9, PA
6组可编程漏极开路I/O端口: P5~P9, PA
•
LCD: 8×23 点, 偏压 (1/2, 1/3), 占空比( 静态, 1/3, 1/4,
1/8)
•
三个8位定时器(TC1/TC2/TC3)，六种模式，如下：
10个外部中断引脚

通用异步接收/发送器(UART)
•
4个可编程电压电平检测
LVD: 4.5V、4.0V、3.3V、2.2V
•
上电复位和3个可编程电压电平复位
POR: 1.8V (Default), LVR: 4.0V, 3.5V, 2.7V
•
高抗EFT特性
2.3V~5.5V at -40°C~85°C (工规)
晶振模式:
IRC模式:
DC~16 MHz◎5V; DC~8 MHz◎3V; DC~4 MHz◎ 2.1V
偏移率
温度
(-40℃~+85℃)
电压
(2.5V~5.5V)
制成
1 MHz
±2%
±1%
±1%
±4%
4 MHz
±2%
±1%
±1%
±4%
频率
总计
8 MHz
±2%
±1%
±1%
±4%
16 MHz
±2%
±1%
±1%
±4%
副振荡器:
串行发送/接收接口(SPI): 三线同步通信
I2C总线功能: 支持7/10位地址&8位数据发送/接收模式
四个可编程秒表定时器: 1.0秒, 0.5秒, 0.25秒, 3.91毫
秒
25 个可用中断 (12 外部, 13 内部)
•
•
•
•
•
•
•
•
•
•
2.1V~5.5V at 0°C~70°C (商规)
内部 RC
15+1-通道12位精度的模数转换器，1个内部参考电压
Vref
•
•
•
•
6组可编程高灌/驱动I/O端口: P5~P9, PA
DC~16 MHz◎5V; DC~8 MHz◎3V; DC~4 MHz◎2.1V
•
•
8-位实时时钟/计数器 (TCC)，其信号源和触发源可选。
分别是：定时器/计数器/捕捉/窗口/蜂鸣器
/PWM/PDO(可编程除频器输出) 模式。定时器1和定时
器2 可组合成一个16位计数器/定时器。
主振荡器:
•
•
•
在3V/32kHz 条件下耗电流典型值为22 µA
工作频率范围(基于 2 个时钟)
•
外设配置
在3V/16kHz 条件下耗电流典型值为15 µA
工作频率范围:
•
•

支援8K×15位程序ROM
I/O 端口结构
•
•
•
•
•
•
•

CPU 配置
10外部中断
输入端口状态改变中断(由休眠模式唤醒)
LVD 中断
TCC 溢出中断
三个定时器中断
ADC 转换完成中断
I2C 传送/接收中断
UART TX, RX , RX 错误中断
SPI 中断
秒表定时器中断

单指令周期命令

封装类型::
•
•
•
44 pin QFP 10x10mm
:
EM78P528NQ44J
44 pin LQFP 10x10mm
:
EM78P528NL44J
48 pin LQFP 7x7mm
:
EM78P528NL48J
注意: 绿色产品不含有害物质
晶振模式: 32.768kHz
IRC 模式: 16k/32kHz
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
1
EM78P528N
8-位OTP微控制器
3
引脚分配(封装)
图 3-1 44引脚QFP 10 x10mm EM78P528NQ44/L44
2
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 3-2 48-pin LQFP 7x7mm EM78P528NL48
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
3
EM78P528N
8-位OTP微控制器
4
引脚描述
名称
P50/INT1/T1OUT/
(CLK)
P51/INT2/T1IN/
(DATA)
P52/INT3/TCC
P53/OSCO
P54/OSCI/
RCOUT
P55/Xin
P56/Xout
P57//RESET1
P60/INT8/AD8
4
功能
输入
类型
输出
类型
说明
P50
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
INT1
ST
-
T1OUT
-
(CLK)
ST
-
P51
ST
CMOS
INT2
ST
-
外部中断引脚
T1IN
ST
-
定时器 1 输入(计数器/捕捉/窗口)
(DATA)
ST
CMOS 烧录器烧录时的数据引脚
P52
ST
CMOS
INT3
ST
-
外部中断引脚
TCC
ST
-
实时时钟/计数器时钟输入
P53
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
OSCO
-
XTAL
晶体振荡器/陶瓷谐振器的时钟输出引脚
P54
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
OSCI
XTAL
-
RCOUT
-
P55
ST
CMOS
Xin
XTAL
-
P56
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
Xout
-
XTAL
32.768KHz(副频)的晶体振荡器/陶瓷谐振器的时钟输出引脚
P57
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
/RESET1
ST
-
P60
ST
CMOS
INT8
ST
-
外部中断引脚
AD8
AN
-
ADC 输入 8
外部中断引脚
CMOS 定时器 1 输出(PDO/PWM/蜂鸣器)
烧录器烧录时的时钟引脚
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
晶体振荡器/陶瓷谐振器的时钟输入引脚
CMOS 内部 RC 振荡器时钟输出引脚
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
32.768KHz(副频)的晶体振荡器/陶瓷谐振器的时钟输入引脚
内部上拉（置 P57 上拉）复位引脚
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
名称
P61/COM7/INT9/
AD7
P62/VREF
P63/COM6/AD6
P64/COM5/AD5
P65/COM4/AD4
P66/AD3/TC2
P67/AD2/TC3
P72/AD1
P73/AD0
P74/COM3
功能
输入
类型
输出
类型
说明
P61
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
COM7
-
AN
INT9
ST
-
外部中断引脚
AD7
AN
-
ADC 输入 7
P62
ST
CMOS
VREF
AN
-
P63
ST
CMOS
COM6
-
AN
AD6
AN
-
P64
ST
CMOS
COM5
-
AN
AD5
AN
-
P65
ST
CMOS
COM4
-
AN
AD4
AN
-
P66
ST
CMOS
AD3
AN
-
TC2
ST
CMOS
定时器 2 输入(计数器/捕捉/窗口)
定时器 2 输出(PDO/PWM/蜂鸣器)
P67
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
AD2
AN
-
TC3
ST
CMOS
定时器 3 输入(计数器/捕捉/窗口)
定时器 3 输出 (PDO/PWM/蜂鸣器)
P72
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
AD1
AN
-
P73
ST
CMOS
AD0
AN
-
P74
ST
CMOS
COM3
-
AN
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
LCD 公共输出引脚 7
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
ADC 参考电压
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD COM 6 输出
ADC 输入 6
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD COM 5 输出
ADC 输入 5
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD COM 4 输出
ADC 输入 4
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
ADC 输入 3
ADC 输入 2
ADC 输入 1
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
ADC 输入 0
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD COM 3 输出
5
EM78P528N
8-位OTP微控制器
(续前)
名称
P75/COM2
P76/COM1
P77/COM0
P80/SEG0
P81/SEG1
P82/SEG2
P83/SEG3
P84/SEG4/SI/ SDA
P85/SEG5/SO
P86/SEG6/SCK/
SCL
P87/SEG7//SS
6
功能
输入
类型
输出
类型
说明
P75
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
COM2
-
AN
P76
ST
CMOS
COM1
-
AN
P77
ST
CMOS
COM0
-
AN
P80
ST
CMOS
SEG0
-
AN
P81
ST
CMOS
SEG1
-
AN
P82
ST
CMOS
SEG2
-
AN
P83
ST
CMOS
SEG3
-
AN
P84
ST
CMOS
SEG4
-
AN
LCD SEG 4 输出
SI
ST
-
SPI 串行数据输入
SDA
ST
CMOS I2C 串行数据线，为漏极开路
P85
ST
CMOS
SEG5
-
AN
SO
-
P86
ST
CMOS
SEG6
-
AN
SCK
ST
CMOS SPI 串行时钟输入/输出
SCL
ST
CMOS I2C 串行时钟线，为漏极开路
P87
ST
CMOS
SEG7
-
AN
/SS
ST
-
LCD COM 2 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动
及引脚状态改变唤醒
LCD COM 1 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD COM 0 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 0 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 1 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 2 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 3 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 5 输出
CMOS SPI 串行数据输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 6 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 7 输出
SPI 从模式选择引脚
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
名称
P90/SEG8/INT4/
AD9
P91/SEG9/INT5/
AD10
P92/SEG10/INT6/
AD11
P93/SEG11/INT7/
AD12
P94/SEG12/AD13
P95/SEG13/AD14
P96/SEG14
P97/SEG15
PA0/SEG16/RX/
SDA
功能
输入
类型
输出
类型
说明
P90
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
SEG8
-
AN
INT4
ST
-
外部中断引脚
AD9
AN
-
ADC 输入 9
P91
ST
CMOS
SEG9
-
AN
INT5
ST
-
外部中断引脚
AD10
AN
-
ADC 输入 10
P92
ST
CMOS
SEG10
-
AN
INT6
ST
-
外部中断引脚
AD11
AN
-
ADC 输入 11
P93
ST
CMOS
SEG11
-
AN
INT7
ST
-
外部中断引脚
AD12
AN
-
ADC 输入 12
P94
ST
CMOS
SEG12
-
AN
AD13
AN
-
P95
ST
CMOS
SEG13
-
AN
AD14
AN
-
ST
SEG14
-
AN
P97
ST
CMOS
SEG15
-
AN
PA0
ST
CMOS
SEG16
-
AN
RX
ST
-
SDA
ST
(产品更新后规格书不保证同步更新)
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 9 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 10 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 11 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 12 输出
ADC 输入 13
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 13 输出
ADC 输入 14
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
CMOS
引脚状态改变唤醒
P96
产品规格书(V1.2)03.18.2013
LCD SEG 8 输出
LCD SEG 14 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 15 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 16 输出
UART RX 输入
CMOS I2C 串行数据线，为漏极开路
7
EM78P528N
8-位OTP微控制器
(续前)
名称
PA1/SEG17/TX/
SCL
PA2/SEG18/INT0
PA3/SEG19
PA4/SEG20
PA5/SEG21
PA6/SEG22
VDD/(VDD)
VSS/(VSS)
/RESET2/(VPP)
功能
输入
类型
输出
类型
说明
PA1
ST
CMOS
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
SEG17
-
AN
TX
-
SCL
ST
CMOS I2C 串行时钟线，为漏极开路
PA2
ST
CMOS
SEG18
-
AN
INT0
ST
-
PA3
ST
CMOS
SEG19
-
AN
PA4
ST
CMOS
SEG20
-
AN
PA5
ST
CMOS
SEG21
-
AN
PA6
ST
CMOS
SEG22
-
AN
VDD
Power
-
电源
(VDD)
Power
-
烧录器烧录时的 VDD 引脚
VSS
Power
-
地
(VSS)
Power
-
烧录器烧录时的地引脚
/RESET2
ST
-
复位引脚，为漏极开路
(VPP)
Power
-
烧录器烧录时的 VPP 引脚
LCD SEG 17 输出
CMOS UART TX 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 18 输出
外部中断引脚
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 19 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 20 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 21 输出
双向 I/O 引脚，可编程内部下拉、上拉、漏极开路、高灌/驱动及
引脚状态改变唤醒
LCD SEG 22 输出
说明: ST
: 施密特触发器输入
XTAL : 晶体/谐振器的振荡引脚
8
CMOS
AN : 模拟输入
: CMOS 输出
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
复用功能启动时的引脚控制条件
引脚功能
I/O 状态
引脚控制
I/O 方向
引脚改变 WK/Int.
上拉
下拉
O.D.
通用输入
输入
S/W
S/W
S/W
S/W
通用输出
输出
禁止
S/W
S/W
S/W
PWM
输出
禁止
S/W
S/W
S/W
TCC
输入
禁止
S/W
S/W
S/W
TC-IN
输入
禁止
S/W
S/W
S/W
TC-OUT
输出
禁止
S/W
S/W
S/W
RSTB (VPP pin)
输入
禁止
−
S/W
S/W
RSTB
输入
禁止
Init: 使能
S/W
S/W
EX_INT
输入
禁止
S/W
S/W
S/W
I2C-SDA
输入/输出
禁止
S/W
S/W
使能
I2C-SCL
输入/输出
禁止
S/W
S/W
使能
SPI-SDI
输入
禁止
S/W
S/W
S/W
SPI-SDO
输出
禁止
S/W
S/W
S/W
SPI-SCK-IN
输入
禁止
S/W
S/W
S/W
SPI-SCK-OUT
输出
禁止
S/W
S/W
S/W
UART-TX
输出
禁止
S/W
S/W
S/W
UART-RX
输入
禁止
S/W
S/W
S/W
LCD Driver
输入
禁止
禁止
禁止
S/W
AD
输入
禁止
禁止
禁止
S/W
OP/VO
输入
禁止
禁止
禁止
S/W
CMP/IN
输入
禁止
禁止
禁止
S/W
CMP/CO
输出
禁止
禁止
禁止
S/W
OSCI
输入
禁止
禁止
禁止
S/W
OSCO
输入
禁止
禁止
禁止
S/W
INMODE
输入
禁止
禁止
禁止
−
−
−
使能
−
−
输出: * 使能高
−
−
−
−
WRITER PIN
DUMPROM
驱动/灌
禁止 → 强迫关
使能 → 强迫开
S/W → 控制寄存器的初始值设置为”禁止”
1. 切换到非 I/O 功能，需将引脚状态改变唤醒/中断功能禁止。
2. 优先级：INMODE 引脚 > 模拟功能 > I2C, SPI, UART > 数位功能输出>数位功能输入> 通用
I/O 功能
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
9
EM78P528N
8-位OTP微控制器
5
功能结构图
图 5-1 EM78P528N功能结构图
10
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6
功能描述
6.1 操作寄存器
6.1.1 R0 IAR (间接寻址寄存器)
R0 不是一个实际存在的物理寄存器。它用于作为间接寻址指针，任何使用R0作为存取
数据指针的指令，实际上存取的是RAM选择寄存器(R4)所指向的数据。
6.1.2 R1 BSR (Bank 选择控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
−
SBS0
−
−
GBS1
GBS0
−
−
−
R/W
−
−
R/W
R/W
Bits 7~5: 未用，一直设为”0”
Bit 4 (SBS0): 特殊功能寄存器 bank 选择位，用于选择特殊功能寄存器
R5~R4F 的 bank 0/1
0: Bank 0
1: Bank 1
Bits 3~2: 未用，一直固定为 0
Bits 1~0 (GBS1~GBS0): 通用寄存器 bank 选择位，用于选择通用寄存器
R80~RFF 的 Bank 0~3
GBS1
GBS0
RAM Bank
0
0
0
0
1
1
1
0
2
1
1
3
6.1.3 R2 PCL (程序计数器低字节)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (PC7~PC0): 程序计数器低字节
z
取决于 MCU 的类型，R2 和硬件堆栈为 13 位宽，它的结构于图 6-1
中有描述。
z
产生 8K×15 位片内 OTP ROM 地址以寻址相应的程序指令码。一个程
序页是 4096 字长。
z
复位情况下 R2 的所有位都被置为”0”。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
11
EM78P528N
8-位OTP微控制器
12
z
"JMP" 指令可直接加载程序计数器的低 12 位。因此，"JMP"指令允许
PC 跳转到一个程序页的任一位置。
z
"CALL"指令首先加载 PC 的低 12 位，然后将 PC+1 推入堆栈。因此，
子程序入口地址可位于一个程序页的任一位置。
z
"LJMP" 指令直接加载程序计数器的低 13 位，因此，"LJMP"指令允许
PC 跳转到 8K(213)空间内的任一位置。
z
"LCALL" 指令首先加载 PC 的低 13 位，然后将 PC+1 推入堆栈，因此，
子程序入口地址可位于 8K(213)空间内的任一位置。
z
"RET" ("RETL k", "RETI") 指令将栈顶内容加载到当前 PC。
z
"ADD R2, A" 可将一个相对地址与当前 PC 相加，PC 的第九位及以上
各位逐次递增。
z
"MOV R2, A" 可从"A"寄存器加载一个地址到 PC 的低 8 位，PC 的第
九位及以上各位保持不变。
z
任何(除“ADD R2,A”指令外)向 R2 写入值的指令(例如. "MOV R2, A",
"BC R2, 6")都会使 PC 的第九位及以上的位(A8~A12)保持不变。
z
除了"LCALL"与"LJMP"外，其它任何指令都是单指令周期(Fsys/2)，
"LCALL"与"LJMP"指令需要两个指令周期。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-1 EM78P528N 程序存储器结构图
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
13
EM78P528N
8-位OTP微控制器

14
数据存储器架构
地址
Bank 0
0X00
IAR (间接寻址寄存器)
0X01
BSR (Bank 选择控制寄存器)
0X02
PC (程序计数器)
0X03
SR (状态寄存器)
0X04
RSR (RAM 选择寄存器)
0X05
Port 5
IOCR8
0X06
Port 6
IOCR9
0X07
Port 7
IOCRA
0X08
Port 8
P5PHCR
0X09
Port 9
P6PHCR
0X0A
Port A
P789APHCR
0x0B
IOC5
P5PLCR
0X0C
IOC6
P6PLCR
0X0D
IOC7
P789APLCR
0X0E
OMCR (工作模式控制寄存器)
P5HDSCR
0X0F
EIESCR1 (外部中断边沿选择控制寄存器)
P6HDSCR
0X10
WUCR1
P789AHDSCR
0X11
WUCR2
P5ODCR
0X12
WUCR3
P6ODCR
0X13
−
0X14
SFR1 (状态标志寄存器 1)
−
0X15
SFR2 (状态标志寄存器. 2)
−
0X16
SFR3 (状态标志寄存器 3)
−
0X17
SFR4 (状态标志寄存器 4)
−
0X18
SFR5 (状态标志寄存器 5)
−
0X19
−
−
0X1A
−
−
0X1B
IMR1 (中断屏蔽寄存器 1)
−
0X1C
IMR2 (中断屏蔽寄存器 2)
−
0X1D
IMR3 (中断屏蔽寄存器 3)
−
0X1E
IMR4 (中断屏蔽寄存器 4)
−
0X1F
IMR5 (中断屏蔽寄存器 5)
−
0X20
−
−
0X21
WDTCR
−
Bank 1
−
P789AODCR
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Address
Bank 0
Bank 1
0X22
TCCCR
−
0X23
TCCD
−
0X24
TC1CR1
−
0X25
TC1CR2
−
0X26
TC1DA
−
0X27
TC1DB
−
0X28
TC2CR1
−
0X29
TC2CR2
−
0X2A
TC2DA
−
0x2B
TC2DB
−
0X2C
TC3CR1
−
0X2D
TC3CR2
−
0X2E
TC3DA
−
0X2F
TC3DB
−
0X30
I2CCR1
−
0X31
I2CCR2
−
0X32
I2CSA
−
0X33
I2CDB
URCR
0X34
I2CDAL
URS
0X35
I2CDAH
URTD
0X36
SPICR
URRDL
0X37
SPIS
URRDH
0X38
SPIR
−
0X39
SPIW
−
0X3A
−
−
0x3B
−
−
0X3C
−
−
0X3D
−
−
0X3E
ADCR1
−
0X3F
ADCR2
−
0X40
ADISR
WCR
0X41
ADER1
−
0X42
ADER2
−
0X43
ADDL
−
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
15
EM78P528N
8-位OTP微控制器
Address
Bank 0
Bank 1
0X44
ADDH
−
0X45
ADCVL
TBPTL
0X46
ADCVH
TBPTH
0X47
−
STKMON
0X48
LCDCR1
PCH
0X49
LCDCR2
LVDCR
0X4A
LCDCR3
COBS1
0x4B
LCDADDR
COBS2
0X4C
LCDCCR
COBS3
0X4D
LCDSCR0
−
0X4E
LCDSCR1
−
0X4F
LCDSCR2
−
0X50
0X51
:
通用寄存器
:
0X7F
0X80
Bank 3
:
Bank 2
:
Bank 1
:
Bank 0
0X81
0XFE
0XFF
图 6-2 数据存储器结构图
16
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.1.4 R3 SR (状态寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
INT
−
−
T
P
Z
DC
C
F
−
−
R/W
R/W
R/W
R/W
R/W
Bit 7 (INT): 中断使能标志位
0: 中断由 DISI 或硬件中断屏蔽
1: 中断由 ENI/DISI 指令使能
Bits 6~5: 未用，一直设为”0”
Bit 4 (T): 溢出位
执行“SLEP”和“WDTC”指令或上电后置 1，WDT 溢出时清 0。
Bit 3 (P): 掉电位
当上电或执行"WDTC"指令后置 1，执行"SLEP"指令后该位清“0”。
Bit 2 (Z): 零标志位
算术或逻辑运算的结果为零时置"1"。
Bit 1 (DC): 辅助进位标志
Bit 0 (C): 进位标志
6.1.5 R4 RSR (RAM选择寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
RSR7
RSR6
RSR5
RSR4
RSR3
RSR2
RSR1
RSR0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (RSR7~RSR0): 在间接寻址方式中这些位用于选择
寄存器(地址: 00~FF)，详细情况请参考图 6-2 的数据存储器结构图。
6.1.6 Bank 0 R5 ~ RA Port 5 ~ Port A
R5, R6, R7, R8, R9 和 RA 是 I/O 数据寄存器。
6.1.7 Bank 0 RB~RD IOCR5 ~ IOCR7
这些寄存器用于控制 I/O 端口输出/入方向，可读写。
0: 设置相应的 I/O 为输出引脚
1: 设置相应的 I/O 为高阻输入引脚
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
17
EM78P528N
8-位OTP微控制器
6.1.8 Bank 0 RE OMCR (工作模式控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
CPUS
IDLE
−
−
−
−
RCM1
RCM0
R/W
R/W
−
−
−
−
R/W
R/W
Bit 7 (CPUS): CPU 振荡源选择
0: Fs: 副振荡器
1: Fm: 主振荡器
当 CPUS=0 时，CPU 选择副振荡器，主振荡器停振。
Bit 6 (IDLE): 空闲模式使能位，该位决定了执行 SLEP 指令后 MCU 进入
哪个工作模式。
0: “IDLE=0”+SLEP 指令 => 休眠模式
1: “IDLE=1”+SLEP 指令 => 空闲模式
图 6-3 CPU 工作模式
注意：
(*) 从空闲模式 → 正常模式, 空闲模式 → 低速模式下切换工作模式
如果定时器的时钟源是 Fs，在空闲模式下定时器/计数器须继续计数。空闲模式期间当定时器
/计数器匹配条件产生时，定时器/计数器的中断标志位将被激活，然而，当相应中断使能时
MCU 将跳至中断向量处。
18
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器

振荡器特性
HLFS=1
主频
RC
XT
副频
上电 LVR
RC
引脚复位 / WDT
N/G/I
S
16ms + WSTO + 8*1/主频
WSTO + 8*1/主频
WSTO + 8*1/主频
XT
16ms + WSTO + 510*1/副频
WSTO + 8*1/主频
WSTO + 510*1/副频
RC
16ms + WSTO + 510*1/主频
WSTO + 510*1/主频
WSTO + 510*1/主频
XT
16ms + WSTO + 510*1/副频
WSTO + 510*1/主频
WSTO + 510*1/副频
HLFS=0
主频
RC
XT
副频
引脚复位/ WDT
上电 LVR
N/G/I
S
RC
16ms + WSTO + 8*1/副频
WSTO + 8*1/副频
WSTO + 8*1/副频
XT
16ms + WSTO + 510*1/副频
WSTO + 8*1/副频
WSTO + 510*1/副频
RC
16ms + WSTO + 8*1/副频
WSTO + 8*1/副频
WSTO + 8*1/副频
XT
16ms + WSTO + 510*1/副频
WSTO + 8*1/副频
WSTO + 510*1/副频
副频
GÆN
IÆN
SÆN
RC
WSTO + 8*1/主频
WSTO + 8*1/主频
WSTO + 8*1/主频
XT
WSTO + 8*1/主频
WSTO + 8*1/主频
WSTO + 510*1/副频
RC
WSTO + 510*1/主频
WSTO + 510*1/主频
WSTO + 510*1/主频
XT
WSTO + 510*1/主频
WSTO + 510*1/主频
WSTO + 510*1/副频
主频
副频
IÆG
SÆG
RC
RC
WSTO + 8*1/副频
WSTO + 8*1/副频
XT
XT
WSTO + 8*1/副频
WSTO + 510*1/副频
主频
RC
XT
N: 正常模式
WSTO: 从启动到振荡的时间，
, G:低速模式, I: 空闲模式, S: 休眠模式
Bit 5~2: 未用，一直设为”0”
Bits 1~0 (RCM1~RCM0): 内部 RC 模式选择位
注 *:
*RCM1
*RCM0
频率(MHz)
0
0
1
0
1
8
1
0
16
1
1
4
RCM1~0 的初始值与代码选项字 0 的设置一致，根据代码选项字 0 的“COBS”控制位的设定，IC 上电
后 IRC 频率切换由控制寄存器或仅由代码选项来控制。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
19
EM78P528N
8-位OTP微控制器
6.1.9 Bank 0 RF EIESCR (外部中断边沿选择控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
EIES98
EIES76
EIES54
EIES32
EIES1
EIES0
−
−
R/W
R/W
R/W
R/W
R/W
R/W
−
−
Bit 7 (EIES98): 外部中断边沿选择位(控制 INT9 和 INT8)
0: 下降沿中断
1: 上升沿中断
Bit 6 (EIES76): 外部中断边沿选择位(控制 INT7 和 INT6)
0: 下降沿中断
1: 上升沿中断
Bit 5 (EIES54): 外部中断边沿选择位(控制 INT5 和 INT4)
0: 下降沿中断
1: 上升沿中断
Bit 4 (EIES32): 外部中断边沿选择位(控制 INT3 和 INT2)
0: 下降沿中断
1: 上升沿中断
Bits 3~2(EIES1~0): 外部中断边沿选择位
0: 下降沿中断
1: 上升沿中断
Bits 1~0: 未用，一直设为”0”
6.1.10 Bank 0 R10 WUCR1 (唤醒控制寄存器1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
LVDWK
ADWK
INTWK1
INTWK0
−
−
−
−
R/W
R/W
R/W
R/W
−
−
Bits 7~6: 未用，一直设为”0”
Bit 5 (LVDWK): 低电压侦测唤醒使能位
0: 禁止低电压侦测唤醒
1: 使能低电压侦测唤醒
Bit 4 (ADWK): A/D 转换器唤醒功能使能位
0: 禁止 AD 转换器唤醒
1: 使能 AD 转换器唤醒
在 AD 转换器运行情况下，当 AD 转换完成状态用于进入中断向量或将 IC
由休眠/空闲模式唤醒时，ADWK 位须设置为”使能”。
20
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bits 3~2 (INTWK1~0): 外部中断(INT 引脚)唤醒功能使能位
0: 禁止外部中断唤醒
1: 使能外部中断唤醒
当外部中断状态改变用于进入中断向量或将 IC 由休眠/空闲模式唤醒时，
INTWK 位须设置为”使能”。
Bits 1~0: 未用，一直设为”0”。
6.1.11 Bank 0 R11 WUCR2 (唤醒控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
−
−
SPIWK
I2CWK
−
−
−
−
−
−
R/W
R/W
−
−
Bits 7~4: 未用，一直设为”0”。
Bit 3 (SPIWK): SPI 唤醒使能位，当 SPI 工作在从模式时有效。
0: 禁止 SPI 唤醒
1: 使能 SPI 唤醒
Bit 2 (I2CWK): I2C 唤醒使能位. 当 I2C 工作在从模式时有效。
0: 禁止
1: 使能
Bits 1~0: 未用，一直设为”0”。
6.1.12 Bank 0 R12 WUCR3 (唤醒控制寄存器 3)
Bit 7
Bit 6
Bit 5
Bit 4
ICWKP8
ICWKP7
ICWKP6
ICWKP5
R/W
R/W
R/W
R/W
Bit 3
Bit 2
Bit 1
Bit 0
INTWK98 INTWK76 INTWK54 INTWK32
R/W
R/W
R/W
R/W
Bits 7~4 (ICWKP8~5): (Ports8~5) 引脚状态改变唤醒功能使能位
0: 禁止引脚状态改变唤醒功能
1: 使能引脚状态改变唤醒功能
Bits 3~0 (INTWK98/INTWK76/INTWK54/INTWK32): 外部中断(INT 引
脚) 唤醒功能使能位(INTWK98 同时控制 INT9 和 INT8，INTWK76,
INTWK54 和 INTWK32 控制方式与之类似)
0: 禁止外部中断唤醒功能
1: 使能外部中断唤醒功能
当外部中断状态改变用于进入中断向量或将 IC 由休眠/空闲模式唤醒时，
INTWK 位须设置为”使能”。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
21
EM78P528N
8-位OTP微控制器
6.1.13 Bank 0 R14 SFR1 (状态标志寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
LVDSF
ADSF
EXSF1
EXSF0
WTSF
TCSF
−
−
F
F
F
F
F
F
当中断条件触发时，每个相应的状态标志则被置成”1”。
Bits 7~6: 未用，一直设为”0”。
Bit 5 (LVDSF): 低电压侦测器状态标志位
LVDS2~0
LVD 电压中断电平
LVDSF
1
011
2.2V
1*
1
010
3.3V
1*
1
001
4.0V
1*
1
000
4.5V
1*
0
XXX
NA
0
LVDEN
*当 VDD 变化时，如果 VDD 电平掉到低于 LVD 电压中断电平时，LVDSF=1。
Bit 4 (ADSF): 模数转换器状态标志位，当 AD 转换完成时置位，由软件
清零。
Bits 3~2 (EXSF1~0): 外部中断状态位
Bit 1 (WTSF): 秒表定时器状态位，当秒表计数器溢出时置位，由软件清
零。
Bit 0 (TCSF): TCC 溢出状态标志位，当 TCC 溢出时置位，由软件清零。
注意
如果一个功能使能，不管中断屏蔽是使能还是禁止，相应的状态标志都将会
被激活。
6.1.14 Bank 0 R15 SFR2 (状态寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
UERRSF
URSF
UTSF
TC3SF
TC2SF
TC1SF
−
−
F
F
F
F
F
F
当中断条件触发时，每个相应的状态标志即被置成”1”。
Bits 7~6: 未用，一直设为”0”。
Bit 5 (UERRSF): UART 接收错误状态标志位，由软件或禁止 UART 清零。
Bit 4 (URSF): UART 接收模式数据缓冲器满状态标志位，由软件清零。
22
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 3 (UTSF): UART 传送模式数据缓冲器空标志位，由软件清零。
Bit 2 (TC3SF): 8 位定时器/计数器 3 状态标志，由软件清零。
Bit 1 (TC2SF): 8 位定时器/计数器 2 状态标志，由软件清零。
Bit 0 (TC1SF): 8/16 位定时器/计数器 1 状态标志，由软件清零。
6.1.15 Bank 0 R17 SFR4 (状态标志位寄存器 4)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
P8ICSF
P7ICSF
P6ICSF
P5ICSF
SPISF
I2CSTPSF
I2CRSF
I2CTSF
F
F
F
F
F
F
F
F
Bit 7 (P8ICSF): 端口 8 状态标志位，由软件清零。
Bit 6 (P7ICSF): 端口 7 状态标志位，由软件清零。
Bit 5 (P6ICSF): 端口 6 状态标志位，由软件清零。
Bit 4 (P5ICSF): 端口 5 状态标志位，由软件清零。
Bit 3 (SPISF): SPI 模式状态标志位，由软件清零。
Bit 2(I2CSTPSF): I2C 停止状态标志位，当 I2C 产生停止信号时置位。
Bit 1(I2CRSF): I2C 接收状态标志位，当 I2C 接收 1 字节数据和应答 ACK
信号时置位，由硬件或 I2C 禁止清零。
Bit 0(I2CTSF): I2C 发送状态标志位，当 I2C 发送 1 字节数据和接收到握
手信号(ACK 或 NACK)时置位，由硬件或 I2C 禁止清零。
注意
如果一个功能使能，不管中断屏蔽是使能还是禁止，相应的状态标志都将会
被激活。
6.1.16 Bank 0 R18 SFR5 (状态标志位寄存器 5)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
EXSF9
EXSF8
EXSF7
EXSF6
EXSF5
EXSF4
EXSF3
EXSF2
F
F
F
F
F
F
F
F
当中断条件触发时，每个相应的状态标志即被置成”1”。
Bits 7~0 (EXSF9~2): 外部中断状态标志。
注意
如果一个功能使能，不管中断屏蔽是使能还是禁止，相应的状态标志都将会
被激活。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
23
EM78P528N
8-位OTP微控制器
6.1.17 Bank 0 R1B IMR1 (中断屏蔽寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
LVDIE
ADIE
EXIE1
EXIE0
WTIE
TCIE
−
−
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~6: 未用，一直设为”0”。
Bit 5 (LVDIE): LVDSF 中断使能位
0: 禁止 LVDSF 中断
1: 使能 LVDSF 中断
Bit 4 (ADIE): ADSF 中断使能位
0: 禁止 ADSF 中断
1: 使能 ADSF 中断
Bit 3 (EXIE1): EXSF1 中断使能位
0: 禁止 EXSF1 中断
1: 使能 EXSF1 中断
Bit 2 (EXIE0): EXSF0 中断使能位
0: 禁止 EXSF0 中断
1: 使能 EXSF0 中断
Bit 1 (WTIE): WTSF 中断使能位
0: 禁止 WTSF 中断
1: 使能 WTSF 中断
Bit 0 (TCIE): TCSF 中断使能位
0: 禁止 TCSF 中断
1: 使能 TCSF 中断
注意
如果中断屏蔽使能并执行了”ENI” 指令，而相应的状态标志位置位时，PC指
针将指向相对应的中断向量处。
6.1.18 Bank 0 R1C IMR2 (中断屏蔽寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
UERRIE
URIE
UTIE
TC3IE
TC2IE
TC1IE
−
−
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~6: 未用，一直设为”0”。
24
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 5 (UERRIE): UART 接收错误中断使能位
0: 禁止 UERRSF 中断
1: 使能 UERRSF 中断
Bit 4 (URIE): UART 接收模式中断使能位
0: 禁止 URSF 中断
1: 使能 URSF 中断
Bit 3 (UTIE): UART 发送模式中断使能位
0: 禁止 UTSF 中断
1: 使能 UTSF 中断
Bit 2 (TC3IE): 中断使能位
0: 禁止 TC3SF 中断
1: 使能 TC3SF 中断
Bit 1 (TC2IE): 中断使能位
0: 禁止 TC2SF 中断
1: 使能 TC2SF 中断
Bit 0 (TC1IE): 中断使能位
0: 禁止 TC1SF 中断
1: 使能 TC1SF 中断
注意
如果中断屏蔽使能并执行了”ENI” 指令，而相应的状态标志位置位时，PC指
针将指向相对应的中断向量处。
6.1.19 Bank 0 R1E IMR4 (中断屏蔽寄存器 4)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
P8ICIE
P7ICIE
P6ICIE
P5ICIE
SPIIE
I2CSTPIE
I2CRIE
I2CTIE
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~4 (P8ICIE~P5ICIE): 端口 8~5 引脚状态改变中断使能位
0: 禁止 P8ICSF ~ P5ICSF 中断
1: 使能 P8ICSF ~ P5ICSF 中断
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
25
EM78P528N
8-位OTP微控制器
Bit 3 (SPIIE): 中断使能位
0: 禁止 SPISF 中断
1: 使能 SPISF 中断
Bit 2 (I2CSTPIE): I2C 停止中断使能位
0: 禁止中断
1: 使能中断
Bit 1 (I2CRIE): I2C 接口 Rx 中断使能位
0: 禁止中断
1: 使能中断
Bit 0 (I2CTIE): I2C 接口 Tx 中断使能位
0: 禁止中断
1: 使能中断
注意
如果中断屏蔽使能并执行了”ENI” 指令，而相应的状态标志位置位时，PC指
针将指向相对应的中断向量处。
6.1.20 Bank 0 R1F IMR5 (中断屏蔽寄存器 5)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
EXIE9
EXIE8
EXIE7
EXIE6
EXIE5
EXIE4
EXIE3
EXIE2
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (EXIE9~2): EXSF9~2 中断使能位
0: 禁止 EXSF9~2 中断
1: 使能 EXSF9~2 中断
INT Pin
使能条件
INTX
EXIEX
边沿
上升或下降
数字噪音抑制
8/Fc 或 32/Fc
注意
1. 复用引脚是否用做INT引脚取决于中断屏蔽是否使能。
2. 如果中断屏蔽使能并执行了”ENI” 指令，而相应的状态标志位置位时，PC
指针将指向相对应的中断向量处。
26
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.1.21 Bank 0 R21 WDTCR (看门狗定时器控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
WDTE
−
−
−
PSWE
WPSR2
WPSR1
WPSR0
R/W
−
−
−
R/W
R/W
R/W
R/W
Bit 7 (WDTE): 看门狗定时器使能位，WDTE 可读写。
0: 禁止 WDT
1: 使能 WDT
Bits 6~4: 未用，一直设为”0”。
Bit 3 (PSWE): WDT 预分频器使能位
0: 禁止预分频器，WDT 分频比是 1:1
1: 使能预分频器，WDT 分频比由 2~0 位设置
Bits 2~0 (WPSR2~WSPSR0): WDT 预分频比位
WPSR2
WPSR1
WPSR0
WDT分频比
0
0
0
1:2
0
0
1
1:4
0
1
0
1:8
0
1
1
1:16
1
0
0
1:32
1
0
1
1:64
1
1
0
1:128
1
1
1
1:256
6.1.22 Bank 0 R22 TCCCR (TCC控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
TCCS
TS
TE
PSTE
TPSR2
TPSR1
TPSR0
−
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7: 未用，一直设为”0”。
Bit 6 (TCCS): TCC 时钟源选择位
0: Fs (副时钟) (默认)
1: Fm (主时钟)
Bit 5 (TS): TCC 信号源
0: 内部振荡周期时钟。如果 P77 用作 I/O 引脚，TS 必须为 0
1: 由 TCC 引脚传输信号
Bit 4 (TE): TCC 信号沿
0: TCC 引脚上的传输信号由低到高变化时，TCC 加 1
1: TCC 引脚上的传输信号由高到低变化时，TCC 加 1
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
27
EM78P528N
8-位OTP微控制器
Bit 3 (PSTE): TCC 预分频器使能位
0: 预分频器禁止，TCC 分频比为 1:1
1: 预分频器使能，TCC 分频比由位 2 ~ 位 0 设置
Bits 2~0 (TPSR2~TPSR0): TCC 预分频比位
TPSR2
TPSR1
TPSR0
TCC分频比
0
0
0
1:2
0
0
1
1:4
0
1
0
1:8
0
1
1
1:16
1
0
0
1:32
1
0
1
1:64
1
1
0
1:128
1
1
1
1:256
6.1.23 Bank 0 R23 TCCD (TCC数据寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TCC7
TCC6
TCC5
TCC4
TCC3
TCC2
TCC1
TCC0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TCC7~TCC0): TCC 数据
通过 TCC 引脚外部信号边沿或指令周期时钟加 1，TCC 外部信号触发脉
宽须大于一个指令周期，使计数器增加的信号由 TCCCR 寄存器的位 4 和
位 5 决定，和其它寄存器一样可读写。如果有溢出产生，先前的写入 TCCD
的值将被自动载入到 TCC 电路。
6.1.24 Bank 0 R24 TC1CR1 (定时器/计数器 1控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC1S
TC1RC
TC1SS1
TC1MOD
TC1FF
TC1OMS
TC1IS1
TC1IS0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7 (TC1S): 定时器/计数器 1 启动控制 (所有模式的总开关)
0: 停止并清除计数器(默认)
1: 启动定时器/计数器 1
Bit 6 (TC1RC): 定时器 1 读控制位
0: 当该位设成 0，无法从 TC1DB 读出数据 (默认)
1: 当该位设成 1，从 TC1DB 读出数据是当前的计数值
Bit 5 (TC1SS1): 定时器/计数器 1 时钟源选择位 1
0: 内部时钟作为计数源(Fc)，Fs/Fm(默认)
1: 外部 TC1 引脚作为计数源(Fc)，仅用于定时器/计数器模式
28
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 4 (TC1MOD): 定时器工作模式选择位
0: 两个 8 位定时器
1: 定时器 1 和定时器 2 组合成一个 16 位定时器，16 位定时
器由定时器 1 对应的控制寄存器控制。TC1DA 和 TC1DB
是高字节，TC2DA 和 TC2DB 是低字节。
Bit 3(TC1FF): 定时器/计数器 1 作为 PWM 或 PDO 模式时反向输出
0: 占空比为逻辑 1 (默认)
1: 占空比为逻辑 0
Bit 2 (TC1OMS): 定时器输出模式选择位
0: 重复模式(默认)
1: 单次模式
注意
单次模式是指定时器只计数一个周期
Bits 1~0 (TC1IS1~ TC1IS0): 定时器 1 中断类型选择位，这两位用于定时
器工作在 PWM 模式时。
定时器 1 中断类型选择位
TC1IS1
TC1IS0
0
0
TC1DA(周期) 匹配
0
1
TC1DB(占空比) 匹配
1
×
TC1DA 和 TC1DB 匹配
6.1.25 Bank 0 R25 TC1CR2 (定时器/计数器 1控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC1M2
TC1M1
TC1M0
TC1SS0
TC1CK3
TC1CK2
TC1CK1
TC1CK0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~5 (TC1M2~TC1M0): 定时器/计数器 1 工作模式选择位
工作模式选择
TC1M2
TC1M1
TC1M0
0
0
0
定时器/计数器在上升沿时计数
0
0
1
定时器/计数器在下降沿时计数
0
1
0
上升沿的捕捉模式
0
1
1
下降沿的捕捉模式
1
0
0
窗口模式
1
0
1
可编程分频器输出
1
1
0
脉宽调制输出
1
1
1
蜂鸣器(输出定时器/计数器时钟源，时钟源的占空比须为
50/50)
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
29
EM78P528N
8-位OTP微控制器
Bit 4 (TC1SS0): 定时器/计数器 1 时钟源选择位 0
0: Fs 用作计数源(Fc)(默认)
1: Fm 用作计数源(Fc)
Bits 3~0 (TC1CK3~TC1CK0): 定时器/计数器 1 时钟源预分频器选择位
分辨率
最大时间
8 MHz
分辨率
16kHz
最大时间
8 MHz
普通
FC=8M
FC=8M
FC=16K
FC=16K
125ns
32 µs
62.5 µs
16ms
时钟源
TC3CK3
TC3CK2
TC3CK1
TC3CK0
16kHz
0
0
0
0
FC
0
0
0
1
FC/2
250ns
64 µs
125 µs
32ms
2
0
0
1
0
FC/2
500ns
128 µs
250 µs
64ms
0
0
1
1
FC/23
1 µs
256 µs
500 µs
128ms
4
0
1
0
0
FC/2
2 µs
512 µs
1ms
256ms
0
1
0
1
FC/25
4 µs
1024 µs
2ms
512ms
0
6
8 µs
2048 µs
4ms
1024ms
7
0
1
1
FC/2
0
1
1
1
FC/2
16 µs
4096 µs
8ms
2048ms
1
0
0
0
FC/28
32 µs
8192 µs
16ms
4096ms
1
9
64 µs
16384 µs
32ms
8192ms
10
128 µs
32768 µs
64ms
16384ms
11
256 µs
65536 µs
128ms
32768ms
12
512 µs
131072 µs
256ms
65536ms
13
1.024ms
262144 µs
512ms
131072ms
14
2.048ms
524.288ms
1.024s
262144ms
15
4.096ms
1.048s
2.048s
524288ms
1
1
1
1
1
1
1
0
0
0
1
0
0
1
1
1
0
1
0
0
1
1
1
1
0
1
1
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
6.1.26 Bank 0 R26 TC1DA (定时器/计数器 1数据缓冲器 A)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC1DA7
TC1DA6
TC1DA5
TC1DA4
TC1DA3
TC1DA2
TC1DA1
TC1DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TC1DA7~0): 8 位定时器/计数器 1 数据缓冲器 A
6.1.27 Bank 0 R27 TC1DB (定时器/计数器 1数据缓冲器 B)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC1DB7
TC1DB6
TC1DB5
TC1DB4
TC1DB3
TC1DB2
TC1DB1
TC1DB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TC1DB7~0): 8 位定时器/计数器 1 数据缓冲器 B
30
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
注意
1. 当定时器/计数器 x 用作PWM模式时，储存在TCxDB寄存器内的占空比值
须小于或等于储存在TCxDA 寄存器内的周期值，即占空比 ≦ 周期，则
此时有PWM波形产生，如果占空比值大于周期值，则PWM输出波形保持为高
电平。
2. 用户设置的周期值在内部电路里会额外加 1 。
例如：
当周期值设为0x4F，PWM波形实际产生的是0x50的周期长。
当周期值设为0xFF，PWM波形实际产生的是0x100的周期长。
6.1.28 Bank 0 R28 TC2CR1 (定时器/计数器 2控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC2S
TC2RC
TC2SS1
−
TC2FF
TC2OMS
TC2IS1
TC2IS0
R/W
R/W
R/W
−
R/W
R/W
R/W
R/W
Bit 7 (TC2S): 定时器/计数器 2 启动控制(所有模式的总开关)
0: 停止并清除计数器(默认)
1: 启动定时器/计数器 2
Bit 6 (TC2RC): 定时器 2 读控制位
0: 当该位设成”0”，无法从 TC2DB 读出数据(默认)
1: 当该位设成 1，可从 TC2DB 读出数据，读的数据是当前的
计数值
Bit 5 (TC2SS1): 定时器/计数器 2 时钟源选择位 1
0: 内部时钟作为计数源(Fc)－Fs/Fm(默认)
1: 外部 TC2 引脚作为计数源(Fc)，仅用于定时器/计数器模式
Bit 4: 未用，一直设为”0”
Bit 3 (TC2FF): 定时器/计数器 2 作为 PWM 或 PDO 模式时反向输出
0: 占空比为逻辑 1 (默认)
1: 占空比为逻辑 0
Bit 2 (TC2OMS): 定时器输出模式选择位
0: 重复模式(默认)
1: 单次模式
注意
单次模式是指定时器只计数一个周期
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
31
EM78P528N
8-位OTP微控制器
Bits 1~0 (TC2IS1~ TC2IS0): 定时器 2 中断类型选择位，两位用于定时器
工作在 PWM 模式时。
定时器 2 中断类型选择
TC2IS1
TC2IS0
0
0
TC2DA (周期)匹配
0
1
TC2DB (占空比) 匹配
1
×
TC2DA 和 TC2DB 匹配
6.1.29 Bank 0 R29 TC2CR2 (定时器/计数器 2 控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC2M2
TC2M1
TC2M0
TC2SS0
TC2CK3
TC2CK2
TC2CK1
TC2CK0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~5 (TC2M2~TC2M0): 定时器/计数器 2 工作模式选择
工作模式选择
TC2M2
TC2M1
TC2M0
0
0
0
定时器/计数器在上升沿时计数
0
0
1
定时器/计数器在下降沿时计数
0
1
0
上升沿的捕捉模式
0
1
1
下降沿的捕捉模式
1
0
0
窗口模式
1
0
1
可编程分频器输出
1
1
0
脉宽调制输出
1
1
1
蜂鸣器(输出定时器/计数器时钟源，时钟源的占空比须为 50/50)
Bit 4 (TC2SS0): 定时器/计数器 2 时钟源选择位 0
0: Fs 用作计数源(Fc)(默认)
1: Fm 用作计数源(Fc)
Bits 3~0 (TC2CK3~TC2CK0): 定时器/计数器 2 时钟源预分频器选择
32
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
TC2CK3
TC2CK2
TC2CK1
TC2CK0
时钟
源
分辨率
8MHZ
最大时间
分辨率
16KHZ
最大时间
8MHz
普通
FC=8M
FC=8M
FC=16K
FC=16K
125ns
32 µs
62.5 µs
16ms
16KHz
0
0
0
0
FC
0
0
0
1
FC/2
250ns
64 µs
125 µs
32ms
0
2
500ns
128 µs
250 µs
64ms
3
1 µs
256 µs
500 µs
128ms
4
2 µs
512 µs
1ms
256ms
5
4 µs
1024 µs
2ms
512ms
6
8 µs
2048 µs
4ms
1024ms
7
16 µs
4096 µs
8ms
2048ms
8
32 µs
8192 µs
16ms
4096ms
9
64 µs
16384 µs
32ms
8192ms
10
128 µs
32768 µs
64ms
16384ms
11
256 µs
65536 µs
128ms
32768ms
12
512 µs
131072 µs
256ms
65536ms
13
1.024ms
262144 µs
512ms
131072ms
14
2.048ms
524.288ms
1.024s
262144ms
15
4.096ms
1.048s
2.048s
524288ms
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
1
0
1
1
1
0
1
0
0
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
0
0
1
1
1
0
1
0
0
1
1
1
1
0
1
1
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
FC/2
6.1.30 Bank 0 R2A TC2DA (定时器/计数器 2数据缓冲器 A)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC2DA7
TC2DA6
TC2DA5
TC2DA4
TC2DA3
TC2DA2
TC2DA1
TC2DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TC2DA7~TC2DA0): 8 位定时器/计数器 2 数据缓冲器 A
6.1.31 Bank 0 R2B TC2DB (定时器/计数器2数据缓冲器 B)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC2DB7
TC2DB6
TC2DB5
TC2DB4
TC2DB3
TC2DB2
TC2DB1
TC2DB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TC2DB7~TC2DB0): 8 位定时器/计数器 2 数据缓冲器 B
6.1.32 Bank 0 R2C TC3CR1 (定时器/计数器 3控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC3S
TC3RC
TC3SS1
−
TC3FF
TC3OMS
TC3IS1
TC3IS0
R/W
R/W
R/W
−
R/W
R/W
R/W
R/W
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
33
EM78P528N
8-位OTP微控制器
Bit 7 (TC3S): 定时器/计数器 3 启动控制(所有模式的总开关)
0: 停止并清除计数器(默认)
1: 启动定时器/计数器 3
Bit 6 (TC3RC): 定时器 3 读控制位
0: 当该位设成 0，无法从 TC3DB 读出数据 (默认)
1: 当该位设成 1，可从从 TC3DB 读出数据，读的数据是当前
的计数值
Bit 5 (TC3SS1): 定时器/计数器 3 时钟源选择位 1
0: 部时钟作为计数源(Fc)，Fs/Fm(默认)
1: 外部 TC3 引脚作为计数源(Fc)，仅用于定时器/计数器模式
Bit 4: 未用，一直设为”0”。
Bit 3 (TC3FF): 定时器/计数器 3 作为 PWM 或 PDO 模式时反向输出
0: 占空比为逻辑 1 (默认)
1: 占空比为逻辑 0
Bit 2 (TC3OMS): 定时器输出模式选择位
0: 重复模式(默认)
1: 单次模式
注意
单次模式是指定时器只计数一个周期
Bits 1~0 (TC3IS1~ TC3IS0): 定时器 3 中断类型选择位，这两位用于定时
器工作在 PWM 模式时。
定时器 3 中断类型选择位
TC3IS1
TC3IS0
0
0
TC3DA (周期) 匹配
0
1
TC3DB (占空比) 匹配
1
×
TC3DA 和 TC3DB 匹配
6.1.33 Bank 0 R2D TC3CR2 (定时器/计数器 3控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC3M2
TC3M1
TC3M0
TC3SS0
TC3CK3
TC3CK2
TC3CK1
TC3CK0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~5 (TC3M2~TC3M0): 定时器/计数器 3 工作模式选择位
34
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
TC3M2
TC3M1
工作模式选择
TC3M0
0
0
0
定时器/计数器在上升沿时计数
0
0
1
定时器/计数器在下降沿时计数
0
1
0
上升沿的捕捉模式
0
1
1
下降沿的捕捉模式
1
0
0
窗口模式
1
0
1
可编程分频器输出
1
1
0
脉宽调制输出
1
1
1
蜂鸣器(输出定时器/计数器时钟源，时钟源的占空比
须为 50/50)
Bit 4 (TC3SS0): 定时器/计数器 3 时钟源选择位 0
0: Fs 用作计数源(Fc)(默认)
1: Fm 用作计数源(Fc)
Bits 3~0 (TC3CK3~TC3CK0): 定时器/计数器 3 时钟源预分频器选择位
时钟源
分辨率
8MHZ
最大时间
分辨率
16KHZ
最大时间
8MHz
16KHz
TC3CK3
TC3CK2
TC3CK1
TC3CK0
普通
FC=8M
FC=8M
FC=16K
FC=16K
0
0
0
0
FC
125ns
32 µs
62.5 µs
16ms
0
0
0
1
FC/2
250ns
64 µs
125 µs
32ms
2
0
0
1
0
FC/2
500ns
128 µs
250 µs
64ms
0
0
1
1
FC/23
1 µs
256 µs
500 µs
128ms
0
1
0
0
FC/24
2 µs
512 µs
1ms
256ms
0
1
0
1
FC/25
4 µs
1024 µs
2ms
512ms
0
1
1
0
FC/26
8 µs
2048 µs
4ms
1024ms
7
0
1
1
1
FC/2
16 µs
4096 µs
8ms
2048ms
1
0
0
0
FC/28
32 µs
8192 µs
16ms
4096ms
1
9
64 µs
16384 µs
32ms
8192ms
10
1
0
0
FC/2
1
0
1
0
FC/2
128 µs
32768 µs
64ms
16384ms
1
0
1
1
FC/211
256 µs
65536 µs
128ms
32768ms
12
1
1
0
0
FC/2
512 µs
131072 µs
256ms
65536ms
1
1
0
1
FC/213
1.024ms
262144 µs
512ms
131072ms
1
1
1
0
FC/214
2.048ms
524.288ms
1.024s
262144ms
1
15
4.096ms
1.048s
2.048s
524288ms
1
1
1
FC/2
6.1.34 Bank 0 R2E TC3DA (定时器/计数器 3数据缓冲器 A)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC3DA7
TC3DA6
TC3DA5
TC3DA4
TC3DA3
TC3DA2
TC3DA1
TC3DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TC3DA7~TC3DA0): 8 位定时器/计数器 3 数据缓冲器 A
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
35
EM78P528N
8-位OTP微控制器
6.1.35 Bank 0 R2F TC3DB (定时器/计数器3数据缓冲器 B)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TC3DB7
TC3DB6
TC3DB5
TC3DB4
TC3DB3
TC3DB2
TC3DB1
TC3DB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TC3DB7~TC3DB0): 8 位定时器/计数器 3 数据缓冲器 B
6.1.36 Bank 0 R30 I2CCR1 (I2C 状态和控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Strobe/Pend
IMS
ISS
STOP
SAR_EMPTY
ACK
FULL
EMPTY
R/W
R/W
R/W
R/W
R
R
R
R
Bit 7 (Strobe/Pend): 在主模式下，该位用于控制 I2C 电路发送 SCL 时钟
的选通信号。在接收或发送一个握手信号（ACK 或 NACK）
后自动复位。
在从模式下，该位用作未完成信号，用户可以在写数据到 Tx
缓冲器或从 Rx 缓冲器读取数据后清零以告知从设备 I2C 电路
释放 SCL 信号。
Bit 6 (IMS): I2C 主/从模式选择位
0: 从设备
1: 主设备
Bit 5 (ISS): I2C 快速/标准模式选择位 (如果 Fm 是 4 MHz 且 I2CTS1~0<0,
0>)
0: 标准模式 (100 K bit/s)
1: 快速模式 (400K bit/s)
Bit 4 (STOP): 在主模式下，如果 STOP=1 且 R/nW=1，那么，在发送 STOP
信号之前，MCU 须回复一个 nACK 信号给从设备。如果
STOP=1 且 R/nW=0，那么，当 MCU 接收到一个 ACK 信
号后就发 STOP 信号。当 MCU 发 STOP 信号给从设备后
此位复位。
在从模式下，如果 STOP=1 且 R/nW=0，那么，MCU 须
回复一个 nACK 信号给主设备。
Bit 3 (SAR_EMPTY): 当 MCU 由 I2C 从地址寄存器发送一个字节数据并
接收到一个 ACK(或 nACK)信号时置位，当 MCU 写一个字
节数据到 I2C 从地址寄存器时该位清零。
Bit 2 (ACK): 当器件应答一个 ACK 信号后，ACK 状态位由硬件置“1”。
当器件应答一个 nACK 信号后该位复位。
Bit 1 (FULL): 当 I2C 接收缓冲寄存器满时由硬件置位，当 MCU 从 I2C 接
收缓冲寄存器读数据后由硬件复位。
36
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 0 (EMPTY): 当 I2C 传送缓冲寄存器为空和接收 ACK（nACK）信号时
由硬件置位。当 MCU 写一个新的数据到 I2C 传送缓冲寄存
器时由硬件复位。
6.1.37 Bank 0 R31 I2CCR2 (I2C 状态和控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
I2CBF
GCEN
−
BBF
I2CTS1
I2CTS0
−
I2CEN
R
R/W
−
R
R/W
R/W
−
R/W
Bit 7 (I2CBF): I2C 忙标志位
0: 从模式下，如果接收到 STOP 信号或 I2C 从地址不匹配时
清”0”
1: 从模式下，当与主设备进行 I2C 通讯时置位
Bit 6 (GCEN): I2C 通用呼叫功能使能位
0: 禁止通用呼叫功能
1: 使能通用呼叫功能
Bit 5: 未用，一直设为”0”。
Bit 4 (BBF): 忙标志位，在主模式下 I2C 检测处于忙状态，只读。
Bits 3~2 (I2CTS1~I2CTS0): I2C 发送时钟源选择位，当使用不同工作频
率 Fm 时，这两位必须设置正确以使 SCL 时钟与标准/快速
模式相兼容。
I2CCR1 Bit 5 = 1, 快速模式
I2CTS1
I2CTS0
SCL CLK
工作Fm (MHz)
0
0
Fm/10
4
0
1
Fm/20
8
1
0
Fm/30
12
1
1
Fm/40
16
I2CCR1 Bit 5 = 0, 标准模式
I2CTS1
I2CTS0
SCL CLK
工作Fm (MHz)
0
0
Fm/40
4
0
1
Fm/80
8
1
0
Fm/120
12
1
1
Fm/160
16
Bit 1: 未用，一直设为”0”。
Bit 0 (I2CEN): I2C 使能位
0: 禁止 I2C 模式
1: 使能 I2C 模式
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
37
EM78P528N
8-位OTP微控制器
6.1.38 Bank 0 R32 I2CSA (I2C 从设备地址寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
SA6
SA5
SA4
SA3
SA2
SA1
SA0
IRW
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~1 (SA6~SA0): 在 I2C 应用中，当 MCU 作为主设备时，这些位是
从设备地址寄存器器。
Bit 0 (IRW): 在 I2C 应用中，当 MCU 作为主设备时，该位是读/写控制位。
0: 写
1: 读
6.1.39 Bank 0 R33 I2CDB (I2C 数据缓冲寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (DB7~DB0): I2C 接收/发送数据缓冲器
6.1.40 Bank 0 R34 I2CDAL (I2C 设备地址寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
DA7
DA6
DA5
DA4
DA3
DA2
DA1
DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (DA7~DA0): 在 I2C 应用中，当 MCU 作为从设备时，该寄存器
储存的是 MCU 地址，它用于识别 I2C 总线上的数据以析取
MCU 发出的信息。
6.1.41 Bank 0 R35 I2CDAH (I2C 设备地址寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
−
−
−
−
DA9
DA8
−
−
−
−
−
−
R/W
R/W
Bits 7~2: 未用，一直设为”0”。
Bits 1~0 (DA9~DA8): 设备地址位
6.1.42 Bank 0 R36 SPICR (SPI 控制寄存器)
38
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
CES
SPIE
SRO
SSE
SDOC
SBRS2
SBRS1
SBRS0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 7 (CES): 时钟边沿选择位
0: 数据在上升沿到来时移出，在下降沿到来时移入。低电平
时数据保持。
1: 数据在下降沿到来时移出，在上升沿到来时移入。高电平
时数据保持。
Bit 6 (SPIE): SPI 使能位
0: 禁止 SPI 模式
1: 使能 SPI 模式
Bit 5 (SRO): SPI 读溢出位
0: 无溢出
1: 在先前数据仍然保持在 SPIR 寄存器时又接收到一个新数
据，在此情况下，SPIS 寄存器数据将被丢弃。为避免设置
此位，即使是仅有发送操作在执行，用户也要读取 SPIR
寄存器。此情况仅会出现在从模式。
Bit 4 (SSE): SPI 移位使能位
0: 移位完成后清零，准备下一字节移位。
1: 开始移位，在当前字节仍然在发送时保持为”1”
Bit 3 (SDOC): SDO 输出状态控制位
0: 串行数据输出后，SDO 保持为高
1: 串行数据输出后，SDO 保持为低
Bits 2~0 (SBRS2~SBRS0): SPI 波特率选择位
SBRS2
SBRS1
SBRS0
模式
SPI 波特率
0
0
0
主模式
Fosc/2
0
0
1
主模式
Fosc/4
0
1
0
主模式
Fosc/8
0
1
1
主模式
Fosc/16
1
0
0
主模式
Fosc/32
1
0
1
主模式
Fosc/64
1
1
0
从模式
/SS 使能
1
1
1
从模式
/SS 禁止
6.1.43 Bank 0 R37 SPIS (SPI 状态寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
DORD
TD1
TD0
−
OD3
OD4
−
RBF
R/W
R/W
R/W
−
R/W
R/W
−
R
Bit 7 (DORD): 数据移位类型控制位
0: 左移(MSB 先移)
1: 右移(LSB 先移)
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
39
EM78P528N
8-位OTP微控制器
Bits 6~5 (TD1~TD0): SDO 状态输出延迟时间选项。当 CPU 振荡源使用
Fs 时，它仅延迟 1 CLK 时间
TD1
TD0
延迟时间
0
0
8 CLK
0
1
16 CLK
1
0
24 CLK
1
1
32 CLK
Bit 4: 未用，一直设为”0”
Bit 3 (OD3): 漏极开路控制位
0: 禁止 SDO 引脚漏极开路
1: 使能 SDO 引脚漏极开路
Bit 2 (OD4): 漏极开路控制位
0: 禁止 SCK 引脚漏极开路
1: 使能 SCK 引脚漏极开路
Bit 1: 未用，一直设为”0”
Bit 0 (RBF): 读缓冲器满标志
0: 接收未完成，SPIR 寄存器未完全交换
1: 已接收完成, SPIR 寄存器已完全交换
6.1.44 Bank 0 R38 SPIR (SPI 读缓冲寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
SRB7
SRB6
SRB5
SRB4
SRB3
SRB2
SRB1
SRB0
R
R
R
R
R
R
R
R
Bits 7~0 (SRB7~SRB0): SPI 读数据缓冲器
6.1.45 Bank 0 R39 SPIW (SPI 写缓冲寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
SWB7
SWB6
SWB5
SWB4
SWB3
SWB2
SWB1
SWB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (SWB7~SWB0): SPI 写数据缓冲器
6.1.46 Bank 0 R3E ADCR1 (模数转换器控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
CKR2
CKR1
CKR0
ADRUN
ADP
ADOM
SHS1
SHS0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~5 (CKR2~CKR0): ADC 时钟分频比选择位
40
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
系统模式
正常模式
低速模式
CKR2~0
ADC 运行时钟
（FAD = 1 / TAD）
Max. FMain
(VDD = 2.5V ~ 3V)
Max. FMain
(VDD = 3V ~ 5.5V)
000
FMain/16
8 MHz
16 MHz
001
FMain/8
4 MHz
16 MHz
010
FMain/4
2 MHz
8 MHz
011
FMain/2
1 MHz
4 MHz
100
FMain/64
16 MHz
16 MHz
101
FMain/32
16 MHz
16 MHz
110
FMain/1
500 kHz
2 MHz
111
FSub
32.768kHz
32.768kHz
xxx
FSub
32.768kHz
32.768kHz
Bit 4 (ADRUN): ADC 开始运行
在单次模式下:
0: 完成转换时由硬件复位，该位不能由软件复位。
1: A/D 转换启动，该位可由软件置位。
在连续模式下:
0: ADC 停止
1: ADC 一直运行除非该位由软件清零
Bit 3 (ADP): ADC 电源
0: ADC 在掉电模式
1: ADC 正在运行
Bit 2 (ADOM): ADC 工作模式选择
0: ADC 运行在单次模式
1: ADC 运行在连续模式
Bits 1~0 (SHS1~SHS0): 采样和保持时间选择 (建议最少 4µs, TAD: ADC
运转时钟周期)
SHS1~0
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
采样和保持时间
00
2 x TAD
01
4 x TAD
10
8 x TAD
11
12 x TAD
41
EM78P528N
8-位OTP微控制器
6.1.47 Bank 0 R3F ADCR2 (模数转换器控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
ADIM
ADCMS
VPIS1
VPIS0
VREFP
−
−
R/W
R/W
R/W
R/W
R/W
−
−
Bits 7~6: 未用，一直设为”0”
Bit 5 (ADIM): ADC 中断模式
0: 正常模式，AD 转换完成后中断产生
1: 比较模式，当比较结果与 ADCMS 位设置相符时中断产生。
推荐使用连续模式
Bit 4 (ADCMS): ADC 比较模式选择
比较模式:
0: 当 AD 转换数据等于或大于 ADCD 寄存器里的数据(指
ADD>ADCD)时中断产生。
1: 当 AD 转换数据等于或小于 ADCD 寄存器里的数据时(指
ADD<ADCD)中断产生
正常模式：不影响
Bits 3 ~ 2 (VPIS1~VPIS0): 内部参考电压选择
VPIS1~0
参考电压
00
01
10
11
AVDD
4V
3V
2V
Bit 1 (VREFP): 参考电压选择
0: 内部正参考电压，具体电压值由 VPIS1~0 位设置
1: 来自 VREF 引脚
Bit 0: 未用，一直设为”0”
注意
1. 当使用内部参考电压且代码选项字 2<6>(IRCIRS)设为"1"时，第一次时用户
至少需等待50µs以使能并稳定内部参考电压电路。參考电压不稳定会导致
转换结果不准确。在这之后，切换参考电压时用户都只需等待至少6µs
2. 当使用内部参考电压且代码选项字 2<6>设为"0"时，切换参考电压时用户需
至少等待6µs来稳定内部参考电压电路。
6.1.48 Bank 0 R40 ADISR (模数转换器输入通道选择寄存器)
Bit 7
−
−
Bit 6
−
−
Bit 5
−
−
Bit 4
ADIS4
R/W
Bit 3
ADIS3
R/W
Bit 2
ADIS2
R/W
Bit 1
ADIS1
R/W
Bit 0
ADIS0
R/W
Bits 7~5: 未用，一直设为”0”
Bits 4~0 (ADIS4~ADIS0): ADC 输入通道选择位
42
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
ADIS4~0
选择通道
ADIS4~0
选择通道
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
AD12
AD13
AD14
N/A
∗10000
10001
10010
10011
10100
10101
10110
10111
11000
11001
11010
11011
11100
11101
11110
11111
1/4 VDD 电源侦测
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
∗ 使用内部信号源，用户仅需设置 ADIS4~0=10000，
这些 AD 输入通道是即时有效的。
6.1.49 Bank 0 R41 ADER1 (模数转换器输入控制择寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ADE7
ADE6
ADE5
ADE4
ADE3
ADE2
ADE1
ADE0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7 (ADE7): P61 引脚 ADC 功能使能位
0: 禁止 AD7, P61 用作 I/O 引脚
1: 使能 AD7, P61 用作模拟输入引脚
Bit 6 (ADE6): P63 引脚 ADC 功能使能位
0: 禁止 AD6, P63 用作 I/O 引脚
1: 使能 AD6, P63 用作模拟输入引脚
Bit 5 (ADE5): P64 引脚 ADC 功能使能位
0: 禁止 AD5, P64 用作 I/O 引脚
1: 使能 AD5, P64 用作模拟输入引脚
Bit 4 (ADE4): P65 引脚 ADC 功能使能位
0: 禁止 AD4, P65 用作 I/O 引脚
1: 使能 AD4, P65 用作模拟输入引脚
Bit 3 (ADE3): P66 引脚 ADC 功能使能位
0: 禁止 AD3, P66 用作 I/O 引脚
1: 使能 AD3, P66 用作模拟输入引脚
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
43
EM78P528N
8-位OTP微控制器
Bit 2 (ADE2): P67 引脚 ADC 功能使能位
0: 禁止 AD2, P67 用作 I/O 引脚
1: 使能 AD2, P67 用作模拟输入引脚
Bit 1 (ADE1): P72 引脚 ADC 功能使能位
0: 禁止 AD1, P72 用作 I/O 引脚
1: 使能 AD1, P72 用作模拟输入引脚
Bit 0 (ADE0): P73 引脚 ADC 功能使能位
0: 禁止 AD0, P73 用作 I/O 引脚
1: 使能 AD0, P73 用作模拟输入引脚
6.1.50 Bank 0 R42 ADER2 (模数转换器输入控制择寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
ADE14
ADE13
ADE12
ADE11
ADE10
ADE9
ADE8
−
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7: 未用，一直设为”0”
Bit 6 (ADE14): P95 引脚 ADC 功能使能位
0: 禁止 AD14, P95 用作 I/O 引脚
1: 使能 AD14, P95 用作模拟输入引脚
Bit 5 (ADE13): P94 引脚 ADC 功能使能位
0: 禁止 AD13, P94 用作 I/O 引脚
1: 使能 AD13, P94 用作模拟输入引脚
Bit 4 (ADE12): P93 引脚 ADC 功能使能位
0: 禁止 AD12, P93 用作 I/O 引脚
1: 使能 AD12, P93 用作模拟输入引脚
Bit 3 (ADE11): P92 引脚 ADC 功能使能位
0: 禁止 AD11, P92 用作 I/O 引脚
1: 使能 AD11, P92 用作模拟输入引脚
Bit 2 (ADE10): P91 引脚 ADC 功能使能位
0: 禁止 AD10, P91 用作 I/O 引脚
1: 使能 AD10, P91 用作模拟输入引脚
Bit 1 (ADE9): P90 引脚 ADC 功能使能位
0: 禁止 AD9, P90 用作 I/O 引脚
1: 使能 AD9, P90 用作模拟输入引脚
44
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 0 (ADE8): P60 引脚 ADC 功能使能位
0: 禁止 AD8, P60 用作 I/O 引脚
1: 使能 AD8, P60 用作模拟输入引脚
6.1.51 Bank 0 R43 ADDL (模数转换器低字节数据寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ADD7
ADD6
ADD5
ADD4
ADD3
ADD2
ADD1
ADD0
R
R
R
R
R
R
R
R
Bits 7~0 (ADD7~ADD0): AD 低字节数据缓冲器
6.1.52 Bank 0 R44 ADDH (模数转换器高字节数据寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ADD15
ADD14
ADD13
ADD12
ADD11
ADD10
ADD9
ADD8
R
R
R
R
R
R
R
R
Bits 7~0 (ADD15~ADD8): AD 高字节数据缓冲器
AD 数据格式取决于代码选项的 ADFM 位，下表列出了 ADFM
设置不同时数据的差异性。
ADFM1~0
0
12 bits
1
Bit 7
Bit 6
Bit 5
Bit 4
-
-
-
-
ADDH
Bit 3
Bit 2
Bit 1
Bit 0
ADD11 ADD10 ADD9 ADD8
ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0
ADDH ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4
ADDL
-
-
-
-
ADD3 ADD2 ADD1 ADD0
6.1.53 Bank 0 R45 ADCVL (模数转换器比较低字节)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ADCV7
ADCV6
ADCV5
ADCV4
ADCV3
ADCV2
ADCV1
ADCV0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (ADCV7~ADCV0): AD 比较低字节数据
用户需使用与 ADDH 和 ADDL 寄存器一样的数据格式，否则 AD 比较后
其结果将是错误的。
6.1.54 Bank 0 R46 ADCVH (模数转换器比较高字节)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ADCV15
ADCV14
ADCV13
ADCV12
ADCV11
ADCV10
ADCV9
ADCV8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (ADCV15~ADCV8): AD 比较高字节数据
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
45
EM78P528N
8-位OTP微控制器
用户需使用与 ADDH 和 ADDL 寄存器一样的数据格式，否则 AD 比较后
其结果将是错误的。
6.1.55 Bank 0 R48 LCDCR1 (LCD 驱动控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
LCDEN
LCDTYPE
−
BS
DS1
DS0
LCDF1
LCDF0
R/W
R/W
−
R/W
R/W
R/W
R/W
R/W
Bit 7 (LCDEN): LCD 使能位
0: 禁止 LCD 驱动，上电时 COM / SEG 为低电平
1: 使能 LCD 驱动
Bit 6 (LCDTYPE): LCD 类型选择位
0: A 类波形
1: B 类波形
Bit 5: 未用，一直设为”0”
Bit 4 (BS): LCD 偏压选择位
BS
LCD 偏压
0
1/2 偏压
1
1/3 偏压
Bits 3~2 (DS1~DS0): LCD 占空比选择位
DS1
DS0
LCD 占空比
0
0
1/2 占空比
0
1
1/3 占空比
1
0
1/4 占空比
1
1
1/8 占空比
Bits 1~0 (LCDF1~LCDF0): LCD 帧频率控制位
LCD 帧频率 (Fs=32.768kHz ，晶体振荡器)
46
LCDF1
LCDF0
0
0
Fs/(2*8*8*4)=64.0 Fs/(3*8*11*2)=62.0 Fs/(4*8*8*2)=64.0
Fs/(8*8*8)=64.0
0
1
Fs/(2*8*9*4)=56.8 Fs/(3*8*12*2)=56.8 Fs/(4*8*9*2)=56.8
Fs/(8*8*9)=56.8
1
0
1
1
1/2 占空比
1/3 占空比
1/4 占空比
1/8 占空比
Fs/(2*8*10*4)=51.2 Fs/(3*8*13*2)=52.5 Fs/(4*8*10*2)=51.2 Fs/(8*8*10)=51.2
Fs/(2*8*7*4)=73.1 Fs/(3*8*10*2)=68.2 Fs/(4*8*7*2)=73.1
Fs/(8*8*7)=73.1
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
LCD 帧频率 (*Fs≒32kHz ，IRC)
LCDF1
LCDF0
0
0
Fs/(2*8*8*4)=62.5 Fs/(3*8*11*2)=60.6 Fs/(4*8*8*2) =62.5
Fs/(8*8*8)=62.5
0
1
Fs/(2*8*9*4)=55.6 Fs/(3*8*12*2)=55.6 Fs/(4*8*9*2) =55.6
Fs/(8*8*9)=55.6
1
0
1
1
1/2 占空比
1/3 占空比
1/4 占空比
1/8 占空比
Fs/(2*8*10*4)=50.0 Fs/(3*8*13*2)=51.3 Fs/(4*8*10*2) =50.0 Fs/(8*8*10)=50.0
Fs/(2*8*7*4)=71.4 Fs/(3*8*10*2)=66.7 Fs/(4*8*7*2) =71.4
Fs/(8*8*7)=71.4
注意: *内部 RC 的 32KHz 频率专用于 LCD 的应用，不为 MCU 核所用。
6.1.56 Bank 0 R49 LCDCR2 (LCD 驱动控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
RBS1
R/W
RBS0
R/W
DYMEN
R/W
−
−
−
−
−
−
−
−
Bit 7: 未用，一直设为”0”
Bits 6~5 (RBS1~RBS0): 阻性偏压电阻选择位
Bias
RBS1~0
00
01
10
11
00
01
10
11
1/2
1/3
Ohms (Ω)
270k
150k
90k
30k
180k
100k
60k
20k
Bit 4 (DYMEN): 动态模式选择位
0: 禁止
1: 使能
当动态模式使能时，1/8 Clock 期间 20kΩ 的 LCD 偏压电阻将
被切换成快充，7/8 Clock 期间 LCD 偏压电阻由 RBS1~0 位
选择(RBS1 ~ 0 ≠ 11)，如果选择 RBS1 ~ 0 = 11 (20kΩ) 不要
执行切换动作，1 Clock 期间 LCD 偏压电阻为 20kΩ。
Bits 3~0: 未用，一直设为”0”
6.1.57 Bank 0 R4A LCDCR3 (LCD 驱动控制寄存器 3)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
−
−
−
−
−
−
−
LCDCC2
LCDCC1
LCDCC0
R/W
R/W
R/W
−
Bits 7~3: 未用，一直设为”0”
Bits 2~0 (LCDCC2~LCDCC0): LCD 对比度控制 (仅用于 R-类型 LCD)
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
47
EM78P528N
8-位OTP微控制器
LCDCC2~0
VLCD
000
1 x VDD
001
0.96 x VDD
010
0.93 x VDD
011
0.87 x VDD
100
0.82 x VDD
101
0.74 x VDD
110
0.66 x VDD
111
0.60 x VDD
6.1.58 Bank 0 R4B LCDADDR (LCD RAM地址)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
−
LCDA4
LCDA3
LCDA2
LCDA1
LCDA0
−
−
−
R/W
R/W
R/W
R/W
R/W
Bits 7~5: 未用，一直设为”0”
Bits 4~0 (LCDA4~LCDA0): LCD RAM 地址，该寄存器用于 00H~16H，
相应于 SEG0~SEG22 的地址。
6.1.59 Bank 0 R4C LCDDB (LCD RAM数据)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
LCDD7
LCDD6
LCDD5
LCDD4
LCDD3
LCDD2
LCDD1
LCDD0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (LCDD7~LCDD0): LCD RAM 数据寄存器
下表显示了 LCD RAM 的架构和数据 RAM 与 LCD 信号之间的关系。
LCD RAM
地址
LCD RAM 数据
Bit 0
(LCDD0)
SEG
-
-
SEG0
-
-
-
SEG1
-
-
-
-
SEG2
|
|
|
|
|
|
-
-
-
-
-
-
SEG20
-
-
-
-
-
-
-
SEG21
-
-
-
-
-
-
-
-
SEG22
COM7
COM6
COM5
COM4
COM3
COM2
COM1
COM0
−
Bit 7
(LCDD7)
Bit 6
(LCDD6)
Bit 5
(LCDD5)
0x00h
-
-
-
-
-
-
0x01h
-
-
-
-
-
0x02h
-
-
-
-
|
|
|
|
0x14h
-
-
0x15h
-
0x16h
COM
48
Bit 4
Bit 3
Bit 2
Bit 1
(LCDD4) (LCDD3) (LCDD2) (LCDD1)
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bank 0 R4D LCDSCR0 (LCD COM/SEG 引脚控制寄存器 0)
6.1.60
Bit 6
Bit 7
−
Bit 5
Bit 4
LCDSM2 LCDSM1 LCDSM0
−
R/W
R/W
R/W
Bit 3
−
−
Bit 2
Bit 1
LCDCM2 LCDCM1
R/W
Bit 0
LCDCM0
R/W
R/W
Bit 7: 未用，一直设为”0”
Bits 6~4 (LCDSM2~LCDSM0): LCD 引脚 SEG16~SEG22 的切换
LCDSM
2~0
描述
SEG信号数量
x00
最大 16 个 SEG 模式(默认)
SEG0~SEG15 引脚整体切换
SEG16~SEG22 引脚切换作普通 I/O 端口
001
最大 18 个 SEG 模式
SEG0~SEG15 引脚整体切换
SEG16~SEG17 引脚切换作 LCD SEG 信号
SEG18~SEG22 引脚切换作普通 I/O 端口
010
最大 20 个 SEG 模式
SEG0~SEG15 引脚整体切换
SEG16~SEG19 引脚切换作 LCD SEG 信号
SEG20~SEG22 引脚切换作普通 I/O 端口
x11
最大 23 个 SEG 模式
SEG0~SEG15 引脚整体切换
SEG16~SEG22 引脚切换作 LCD SEG 信号
101
最大 17 个 SEG 模式
SEG0~SEG15 引脚整体切换
SEG16~SEG21 引脚切换作普通 I/O 端口
SEG22 引脚切换作 LCD SEG 信号
110
最大 18 个 SEG 模式
SEG0~SEG15 引脚整体切换
SEG16~SEG19 引脚切换作普通 I/O 端口
SEG20~SEG22 引脚切换作 LCD SEG 信号
Bit 3: 未用，一直设为”0”
Bits 2~0 (LCDCM2~ LCDCM 0): LCD 端口 COM0~COM7 的切换
LCDCM
2~0
COM 信号数量
0xx
无 COM 模式
(默认)
100
2 COM 模式
101
3 COM 模式
110
4 COM 模式
111
8 COM 模式
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
描述
COM0~COM7 引脚切换作普通 I/O 端口.
COM0~COM1 引脚切换作 LCD COM 信号
COM2~COM7 引脚切换作普通 I/O 端口
COM0~COM2 引脚切换作 LCD COM 信号
COM3~COM7 引脚切换作普通 I/O 端口
COM0~COM3 引脚切换作 LCD COM 信号
COM4~COM7 引脚切换作普通 I/O 端口
COM0~COM7 引脚切换作 LCD COM 信号
49
EM78P528N
8-位OTP微控制器
6.1.61 Bank 0 R4E LCDSCR1 (LCD SEG 引脚控制寄存器 1)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
SEG7
SEG6
SEG5
SEG4
SEG3
SEG2
SEG1
SEG0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (SEG7~ SEG 0): LCD SEG7~SEG0 引脚切换
0: 作为普通 I/O 或其他功能(默认)
1: 作为 LCD SEG 引脚
6.1.62 Bank 0 R4F LCDSCR2 (LCD SEG 控制寄存器 2)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG9
SEG8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (SEG15~ SEG 8): LCD SEG15~SEG8 引脚切换
0: 作为普通 I/O 或其他功能(默认)
1: 作为 LCD SEG 引脚
6.1.63 Bank 1 R5~R7 IOCR8~IOCA
这些寄存器用于控制 I/O 端口方向，可读写。
0: 设置相应的 I/O 引脚为输出
1: 设置相应的 I/O 引脚为高阻输入
6.1.64 Bank 1 R8 P5PHCR (端口5上拉控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PH57
PH56
PH55
PH54
PH53
PH52
PH51
PH50
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (PH57~PH50): 控制位用于使能 P57~P50 引脚的上拉功能
0: 使能内部上拉
1: 禁止内部上拉
6.1.65 Bank 1 R9 P6PHCR (端口 6 上拉控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PH67
PH66
PH65
PH64
PH63
PH62
PH61
PH60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (PH67~PH60): 控制位用于使能 P67~P60 引脚的上拉功能
0: 使能内部上拉
1: 禁止内部上拉
50
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.1.66 Bank 1 RA P789APHCR (端口 7~A 上拉控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PAHPH
PALPH
P9HPH
P9LPH
P8HPH
P8LPH
P7HPH
P7LPH
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7 (PAHPH): 控制位用于使能端口 A 高半字节(PA7~PA4)引脚的上拉功能
Bit 6 (PALPH): 控制位用于使能端口 A 低半字节(PA3~PA0)引脚的上拉功能
Bit 5 (P9HPH): 控制位用于使能端口 9 高半字节(P97~P94)引脚的上拉功能
Bit 4 (P9LPH): 控制位用于使能端口 9 低半字节(P93~P90)引脚的上拉功能
Bit 3 (P8HPH): 控制位用于使能端口 8 高半字节(P87~P84)引脚的上拉功能
Bit 2 (P8LPH): 控制位用于使能端口 8 低半字节(P83~P80)引脚的上拉功能
Bit 1 (P7HPH): 控制位用于使能端口 7 高半字节(P77~P74)引脚的上拉功能
Bit 0 (P7LPH): 控制位用于使能端口 7 低半字节(P73~P72)引脚的上拉功能
6.1.67 Bank 1 RB P5PLCR (端口 5 下拉控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PL57
PL56
PL55
PL54
PL53
PL52
PL51
PL50
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (PL57~PL50): 控制位用于使能 P57~P50 引脚的下拉功能
0: 使能内部下拉
1: 禁止内部下拉
6.1.68 Bank 1 RC P6PLCR (端口 6 下拉控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PL67
PL66
PL65
PL64
PL63
PL62
PL61
PL60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (PL67~PL60): 控制位用于使能 P67~P60 引脚的下拉功能
0: 使能内部下拉
1: 禁止内部下拉
6.1.69 Bank 1 RD P789APLCR (端口 7~A下拉控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PAHPL
PALPL
P9HPL
P9LPL
P8HPL
P8LPL
P7HPL
P7LPL
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
51
EM78P528N
8-位OTP微控制器
Bit 7 (PAHPL): 控制位用于使能端口 A 高半字节(PA7~PA4)引脚的下拉功能
Bit 6 (PALPL): 控制位用于使能端口 A 低半字节(PA3~PA0)引脚的下拉功能
Bit 5 (P9HPL): 控制位用于使能端口 9 高半字节(P97~P94)引脚的下拉功能
Bit 4 (P9LPL): 控制位用于使能端口 9 低半字节(P93~P90)引脚的下拉功能
Bit 3 (P8HPL): 控制位用于使能端口 8 高半字节(P87~P84)引脚的下拉功能
Bit 2 (P8LPL): 控制位用于使能端口 8 低半字节(P83~P80)引脚的下拉功能
Bit 1 (P7HPL): 控制位用于使能端口 7 高半字节(P77~P74)引脚的下拉功能
Bit 0 (P7LPL): 控制位用于使能端口 7 低半字节(P73~P72)引脚的下拉功能
6.1.70
Bank 1 RE P5HDSCR (端口 5 高驱动/灌控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
H57
H56
H55
H54
H53
H52
H51
H50
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (H57~H50): P57~P50 高驱动/灌电流控制位
0: 使能高驱动/灌
1: 禁止高驱动/灌
6.1.71
Bank 1 RF P6HDSCR (Port 6 高驱动/灌控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
H67
H66
H65
H64
H63
H62
H61
H60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (H67~H60): P67~P60 高驱动/灌电流控制位
0: 使能高驱动/灌
1: 禁止高驱动/灌
6.1.72 Bank 1 R10 P789AHDSCR (端口 7~A 高驱动/灌控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PAHHDS
PALHDS
P9HHDS
P9LHDS
P8HHDS
P8LHDS
P7HHDS
P7LHDS
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7 (PAHHDS): 控制位用于使能端口 A 高半字节(PA7~PA4)引脚的高驱
动/灌功能
Bit 6 (PALHDS): 控制位用于使能端口 A 低半字节(PA3~PA0)引脚的高驱
动/灌功能
Bit 5 (P9HHDS): 控制位用于使能端口 9 高半字节(P97~P94)引脚的高驱
动/灌功能
Bit 4 (P9LHDS): 控制位用于使能端口 9 低半字节(P93~P90)引脚的高驱
动/灌功能
Bit 3 (P8HHDS): 控制位用于使能端口 8 高半字节(P87~P84)引脚的高驱
动/灌功能
52
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 2 (P8LHDS): 控制位用于使能端口 8 低半字节(P83~P80)引脚的高驱
动/灌功能
Bit 1 (P7HHDS): 控制位用于使能端口 7 高半字节(P77~P74)引脚的高驱
动/灌功能
Bit 0 (P7LHDS): 控制位用于使能端口 7 低半字节(P73~P72)引脚的高驱
动/灌功能
6.1.73 Bank 1 R11 P5ODCR (端口 5 漏极开路控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
OD57
OD56
OD55
OD54
OD53
OD52
OD51
OD50
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (OD57~OD50): P57~P50 漏极开路控制位
0: 禁止漏极开路
1: 使能漏极开路
6.1.74 Bank 1 R12 P6ODCR (端口 6 漏极开路控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
OD67
OD66
OD65
OD64
OD63
OD62
OD61
OD60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (OD67~OD60): P67~P60 漏极开路控制位
0: 禁止漏极开路
1: 使能漏极开路
6.1.75 Bank 1 R13 P789AODCR (端口 7~A 漏极开路控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PAHOD
PALOD
P9HOD
P9LOD
P8HOD
P8LOD
P7HOD
P7LOD
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7 (PAHOD): 控制位用于使能端口 A 高半字节(PA7~PA4)引脚的漏极
开路功能
Bit 6 (PALOD): 控制位用于使能端口 A 低半字节(PA3~PA0)引脚的漏极
开路功能
Bit 5 (P9HOD): 控制位用于使能端口 9 高半字节(P97~P94)引脚的漏极
开路功能
Bit 4 (P9LOD): 控制位用于使能端口 9 低半字节(P93~P90)引脚的漏极
开路功能
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
53
EM78P528N
8-位OTP微控制器
Bit 3 (P8HOD): 控制位用于使能端口 8 高半字节(P87~P84)引脚的漏极
开路功能
Bit 2 (P8LOD): 控制位用于使能端口 8 低半字节(P83~P80)引脚的漏极
开路功能
Bit 1 (P7HOD): 控制位用于使能端口 7 高半字节(P77~P74)引脚的漏极
开路功能
Bit 0 (P7LOD): 控制位用于使能端口 7 低半字节(P73~P72)引脚的漏极
开路功能
6.1.76 Bank 1 R33 URCR (UART 控制寄存器)
Bit 6
Bit 7
UINVEN
Bit 5
UMODE1 UMODE0
R/W
R/W
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
BRATE2
BRATE1
BRATE0
UTBE
TXE
R/W
R/W
R/W
R
R/W
R/W
Bit 7 (UINVEN): 使能 UART TXD 和 RXD 端口反向输出位
0: 禁止 TXD 和 RXD 端口反向输出
1: 使能 TXD 和 RXD 端口反向输出
Bits 6~5 (UMODE1~UMODE0): UART 模式选择位
UMODE1
UMODE0
UART 模式
0
0
7-位
0
1
8-位
1
0
9-位
1
1
预留
Bits 4~2 (BRATE2~BRATE0): 传输波特率选择
BRATE2
BRATE1
BRATE0
波特率
8 MHz
0
0
0
Fc/13
38400
0
0
1
Fc/26
19200
0
1
0
Fc/52
9600
0
1
1
Fc/104
4800
1
0
0
Fc/208
2400
1
0
1
Fc/416
1200
1
1
0
TC3
−
1
1
1
预留
Bit 1 (UTBE): UART 传送缓冲器空标志。当传送缓冲器空时置 1。当写
URTD 寄存器时自动复位到 0。当使能传送时 UTBE 位由硬件清零。UTBE
位只读。因此，在启动传送移位时写 URTD 寄存器是有必要的。
54
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bit 0 (TXE): 使能传送
0: 禁止
1: 使能
6.1.77 Bank 1 R34 URS (UART 状态寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
URTD8
EVEN
PRE
PRERR
OVERR
FMERR
URBF
RXE
W
R/W
R/W
R/W
R/W
R/W
R
R/W
Bit 7 (URTD8): UART 发送数据第 8 位。只可写
Bit 6 (EVEN): 选择奇偶校验
0: 奇校验
1: 偶校验
Bit 5 (PRE): 使能奇偶补充
0: 禁止
1: 使能
Bit 4 (PRERR): 奇偶校验错误标志，当奇偶校验出错时置 1，由软件清 0。
Bit 3 (OVERR): 超速错误标志位，当超速错误发生时置 1，由软件清 0。
Bit 2 (FMERR): 帧错误标志，当帧错误发生时置 1，由软件清 0。
Bit 1 (URBF): UART 读缓冲器满标志，当接收完一个字符时置 1，当读
URS 寄存器时自动清 0。当使能接收时 URBF 由硬件清 0。URBF 是只读
位，因此，有必要读 URS 寄存器以避免超速错误。
Bit 0 (RXE): 使能接收
0: 禁止
1: 使能
6.1.78 Bank 1 R35 URTD (UART 传送数据缓冲寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
URTD7
URTD6
URTD5
URTD4
URTD3
URTD2
URTD1
URTD0
W
W
W
W
W
W
W
W
Bits 7~0 (URTD7~URTD0): UART 传送数据缓冲器，只写。
6.1.79
Bank 1 R36 URRDL (UART 接收数据低字节缓冲寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
URRD7
URRD6
URRD5
URRD4
URRD3
URRD2
URRD1
URRD0
R
R
R
R
R
R
R
R
Bits 7~0 (URRD7~URRD0): UART 接收数据缓冲器，只读。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
55
EM78P528N
8-位OTP微控制器
6.1.80
Bank 1 R37 URRDH (UART 接收数据高字节缓冲寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
URRD8
−
−
−
−
−
−
−
R
−
−
−
−
−
−
−
Bit 7 (URRD8): UART 接收数据第 3 位，只读。
Bits 6~0: 未用，一直设为”0”。
6.1.81 Bank 1 R40 WCR (秒表定时器控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
WTE
WTSSB1
WTSSB0
−
−
−
−
−
R/W
R/W
R/W
−
−
−
−
−
Bit 7 (WTE): 秒表定时器使能位
0: 禁止
1: 使能
Bits 6~5 (WTSSB1~ WTSSB0): 秒表定时器间隔时间选择位
WTSSB1
WTSSB0
定时器间隔时间选择
定时器间隔时间选择
(LXT2=32.768kHz)
0
0
32768/Fs
1.0s
0
1
16384/Fs
0.5s
1
0
8192/Fs
0.25s
1
1
128/Fs
3.91ms
Bits 4~0: 未用，一直设为”0”。
6.1.82 Bank 1 R45 TBPTL (表指针低字节寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TB7
TB6
TB5
TB4
TB3
TB2
TB1
TB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bits 7~0 (TB7~TB0): 表指针地址第 7~0 位
6.1.83 Bank 1 R46 TBPTH (表指针高字节寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
HLB
GP1
GP0
TB12
TB11
TB10
TB9
TB8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
Bit 7(HLB): 获取机器代码的 MLB 或 LSB
Bits 6~5 (GP1~GP0): 通用读写位
Bits 4~0 (TB12~TB8): 表指针地址第 12~8 位
56
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.1.84 Bank 1 R47 STKMON (堆栈监视器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
STOV
−
−
−
STL3
STL2
STL1
STL0
R
−
−
−
R
R
R
R
Bit 7 (STOV): 栈指针溢出指示位，只读
Bits 6~4: 未用，一直设为”0”。
Bits 3~0 (STL3~STL0): 栈指针指向的位置，只读
6.1.85 Bank 1 R48 PCH (程序计数器高字节)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
−
−
−
PC12
PC11
PC10
PC9
PC8
−
−
−
R/W
R/W
R/W
R/W
R/W
Bits 7~5: 未用，一直设为”0”。
Bits 4~0 (PC12~PC8): 程序计数器高字节
6.1.86
Bank 1 R49 LVDCR (低电压侦测控制寄存器)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
LVDEN
LVDS2
LVDS1
LVDS0
LVDB
−
−
−
R/W
R/W
R/W
R/W
R
−
−
−
Bit 7 (LVDEN): 低电压侦测使能位
0: 禁止低电压侦测
1: 使能低电压侦测
Bits 6~4 (LVDS2~LVDS0): 低电压侦测电平选择位
LVDEN
LVDS2~0
1
011
1
010
1
001
1
000
0
XX
LVD 电压中断电平
LVDB
VDD < 2.2V
0
VDD > 2.2V
1
VDD < 3.3V
0
VDD > 3.3V
1
VDD < 4.0V
0
VDD > 4.0V
1
VDD < 4.5V
0
VDD > 4.5V
1
NA
1
Bit 3 (LVDB): 低电压侦测状态位，该位只读，但 VDD 引脚电压低于 LVD
电压中断电平(通过 LVDS2 ~ LVDS0 选择)时该位被清零。
0: 侦测到低电压
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
57
EM78P528N
8-位OTP微控制器
1: 未侦测到低电压或 LVD 功能禁止
Bits 2~0: 未用，一直设为”0”。
6.1.87 Bank 1 R4A~R4C: (预留)
6.1.88 Bank 0 R50~R7F, Bank 0~3 R80~RFF
所有这些都是 8 位通用寄存器。
6.2 TCC/WDT 和预分频器
有两个 8 位计数器分别用作 TCC 和 WDT 预分频器。TCCCR(Bank0 R22)
寄存器的 TPSR0~TPSR2 位用于定义 TCC 的预分频比，同样，WDTCR
(Bank0 R21)寄存器的 WPSR0~WPSR2 位用于定义 WDT 的预分频比。
每次给 TCC 赋值都将 TCC 预分频计数器清零， WDT 和其预分频计数器
会被”WDTC”和”SLEP”指令清零。图 6-3 描述了 TCC/WDT 的功能结构。
TCC 时钟源可以选择内部时钟或外部输入信号(TCC 引脚信号边沿可选
择)。如果 TCC 信号源取自内部时钟，TCC 将在每个 Fc 时钟加 1(无预分
频器)。如果 TCC 选择外部时钟输入信号作为时钟源，TCC 将在 TCC 引
脚输入信号的下降沿或上升沿加 1，TCC 引脚输入信号脉冲宽度（保持高
或低电平）必须大于 1/Fc。在休眠模式下，TCC 将停止运行。
看门狗定时器是一个独立运行的片内 RC 振荡器，在振荡器驱动电路关闭
后（例如在休眠模式），WDT 仍将保持运行。在正常模式或休眠模式期间，
WDT 溢出(如果使能)都将使器件复位。在正常模式下，在任何时候都可
通过软件设置来禁止和使能 WDT，参考 WDTCR (Bank 0 R21)寄存器的
WDTE 位设置。在没有 WDT 分频比条件下，WDT 溢出时间大约是 16 ms1
(一个振荡器启动时间周期)。
1
58
VDD=2.1~5.5V, 温度= -40°C~85°C, WDT 溢出周期= 16ms ± 10%.
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-3 TCC 和 WDT 功能结构图
6.3 I/O 端口
I/O 寄存器, Port 5~Port A 为双向三态 I/O 端口。所有引脚都可以通过软件
设为内部上拉和下拉，另外，也可由软件设置为漏极开路和高灌/驱动输
出，Port 5~8 具有唤醒和中断功能，此外，Port 5~8 还具有输入状态改变
中断功能。每个 I/O 引脚都可通过设置 I/O 控制寄存器(IOC5 ~ IOCA)定
义为“输入”或“输出”引脚。
I/O 寄存器和 I/O 控制寄存器均可读/写，Port 5 ~ Port A 的 I/O 接口电路
如图 6-4~6-7 所示。
注意: 下拉没有在图中显示
图 6-4 Port 9~A 的I/O端口和I/O控制寄存器电路
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
59
EM78P528N
8-位OTP微控制器
注意: 上/下拉和漏极开路没有在途中显示
图 6-5
/INT引脚的I/O端口和I/O控制寄存器电路
注意: 上/下拉和漏极开路没有在途中显示
图 6-6 Port 5~8 的I/O端口和I/O控制寄存器电路
60
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-7 Port 5~8 I/O输入状态改变中断/唤醒结构图
表 1 Port 5~8输入状态改变唤醒/中断功能的用法
Port 5~8输入状态改变唤醒/中断功能的用法
(I) 唤醒
(a) 休眠前
(II) 唤醒和中断
(a) 休眠前
1. 禁止 WDT
1. 禁止 WDT
2. 读 I/O 端口 (MOV R6,R6)
2. 读 I/O 端口 (MOV R6,R6)
3. 执行 "ENI" 或 "DISI"
3. 执行 "ENI" 或 "DISI"
4. 使能唤醒位(置 WUE6H =1, WUE6L =1)
4. 使能唤醒位(置WUE6H =1, WUE6L =1)
5. 执行 "SLEP" 指令
5. 使能中断 (置 ICIE =1)
(b) 唤醒后
→ 下一条指令
6. 执行 "SLEP" 指令
(b) 唤醒后
1. 如果执行 "ENI" → 中断向量 (0006H)
2. 如果执行 "DISI" → 下一条指令
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
61
EM78P528N
8-位OTP微控制器
6.4 复位和唤醒
6.4.1 复位
复位由下列事件之一引起(1) 上电复位
(2) /RESET 引脚拉低
(3) WDT 溢出(如果使能)
(4) LVR (如果使能)
在检测到复位后，器件将保持在复位状态大约 16ms2(一个振荡器启动时
间)。如果/Reset 引脚拉“低”或产生 WDT 溢出，复位产生。在 IRC 模
式下，复位时间是 WSTO 加 8clocks，高频 XTAL 模式的复位时间是 WSTO
加 510clocks。在低频 XTAL 模式，复位时间是 WSTO 加 510 clocks(副
频)。一旦复位产生，以下功能将被执行，参考图 6-8 复位控制器结构图。
z 振荡器保持运行，或开始起振
z 程序计数器(R2)全部置"0"
z 所有 I/O 端口引脚均被配置为输入模式(高阻态)
z 看门狗定时器及其预分频器清零
z 控制寄存器按表 2 列出的参数(复位后寄存器初始值状况)置位。
执行”SLEP”指令后即进入休眠(掉电)模式。当进入休眠模式后，WDT(若
使能)清零但仍保持运行。唤醒发生后，在 IRC 模式下唤醒时间是 WSTO
加 8clocks，高频 XTAL 模式的唤醒时间是 WSTO 加 510 clocks。在低频
XTAL 模式，复位时间是 WSTO 加 510 clocks(副频)。控制器可由如下事
件唤醒：
(1) /RESET 引脚的外部复位输入
(2) WDT 溢出(若使能)
(3) 外部 (/INT) 引脚状态改变(若 INTWKX 使能)
(4) Port 输入状态改变(若 ICWKPX 使能)
(5) 当 SPI 作为从器件(若 SPIWK 使能)，SPI 接收完数据
(6) 当 I2C 作为从器件(若 I2CWK 使能)，I2C 接收完数据
(7) 低电压侦测(若 LVDWK 使能)
(8) A/D 转换完成(若 ADWK 使能)
最前两个事件将使 EM78P528N 产生复位。R3 寄存器的 T 和 P 标志可用
来判定复位(唤醒)源。事件 3~8 将综合考虑程序的后续执行和全局中断
("ENI" 或"DISI" 被执行)的情况决定控制器在唤醒后是否进入到中断向
量。在”SLEP”指令前如果执行了 ENI 指令，唤醒后，指令将从地址 0X02
2
62
VDD=2.1~5.5V, 温度=-40°C~85°C, WDT 溢出周期 = 16ms ± 10%.
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
~ 0X38 各个中断向量处开始执行。如果在”SLEP”指令前执行了 DISI 指
令，唤醒后，指令将从紧接 SLEP 指令的下一条指令处开始执行。
在进入休眠模式之前仅有事件 3 至 8 之一可被使能。也就是：
[a] 如果在 SLEP 之前 WDT 被使能，EM78P528N 仅可由事件 1 或 2 唤
醒。详细请参考 6.5 章节中断部分。
[b] 如果外部(INT9~0)引脚改变用于唤醒 EM78P528N 并且 INTWKx 位在
SLEP 指令之前被使能，WDT 必须被禁止。因此，EM78P528N 仅可
由事件 3 唤醒。
[c] 如果端口输入状态改变被用于唤醒 EM78P528N 并且相应的唤醒设置
在 SLEP 指令之前被使能，WDT 必须被禁止。因此，EM78P528N 仅
可由事件 4 唤醒。
[d] 当 SPI 用作从设备，如果 Bank0 R11 寄存器的 SPIWK 位在 SLEP 指
令前被使能，则接收到数据后将唤醒 EM78P528N ，此时 WDT 必须
由软件禁止。因此，EM78P528N 仅可由事件 5 唤醒。
2
[e] 当 I C 用作从设备，如果 Bank0 R11 寄存器的 I2CWK 位在 SLEP 指
令前被使能，则接收到数据后将唤醒 EM78P528N ，此时 WDT 必须
由软件禁止。因此，EM78P528N 仅可由事件 6 唤醒。
[f] 如果低电压侦测被用于唤醒 EM78P528N 并且 Bank 0 R10 寄存器的
LVDWK 位在 SLEP 指令前被使能，WDT 必须由软件禁止。因此，
EM78P528N 仅可由事件 7 唤醒。
[g] 如果 AD 转换完成用于唤醒 EM78P528N 并且 Bank0 R2F 寄存器的
ADWK 位在 SLEP 指令前被使能，WDT 必须由软件禁止。因此，
EM78P528N 仅可由事件 8 唤醒。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
63
EM78P528N
8-位OTP微控制器
表 2 所有类型的唤醒模式和中断模式列出如下：
唤醒信
号
TCC
(用作定
时器)
TCC
(用作计
数器)
信号条件
休眠模式
DISI
空闲模式
ENI
DISI
TCIE = 0
唤醒无效
TCIE = 0
TCIE = 1
TC1/2/ TC1/2/3IE = 0
3 中断
(用作定
TC1/2/3IE = 1
时器)
TC1/2/ TC1/2/3IE = 0
3 中断
(用作计
TC1/2/3IE = 1
数器)
唤醒无效
唤醒
+
下一条指令
唤醒
+
中断向量
唤醒无效
唤醒
+
中断向量
唤醒无效
64
中断无效
中断无效
中断无效
唤醒
唤醒
中断
+
+
下一条指令
+
下一条指令中断向量
中断向量
唤醒无效
唤醒无效
WTIE = 1
中断无效
唤醒
唤醒
中断
+
+
下一条指令
+
下一条指令中断向量
中断向量
唤醒无效
唤醒
+
下一条指令
ENI
唤醒
唤醒
中断
+
+
下一条指令
+
下一条指令中断向量
中断向量
唤醒无效
唤醒无效
DISI
唤醒
唤醒
中断
+
+
下一条指令
+
下一条指令中断向量
中断向量
WTIE = 0
秒表定
时器
ENI
唤醒无效
TCIE = 1
低速模式
−
中断无效
唤醒
中断
+
下一条指令
+
中断向量
中断向量
正常模式
DISI
ENI
中断无效.
下一条指令
中断
+
中断向量
中断无效.
下一条指令
中断
+
中断向量
中断无效.
下一条指令
中断
+
中断向量
中断无效.
下一条指令
中断
+
中断向量
中断无效.
下一条指令
中断
+
中断向量
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
唤醒信号
休眠模式
信号条件
DISI
外部 INT
引脚状态
改变
AD 转换
完成
SPI
(从模式)
ENI
空闲模式
DISI
ENI
INTWKx = 0,
EXIEx = 0
唤醒无效
唤醒无效
INTWKx = 0,
EXIEx = 1
唤醒无效
唤醒无效
低速模式
DISI
ENI
中断无效
下一条指令
中断
+
中断向量
唤醒
唤醒
+
+
中断无效
下一条指令
下一条指令
唤醒
唤醒
唤醒
唤醒
中断
INTWKx = 1,
+
+
+
+
下一条指令
+
EXIEx = 1
下一条指令中断向量下一条指令中断向量
中断向量
ICWKPx = 0,
唤醒无效
唤醒无效
中断无效
PxICIE = 0
中断
ICWKPx = 0,
唤醒无效
唤醒无效
下一条指令
+
PxICIE = 1
中断向量
唤醒
唤醒
ICWKPx = 1,
+
+
中断无效
PxICIE = 0
下一条指令
下一条指令
唤醒
唤醒
唤醒
唤醒
中断
ICWKPx = 1,
+
+
+
+
下一条指令
+
PxICIE = 1
下一条指令中断向量下一条指令中断向量
中断向量
ADWK = 0,
唤醒无效
唤醒无效
中断无效
ADIE = 0
中断
ADWK = 0,
唤醒无效
唤醒无效
下一条指令
+
ADIE = 1
中断向量
唤醒
唤醒
ADWK = 1,
+
+
中断无效
ADIE = 0
下一条指令
下一条指令
唤醒
唤醒
唤醒
唤醒
中断
ADWK = 1,
+
+
+
+
下一条指令
+
ADIE = 1
下一条指令中断向量下一条指令中断向量
中断向量
SPIWK = 0,
唤醒无效
唤醒无效
中断无效
SPIE = 0
中断
SPIWK = 0,
唤醒无效
唤醒无效
下一条指令
+
SPIE = 1
中断向量
唤醒
唤醒
SPIWK = 1,
+
+
中断无效
SPIE = 0
下一条指令
下一条指令
唤醒
唤醒
唤醒
唤醒
中断
SPIWK = 1,
+
+
+
+
下一条指令
+
SPIE = 1
下一条指令中断向量下一条指令中断向量
中断向量
INTWKx = 1,
EXIEx = 0
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
正常模式
DISI
ENI
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
65
EM78P528N
8-位OTP微控制器
(续前)
唤醒信号
信号条件
休眠模式
DISI
I2C
(从模式)
UART 接
收数据缓
冲器满中
断
UART 接
收错误中
断
低电压侦
测
DISI
ENI
I2CWK=0
I2CRIE=0
唤醒无效
唤醒无效
I2CWK=0
I2CRIE=1
唤醒无效
唤醒无效
I2CWK=1
I2CRIE=0
I2CWK=1
I2CRIE=1
UART 发
送完成中
断
ENI
空闲模式
唤醒
+
下一条指令
唤醒
唤醒
+
+
下一条指
中断向量
令
DISI
ENI
中断无效
下一条指令
中断
+
中断向量
唤醒
+
中断无效
下一条指令
唤醒
唤醒
中断
+
+
下一条指令
+
下一条指
中断向量
中断向量
令
UTIE = 0
中断无效
唤醒无效
唤醒无效
唤醒无效
唤醒无效
UTIE = 1
URIE = 0
下一条指
令
中断
+
中断向量
中断无效
URIE = 1
UERRIE = 0
下一条指
令
中断
+
中断向量
中断无效
唤醒无效
唤醒无效
LVDWK = 0,
LVDIE = 0
唤醒无效
唤醒无效
LVDWK = 0,
LVDIE = 1
唤醒无效
唤醒无效
UERRIE = 1
唤醒
+
下一条指令
唤醒
+
下一条指令
唤醒
唤醒
唤醒
唤醒
LVDWK = 1,
+
+
+
+
下一条指
LVDIE = 1
下一条指令中断向量
中断向量
令
LVDWK = 1,
LVDIE = 0
低速模式
下一条指
令
中断
+
中断向量
中断无效
下一条指
令
中断
+
中断向量
中断无效
下一条指
令
中断
+
中断向量
正常模式
DISI
ENI
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
中断无效.
下一条指
令
中断
+
中断向量
低电压复
位
唤醒 + 复位
唤醒 + 复位
复位
复位
WDT 溢出
唤醒 + 复位
唤醒 + 复位
复位
复位
66
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.4.2 状态寄存器RST,T,和 P的状态
复位可由以下事件引起：
1. 上电
2. /RESET 引脚的高-低-高脉冲
3. 看门狗定时器溢出
4. LVR 发生
表 4 所列 T 和 P 值用于判定处理器是如何唤醒的，表 4 列出的事件可能
会影响 T 和 P 的状态。
表4 复位后RST, T和P的值
复位类型
T
上电
1
1
正常工作模式下/RESET引脚脉冲
*P
*P
休眠模式下/RESET引脚唤醒
1
0
正常工作模式下WDT溢出
0
*P
休眠模式下WDT溢出唤醒
0
0
休眠模式下引脚状态改变唤醒
1
P
0
*P: 复位前的状态
表5 受事件影响后的T和P状态
T
P
上电
1
1
WDTC 指令
1
1
WDT 溢出
0
*P
SLEP 指令
1
0
休眠模式下引脚状态改变唤醒
1
事件
0
*P: 复位前的状态
图 6-8 控制器复位结构图
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
67
EM78P528N
8-位OTP微控制器
表 3 复位后寄存器的初始值汇总
说明: U:未知或不需理会
P: 复位前的值
C:与代码选项一致
地址
0x00
0x01
Bank名称
Bank 0/1,
IAR
Bank 0/1,
BSR
复位类型
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
位名称
-
-
-
-
-
-
-
-
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
位名称
-
-
-
SBS0
-
-
GBS1
GBS0
上电
U
U
U
0
U
U
0
0
/RESET 和WDT
U
U
U
0
U
U
0
0
由休眠/空闲模式唤
醒
U
U
U
P
U
U
P
P
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
INT
-
-
T
P
Z
DC
C
上电
0
U
U
1
1
U
U
U
/RESET 和WDT
0
U
U
t
t
P
P
P
由休眠/空闲模式唤
醒
P
U
U
t
t
P
P
P
RSR7
RSR6
RSR5
RSR4
RSR3
RSR2
RSR1
RSR0
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
P57
P56
P55
P54
P53
P52
P51
P50
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
位名称
0x02
Bank 0/1,
PC
位名称
0x03
Bank 0/1,
SR
位名称
0x04
Bank 0/1,
RSR
位名称
0X05
68
Bank 0,
Port 5
t: 查看表4
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
复位类型
Bank名称
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
P67
P66
P65
P64
P63
P62
P61
P60
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
P77
P76
P75
P74
P73
P72
-
-
上电
0
0
0
0
0
0
U
U
/RESET 和WDT
0
0
0
0
0
0
U
U
由休眠/空闲模式唤
醒
P
P
P
P
P
P
U
U
P87
P86
P85
P84
P83
P82
P81
P80
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
P97
P96
P95
P94
P93
P92
P91
P90
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
位名称
-
PA6
PA5
PA4
PA3
PA2
PA1
PA0
上电
U
0
0
0
0
0
0
0
/RESET 和WDT
U
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
U
P
P
P
P
P
P
P
IOC57
IOC56
IOC55
IOC54
IOC53
IOC52
IOC51
IOC50
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
IOC67
IOC66
IOC65
IOC64
IOC63
IOC62
IOC61
IOC60
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
位名称
0x06
Bank 0,
Port 6
位名称
0x07
Bank 0,
Port 7
位名称
0x08
Bank 0,
Port 8
位名称
0x09
0x0A
Bank 0,
Port 9
Bank 0,
Port A
位名称
0X0B
Bank 0,
IOCR5
位名称
0x0C
Bank 0,
IOCR6
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
69
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
IOC77
IOC76
IOC75
IOC74
IOC73
IOC72
-
-
上电
1
1
1
1
1
1
U
U
/RESET 和WDT
1
1
1
1
1
1
U
U
由休眠/空闲模式唤
醒
P
P
P
P
P
P
U
U
IDLE
CPUS
-
-
-
-
RCM1
RCM0
上电
1
1
U
U
U
U
C
C
/RESET 和WDT
1
1
U
U
U
U
C
C
由休眠/空闲模式唤
醒
P
P
U
U
U
U
P
P
EIES0
-
-
位名称
0X0D
Bank 0,
IOCR7
位名称
0x0E
Bank 0,
OMCR
位名称
0x0F
0x10
0x11
Bank 0,
EIESCR
Bank 0,
WUCR1
Bank 0,
WUCR2
上电
1
1
1
1
1
1
U
U
/RESET 和WDT
1
1
1
1
1
1
U
U
由休眠/空闲模式唤
醒
P
P
P
P
P
P
U
U
位名称
-
-
-
-
上电
U
U
0
0
0
0
U
U
/RESET 和WDT
U
U
0
0
0
0
U
U
由休眠/空闲模式唤
醒
U
U
P
P
P
P
U
U
位名称
-
-
-
-
-
-
上电
U
U
U
U
0
0
U
U
/RESET 和WDT
U
U
U
U
0
0
U
U
由休眠/空闲模式唤
醒
U
U
U
U
P
P
U
U
位名称
0x12
0X14
70
EIES98 EIES76 EIES54 EIES32 EIES1
LVDWK ADWK INTWK1 INTWK0
ICWKP8 ICWKP7 ICWKP6 ICWKP5
SPIWK I2CWK
INTWK9 INTWK7 INTWK5 INTWK3
8
6
4
2
Bank 0,
上电
0
0
0
0
0
0
0
0
WUCR3
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
R
P
P
P
P
P
P
位名称
-
-
LVDSF
ADSF
WTSF
TCSF
上电
U
U
0
0
0
0
0
0
/RESET 和WDT
U
U
0
0
0
0
0
0
由休眠/空闲模式唤
醒
U
U
P
P
P
P
P
P
Bank 0,
SFR1
EXSF1 EXSF0
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
0X15
0X17
复位类型
Bank名称
Bank 0,
SFR2
Bank 0,
SFR4
Bit 7
Bit 6
Bit 4
Bit 3
Bit 2
位名称
-
-
UERRSF URSF
UTSF
TC3SF
上电
U
U
0
0
0
0
0
0
/RESET 和WDT
U
U
0
0
0
0
0
0
由休眠/空闲模式唤
醒
U
U
P
P
P
P
P
P
位名称
-
-
-
-
上电
U
U
U
U
0
0
0
0
/RESET 和WDT
U
U
U
U
0
0
0
0
由休眠/空闲模式唤
醒
U
U
U
U
P
P
P
P
位名称
0X18
0X1B
0X1C
0X1E
Bank 0,
SFR5
Bank 0,
IMR1
Bank 0,
IMR2
Bank 0,
IMR4
0X1F
IMR5
EXSF9 EXSF8 EXSF7
Bit 1
Bit 0
TC2SF TC1SF
SPISF I2CSTPSF I2CRSF I2CTSF
EXSF6 EXSF5
EXSF4
EXSF3 EXSF2
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
位名称
-
-
LVDIE
ADIE
EXIE1
EXIE0
WTIE
TCIE
上电
U
U
0
0
0
0
0
0
/RESET 和WDT
U
U
0
0
0
0
0
0
由休眠/空闲模式唤
醒
U
U
P
P
P
P
P
P
位名称
-
-
UERRSF
URIE
UTIE
TC3IE
TC2IE
TC1IE
上电
U
U
0
0
0
0
0
0
/RESET 和WDT
U
U
0
0
0
0
0
0
由休眠/空闲模式唤
醒
U
U
P
P
P
P
P
P
位名称
-
-
-
-
上电
U
U
U
U
0
0
0
0
/RESET 和WDT
U
U
U
U
0
0
0
0
由休眠/空闲模式唤
醒
U
U
U
U
P
P
P
P
EXIE9
EXIE8
EXIE7
EXIE6
EXIE5
EXIE4
EXIE3
EXIE2
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式唤
醒
P
P
P
P
P
P
P
P
位名称
Bank 0,
Bit 5
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
SPIIE I2CSTPIE I2CRIE I2CTIE
71
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
Bit 7
Bit 6
Bit 5
Bit 4
WDTE
-
-
-
上电
0
U
U
U
0
0
0
0
/RESET 和WDT
0
U
U
U
0
0
0
0
由休眠/空闲模式
唤醒
P
U
U
U
P
P
P
P
位名称
-
TCCS
TS
TE
PSTE
TPSR2
上电
U
0
0
0
0
0
0
0
/RESET 和WDT
U
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
U
P
P
P
P
P
P
P
TCC7
TCC6
TCC5
TCC4
TCC3
TCC2
TCC1
TCC0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X21
0X22
Bank 0,
WDTCR
Bank 0,
TCCR
位名称
0X23
Bank 0,
TCCD
位名称
0X24
Bank 0,
TC1CR1
0X25
TC1CR2
0X26
TC1DA
0X27
72
TC1DB
Bit 0
PSWE WPSR2 WPSR1 WPSR0
TPSR1 TPSR0
TC1RC TC1SS1 TC1MOD TC1FF TC1OMS TC1IS1 TC1IS0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
TC1M2 TC1M1 TC1M0 TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
Bank 0,
Bit 1
0
位名称
Bank 0,
Bit 2
上电
位名称
Bank 0,
TC1S
Bit 3
TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
复位类型
Bank名称
位名称
0X28
Bank 0,
TC2CR1
0X29
TC2CR2
Bank 0,
TC2DA
0X2B
TC2DB
0X2C
TC3CR1
0X2D
TC3CR2
Bank 0,
TC3DA
Bit 1
Bit 0
TC2FF TC2OMS TC2IS1 TC2IS0
0
0
0
0
/RESET 和WDT
0
0
0
U
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
U
P
P
P
P
TC2M2 TC2M1 TC2M0 TC2SS0 TC2CK3 TC2CK2 TC2CK1 TC2CK0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
TC3S
TC3RC TC3SS1
-
TC3FF TC3OMS TC3IS1 TC3IS0
上电
0
0
0
U
0
0
0
0
/RESET 和WDT
0
0
0
U
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
U
P
P
P
P
TC3M2 TC3M1 TC3M0 TC3SS0 TC3CK3 TC3CK2 TC3CK1 TC3CK0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X2E
Bit 2
U
位名称
Bank 0,
-
Bit 3
0
位名称
Bank 0,
TC2RC TC2SS1
Bit 4
0
位名称
Bank 0,
Bit 5
0
位名称
0X2A
TC2S
Bit 6
上电
位名称
Bank 0,
Bit 7
TC3DA7 TC3DA6 TC3DA5 TC3DA4 TC3DA3 TC3DA2 TC3DA1 TC3DA0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
73
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
位名称
0X2F
Bank 0,
TC3DB
0X35
74
Bit 2
Bit 1
Bit 0
TC3DB7 TC3DB6 TC3DB5 TC3DB4 TC3DB3 TC3DB2 TC3DB1 TC3DB0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
Strobe/
Pend
IMS
ISS
STOP
SAR_
EMPTY
ACK
FULL
EMPTY
Bank 0,
上电
0
0
0
0
1
0
0
1
I2CCR1
/RESET 和WDT
0
0
0
0
1
0
0
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
I2CBF
GCEN
-
BBF
-
I2CEN
上电
0
0
U
0
0
0
U
0
/RESET 和WDT
0
0
U
0
0
0
U
0
由休眠/空闲模式
唤醒
P
P
U
P
P
P
U
P
SA6
SA5
SA4
SA3
SA2
SA1
SA0
IRW
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
DA7
DA6
DA5
DA4
DA3
DA2
DA1
DA0
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
-
-
-
-
-
-
DA9
DA8
上电
U
U
U
U
U
U
1
1
/RESET 和WDT
U
U
U
U
U
U
1
1
由休眠/空闲模式
唤醒
U
U
U
U
U
U
P
P
Bank 0,
I2CCR2
Bank 0,
I2CSA
Bank 0,
I2CDB
位名称
0X34
Bit 3
0
位名称
0X33
Bit 4
0
位名称
0X32
Bit 5
0
位名称
0X31
Bit 6
上电
位名称
0X30
Bit 7
Bank 0,
I2CDAL
Bank 0,
I2CDAH
I2CTS1 I2CTS0
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
复位类型
Bank名称
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
CES
SPIE
SRO
SSE
SDOC
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
DORD
TD1
TD0
-
OD3
OD4
-
RBF
上电
0
0
0
U
0
0
U
0
/RESET 和WDT
0
0
0
U
0
0
U
0
由休眠/空闲模式
唤醒
P
P
P
U
P
P
U
P
SRB7
SRB6
SRB5
SRB4
SRB3
SRB2
SRB1
SRB0
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
SWB7
SWB6
SWB5
SWB4
SWB3
SWB2
SWB1
SWB0
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
CKR2
CKR1
CKR0
ADRUN
ADP
ADOM
SHS1
SHS0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
-
-
ADIM
ADCMS
VPIS1
VPIS0
VREFP
-
上电
U
U
0
0
0
0
0
U
/RESET 和WDT
U
U
0
0
0
0
0
U
由休眠/空闲模式
唤醒
U
U
P
P
P
P
P
U
位名称
-
-
-
ADIS4
ADIS3
ADIS2
ADIS1
ADIS0
上电
U
U
U
0
0
0
0
0
/RESET 和WDT
U
U
U
0
0
0
0
0
由休眠/空闲模式
唤醒
U
U
U
P
P
P
P
P
位名称
0X36
Bank 0,
SPICR
位名称
0X37
Bank 0,
SPIS
位名称
0X38
Bank 0,
SPIR
位名称
0X39
Bank 0,
SPIW
位名称
0X3E
0X3F
0X40
Bank 0,
ADCR1
Bank 0,
ADCR2
Bank 0,
ADISR
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
Bit 2
Bit 1
Bit 0
SBRS2 SBRS1 SBRS0
75
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
ADE7
ADE6
ADE5
ADE4
ADE3
ADE2
ADE1
ADE0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
-
ADE14
ADE13
ADE12
ADE11
ADE10
ADE9
ADE8
上电
U
0
0
0
0
0
0
0
/RESET 和WDT
U
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
U
P
P
P
P
P
P
P
ADD7
ADD6
ADD5
ADD4
ADD3
ADD2
ADD1
ADD0
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
U
U
U
U
U
U
U
U
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
ADD15
ADD14
ADD13
ADD12
ADD11
ADD10
ADD9
ADD8
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
U
U
U
U
U
U
U
U
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X41
0X42
Bank 0,
ADER1
Bank 0,
ADER2
位名称
0X43
Bank 0,
ADDL
位名称
0X44
Bank 0,
ADDH
位名称
0X45
Bank 0,
ADCVL
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X46
Bank 0,
ADCVH
0X48
76
LCDCR1
ADCV15 ADCV14 ADCV13 ADCV12 ADCV11 ADCV10 ADCV9 ADCV8
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
-
BS
DS1
DS0
LCDF1
LCDF0
位名称
Bank 0,
ADCV7 ADCV6 ADCV5 ADCV4 ADCV3 ADCV2 ADCV1 ADCV0
LCDEN LCDTYPE
上电
0
0
U
0
0
0
0
0
/RESET 和WDT
0
0
U
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
U
P
P
P
P
P
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
0X49
0X4A
0X4B
复位类型
Bank名称
Bank 0,
LCDCR2
Bank 0,
LCDCR3
Bank 0,
LCDADDR
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
位名称
-
RBS1
RBS0
DYMEN
-
-
BF1
BF0
上电
U
0
0
0
U
U
0
0
/RESET 和WDT
U
0
0
0
U
U
0
0
由休眠/空闲模式
唤醒
U
P
P
P
U
U
P
P
位名称
-
-
-
-
-
上电
U
U
U
U
U
0
0
0
/RESET 和WDT
U
U
U
U
U
0
0
0
由休眠/空闲模式
唤醒
U
U
U
U
U
P
P
P
位名称
-
-
-
LCDA4
LCDA3
LCDA2
上电
U
U
U
0
0
0
0
0
/RESET 和WDT
U
U
U
0
0
0
0
0
由休眠/空闲模式
唤醒
U
U
U
P
P
P
P
P
位名称
0X4C
0X4D
LCDD7 LCDD6 LCDD5 LCDD4 LCDD3 LCDD2 LCDD1 LCDD0
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
-
上电
U
0
0
0
U
0
0
0
/RESET 和WDT
U
0
0
0
U
0
0
0
由休眠/空闲模式
唤醒
U
P
P
P
U
P
P
P
SEG7
SEG6
SEG5
SEG4
SEG3
SEG2
SEG1
SEG0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG9
SEG8
上电
0
0
0
0
0
0
0
0
LCDSCR2 /RESET 和WDT
由休眠/空闲模式
唤醒
0
0
0
0
0
0
0
0
P
P
P
P
P
P
P
P
LCDCCR
Bank 0,
LCDSCR0
Bank 0,
LCDSCR1
位名称
0X4F
LCDA1 LCDA0
上电
Bank 0,
位名称
0X4E
LCDCC2 LCDCC1 LCDCC0
Bank 0,
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
LCDSM2 LCDSM1 LCDSM0
-
LCDCM2 LCDCM1 LCDCM0
77
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
IOC87
IOC86
IOC85
IOC84
IOC83
IOC82
IOC81
IOC80
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
IOC97
IOC96
IOC95
IOC94
IOC93
IOC92
IOC91
IOC90
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
-
IOCA6
IOCA5
IOCA4
IOCA3
IOCA2
IOCA1
IOCA0
上电
U
1
1
1
1
1
1
1
/RESET 和WDT
U
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
U
P
P
P
P
P
P
P
PH57
PH56
PH55
PH54
PH53
PH52
PH51
PH50
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
PH67
PH66
PH65
PH64
PH63
PH62
PH61
PH60
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X05
Bank 1,
IOCR8
位名称
0X06
0X07
Bank 1,
IOCR9
Bank 1,
IOCRA
位名称
0X08
Bank 1,
P5PHCR
位名称
0X09
Bank 1,
P6PHCR
位名称
上电
1
1
1
1
1
1
1
1
P789APHC /RESET 和WDT
R
由休眠/空闲模式
唤醒
1
1
1
1
1
1
1
1
P
P
P
P
P
P
P
P
PL57
PL56
PL55
PL54
PL53
PL52
PL51
PL50
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
Bank 1,
0X0A
位名称
0X0B
78
PAHPH PALPH P9HPH P9LPH P8HPH P8LPH P7HPH P7LPH
Bank 1,
P5PLCR
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
复位类型
Bank名称
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
PL67
PL66
PL65
PL64
PL63
PL62
PL61
PL60
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
PAHPL
PALPL
P9HPL
P9LPL
P8HPL
P8LPL
P7HPL
P7LPL
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
P
P
P
P
P
P
P
P
位名称
0X0C
Bank 1,
P6PLCR
位名称
0X0D
Bank 1,
上电
P789APLCR /RESET 和WDT
由休眠/空闲模式
唤醒
位名称
0X0E
Bank 1,
P5HDSCR
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X0F
Bank 1,
P6HDSCR
0X10
P6HDSCR
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
Bank 1,
P5ODCR
1
1
1
1
1
1
1
1
/RESET 和WDT
1
1
1
1
1
1
1
1
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
OD57
OD56
OD55
OD54
OD53
OD52
OD51
OD50
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
OD67
OD66
OD65
OD64
OD63
OD62
OD61
OD60
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X12
Bank 1,
P6ODCR
PAHHDS PALHDS P9HHDS P9LHDS P8HHDS P8LHDS P7HHDS P7LHDS
上电
位名称
0X11
HDS67 HDS66 HDS65 HDS64 HDS63 HDS62 HDS61 HDS60
上电
位名称
Bank 1,
HDS57 HDS56 HDS55 HDS54 HDS53 HDS52 HDS51 HDS50
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
79
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
位名称
0X13
Bank 1,
上电
P789AODCR /RESET 和WDT
由休眠/空闲模式
唤醒
位名称
0X33
Bank 1,
URCR
Bank 1,
URS
0X35
URTD
Bank 1,
URRDL
0X37
URRDH
0X40
80
WCR
Bit 2
Bit 1
Bit 0
PAHOD PALOD P9HOD P9LOD P8HOD P8LOD P7HOD P7LOD
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
P
P
P
P
P
P
P
P
UTBE
TXE
UINVEN UMODE1 UMODE0 BRATE2 BRATE1 BRATE0
0
0
0
1
0
/RESET 和WDT
0
0
0
0
0
0
1
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
URTD8
EVEN
PRE
URBF
RXE
上电
U
0
0
0
0
0
0
0
/RESET 和WDT
P
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
PRERR OVERR FMERR
URTD7 URTD6 URTD5 URTD4 URTD3 URTD2 URTD1 URTD0
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
URRD7 URRD6 URRD5 URRD4 URRD3 URRD2 URRD1 URRD0
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
URRD8
-
-
-
-
-
-
-
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
U
U
U
U
U
U
U
由休眠/空闲模式
唤醒
P
U
U
U
U
U
U
U
-
-
-
-
-
位名称
Bank 1,
Bit 3
0
位名称
Bank 1,
Bit 4
0
位名称
0X36
Bit 5
0
位名称
Bank 1,
Bit 6
上电
位名称
0X34
Bit 7
WTE
WTSSB1 WTSSB0
上电
0
0
0
U
U
U
U
U
/RESET 和WDT
0
0
0
U
U
U
U
U
由休眠/空闲模式
唤醒
P
P
P
U
U
U
U
U
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
(续前)
地址
复位类型
Bank名称
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
TB7
TB6
TB5
TB4
TB3
TB2
TB1
TB0
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
HLB
GP1
GP0
TB12
TB11
TB10
TB9
TB8
上电
0
0
0
0
0
0
0
0
/RESET 和WDT
0
0
0
0
0
0
0
0
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
STOV
-
-
-
STL3
STL2
STL1
STL0
上电
0
U
U
U
0
0
0
0
/RESET 和WDT
0
U
U
U
0
0
0
0
由休眠/空闲模式
唤醒
P
U
U
U
P
P
P
P
位名称
-
-
-
PC12
PC11
PC10
PC9
PC8
上电
U
U
U
0
0
0
0
0
/RESET 和WDT
U
U
U
0
0
0
0
0
由休眠/空闲模式
唤醒
U
U
U
P
P
P
P
P
LVDEN
LVDS2
LVDS1
LVDS0
LVDB
-
-
-
上电
0
0
0
0
1
U
U
U
/RESET 和WDT
0
0
0
0
1
U
U
U
由休眠/空闲模式
唤醒
P
P
P
P
P
U
U
U
NRHL
NRE
ADFM
-
-
位名称
0X45
Bank 1,
TBPTL
位名称
0X46
Bank 1,
TBPTH
位名称
0X47
0X48
Bank 1,
STKMON
Bank 1,
PCH
位名称
0X49
Bank 1,
LVDCR
位名称
0X4A
Bank 1,
COBS1
0X4B
COBS2
RESETEN ENWDT
上电
1
1
1
1
1
1
U
U
/RESET 和WDT
P
P
P
P
P
P
U
U
由休眠/空闲模式
唤醒
P
P
P
P
P
P
U
U
C5
C4
C3
C2
C1
C0
位名称
Bank 1,
HLFS
IRCPSS IRCIRS
上电
1
1
1
1
1
1
1
1
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
81
EM78P528N
8-位OTP微控制器
(续前)
地址
Bank名称
复位类型
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
I2COPT
-
FSS1
FSS0
SC3
SC2
SC1
SC0
上电
1
U
1
1
1
1
1
1
/RESET 和WDT
P
U
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
U
P
P
P
P
P
P
位名称
-
-
-
-
-
-
-
-
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
-
-
-
-
-
-
-
-
上电
U
U
U
U
U
U
U
U
/RESET 和WDT
P
P
P
P
P
P
P
P
由休眠/空闲模式
唤醒
P
P
P
P
P
P
P
P
位名称
0X4C
0X50
~
0X7F
0X80
~
0XFF
Bank 1,
COBS3
Bank 0,
R50~R7F
Bank 0~3,
R80~RFF
6.5 中断
EM78P528N 有下表所列的 25 个中断 (11 个外部，14 个内部)
中断源
使能条件
中断标志
中断向量
优先级
复位
-
-
0
高0
外部
INT
ENI + EXIE=1
EXSF
2
1
外部
引脚状态改变
ENI +ICIE=1
ICSF
4
2
内部
TCC
ENI + TCIE=1
TCSF
6
3
内部
LVD
ENI+LVDEN &
LVDIE=1
LVDSF
8
4
内部
SPI
ENI + SPIIE=1
SPISF
C
5
内部
AD
ENI + ADIE=1
ADSF
10
6
内部
TC1(TCXDA)
ENI + TC1IE=1
TC1SF
12
7
内部
I2C 发送
ENI+ I2CTIE
I2CTSF
1A
8
内部
I2C 接收
ENI+ I2CRIE
I2CRSF
1C
9
内部
I2CSTOP
ENI+ I2CSTPIE
I2CSTPSF
1E
10
内部
TC2(TCXDA)
ENI + TC2IE=1
TC2SF
22
11
内部
TC3(TCXDA)
ENI + TC3IE=1
TC3SF
28
12
内部
UART 接收错误
ENI+UERRIE=1
UERRSF
2E
13
内部
UART 接收
ENI + URIE=1
URSF
30
14
内部
UART 发送
ENI + UTIE=1
UTSF
32
15
内部
秒定时器
ENI+WTIE=1
WTSF
38
16
内部/外部
82
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bank0 R14~R18 是中断状态寄存器，其相关标志位记录相应中断请求。
Bank0 R1B~R1F 是中断屏蔽寄存器。全局中断由 ENI 指令使能，由 DISI
指令禁止。当某个中断产生（若此中断使能），下一条指令将跳转到各相
应中断向量地址。中断标志位在离开中断服务子程序或使能中断前必须由
指令清零以避免中断嵌套。
不论其中断屏蔽位状态或 ENI 是否被执行，中断状态寄存器的标志（ICSF
位除外）均会置位。RETI 指令结束中断服务子程序并且使能全局中断（等
同执行 ENI）。
外部中断配备有数字噪声抑制电路（输入脉冲低于 4 个系统时钟周期被当
作噪声而滤除），但是在低频 XTAL 振荡模式（LXT）下，噪声抑制电路
将被禁止。当一个中断由外部中断（若使能）引脚脉冲（下降沿）触发产
生时，下一条指令将跳转到 0X02H 处执行。.
在执行中断服务子程序前，ACC，R3 和 R4 寄存器的内容将会由硬件自
动保存，如果有另外一个中断产生，ACC，R3 和 R4 寄存器将由新中断
取代。中断服务子程序结束后，ACC，R3 和 R4 将被还原。
VDD
D
/IRQn
PR Q
CLK
CL
Q
RFRD
IRQn
.
.
IRQm
ISR
INT
ENI / DISI
Q PR
IOD
D
CLK
Q
CL
IOCFWR
IMR
/RESET
IOCFRD
RFWR
图 6-9a 中断输入电路
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
83
EM78P528N
8-位OTP微控制器
图 6-9b 中断备份框图
6.6 A/D 转换器
R_BANK Address
Bank 0
Bank 0
0x3E
0x3F
Name
ADCR1
ADCR2
Bank 0
0x40
ADISR
Bank 0
0x41
ADER
Bank 0
0x42
ADER2
Bank 0
0x43
ADDL
Bank 0
0x44
ADDH
Bank 0
0x45
ADCDL
Bank 0
Bank 0
Bank 0
Bank 0
84
0x46
0x10
0x15
0x1B
ADCDH
WUCR2
SFR1
IMR1
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
CKR2
CKR1
CKR0
ADRUN
ADP
ADOM
SHS1
SHS0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
-
ADIM
ADCMS
VPIS1
VPIS0
VREFP
-
-
-
R/W
R/W
R/W
R/W
R/W
-
-
-
-
ADIS4
ADIS3
ADIS2
ADIS1
ADIS0
-
-
-
R/W
R/W
R/W
R/W
R/W
ADE7
ADE6
ADE5
ADE4
ADE3
ADE2
ADE1
ADE0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
ADE14
ADE13
ADE12
ADE11
ADE10
ADE9
ADE8
-
R/W
R/W
R/W
R/W
R/W
R/W
R/W
ADD7
ADD6
ADD5
ADD4
ADD3
ADD2
ADD1
ADD0
R
R
R
R
R
R
R
R
ADD15
ADD14
ADD13
ADD12
ADD11
ADD10
ADD9
ADD8
R
R
R
R
R
R
R
R
ADCV7
ADCV6
ADCV5
ADCV4
ADCV3
ADCV2
ADCV1
ADCV0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
ADCV15 ADCV14 ADCV13 ADCV12 ADCV11 ADCV10 ADCV9
R/W
ADCV8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
-
-
ADWK
-
-
-
-
-
-
-
R/W
-
-
-
-
-
-
-
ADSF
-
-
-
-
-
-
-
R/W
-
-
-
-
-
-
-
ADIE
-
-
-
-
-
-
-
R/W
-
-
-
-
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-10 AD 转换器功能结构图
此为 12 位分辨率逐次逼近式模数转换器(SAR ADC)，SAR ADC 有两种
参考电压，模拟参考电压可通过设置 ADCR2 寄存器的 VREFP 和 VPIS1
~0 位选择内部 AVDD、内部电压源或外部输入引脚。连接到外部参考电
压比使用内部 AVDD 转换的 AD 值更精确。
6.6.1 ADC 数据寄存器
A/D 转换完成后，转换结果加载到 ADDH 和 ADDL。如果 ADIE 使能，ADSF
置位。
6.6.2 A/D 采样时间
逐次逼近式 AD 转换器的精度、线性、速率由 ADC 的特性决定。源阻抗
和内部采样电阻直接影响采样保持电容充电所需时间。在应用程序里控制
采样时间长度以满足特定精度的需要。Vdd=5V 时，建议模拟源阻抗最大
为 10KΩ。模拟输入通道选定后，在转换开始前应先满足等待时间。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
85
EM78P528N
8-位OTP微控制器
6.6.3
A/D 转换时间
CKR2~0 用以选择转换时间(TAD)，这样允许 MCU 在不牺牲 A/D 转换精度
的条件下工作在最高频率下。下表显示了 TAD 和最高工作频率之间的关
系。TAD 在 3V~5.5V 下为 0.5us，在 2.5V~3V 下为 2us。
VDD = 3V ~ 5.5V (TAD 为 0.5 µs)
系统
模式
正常模式
低速模式
CKR[2:0]
ADC 运转时钟
(FAD = 1 / TAD)
最大主频
(VDD = 3V ~ 5.5V)
一个字节转换时间
000
FMain / 16
16 MHz
21 µs
001
FMain / 8
16 MHz
10.5 µs
010
FMain / 4
8 MHz
10.5 µs
011
FMain / 2
4 MHz
10.5 µs
100
FMain / 64
16 MHz
84 µs
101
FMain / 32
16 MHz
42 µs
110
FMain / 1
2 MHz
10.5 µs
111
FSub
32.768 kHz
640 µs
xxx
FSub
32.768 kHz
640 µs
(SHS1~0 = 10*)
*转换时间 =采样和保持 (SHS[1:0]=10, 8 * TAD) + 12 * 位转换时间(12 * TAD) + 设置 ADSTART 位
和第一个 TAD 启动之间的延迟时间
VDD = 2.5V ~ 3V (TAD 为 2 µs)
系统
模式
正常模式
低速模式
最大主频
一个字节转换时间
(VDD = 2.5V ~ 3V)
(SHS[1:0] = 10*)
CKR[2:0]
ADC 运转时钟
(FAD = 1 / TAD)
000
FMain / 16
8 MHz
42 µs
001
FMain / 8
4 MHz
42 µs
010
FMain / 4
2 MHz
42 µs
011
FMain / 2
1 MHz
42 µs
100
FMain / 64
16 MHz
84 µs
101
FMain / 32
16 MHz
42 µs
110
FMain / 1
0.5 MHz
42 µs
111
FSub
32.768 kHz
640 µs
xxx
FSub
32.768 kHz
640 µs
*转换时间 =采样和保持 (SHS[1:0]=10, 8 * TAD) + 12 * 位转换时间(12 * TAD) + 设置 ADSTART 位
和第一个 TAD 启(0.5*TAD)启动之间的延迟时间
6.6.4
休眠期间的ADC运行
为了获得更精确的 ADC 值和减少功耗，AD 转换在休眠模式下保持运行。
当执行 SLEP 指令，除了振荡器、TCC、TC1~3 和 AD 转换器外，所有
的 MCU 操作都会停止。
86
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
通过以下情况判断AD转换已经完成:
1. Bank 0-R3E 寄存器的ADRUN位被清“0”。
2. Bank 0-R15寄存器的ADSF位置“1”。
3. 从ADC转换唤醒（在休眠模式期间它保持运行），Bank 0-R10寄存器
的ADWK位置“1”。
4. 如果Bank0-R1B 的ADIE位使能并执行DISI指令，唤醒后执行下一条指令。
5. 如果Bank 0-R1B 的ADIE位使能并执行ENI指令，唤醒并进入中断向量。
6. 如果Bank 0-R1B 的ADIE位使能并执行ENI指令，进入中断向量。
当转换结束后，转换的结果载入 ADDL 和 ADDH 寄存器中。如果 ADWK
使能，单片机将被唤醒。否则，无论 ADPD 位的状态如何，AD 转换器都
被关闭。
6.6.5 编程步骤/注意事项
按以下步骤可获得ADC数据：
1. 写15位(ADE14~0)值到Bank 0-R41~R42 (ADER1~2)寄存器以定义
P60~P61, P63~P67 ,P72~P73和 P90~P95的特性(数字I/O引脚，模
拟信道，或参考电压引脚)。
2. 设置Bank 0-R3E/ADCON寄存器以配置AD模块
a) 选择ADC输入通道 (ADIS4~0)
b) 定义AD转换时钟比(CKR2~0)
c) 选择ADC参考电压VREFS的输入源
d) 置ADPD位为“1”，开始采样
3. 若使用唤醒功能，置ADWK 位为“1”。
4. 若使用中断功能，置ADIE位为“1”。
5. 若使用中断功能，下"ENI"指令。
6. 置ADRUN位为“1”。
7. 下"SLEP"指令或循环检测。
8. 等待唤醒或ADRUN位清除（值为零），状态标志（ADSF）置“1”或ADC
中断发生。
9. 读转换数据寄存器ADDL和ADDH的值。如果此时ADC输入通道变化，
ADDL和ADDH的值可被清“0”。
10. 清除状态标志位（ADSF）。
11. 根据需要，进行下一个转换程序，跳到步骤1或步骤2。下一次采样
开始前，至少等待2个TAD 。换言之，设置ADRUN＝1必须在设置
ADPD＝1之后，它们之间的时间差也是2个TAD 。
注意
为了获得准确的值，必须避免AD转换期间I/O引脚有任何数据传输。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
87
EM78P528N
8-位OTP微控制器
6.6.6 侦测内部VDD的编程步骤
在运行时 VDD 被侦测，如前面章节所述，不同在于 ADC 转换启动前 VDD
的首次检测已准备好了，因此，侦测 VDD 时：
在启动 AD 转换器运行前需注意通道是否切换到了 1/4VDD 通道，分压器
是否启动，那么 AD 就可开始转换了。需注意以下几点，VDD 引脚上加
电容可增加转换值的精度，多转换几次取平均值或取最后几次数据以增加
数据的可靠性。
通常需注意地是，在 VDD 侦测前，不要将通道切换到 1/4VDD 通道，此
时它已经有 DC 电流损耗了，须将其切换至其他多路模拟转换器通道，这
样它将会关闭电阻分压器，以上请用户注意。
图 6-11 ADC 和 VDD 侦测器结构图
6.6.7
演示程式实例
A. 定义系统控制寄存器
IAR
SR
WUCR2
SFR1
IMR1
==
==
==
==
==
0X00
0X03
0x10
0x15
0x1B
;
;
;
;
;
间接寻址寄存器
状态寄存器
唤醒控制寄存器2
中断状态标志寄存器1
中断屏蔽寄存器1
B. 定义 I/O 控制寄存器
PORT6
PORT7
PORT9
IOCR6
88
==
==
==
==
0X06
0X07
0X09
0x0C
; I/O Port 6 控制寄存器
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
IOCR7 == 0x0D
IOCR9 == 0x06
; I/O Port 7 控制寄存器
; I/O Port 9 控制寄存器(Bank 1)
C. ADC 控制寄存器
ADCR1 == 0x3E
ADISR == 0x40
ADDH == 0x44
ADDL == 0x45
;
;
;
;
;
7
6
5
4
CKR1 CKR1 CKR0 ADRUN
ADC 输入选择寄存器
ADC 转换结果 [11:8]位
ADC 转换结果 [7:0]位
3
ADP
2
ADOM
1
0
SHS1 SHS0
D. 定义 ADCR1 寄存器中的位
ADP
== 0x3
ADRUN == 0x4
; ADC 电源模式
; 该位设好后 ADC 开始执行
E. 程序开始
ORG
JMP
0
INITIAL
; 初始地址
;
ORG 0x12
; ADC 中断向量
JMP CLRRE
;
;(用户程序)
;
CLRRE:
MOV A, SFR1
AND A, @0BXXX0XXXX ; 清 ADSF 位, “X” 为看实际应用选择0或1
MOV SFR1, A
BS
ADCR1, ADRUN ; 如果需要则启动 AD 转换
RETI
INITIAL:
MOV A, @0B00000001
MOV ADISR, A
MOV A, @0B00001000
MOV ADCR1, A
En_ADC:
MOV A, @0BXXXXXX1X
MOV IOCR7, A
MOV
MOV
MOV
MOV
ENI
BS
; 定义 P71 为模拟输入
; 选择 P71 为模拟输入通道开AD电源
;设置时钟频率为fosc/16
;定义 P71 为输入口, 其它口看实际情况
A, @0BXXX1XXXX ;
;
WUCR2, A
A, @0BXXX1XXXX ;
;
IMR1, A
;
ADCON, ADRUN
使能ADC的唤醒功能位ADWE, “X”
为看实际应用
使能ADC的中断功能位ADIE,
“X” 为看实际应用
使能中断
; 运行 ADC
; 如果使用中断功能,以下三行可以忽略
;如果 Sleep:
SLEP
;
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
89
EM78P528N
8-位OTP微控制器
;(用户程式部分)
;或
;轮询:
POLLING:
JBC ADCR1, ADRUN
JMP POLLING
;
;(用户程序)
; 持续检查 ADRUN;
; ADRUN 在 AD 转换完成后会被清0
6.7 定时器
EM78P528N 有三个定时器，定时器 2 和定时器 3 为 8 位加计数器，定时
器 1 可作为一个 8 位加计数器或和定时器 2 叠加成为一个 16 位加计数器。
如果定时器 1 用作 16 位加计数器，定时器 2 的电路资源已被使用，此时
定时器 2 不能用了。
R_BANK
地址
名称
Bank 0
0x24
TC1CR1
Bank 0
0x25
TC1CR2
Bank 0
Bank 0
Bank 0
Bank 0
0x26
0x27
0x28
0x29
TC1DA
TC1DB
TC2CR1
TC2CR2
Bank 0
0x3A
TC2DA
Bank 0
0x3B
TC2DB
Bank 0
0x3C
TC3CR1
Bank 0
0x3D
TC3CR2
Bank 0
0x3E
TC3DA
Bank 0
0x3F
TC3DB
Bank 0
Bank 0
90
0x16
0x1C
SFR2
IMR2
Bit 7
Bit 6
Bit 5
TC1S
TC1RC
R/W
R/W
R/W
TC1M2
TC1M1
TC1M0
R/W
R/W
R/W
Bit 4
Bit 3
Bit 2
Bit 1
TC1SS1 TC1MOD TC1FF TC1OMS TC1IS1
R/W
R
R/W
R/W
Bit 0
TC1IS0
R/W
TC1SS0 TC1CK3 TC1CK2 TC1CK1 TC1CK0
R/W
R/W
R/W
R/W
R/W
TC1DA7 TC1DA6 TC1DA5 TC1DA4 TC1DA3 TC1DA2 TC1DA1 TC1DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
TC1DB7 TC1DB6 TC1DB5 TC1DB4 TC1DB3 TC1DB2 TC1DB1 TC1DB0
R/W
R/W
R/W
R/W
TC2S
TC2RC
TC2SS1
-
R/W
R/W
R/W
-
TC2M2
TC2M1
TC2M0
-
R/W
R/W
R/W
-
R/W
R/W
R/W
TC2FF TC2OMS TC2IS1
R
R/W
R/W
R/W
TC2IS0
R/W
TC2CK3 TC2CK2 TC2CK1 TC2CK0
R/W
R/W
R/W
R/W
TC2DA7 TC2DA6 TC2DA5 TC2DA4 TC2DA3 TC2DA2 TC2DA1 TC2DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
TC2DB7 TC2DB6 TC2DB5 TC2DB4 TC2DB3 TC2DB2 TC2DB1 TC2DB0
R/W
R/W
R/W
R/W
TC3S
TC3RC
TC3SS1
-
R/W
R/W
R/W
-
TC3M2
TC3M1
TC3M0
-
R/W
R/W
R/W
-
R/W
R/W
R/W
TC3FF TC3OMS TC3IS1
R
R/W
R/W
R/W
TC3IS0
R/W
TC3CK3 TC3CK2 TC3CK1 TC3CK0
R/W
R/W
R/W
R/W
TC3DA7 TC3DA6 TC3DA5 TC3DA4 TC3DA3 TC3DA2 TC3DA1 TC3DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
TC3DB7 TC3DB6 TC3DB5 TC3DB4 TC3DB3 TC3DB2 TC3DB1 TC3DB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
-
-
-
-
TC3DIF
TC2DIF
TC1DIF
-
-
-
-
-
F
F
F
-
-
-
-
-
TC3DIE
TC2DIE
TC1DIE
-
-
-
-
-
R/W
R/W
R/W
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.7.1 定时器/计数器模式
图 6-12a 定时/计数器结构图
在定时器/计数器模式下，利用内部时钟或 TCx 引脚执行加计数，当加计
数器的内容与 TCxDA 相匹配时，中断产生且计数器清零，计数器清零后
加计数重新开始。通过设置 TCxRC 为 “1”将加计数器的当前内容加载到
TCxDB 里。
图 6-12b 定时器/计数器模式的波形
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
91
EM78P528N
8-位OTP微控制器
6.7.2 窗口模式
图 6-13a 窗口模式的结构图
在窗口模式下，当内部时钟与 TCx 引脚(窗口脉冲)的逻辑与的结果由 0 变
为 1(上升沿)时执行加计数。当加计数器内容与 TCxDA 相匹配时，中断
产生且计数器被清零。窗口脉冲的频率需低于所选的内部时钟。
图 6-13b 窗口模式波形
92
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.7.3 捕捉模式
图 6-14a 捕捉模式结构图
在捕捉模式下，TCx 输入引脚的脉冲宽度、周期和占空比都可在此模式下
测量，可用于红外遥控信号的解码。计数器是一个自由运行的内部时钟。
在 TCx 引脚的上升沿（下降沿），计数器的内容装载到 TCxDA，计数器
清零并产生中断。在 TC1 引脚的下降沿（上升沿）
，计数器的内容装载到
TCxDB，此时，计数器仍在计数，一旦 TCx 引脚的下一个上升沿触发，
计数器的内容装载到 TCxDA，计数器清零并再次产生中断。在检测到边
沿之前如果发生了溢出，FFH 装载到 TCxDA 且产生溢出中断。在处理中
断过程中，可通过检测 TCxDA 的值是否为 FFH 来判断是否有溢出。一个
中断产生后（捕捉 TCxDA 或溢出检测），捕捉和溢出检测都暂停直到
TCxDA 内容被读出。
图 6-14b 捕捉模式波形
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
93
EM78P528N
8-位OTP微控制器
6.7.4 可编程除频器输出模式和脉宽调制模式
图 6-15a PDO/PWM 模式结构图

可编程除频器输出(PDO)
在可编程除频器输出 (PDO) 模式下, 加计数是利用内部时钟实现的,
TCxDA 的内容与加计数器的内容做比较, F/F 输出被拴牢, 每次匹配发现
时计数器被清零。F/F 输出被取反并输出到 PDO 引脚，该模式可产生 50%
占空比的脉冲输出。复位时 PDO 引脚被初始化为”0”, 每次 PDO 输出被拴
牢时 TCx 中断即产生。
图 6-15b PDO 模式波形
94
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器

脉宽调制 (PWM)
在脉宽调制(PWM)输出模式下, 加计数是以带分频器的内部时钟实现的,
PWMx 的占空比由 TCxDB 控制，PWMx 的周期由 TCxDA 控制。PWMx
引脚脉冲在 TCxS=1 或定时器 x 与 TCxDA 匹配时保持高电平，而当定时
器 x 与 TCxDB 匹配时脉冲保持低电平。一旦 TCxFF 被设成 1，PWMx
信号则取反。TCx 中断由 TCxIS 定义。另一方面，可在任何时候写 TCxDA
和 TCxDB，但只有在写 TCxDA0 时 TCxDA 和 TCxDB 的数据才被锁存，
因此，PWM 的新占空比和新周期出现在 PWM 引脚最后那次周期匹配。
图 6-15c PWM 模式波形
6.7.5 蜂鸣器模式
TCx 引脚输出除频后的时钟
6.8 UART (通用异步接收/发送器)
UART 电路寄存器
R_BAN
地址
名称
Bank 0
0x16
SFR2
Bank 0
0x1C
IMR2
Bank 1
0X33
URCR
Bank 1
0X34
URS
Bank 1
0x35
URTD
Bank 1
0X36 URRDL
Bank 1
0X37 URRDH
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
Bit 7
-
Bit 6
-
Bit 5
UERRSF
Bit 4
URSF
Bit 3
UTSF
Bit 2
-
Bit 1
-
Bit 0
-
-
-
R/W
R/W
R/W
-
-
-
-
-
UERRIE
URIE
UTIE
-
-
-
-
-
R/W
R/W
R/W
-
-
-
UINVEN UMODE1 UMODE0 BRATE2 BRATE1 BRATE0 UTBE TXE
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
URTD8
EVEN
PRE
W
R/W
R/W
R/W
R/W
R/W
URB
RXE
R
R/W
URTD7
URTD6
URTD5
URTD4
URTD3
W
W
W
W
W
URTD2
URT
URT
W
W
W
URRD7
URRD6
URRD5
URRD4
URRD3
URRD2
URR
URR
PRERR OVERR FMERR
R
R
R
R
R
R
R
R
URRD8
-
-
-
-
-
-
-
R
-
-
-
-
-
-
-
95
EM78P528N
8-位OTP微控制器
图 6-16 UART 功能结构图
在通用异步接收发送（UART）模式下，每个发送或接收的字符逐个由起始位和停止位
来帧同步。
UART可实现全双工数据传输是因为它有独立的发送和接收部件。为两个部件配置的双
缓冲器允许UART被编程成可连续传输数据。
下图展示了发送或接收一个字符的通用格式。通信信道通常保持一个标记状态（高电
平），字符发送和接收开始于一个空状态（低电平）的转变。
发送或接收的第一位是起始位（低电平），接着就是数据位，最低有效位（LSB）在前。
数据位后面的就是奇偶校验位。如果出现，停止位或多位（高电平）就确定一帧的结束。
在接收时，UART同步于起始位的下降沿，在三个采样期间当检测到两个或三个"0"时，
即被认为是普通起始位且接收操作开始。
图 6-17 UART 数据格式
6.8.1 UART 模式
有三种 UART 模式。模式 1（7 位数据）、模式 2（8 位数据）允许增加一
个奇偶校验位，模式 3 中奇偶校验位添补无效。下图 6-18a 显示了各个模
式的数据格式。
96
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-18a
UART 模式l
6.8.2 发送
在发送串行数据时，UART 操作如下：
1. 置位 URCR1 寄存器的 TXE 位以使能 UART 的发送功能。
2. 写数据到 URTD 寄存器，URCR 寄存器的 UTBE 位将由硬件清零。
3. 开始发送数据。
4. 串行发送的数据通过 TX 引脚按以下次序发送。
5. 开始位：输出一个“0”。
6. 发送数据：从 LSB 到 MSB 输出 7、8 或 9 位的数据。
7. 奇偶校验位：输出一个奇偶校验位（奇或偶可选择）。
8. 停止位：输出一个“1”(停止位)。
标记状态：持续的输出“1”直到下一个发送数据的起始位到来。
传输完停止位之后，UART 产生 UTSF 中断（若使能）。
6.8.3 接收
在接收数据时，UART 操作如下：
1. 置位 URS 寄存器的 RXE 位以使能 UART 接收功能。UART 监视着
RX 引脚，当检测到起始位后，UART 在内部同步。
2. 接收数据按从 LSB 到 MSB 的顺序移到 URRD 寄存器。
3. 接收奇偶校验位和停止位。接收一个字符之后，URS 寄存器的 URBF
位被置“1”。这表示将产生 UART 中断。
4. UART 做如下检测：
(a) 奇偶校验检测：所接收的数据中"1"的个数必须与URS寄存器的EVEN位设定的
偶或奇校验匹配。
(b) 帧校验：开始位必须为0且停止位必须为1。
(c) 超速校验：在下一个接收数据载入URRD寄存器之前，URS寄存器的URBF位必
须清零（就是说URRD寄存器需被读出）。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
97
EM78P528N
8-位OTP微控制器
如果任一校验失败，即产生UERRIF中断（若使能），PRERR、OVERR或 RMERR
位表示相应的错误标志。这些错误标志必须由软件清零，否则当接收到下一个字节
时将会产生UERRSF中断。
5. 从 URRD 寄存器读取接收数据，URBF 位将由硬件置位。
6.8.4 波特率发生器
波特率发生器由一产生时钟脉冲的电路构成，该脉冲用以定义 UART 发
送/接收的传输速度。
URC 寄存器的 BRATE2~BRATE0 位可设定想要的波特率。
6.8.5 UART 时序
1. 发送计数器时序:
2. 接收计数器时序:
图 6-18b UART 时序简图
6.9 SPI (串行外围接口)
R_BANK
地址
名称
Bank 0
0X36
SPICR
Bank 0
0X37
SPIS
Bank 0
0X38
SPIR
Bank 0
0X39
SPIW
Bank 0
Bank 0
98
0X18
0X1E
SFR4
IMR4
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
CES
SPIE
SRO
SSE
SDOC SBRS2 SBRS1 SBRS0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
DORD
TD1
TD0
-
OD3
OD4
-
RBF
R/W
R/W
R/W
-
R/W
R/W
-
R
SRB2
SRB1
SRB0
R
R
R
SRB7
R
SWB7
SRB6 SRB5 SRB4 SRB3
R
R
R
R
Bit 2
Bit 1
Bit 0
SWB6 SWB5 SWB4 SWB3 SWB2 SWB1 SWB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
-
-
-
SPISF
-
-
-
-
-
-
-
R/W
-
-
-
-
-
-
-
SPIIE
-
-
-
-
-
-
-
R/W
-
-
-
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.9.1 综述& 特性
综述：
图 6-19 和 6-20 显示了 EM78P528N 如何通过 SPI 模式与其他设备通信。
如果 EM78P528N 是主控制器，它通过 SCK 引脚发出时钟信号。两个 8
位数据同时发送和接收。然而，如果 EM78P528N 被定义为从设备，它
的 SCK 引脚可以被编程为一个输入引脚。数据将基于时钟速率和所选边
沿连续地移动。用户也可以设置 SPIS 位 7（DORD）来确定 SPI 传输顺
序，SPICR 位 3（SDOC）控制 SDO 引脚在串行数据输出后的状态，SPIS
位 6（TD1），位 5（TD0）决定 SO 状态输出延时。
特性：
1. 可工作在主模式或从模式
2. 全双工三线或四线同步通讯
3. 可编程通信波特率
4. 可编程选择的时钟极性。(Bank 0 R36 位 7)
5. 读缓冲器满中断标志。
6. SPI 传输顺序
7. 串行数据输出后 SDO 状态可选择
8. SDO 状态输出延时
9. SPI 握手引脚
10. 高达到 4MHz(最大)位频率
图 6-19 SPI 主/从通信
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
99
EM78P528N
8-位OTP微控制器
图 6-20 SPI单主设备和多个从设备架构
6.9.2 SPI 功能描述
图 6-21
100
SPI 结构图
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-22 SPI传输功能机构图
下面介绍每个模块的功能以及说明 SPI 是如何通过图 6-21 和 6-22 所示信
号进行通信的。

P84/SDA/SI/SEG4: 串行数据输入

P85/SO/SEG5: 串行数据输出

P86/SCL/SCK/SEG6: 串行时钟

P87//SS/AD9/SEG8: /Slave 选择(可选)，引脚(/SS)在从模式是必要
的

RBF: 由缓冲器满检测器置位

缓冲器满检测器: 当一次 8 位移位结束后置 1

SSE: 加载数据到 SPIS 寄存器并开始移位

SPIS 寄存器: 移入移出数据。MSB 首先移位。SPIR 和 SPIW 寄存器
在同一时间移位。一旦写入数据，SPIS 就开始发送/接收。当 8 位数
据移位完成后，接收到的数据就移入 SPIR 寄存器。RBF（读缓冲器
满）标志和 SPISF（SPI 中断）标志置位。

SPIR 寄存器: 读缓冲器。8 位数据移位完成后就更新该缓冲器。在下
次接收完成之前必须读取该数据。当 SPIR 寄存器的数据读出后 RBF
标志清零。

SPIW 寄存器:写缓冲器。该缓冲器拒绝任何对它的写操作直到 8 位
数据移位完成。
SSE 位在通信进行时保持为“1”。在移位完成之后该标志必须清零。用户
可以判定下一次写操作尝试是否有效。

SBRS2~SBRS0: 编程选择时钟频率/比率和时钟源
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
101
EM78P528N
8-位OTP微控制器

时钟选择: 选择内部或外部时钟作为移位时钟

边沿选择: 通过编程设置CES位选择适当的时钟边沿
6.9.3 SPI 信号 & 引脚描述
四个引脚SI, SO, SCK和 /SS的详细功能如下：
P84/SDA/SI/SEG4:

串行数据输入

依次接收，最高有效位(MSB)最先，最低有效位(LSB)最后。

定义为高阻态，如果未选择。

编程设置相同时钟率和时钟边沿以同时锁定主设备和从设备。

接收字节将更新发送字节。

当SPI操作完成后，RBF将被置位。

时序如图6-23和6-24所示(/SS禁止 / 使能时SPI 模式).。
P85/SO/SEG5:

串行数据输出

连续发送，最高有效位(MSB)最先，最低有效位(LSB)最后。

编程设置相同时钟率和时钟边沿以同时锁定主设备和从设备。

接收字节将更新发送字节。

SPI操作结束后CES位将被清零。

时序如图6-23和6-24所示(/SS禁止 / 使能时SPI模式)。
P86/SCL/SCK/SEG6:
102

串行时钟

由主设备产生

同步SI和SO引脚上的数据传输。

CES位用于选择通信时钟边沿。

SBR0~SBR2 用于定义通信波特率。

CES, SBR0, SBR1和 SBR2在从模式下无效。

时序如图6-23和6-24所示(/SS禁止 / 使能时SPI模式)。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
P87//SS/AD9/SEG8:

从模式选择，负逻辑。

由主设备产生并用于通知从设备接收数据。

在SCK出现的首个周期拉低，并在最后（第八）周期结束前保持为低。

当/SS引脚为高时，忽略SI和SO引脚上的数据传输，因为此时SO不再被驱动。

时序如图6-23和6-24所示(/SS禁止 / 使能时SPI模式)。
6.9.4 SPI模式时序
图 6-23 /SS 禁止时的SPI模式
SCK边沿可通过编程设置CES位选择。不论EM78P528N 工作于主模式或/SS禁止的从
模式，图6_23所示波形均可适用。然而，图6_24所示波形仅可在/SS使能的从模式下实
现。
图 6-24 /SS 使能的SPI模式
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
103
EM78P528N
8-位OTP微控制器
2
6.10 I C 功能
R_BANK 地址
名称
Bank 0
0x30 I2CCR1
Bank 0
0x31 I2CCR2
Bank 0
0x32
I2CSA
Bank 0
0x33
I2CDB
Bank 0
0x34 I2CDAL
Bank 0
0x35 I2CDAH
Bank 0
0x18
Bank 0
0x1E
SFR4
IMR4
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Strobe/Pend
IMS
ISS
STOP SAR_EMPTY
ACK
FULL EMPTY
R/W
R/W
R/W
R/W
R
R
R
R
I2CBF
GCEN
-
BBF
I2CTS1
I2CTS0
-
I2CEN
R
R/W
-
R
R/W
R/W
-
R/W
SA6
SA5
SA4
SA3
SA2
SA1
SA0
IRW
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
DA7
DA6
DA5
DA4
DA3
DA2
DA1
DA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
-
-
-
-
-
DA9
DA8
-
-
-
-
-
-
R/W
R/W
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
I2CSTPIF I2CRSF I2CTSF
R/W
R/W
R/W
I2CSTPIE I2CRIE I2CTIE
R/W
R/W
R/W
2
图 6-25 I C 结构图
104
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
EM78P528N 支持一个双向、2-线总线、7/10 位寻址和数据传输协议。向
总线发送数据的设备定义为发送器，而接收数据的设备定义为接收器。总
线必须由产生串行时钟(SCL)的主设备控制，此主设备控制总线存取并产
生起始和停止条件。主设备和从设备均可用作发送器和接收器，但由主设
备确定哪种模式被激活。
SDA 和 SCL 均是双向的，通过上拉电阻连到正电压。当总线释放时，两
条线都为高。要连到总线上的设备的输出必须要漏极开路或集电极开路以
完成线与的功能。数据在 I2C-总线的传输率在标准模式下可达到 100
Kbit/s 或在快速模式下达到 400 Kbit/s 。
SDA 线上的数据必须在时钟的高电平期间稳定。只有在 SCL 线上的时钟
信号为低时数据线高或低状态才能改变。
2
I C 中断产生描述如下：
条件
主/从模式
主设备发送器发送给
从设备接收器
主设备
发送中断
发送中断
停止中断
从设备
接收中断
接收中断
停止中断
主设备
发送中断
接收中断
停止中断
从设备
发送中断
发送中断
停止中断
主设备接收器读从设
备发送器
发送地址
发送数据
停止
2
在一个 I C 过程中，唯一出现的情形被定义为启动(S)和停止(P)条件。
在 SCL 为高时 SDA 线由高到低跳变就是此唯一的情形，此情形表示一个
START 条件。
在 SCL 为高时 SDA 线由低到高跳变定义作一个 STOP 条件。
图 6-26 I2C 传送条件
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
105
EM78P528N
8-位OTP微控制器

7-位从地址
主-发送器发送到从-接收器，传输方向不变。
主设备在第一个字节后立即读取从设备。在首个应答信号时刻，主-发送
器成为主-接收器并且从-接收器成为从-发送器。这首个应答信号仍由从设
备产生。STOP 条件由主设备产生，它先前发送一个非-应答信号(A)。主
发送器与主接收器的区别仅仅是 R//W 位。如果 R//W 为“0”，主设备则为
发送器，否则，主设备则为接收器。主发送器在图 6-27a“主-发送器以
7-位从地址发送到从-接收器”中有描述。主-接收器在图 6-27b“主-接收
器以 7-位从地址方式读取从-发送器”中有描述。
图 6-27a 主发送器发送给从接收器7位从地址
图 6-27b 主接收器读从发送器7位从地址
10-位从地址
在 10 位从地址模式中, 使用 10-位寻址以利用保留组合 11110XX 作为紧
接 START(S)信号或重复 START (Sr)条件的首个字节的前 7 位. 首字节
的前 7 位为 11110XX 组合，它的最后两位(XX)是 10-位地址的两个最高
有效位。如果 R//W 位为“0”，紧随应答信号的第二个字节是 10-位从地
址中的 8 位地址位；否则, 第二个字节则仅仅是由从设备到主设备的下一
个传送数据。首字节 11110XX 使用从地址寄存器(I2CSA)发送，第二个
字节 XXXXXXXX 使用数据缓冲器（I2CDB）发送。
以下描述了 10 位从地址模式可能的数据传输格式：
106
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
z 主发送器发送一个 10-位从地址到从接收器
当从设备接收到来自主设备 START 位后的首字节，每个从设备都将首字
节的 7 位(11110XX)与它们本身的地址做比对，并且判断第八位，R//W，
如果 R//W 位为“0”，从设备将会返回应答信号（A1）并且可能有多个从
设备会返回此应答信号。然后，所有的从设备将继续比对第二个地址
(XXXXXXXX)，如果有从设备发生匹配，那个特定从设备将是唯一一个返
回应答信号(A2)的。匹配从设备将一直可被主设备寻址直到它接收到一个
STOP 条件或紧随不同从地址的重复 START 条件。
图 6-28a 主发送器发送一个10-位从地址到从接收器
z 主接收器从从发送器读取一个 10-位从地址
直到并包括应答信号位 A2，通信过程与主发送器寻址从接收器部分的描
述一致。在应答信号 A2 之后，一个重复的 START 条件（Sr）后随 7 位
从地址（11110XX），第八位 R//W 为“1”，可寻址从设备将返回应答信
号 A3。如果从设备接收到重复 START（Sr）条件和首字节(11110XX)的
7 位，所有从设备将比对它们自身的地址并测试第八位 R//W，然而，由
于 R//W＝1，没有任何从设备会返回应答信号。
图 6-28b 主接收器从从发送器读取10-位从地址
z 主设备以 10-位地址寻址一个从设备，并且与同一从设备发送和接收
数据
首先，这种数据传送格式与上面的“主发送器发送一个 10-位从地址到从
接收器”部分相同，然后，主设备开始发送数据到从设备。当从设备接收
到紧跟在重复 START(Sr)条件后的应答信号或非应答信号，则重复执行以
上“主接收器从从发送器读取 10-位从地址”部分的操作。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
107
EM78P528N
8-位OTP微控制器
图 6-28c 主设备以10-位地址寻址一个从设备并且与同一从设备发送和接收数据
z 主设备以 10 或 7 位从地址发送数据到两个或多于两个从设备
对于 10 位地址，这种数据发送格式初始操作与以上“主发送器发送 10位从地址到从接收器”部分的描述一致，描述了怎样发送数据到从设备。
当主设备完成初始发送，并且想继续发送数据到其它设备，主设备就必须
重复上述的初始操作以寻址新的从设备，如果主设备想以 7-位和 10-位从
地址模式成功发送数据，在 START 或重复 START 条件后可实现，如下
图图解说明。
图 6-28d 主设备以10-位从地址发送数据到多个从设备
108
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
图 6-28e 主设备成功传送7-位和 10-位从地址
6.10.1 主模式
2
在接收(发送)串行数据时，I C 操作如下：
2
1.
2.
3.
4.
5.
置 I2CTS1~0 和 ISS 位以选择 I C 发送时钟源。
2
置 I2CEN 和 IMS 位以使能 I C 主设备功能。
写从地址到 I2CSA 寄存器和 IRW 位以选择读或写。
置 strobe 位将开始发送，然后检查 I2CTSF (I2CTSF)位。
写 1st 数据到 I2CDB 寄存器，置 strobe 位并检查 I2CTSF (I2CRSF)
位。
6. 写 2nd 数据到 I2CDB 寄存器, 置 strobe 位, STOP 位并且检查 I2CTSF
(I2CRSF)位。
6.10.2 从模式
2
在接收(发送)串行数据时，I C 操作如下：
1.
2.
3.
4.
2
置 I2CTS1~0, I2CCS 和 ISS 位以选择 I C 发送时钟源。
2
置 I2CEN 和 IMS 位以使能 I C 从设备功能。
写从设备地址到 I2CDA 寄存器。
检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器(地址) ，然后清除 Pend
位。
5. 检查 I2CRSF (I2CTSF) 位, 读取 I2CDB 寄存器(1st 数据) ，然后清除
Pend 位。
6. 检查 I2CRSF(I2CTSF)位, 读取 I2CDB 寄存器(2nd 数据) ，然后清除
Pend 位。
7. 检查 I2CSTPSF 位，结束传输。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
109
EM78P528N
8-位OTP微控制器
6.11 液晶显示驱动 (LCD驱动)
EM78P528N 支援两类型 LCD(R-类型)，可以驱动最多 23 个 SEG 和 8
个 COM，总共能驱动 8×23 个点。LCD 模块由 LCD 驱动器、显示 RAM、
SEG 输出引脚、COM 输出引脚和 LCD 工作供电源引脚构成。这个电路
可以在正常模式、低速模式和空闲模式下工作。
LCD 占空比、分压、SEG 数、COM 数和帧频率由 LCD 控制寄存器决定。
基本结构包括一个使用主系统时钟或副系统时钟的时序控制器，以产生
恰当的时序给不同的占空比和显示访问。Bank 1 R4B 是 LCD 驱动命令寄
存器，它包括 LCD 使能/禁止、分压（1/2 和 1/3）、占空比（1/2、1/3、
1/4）和 LCD 帧频率的控制。Bank 1 R4C 是 LCD RAM 地址控制寄存器。
Bank1 R4D 是 LCD RAM 数据寄存器。这些控制寄存器说明如下。
控制寄存器
R_BANK
地址
名称
Bank 0
0x48
LCDCR
Bank 0
0x49
LCDCR2
Bank 0
0x4A
LCDCR3
Bank 0
Bank 0
Bank 0
Bank 0
Bank 0
110
0x4B
0x4C
0x4D
0x4E
0x4F
LCDADDR
LCDDB
LCDCSCR
LCDSCR
LCDSCR2
Bit 7
Bit 6
LCDEN LCDTYPE
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
-
BS
DS1
DS0
LCDF1
LCDF0
R/W
R/W
-
R/W
R/W
R/W
R/W
R/W
-
RBS1
RBS0
DYMEN
-
-
BF1
BF0
-
R/W
R/W
R/W
-
-
R/W
R/W
-
-
-
-
-
LCDCC2 LCDCC1 LCDCC0
-
-
-
-
-
R/W
R/W
R/W
-
-
-
LCDA4
LCDA3
LCDA2
LCDA1
LCDA0
-
-
-
R/W
R/W
R/W
R/W
R/W
LCDD7
LCDD6
LCDD5
LCDD4
LCDD3
LCDD2
LCDD1
LCDD0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
-
LCDSM2 LCDSM1 LCDSM0
-
LCDCM2 LCDCM1 LCDCM0
-
R/W
R/W
R/W
-
R/W
R/W
R/W
SEG7
SEG6
EG5
SEG4
SEG3
SEG2
SEG1
SEG0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
SEG15
SEG14
SEG13
SEG12
SEG11
SEG10
SEG9
SEG8
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
1 frame
VDD
VLCD3
COM 0
GND
VDD
VLCD3
COM 1
GND
VDD
VLCD3
SEG N
GND
VDD
VLCD3
GND
SEG N - COM0
ON
-VLCD3
-VDD
VDD
VLCD3
SEG N - COM1
GND
OFF
-VLCD3
1/2 bias, 1/2 duty
A type
-VDD
图 6-29a ½ 偏压, ½ 占空比 A T类型 LCD 波形
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
111
EM78P528N
8-位OTP微控制器
1 frame
VDD
COM 0
VLCD3
GND
VDD
COM 1
VLCD3
GND
VDD
SEG N
VLCD3
GND
VDD
VLCD3
SEG N - COM0
GND
ON
-VLCD3
-VDD
VDD
VLCD3
SEG N - COM1
GND
OFF
-VLCD3
1/2 bias, 1/2 duty
B type
-VDD
图 6-29b ½ 偏压, ½ 占空比 B 类型LCD 波形
112
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
1 frame
VDD
COM 0
VLCD3
GND
VDD
COM 1
VLCD3
GND
VDD
COM 2
VLCD3
GND
VDD
SEG N
VLCD3
GND
VDD
VLCD3
GND
SEG N - COM0
ON
-VLCD3
-VDD
VDD
VLCD3
GND
SEG N - COM1
OFF
-VLCD3
1/2 bias, 1/3 duty
A type
-VDD
图 6-29c ½ 偏压, 1/3 占空比 A 类型 LCD 波形
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
113
EM78P528N
8-位OTP微控制器
1 frame
VDD
COM 0
VLCD3
GND
VDD
COM 1
VLCD3
GND
VDD
COM 2
VLCD3
GND
VDD
VLCD3
SEG N
GND
VDD
VLCD3
GND
SEG N -COM0
ON
-VLCD3
-VDD
VDD
VLCD3
GND
SEG N -COM1
OFF
-VLCD3
1/2 bias, 1/3 duty
B type
-VDD
图 6-29d ½ 偏压, 1/3 占空比 B 类型 LCD 波形
114
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
1 frame
VDD
VLCD2
COM 0
VLCD3
GND
VDD
VLCD2
COM 1
VLCD3
GND
VDD
VLCD2
COM 2
VLCD3
GND
VDD
VLCD2
SEG N
VLCD3
GND
VDD
VLCD3
SEG N - COM0
GND
ON
-VLCD3
-VDD
VDD
VLCD3
SEG N - COM1
GND
OFF
-VLCD3
1/3 bias, 1/3 duty
A type
-VDD
图 6-29e 1/3 偏压, 1/3 占空比 A 类型 LCD 波形
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
115
EM78P528N
8-位OTP微控制器
1 frame
VDD
VLCD2
COM 0
VLCD3
GND
VDD
VLCD2
COM 1
VLCD3
GND
VDD
VLCD2
COM 2
VLCD3
GND
VDD
VLCD2
SEG N
VLCD3
GND
VDD
SEG N - COM0
VLCD3
GND
ON
-VLCD3
-VDD
VDD
SEG N - COM1
VLCD3
GND
OFF
-VLCD3
1/3 bias, 1/3 duty
B type
-VDD
图 6-29f 1/3 偏压, 1/3 占空比 B 类型 LCD 波形
116
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
1 frame
VDD
VLCD2
COM 0
VLCD3
GND
VDD
VLCD2
COM 1
VLCD3
GND
VDD
COM 2
VLCD2
VLCD3
GND
VDD
VLCD2
SEG N
VLCD3
GND
VDD
VLCD3
SEG N - COM0
GND
ON
-VLCD3
-VDD
VDD
VLCD3
SEG N -COM1
GND
OFF
-VLCD3
1/3 bias, 1/4 duty
A type
-VDD
图6-29g 1/3 偏压, 1/4 占空比 A 类型 LCD 波形
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
117
EM78P528N
8-位OTP微控制器
1 frame
VDD
VLCD2
COM 0
VLCD3
GND
VDD
VLCD2
COM 1
VLCD3
GND
VDD
VLCD2
COM 2
VLCD3
GND
VLCD1
VLCD2
SEG N
VLCD3
GND
VLCD1
SEG N COM0
VLCD3
GND
ON
-VLCD3
-VLCD1
VLCD1
SEG N COM1
VLCD3
GND
OFF
-VLCD3
1/3 bias, 1/4 duty
B type
-VLCD1
图 6-29h 1/3 偏压, 1/4 占空比 B 类型 LCD 波形
118
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.12 LVD (低电压检测)
在供电电源不稳定的情况下，像外部电源噪声串扰或 EMS 测试条件下，
会使电源剧烈振荡，此时，VDD 可能不稳定，IC 可能低于工作电压运行。
当系统供电电压 VDD 低于工作电压，IC 内核将自动保持所有寄存器状态。
LVD 由 Bank 1 R45 设定，详细 LVD 操作模式如下：
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
LVDEN
LVDS2
LVDS1
LVDS0
LVDB
−
−
−
R/W
R/W
R/W
R/W
R
−
−
−
Bit 7 (LVDEN): 低电压侦测使能位
0: 禁止低电压侦测
1: 使能低电压侦测
Bits 6~4 (LVDS2~LVDS0): 低电压侦测电平选择位
LVDEN
LVDS2~0
LVD 电压中断电平
LVDSF
1
011
2.2V
1*
1
010
3.3V
1*
1
001
4.0V
1*
1
000
4.5V
1*
0
XX
NA
0
* Vdd 变化时，如果 Vdd 交汇于 LVD 中断电平，LVDSF=1。
Bit 3 (LVDB): 低电压侦测状态位,该位只读。当 VDD 引脚电压低于 LVD
中断电平（由 LVDS2 ~ LVDS0 选择），该位将被清零。
0: 侦测到低电压
1: 未侦测到低电压或 LVD 功能禁止
启动 LVD 功能需要遵循如下步骤
1. 置 LVDEN 为“1”,然后设置 Bank 1 R45 寄存器的 Bits 6~4
(LVDS2~LVDS0) 设置 LVD 中断电平。
2. 等待 LVD 产生中断
3. 清除 LVD 中断标志
内部 LVD 模块由内部电路构成。当你设置 LVDEN 位使能 LVD 模块，耗
电流将增大至约 30uA。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
119
EM78P528N
8-位OTP微控制器
在休眠模式期间，LVD 模块保持运行。如果设备电压缓缓下降并跨过检测
点。LVDSF 位将被置位并且设备将不会从休眠模式唤醒。直到其它唤醒
源唤醒 EM78P528N，LVD 中断标志保持置位状态并具有高优先级。
当产生系统复位，LVD 标志将被清零。
图 6-30 显示了 LVD 模块检测外部电压的情况。
当 Vdd 下降但高于 VLVD，LVDSF 保持在 “0”。
当 VDD 下降到低于 VLVD ，LVDSF 置“1”。如果使能全局 ENI 中断，LVDSF
将被置“1”，下一条指令将跳转到中断向量。LVD 中断标志将由软件清“0”。
当 VDD 下降到低于 VRESET 并小于 5us，系统将保持所有寄存器状态并且
系统将暂停但振荡仍在振荡。当 VDD 下降到低于 VRESET 并大于 5us，系
统将产生复位，以下功能参考 6.5.1 章节的复位描述。
图 6-30 外部电压条件下LVD侦测点波形特性
6.13 振荡器
6.13.1 振荡模式
EM78P528N 可工作在 2 种不同的振荡模式下，即：内部 RC 振荡模式
（IRC）和 XTAL 振荡模式。用户可以通过设置代码选项寄存器的 OSC2 ~
OSC0 和 FSS1~FSS0 位来选择主振荡模式和副振荡模式，以完成所有振
荡模式的设置。表 6, 7, 和 8 描述了这四种振荡模式是如何定义的。
表 6 列出了在不同 VDD 下晶体/谐振的最大工作频率
120
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
表 6 主振荡模式由 OSC2 ~ OSC0 定义
主振荡模式
HXT1 (高 XTAL1 振荡模式)
频率范围: 12~16 MHz
HXT2(High XTAL2 振荡模式)
频率范围: 6~12 MHz
XT (XTAL 振荡模式)
频率范围: 1~6 MHz
LXT1 (Low XTAL1 振荡模式)
频率范围: 100K~1 MHz
IRC (内部RC 振荡模式) (默认)
RCOUT (P54) 作为I/O 引脚
IRC (Internal RC 振荡模式)
RCOUT (P54) 作为时钟输出引脚
OSC2
OSC1
OSC0
1
1
1
1
1
0
1
0
1
1
0
0
0
X
1
0
X
0
表 7 副振荡模式由 FSS1 ~ FSS0 定义
副振荡模式
FSS1
FSS0
0
x
Fs 是 32kHz, Xin (P55) / Xout (P56) 引脚作为 I/O
1
0
Fs 是 16kHz, Xin (P55) / Xout (P56) 引脚作为 I/O (默认)
1
1
LXT2 (低 XTAL2) 振荡模式
频率范围: 32.768kHz
注意: WDT频率一直是16kHz，无论FSS1~0位如何设置。
表 8 主振荡与副振荡模式的组合
组合
主时钟
副时钟
1
晶振
晶振
2
晶振
IRC
3
IRC
晶振
4
IRC
IRC
表 9 最大工作速度概要
条件
VDD
Fxt 最大值 (MHz)
一个指令周期2个时钟
2.2
3.0
5.0
4.0
8.0
16.0
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
121
EM78P528N
8-位OTP微控制器
6.13.2 晶振/陶瓷谐振器 (XTAL)
大多数应用情况下, OSCI 引脚和 OSCO 引脚连接晶体或陶瓷谐振器来产
生振荡，下图描述的就是这样的电路图，此电路适用于 HXT 和 LXT 模式。
表 10 提供了 C1 和 C2 的建议电容值。因为每个谐振器都有自己的特性，
用户应根据谐振器其规格选择合适的 C1,C2。在 AT 切片晶体和低频模式
下，串联电阻 RS 是必需的。
C1
XTAL
RS
C2
图 6-31 晶体/谐振器电路
表 10 晶振或陶瓷谐振器电容选择指南
振荡器类型
主振荡器
(陶瓷谐振器)
频率模式
频率
LXT
(100K~1 MHz)
C1 (pF)
C2 (pF)
100kHz
200kHz
455kHz
60pF
60pF
40pF
60pF
60pF
40pF
1.0 MHz
1.0 MHz
2.0 MHz
4.0 MHz
30pF
30pF
30pF
20pF
30pF
0pF
30pF
20pF
100kHz
60pF
60pF
200kHz
455kHz
1.0 MHz
1.0 MHz
2.0 MHz
4.0 MHz
6.0 MH
60pF
40pF
30pF
30pF
30pF
20pF
0F
60pF
40pF
30pF
30pF
30pF
20pF
30pF
HXT2
(6M~12 MHz)
6.0 MHz
8.0 MHz
12.0 MHz
30pF
20pF
30pF
30pF
20pF
30pF
HX1
(12M~16 MHz)
12.0 MHz
16.0 MHz
30pF
20pF
30pF
20pF
LXT2
(32.768kHz)
32.768kHz
35pF
35pF
HXT2
(1M~6 MHz)
LXT
(100K~1 MHz)
主振荡器
(晶体振荡器)
副振荡器
(晶体振荡器)
122
XT
(1M~6 MHz)
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.13.3 内部RC振荡模式
EM78P528N 提供有一个通用内部 RC 模式，其默认频率值为 4MHz。内
部 RC 振荡模式有其它频率值(16MHz, 8MHz 和 1MHz) ，它们可通过设
置代码选项寄存器 RCM1 和 RCM0 选择。所有这四个主频都可通过编程
代码选项位 C5~C0 来进行校准。下表描述了这样一个典型的校准实例。
内部 RC 偏移率 (Ta=25°C, VDD=5V±5%, VSS=0V)
偏移率
内部 RC 频率
温度
(-40℃~+85℃)
电压
(2.5V~5.5V)
制成
总计
1 MHz
4 MHz
8 MHz
±2%
±2%
±2%
±1%
±1%
±1%
±1%
±1%
±1%
±4%
±4%
±4%
16 MHz
±2%
±1%
±1%
±4%
注意: 这些是理论值仅供设计参考，实际的值取决于实际制成。
6.14 上电探讨
在供电电压未达到稳定状态前，任何微控制器都不能保证正常工作。
EM78P528N 内置有一个检测电压 2.0V 的电压检测器（POVD）。在 VDD
上升足够快(50 ms 或更短)的条件下，它将很好的工作。但在要求严格的
应用下仍然需要附加的外部电路以辅助解决上电问题。
6.15 外部上电复位电路
图 6-32 显示了一个由外部 RC 提供复位脉冲的电路。脉冲宽度（时间常
数）应保持足够长的时间使 VDD 达到最小工作电压。这个电路应用在供
电电压上升时间比较慢的情况。因为/RESET 引脚上的漏电流大约±5µA，
所以建议 R 值不应大于 40KΩ。这样/RESET 引脚电压保持在低于 0.2V。
二极管（D）在掉电时作为短路回路，电容 C 将迅速充分放电，限流电阻
(Rin)防止大电流或 ESD（静电释放）进入/RESET 引脚。
VDD
VDD
/RESET
R
Rin
D
C
图 6-32 外部上电复位电路
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
123
EM78P528N
8-位OTP微控制器
6.16 残留电压保护
当更换电池时，设备电源(VDD)断开，但仍然存在残余电压。残余电压可
能小于最小工作电压，但不为 0。这种情况下可能导致复位不良。下图
6-33a 和 6-33b 显示了如何建立残余电压的保护电路。
VDD
VDD
33K
Q1
10K
/RESET
100K
1N4684
图 6-33a 残留电压保护电路 1
VDD
VDD
R1
Q1
/RESET
R3
R2
图 6-33b 残留电压保护电路 2
124
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.17 代码选项
6.17.1 代码选项寄存器 (Word 0)
Word 0
Bit
Bit 14 Bit 13 Bit 12 Bit11 Bit10
Bit9
助记符
-
-
-
-
HLFS
-
1
0
默认
1
1
1
1
普通
低速
1
0
Bit8
Bit7
Bit6
Bit5
Bit4
LVR1 LVR0 RESETEN ENWDT NRHL
高
低
1
高
低
1
P57
/RESET1
1
禁止
使能
1
32/fc
8/fc
1
Bit3
Bit2 Bit1 Bit0
NRE PR2 PR1 PR0
使能
禁止
1
禁止
使能
1
Bits 14~11: 未用，一直设为"1"
Bit 10 (HLFS): 复位到普通或低速模式选择位
0: 当复位发生时，CPU 选择低速模式
1: 当复位发生时，CPU 选择正常模式(默认)
Bit 9:
未用，一直设为"0"
Bits 8~7 (LVR1~LVR0): 低电压复位使能位
LVR1
LVR0
VDD 复位电平
VDD 释放电平
0
0
4.0V ∗
4.2V
0
1
3.5V ∗∗
3.7V
1
0
∗∗∗
2.9V
1
1
∗
∗∗
∗∗∗
2.7V
NA ( 上电复位)
如果 VDD < 4.0V 并保持约 5 µs, IC 将复位。
如果 VDD < 3.5V 并保持约 5 µs, IC 将复位。
如果 VDD < 2.7V 并保持约 5 µs, IC 将复位。
Bit 6 (RESETEN): P57//RESET1 引脚选择位
0: 使能 /RESET1 引脚，Bank 1-R8<7> (PH57)的将设成
"0"(使能内部上拉)
1: 禁止, P57 引脚 (默认)
Bit 5 (ENWDT): WDT 使能位
0: 使能
1: 禁止 (默认)
Bit 4 (NRHL): 噪声抑制高/低脉冲定义位
0: 等于 8/fc [s]脉冲被当作是信号
1: 等于 32/fc [s]脉冲被当作是信号(默认)
注意
在低XTAL 振荡 (LXT) 模式下, 噪声抑制高/低脉冲一直是8/Fm
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
125
EM78P528N
8-位OTP微控制器
Bit 3 (NRE): 噪声抑制使能位
0: 禁止
1: 使能 (默认)，但在低速，空闲和休眠模式下，噪声抑制电路
一直禁止。
Bits 2~0(PR2~PR0): 保护位，每个保护位状态如下(仅对于实际 IC)
PR2
PR1
PR0
保护
0
0
0
使能
1
1
1
禁止
6.17.2 代码选项寄存器 (Word 1)
Word 1
Bit
助记符
Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6
FSS1 FSS0
Bit 5
Bit 4 Bit 3 Bit 2 Bit 1
C5
C4
C3
C2
C1
C0 RCM1 RCM0
-
Bit 0
OSC2 OSC1 OSC0 RCOUT
1
高
高
高
高
高
高
高
高
高
高
-
高
高
高
高
0
低
低
低
低
低
低
低
低
低
低
-
低
低
低
低
默认
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
Bits 14~13 (FSS1~FSS0): 副频模式选择位
副频模式
FSS1
FSS0
0
x
Fs 是 32kHz, Xin (P55) / Xout (P56) 引脚作为 I/O
1
0
Fs 是 16kHz, Xin (P55) / Xout (P56) 引脚作为 I/O (默认)
1
1
LXT2 模式
频率范围: 32.768kHz
注意: WDT 频率一直是16kHz，无论 FSS1~0 位的设置如何。.
Bits 12~7 (C5~C0): IRC 校正位，这些位由烧录器自动校正。
Bits 6~5 (RCM1~RCM0): IRC 频率选择位
RCM1
RCM0
频率 (MHz)
0
0
1
0
1
8
1
0
16
1
1
4 (默认)
Bit 4: 未用，一直设为"1"
126
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
Bits 3~1 (OSC2~OSC0): 主振荡器模式选择位
主振荡器模式
HXT1 (高 XTAL1 振荡器模式)
频率范围: 16~12 MHz
HXT2(高 XTAL2 振荡器模式)
频率范围: 12~6 MHz
XT (XTAL 振荡器模式)
频率范围: 6~1 MHz
LXT1 (低XTAL1 振荡器模式)
频率范围: 1M~100kHz
IRC (内部 RC 振荡器模式) (默认)
RCOUT (P54) 作为 I/O 引脚
IRC (内部 RC 振荡器模式)
RCOUT (P54) 作为时钟输出引脚
OSC2
OSC1
OSC0
1
1
1
1
1
0
1
0
1
1
0
0
0
X
1
0
X
0
Bit 0 (RCOUT): IRC 模式下系统时钟输出使能位
0: OSCI 引脚漏极开路
1: OSCI 输出指令周期时间(默认)
6.17.3 代码选项寄存器(Word 2)
Word 2
Bit
Bit 14 Bit 13 Bit 12 Bit11 Bit10 Bit9 Bit8 Bit7
Bit6
Bit5
Bit4
Bit3 Bit2 Bit1 Bit0
-
IRCIRS
-
I2COPT
-
-
-
-
助记符
SHEN
-
-
SC3
1
-
-
-
高
高
高
高
-
校正
-
高
-
-
-
-
0
-
-
-
低
低
低
低
-
能带隙
-
低
-
-
-
-
默认
0
1
1
1
1
1
1
1
1
0
1
1
0
1
0
SC2 SC1 SC0
Bit 14 :
未用，一直设为"0"
Bits 13~12:
未用，一直设为"1"
Bits 11~8 (SC3~SC0): IRC 副频校正位，这些位由烧录器自动校正。
Bit 7:
未用，一直设为"1"
Bit 6 (IRCIRS): IRC 内部参考电压选择
0: 能阶差电压参考源
1: IRC 电压调节参考源(默认)
Bit 5:
未用，一直设为"0"
2
2
Bit 4 (I2COPT): I C 选项位，用于切换 I C 功能的引脚位置
2
0: I C 引脚与 UART 引脚放置在一起，参看引脚配置图
2
1: I C 引脚与 SPI 引脚放置在一起，参看引脚配置图(默认)
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
127
EM78P528N
8-位OTP微控制器
Bit 3: 未用，一直设为"1"
Bit 2: 未用，一直设为"0"
Bit 1: 未用，一直设为"1"
Bit 0: 未用，一直设为"0"
6.17.4 代码选项寄存器(Word 3)
Word 3
Bit
Bit 14 Bit 13 Bit 12 Bit11
Bit10
Bit9
Bit8
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1 Bit0
助记符
EFTIM
-
-
ADFM
-
-
-
-
-
ID5
ID4
ID3
ID2
ID1
1
0
默认
禁止
使能
1
1
1
高
低
1
1
1
1
1
1
ID0
用户 ID
Bits 14 (EFTIM):低通滤波器
0: 低于 10 MHz - 滤除(heavy LPS)
1: 低于 25 MHz - 滤除(light LPS, 默认)
Bits13~12:
未用，一直设为"1"
Bit 11 (ADFM): 这些位用于控制 AD 数据缓冲器格式 (ADDH 和 ADDL).
参照下表。
ADFM
0
12
bits
1
ADDH
Bit 7
Bit 6
-
-
Bit 5 Bit 4
-
-
Bit 3
Bit 2
Bit 1
Bit 0
ADD11 ADD10 ADD9 ADD8
ADDL ADD7 ADD6 ADD5 ADD4 ADD3 ADD2 ADD1 ADD0
ADDH ADD11 ADD10 ADD9 ADD8 ADD7 ADD6 ADD5 ADD4
ADDL
-
-
-
-
ADD3 ADD2 ADD1 ADD0
注意: 如果硬件被设置为“0”，不用。
如果 ADFM=0, ADDH<7:4> = 0000.
Bits 10~6:
未用，一直设为"1"
Bits 5~0 (ID5~ID0): 用户的 ID 代码 (仅对于实际 IC)
128
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
6.18 指令集
指令集的每条指令为 15 位字宽，由操作码和一个或多个操作数组成。通
常，除了那些会改变程序计数器值的指令"MOV R2,A," "ADD R2,A,"，或
对 R2 进行算术或逻辑运算的指令(如, "SUB R2,A," "BS(C) R2,6," "CLR
R2," 等)的执行需要两个指令周期之外，所有指令的执行都只需要一个指
令周期（一条指令需要两个振荡周期）。
如果因为某些原因，特定的指令周期不符合应用条件，尝试按如下方法修
改指令：
条件跳转指令（“JBS”、
“JBC”、
“JZ”、
“JZA”、
“DJZ”、
“DJZA”）在测试
为真时执行两个指令周期。对程序计数器写的指令也要两个指令周期。
另外,指令集有以下特性:
(1) 任何寄存器的每个位可以被置 1，清零，或直接测试(只读寄存器除外)
(2) I/O 寄存器能作为一般寄存器，即相同指令可以对 I/O 寄存器进行操
作。
指令集说明:
R = 寄存器（包括通用寄存器和工作寄存器）指示符，指定寄存器（包括操作寄存器和通用寄存器）中
的哪个寄存器被运用。
b = 表示一个位域指示符，指定寄存器”R”中的哪个位被选择
k = 8 或12位常数或立即数
助记符
NOP
DAA
SLEP
WDTC
ENI
DISI
操作
无操作
A的十进制调整
0 → WDT, 停止振荡
0 → WDT
使能中断
禁止中断
RET
[栈顶] → PC
无
RETI
[栈顶] → PC,使能中断
无
MOV R,A
CLRA
CLR R
SUB A,R
A→ R
0 →A
0→R
R-A → A
无
Z
Z
Z, C, DC
SUB R,A
R-A → R
Z, C, DC
DECA R
DEC R
OR A,R
OR R,A
R-1 → A
R-1 → R
A∨ R →A
A∨ R → R
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
受影响的标志位
无
C
T,P
T,P
无
无
Z
Z
Z
Z
129
EM78P528N
8-位OTP微控制器
助记符
AND A,R
AND R,A
XOR A,R
XOR R,A
ADD A,R
ADD R,A
MOV A,R
MOV R,R
COMA R
COM R
INCA R
INC R
DJZA R
DJZ R
RRCA R
RRC R
RLCA R
RLC R
SWAPA R
SWAP R
JZA R
JZ R
BC R,b
BS R,b
JBC R,b
JBS R,b
CALL k
JMP k
MOV A,k
OR A,k
AND A,k
XOR A,k
RETL k
SUB A,k
ADD A,k
SBANK k
GBANK k
LCALL k
LJMP k
TBRD R
130
操作
A& R →A
A& R → R
A⊕ R →A
A⊕ R → R
A+ R →A
A+ R →R
R →A
R→R
/R → A
/R → R
R+1 → A
R+1 → R
R-1 → A, 如果为0跳过
R-1 → R, 如果为0跳过
R(n) → A(n-1),
R(0) → C, C → A(7)
R(n) → R(n-1),
R(0) → C, C → R(7)
R(n) → A(n+1),
R(7) → C, C → A(0)
R(n) → R(n+1),
R(7) → C, C → R(0)
R(0-3) → A(4-7),
R(4-7) → A(0-3)
R(0-3) ↔ R(4-7)
R+1 → A, 如果为0跳过
R+1 → R, 如果为0跳过
0 → R(b)
1 → R(b)
if R(b)=0, 跳过
if R(b)=1, 跳过
PC+1 → [SP],
(Page, k) → PC
(Page, k) → PC
k →A
A∨ k→A
A& k →A
A⊕ k →A
k → A,
[栈顶] → PC
k-A → A
k+A → A
K->R1(4)
K->R1(0)
下一条指令 : k kkkk kkkk kkkk
PC+1→ [SP], k→ PC
下一条指令: k kkkk kkkk kkkk
K→ PC
ROM[(TABPTR)] → R
受影响的标志位
Z
Z
Z
Z
Z, C, DC
Z, C, DC
Z
Z
Z
Z
Z
Z
无
无
C
C
C
C
无
无
无
无
无
无
无
无
无
无
无
Z
Z
Z
无
Z, C, DC
Z, C, DC
无
无
无
无
无
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
最大绝对值
7
项目
额度范围
-40°C
到
贮藏温度
-65°C
到
150°C
输入电压
VSS-0.3V
到
VDD+0.5V
输出电压
VSS-0.3V
到
VDD+0.5V
工作电压
2.1V
到
5.5V
工作频率
DC
到
16 MHz
工作温度
85°C
DC 电气特性
8
VDD=5.0V, VSS=0V, Ta=25°C
符号
Fxt
IRCE
IRC1
IRC2
IRC3
IRC4
IIL
VIH1
VIL1
VIHT1
VILT1
VIHT2
VILT2
VIHX1
VILX1
IOH1
IOH2
IOL1
IOL2
IPH
IPL
参数
XTAL: VDD to 3V
XTAL: VDD to 5V
IRC: VDD to 5V
内部RC振荡器每阶误差
IRC:VDD to 5V
IRC:VDD to 5V
IRC:VDD to 5V
IRC:VDD to 5V
输入引脚的输入漏电流I
输入高电压（施密特触发器）
输入低电压（施密特触发器）
输入高临界电压（施密特触发器）
输入低临界电压（施密特触发器）
输入高临界电压（施密特触发器）
输入低临界电压（施密特触发器）
时钟输入高电压
时钟输入低电压
高驱动电流1
(Ports 5, 6, 7, 8, 9, A)
高驱动电流2
(Ports 5, 6, 7, 8, 9, A)
低灌电流1
(Ports 5, 6, 7, 8, 9, A)
低灌电流2
(Ports 5, 6, 7, 8, 9, A)
上拉电流
下拉电流
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
条件
一个指令周期2个时钟
4 MHz, 1 MHz, 8kHz, 16 MHz
RCM0:RCM1=1:1
RCM0:RCM1=1:0
RCM0:RCM1=0:1
RCM0:RCM1=0:0
VIN = VDD, VSS
Ports 5, 6, 7, 8, 9, A
Ports 5, 6, 7, 8, 9, A
/RESET
/RESET
TCC,INT
TCC,INT
OSCI 在晶振模式
OSCI 在晶振模式
典型
最大值
值
DC
8
−
DC
16
−
−
F
−
−
±1
−
−
4
−
−
8
−
−
16
−
−
1
−
-1
0
1
0.7VDD −
VDD+0.3V
-0.3V
−
0.3VDD
0.7VDD −
VDD+0.3V
-0.3V
−
0.3VDD
0.7VDD −
VDD+0.3V
-0.3V
−
0.3VDD
2.9
3.0
3.1
1.7
1.8
1.9
最小值
单位
MHz
MHz
Hz
%
MHz
MHz
MHz
MHz
µA
V
V
V
V
V
V
V
V
VOH = VDD-0.1VDD
-2.7
-4.5
−
mA
VOH = VDD-0.1VDD
-4.8
-8
−
mA
VOL = GND+0.1VDD
8.4
14
−
mA
VOL = GND+0.1VDD
16.8
28
−
mA
47
27
-72
52
97
77
µA
µA
上拉激活，输入引脚接 VSS
下拉激活，输入引脚接 VDD
131
EM78P528N
8-位OTP微控制器
符号
LVR1
低电压复位电平(2.7V)
LVR2
低电压复位电平(3.5V)
LVR3
低电压复位电平(4.0V)
ISB1
掉电电流
(休眠模式)
ISB2
掉电电流
(休眠模式)
ISB3
掉电电流
(空闲模式)
ISB4
掉电电流
(空闲模式)
ISB5
掉电电流
(空闲模式)
ICC1
ICC2
ICC3
ICC4
ICC5
最小值
典型
值
最大值
单位
TA= 25℃
2.41
2.7
2.99
V
TA= -40~85℃
2.14
2.7
3.25
V
TA= 25℃
3.1
3.5
3.92
V
TA= -40~85℃
2.73
3.5
4.25
V
Ta= 25℃
3.56
4.0
4.43
V
Ta= -40~85℃
3.16
4.0
4.81
V
−
1
2
µA
−
2
2.5
µA
−
4.2
−
µA
−
5.6
−
µA
−
19
−
µA
−
22
−
µA
−
12.8
−
µA
/RESET= '高', Fm 关闭, Fs=32kHz
(IRC 类型), 输出引脚悬空, WDT 使能
−
17.6
−
µA
/RESET= '高', Fm 关闭, Fs=32.768kHz
(晶振类型), 输出引脚悬空, WDT 使能
/RESET= '高', Fm=4 MHz (晶振类型), Fs
开, 输出引脚悬空, WDT 使能
/RESET= '高', Fm=4 MHz (IRC 类型), Fs
开, 输出引脚悬空, WDT 使能
/RESET= ‘High’, Fm=10 MHz
(晶振类型), Fs 开, 输出引脚悬空,
WDT 使能
/RESET= ‘高’, Fm=16 MHz (IRC 类型), Fs
开, 输出引脚悬空, WDT 使能
/RESET= ‘高’, Fm=16 MHz
(晶振类型), Fs 开, 输出引脚悬空,
WDT 使能
VLCD=5V, 除去 CPU 内核工作电流 (无载),
1/3 bias, RBS1~0=00
VLCD=5V, 除去 CPU 内核工作电流 (无载),
1/3 bias, RBS1~0=01
VLCD=5V, 除去 CPU 内核工作电流 (无载),
1/3 bias, RBS1~0=10
VLCD=5V, 除去 CPU 内核工作电流 (无载),
1/3 bias, RBS1~0=11
−
24.5
−
µA
−
1.6
−
mA
−
1.5
−
mA
−
3.6
−
mA
−
4.6
−
mA
−
5.7
−
mA
−
12
−
µA
−
20
−
µA
−
33.5
−
µA
−
100
−
µA
参数
工作电流
(低速模式)
工作电流
(低速模式)
工作电流
(低速模式)
工作电流
(通用模式)
工作电流
(通用模式)
ICC6
工作电流
(通用模式)
ICC7
工作电流
(通用模式)
ICC8
工作电流
(通用模式)
ILCD1
所有LCD点亮
ILCD2
所有LCD点亮
ILCD3
所有LCD点亮
ILCD4
所有LCD点亮
条件
Ta=25°C,/RESET= '高', Fm & Fs 关闭
所有输入和I/O引脚接VDD，输出引脚悬空，
WDT禁止
Ta=85°C,/RESET= '高', Fm & Fs 关闭
所有输入和I/O引脚接VDD，输出引脚悬空，
WDT禁止
/RESET= '高', Fm & Fs 关闭
所有输入和I/O引脚接VDD，输出引脚悬空，
WDT使能
/RESET= '高', Fm 关闭, Fs=16kHz
(IRC类型), 所有输入和I/O引脚接VDD，输
出引脚悬空，WDT使能
/RESET= '高', Fm 关闭, Fs=32kHz
(IRC 类型), 输出引脚悬空，
WDT 禁止, LCD 开 (1/3 bias, RBS1~0=00)
/RESET= '高', Fm 关闭, Fs=32.768kHz (晶
振类型), 输出引脚悬空,
WDT 禁止, LCD 开 (1/3 bias, RBS1~0=00)
/RESET= '高', Fm 关闭, Fs=16kHz
(IRC 类型), 输出引脚悬空, WDT 使能
* 这些参数是特性值，没有测试
** 在最小值、典型值和最大值 (“Min.”, “Typ.”, ”Max.”) 列下的数据是基于 25℃下的特性值，未经测试仅供设计参
考。
132
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
8.1
AD转换器特性
VDD=5V, VSS=0V, Ta=25°C
符号
VAREF
参数
模拟参考电压
VASS
VAI
模拟供电电流
Ivref
−
VAREF = VDD = 5.5V
VASS = VSS = 0V
FS＝100kHz,FIN=1kHz
（ADC 参考电压是内部 VDD）
Ivdd
模拟供电电流
IAI2
VAREF-VASS ≧ 2.5V
模拟输入电压
Ivdd
IAI1
条件
VAREF = VDD = 5.5V
VASS = VSS = 0V
FS＝100kHz,FIN=1kHz
（ADC 参考电压是外部 VREF 引）
Ivref
最小值典型值最大值
单位
2.5
−
VDD
V
VSS
-
VSS
V
VASS
−
VAREF
V
−
−
1400
µA
−
−
10
µA
−
−
900
µA
−
−
500
µA
脚
INL
积分非线性误差
VAREF = VDD = 5V
VASS = VSS = 0V
FS=100kHz, FIN=1kHz
−
−
±4
LSB
DNL
差分非线性误差
VAREF = VDD = 5V
VASS = VSS = 0V
FS=100kHz, FIN=1kHz
−
−
±1
LSB
FSE
满刻度误差
−
−
±8
LSB
OE
偏移误差
−
−
±4
LSB
ZAI
推荐模拟电压源阻抗
−
−
10
kΩ
0.5
−
−
µs
2
−
−
µs
VAREF = VDD = 5V
VASS = VSS = 0V, Fs=100kHz
VAREF = VDD = 5V
VASS = VSS = 0V, Fs=100kHz
VDD = 3V~5.5V
TAD
A/D 时钟周期
VASS = VSS = 0V, FIN=1kHz
VDD = 2.5V~3V
VASS = VSS = 0V, FIN=1kHz
VDD = 3V~5.5V
TSH
采样 & 保持时间
VASS = VSS = 0V
VDD = 2.5V~3V
VASS = VSS = 0V
TCN
A/D 转换时间
VDD = 2.5V~3V
VASS = VSS = 0V
4
µs
16
µs
－
Tsh+
12TAD
－
TAD
TADD1
AD 设置 “ADRUN” 和第一
个 TAD 的启动之间的延迟
时间
VDD=2.5~5.5V, VASS=0.0V
0.5
TAD
TADD2
AD 设置 “ADRUN” 和
ADOM 改变之间的延迟时
间
VDD=2.5~5.5V, VASS=0.0V
2
TAD
TADD3
AD 设置 “ADRUN” 和 ADIS VDD=2.5~5.5V, VASS=0.0V
2
TAD
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
133
EM78P528N
8-位OTP微控制器
符号
参数
条件
最小值典型值最大值
单位
改变之间的延迟时间
TADD4
AD 设置 “ADRUN” 和 ADP
VDD=2.5~5.5V, VASS=0.0V
改变之间的延迟时间
2
TAD
VDD = 2.5 ~ 5.5V, VAREF = 2.5V,
PSRR
电源供应滤除比
−
VASS = VSS = 0V, Vin = 0 ~ 2.5V,
Fs = 25kHz
−
A1/4VDD 1/4VDD 准确度
2
±3
LSB
%
注意:
1.FS 是采样频率，或者说是转换频率。FIN 是输入正弦波的频率
2. 这些参数为理论值，没有经过测试，仅供设计参考。
3. 当 ADC 关闭时，除了微小的漏电流外没有耗电流。
4. 当输入电压变大时，AD 转换结果不会变小，不会丢码。
5. 这些参数如有变动恕不另行通知。
8.2
2V/3V/4V 内部参考电压特性
VDD=5V, VSS=0V, Ta=25°C
符号
参数
条件
最小值
典型值
最大值
单位
–
2.1
−
5.5
V
VDD
电源
IVDD
DC 供电流
无负载
−
−
250
µA
AVref
Vref 精确度
Vref = 2V, 3V, 4V
−
±1
±1.75
%
VDD = VDDmin - 5.5V,
Cload = 19.2pf
Rload = 15.36KΩ
−
30
50
µs
−
−
Vref + 0.2
−
V
警告时间参考电压准备时间
VDDmin
最低电源供应
∗
* VDDmin : 也可工作在Vref+0.1V ，但PSRR很弱
注意:
1. 这个参数为理论值，没有经过测试，仅供设计参考。
2. 这些参数如有变动恕不另行通知。
134
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
9
AC 电气特性
Ta=25°C, VDD=5V ± 5%, VSS=0V
符号
参数
最小
值
典型值
最大
值
单位
−
45
50
55
%
Crystal type
125
−
DC
ns
IRC type
125
−
DC
ns
−
Tins
−
−
ns
16kHz
−
16±3%
−
ms
晶体类型, HLFS=1
−
WSTO+510/Fm
−
−
/RESET 后延迟时间,
IRC类型, HLFS=1
−
WSTO+8/Fm
−
−
WDT 和 LVR 释放
晶体类型, HLFS=0
−
WSTO+510/Fs
−
−
IRC 类型, HLFS=0
−
WSTO+8/Fs
−
−
−
−
1
−
µs
Dclk
输入CLK 占空比
Tins
指令周期时间
Ttcx
TCX输入周期
Tpor
器件复位保持时间
Trstrl
条件
Trsth
/RESET 和 LVR 复位保持时间
Twdt
看门狗定时器周期
16kHz
−
16±3%
−
ms
Tset
输入引脚建立时间
−
−
0
−
ns
Thold
输入引脚保持时间
−
15
20
25
ns
Tdelay
输出引脚延迟时间
−
20
−
ns
注意:
Cload=20pF
Rload=1M
* 在 Ta = -40° ~ 85°C, 和 VDD = 2.1~5.5V下， Tpor 和 Twdt 为 16+/- 10% ms
** WSTO: 振荡器启动等待时间
1. 这些参数为特性值(未经测试)，仅供设计参考。
2. 最小值，典型值，最大值(Min., Typ. and Max.)列中的数据是基于 25℃时的特性值，未经测试仅供设计参考。
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
135
EM78P528N
8-位OTP微控制器
10 时序图
AC 测试输入/输出波形
注意: AC 测试: 输入驱动在 VDD-0.5V 为逻辑“1”，在 VDD-0.5V 为逻辑“0“，
时序测试以 0.75VDD 为逻辑“1”，0.25VDD 为逻辑“0“
图 10-1a AC 测试输入/输出波形时序图
复位时序
图 10-1b 复位时序图
TCC 输入时序
图 10-1c TCC 输入时序图
136
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
附录
A 分类及产品信息
EM78P528NL48J
J: 符合RoHS标准
引脚数
Q: QFP
L: LQFP
K: 工规
产品编号
P: OTP
义隆8位产品
例如:
EM78P528NL48J
EM78P528N 是 OTP 程序存储器, 符合RoHS标准的LQFP 7x7mm 封装
48引脚工规产品
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
137
EM78P528N
8-位OTP微控制器
B 封装类型
封装类型
引脚数
封装尺寸
EM78P528NQ44J
QFP
44
10 mm × 10 mm
EM78P528NL44J
LQFP
44
10 mm × 10 mm
EM78P528NL48J
LQFP
48
7 mm × 7 mm
OTP MCU
产品编号 "J".
绿色产品，符合 RoHS 规格说明。
Part No.
138
EM78P528NxJ
电镀类型
Pure Tin
成份(%)
Sn:100%
熔点(°C)
232°C
电阻率( µΩ-cm )
11.4
硬度(hv)
8~10
伸长(%)
>50%
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
C 封装信息
C.1 EM78P528NQ44
图 B-1 EM78P528N 44-引脚 QFP 封装类型
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
139
EM78P528N
8-位OTP微控制器
C.2 EM78P528NL44
图 B-2 EM78P528N 44-引脚 LQFP 封装类型
140
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
C.3 EM78P528NL48
图 B-3 EM78P528N 48-引脚 LQFP 封装类型
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
141
EM78P528N
8-位OTP微控制器
D 品质保证与可靠性
测试类别
测试条件
可焊性
备注
焊料温度=245±5°C, 使用松香在上面停留 5 秒
步骤 1: TCT, 65°C (15 min)~150°C (15 min), 10 cycles
步骤 2: Bake at 125°C, TD (持续性)=24 hrs
步骤 3: Soak at 30°C/60% , TD (持续性)=192 hrs
步骤 4: IR 变化 3 次
前提条件
(Pkg 厚度 ≥ 2.5mm or
3
Pkg 体积 ≥ 350 mm ----225±5°C)
使用于 SMD IC (例如
SOP, QFP, SOJ, 等)
(Pkg 厚度 ≤ 2.5 mm or
3
Pkg 体积 ≤ 350 mm ----240±5°C )
温度周期测试
-65°C (15mins)~150°C (15min), 200 次
高压锅测试
TA =121°C, RH=100%, 压力 = 2 atm,
TD (持续性)= 96 hrs
高温 /高湿测试
TA=85°C , RH=85% , TD (持续性)=168 , 500 hrs
高温保存期
TA=150°C, TD (持续性)=500, 1000 hrs
高温工作寿命
TA=125°C, VDD=最大工作电压,
TD (持续性) =168, 500, 1000 hrs
Latch-up
TA=25°C, VDD=最大工作电压, 800mA/40V
ESD (HBM)
TA=25°C, ≥ | ± 4KV |
IP_ND,OP_ND,IO_ND
IP_NS,OP_NS,IO_NS
IP_PD,OP_PD,IO_PD,
TA=25°C, ≥ | ± 400V |
ESD (MM)
D.1
IP_PS,OP_PS,IO_PS,
VDD-VSS(+),VDD_VSS
(-) 模式
地址缺陷检测
地址陷阱检测是MCU嵌入式自动防止故障危害功能的一种，检测MCU由噪声或类似噪
声造成的功能故障。无论何时MCU试图从ROM区获取一条指令，内部恢复电路将自动
开始。如果检测到噪声引起地址错误，MCU重复执行程序直到噪声消除。 MCU 将继续
执行下一条指令。
142
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
E
EM78P528N 烧录引脚列表
用UWTR烧录EM78P528N IC，UWTR连接板选择UWTR-ADP050-C，软件选择
EM78P528N。
F
烧录引脚名称
IC 引脚名称
LQFP-48
引脚编号
L/QFP-44
引脚编号
CLK
P50
2
2
DATA
P51
3
3
VDD
VDD
5
5
VSS
VSS
6
6
VPP
/RESET2
9
9
ICE 400 振荡器电路(JP3)
F.1
模式 1
主振荡器
: 晶体模式
副振荡器
: 晶体模式
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
143
EM78P528N
8-位OTP微控制器
F.2
主振荡器
: IRC模式
副振荡器
: 晶体模式
F.3
144
模式2
模式 3
主振荡器
: 晶体模式
副振荡器
: IRC 模式
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
EM78P528N
8-位OTP微控制器
F.4
模式 4
主振荡器
: IRC 模式
副振荡器
: IRC 模式
产品规格书(V1.2)03.18.2013
(产品更新后规格书不保证同步更新)
145

Open as PDF

Similar pages: EM78F652N; Data Sheet(eng); EM78F664N; 产品规格书; EM78P809N; EM78F734N; Data Sheet(eng); EM78468B; EM78P418N; EM78P153K; ETC FM8PE53-SOP8; EM78P447S; EM78447S; EM78P301N; 产品规格书; EM78P458/459 产品规格书