AVR-M,AVRL Series ICやマイコンを搭載することにより多くの電子機器、家電製品 ここで、バリスタ電圧とはバリスタが作動する目安となる電圧 が、 小型、 高機能化を加速し、 さまざまな規模、 用途のシステム化 のことで､一般的には一定電流における電圧値で示されますが､ も目覚ましい勢いで進んでいます。しかし、ICやマイコンの耐 測定および応用面の観点から､ 通常はバリスタに1mAの電流 ノイズ性は、高集積化、 低電圧化の進展により相対的にますます が流れたときのバリスタ端子間電圧が用いられます(電圧-電流 鋭敏かつ脆弱な傾向を強めています。そのような動向を背景 特性､素子形状などにより0.1mA、 10mAなどの値も用いられ に、機器の誤動作につながる静電気放電やパルスノイズに対し ます)。 優れた抑止力を発揮するバリスタの重要性が近年急速に高ま log ってきました。 独自のファインセラミクス技術を追求する弊社は、バリスタに 電流(mA) おいても世界をリードする先進素材技術を有し､独自組成によ る積層チップタイプを各種取り揃え､バリスタ電圧をはじめとす る主要特性も､さまざまなご要望にきめ細かくお応えできる充 1 バリスタ電圧 V1m A 実のラインナップを完成しています｡ このファイルでは、酸化亜 鉛(ZnO:Zinc oxide)バリスタの特性と微細構造の関係につ いての概説と先進の回路設計ニーズにいち早くお応えした標 log 記、積層チップタイプの技術的背景についてまとめました。 印加電圧(V) 次にバリスタを用いた一般的な対策事例を示します｡ 保護した バリスタとは､次の特性グラフに示すように､印加電圧が､ある い回路､ あるいはIC、LSIなどにバリスタを並列に挿入すること 一定の値に達すると､それまでほとんど流れなかった電流が急 で優れた電圧制限機能を発揮します｡ 電源電圧の印加に対して に流れ出すツェナーダイオードのような電圧-電流特性(電圧非 は､上記の特性により､バリスタにはほとんど電流が流れません｡ 直線性)を示す素子です｡ しかし､ 回路に過大な電圧が印加され､その大きさがあらかじめ 1 設定された電圧(バリスタ電圧)に達するか､ 超えた場合､ バリス タの抵抗値は急減し､過電圧をサージ電流としてアース側に流 ESD試験器:(株)ノイズ研究所ESS-630A/IEC61000-4-2準拠 人体モデル(150pF-330Ω)/接触放電 レベル1(充電電圧:2kV)50Ω入力/60dBアッテネータ使用 します｡ つまり､電圧に対して可変(variable)な抵抗(resistor) であるバリスタ(Varistor)特有のこの働きにより､負荷に印加 対策前 される過大電圧は大幅に低減されることになります｡ 開放電圧(V) IC 静電気接触放電波形 IN or OUT バリスタ等価回路 350 300 250 200 150 100 50 0 0 ツェナーダイオードによる対策 IC 50 IN or OUT 100 150 200 250 300 時間(ns) 対策後 チップバリスタ適用メリット 小型・軽量化、部品点数の削減による省スペース・ローコスト化 吸収電圧(V) ツェナーダイオードより高い破壊電圧を実現 チップバリスタによる静電気吸収波形 適用品種:AVR-M1005C080MTAAB 350 300 250 200 150 100 50 0 しかも､ツェナーダイオードと異なり､極めて大きな耐圧を有し 0 ているので､回路や半導体素子の耐電圧より低い値の制限電 50 100 150 200 250 300 時間(ns) 圧を有するバリスタを選択することで､各種電気･電子回路の 機能をつかさどる半導体素子を脅かす過大な異常電圧、 とりわ け静電気放電に対し、素子の破壊や回路の機能障害など､機器 結晶生成プロセス(焼成プロセス)制御により､抵抗値の低い酸 の信頼性を著しく損なう危険を回避することができます。右に 化亜鉛極小結晶粒とともに､極めて薄く､しかも高い抵抗値を 人体モデルを用いたその効果例を、下にT T L並列静電気放電 有する粒界層が生成されます｡ そして､酸化亜鉛バリスタの優 試験結果(ツェナーダイオードとの比較例)を示します。 れた電流-電圧特性(電圧非直線性)は､下の写真に示すバリス タ結晶固有の構造、すなわち、高抵抗な粒界層に包まれた低抵 抗結晶粒の三次元的な｢多重接続構造｣から生まれます｡ ESD試験器:(株)ノイズ研究所EES-630A 150pF/330Ω/接触放電(放電箇所:GATE-GND間) (ディスクバリスタ用従来材) AVR-M2012C120MT6AB AVR-M1608C120MT6AB TTL Vcc-GND間絶縁抵抗(Ω) 107 106 同一対策素子にて順次印加 105 対策なし 104 ツェナーダイオード ツェナー電圧 : 6.2V 0.1mm 103 0 5 10 15 印加電圧(kV) 20 25 30 高抵抗粒界層 2 微小結晶粒(グレイン) 酸化亜鉛バリスタが示す優れた電圧非直線性を説明する非オ 積に依存するのがエネルギー耐量です｡ 波高値はそれほど高く ーム性導電機構モデルについては､これまでさまざまな提案が なくても､持続時間の長いサージ電流が流れる場合は､素子の なされてきましたが､今日でもなお､すべての現象を完全に説 体積に配慮する必要があります｡ 明できるモデルは確立していません｡ しかし､高抵抗粒界領域 と低抵抗酸化亜鉛結晶粒の界面に形成された二重ショットキー 障壁が、優れた電圧非直線性の主役を演じていることは､ほぼ バリスタが過電圧をサージ電流として流したときにバリスタ端子間に 確実視され､一定の電圧で電流が急激に増大する現象は､その 加わる電圧を制限電圧と呼びます｡ したがって､ 制限電圧はバリスタ に流れるサージ電流の大きさ(波高値)に対応して変化します｡ トンネル機構によるものと考えられています｡ また､制限電圧の目安となるサージ電流の波高値は､バリスタの面積 によって決められていますが､そのときの電流波高値における制限電 圧の最大値を最大制限電圧と呼びます｡ つまり､決められた電流波高 界面準位 値以下の電流がバリスタに流れたときに､ バリスタの端子間電圧は､ 微小結晶粒 高 抵 抗 粒 界 領 域 最大制限電圧以下に抑制されることになります｡ Ec ドナー また､最大制限電圧は､電流波形によっても変わり､電流の立ち上がり Ev が急峻であるほど､最大制限電圧は高くなります｡ そこで､ 通常は標 準的な電流波形8/20μsのインパルス電流を流したときの電圧波 微小結晶粒 形の最大値で表します｡ Ec：伝導帯エネルギー Ev：価電子帯エネルギー また､薄膜多層法や多結晶薄板にスパッタ電極を施すなどの 現在、製品化されている酸化亜鉛バリスタは、主添加物の違い 方法を用いた試料により､単一粒界層の特性を直接測定する により大きく二つの系統に分かれます。主添加物の名前をとっ 試みも近年盛んに行われ､ 酸化亜鉛バリスタの｢ 結晶粒-粒界 て、 ビスマス系とプラセオジウム系と呼ばれていますが、同じ酸 層-結晶粒｣ユニットにおいてトンネル効果が発生する臨界電圧 化亜鉛バリスタでも異なる物性を有し、中でもバリスタに過度 値(バリスタ電圧)は､2.5∼3.5Vであることが確認されていま のストレスが印加され続けた場合に生じる劣化の様子が大き す｡ この値は､実用素子の平均結晶粒径から求めた計算値より く異なります。 1V 前後大きな値ですが､ 実用素子の結晶粒には､ ある程度の 粒度分布があり､平均粒径より大きな結晶粒を含む電極間のミ A クロ的な導電路が他の部分より低い電圧値で臨界に達すること 100mA/cm2 による差と考えられます｡ 以上の構造､電導機構モデルから､酸化亜鉛バリスタの形状と V 30分間 A : 試験電圧印加方向と順方向の特性劣化状況 B : 試験電圧印加方向と逆方向の特性劣化状況 主要特性の関係を整理すると次のようになります｡ 試験電圧印加前 (初期特性) 電流(mA) これまでの考察から､バリスタ電圧は､電極間に存在する粒界 A 層の直列数を変えることで制御できることがわかります｡ 結晶 粒径が一定な場合は､素子が厚くなるほどバリスタ電圧は大き 試験電圧印加後 くなり､厚さ寸法が同じ場合は､結晶粒径の小さな素子の方が B 大きなバリスタ電圧を有しています｡ サージ電流耐量は､粒界 電圧(V) 層の並列数､すなわち素子の面積に依存します｡ 面積の大きな 素子ほど過大なサージ電流によく耐え､同じ面積の場合は､結 上のグラフは、ビスマス系供試サンプルを用いた劣化試験結果 晶粒径が小さな素子ほど強いと言えます｡ です。この試験では、 劣化を加速させるために100mA/cm2と また､サージ電流の波高値に対応して変化する制限電圧値も いう大きな電流ストレスを30分間加えています。電圧-電流特 素子の面積に依存し､サージ電流の波高値が同じ場合､面積が 性は劣化後に対称性を大きく崩し、順方向(A)の電圧と逆方向 大きい素子ほど､制限電圧値は低くなります｡ そして､素子の体 (B)電圧の差、 すなわちバリスタ電圧の極性が現れます。この傾 3 向は、バイアス電流印加時の漏れ電流が大きくなることを意味 TEST-3 Δα0.1-1/α0.1-1(%) 20 0 –20 –40 –60 –80 –100 しており、バッテリ消耗や IC 誤動作などの要因となります。 TDKでは材料組成を検討した結果、数種類の元素を組み合わ せる独自技術をプラセオジウム系に適用。劣化を抑制するとと (n=1) (n=1) 0 5 もに、対称性を崩さない新たな特性を得ることに成功しました。 10 15 20 印加電圧(kV) 25 30 劣化試験結果を以下に示します。 前記したとおり、バリスタ物性には、(1)電極面積を小さくする A 100mA/cm2 V とサージ耐量が低下、(2)低電圧回路用に12V∼18Vレベルの 30分間 バリスタ電圧を得るためには極めて薄いバリスタ素体が必要、 という大原則があり、 これが長年の間、バリスタの極小チップ化 A: 試験電圧印加方向と順方向の特性劣化状況 B: 試験電圧印加方向と逆方向の特性劣化状況 電流(mA) 試験電圧印加前 (初期特性) を阻む大きな障壁となってきました。私たちは、 この2つの課題 を先進の微細構造制御技術と精度の極限を追求した積層技術 A によりクリア。内部電極形状(面積)と内部電極間寸法をミクロ ンオーダーで制御する量産プロセスを確立し、小型機器回路設 計の先端ニーズにお応えする1005タイプで充実の静電気吸 収特性-バリスタ電圧ラインナップを実現。現在では0603タイ 試験電圧印加後 プ、 2素子内蔵2ライン対応アレイタイプの品種拡充に注力して B います。 電圧(V) 同様の検討をビスマス系においても行いましたが、 この系にお AVR-Mシリーズ1005タイプ微細構造 いては複数元素の添加効果は認められませんでした。以下に 従来材ビスマス酸化亜鉛系チップバリスタとプラセオジウム酸 0.1mm 化亜鉛系チップバリスタ(AVR-Mシリーズ)の耐静電気放電特 性比較例を示します。 TDK AVR-Mシリーズ1608タイプ 他社製ビスマスZnO系1608タイプ ΔV1mA / V1mA(%) TEST-1 5 1608C120M(n=5) 0 (n=1) 比較参考材料:ディスクバリスタ用従来材 –5 0 TEST-2 ΔV1mA / V1mA(%) 劣化時の対称性とともに、 ビスマス系バリスタに 比べ、バイアス電流印加時の漏れ電流が小さく、 小型携帯機器のEMC回路設計に最適です。 5 10 15 20 印加電圧(kV) 25 30 0.1mm 5 TEST-1完了後のサンプルに印加(n=5) 0 –5 0 20 40 60 80 30kV印加回数(印加間隔:0.5s) 100 4 以下、AVR-Mシリーズの特長を列記します。 バリスタ素体 (新組成プラセオジウムZnO系材料) 極小結晶粒を均一に形成する先進の微細構造制御技術により、 ミクロンオーダー積層制御 Pd内部電極 ツェナーダイオードと同等以上の俊敏な応答性を達成するとと もに、 バイアス電流印加時の漏れ電流を極小値に抑制しました。 独自の添加物制御を加えた新組成プラセオジウム酸化亜鉛系 半導体材料(特許取得済)の適用により、30kV・100回の繰り 返し高電圧印加試験にも耐える業界トップレベルのサージ耐量 を実現。電圧-電流特性もツェナーダイオード・アノードコモンタ イプと同等の極性のない対称性を示し、 ビスマス酸化亜鉛系 Agベース電極 チップ素子にみられる漏れ電流の非対称劣化もありません。 Niめっき Snめっき また、高精度積層技術により内部電極間の静電容量を大幅に 抑制した品種もラインナップしました。たとえばRGB信号ライ ンなど、波形なまりに敏感な信号ラインの対策には低静電容量 半導体素子の高集積化、省電力化はもちろん、移動体通信機器 タイプを適用し、異常電圧にさらされる危険が大きいGNDラ やPDAなどに代表される小型モバイル機器のさらなる小型軽 イン、DC電源ラインには強力なバリスタ効果とバイパスコンデ 量化、多機能化、複合機能化は今後ますます加速し、 チップバリ ンサの機能を兼ね備えた主要ラインナップを適用する、といっ スタにもより一層の小型化と吸収特性の強化、安定化が求めら た実効性を高める使い分けも可能にしました。 れます。そのようなニーズ動向に即応すべく、TDKではすでに 極小0603タイプと2素子内蔵アレイタイプを供給しています が、静電容量を大幅に抑制する独自技術の確立により、信号劣 ツェナーダイオードの1/2以下の実装面積と同等以上の特性 化を防ぎながらサージ性ノイズと高周波ノイズの吸収特性を強 信頼性に高い評価をいただき、高機能化を加速する携帯電話 化、最適化した高速インタフェース向け最新シリーズ、AVRLを やノートPC向けHDDなどの保護対策をはじめ、各種モバイル 投入しました。 AV機器、PDA、ゲーム機などに広く採用いただいています。 この新シリーズは、パソコン、関連機器に搭載されているDVIイ ンタフェース、USB2.0、IEEE1394などの高速差動信号イン タフェースはもちろん、 セットトップボックス、DVDレコーダ、デ ジタルTV、高精細テレビ、液晶プロジェクタなど、 HDMIインタフ 1.6 1.0 ェースを搭載した各種最新AV機器のTx、Rx 側双方に適用い 2.3 ただけます。 0.6 0.5 AVR-Mシリーズ 1005タイプ 0.8 2素子内蔵型 ツェナーダイオード TDKは、 今後ともさらに高まる極小化ニーズと高周波化ニー 1.4 ズへの対応を中核的な取り組みテーマと位置づけ、次世代機 器の高度なご要請にお応えする材質特性の改良、開発、 新品種 ランドパターンを含む基板占有面積(単位:mm) の立ち上げ、投入を積極的に展開してまいります。 さらに、酸化亜鉛バリスタでは世界初のニッケル(Ni)バリヤ＋ スズ(Sn)めっき端子電極の形成法を確立。優れたはんだ濡れ 性、はんだ耐熱性を有していますので、実装信頼性についても 万全です。 5 for Digital AV Player Application Circuit : Headphone Terminal Chip Beads 1 2 Audio Power AMP 3 L Line Chip Beads R Line Headphone OUT 1,2 AVR-M1005C6R8NT101N 3 AVR-M1005C120MTAAB for PDA Application Circuit : LCD Touch Panel Connector LCD Touch Panel 1 2 3 4 Position Detect IC 1,2,3,4 AVR-M1608C270KT6AB for PDA Application Circuit : Push Button Connector CPU 2 1 3 4 5 1,2,3,4,5 AVR-M1608C120MT6AB for Note PC Application Circuit : Keyboard Connector 6 7 8 Keyboard Connector 1 2 3 4 5 Bus Interface IC Chip Beads Array Vcc Chip Beads Array 1,2,3,4,5,6,7,8 AVR-M1608C120MT2AB 6 1 2 for Digital / Analog Converter Application Circuit : Audio Out Lines 3 4 5 6 7 9 8 Chip Beads 10 11 Audio Right OUT Chip Beads Audio Power AMP Audio Left OUT 1,2,3,4,5,6,7,8,9,10,11 AVR-M1608C270KT6AB for Celluler Phone Application Circuit : Data Interface Connector Interface Connector CPU 2 3 1 1 AVR-M1608C120MT2AB 2,3 AVR-M1608C270KT2AB portable game machine パソコン インタフェース部、キーボード HDD インタフェース部 CD-ROM,DVD-ROM インタフェース部 テレビ 入出力回路(オーディオ・ビデオ) 複写機 操作盤インタフェース部 オーディオ 入出力回路 プリンタ インタフェース部 DVD,MD,CD 入出力回路・リモコン端子 ファクシミリ 操作盤インタフェース部 VTR 入出力回路(オーディオ・ビデオ) ビデオカメラ 入出力回路(オーディオ・ビデオ) デジカメ インタフェース部、ボタン、LCD 工業計器 操作盤インタフェース部、ボタン、LCD テレビゲーム 入出力回路(オーディオ・ビデオ) PDA インタフェース部、ボタン、LCD ECU インタフェース部 車内LAN インタフェース部 モータ回路 制御回路 電子レンジ 操作盤 電気炊飯器 操作盤 エアコン 操作盤 電子玩具 ボタン 電話器 インタフェース部、ボタン、LCD、 マイク部、 レシーバ部 セルラ、PHS インタフェース部、ボタン、LCD、 マイク部、 レシーバ部 7 TFL-SA16JA 2011.11.01