本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 MB9B560R シリーズ 32-bit ARM® Cortex®-M4F based Microcontroller MB9BF566M/N/R, MB9BF567M/N/R, MB9BF568M/N/R, MB9BF568F Data Sheet (Full Production) Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製 品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様 の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。 Publication Number MB9B560R_DS709-00001 CONFIDENTIAL Revision 2.0 Issue Date February 2, 2015 D a t a S h e e t データシートの呼称に関するお知らせ Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や 本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい てご確認をお願いします。 Advance Information Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開 始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、 場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information に以下の条件を記載しています。 「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が 本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際 にはあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更また は中止する権利を留保します。 」 Preliminary Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品 認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関 するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載 しています。 「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定 が完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要と なる生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは 修正版において改訂が行われることがあります。 」 呼称の組み合わせ データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで 記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流 消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に ついて言及しています。 Full Production (呼称なし) 製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの です。Spansion Inc.は、この種の文書に以下の条件を適用しています。 「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産 体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様 の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。 」 これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ さい。 2 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 MB9B560R シリーズ 32-bit ARM® Cortex®-M4F based Microcontroller MB9BF566M/N/R, MB9BF567M/N/R, MB9BF568M/N/R, MB9BF568F Data Sheet (Full Production) 1. 概要 MB9B560R シリーズは、高速処理と低コストを求める組込み制御用途向けに設計された、高集積 32 ビット マイクロコントローラです。 本シリーズは、CPU に ARM Cortex-M4F プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチッ プメモリとともに、周辺機能として、モータ制御用タイマ, A/D コンバータ, 各種通信インタフェース(USB, CAN, UART, CSIO, I2C, LIN)により構成されます。 <注意事項> − ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries. Publication Number MB9B560R_DS709-00001 Revision 2.0 Issue Date February 2, 2015 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。 CONFIDENTIAL v1.1 D a t a S h e e t Table of Contents 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 4 CONFIDENTIAL 概要 ................................................................................................................................................ 3 特長 ................................................................................................................................................ 5 品種構成 ....................................................................................................................................... 13 パッケージと品種対応.................................................................................................................. 15 端子配列図 ................................................................................................................................... 16 端子機能一覧 ................................................................................................................................ 22 入出力回路形式 ............................................................................................................................ 51 取扱上のご注意 ............................................................................................................................ 58 デバイス使用上の注意.................................................................................................................. 62 ブロックダイヤグラム.................................................................................................................. 65 メモリサイズ ................................................................................................................................ 66 メモリマップ ................................................................................................................................ 66 各 CPU ステートにおける端子状態.............................................................................................. 69 電気的特性 ................................................................................................................................... 76 オーダ型格 ................................................................................................................................. 171 パッケージ・外形寸法図 ............................................................................................................ 172 主な変更内容 .............................................................................................................................. 179 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 2. 特長 32 ビット ARM Cortex-M4F コア プロセッサ版数 : r0p1 最大動作周波数 : 160 MHz FPU 搭載 DSP 命令対応 メモリ保護ユニット(MPU) : 組込みシステムの信頼性を向上させます。 ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI(ノンマスカブル割込み)と 128 チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。 オンチップメモリ フラッシュメモリ 本シリーズは、2 つの独立したフラッシュメモリを搭載します。 − メインフラッシュメモリ − − − 最大 1024 K バイト − コード保護用セキュリティ機能 16 K バイトのトレースバッファメモリを使用した、フラッシュメモリアクセラレータ機能を内蔵 フラッシュメモリへのリードアクセスは、動作周波数 72 MHz までは 0 wait-cycle です。 72 MHz より大きい場合でも、フラッシュメモリアクセラレータ機能により、0 wait-cycle と同等な アクセスを行えます。 − ワークフラッシュメモリ − − − − − − − 32 K バイト リードサイクル: 6 wait-cycle 動作周波数が 120 MHz を超え、160 MHz 以下の場合 4 wait-cycle 動作周波数が 72 MHz を超え、120 MHz 以下の場合 2 wait-cycle 動作周波数が 40 MHz を超え、72 MHz 以下の場合 0 wait-cycle 動作周波数が 40 MHz 以下の場合 セキュリティ機能はコード保護用セキュリティ機能と共有 SRAM 本シリーズのオンチップ SRAM は、 3 つの独立した SRAM (SRAM0, SRAM1,SRAM2) により構成されます。 SRAM0 は、Cortex-M4F コアの I-Code バス, D-Code バスに接続します。SRAM1,SRAM2 は、Cortex-M4F コ アの System バスに接続します。 − SRAM0: 最大 64 K バイト − SRAM1: 最大 32 K バイト − SRAM2: 最大 32 K バイト February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 5 v1.1 D a t a S h e e t 外部バスインタフェース SRAM, NOR と NAND フラッシュおよび SDRAM デバイスに対応 最大 9 チップセレクト CS0~CS8 (CS8 は SDRAM 専用) 8/16 ビットデータ幅 最大 25 ビットのアドレスビット アドレス/データマルチプレクスをサポート 外部 RDY 機能をサポート スクランブル機能サポート − 外部領域 0x6000_0000~0xDFFF_FFFF の領域を 4 M バイト単位でスクランブルの有効/無効を設定可 能 − スクランブルキーを 2 種類設定可能 <注意事項> 本機能を使用するためには、専用のソフトウェアライブラリが必要です。 − USB インタフェース USB インタフェースはファンクションとホストで構成されます。 [USB ファンクション] USB2.0 Full-Speed 対応 最大 6 本のエンドポイントをサポートします。 − エンドポイント 0 はコントロール転送 − エンドポイント 1, 2 はバルク転送, インタラプト転送, アイソクロナス転送を選択可能 − エンドポイント 3~5 はバルク転送, インタラプト転送を選択可能 − エンドポイント 1~5 はダブルバッファ構成 − 各エンドポイントのサイズは下記のとおり − − エンドポイント 0, 2 ~ 5 : 64 バイト エンドポイント 1 : 256 バイト [USB ホスト] USB2.0 Full-Speed / Low-Speed 対応 バルク転送, インタラプト転送, アイソクロナス転送をサポート USB デバイスの接続/切断の自動検出 IN/OUT トークン時のハンドシェークパケットの自動処理 最大パケット長 256 バイトをサポート ウェイクアップ機能をサポート CAN インタフェース (最大 2 チャネル) CAN 仕様 2.0A および 2.0B に準拠 最大転送レート:1 Mbps 32 メッセージバッファ搭載 6 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t マルチファンクションシリアルインタフェース(最大 8 チャネル) 64 バイト FIFO あり(FIFO 段数は通信モード・ビット長の設定により可変) チャネルごとに動作モードを次の中から選択できます。 − UART − CSIO − LIN − I2C UART − 全二重ダブルバッファ − パリティあり/なし選択可能 − 専用ボーレートジェネレータ内蔵 − 外部クロックをシリアルクロックとして使用可能 − ハードウェアフロー・コントロール : CTS/RTS による送受信自動制御(ch.4 のみ) − 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー) CSIO − 全二重ダブルバッファ − 専用ボーレートジェネレータ内蔵 − オーバランエラー検出機能 − シリアルチップセレクト機能(ch.6, ch.7 のみ) − 高速 SPI 対応(ch.4, ch.6 のみ) − データ長 5~16 ビット LIN − LIN プロトコル Rev.2.1 対応 − 全二重ダブルバッファ − マスタ/スレーブモード対応 − LIN break field 生成(13~16 ビット長に変更可能) − LIN break デリミタ生成(1~4 ビット長に変更可能) − 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー) I2C − 標準モード(最大 100 kbps)/高速モード(最大 400 kbps)に対応 − 高速モードプラス(Fm+) (最大 1000 kbps, ch.3=ch.A, ch.7=ch.B のみ)に対応 DMA コントローラ(8 チャネル) DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。 8 つを独自に構成かつ動作可能なチャネル ソフトウェア要求または内蔵周辺機能要求による転送開始可能 転送アドレス空間:32 ビット(4 G バイト) 転送モード : ブロック転送/ バースト転送/ デマンド転送 転送データタイプ : バイト/ ハーフワード/ ワード 転送ブロック数 : 1~16 転送回数 : 1~65536 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 7 v1.1 D a t a S h e e t DSTC (Descriptor System data Transfer Controller) (128 チャネル) DSTC は、CPU を介さずにデータを高速に転送できます。Descriptor システム方式を採用しており、あらか じめメモリ上に構築された Descriptor の指定内容に従って、メモリ/Peripheral デバイスに直接アクセスを行 い、データ転送動作を実行できます。 ソフトウェア起動, ハードウェア起動, Chain 起動機能サポート AD コンバータ(最大 24 チャネル) 逐次比較型 3 ユニット搭載 変換時間 : 0.5μs @5V 優先変換可能(2 レベルの優先度) スキャン変換モード 変換データ格納用 FIFO 搭載(スキャン変換用 : 16 段, 優先変換用 : 4 段) DA コンバータ(最大 2 チャネル) R-2R 型 12 ビット分解能 ベースタイマ(最大 8 チャネル) チャネルごとに動作モードを次の中から選択できます。 16 ビット PWM タイマ 16 ビット PPG タイマ 16/32 ビットリロードタイマ 16/32 ビット PWC タイマ 汎用 I/O ポート 本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして使用できま す。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載しています。 端子ごとにプルアップ制御可能 端子レベルを直接読出し可能 ポートリロケート機能 最大 100 本の高速汎用 I/O ポート@120pin Package 一部のポートは、5V トレラントに対応 該当する端子については「6. 端子機能一覧」と「7. 入出力回路形式」を参照してください。 8 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 多機能タイマ(最大 2 ユニット) 多機能タイマは、次のブロックで構成されます。 最小分解能: 6.25 ns 16 ビットフリーランタイマ×3 チャネル / ユニット インプットキャプチャ×4 チャネル / ユニット アウトプットコンペア×6 チャネル / ユニット A/D 起動コンペア×6 チャネル / ユニット 波形ジェネレータ×3 チャネル / ユニット 16 ビット PPG タイマ×3 チャネル / ユニット モータ制御を実現するために次の機能を用意しています。 PWM 信号出力機能 DC チョッパ波形出力機能 デッドタイマ機能 インプットキャプチャ機能 A/D コンバータ起動機能 DTIF(モータ緊急停止)割込み機能 リアルタイムクロック(RTC : Real Time Clock) 01 年~99 年までの年/月/日/時/分/秒/曜日のカウントを行います。 日時指定(年/月/日/時/分/秒/曜日)での割込み機能、年/月/日/時/分だけの個別設定も可能 設定時間後/設定時間ごとのタイマ割込み機能 カウントを継続して時刻書換え可能 うるう年の自動カウント クアッドカウンタ (QPRC : Quadrature Position/Revolution Counter) (最大 2 チャネル) クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、 設定によりアップダウンカウンタとしても使用できます。 3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能 16 ビット位置カウンタ 16 ビット回転カウンタ 2 つの 16 ビットコンペアレジスタ デュアルタイマ(32/16 ビットダウンカウンタ) デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。 各タイマチャネルの動作モードを次の中から選択できます。 フリーランモード 周期モード(=リロードモード) ワンショットモード 時計カウンタ 時計カウンタは低消費電力モードからのウェイクアップに使用します。クロックソースはメインクロック/ サブクロック/内蔵高速 CR クロック/内蔵低速 CR クロックから選択可能です。 インターバルタイマ : 最大 64s@サブクロック使用時(32.768 kHz) February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 9 v1.1 D a t a S h e e t 外部割込み制御ユニット 外部割込み入力端子 : 最大 16 本 ノンマスカブル割込み(NMI)入力端子 : 1 本 ウォッチドッグタイマ(2 チャネル) ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。 本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なるウォッチ ドッグがあります。 "ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、STOP 以外のすべての低消費電 力モードで動作します。 CRC (Cyclic Redundancy Check)アクセラレータ CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの整合性確 認処理負荷の軽減を実現します。 CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。 CCITT CRC16 Generator Polynomial: 0x1021 IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7 SD カードインタフェース 下記規格に準拠した SD カードが使用できます。 Part 1 Physical Layer Specification version 3.01 Part E1 SDIO Specification version 3.00 Part A2 SD Host Controller Standard Specification version 3.00 1 ビットまたは4ビットのデータバス幅 クロック/リセット クロック 5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。 − − − − − メインクロック サブクロック 内蔵高速 CR クロック 内蔵低速 CR クロック メイン PLL クロック : 4 MHz~48 MHz : 32.768 kHz : 4 MHz : 100 kHz リセット − INITX 端子からのリセット要求 − 電源投入リセット − ソフトウェアリセット − ウォッチドッグタイマリセット − 低電圧検出リセット − クロックスーパバイザリセット 10 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t クロック監視機能(CSV : Clock Super Visor) 内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。 低電圧検出機能(LVD : Low-Voltage Detect) 本シリーズは、2 段階で VCC の電圧を監視します。設定した電圧より VCC 端子の電圧が下がった場合、低 電圧検出機能により割込みまたはリセットが発生します。 LVD1 : 割込みによりエラーを報告 LVD2 : オートリセット動作 低消費電力モード 6 種類の低消費電力モードに対応します。 スリープ タイマ RTC ストップ ディープスタンバイ RTC(RAM 保持あり・なし選択可能) ディープスタンバイストップ(RAM 保持あり・なし選択可能) VBAT RTC(カレンダ回路)/32 kHz 発振回路に独立した電源を供給することで、RTC 動作時の消費電力を低減でき ます。 VBAT には以下の回路が含まれます。 RTC 32 kHz 発振回路 パワーオン回路 バックアップレジスタ: 32 バイト ポート回路 ボイス機能 ボイス機能として以下の機能が使用可能です。 本機能を使用するには、専用のライブラリが必要です。 自動音声認識 (Automatic Speech Recognition) − 複数言語での 100 個の専用コマンドを認識可能 − テキストファイルでの顧客コマンド定義をオーディオやトレーニング無しで認識可能 自然言語理解 (Natural Language Understanding) − 自然の言語を理解可能 デバッグ シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP) エンベデッド・トレース・マクロセル(ETM) ユニーク ID 41 ビットのデバイス固有の値を設定済み February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 11 v1.1 D a t a S h e e t 電源 3 種類の電源 12 CONFIDENTIAL ワイドレンジ電圧対応 USB I/O 用電源 : VCC : USBVCC VBAT 用電源 : VBAT = 2.7V~5.5V = 3.0V~3.6V(USB 使用時) = 2.7V~5.5V(GPIO 使用時) = 2.7V~5.5V MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 3. 品種構成 メモリサイズ 品種名 MB9BF566M/N/R MB9BF567M/N/R MB9BF568M/N/R/F メインフラッシュメモリ 512 K バイト 768 K バイト 1024 K バイト ワークフラッシュメモリ 32 K バイト 32 K バイト 32 K バイト オンチップ SRAM 64 K バイト 96 K バイト 128 K バイト SRAM0 32 K バイト 48 K バイト 64 K バイト SRAM1 16 K バイト 24 K バイト 32 K バイト SRAM2 16 K バイト 24 K バイト 32 K バイト February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 13 v1.1 D a t a S h e e t ファンクション 品種名 端子数 CPU MB9BF566M MB9BF566N MB9BF567M MB9BF567N MB9BF568M MB9BF568N 80 100/112 MB9BF567R MB9BF568R MB9BF568F 120/144 Cortex-M4F, MPU, NVIC 128ch. 周波数 160 MHz 電源電圧範囲 2.7V~5.5V USB2.0 (Function/Host) 1ch. CAN 2ch. (最大) DMAC 8ch. DSTC 128ch. Addr:19-bit (最大), R/W data: 8-bit (最大), 外部バスインタフェース CS:5 (最大), SRAM, NOR フラッシュ マルチファンクションシリアル Addr:25-bit (最大), R/W data: 8/16-bit (最大), ベースタイマ A/D 起動コンペア 6ch. インプットキャプチャ 4ch. フリーランタイマ 3ch. アウトプットコンペア 6ch. 波形ジェネレータ 3ch. PPG SRAM, SRAM, NOR フラッシュ, SDRAM 3ch. NAND フラッシュ, SDRAM 1 unit クアッドカウンタ 2ch. (最大) デュアルタイマ 1 unit リアルタイムクロック 1 unit 時計カウンタ 1 unit CRC アクセラレータ Yes ウォッチドッグタイマ 1ch. (SW) + 1ch. (HW) 外部割込み 16pin (最大)+ NMI × 1 I/O ポート 63pin (最大) 12 ビット A/D コンバータ 16ch. (3 units) 12 ビット D/A コンバータ 80pin (最大) 100pin (最大) 24ch. (3 units) 2 units (最大) クロック監視機能(CSV) Yes 低電圧検出機能(LVD) ユニーク ID NOR フラッシュ, 2 units (最大) SD カードインタフェース デバッグ機能 CS:9 (最大), CS:9 (最大), 8ch. (最大) (PWC/リロードタイマ/PWM/PPG) 内蔵 CR Addr:25-bit (最大), R/W data: 8/16-bit (最大), 8ch. (最大) (UART/CSIO/LIN/I2C) 多 機 能 タ イ マ MB9BF566R 2ch. 高速 4 MHz (±2%) 低速 100 kHz (標準) SWJ-DP/ETM Yes <注意事項> − 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることは できません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を用いて、端子を割 り当ててください。 14 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 4. パッケージと品種対応 品種名 パッケージ MB9BF566M MB9BF566N MB9BF567M MB9BF567N MB9BF568M MB9BF568N LQFP: FPT-80P-M37 (0.5mm pitch) LQFP: FPT-80P-M40 (0.65mm pitch) QFP: FPT-100P-M36 (0.65mm pitch) MB9BF566R MB9BF567R MB9BF568R MB9BF568F - - - - - - LQFP: FPT-100P-M23 (0.5mm pitch) - - LQFP: FPT-120P-M37 (0.5mm pitch) - - BGA: BGA-112P-M05 (0.5mm pitch) - - BGA: BGA-144P-M09 (0.5mm pitch) - - : 対応 <注意事項> − 各パッケージの詳細は「16. パッケージ・外形寸法図」を参照してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 15 v1.1 D a t a S h e e t 5. 端子配列図 FPT-80P-M37/M40 VSS P81/UDP0 P80/UDM0 USBVCC P60/TIOA2_2/SCK5_0/NMIX/WKUP0/MRDY_0 P61/UHCONX0/TIOB2_2/SOT5_0/RTCCO_0/SUBOUT_0 P62/ADTG_3/TX0_2/SIN5_0/INT04_1/S_WP_0/MOEX_0 P63/CROUT_1/RX0_2/INT03_0/S_CD_0/MWEX_0 P00/TRSTX/MCSX7_0 P01/TCK/SWCLK P02/TDI/MCSX6_0 P03/TMS/SWDIO P04/TDO/SWO P09/AN19/TIOA3_2/SOT1_0/S_DATA2_0/MCSX5_0 P0A/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_0 P0B/TIOB6_1/SIN6_1/IC10_0/INT00_1/S_DATA0_0/MCSX0_0 P0C/TIOA6_1/SOT6_1/IC11_0/S_DATA1_0/MALE_0 P0D/TIOA5_2/SCK6_1/IC12_0/S_CMD_0/MDQM0_0 P0E/TIOB5_2/SCS6_1/IC13_0/S_CLK_0/MDQM1_0 VCC 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 (TOP VIEW) VCC 1 60 VSS P50/CTS4_0/AIN0_2/RTO10_0/INT00_0/MADATA00_0 2 59 P21/AN17/SIN0_0/INT06_1 P51/RTS4_0/BIN0_2/RTO11_0/INT01_0/MADATA01_0 3 58 P22/CROUT_0/AN16/TIOB7_1/SOT0_0 P52/SCK4_0/ZIN0_2/RTO12_0/MADATA02_0 4 57 P23/AN15/TIOA7_1/SCK0_0/RTO00_1 P53/TIOA1_2/SOT4_0/RTO13_0/MADATA03_0 5 56 P1B/AN11/SCK4_1/IC02_1/MAD18_0 P54/TIOB1_2/SIN4_0/RTO14_0/INT02_0/MADATA04_0 6 55 P1A/AN10/SOT4_1/IC01_1/MAD17_0 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_0 7 54 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_0 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_0 8 53 P18/AN08/SCK2_2/MAD15_0 P30/TIOB0_1/RTS4_2/INT15_2/WKUP1/MADATA07_0 9 52 AVRH P31/TIOB1_1/SIN3_1/INT09_2/MADATA08_0 10 51 AVRL 50 AVSS LQFP - 80 P32/TIOB2_1/SOT3_1/INT10_1/MADATA09_0 11 P33/ADTG_6/TIOB3_1/SCK3_1/INT04_0/MADATA10_0 12 49 AVCC P39/ADTG_2/DTTI0X_0/RTCCO_2/SUBOUT_2 13 48 P17/AN07/SOT2_2/WKUP3/MAD14_0 P16/AN06/SIN2_2/INT14_1/MAD13_0 P3A/TIOA0_1/AIN0_0/RTO00_0 14 47 P3B/TIOA1_1/BIN0_0/RTO01_0 15 46 P15/AN05/SCK0_1/MAD12_0 P3C/TIOA2_1/ZIN0_0/RTO02_0 16 45 P14/AN04/SOT0_1/IC03_2/MAD11_0 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 P48/VREGCTL P49/VWAKEUP VBAT C VSS VCC P4B/TIOB1_0/SCS7_1/MAD03_0 P4C/TIOB2_0/SCK7_1/AIN1_2/MAD04_0 P4D/TIOB3_0/SOT7_1/BIN1_2/INT13_2/MAD05_0 P4E/TIOB4_0/SIN7_1/ZIN1_2/FRCK1_1/INT11_1/WKUP2/MAD06_0 PE0/MD1 MD0 PE2/X0 PE3/X1 VSS P10/AN00/RX1_2/SIN1_1/FRCK0_2/INT02_1/MAD07_0 P47/X1A 41 24 20 P46/X0A VSS 23 P11/AN01/TX1_2/SOT1_1/IC00_2/MAD08_0 INITX P12/AN02/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1/MAD09_0 42 22 43 19 21 44 18 P3F/TIOA5_1/RTO05_0/MAD02_0 P44/TIOA4_0/RTO14_1/DA0 17 P3E/TIOA4_1/RTO04_0/MAD01_0 P45/TIOB0_0/RTO15_1/DA1 P3D/TIOA3_1/RTO03_0/MAD00_0 P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_0 <注意事項> 「_」以降の数字はリロケー − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 16 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t FPT-100P-M23 VCC VSS P81/UDP0 P80/UDM0 USBVCC P60/TIOA2_2/SCK5_0/NMIX/WKUP0/MRDY_0 P61/UHCONX0/TIOB2_2/SOT5_0/RTCCO_0/SUBOUT_0 P62/ADTG_3/TX0_2/SIN5_0/INT04_1/S_WP_0/MOEX_0 P63/CROUT_1/RX0_2/INT03_0/S_CD_0/MWEX_0 VSS P00/TRSTX/MCSX7_0 P01/TCK/SWCLK P02/TDI/MCSX6_0 P03/TMS/SWDIO P04/TDO/SWO P05/AN23/ADTG_0/TRACECLK/SIN7_0/INT01_1/MCSX2_0 P06/AN22/TRACED3/TIOB0_2/SOT7_0/MCSX3_0 P07/AN21/TRACED2/TIOA0_2/SCK7_0/MCLKOUT_0 P08/AN20/TRACED1/TIOB3_2/SCK1_0/MCSX4_0 P09/AN19/TRACED0/TIOA3_2/SOT1_0/S_DATA2_0/MCSX5_0 P0A/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_0 P0B/TIOB6_1/SIN6_1/IC10_0/INT00_1/S_DATA0_0/MCSX0_0 P0C/TIOA6_1/SOT6_1/IC11_0/S_DATA1_0/MALE_0 P0D/TIOA5_2/SCK6_1/IC12_0/S_CMD_0/MDQM0_0 P0E/TIOB5_2/SCS6_1/IC13_0/S_CLK_0/MDQM1_0 VCC 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 (TOP VIEW) 1 75 VSS P50/CTS4_0/AIN0_2/RTO10_0/INT00_0/MADATA00_0 2 74 P20/AN18/AIN1_1/INT05_0/MAD24_0 P51/RTS4_0/BIN0_2/RTO11_0/INT01_0/MADATA01_0 3 73 P21/AN17/SIN0_0/BIN1_1/INT06_1/MAD23_0 P52/SCK4_0/ZIN0_2/RTO12_0/MADATA02_0 4 72 P22/CROUT_0/AN16/TIOB7_1/SOT0_0/ZIN1_1 P53/TIOA1_2/SOT4_0/RTO13_0/MADATA03_0 5 71 P23/AN15/TIOA7_1/SCK0_0/RTO00_1/MAD22_0 P54/TIOB1_2/SIN4_0/RTO14_0/INT02_0/MADATA04_0 6 70 P1E/AN14/ADTG_5/FRCK0_1/MAD21_0 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_0 7 69 P1D/AN13/RTS4_1/DTTI0X_1/MAD20_0 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_0 8 68 P1C/AN12/CTS4_1/IC03_1/MAD19_0 P30/TIOB0_1/RTS4_2/INT15_2/WKUP1/MADATA07_0 9 67 P1B/AN11/SCK4_1/IC02_1/MAD18_0 P31/TIOB1_1/SIN3_1/INT09_2/MADATA08_0 10 66 P1A/AN10/SOT4_1/IC01_1/MAD17_0 P32/TIOB2_1/SOT3_1/INT10_1/MADATA09_0 11 65 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_0 P33/ADTG_6/TIOB3_1/SCK3_1/INT04_0/MADATA10_0 12 64 P18/AN08/SCK2_2/MAD15_0 LQFP - 100 P34/TX0_1/TIOB4_1/FRCK0_0/MADATA11_0 13 63 AVRH P35/RX0_1/TIOB5_1/IC03_0/INT08_1/MADATA12_0 14 62 AVRL P36/SIN5_2/IC02_0/INT09_1/MADATA13_0 15 61 AVSS P37/SOT5_2/IC01_0/INT05_2/MADATA14_0 16 60 AVCC P38/SCK5_2/IC00_0/INT06_2/MADATA15_0 17 59 P17/AN07/SOT2_2/WKUP3/MAD14_0 P39/ADTG_2/DTTI0X_0/RTCCO_2/SUBOUT_2/MSDCLK_0 18 58 P16/AN06/SIN2_2/INT14_1/MAD13_0 P3A/TIOA0_1/AIN0_0/RTO00_0/MSDCKE_0 19 57 P15/AN05/SCK0_1/MAD12_0 P3B/TIOA1_1/BIN0_0/RTO01_0/MRASX_0 20 56 P14/AN04/SOT0_1/IC03_2/MAD11_0 P3C/TIOA2_1/ZIN0_0/RTO02_0/MCASX_0 21 55 P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_0 47 48 49 50 PE3/X1 VSS 46 PE0/MD1 MD0 45 PE2/X0 44 40 VSS P4D/TIOB3_0/SOT7_1/BIN1_2/INT13_2/MAD05_0 39 C P4E/TIOB4_0/SIN7_1/ZIN1_2/FRCK1_1/INT11_1/WKUP2/MAD06_0 38 VBAT 43 37 P49/VWAKEUP P4C/TIOB2_0/SCK7_1/AIN1_2/MAD04_0 36 42 35 P47/X1A P48/VREGCTL 41 34 P46/X0A VCC 33 INITX P4B/TIOB1_0/SCS7_1/MAD03_0 32 P45/TIOB0_0/RTO15_1/DA1 VCC 31 51 P44/TIOA4_0/RTO14_1/DA0 25 30 VSS 29 P10/AN00/RX1_2/SIN1_1/FRCK0_2/INT02_1/MAD07_0 P42/TIOA2_0/RTO12_1/MSDWEX_0 52 P43/ADTG_7/TIOA3_0/RTO13_1/MCSX8_0 24 28 P3F/TIOA5_1/RTO05_0/MAD02_0 27 P11/AN01/TX1_2/SOT1_1/IC00_2/MAD08_0 26 P12/AN02/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1/MAD09_0 53 VCC 54 23 P41/TIOA1_0/RTO11_1/INT13_1 22 P3E/TIOA4_1/RTO04_0/MAD01_0 P40/TIOA0_0/RTO10_1/INT12_1 P3D/TIOA3_1/RTO03_0/MAD00_0 <注意事項> − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 17 v1.1 D a t a S h e e t FPT-120P-M37 VCC VSS P81/UDP0 P80/UDM0 USBVCC P60/TIOA2_2/SCK5_0/NMIX/WKUP0/MRDY_0 P61/UHCONX0/TIOB2_2/SOT5_0/RTCCO_0/SUBOUT_0 P62/ADTG_3/TX0_2/SIN5_0/INT04_1/S_WP_0/MOEX_0 P63/CROUT_1/RX0_2/SIN5_1/INT03_0/S_CD_0/MWEX_0 P64/TIOA7_0/SOT5_1/INT10_2 P65/TIOB7_0/SCK5_1 P66/ADTG_8/SIN3_0/INT11_2 P67/TIOA7_2/SOT3_0 P68/TIOB7_2/SCK3_0/INT00_2 VSS P00/TRSTX/MCSX7_0 P01/TCK/SWCLK P02/TDI/MCSX6_0 P03/TMS/SWDIO P04/TDO/SWO P05/AN23/ADTG_0/TRACECLK/SIN7_0/INT01_1/MCSX2_0 P06/AN22/TRACED3/TIOB0_2/SOT7_0/MCSX3_0 P07/AN21/TRACED2/TIOA0_2/SCK7_0/MCLKOUT_0 P08/AN20/TRACED1/TIOB3_2/SCK1_0/MCSX4_0 P09/AN19/TRACED0/TIOA3_2/SOT1_0/S_DATA2_0/MCSX5_0 P0A/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_0 P0B/TIOB6_1/SIN6_1/IC10_0/INT00_1/S_DATA0_0/MCSX0_0 P0C/TIOA6_1/SOT6_1/IC11_0/S_DATA1_0/MALE_0 P0D/TIOA5_2/SCK6_1/IC12_0/S_CMD_0/MDQM0_0 P0E/TIOB5_2/SCS6_1/IC13_0/S_CLK_0/MDQM1_0 VCC 120 119 118 117 116 115 114 113 112 111 110 109 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 91 (TOP VIEW) 1 90 VSS P50/CTS4_0/AIN0_2/RTO10_0/INT00_0/MADATA00_0 2 89 P20/AN18/AIN1_1/INT05_0/MAD24_0 P51/RTS4_0/BIN0_2/RTO11_0/INT01_0/MADATA01_0 3 88 P21/AN17/SIN0_0/BIN1_1/INT06_1/MAD23_0 P52/SCK4_0/ZIN0_2/RTO12_0/MADATA02_0 4 87 P22/CROUT_0/AN16/TIOB7_1/SOT0_0/ZIN1_1 P53/TIOA1_2/SOT4_0/RTO13_0/MADATA03_0 5 86 P23/AN15/TIOA7_1/SCK0_0/RTO00_1/MAD22_0 P54/TIOB1_2/SIN4_0/RTO14_0/INT02_0/MADATA04_0 6 85 P24/RX1_0/SIN2_1/RTO01_1/INT01_2 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_0 7 84 P25/TX1_0/TIOA5_0/SOT2_1/RTO02_1 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_0 8 83 P26/TIOB5_0/SCK2_1/RTO03_1 P57/SCK6_0/MADATA07_0 9 82 P27/TIOA6_2/RTO04_1/INT02_2 P58/SIN4_2/AIN1_0/INT04_2/MADATA08_0 10 81 P1F/ADTG_4/TIOB6_2/RTO05_1 P59/RX1_1/SOT4_2/BIN1_0/INT07_1/MADATA09_0 11 80 P1E/AN14/ADTG_5/FRCK0_1/MAD21_0 P5A/TX1_1/SCK4_2/ZIN1_0/MADATA10_0 12 79 P1D/AN13/RTS4_1/DTTI0X_1/MAD20_0 P5B/CTS4_2/MADATA11_0 13 78 P1C/AN12/CTS4_1/IC03_1/MAD19_0 P30/TIOB0_1/RTS4_2/INT15_2/WKUP1/MADATA12_0 14 77 P1B/AN11/SCK4_1/IC02_1/MAD18_0 76 P1A/AN10/SOT4_1/IC01_1/MAD17_0 75 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_0 P31/TIOB1_1/SIN3_1/INT09_2/MADATA13_0 15 P32/TIOB2_1/SOT3_1/INT10_1/MADATA14_0 16 P33/ADTG_6/TIOB3_1/SCK3_1/INT04_0/MADATA15_0 17 74 P18/AN08/SCK2_2/MAD15_0 P34/TX0_1/TIOB4_1/FRCK0_0/MNALE_0 18 73 AVRH P35/RX0_1/TIOB5_1/IC03_0/INT08_1/MNCLE_0 19 72 AVRL LQFP - 120 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 VSS VCC P4B/TIOB1_0/SCS7_1/MAD03_0 P4C/TIOB2_0/SCK7_1/AIN1_2/MAD04_0 P4D/TIOB3_0/SOT7_1/BIN1_2/INT13_2/MAD05_0 P4E/TIOB4_0/SIN7_1/ZIN1_2/FRCK1_1/INT11_1/WKUP2/MAD06_0 P70/TX0_0/TIOA4_2/AIN0_1/IC13_1 P71/RX0_0/TIOB4_2/BIN0_1/IC12_1/INT15_1 P72/TIOA6_0/SIN2_0/ZIN0_1/IC11_1/INT14_2 P73/TIOB6_0/SOT2_0/IC10_1/INT03_2 P74/SCK2_0/DTTI1X_1 PE0/MD1 MD0 PE2/X0 PE3/X1 VSS VCC 43 61 C 30 VBAT P10/AN00/RX1_2/SIN1_1/FRCK0_2/INT02_1/MAD07_0 VSS 42 P11/AN01/TX1_2/SOT1_1/IC00_2/MAD08_0 62 P49/VWAKEUP 63 29 41 28 P3F/TIOA5_1/RTO05_0/MAD02_0 40 P12/AN02/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1/MAD09_0 P3E/TIOA4_1/RTO04_0/MAD01_0 P47/X1A 64 P48/VREGCTL 27 39 P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_0 P3D/TIOA3_1/RTO03_0/MAD00_0 38 P14/AN04/SOT0_1/IC03_2/MAD11_0 65 INITX 66 26 P46/X0A 25 P3C/TIOA2_1/ZIN0_0/RTO02_0/MCASX_0 37 P15/AN05/SCK0_1/MAD12_0 P3B/TIOA1_1/BIN0_0/RTO01_0/MRASX_0 P45/TIOB0_0/RTO15_1/DA1 67 36 24 35 P16/AN06/SIN2_2/INT14_1/MAD13_0 P3A/TIOA0_1/AIN0_0/RTO00_0/MSDCKE_0 P44/TIOA4_0/RTO14_1/DA0 68 P43/ADTG_7/TIOA3_0/RTO13_1/MCSX8_0 23 34 P17/AN07/SOT2_2/WKUP3/MAD14_0 P39/ADTG_2/DTTI0X_0/RTCCO_2/SUBOUT_2/MSDCLK_0 33 69 P41/TIOA1_0/RTO11_1/INT13_1 22 P42/TIOA2_0/RTO12_1/MSDWEX_0 AVCC P38/SCK5_2/IC00_0/INT06_2 32 AVSS 70 31 71 21 VCC 20 P40/TIOA0_0/RTO10_1/INT12_1 P36/SIN5_2/IC02_0/INT09_1/MNWEX_0 P37/SOT5_2/IC01_0/INT05_2/MNREX_0 <注意事項> − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 18 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t FPT-100P-M36 P50/CTS4_0/AIN0_2/RTO10_0/INT00_0/MADATA00_0 VCC VSS P81/UDP0 P80/UDM0 USBVCC P60/TIOA2_2/SCK5_0/NMIX/WKUP0/MRDY_0 P61/UHCONX0/TIOB2_2/SOT5_0/RTCCO_0/SUBOUT_0 P62/ADTG_3/TX0_2/SIN5_0/INT04_1/S_WP_0/MOEX_0 P63/CROUT_1/RX0_2/INT03_0/S_CD_0/MWEX_0 VSS P00/TRSTX/MCSX7_0 P01/TCK/SWCLK P02/TDI/MCSX6_0 P03/TMS/SWDIO P04/TDO/SWO P05/AN23/ADTG_0/TRACECLK/SIN7_0/INT01_1/MCSX2_0 P06/AN22/TRACED3/TIOB0_2/SOT7_0/MCSX3_0 P07/AN21/TRACED2/TIOA0_2/SCK7_0/MCLKOUT_0 P08/AN20/TRACED1/TIOB3_2/SCK1_0/MCSX4_0 P09/AN19/TRACED0/TIOA3_2/SOT1_0/S_DATA2_0/MCSX5_0 P0A/SIN1_0/FRCK1_0/INT12_2/S_DATA3_0/MCSX1_0 P0B/TIOB6_1/SIN6_1/IC10_0/INT00_1/S_DATA0_0/MCSX0_0 P0C/TIOA6_1/SOT6_1/IC11_0/S_DATA1_0/MALE_0 P0D/TIOA5_2/SCK6_1/IC12_0/S_CMD_0/MDQM0_0 P0E/TIOB5_2/SCS6_1/IC13_0/S_CLK_0/MDQM1_0 VCC VSS P20/AN18/AIN1_1/INT05_0/MAD24_0 P21/AN17/SIN0_0/BIN1_1/INT06_1/MAD23_0 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 (TOP VIEW) P51/RTS4_0/BIN0_2/RTO11_0/INT01_0/MADATA01_0 81 50 P22/CROUT_0/AN16/TIOB7_1/SOT0_0/ZIN1_1 P52/SCK4_0/ZIN0_2/RTO12_0/MADATA02_0 82 49 P23/AN15/TIOA7_1/SCK0_0/RTO00_1/MAD22_0 P53/TIOA1_2/SOT4_0/RTO13_0/MADATA03_0 83 48 P1E/AN14/ADTG_5/FRCK0_1/MAD21_0 P54/TIOB1_2/SIN4_0/RTO14_0/INT02_0/MADATA04_0 84 47 P1D/AN13/RTS4_1/DTTI0X_1/MAD20_0 P55/ADTG_1/SIN6_0/RTO15_0/INT07_2/MADATA05_0 85 46 P1C/AN12/CTS4_1/IC03_1/MAD19_0 P56/SOT6_0/DTTI1X_0/INT08_2/MADATA06_0 86 45 P1B/AN11/SCK4_1/IC02_1/MAD18_0 P30/TIOB0_1/RTS4_2/INT15_2/WKUP1/MADATA07_0 87 44 P1A/AN10/SOT4_1/IC01_1/MAD17_0 P31/TIOB1_1/SIN3_1/INT09_2/MADATA08_0 88 43 P19/AN09/SIN4_1/IC00_1/INT05_1/MAD16_0 P32/TIOB2_1/SOT3_1/INT10_1/MADATA09_0 89 42 P18/AN08/SCK2_2/MAD15_0 P33/ADTG_6/TIOB3_1/SCK3_1/INT04_0/MADATA10_0 90 41 AVRH QFP - 100 27 28 PE3/X1 VSS 30 26 PE2/X0 29 25 MD0 VCC 24 P10/AN00/RX1_2/SIN1_1/FRCK0_2/INT02_1/MAD07_0 23 PE0/MD1 19 VCC P4E/TIOB4_0/SIN7_1/ZIN1_2/FRCK1_1/INT11_1/WKUP2/MAD06_0 18 VSS 22 17 C P4D/TIOB3_0/SOT7_1/BIN1_2/INT13_2/MAD05_0 16 VBAT 21 15 P49/VWAKEUP 20 14 P4B/TIOB1_0/SCS7_1/MAD03_0 13 P47/X1A P48/VREGCTL P4C/TIOB2_0/SCK7_1/AIN1_2/MAD04_0 12 P11/AN01/TX1_2/SOT1_1/IC00_2/MAD08_0 P46/X0A 31 11 P12/AN02/SCK1_1/IC01_2/RTCCO_1/SUBOUT_1/MAD09_0 P3D/TIOA3_1/RTO03_0/MAD00_0 100 10 32 INITX 99 P45/TIOB0_0/RTO15_1/DA1 P13/AN03/SIN0_1/IC02_2/INT03_1/MAD10_0 P3C/TIOA2_1/ZIN0_0/RTO02_0/MCASX_0 9 P14/AN04/SOT0_1/IC03_2/MAD11_0 33 P44/TIOA4_0/RTO14_1/DA0 34 98 8 97 P3B/TIOA1_1/BIN0_0/RTO01_0/MRASX_0 7 P15/AN05/SCK0_1/MAD12_0 P3A/TIOA0_1/AIN0_0/RTO00_0/MSDCKE_0 P42/TIOA2_0/RTO12_1/MSDWEX_0 35 P43/ADTG_7/TIOA3_0/RTO13_1/MCSX8_0 96 6 P16/AN06/SIN2_2/INT14_1/MAD13_0 P39/ADTG_2/DTTI0X_0/RTCCO_2/SUBOUT_2/MSDCLK_0 P41/TIOA1_0/RTO11_1/INT13_1 P17/AN07/SOT2_2/WKUP3/MAD14_0 36 5 37 95 4 94 P38/SCK5_2/IC00_0/INT06_2/MADATA15_0 P40/TIOA0_0/RTO10_1/INT12_1 AVCC P37/SOT5_2/IC01_0/INT05_2/MADATA14_0 3 38 VSS 93 VCC AVSS P36/SIN5_2/IC02_0/INT09_1/MADATA13_0 2 AVRL 39 1 40 92 P3F/TIOA5_1/RTO05_0/MAD02_0 91 P3E/TIOA4_1/RTO04_0/MAD01_0 P34/TX0_1/TIOB4_1/FRCK0_0/MADATA11_0 P35/RX0_1/TIOB5_1/IC03_0/INT08_1/MADATA12_0 <注意事項> 「_」以降の数字はリロケー − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 19 v1.1 D a t a S h e e t BGA-112P-M05 (TOP VIEW) 1 2 3 4 5 6 7 8 9 10 11 12 13 A VSS UDP0 UDM0 USBVCC VSS TCK/ SWCLK VSS AN21 P0A P0B VSS P0E VSS B VCC VSS P60 P61 P62 TRSTX SWDIO AN22 AN19 P0C P0D VSS VCC C P50 P51 P52 AN23 AN20 VSS AN18 AN17 D P53 P54 AN16 AN15 E P55 P56 P30 AN14 AN13 AVRH F P31 P32 P33 AN12 AN11 AVRL G P34 P35 P36 AN10 AN09 AVSS H VSS P37 P38 AN08 AN07 AVCC J P39 P3A P3B AN06 AN05 AN04 K P3C P3D AN03 AN02 L P3E P3F P43 VSS AN01 AN00 M VCC VSS P42 N VSS P40 P41 P63 TMS/ TDI TDO/ SWO index P45 P48 P4B P4C P4E P44 VSS INITX P49 VCC P4D MD1 MD0 VSS VCC VSS X0A X1A VSS VBAT C VSS X0 X1 VSS <注意事項> − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 20 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t BGA-144P-M09 (TOP VIEW) 1 2 3 4 5 6 7 8 9 10 11 12 13 A VSS UDP0 UDM0 USBVCC VSS P66 VSS VSS AN21 VSS P0C VCC VSS B VCC VSS P60 P61 P63 P67 TCK/ SWCLK TDO/ SWO AN20 P0B VSS VSS P0E C P50 P51 VSS P62 P64 P68 TDI AN23 AN19 P0D VSS AN18 VSS D P52 P53 P54 VSS P65 AN22 P0A VSS AN17 AN16 AN15 E P55 P56 P57 P58 index P24 P25 P26 P27 F P59 P5A P5B P30 P1F AN14 AN13 AN12 G P31 P32 P33 P34 AN11 AN10 AN09 AVRH H P35 P36 P37 P38 AN08 AN07 AN06 AVRL J P39 P3A P3B P3C AN05 AN04 AN03 AVSS K VSS P3D P3E VSS P45 P49 P4C P70 P72 VSS AN02 AN01 AVCC L P3F P41 VSS P44 VSS P48 P4B P4E P71 P74 VSS AN00 VSS M VCC VSS P43 VSS X1A VSS VSS P4D VCC P73 MD0 VSS VCC N VSS P40 P42 INITX X0A VSS VBAT C VSS MD1 X0 X1 VSS TMS/ TRSTX SWDIO <注意事項> − XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 21 v1.1 D a t a S h e e t 端子機能一覧 6. 端子番号別 「_」以降の数字はリロケーションポート XXX_1, XXX_2 のように、 「_(アンダバー)」がついている端子の、 番号を示しています。 これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。 拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。 端子番号 入出力 LQFP120 LQFP100 LQFP80 QFP100 BGA112 BGA144 1 1 1 79 B1 B1 端子名 回路 形式 VCC 端子状態 形式 - - E K E K E I E I E K P50 CTS4_0 AIN0_2 2 2 2 80 C1 C1 RTO10_0 (PPG10_0) INT00_0 MADATA00_0 P51 RTS4_0 BIN0_2 3 3 3 81 C2 C2 RTO11_0 (PPG10_0) INT01_0 MADATA01_0 P52 SCK4_0 (SCL4_0) 4 4 4 82 C3 D1 ZIN0_2 RTO12_0 (PPG12_0) MADATA02_0 P53 TIOA1_2 SOT4_0 5 5 5 83 D1 D2 (SDA4_0) RTO13_0 (PPG12_0) MADATA03_0 P54 TIOB1_2 SIN4_0 6 6 6 84 D2 D3 RTO14_0 (PPG14_0) INT02_0 MADATA04_0 22 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P55 ADTG_1 SIN6_0 7 7 7 85 E1 E1 RTO15_0 E K E K E I E K E K E I E I E Q (PPG14_0) INT07_2 MADATA05_0 P56 SOT6_0 8 8 8 86 E2 E2 (SDA6_0) DTTI1X_0 INT08_2 MADATA06_0 P57 9 - - - - E3 SCK6_0 (SCL6_0) MADATA07_0 P58 SIN4_2 10 - - - - E4 AIN1_0 INT04_2 MADATA08_0 P59 RX1_1 SOT4_2 11 - - - - F1 (SDA4_2) BIN1_0 INT07_1 MADATA09_0 P5A TX1_1 12 - - - - F2 SCK4_2 (SCL4_2) ZIN1_0 MADATA10_0 P5B 13 - - - - F3 CTS4_2 MADATA11_0 P30 TIOB0_1 14 9 9 87 E3 F4 RTS4_2 INT15_2 WKUP1 14 - - - February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL - - MADATA07_0 F4 MADATA12_0 23 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P31 15 10 10 88 F1 G1 TIOB1_1 SIN3_1 INT09_2 15 - - - - - MADATA08_0 G1 MADATA13_0 I K N K N K E I E K E K E K P32 TIOB2_1 16 11 11 89 F2 G2 SOT3_1 (SDA3_1) INT10_1 16 - - - - - MADATA09_0 G2 MADATA14_0 P33 ADTG_6 17 12 12 90 F3 G3 TIOB3_1 SCK3_1 (SCL3_1) INT04_0 17 - - - - - MADATA10_0 G3 MADATA15_0 P34 18 13 - 91 G1 G4 TX0_1 TIOB4_1 FRCK0_0 18 - - - - - MADATA11_0 G4 MNALE_0 P35 RX0_1 19 14 - 92 G2 H1 TIOB5_1 IC03_0 INT08_1 19 - - - - - MADATA12_0 H1 MNCLE_0 P36 20 15 - 93 G3 H2 SIN5_2 IC02_0 INT09_1 20 - - - - - MADATA13_0 H2 MNWEX_0 P37 SOT5_2 21 16 - 94 H2 H3 (SDA5_2) IC01_0 INT05_2 21 24 CONFIDENTIAL - - - - - MADATA14_0 H3 MNREX_0 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P38 SCK5_2 22 17 - 95 H3 H4 (SCL5_2) IC00_0 E K L I G I G I G I G I G I G I INT06_2 - - MADATA15_0 P39 ADTG_2 23 18 13 96 J1 J1 DTTI0X_0 RTCCO_2 SUBOUT_2 - MSDCLK_0 P3A TIOA0_1 24 19 14 97 J2 J2 AIN0_0 RTO00_0 (PPG00_0) - MSDCKE_0 P3B TIOA1_1 25 20 15 98 J3 J3 BIN0_0 RTO01_0 (PPG00_0) - MRASX_0 P3C TIOA2_1 26 21 16 99 K1 J4 ZIN0_0 RTO02_0 (PPG02_0) - MCASX_0 P3D TIOA3_1 27 22 17 100 K2 K2 RTO03_0 (PPG02_0) MAD00_0 P3E TIOA4_1 28 23 18 1 L1 K3 RTO04_0 (PPG04_0) MAD01_0 P3F TIOA5_1 29 24 19 2 L2 L1 RTO05_0 (PPG04_0) MAD02_0 30 25 20 3 N1 N1 VSS - - 31 26 - 4 M1 M1 VCC - - February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 25 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P40 TIOA0_0 32 27 - 5 N2 N2 G K G K G I G I R J R J B C P S Q T O U O U VBAT - - RTO10_1 (PPG10_1) INT12_1 P41 TIOA1_0 33 28 - 6 N3 L2 RTO11_1 (PPG10_1) INT13_1 P42 TIOA2_0 34 29 - 7 M3 N3 RTO12_1 (PPG12_1) MSDWEX_0 P43 ADTG_7 35 30 - 8 L3 M3 TIOA3_0 RTO13_1 (PPG12_1) MCSX8_0 P44 TIOA4_0 36 31 21 9 M4 L4 RTO14_1 (PPG14_1) DA0 P45 TIOB0_0 37 32 22 10 L5 K5 RTO15_1 (PPG14_1) DA1 38 33 23 11 M6 N4 INITX P46 39 34 24 12 N5 N5 40 35 25 13 N6 M5 41 36 26 14 L6 L6 42 37 27 15 M7 K6 43 38 28 16 N8 N7 44 39 29 17 N9 N8 C - - 45 40 30 18 N10 N9 VSS - - 46 41 31 19 M8 M9 VCC - - E I X0A P47 X1A P48 VREGCTL P49 VWAKEUP P4B 47 42 32 20 L7 L7 TIOB1_0 SCS7_1 MAD03_0 26 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P4C TIOB2_0 48 43 33 21 L8 K7 SCK7_1 (SCL7_1) N I N K I Q E I E K E K E K E I AIN1_2 MAD04_0 P4D TIOB3_0 SOT7_1 49 44 34 22 M9 M8 (SDA7_1) BIN1_2 INT13_2 MAD05_0 P4E TIOB4_0 SIN7_1 50 45 35 23 L9 L8 ZIN1_2 FRCK1_1 INT11_1 WKUP2 MAD06_0 P70 TX0_0 51 - - - - K8 TIOA4_2 AIN0_1 IC13_1 P71 RX0_0 52 - - - - L9 TIOB4_2 BIN0_1 IC12_1 INT15_1 P72 TIOA6_0 53 - - - - K9 SIN2_0 ZIN0_1 IC11_1 INT14_2 P73 TIOB6_0 54 - - - - M10 SOT2_0 (SDA2_0) IC10_1 INT03_2 P74 55 - - - - L10 SCK2_0 (SCL2_0) DTTI1X_1 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 27 v1.1 D a t a S h e e t 端子番号 入出力 LQFP120 LQFP100 LQFP80 QFP100 BGA112 BGA144 56 46 36 24 M10 N10 57 47 37 25 M11 M11 端子名 回路 形式 PE0 MD1 MD0 PE2 端子状態 形式 C E J D A A A B 58 48 38 26 N11 N11 59 49 39 27 N12 N12 60 50 40 28 N13 N13 VSS - - 61 51 - 29 M13 M13 VCC - - F M F L F L F M F L F L X0 PE3 X1 P10 AN00 RX1_2 62 52 41 30 L13 L12 SIN1_1 FRCK0_2 INT02_1 MAD07_0 P11 AN01 TX1_2 63 53 42 31 L12 K12 SOT1_1 (SDA1_1) IC00_2 MAD08_0 P12 AN02 SCK1_1 64 54 43 32 K13 K11 (SCL1_1) IC01_2 RTCCO_1 SUBOUT_1 MAD09_0 P13 AN03 65 55 44 33 K12 J12 SIN0_1 IC02_2 INT03_1 MAD10_0 P14 AN04 66 56 45 34 J13 J11 SOT0_1 (SDA0_1) IC03_2 MAD11_0 P15 AN05 67 57 46 35 J12 J10 SCK0_1 (SCL0_1) MAD12_0 28 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P16 AN06 68 58 47 36 J11 H12 SIN2_2 F M F P INT14_1 MAD13_0 P17 AN07 69 59 48 37 H12 H11 SOT2_2 (SDA2_2) WKUP3 MAD14_0 70 60 49 38 H13 K13 AVCC - - 71 61 50 39 G13 J13 AVSS - - 72 62 51 40 F13 H13 AVRL - - 73 63 52 41 E13 G13 AVRH - - F L F M M L M L F L F L P18 AN08 74 64 53 42 H11 H10 SCK2_2 (SCL2_2) MAD15_0 P19 AN09 75 65 54 43 G12 G12 SIN4_1 IC00_1 INT05_1 MAD16_0 P1A AN10 76 66 55 44 G11 G11 SOT4_1 (SDA4_1) IC01_1 MAD17_0 P1B AN11 77 67 56 45 F12 SCK4_1 G10 (SCL4_1) IC02_1 MAD18_0 P1C AN12 78 68 - 46 F11 F13 CTS4_1 IC03_1 MAD19_0 P1D AN13 79 69 - 47 E12 F12 RTS4_1 DTTI0X_1 MAD20_0 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 29 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P1E AN14 80 70 - 48 E11 F11 ADTG_5 F L E I E K E I E I E K F L F L FRCK0_1 MAD21_0 P1F ADTG_4 81 - - - - F10 TIOB6_2 RTO05_1 (PPG04_1) P27 TIOA6_2 82 - - - - E13 RTO04_1 (PPG04_1) INT02_2 P26 TIOB5_0 83 - - - - E12 SCK2_1 (SCL2_1) RTO03_1 (PPG02_1) P25 TX1_0 TIOA5_0 84 - - - - E11 SOT2_1 (SDA2_1) RTO02_1 (PPG02_1) P24 RX1_0 85 - - - - E10 SIN2_1 RTO01_1 (PPG00_1) INT01_2 P23 AN15 TIOA7_1 86 71 57 49 D13 D13 SCK0_0 (SCL0_0) RTO00_1 (PPG00_1) - MAD22_0 P22 CROUT_0 87 72 58 AN16 50 D12 D12 TIOB7_1 SOT0_0 (SDA0_0) 30 CONFIDENTIAL ZIN1_1 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P21 59 88 73 - AN17 51 C13 D11 SIN0_0 BIN1_1 59 INT06_1 - MAD23_0 F M F M P20 AN18 89 74 - 52 C12 C12 AIN1_1 INT05_0 MAD24_0 90 75 60 53 A13 A13 VSS - - 91 76 61 54 B13 A12 VCC - - L I L I L I L K L K P0E TIOB5_2 92 77 62 55 A12 B13 SCS6_1 IC13_0 S_CLK_0 MDQM1_0 P0D TIOA5_2 SCK6_1 93 78 63 56 B11 C10 (SCL6_1) IC12_0 S_CMD_0 MDQM0_0 P0C TIOA6_1 SOT6_1 94 79 64 57 B10 A11 (SDA6_1) IC11_0 S_DATA1_0 MALE_0 P0B TIOB6_1 SIN6_1 95 80 65 58 A10 B10 IC10_0 INT00_1 S_DATA0_0 MCSX0_0 P0A SIN1_0 96 81 66 59 A9 D9 FRCK1_0 INT12_2 S_DATA3_0 MCSX1_0 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 31 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 形式 端子状態 形式 AN19 82 回路 P09 67 97 端子名 TRACED0 60 B9 C9 TIOA3_2 SOT1_0 M N F N M N F N F O E G E G E H E G (SDA1_0) 67 S_DATA2_0 MCSX5_0 P08 AN20 TRACED1 98 83 - 61 C9 B9 TIOB3_2 SCK1_0 (SCL1_0) MCSX4_0 P07 AN21 TRACED2 99 84 - 62 A8 A9 TIOA0_2 SCK7_0 (SCL7_0) MCLKOUT_0 P06 AN22 TRACED3 100 85 - 63 B8 D8 TIOB0_2 SOT7_0 (SDA7_0) MCSX3_0 P05 AN23 ADTG_0 101 86 - 64 C8 C8 TRACECLK SIN7_0 INT01_1 MCSX2_0 P04 102 87 68 65 C7 B8 TDO SWO P03 103 88 69 66 B7 D7 TMS SWDIO P02 104 89 70 67 C6 C7 TDI MCSX6_0 P01 105 90 71 68 A6 B7 TCK SWCLK 32 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子番号 入出力 LQFP120 LQFP100 LQFP80 QFP100 BGA112 BGA144 106 91 72 69 B6 D6 107 92 - 70 A5 A7 端子名 回路 形式 端子状態 形式 P00 TRSTX E H - - E K E I E K E I E K E K I K E I MCSX7_0 VSS P68 TIOB7_2 108 - - - - C6 SCK3_0 (SCL3_0) INT00_2 P67 109 - - - - B6 TIOA7_2 SOT3_0 (SDA3_0) P66 110 - - - - A6 ADTG_8 SIN3_0 INT11_2 P65 111 - - - - D5 TIOB7_0 SCK5_1 (SCL5_1) P64 TIOA7_0 112 - - - - C5 SOT5_1 (SDA5_1) INT10_2 P63 93 73 71 C5 - - - - 93 73 71 C5 CROUT_1 RX0_2 113 B5 SIN5_1 INT03_0 S_CD_0 MWEX_0 P62 ADTG_3 TX0_2 114 94 74 72 B5 C4 SIN5_0 INT04_1 S_WP_0 MOEX_0 P61 UHCONX0 TIOB2_2 115 95 75 73 B4 B4 SOT5_0 (SDA5_0) RTCCO_0 SUBOUT_0 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 33 v1.1 D a t a S h e e t 端子番号 LQFP120 LQFP100 LQFP80 入出力 QFP100 BGA112 BGA144 端子名 回路 形式 端子状態 形式 P60 TIOA2_2 SCK5_0 116 96 76 74 B3 B3 (SCL5_0) I F - - H R H R NMIX WKUP0 MRDY_0 117 97 77 75 A4 A4 118 98 78 76 A3 A3 119 99 79 77 A2 A2 120 100 80 78 A1 A1 - - - - - - A7 A5 - - - - - - B2 A8 - - - - - - B12 A10 - - - - - - C11 B2 - - - - - - H1 B11 - - - - - - N4 B12 - - - - - - M5 C3 - - - - - - N7 C11 - - - - - - L11 C13 - - - - - - A11 D4 - - - - - - M12 D10 - - - - - - M2 K1 - - - - - - - K4 - - - - - - - K10 - - - - - - - L3 - - - - - - - L5 - - - - - - - L11 - - - - - - - L13 - - - - - - - M2 - - - - - - - M4 - - - - - - - M6 - - - - - - - M7 - - - - - - - M12 - - - - - - - N6 - - 34 CONFIDENTIAL USBVCC P80 UDM0 P81 UDP0 VSS VSS MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子機能別 XXX_1, XXX_2 のように、 「_(アンダバー)」がついている端子の、 「_」以降の数字はリロケー ションポート番号を示しています。 端子 機能 端子番号 端子名 機能説明 ADTG_0 LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 101 86 - 64 C8 C8 ADTG_1 7 7 7 85 E1 E1 ADTG_2 23 18 13 96 J1 J1 114 94 74 72 B5 C4 81 - - - - F10 ADTG_5 80 70 - 48 E11 F11 ADTG_6 17 12 12 90 F3 G3 ADTG_7 35 30 - 8 L3 M3 ADTG_8 110 - - - - A6 AN00 62 52 41 30 L13 L12 AN01 63 53 42 31 L12 K12 AN02 64 54 43 32 K13 K11 AN03 65 55 44 33 K12 J12 AN04 66 56 45 34 J13 J11 AN05 67 57 46 35 J12 J10 AN06 68 58 47 36 J11 H12 AN07 69 59 48 37 H12 H11 AN08 74 64 53 42 H11 H10 AN09 75 65 54 43 G12 G12 ADTG_3 ADTG_4 ADC LQFP A/D コンバータ外部トリガ入力端子 AN10 76 66 55 44 G11 G11 AN11 A/D コンバータアナログ入力端子。 77 67 56 45 F12 G10 AN12 ANxx は ADC ch.xx を示す。 78 68 - 46 F11 F13 AN13 79 69 - 47 E12 F12 AN14 80 70 - 48 E11 F11 AN15 86 71 57 49 D13 D13 AN16 87 72 58 50 D12 D12 AN17 88 73 59 51 C13 D11 AN18 89 74 - 52 C12 C12 AN19 97 82 67 60 B9 C9 AN20 98 83 - 61 C9 B9 AN21 99 84 - 62 A8 A9 AN22 100 85 - 63 B8 D8 AN23 101 86 - 64 C8 C8 32 27 - 5 N2 N2 24 19 14 97 J2 J2 TIOA0_0 TIOA0_1 ベースタイマ ch.0 の TIOA 端子 ベースタ TIOA0_2 99 84 - 62 A8 A9 イマ 0 TIOB0_0 37 32 22 10 L5 K5 14 9 9 87 E3 F4 100 85 - 63 B8 D8 TIOB0_1 ベースタイマ ch.0 の TIOB 端子 TIOB0_2 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 35 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 TIOA1_0 TIOA1_1 ベースタイマ ch.1 の TIOA 端子 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 33 28 - 6 N3 L2 25 20 15 98 J3 J3 ベースタ TIOA1_2 5 5 5 83 D1 D2 イマ 1 TIOB1_0 47 42 32 20 L7 L7 TIOB1_1 ベースタイマ ch.1 の TIOB 端子 15 10 10 88 F1 G1 TIOB1_2 6 6 6 84 D2 D3 TIOA2_0 34 29 - 7 M3 N3 TIOA2_1 ベースタイマ ch.2 の TIOA 端子 26 21 16 99 K1 J4 ベースタ TIOA2_2 116 96 76 74 B3 B3 イマ 2 TIOB2_0 48 43 33 21 L8 K7 TIOB2_1 ベースタイマ ch.2 の TIOB 端子 TIOB2_2 TIOA3_0 TIOA3_1 ベースタ TIOA3_2 イマ 3 TIOB3_0 TIOB3_1 ベースタイマ ch.3 の TIOA 端子 ベースタイマ ch.3 の TIOB 端子 TIOB3_2 TIOA4_0 TIOA4_1 ベースタイマ ch.4 の TIOA 端子 16 11 11 89 F2 G2 115 95 75 73 B4 B4 35 30 - 8 L3 M3 27 22 17 100 K2 K2 97 82 67 60 B9 C9 49 44 34 22 M9 M8 17 12 12 90 F3 G3 98 83 - 61 C9 B9 36 31 21 9 M4 L4 28 23 18 1 L1 K3 K8 ベースタ TIOA4_2 51 - - - - イマ 4 TIOB4_0 50 45 35 23 L9 L8 18 13 - 91 G1 G4 TIOB4_2 52 - - - - L9 TIOA5_0 84 - - - - E11 29 24 19 2 L2 L1 TIOB4_1 TIOA5_1 ベースタイマ ch.4 の TIOB 端子 ベースタイマ ch.5 の TIOA 端子 ベースタ TIOA5_2 93 78 63 56 B11 C10 イマ 5 TIOB5_0 83 - - - - E12 TIOB5_1 ベースタイマ ch.5 の TIOB 端子 19 14 - 92 G2 H1 TIOB5_2 92 77 62 55 A12 B13 TIOA6_0 53 - - - - K9 A11 TIOA6_1 ベースタイマ ch.6 の TIOA 端子 94 79 64 57 B10 ベースタ TIOA6_2 82 - - - - E13 イマ 6 TIOB6_0 54 - - - - M10 95 80 65 58 A10 B10 81 - - - - F10 TIOB6_1 ベースタイマ ch.6 の TIOB 端子 TIOB6_2 TIOA7_0 TIOA7_1 ベースタ TIOA7_2 イマ 7 TIOB7_0 ベースタイマ ch.7 の TIOA 端子 - - C5 57 49 D13 D13 109 - - - - B6 - - - - D5 72 58 50 D12 D12 108 - - - - C6 51 - - - - K8 18 13 - 91 G1 G4 TX0_2 114 94 74 72 B5 C4 RX0_0 52 - - - - L9 19 14 - 92 G2 H1 113 93 73 71 C5 B5 TX0_0 TX0_1 RX0_1 RX0_2 CONFIDENTIAL - 71 87 ベースタイマ ch.7 の TIOB 端子 TIOB7_2 36 - 86 111 TIOB7_1 CAN 0 112 CAN インタフェース ch.0 の TX 出力端子 CAN インタフェース ch.0 の RX 入力端子 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 84 - - - - E11 12 - - - - F2 TX1_2 63 53 42 31 L12 K12 RX1_0 85 - - - - E10 TX1_0 TX1_1 CAN 1 RX1_1 CAN インタフェース ch.1 の TX 出力端子 CAN インタフェース ch.1 の RX 入力端子 RX1_2 SWCLK SWDIO デバッガ シリアルワイヤデバッグインタ フェースクロック入力端子 シリアルワイヤデバッグインタ フェースデータ入出力端子 - - F1 30 L13 L12 105 90 71 68 A6 B7 103 88 69 66 B7 D7 シリアルワイヤビューワ出力端子 102 87 68 65 C7 B8 J-TAG テストクロック入力端子 105 90 71 68 A6 B7 TDI J-TAG テストデータ入力端子 104 89 70 67 C6 C7 TDO J-TAG デバッグデータ出力端子 102 87 68 65 C7 B8 TMS J-TAG テストモード状態入出力端子 103 88 69 66 B7 D7 ETM のトレース CLK 出力端子 101 86 - 64 C8 C8 TRACED0 97 82 - 60 B9 C9 TRACED1 98 83 - 61 C9 B9 ETM のトレースデータ出力端子 99 84 - 62 A8 A9 100 85 - 63 B8 D8 106 91 72 69 B6 D6 MAD00_0 27 22 17 100 K2 K2 MAD01_0 28 23 18 1 L1 K3 MAD02_0 29 24 19 2 L2 L1 MAD03_0 47 42 32 20 L7 L7 MAD04_0 48 43 33 21 L8 K7 MAD05_0 49 44 34 22 M9 M8 MAD06_0 50 45 35 23 L9 L8 MAD07_0 62 52 41 30 L13 L12 MAD08_0 63 53 42 31 L12 K12 MAD09_0 64 54 43 32 K13 K11 MAD10_0 65 55 44 33 K12 J12 66 56 45 34 J13 J11 67 57 46 35 J12 J10 MAD13_0 68 58 47 36 J11 H12 MAD14_0 69 59 48 37 H12 H11 MAD15_0 74 64 53 42 H11 H10 MAD16_0 75 65 54 43 G12 G12 MAD17_0 76 66 55 44 G11 G11 MAD18_0 77 67 56 45 F12 G10 MAD19_0 78 68 - 46 F11 F13 MAD20_0 79 69 - 47 E12 F12 MAD21_0 80 70 - 48 E11 F11 MAD22_0 86 71 - 49 D13 D13 MAD23_0 88 73 - 51 C13 D11 MAD24_0 89 74 - 52 C12 C12 TRACED3 TRSTX J-TAG テストリセット入力端子 MAD11_0 MAD12_0 外部バスインタフェースアドレスバス February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 41 TCK TRACED2 バス 52 SWO TRACECLK 外部 11 62 37 v1.1 D a t a S h e e t 端子番号 端子 端子名 機能 機能説明 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 MCSX0_0 95 80 65 58 A10 B10 MCSX1_0 96 81 66 59 A9 D9 MCSX2_0 101 86 - 64 C8 C8 MCSX3_0 100 85 - 63 B8 D8 MCSX4_0 外部バスインタフェースチップセレクト出力 98 83 - 61 C9 B9 MCSX5_0 97 82 67 60 B9 C9 MCSX6_0 104 89 70 67 C6 C7 MCSX7_0 106 91 72 69 B6 D6 MCSX8_0 35 30 - 8 L3 M3 MADATA00_0 2 2 2 80 C1 C1 MADATA01_0 3 3 3 81 C2 C2 MADATA02_0 4 4 4 82 C3 D1 MADATA03_0 5 5 5 83 D1 D2 MADATA04_0 6 6 6 84 D2 D3 MADATA05_0 7 7 7 85 E1 E1 MADATA06_0 8 8 8 86 E2 E2 MADATA07_0 9 9 9 87 E3 E3 10 10 10 88 F1 E4 端子 外部バスインタフェースデータバス MADATA08_0 MADATA09_0 11 11 11 89 F2 F1 MADATA10_0 12 12 12 90 F3 F2 F3 MADATA11_0 13 13 - 91 G1 外部 MADATA12_0 14 14 - 92 G2 F4 バス MADATA13_0 15 15 - 93 G3 G1 MADATA14_0 16 16 - 94 H2 G2 MADATA15_0 17 17 - 95 H3 G3 78 63 56 B11 C10 MDQM0_0 外部バスインタフェースバイトマスク信号出 93 MDQM1_0 力端子 92 77 62 55 A12 B13 94 79 64 57 B10 A11 外部 RDY 入力信号 116 96 76 74 B3 B3 外部バスクロック出力端子 99 84 - 62 A8 A9 18 - - - - G4 19 - - - - H1 21 - - - - H3 20 - - - - H2 114 94 74 72 B5 C4 113 93 73 71 C5 B5 MALE_0 MRDY_0 MCLKOUT_0 MNALE_0 MNCLE_0 マルチプレクス時アドレスラッチイネーブル 信号 NAND フラッシュ出力端子をコントロールす る外部バスインタフェース ALE 信号 NAND フラッシュ出力端子をコントロールす る外部バスインタフェース CLE 信号 NAND フラッシュをコントロール MNREX_0 する外部バスインタフェースリード 許可信号 NAND フラッシュをコントロール MNWEX_0 する外部バスインタフェースライト 許可信号 MOEX_0 MWEX_0 38 CONFIDENTIAL SRAM の外部バスインタフェース リード許可信号 SRAM の外部バスインタフェース ライト許可信号 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 MSDCLK_0 MSDCKE_0 外部 バス MRASX_0 MCASX_0 MSDWEX_0 機能説明 SDRAM インタフェース SDRAM クロック出力端子 SDRAM インタフェース SDRAM クロックイネーブル端子 SDRAM インタフェース SDRAM ロウアクティブ端子 SDRAM インタフェース SDRAM カラムアクティブ端子 SDRAM インタフェース SDRAM ライトイネーブル端子 INT00_0 INT00_1 外部割込み要求 00 の入力端子 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 23 18 - 96 J1 J1 24 19 - 97 J2 J2 25 20 - 98 J3 J3 26 21 - 99 K1 J4 34 29 - 7 M3 N3 2 2 2 80 C1 C1 95 80 65 58 A10 B10 INT00_2 108 - - - - C6 INT01_0 3 3 3 81 C2 C2 INT01_1 外部割込み要求 01 の入力端子 101 86 - 64 C8 C8 INT01_2 85 - - - - E10 INT02_0 6 6 6 84 D2 D3 62 52 41 30 L13 L12 82 - - - - E13 113 93 73 71 C5 B5 65 55 44 33 K12 J12 54 - - - - M10 INT02_1 外部割込み要求 02 の入力端子 INT02_2 INT03_0 INT03_1 外部割込み要求 03 の入力端子 INT03_2 INT04_0 INT04_1 外部割込み要求 04 の入力端子 INT04_2 INT05_0 INT05_1 外部割込み要求 05 の入力端子 17 12 12 90 F3 G3 114 94 74 72 B5 C4 10 - - - - E4 89 74 - 52 C12 C12 75 65 54 43 G12 G12 INT05_2 21 16 - 94 H2 H3 外部 INT06_1 88 73 59 51 C13 D11 割込み INT06_2 22 17 - 95 H3 H4 INT07_1 INT07_2 INT08_1 INT08_2 INT09_1 INT09_2 INT10_1 INT10_2 INT11_1 INT11_2 INT12_1 INT12_2 INT13_1 INT13_2 INT14_1 INT14_2 INT15_1 INT15_2 外部割込み要求 06 の入力端子 外部割込み要求 07 の入力端子 外部割込み要求 08 の入力端子 外部割込み要求 09 の入力端子 外部割込み要求 10 の入力端子 外部割込み要求 11 の入力端子 外部割込み要求 12 の入力端子 外部割込み要求 13 の入力端子 外部割込み要求 14 の入力端子 外部割込み要求 15 の入力端子 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 11 - - - - F1 7 7 7 85 E1 E1 19 14 - 92 G2 H1 8 8 8 86 E2 E2 20 15 - 93 G3 H2 15 10 10 88 F1 G1 16 11 11 89 F2 G2 112 - - - - C5 50 45 35 23 L9 L8 110 - - - - A6 32 27 - 5 N2 N2 96 81 66 59 A9 D9 33 28 - 6 N3 L2 49 44 34 22 M9 M8 68 58 47 36 J11 H12 53 - - - - K9 52 - - - - L9 14 9 9 87 E3 F4 39 v1.1 D a t a S h e e t 端子 機能 外部 割込み 端子番号 端子名 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 116 96 76 74 B3 B3 P00 106 91 72 69 B6 D6 P01 105 90 71 68 A6 B7 P02 104 89 70 67 C6 C7 P03 103 88 69 66 B7 D7 P04 102 87 68 65 C7 B8 P05 101 86 - 64 C8 C8 P06 100 85 - 63 B8 D8 99 84 - 62 A8 A9 P08 98 83 - 61 C9 B9 P09 97 82 67 60 B9 C9 P0A 96 81 66 59 A9 D9 P0B 95 80 65 58 A10 B10 P0C 94 79 64 57 B10 A11 P0D 93 78 63 56 B11 C10 P0E 92 77 62 55 A12 B13 P10 62 52 41 30 L13 L12 NMIX P07 GPIO 汎用入出力ポート 0 P11 63 53 42 31 L12 K12 64 54 43 32 K13 K11 P13 65 55 44 33 K12 J12 P14 66 56 45 34 J13 J11 P15 67 57 46 35 J12 J10 P16 68 58 47 36 J11 H12 P17 69 59 48 37 H12 H11 74 64 53 42 H11 H10 G12 汎用入出力ポート 1 P19 75 65 54 43 G12 P1A 76 66 55 44 G11 G11 P1B 77 67 56 45 F12 G10 P1C 78 68 - 46 F11 F13 P1D 79 69 - 47 E12 F12 P1E 80 70 - 48 E11 F11 P1F 81 - - - - F10 P20 89 74 - 52 C12 C12 P21 88 73 59 51 C13 D11 P22 87 72 58 50 D12 D12 86 71 57 49 D13 D13 P23 P24 CONFIDENTIAL ノンマスカブル割込み入力端子 P12 P18 40 機能説明 汎用入出力ポート 2 85 - - - - E10 P25 84 - - - - E11 P26 83 - - - - E12 P27 82 - - - - E13 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 LQFP LQFP QFP BGA BGA 144 120 100 80 100 112 14 9 9 87 E3 F4 P31 15 10 10 88 F1 G1 P32 16 11 11 89 F2 G2 P33 17 12 12 90 F3 G3 P34 18 13 - 91 G1 G4 P35 19 14 - 92 G2 H1 P36 20 15 - 93 G3 H2 21 16 - 94 H2 H3 22 17 - 95 H3 H4 P39 23 18 13 96 J1 J1 P3A 24 19 14 97 J2 J2 P3B 25 20 15 98 J3 J3 P38 汎用入出力ポート 3 P3C 26 21 16 99 K1 J4 P3D 27 22 17 100 K2 K2 P3E 28 23 18 1 L1 K3 P3F 29 24 19 2 L2 L1 P40 32 27 - 5 N2 N2 P41 33 28 - 6 N3 L2 P42 34 29 - 7 M3 N3 P43 35 30 - 8 L3 M3 P44 36 31 21 9 M4 L4 P45 37 32 22 10 L5 K5 39 34 24 12 N5 N5 M5 P46 P47 汎用入出力ポート 4 40 35 25 13 N6 P48 41 36 26 14 L6 L6 P49 42 37 27 15 M7 K6 P4B 47 42 32 20 L7 L7 P4C 48 43 33 21 L8 K7 P4D 49 44 34 22 M9 M8 P4E 50 45 35 23 L9 L8 P50 2 2 2 80 C1 C1 P51 3 3 3 81 C2 C2 P52 4 4 4 82 C3 D1 P53 5 5 5 83 D1 D2 P54 6 6 6 84 D2 D3 P55 7 7 7 85 E1 E1 P56 汎用入出力ポート 5 8 8 8 86 E2 E2 P57 9 - - - - E3 P58 10 - - - - E4 P59 11 - - - - F1 P5A 12 - - - - F2 P5B 13 - - - - F3 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL LQFP P30 P37 GPIO 機能説明 41 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 P60 116 96 76 74 B3 B3 P61 115 95 75 73 B4 B4 P62 114 94 74 72 B5 C4 P63 113 93 73 71 C5 B5 P64 GPIO 機能説明 汎用入出力ポート 6 112 - - - - C5 P65 111 - - - - D5 P66 110 - - - - A6 P67 109 - - - - B6 P68 108 - - - - C6 P70 51 - - - - K8 52 - - - - L9 53 - - - - K9 P73 54 - - - - M10 P74 55 - - - - L10 P80 118 98 78 76 A3 A3 119 99 79 77 A2 A2 56 46 36 24 M10 N10 58 48 38 26 N11 N11 P71 P72 P81 汎用入出力ポート 7 汎用入出力ポート 8 PE0 PE2 汎用入出力ポート E 59 49 39 27 N12 N12 SIN0_0 PE3 マルチファンクションシリアルインタフェー 88 73 59 51 C13 D11 SIN0_1 ス ch.0 の入力端子 65 55 44 33 K12 J12 SOT0_0 マルチファンクションシリアルインタフェー (SDA0_0) ス ch.0 の出力端子。UART/CSIO/LIN 端子(動作 87 72 58 50 D12 D12 66 56 45 34 J13 J11 86 71 57 49 D13 D13 67 57 46 35 J12 J10 マルチ モード 0~3)として使用するときは SOT0 とし ファンク SOT0_1 ション (SDA0_1) て、I2C 端子(動作モード 4)として使用するとき は SDA0 として機能します。 シリアル 0 SCK0_0 マルチファンクションシリアルインタフェー (SCL0_0) ス ch.0 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK0 として、 SCK0_1 I2C 端子(動作モード 4)として使用するときは (SCL0_1) SCL0 として機能します。 SIN1_0 マルチファンクションシリアルインタフェー 96 81 66 59 A9 D9 SIN1_1 ス ch.1 の入力端子 62 52 41 30 L13 L12 SOT1_0 マルチファンクションシリアルインタフェー (SDA1_0) ス ch.1 の出力端子。UART/CSIO/LIN 端子(動作 97 82 67 60 B9 C9 63 53 42 31 L12 K12 98 83 - 61 C9 B9 64 54 43 32 K13 K11 マルチ モード 0~3)として使用するときは SOT1 とし ファンク SOT1_1 ション (SDA1_1) て、I2C 端子(動作モード 4)として使用するとき は SDA1 として機能します。 シリアル 1 SCK1_0 マルチファンクションシリアルインタフェー (SCL1_0) ス ch.1 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK1 として、 42 CONFIDENTIAL SCK1_1 I2C 端子(動作モード 4)として使用するときは (SCL1_1) SCL1 として機能します。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 SIN2_0 SIN2_1 機能説明 マルチファンクションシリアルインタフェー LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 53 - - - - K9 85 - - - - E10 68 58 47 36 J11 H12 54 - - - - M10 84 - - - - E11 は SDA2 として機能します。 69 59 48 37 H12 H11 マルチファンクションシリアルインタフェー 55 - - - - L10 83 - - - - E12 SCL2 として機能します。 74 64 53 42 H11 H10 SIN3_0 マルチファンクションシリアルインタフェー 110 - - - - A6 SIN3_1 ス ch.3 の入力端子 15 10 10 88 F1 G1 SOT3_0 マルチファンクションシリアルインタフェー (SDA3_0) ス ch.3 の出力端子。UART/CSIO/LIN 端子(動作 109 - - - - B6 16 11 11 89 F2 G2 108 - - - - C6 17 12 12 90 F3 G3 SIN2_2 SOT2_0 (SDA2_0) マルチ SOT2_1 ファンク (SDA2_1) ション SOT2_2 シリアル (SDA2_2) 2 SCK2_0 (SCL2_0) SCK2_1 (SCL2_1) SCK2_2 (SCL2_2) マルチ ス ch.2 の入力端子 マルチファンクションシリアルインタフェー ス ch.2 の出力端子。UART/CSIO/LIN 端子(動作 モード 0~3)として使用するときは SOT2 とし て、I2C 端子(動作モード 4)として使用するとき ス ch.2 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK2 として、 I2C 端子(動作モード 4)として使用するときは モード 0~3)として使用するときは SOT3 とし ファンク SOT3_1 ション (SDA3_1) て、I2C 端子(動作モード 4)として使用するとき は SDA3 として機能します。 シリアル 3 SCK3_0 マルチファンクションシリアルインタフェー (SCL3_0) ス ch.3 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK3 として、 SCK3_1 I2C 端子(動作モード 4)として使用するときは (SCL3_1) SCL3 として機能します。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 43 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 SIN4_0 SIN4_1 SIN4_2 SOT4_0 (SDA4_0) SOT4_1 (SDA4_1) SOT4_2 マルチ (SDA4_2) ファンク SCK4_0 ション (SCL4_0) シリアル SCK4_1 4 (SCL4_1) SCK4_2 (SCL4_2) CTS4_0 CTS4_1 CTS4_2 RTS4_0 RTS4_1 RTS4_2 SIN5_0 SIN5_1 SIN5_2 SOT5_0 (SDA5_0) マルチ SOT5_1 ファンク (SDA5_1) ション SOT5_2 シリアル (SDA5_2) 5 SCK5_0 (SCL5_0) SCK5_1 (SCL5_1) SCK5_2 (SCL5_2) 44 CONFIDENTIAL 機能説明 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 6 6 6 84 D2 D3 75 65 54 43 G12 G12 10 - - - - E4 5 5 5 83 D1 D2 76 66 55 44 G11 G11 は SDA4 として機能します。 11 - - - - F1 マルチファンクションシリアルインタフェー 4 4 4 82 C3 D1 77 67 56 45 F12 G10 12 - - - - F2 2 2 2 80 C1 C1 78 68 - 46 F11 F13 マルチファンクションシリアルインタフェー ス ch.4 の入力端子 マルチファンクションシリアルインタフェー ス ch.4 の出力端子。UART/CSIO/LIN 端子(動作 モード 0~3)として使用するときは SOT4 とし て、I2C 端子(動作モード 4)として使用するとき ス ch.4 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK4 として、 2 I C 端子(動作モード 4)として使用するときは SCL4 として機能します。 マルチファンクションシリアルインタフェー ス ch.4 の CTS 入力端子 13 - - - - F3 3 3 3 81 C2 C2 79 69 - 47 E12 F12 14 9 9 87 E3 F4 114 94 74 72 B5 C4 113 - - - - B5 20 15 - 93 G3 H2 115 95 75 73 B4 B4 112 - - - - C5 は SDA5 として機能します。 21 16 - 94 H2 H3 マルチファンクションシリアルインタフェー 116 96 76 74 B3 B3 111 - - - - D5 22 17 - 95 H3 H4 マルチファンクションシリアルインタフェー ス ch.4 の RTS 出力端子 マルチファンクションシリアルインタフェー ス ch.5 の入力端子 マルチファンクションシリアルインタフェー ス ch.5 の出力端子。UART/CSIO/LIN 端子(動作 モード 0~3)として使用するときは SOT5 とし て、I2C 端子(動作モード 4)として使用するとき ス ch.5 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK5 として、 I2C 端子(動作モード 4)として使用するときは SCL5 として機能します。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 LQFP LQFP LQFP QFP BGA BGA 144 120 100 80 100 112 SIN6_0 マルチファンクションシリアル 7 7 7 85 E1 E1 SIN6_1 インタフェース ch.6 の入力端子 95 80 65 58 A10 B10 8 8 8 86 E2 E2 94 79 64 57 B10 A11 9 - - - - E3 93 78 63 56 B11 C10 92 77 62 55 A12 B13 SOT6_0 (SDA6_0) マルチ SOT6_1 ファンク (SDA6_1) ション マルチファンクションシリアル インタフェース ch.6 の出力端子。 UART/CSIO/LIN 端子(動作モード 0~3)として 使用するときは SOT6 として、I2C 端子(動作 モード 4)として使用するときは SDA6 として 機能します。 シリアル SCK6_0 マルチファンクションシリアルインタフェー 6 (SCL6_0) ス ch.6 のクロック I/O 端子。CSIO 端子(動作 モード 2)として使用するときは SCK6 として、 SCK6_1 I2C 端子(動作モード 4)として使用するときは (SCL6_1) SCL6 として機能します。 SCS6_1 マルチファンクションシリアルインタフェー ス ch.6 のシリアルチップセレクト端子 SIN7_0 マルチファンクションシリアルインタフェー 101 86 - 64 C8 C8 SIN7_1 ス ch.7 の入力端子 50 45 35 23 L9 L8 SOT7_0 マルチファンクションシリアルインタフェー (SDA7_0) ス ch.7 の出力端子。UART/CSIO/LIN 端子(動作 100 85 - 63 B8 D8 49 44 34 22 M9 M8 99 84 - 62 A8 A9 48 43 33 21 L8 K7 47 42 32 20 L7 L7 モード 0~3)として使用するときは SOT7 とし SOT7_1 マルチ (SDA7_1) て、I2C 端子(動作モード 4)として使用するとき は SDA7 として機能します。 ファンク ション シリアル SCK7_0 マルチファンクションシリアルインタフェー (SCL7_0) ス ch.7 のクロック I/O 端子。CSIO 端子(動作 7 モード 2)として使用するときは SCK7 として、 SCK7_1 I2C 端子(動作モード 4)として使用するときは (SCL7_1) SCL7 として機能します。 SCS7_1 マルチファンクションシリアルインタフェー スの ch.7 シリアルチップセレクト端子 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 45 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 LQFP QFP BGA BGA 120 100 80 100 112 144 多機能タイマ 0 の RTO00~RTO05 出力を制御 23 18 13 96 J1 J1 DTTI0X_1 する波形ジェネレータの入力信号 79 69 - 47 E12 F12 18 13 - 91 G1 G4 80 70 - 48 E11 F11 FRCK0_2 62 52 41 30 L13 L12 IC00_0 22 17 - 95 H3 H4 IC00_1 75 65 54 43 G12 G12 IC00_2 63 53 42 31 L12 K12 IC01_0 21 16 - 94 H2 H3 76 66 55 44 G11 G11 64 54 43 32 K13 K11 20 15 - 93 G3 H2 FRCK0_1 IC01_1 IC01_2 IC02_0 IC02_1 16 ビットフリーランタイマ ch.0 の 外部クロック入力端子 多機能タイマ 0 の 16 ビットインプットキャプ チャの入力端子。 ICxx は、チャネル数を示します。 77 67 56 45 F12 G10 IC02_2 65 55 44 33 K12 J12 IC03_0 19 14 - 92 G2 H1 IC03_1 78 68 - 46 F11 F13 IC03_2 66 56 45 34 J13 J11 24 19 14 97 J2 J2 して機能します。 86 71 57 49 D13 D13 多機能タイマ 0 の波形ジェネレータ出力端子。 25 20 15 98 J3 J3 して機能します。 85 - - - - E10 多機能タイマ 0 の波形ジェネレータ出力端子。 26 21 16 99 K1 J4 して機能します。 84 - - - - E11 多機能タイマ 0 の波形ジェネレータ出力端子。 27 22 17 100 K2 K2 して機能します。 83 - - - - E12 多機能タイマ 0 の波形ジェネレータ出力端子。 28 23 18 1 L1 K3 して機能します。 82 - - - - E13 多機能タイマ 0 の波形ジェネレータ出力端子。 29 24 19 2 L2 L1 81 - - - - F10 RTO00_0 (PPG00_0) 多機能タ RTO00_1 イマ 0 (PPG00_1) RTO01_0 (PPG00_0) RTO01_1 (PPG00_1) RTO02_0 (PPG02_0) RTO02_1 多機能タイマ 0 の波形ジェネレータ出力端子。 PPG0 出力モードで使用するときは、PPG00 と PPG0 出力モードで使用するときは、PPG00 と PPG0 出力モードで使用するときは、PPG02 と (PPG02_1) RTO03_0 (PPG02_0) RTO03_1 (PPG02_1) RTO04_0 (PPG04_0) RTO04_1 (PPG04_1) RTO05_0 (PPG04_0) RTO05_1 (PPG04_1) CONFIDENTIAL LQFP DTTI0X_0 FRCK0_0 46 LQFP PPG0 出力モードで使用するときは、PPG02 と PPG0 出力モードで使用するときは、PPG04 と PPG0 出力モードで使用するときは、PPG04 と して機能します。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 LQFP QFP BGA BGA 120 100 80 100 112 144 多機能タイマ 1 の RTO10~RTO15 出力を制御 8 8 8 86 E2 E2 DTTI1X_1 する波形ジェネレータの入力信号 55 - - - - L10 FRCK1_0 16 ビットフリーランタイマ ch.1 の外部クロッ 96 81 66 59 A9 D9 FRCK1_1 ク入力端子 50 45 35 23 L9 L8 IC10_0 95 80 65 58 A10 B10 IC10_1 54 - - - - M10 94 79 64 57 B10 A11 IC11_1 IC12_0 IC12_1 多機能タイマ 1 の 16 ビットインプットキャプ チャの入力端子。 ICxx は、チャネル数を示します。 53 - - - - K9 93 78 63 56 B11 C10 52 - - - - L9 IC13_0 92 77 62 55 A12 B13 IC13_1 51 - - - - K8 2 2 2 80 C1 C1 して機能します。 32 27 - 5 N2 N2 多機能タイマ 1 の波形ジェネレータ出力端子。 3 3 3 81 C2 C2 して機能します。 33 28 - 6 N3 L2 多機能タイマ 1 の波形ジェネレータ出力端子。 4 4 4 82 C3 D1 して機能します。 34 29 - 7 M3 N3 多機能タイマ 1 の波形ジェネレータ出力端子。 5 5 5 83 D1 D2 して機能します。 35 30 - 8 L3 M3 多機能タイマ 1 の波形ジェネレータ出力端子。 6 6 6 84 D2 D3 して機能します。 36 31 21 9 M4 L4 多機能タイマ 1 の波形ジェネレータ出力端子。 7 7 7 85 E1 E1 37 32 22 10 L5 K5 24 19 14 97 J2 J2 RTO10_0 (PPG10_0) RTO10_1 多機能タイマ 1 の波形ジェネレータ出力端子。 PPG1 出力モードで使用するときは、PPG10 と (PPG10_1) イマ 1 LQFP DTTI1X_0 IC11_0 多機能タ LQFP RTO11_0 (PPG10_0) RTO11_1 (PPG10_1) RTO12_0 (PPG12_0) RTO12_1 (PPG12_1) RTO13_0 (PPG12_0) RTO13_1 PPG1 出力モードで使用するときは、PPG10 と PPG1 出力モードで使用するときは、PPG12 と PPG1 出力モードで使用するときは、PPG12 と (PPG12_1) RTO14_0 (PPG14_0) RTO14_1 (PPG14_1) RTO15_0 (PPG14_0) RTO15_1 (PPG14_1) PPG1 出力モードで使用するときは、PPG14 と PPG1 出力モードで使用するときは、PPG14 と して機能します。 AIN0_0 AIN0_1 QPRC ch.0 の AIN 入力端子 51 - - - - K8 AIN0_2 2 2 2 80 C1 C1 クアッド BIN0_0 25 20 15 98 J3 J3 カウンタ BIN0_1 0 BIN0_2 QPRC ch.0 の BIN 入力端子 ZIN0_0 ZIN0_1 QPRC ch.0 の ZIN 入力端子 ZIN0_2 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 52 - - - - L9 3 3 3 81 C2 C2 26 21 16 99 K1 J4 53 - - - - K9 4 4 4 82 C3 D1 47 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 AIN1_0 AIN1_1 QPRC ch.1 の AIN 入力端子 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 10 - - - - E4 89 74 - 52 C12 C12 AIN1_2 48 43 33 21 L8 K7 クアッド BIN1_0 11 - - - - F1 カウンタ BIN1_1 88 73 - 51 C13 D11 1 BIN1_2 49 44 34 22 M9 M8 ZIN1_0 12 - - - - F2 D12 ZIN1_1 リアル タイム クロック QPRC ch.1 の BIN 入力端子 QPRC ch.1 の ZIN 入力端子 87 72 - 50 D12 ZIN1_2 50 45 35 23 L9 L8 RTCCO_0 115 95 75 73 B4 B4 64 54 43 32 K13 K11 23 18 13 96 J1 J1 115 95 75 73 B4 B4 64 54 43 32 K13 K11 23 18 13 96 J1 J1 118 98 78 76 A3 A3 119 99 79 77 A2 A2 115 95 75 73 B4 B4 116 96 76 74 B3 B3 14 9 9 87 E3 F4 50 45 35 23 L9 L8 69 59 48 37 H12 H11 RTCCO_1 リアルタイムクロックの 0.5 秒パルス出力端子 RTCCO_2 SUBOUT_0 SUBOUT_1 サブクロック出力端子 SUBOUT_2 UDM0 USB UDP0 UHCONX0 WKUP0 低消費電 WKUP1 力 WKUP2 WKUP3 DAC D - 端子 USB ファンクション/ホストの D + 端子 USB 外部プルアップ制御端子 ディープスタンバイモード復帰信号入力端子 0 ディープスタンバイモード復帰信号入力端子 1 ディープスタンバイモード復帰信号入力端子 2 ディープスタンバイモード復帰信号入力端子 3 DA0 D/A コンバータ ch.0 のアナログ出力端子 36 31 21 9 M4 L4 DA1 D/A コンバータ ch.1 のアナログ出力端子 37 32 22 10 L5 K5 オンボードレギュレータ制御用端子 41 36 26 14 L6 L6 42 37 27 15 M7 K6 92 77 62 55 A12 B13 93 78 63 56 B11 C10 VREGCTL VBAT USB ファンクション/ホストの VWAKEUP S_CLK_0 S_CMD_0 ハイバネーション状態からの復帰信号入力端 子 SD メモリカードインタフェース SD クロック出力端子 SD メモリカードインタフェース SD コマンド出力端子 S_DATA1_0 SD I/F 94 79 64 57 B10 A11 S_DATA0_0 SD メモリカードインタフェース 95 80 65 58 A10 B10 S_DATA3_0 SD データバス 96 81 66 59 A9 D9 97 82 67 60 B9 C9 113 93 73 71 C5 B5 114 94 74 72 B5 C4 38 33 23 11 M6 N4 S_DATA2_0 S_CD_0 S_WP_0 RESET 48 CONFIDENTIAL INITX SD メモリカードインタフェース SD カード検出端子 SD メモリカードインタフェース SD ライトプロテクト端子 外部リセット入力端子。 INITX=L のとき、リセットが有効。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 端子 機能 端子番号 端子名 機能説明 LQFP LQFP LQFP QFP BGA BGA 120 100 80 100 112 144 56 46 36 24 M10 N10 57 47 37 25 M11 M11 モード 1 端子。 MD1 フラッシュメモリのシリアル書込み時は、 MD1=L を入力してください。 モード 0 端子。 MODE MD0 通常動作時は、MD0=L を入力してください。 フラッシュメモリのシリアル書込み時は、 MD0=H を入力してください。 POWER VCC USBVCC GND VSS 電源端子 USB I/O のための 3.3V 電源供給ポート GND 端子 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 1 1 1 79 B1 B1 31 26 - 4 M1 M1 46 41 31 19 M8 M9 61 51 - 29 M13 M13 91 76 61 54 B13 A12 117 97 77 75 A4 A4 107 92 - 70 A5 A7 30 25 20 3 N1 N1 45 40 30 18 N10 N9 60 50 40 28 N13 N13 90 75 60 53 A13 A13 120 100 80 78 A1 A1 - - - - A7 A5 - - - - B2 A8 - - - - B12 A10 - - - - C11 B2 - - - - H1 B11 - - - - N4 B12 - - - - M5 C3 - - - - N7 C11 - - - - L11 C13 - - - - A11 D4 - - - - M12 D10 - - - - M2 K1 - - - - - K4 - - - - - K10 - - - - - L3 - - - - - L5 - - - - - L11 - - - - - L13 - - - - - M2 - - - - - M4 - - - - - M6 - - - - - M7 - - - - - M12 - - - - - N6 49 v1.1 D a t a S h e e t 端子 機能 CLOCK 端子番号 端子名 VBAT POWER ADC GND C 端子 50 CONFIDENTIAL LQFP LQFP QFP BGA BGA 144 120 100 80 100 112 メインクロック(発振)入力端子 58 48 38 26 N11 N11 X1 メインクロック(発振)I/O 端子 59 49 39 27 N12 N12 X0A サブクロック(発振)入力端子 39 34 24 12 N5 N5 X1A サブクロック(発振)I/O 端子 40 35 25 13 N6 M5 CROUT_1 POWER LQFP X0 CROUT_0 ADC 機能説明 AVCC 高速内蔵 CR 発振クロック出力ポート A/D コンバータ, D/A コンバータの アナログ電源端子 87 72 58 50 D12 D12 113 93 73 71 C5 B5 70 60 49 38 H13 K13 AVRL A/D コンバータのアナログ基準電圧入力端子 72 62 51 40 F13 H13 AVRH A/D コンバータのアナログ基準電圧入力端子 73 63 52 41 E13 G13 43 38 28 16 N8 N7 A/D コンバータ, D/A コンバータの GND 端子 71 61 50 39 G13 J13 電源安定化容量端子 44 39 29 17 N9 N8 VBAT AVSS C VBAT 電源端子バックアップ電源(電池など) やシステム電源からの供給 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 7. 入出力回路形式 分類 回路 備考 メイン発振/GPIO 切換え可能 A メイン発振機能選択時 P-ch P-ch Digital output X1 − 発振帰還抵抗 : 約 1 MΩ − スタンバイ制御あり − GPIO 機能選択時 N-ch Digital output R − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : 約 50 kΩ Pull-up resistor control − IOH = -4 mA, IOL = 4 mA − CMOS レベルヒステリシス入力 − プルアップ抵抗 : Digital input Standby mode control Clock input Standby mode control Digital input Standby mode control R P-ch P-ch Digital output N-ch Digital output X0 Pull-up resistor control B 約 50 kΩ Pull-up resistor Digital input February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 51 v1.1 D a t a S h e e t 分類 回路 備考 C Digital input − オープンドレイン出力 − CMOS レベルヒステリシス入力 − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : Digital output N-ch E P-ch P-ch N-ch Digital output 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 入力制御あり − アナログ入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : Digital output R Pull-up resistor control Digital input Standby mode control F P-ch P-ch Digital output 約 50 kΩ − N-ch IOH = -4 mA, IOL = 4 mA Digital output Pull-up resistor control R Digital input Standby mode control Analog input Input control 52 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 分類 回路 備考 G − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : 約 50 kΩ P-ch Digital output P-ch N-ch − IOH = -12 mA, IOL = 12 mA Digital output R Pull-up resistor control Digital input Standby mode control USB IO/GPIO 切換え可能 H GPIO Digital output GPIO Digital input/output direction GPIO Digital input USB IO 機能選択時 高速, 低速制御 GPIO Digital input circuit control GPIO 機能選択時 UDP/Pxx Differential UDM/Pxx UDP output − CMOS レベル出力 USB Full-speed/Low-speed control − CMOS レベルヒステリシス入力 UDP input − スタンバイ制御あり − IOH = -20.5 mA, Differential input IOL = 18.5 mA USB/GPIO select UDM input UDM output USB Digital input/output direction GPIO Digital output GPIO Digital input/output direction GPIO Digital input GPIO Digital input circuit control February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 53 v1.1 D a t a S h e e t 分類 回路 備考 I P-ch P-ch Digital output − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − 5V トレラント − スタンバイ制御あり − プルアップ抵抗 : 約 50 kΩ N-ch − IOH = -4 mA, IOL = 4 mA − PZR レジスタ制御可能 Digital output R Pull-up resistor control Digital input Standby mode control CMOS レベルヒステリシス入力 J Mode input L P-ch P-ch − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : Digital output 約 50 kΩ − N-ch R IOH = -8 mA, IOL = 8 mA Digital output Pull-up resistor control Digital input Standby mode control 54 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 分類 回路 備考 M P-ch P-ch Digital output − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 入力制御あり − アナログ入力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : 約 50 kΩ N-ch − IOH = -8 mA, IOL = 8 mA − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 5V トレラント − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : Digital output Pull-up resistor control Digital input R Standby mode control Analog input Input control N P-ch P-ch Pull-up resistor control Digital output 約 50 kΩ − IOH = -4 mA, IOL = 4 mA (GPIO) − N-ch R N-ch Digital output IOL = 20 mA (Fast Mode Plus) − PZR レジスタ制御可能 − PZR レジスタの設定は『ペリフェラル マニュアル 本編(MN709-00001)』の Fast mode control 『I/O ポート』の章を参照してくださ い。 Digital input Standby mode control − February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 55 v1.1 D a t a S h e e t 分類 回路 備考 O Pull-up resistor control P-ch − CMOS レベル出力 − CMOS レベルヒステリシス入力 − 5V トレラント − プルアップ抵抗制御あり − プルアップ抵抗 : 約 50 kΩ P-ch Digital output − IOH = -4 mA, IOL = 4 mA − IO の設定はペリフェラルマニュアル 『本編』の『VBAT ドメイン』の章を 参照してください N-ch Digital output − PZR レジスタ制御可能 − PZR レジスタの設定は『ペリフェラル マニュアル 本編(MN709-00001)』の 『I/O ポート』の章を参照してくださ い。 R Digital input P − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − プルアップ抵抗 : Pull-up resistor control P-ch X0A P-ch 約 50 kΩ Digital output − IOH = -4 mA, IOL = 4 mA − IO の設定はペリフェラルマニュアル 『本編』の『VBAT ドメイン』の章を 参照してください N-ch Digital output R Digital input Sub OSC/GPIO select OSC 56 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 分類 回路 備考 サブ発振/GPIO 切換え可能 Q サブ発振機能選択時 Pull-up resistor control P-ch P-ch X1A Digital output N-ch Digital output − 発振帰還抵抗 : 約 10 MΩ − スタンバイ制御あり GPIO 機能選択時 − CMOS レベル出力 − CMOS レベルヒステリシス入力 − プルアップ抵抗制御あり − プルアップ抵抗 : 約 50 kΩ − IOH = -4 mA, IOL = 4 mA − IO の設定はペリフェラルマニュアル 『本編』の『VBAT ドメイン』の章を R 参照してください Digital input Sub OSC/ GPIO select OSC RX Sub OSC enable Clock input R P-ch P-ch Pull-up resistor control Digital output − CMOS レベル出力 − CMOS レベルヒステリシス入力 − アナログ出力 − プルアップ抵抗制御あり − スタンバイ制御あり − プルアップ抵抗 : 約 50 kΩ N-ch − IOH = -4mA, IOL = 4mA (4.5V~5.5V) − IOH = -2mA, IOL = 2mA (2.7V~4.5V) Digital output R Digital input Standby mode control Analog output February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 57 v1.1 D a t a S h e e t 8. 取扱上のご注意 半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件, 環 境条件など)によっても大きく左右されます。 以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならな い事項について説明します。 8.1 設計上の注意事項 ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。 絶対最大定格の遵守 半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性があります。この 限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。 推奨動作条件の遵守 推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件 の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性 に悪影響を及ぼすことがあります。 本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載されてい る以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。 端子の処理と保護 半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。 (1) 過電圧・過電流の防止 各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合 には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止してください。 (2) 出力端子の保護 出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が 流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような接続はし ないようにしてください。 (3) 未使用入力端子の処理 インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があ ります。適切な抵抗を介して電源端子やグランド端子に接続してください。 ラッチアップ 半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧 が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源 端子に流れ続けることがあります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性 を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。これを防止するために、以下の点に ご注意ください。 (1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等にも注意 してください。 (2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。 管理番号: DS00-00004-3 58 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 安全等の規制と規格の遵守 世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際し ては、これらの規制と規格に適合するようお願いします。 フェイル・セーフ設計 半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故, 火災 事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過電流防止設計, 誤動 作防止設計などの安全設計をお願いします。 用途に関する注意 本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用さ れることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保され ない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設に おける核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送システムにおける運行制御, 生命維持のた めの医療機器, 兵器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される 用途 (海底中継器, 宇宙衛星をいう) に使用されるよう設計・製造されたものではありません。当社は、こ れらの用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了 承ください。 8.2 パッケージ実装上の注意事項 パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する 品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門 までお問い合わせください。 リード挿入形 リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを 使用してプリント板に実装する方法とがあります。 プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフ ローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、 通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してく ださい。 ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、 長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの 表面処理の状態を確認してから実装することをお勧めします。 表面実装形 表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をも っています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、 はんだブリッジによるショート不良が発生しやすいため、適切な実装技術が必要となります。 当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のラン ク分類に従って実装してください。 鉛フリーパッケージ BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が 低下することがありますのでご注意願います。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 59 v1.1 D a t a S h e e t 半導体デバイスの保管について プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿した パッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生す ることがあります。以下の点にご注意ください。 (1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少 ない場所に保管してください。 (2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C~30°C で保管 をお願いします。ドライパッケージを開封した場合には湿度 40%~70%RH を推奨いたします。 (3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤 としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してく ださい。 (4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。 ベーキングについて 吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。 ベーキングは、当社の推奨する条件で実施してください。 条件:125°C/24 時間 静電気 半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。 (1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。 除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。 (2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。 (3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の衣 服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。 (4) 治具, 計器類は, 接地または帯電防止化を実施してください。 (5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。 60 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 8.3 使用環境に関する注意事項 半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあた っては、以下の点にご注意ください。 (1) 湿度環境 高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が 発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。 (2) 静電気放電 半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となるこ とがあります。 このような場合、帯電の防止または放電の防止の処置をお願いします。 (3) 腐食性ガス, 塵埃, 油 腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応によりデバ イスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策についてご検 討ください。 (4) 放射線・宇宙線 一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。したがって、 これらを遮蔽してご使用ください。 (5) 発煙・発火 樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでく ださい。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。 その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。 最新の取扱上のご注意については、下記の URL にてご確認ください。 http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 61 v1.1 D a t a S h e e t 9. デバイス使用上の注意 電源端子について VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内 部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるスト ローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれらすべてを外部で電源およびグ ランドに接続してください。また、電流供給源からできる限り低インピーダンスで本デバイスの各電源端子 と GND 端子に接続してください。 さらに、本デバイスの近くで各電源端子 と GND 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパ スコンデンサとして接続することを推奨します。 電源端子について 電源電圧の変動が VCC の推奨動作条件内においても、急激な変化があると誤動作することがあります。安 定化の基準として VCC は、商用周波数 (50 Hz~60 Hz) におけるリプル変動(ピークピーク値) を推奨動作 条件内の 10%以内にしてください。かつ電源切換えによる瞬間変動の過渡変動率は 0.1 V/μs 以下にしてく ださい。 水晶発振回路について X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子およ び水晶発振子さらにグランドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設 計してください。 また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動作を期待 できるため、強く推奨します。 実装基板にて、使用する水晶振動子の発振評価を実施してください。 サブクロック用水晶振動子について 本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となって います。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用 を推奨します。 表面実装タイプ サイズ 負荷容量 : 3.2 mm × 1.5 mm 以上 : 6 pF~7 pF 程度 リードタイプ 負荷容量 62 CONFIDENTIAL : 6 pF~7 pF 程度 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 外部クロック使用時の注意 メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、 X0 端子にクロックを入力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。 同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設 定し、X0A 端子にクロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。 ・外部クロック使用例 本デバイス X0(X0A) 外部クロック入力に 設定 汎用 I/O ポートとし て使用可能 X1(PE3), X1A(P47) 2 マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて 2 マルチファンクションシリアル端子を I C 端子として使用する場合、デジタル出力 P-ch トランジスタは常 にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフ にしたまま外部 I2C バスシステムへ接続してはいけません。 C 端子について 本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コン デンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性の コンデンサを使用してください。 なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあ ります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。 本シリーズでは 4.7 μF 程度の平滑コンデンサを推奨します。 C 本デバイス CS VSS GND モード端子(MD0)について モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなど の目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによ りデバイスが意図せずテストモードに入るのを防止するため、プルアップまたはプルダウンに使用する抵抗 値はできるだけ低く抑えると共に、モード端子から VCC 端子または VSS 端子への距離を最小にし、できる だけ低インピーダンスで接続するようにプリント基板を設計してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 63 v1.1 D a t a S h e e t 電源投入時について 電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。 なお、A/D コンバータおよび D/A コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続してください。 投入時 : 切断時 : VBAT → VCC → USBVCC VCC → AVCC → AVRH USBVCC → VCC → VBAT AVRH → AVCC → VCC シリアル通信について シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイ ズを抑えるボードの設計をしてください。 また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサム などを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をして ください。 メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構 造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。 お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。 5V トレラント I/O のプルアップ機能について 5V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力してはいけません。 基板上の隣接配線について 水晶発振回路 X1A と P48/VREGCTL の配線を隣接して並走させると、P48/VREGCTL の変化で X1A にノイ ズが載り、発振が誤カウントする可能性があります。それを避けるために、両者の配線の距離をできるだけ 離し、間にグランドパタンを挿入してください。 本デバイス P46/ X0A P47/ X1A P48/ P49/ VREGCTL VWAKEUP 配線を並走させない グランド グランドパタン挿入 デバッグ機能を兼用している端子について TDO/TMS/TDI/TCK/TRSTX, SWO/SWDIO/SWCLK と兼用している端子は出力のみで使用してください。入 力として使用してはいけません。 64 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 10. ブロックダイヤグラム MB9BF566M/N/R, F567M/N/R, F568M/N/R TRSTX,TCK, TDI,TMS TDO TRACEDx, TRACECLK SWJ-DP ETM* TPIU* ROM Table SRAM0 32/48/64 Kbytes SRAM1 16/24/32 Kbytes Cortex-M4 Core I @160 MHz(Max) D MPU NVIC Multi-layer AHB (Max 160 MHz) FPU Sys AHB-APB Bridge: APB0(Max 80 MHz) Dual-Timer Watchdog Timer (Software) Clock Reset Generator INITX Watchdog Timer (Hardware) CSV SRAM2 16/24/32 Kbytes MainFlash I/F MainFlash 1 Mbytes/ 768 Kbytes/ 512 Kbytes Trace Buffer (16 Kbytes) Security WorkFlash 32 Kbytes WorkFlash I/F USB2.0 (Host/ Func) PHY USBVCC UDP0,UDM0 UHCONX0 DMAC 8ch. CLK DSTC SD-CARD I/F CAN X0A X1A Main Osc PLL VBAT Domain Sub Osc AHB-AHB Bridge Source Clock X0 X1 CR 100 kHz CR 4 MHz CAN GPIO PIN-Function-Ctrl CROUT S_CLK,S_CMD S_DATAx S_CD,S_WP TX0, RX0 TX1, RX1 P0x, P1x, . . . PEx MADx AVCC, AVSS, AVRH ANxx ADTGx External Bus I/F Unit 1 CAN Prescaler QPRC 2ch. A/D Activation Compare 6ch. IC0x FRCK0 16-bit Input Capture 4ch. 16-bit Free-run Timer 3ch. 16-bit Output Compare 6ch. DTTI0X RTO0x Waveform Generator 3ch. 16-bit PPG 3ch. Multi-function Timer × 2 AHB-APB Bridge : APB2 (Max 80 MHz) AINx BINx ZINx Base Timer 16-bit 16ch./ 32-bit 8ch. AHB-APB Bridge : APB1 (Max 160 MHz) TIOBx MCSXx,MDQMx, MOEX,MWEX, MALE,MRDY, MNALE,MNCLE, MNWEX,MNREX, MCLKOUT,MSDWEX, MSDCLK,MSDCKE, MRASX,MCASX Unit 2 USB Clock Ctrl TIOAx MADATAx 12-bit A/D Converter Unit 0 PLL Power-On Reset LVD Ctrl LVD IRQ-Monitor Regulator C CRC Accelerator Watch Counter Deep Standby Ctrl WKUPx Peripheral Clock Gating Low-speed CR Prescaler VBAT Domain Real-Time Clock Port Ctrl. VWAKEUP VREGCTL RTCCO, SUBOUT External Interrupt Controller 16pin + NMI INTx NMIX MODE-Ctrl MD0, MD1 Multi-function Serial I/F 8ch. HW flow control(ch.4) SCKx SINx SOTx CTS4 RTS4 12-bit D/A Converter 2units DAx * : MB9BF566M/567M/568M では、ETM は使用できません。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 65 v1.1 D a t a S h e e t 11. メモリサイズ メモリサイズについては、 「3. 品種構成」の「メモリサイズ」を参照してください。 12. メモリマップ メモリマップ (1) Peripherals Area 0x41FF_FFFF Reserved 0x4007_0000 0x4006_F000 0x4006_E000 0x4006_4000 0xFFFF_FFFF 0x4006_3000 Reserved 0xE010_0000 0xE000_0000 0x4006_2000 0x4006_1000 Cortex-M4 Private Peripherals 0x4006_0000 0x4005_0000 0x4004_0000 0x4003_F000 External Device Area 0x4003_C800 0x4003_C100 GPIO SD-Card I/F Reserved CAN ch.1 CAN ch.0 DSTC DMAC Reserved USB ch.0 EXT-bus I/F Reserved Peripheral Clock Gating 0x4003_C000 Low Speed CR Prescaler 0x6000_0000 0x4003_7000 RTC/Port Ctrl Watch Counter CRC MFS CAN prescaler 0x4003_6000 USB Clock ctrl 0x4003_5000 LVD/DS mode 0x4003_4000 Reserved 0x4003_B000 0x4003_A000 Reserved 0x4400_0000 0x4200_0000 0x4003_8000 32 Mbytes Bit band alias Peripherals 0x4000_0000 Reserved 0x2400_0000 0x2200_0000 0x200C_0000 0x2004_8000 メモリサイズの 詳細は 次項の「●メモリマップ(2)」 を参照してください。 0x2004_0000 0x2003_8000 0x2000_0000 0x1FFF_0000 0x0050_0000 0x0040_0000 D/AC 0x4003_2000 Reserved 0x4003_1000 Int-Req.Read EXTI Reserved CR Trim 32 Mbytes Bit band alias 0x4002_E000 Reserved 0x4002_8000 0x4002_F000 0x4002_7000 WorkFlash I/F WorkFlash Reserved SRAM2 SRAM1 Reserved SRAM0 Reserved Security/CR Trim MainFlash 0x0000_0000 0x4003_3000 0x4003_0000 0x2010_0000 0x200E_0000 0x4003_9000 0x4002_6000 0x4002_5000 0x4002_4000 0x4002_2000 0x4002_1000 0x4002_0000 0x4001_6000 0x4001_5000 0x4001_3000 0x4001_2000 0x4001_1000 0x4001_0000 0x4000_1000 0x4000_0000 66 CONFIDENTIAL Reserved A/DC QPRC Base Timer PPG Reserved MFT Unit1 MFT Unit0 Reserved Dual Timer Reserved SW WDT HW WDT Clock/Reset Reserved MainFlash I/F MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t メモリマップ (2) MB9BF568M/N/R 0x2008_0000 MB9BF567M/N/R 0x2008_0000 Reserved 0x200C_8000 0x200C_0000 0x2008_0000 Reserved 0x200C_8000 WorkFlash 32 Kbytes MB9BF566M/N/R 0x200C_0000 Reserved Reserved 0x200C_8000 WorkFlash 32 Kbytes 0x200C_0000 Reserved 0x2004_8000 WorkFlash 32 Kbytes Reserved 0x2004_6000 SRAM2 32 Kbytes 0x2004_0000 0x2004_0000 SRAM1 32 Kbytes 0x2003_A000 SRAM2 24 Kbytes SRAM1 24 Kbytes 0x2004_4000 0x2004_0000 0x2003_C000 SRAM2 16 Kbytes SRAM1 16 Kbytes 0x2003_8000 0x2000_0000 0x2000_0000 SRAM0 64 Kbytes Reserved Reserved Reserved 0x1FFF_4000 0x2000_0000 SRAM0 48 Kbytes 0x1FFF_8000 SRAM0 32 Kbytes 0x1FFF_0000 0x0050_0000 0x0040_2000 0x0040_0000 0x0050_0000 CR trimming Security Reserved Reserved Reserved 0x0040_2000 0x0040_0000 0x0050_0000 CR trimming Security 0x0040_2000 0x0040_0000 CR trimming Security Reserved Reserved 0x0010_0000 Reserved 0x000C_0000 MainFlash 1 Mbytes 0x0000_0000 0x0008_0000 MainFlash 768 Kbytes 0x0000_0000 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL MainFlash 512 Kbytes 0x0000_0000 67 v1.1 D a t a S h e e t ペリフェラル・アドレスマップ スタート エンド アドレス アドレス 0x4000_0000 0x4000_0FFF 0x4000_1000 0x4000_FFFF 0x4001_0000 0x4001_0FFF クロック・リセット制御 0x4001_1000 0x4001_1FFF ハードウェアウォッチドッグタイマ 0x4001_2000 0x4001_2FFF 0x4001_3000 0x4001_4FFF バス AHB APB0 周辺機能 MainFlash I/F レジスタ 予約 ソフトウェアウォッチドッグタイマ 予約 0x4001_5000 0x4001_5FFF デュアルタイマ 0x4001_6000 0x4001_FFFF 予約 0x4002_0000 0x4002_0FFF 多機能タイマ unit0 0x4002_1000 0x4002_1FFF 多機能タイマ unit1 0x4002_2000 0x4003_FFFF 予約 0x4002_4000 0x4002_4FFF PPG 0x4002_5000 0x4002_5FFF 0x4002_6000 0x4002_6FFF APB1 ベースタイマ クアッドカウンタ 0x4002_7000 0x4002_7FFF A/D コンバータ 0x4002_8000 0x4002_DFFF 予約 0x4002_E000 0x4002_EFFF 内蔵 CR トリミング 0x4002_F000 0x4002_FFFF 予約 0x4003_0000 0x4003_0FFF 外部割込み 0x4003_1000 0x4003_1FFF 割込み要因確認レジスタ 0x4003_2000 0x4003_4FFF 予約 0x4003_3000 0x4003_3FFF D/A コンバータ 0x4003_4000 0x4003_4FFF 予約 0x4003_5000 0x4003_57FF 低電圧検出 0x4003_5800 0x4003_5FFF ディープスタンバイ制御部 0x4003_6000 0x4003_6FFF 0x4003_7000 0x4003_7FFF 0x4003_8000 0x4003_8FFF マルチファンクションシリアル 0x4003_9000 0x4003_9FFF CRC 0x4003_A000 0x4003_AFFF 時計カウンタ 0x4003_B000 0x4003_BFFF RTC/Port Ctrl 0x4003_C000 0x4003_C0FF 低速 CR 補正 0x4003_C100 0x4003_C7FF 周辺クロック停止 0x4003_C800 0x4003_EFFF 予約 0x4003_F000 0x4003_FFFF 外部バス I/F 0x4004_0000 0x4004_FFFF USB ch.0 0x4005_0000 0x4005_FFFF 予約 0x4006_0000 0x4006_0FFF DMAC レジスタ 0x4006_1000 0x4006_1FFF DSTC レジスタ 0x4006_2000 0x4006_2FFF 0x4006_3000 0x4006_3FFF 0x4006_4000 0x4006_DFFF 予約 0x4006_E000 0x4006_EFFF SD-Card I/F 0x4006_F000 0x4006_FFFF GPIO 0x4006_7000 0x41FF_FFFF 0x200E_0000 0x200E_FFFF 68 CONFIDENTIAL USB クロック生成回路 APB2 AHB CAN プリスケーラ CAN ch.0 CAN ch.1 予約 AHB WorkFlash I/F レジスタ MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 13. 各 CPU ステートにおける端子状態 端子の状態として使用している語句は、以下の意味を持ちます。 INITX=0 INITX 端子が"L"レベルの期間です。 INITX=1 INITX 端子が"H"レベルの期間です。 SPL=0 スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定 された状態です。 SPL=1 スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定 された状態です。 入力可 入力機能が使用可能な状態です。 内部入力"0"固定 入力機能が使用できない状態です。内部入力は"L"に固定されます。 Hi-Z 端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。 設定不可 設定できません。 直前状態保持 本モードに遷移する直前の状態を保持します。 内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。 ポートとして使用している場合は、その状態を保持します。 アナログ入力可 アナログ入力が許可されています。 トレース出力 トレース機能が使用可能な状態です。 GPIO 選択 ディープスタンバイモード時、汎用 I/O ポートに切り換わります。 設定禁止 仕様制限により設定禁止です。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 69 v1.1 D a t a S h e e t 端子状態一覧表 パワーオン 端 リセット INITX 子 または 入力 状態 状 グループ 低電圧検出 態 機能名 状態 形 電源不安定 式 GPIO 選択時 A デバイス 内部 リセット 状態 電源安定 ランモード タイマモード, または RTC モード スリープ または モード ストップモード 状態 状態 電源安定 電源安定 ‐ INITX=0 INITX=1 INITX=1 ‐ ‐ ‐ ‐ 設定不可 設定不可 設定不可 ディープスタンバイ RTC モード または ディープスタンバイ ストップモード 状態 INITX=1 SPL=0 直前状態 直前状態 保持 保持 入力可 入力可 直前状態 直前状態 保持 保持 直前状態 直前状態 保持 保持 ディープ スタンバイ モード 復帰直後 状態 電源安定 電源安定 INITX=1 INITX=1 SPL=1 SPL=0 SPL=1 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 入力可 入力可 入力可 GPIO 選択 メイン水晶 発振入力端子/ 外部メイン 入力可 入力可 入力可 設定不可 設定不可 設定不可 入力可 クロック入力 選択時 GPIO 選択時 外部メイン B クロック入力 設定不可 設定不可 設定不可 選択時 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 Hi-Z/ 内部入力 "0"固定 直前状態 保持 Hi-Z/ 内部入力 "0"固定 GPIO 選択 直前状態 保持 Hi-Z/ メイン水晶 発振出力端子 内部入力 Hi-Z/ Hi-Z/ 直前状態保持/ "0"固定 内部入力 内部入力 発振停止時*1 は Hi-Z / または "0"固定 "0"固定 内部入力"0"固定 プルアッ プルアッ プ/ プ/ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 設定不可 設定不可 設定不可 入力可 C D INITX プルアップ/ 入力端子 入力可 モード 入力端子 モード 入力端子 E GPIO 選択時 70 CONFIDENTIAL プルアッ プルアッ プルアッ プルアッ プ/ プ/ プ/ プ/ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 直前状態 直前状態 Hi-Z/ 保持 保持 入力可 プルアップ/ 入力可 GPIO 選択 Hi-Z/ 入力可 プルアップ/ 入力可 GPIO 選択 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t パワーオン 端 リセット INITX 子 または 入力 状 グループ 低電圧検出 状態 態 機能名 状態 形 電源不安定 式 NMIX 選択時 デバイス 内部 リセット 状態 電源安定 ランモード タイマモード, または RTC モード スリープ または モード ストップモード 状態 状態 ディープスタンバイ RTC モード または ディープスタンバイ ストップモード 状態 電源安定 電源安定 電源安定 電源安定 INITX=1 INITX=1 INITX=1 INITX=1 INITX=1 ‐ ‐ ‐ ‐ 設定不可 設定不可 設定不可 SPL=0 SPL=1 SPL=0 GPIO 選択 直前状態 時 保持 Hi-Z Hi-Z/ Hi-Z/ 入力可 入力可 入力可 Hi-Z/ WKUP 入力可 直前状態 "0"固定 保持 Hi-Z プルアッ プルアッ プ/ プ/ 入力可 入力可 G 選択時 WKUP Hi-Z/ 内部入力 GPIO 選択時 JTAG ‐ 保持 保持 GPIO 選択時 SPL=1 直前状態 直前状態 選択時 状態 INITX=0 リソース選択 JTAG モード 復帰直後 ‐ 上記以外の F ディープ スタンバイ 設定不可 Hi-Z 設定不可 直前状態 直前状態 保持 保持 設定不可 プルアッ プルアッ プ/ プ/ 入力可 入力可 直前状態 直前状態 直前状態 直前状態 保持 保持 保持 保持 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 直前状態 直前状態 直前状態 直前状態 保持 保持 保持 保持 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 上記以外の リソース選択 H 時 設定不可 設定不可 直前状態 直前状態 保持 保持 設定不可 GPIO 選択時 GPIO 選択 リソース選択 時 I Hi-Z Hi-Z/ Hi-Z/ 直前状態 直前状態 入力可 入力可 保持 保持 設定不可 設定不可 GPIO 選択時 アナログ出力 選択時 設定不可 上記以外の J Hi-Z Hi-Z/ Hi-Z/ 入力可 入力可 GPIO 選択時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL *3 直前状態 リソース選択 時 *2 保持 直前状態 保持 GPIO 選択 Hi-Z/ 内部入力 GPIO 選択 "0"固定 71 v1.1 D a t a S h e e t パワーオン 端 リセット INITX 子 または 入力 状 グループ 低電圧検出 状態 態 機能名 状態 形 電源不安定 式 外部割込み 許可選択時 デバイス 内部 リセット 状態 電源安定 または RTC モード スリープ または モード ストップモード 状態 状態 選択時 RTC モード または ディープスタンバイ ストップモード 状態 ディープ スタンバイ モード 復帰直後 状態 電源安定 電源安定 電源安定 電源安定 INITX=1 INITX=1 INITX=1 INITX=1 INITX=1 ‐ ‐ ‐ ‐ 設定不可 設定不可 設定不可 Hi-Z Hi-Z/ Hi-Z/ 入力可 入力可 SPL=0 Hi-Z SPL=1 SPL=0 SPL=1 ‐ 直前状態 保持 直前状態 直前状態 保持 保持 Hi-Z/ 内部入力 GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 GPIO 選択時 アナログ入力 ディープスタンバイ INITX=0 リソース選択 時 タイマモード, ‐ 上記以外の K ランモード Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 設定不可 設定不可 直前状態 直前状態 保持 保持 L 上記以外の リソース選択 時 設定不可 GPIO 選択時 アナログ入力 選択時 M Hi-Z Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 外部割込み 直前状態 許可選択時 保持 上記以外の リソース選択 時 設定不可 GPIO 選択 設定不可 設定不可 直前状態 直前状態 保持 保持 Hi-Z/ 内部入力 GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 GPIO 選択時 72 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t パワーオン 端 リセット INITX 子 または 入力 状 グループ 低電圧検出 状態 態 機能名 状態 形 電源不安定 式 アナログ入力 選択時 N デバイス 内部 リセット 状態 タイマモード, または RTC モード スリープ または モード ストップモード 状態 状態 RTC モード または ディープスタンバイ ストップモード 状態 ディープ スタンバイ モード 復帰直後 状態 電源安定 電源安定 電源安定 電源安定 INITX=0 INITX=1 INITX=1 INITX=1 INITX=1 INITX=1 ‐ ‐ ‐ ‐ SPL=0 SPL=1 SPL=1 ‐ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 トレース 時 出力 設定不可 SPL=0 内部入力 トレース選択 上記以外の ディープスタンバイ ‐ Hi-Z 電源安定 ランモード 設定不可 設定不可 直前状態 直前状態 保持 保持 リソース選択 Hi-Z/ 時 GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 内部入力 "0"固定 GPIO 選択時 アナログ入力 選択時 O Hi-Z Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 トレース選択 トレース 時 出力 外部割込み 直前状態 許可選択時 上記以外の 保持 設定不可 設定不可 設定不可 直前状態 直前状態 保持 保持 リソース選択 Hi-Z/ 時 内部入力 GPIO 選択時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL GPIO 選択 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 73 v1.1 D a t a S h e e t パワーオン 端 リセット INITX 子 または 入力 状 グループ 低電圧検出 状態 態 機能名 状態 形 電源不安定 式 アナログ入力 選択時 P デバイス 内部 リセット 状態 タイマモード, または RTC モード スリープ または モード ストップモード 状態 状態 または ディープスタンバイ ストップモード 状態 ディープ スタンバイ モード 復帰直後 状態 電源安定 電源安定 電源安定 電源安定 INITX=1 INITX=1 INITX=1 INITX=1 INITX=1 ‐ ‐ ‐ ‐ SPL=0 設定不可 SPL=1 SPL=0 ‐ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ Hi-Z/ 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 内部入力 "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ "0"固定/ アナログ アナログ アナログ アナログ アナログ アナログ アナログ アナログ 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 設定不可 設定不可 直前状態 直前状態 保持 保持 時 GPIO 選択時 WKUP 保持 入力可 Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 WKUP 設定不可 直前状態 設定不可 Hi-Z/ 直前状態 WKUP 許可時 設定不可 SPL=1 内部入力 上記以外の 外部割込み許 RTC モード INITX=0 WKUP 許可時 リソース選択 ディープスタンバイ ‐ Hi-Z 電源安定 ランモード 入力可 WKUP 入力可 GPIO 選択 Hi-Z/ WKUP 入力可 保持 可 Q 選択時 上記以外の 直前状態 直前状態 保持 保持 リソース選択 時 Hi-Z Hi-Z/ Hi-Z/ Hi-Z/ 入力可 入力可 Hi-Z/ Hi-Z/ 直前状態 入力可 入力可 保持 内部入力 Hi-Z 直前状態 R 保持 USB I/O 端子 設定不可 設定不可 設定不可 Hi-Z/ 内部入力 内部入力 "0"固定 "0"固定 GPIO 選択 "0"固定 GPIO 選択時 GPIO 選択時 GPIO 選択 送信時は Hi-Z/ GPIO 選択 Hi-Z/ 内部入力 内部入力 内部入力 "0"固定 "0"固定 "0"固定 GPIO 選択 送信時は Hi-Z/ Hi-Z/ 入力可/ 入力可/ Hi-Z/ Hi-Z/ Hi-Z/ 受信時は 受信時は 入力可 入力可 入力可 内部入力 内部入力 "0"固定 "0"固定 *1 : サブタイマ, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC モード, ディープスタンバイストップモードは発振が停止します。 *2 : タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力"0"固 定です。 *3 : タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"固定です。 74 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t VBAT ドメイン端子状態一覧表 ランモー VBAT 端子状態形式 VBAT パワー INITX オン 入力 グルー リセッ 状態 プ ト 機能名 デバイス ド 内部 または リセット スリープ 状態 モード タイマモード, RTC モード または ストップモード 状態 状態 電源不 ディープスタンバイ ディープ RTC モード スタンバ VBAT RTC または イ RTC モード ディープスタンバイ モード モード 復帰直 ストップモード 復帰直後 状態 後 状態 状態 電源安 電源安 VBAT 状態 電源安定 電源安定 電源安定 電源安定 電源安定 電源安定 定 定 ‐ INITX=0 INITX=1 INITX=1 INITX=1 INITX=1 INITX=1 - - ‐ ‐ ‐ ‐ SPL=0 SPL=1 SPL=0 SPL=1 - - - GPIO 設定不 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 設定禁 選択時 可 保持 保持 保持 保持 保持 保持 保持 保持 止 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 入力可 安定 - サブ 水晶 発振 S 入力 端子/ 外部 直前状 サブ 直前状 態 態 保持 保持 クロッ ク入力 選択時 GPIO 設定不 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 設定禁 選択時 可 保持 保持 保持 保持 保持 保持 保持 保持 止 設定不 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 可 保持 保持 保持 保持 保持 保持 保持 保持 直前状態 直前状態 直前状態 直前状態 保持/ 保持/ 保持/ 保持/ 発振 発振 発振 発振 停止時は 停止時は 停止時は 停止時は Hi-Z * Hi-Z * Hi-Z * Hi-Z * - 外部 サブ クロッ ク入力 T 直前状 直前状 態 態 保持 保持 直前状 直前状 選択時 Hi-Z/ サブ 内部入 水晶 力 直前状態 直前状態 直前状態 発振出 "0"固定 保持 保持 保持 力端子 または 入力可 直前状態 保持 態 態 保持 保持 直前状 直前状 リソー ス U 選択時 Hi-Z GPIO 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 直前状態 保持 保持 保持 保持 保持 保持 保持 保持 態 態 保持 保持 選択時 * : WTOSCCNT レジスタの連携制御ビット(SOSCNTL)が”0”の場合は、直前状態保持。 WTOSCCNT レジスタの連携制御ビット(SOSCNTL)が”1”の場合は、ストップモード, ディープスタン バイストップモードは発振が停止します。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 75 v1.1 D a t a S h e e t 14. 電気的特性 14.1 絶対最大定格 項目 記号 電源電圧*1 ,*2 定格値 最小 最大 単位 VCC VSS - 0.5 VSS + 6.5 V USBVCC VSS - 0.5 VSS + 6.5 V 電源電圧(VBAT) * * VBAT VSS - 0.5 VSS + 6.5 V アナログ電源電圧*1 ,*5 AVCC VSS - 0.5 VSS + 6.5 V AVRH VSS - 0.5 VSS + 6.5 V 電源電圧(USB 用) *1 ,*3 1, 4 1, 5 アナログ基準電圧* * VCC + 0.5 VSS - 0.5 入力電圧*1 VI VSS - 0.5 (≦6.5V) USBVCC + 0.5 (≦6.5V) VSS - 0.5 アナログ端子入力電圧*1 VIA VSS - 0.5 出力電圧*1 VO VSS - 0.5 "L"レベル最大出力電流*6 IOL "L"レベル平均出力電流*7 8 "L"レベル平均総出力電流* "H"レベル最大出力電流*6 7 "H"レベル平均出力電流* "H"レベル最大総出力電流 "H"レベル平均総出力電流*8 保存温度 AVCC + 0.5 (≦6.5V) VCC + 0.5 - IOLAV "L"レベル最大総出力電流 VSS + 6.5 - ∑IOL - ∑IOLAV - IOH - IOHAV - ∑IOH - (≦6.5V) 備考 V USB 端子を除く V USB 端子 V 5V トレラント V V 10 mA 4mA タイプ 20 mA 8mA タイプ 20 mA 12mA タイプ 22.4 mA I2C Fm+ 4 mA 4mA タイプ 8 mA 8mA タイプ 12 mA 12mA タイプ 20 mA I2C Fm+ 100 mA 50 mA - 10 mA 4mA タイプ 20 mA 8mA タイプ - 20 mA 12mA タイプ -4 mA 4mA タイプ 8 mA 8mA タイプ - 12 mA 12mA タイプ - 100 mA ∑IOHAV - - 50 mA TSTG - 55 + 150 °C *1 : VSS = AVSS = 0V を基準にした値です。 *2 : VCC は VSS - 0.5V より低くなってはいけません。 *3 : USBVCC は VSS - 0.5V より低くなってはいけません。 *4 : VBAT は VSS - 0.5V より低くなってはいけません。 *5 : 電源投入時など VCC + 0.5V を超えてはいけません。 *6 : 最大出力電流は、該当する端子 1 本のピーク値を規定します。 *7 : 平均出力電流は、該当する端子 1 本に流れる電流の 100ms の期間内での平均電流を規定します。 *8 : 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。 76 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t <注意事項> 絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する可能 − 性があります。したがって、定格を一項目でも超えることのないようご注意ください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 77 v1.1 D a t a S h e e t 14.2 推奨動作条件 項目 電源電圧 記号 条件 VCC - 規格値 最小 最大 2.7*5 5.5 3.0 電源電圧(USB 用) USBVCC 単位 V 3.6 *1 (≦VCC) - V 2.7 5.5 *2 (≦VCC) 電源電圧(VBAT) VBAT - 2.7 5.5 V アナログ電源電圧 AVCC - 2.7 5.5 V アナログ基準電圧 動作温度 備考 AVRH - *4 AVCC V ジャンクション温度 Tj - - 40 + 125 °C 周囲温度 Ta - - 40 *3 °C AVCC=VCC *1 : P81/UDP0, P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合 *2 : P81/UDP0, P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合 *3 : 周囲温度(Ta)の最大温度は、ジャンクション温度(Tj)を超えない範囲まで保証可能です。 周囲温度(Ta)の計算式を以下に示します。 Ta(Max) = Tj(Max) - Pd(Max) × θja Pd : 消費電力(W) θja : パッケージ熱抵抗(°C/W) Pd(Max) = VCC × ICC (Max) + Σ (IOL×VOL) + Σ ((VCC-VOH) × (- IOH)) IOL : "L"レベル出力電流 IOH : "H"レベル出力電流 VOL : "L"レベル出力電圧 VOH : "H"レベル出力電圧 各パッケージにおけるパッケージ熱抵抗と最大許容電力を以下に示します。 半導体デバイスは最大許容電力以下で動作が保証されます。 *4:アナログ基準電圧は、コンペアクロック周期によって規格値が異なります。 詳細は「5. 12 ビット A/D コンバータ」の章を参照してください。 *5:電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メ イン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。 78 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t パッケージ熱抵抗と最大許容電力表 パッケージ 基板 熱抵抗 θja (°C/W) 最大許容電力(mW) Ta=+85°C Ta=+105°C FPT-80P-M37 単層両面 60 667 333 (0.5mm pitch) 4層 39 1026 513 FPT-80P-M40 単層両面 58 690 335 (0.65mm pitch) 4層 38 1053 526 FPT-100P-M23 単層両面 57 702 351 (0.5mm pitch) 4層 38 1053 526 FPT-100P-M36 単層両面 48 833 417 (0.65mm pitch) 4層 34 1177 588 FPT-120P-M37 単層両面 62 645 323 (0.5mm pitch) 4層 43 930 465 単層両面 60 667 333 4層 40 1000 500 単層両面 55 727 364 4層 40 1000 500 BGA-112P-M05 (0.5mm pitch) BGA-144P-M09 (0.5mm pitch) 1. <注意事項> 推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、すべてこ の条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信 頼性に悪影響を及ぼすことがあります。 データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。記載されてい る以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 79 v1.1 D a t a S h e e t 消費電力(Pd)の算出方法 消費電力は以下の式で表されます。 Pd = VCC × ICC + Σ (IOL × VOL) + Σ ((VCC - VOH) × (- IOH)) IOL : "L"レベル出力電流 IOH : "H"レベル出力電流 VOL : "L"レベル出力電圧 VOH : "H"レベル出力電圧 ICC はデバイス内で消費される電流です。 以下に分解できます。 ICC = ICC(INT) + ΣICC(IO) ICC(INT) : レギュレータを通して内部 Logic, メモリなどで消費される電流 ΣICC(IO) : 出力端子にて消費される電流(I/O スイッチング電流)の合計 ICC(INT)については「3.直流規格」の「(1)電流規格」によって予測できます (本規格の値は端子固定時の値 のため、ICC(IO)は含んでいません)。 ICC(IO)についてはお客様のシステムに依存します。 以下の計算式により算出してください。 ICC(IO) = (CINT + CEXT) × VCC × fsw CINT : 端子内部負荷容量 CEXT : 出力端子の外部負荷容量 fSW : 端子スイッチング周波数 項目 端子内部負荷容量 記号 条件 容量値 4mA タイプ 1.93pF 8mA タイプ 3.45pF 12mA タイプ 3.42pF CINT お客様ご自身で消費電力を評価可能な場合には、ICC(Max)の値は以下のように算出してください。 常温(+25°C)にて電流値 ICC(Typ)を測定 (1)の値に動作時最大リーク電流値 ICC(leak_max)を加算 ICC(Max) = ICC(Typ) + ICC(leak_max) 項目 動作時最大リーク電流 80 CONFIDENTIAL 記号 ICC(leak_max) 条件 電流値 Tj = +125°C 45.5mA Tj = +105°C 26.8mA Tj = +85°C 16.2mA MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 電流説明図 Pd = VCC×ICC + Σ(IOL×VOL)+Σ((VCC-VOH)×(-IOH)) ICC = ICC(INT)+ΣICC(IO) VCC A ICC Chip ICC(INT) ΣICC(IO) A Regulator VOL V A ・・・ V IOL Flash VOH ・・・ Logic IOH RAM ICC(IO) CEXT ・・・ February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 81 v1.1 D a t a S h e e t 14.3 直流規格 14.3.1 電流規格 Table 14-1 項目 記号 電源電流 Table 14-2 ICC 通常動作(PLL)の標準と最大の消費電流,フラッシュ•メモリから命令動作実行時 (フラッシュアクセラレータモードとトレースバッファ機能が有効) 端子 名 VCC 周波数*4 条件 通常動作 (PLL) *5, *6 規格値 1 標準* 最大*2 160 MHz 54 103 144 MHz 49 98 120 MHz 41 90 100 MHz 35 84 80 MHz 28 77 60 MHz 22 71 40 MHz 16 64 20 MHz 8.9 58 8 MHz 5.1 54 4 MHz 3.8 53 160 MHz 34 83 144 MHz 31 80 120 MHz 26 75 100 MHz 22 71 80 MHz 18 67 60 MHz 14 63 40 MHz 10 59 20 MHz 6.2 55 8 MHz 3.8 53 4 MHz 3.1 52 単位 備考 *3 mA 周辺クロック すべて ON 時 *3 mA 周辺クロック すべて OFF 時 通常動作(PLL)の標準と最大の消費電流,フラッシュ•メモリから命令動作実行、およびフラッシュへのデータア クセス時(フラッシュアクセラレータモードとトレースバッファ機能が無効) 項目 電源電流 82 CONFIDENTIAL 記号 ICC 端子 名 VCC 周波数*7 条件 通常動作 (PLL) *8 規格値 標準*1 最大*2 160 MHz 74 126 144 MHz 68 120 120 MHz 59 112 100 MHz 52 104 80 MHz 44 97 60 MHz 36 89 40 MHz 27 79 20 MHz 17 67 8 MHz 8.3 58 4 MHz 5.4 55 160 MHz 51 103 144 MHz 47 100 120 MHz 42 94 100 MHz 37 90 80 MHz 33 85 60 MHz 28 80 40 MHz 21 73 20 MHz 13 64 8 MHz 6.9 56 4 MHz 4.6 54 単位 備考 *3 mA 周辺クロック すべて ON 時 *3 mA 周辺クロック すべて OFF 時 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t *1 : Ta=+25°C,VCC=3.3V *2 : Tj=+125°C,VCC=5.5V *3 : 全ポート固定時 *4 : 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 *5 : フラッシュアクセラレータモード, トレースバッファ機能動作 (FRWTR.RWT = 10, FBFCR.BE = 1)のとき *6 : メインフラッシュメモリへのデータアクセスなし。 *7 : 周波数は HCLK の値です。PCLK0=PCLK2=HCLK/2, PCLK1=HCLK。 *8 : フラッシュアクセラレータモード, トレースバッファ機能停止 (FRWTR.RWT = 10, FBFCR.BE = 0)のとき Table 14-3 通常動作(PLL)の標準と最大の消費電流,フラッシュ•メモリから命令動作実行、およびフラッシュへのデータアク セス時(フラッシュ 0 サイクルウェイトモード、リードアクセス 0 ウェイト) 項目 電源電流 記号 ICC 端子 名 VCC 周波数*4 条件 通常動作 (PLL) *5 規格値 1 標準* 最大*2 72 MHz 46 98 60 MHz 40 92 48 MHz 33 85 36 MHz 27 78 24 MHz 19 70 12 MHz 11 61 8 MHz 8.5 58 4 MHz 5.5 55 72 MHz 33 85 60 MHz 29 81 48 MHz 25 76 36 MHz 20 71 24 MHz 15 65 12 MHz 9.2 59 8 MHz 6.9 56 4 MHz 4.6 54 単位 備考 *3 mA 周辺クロック すべて ON 時 *3 mA 周辺クロック すべて OFF 時 *1 : Ta=+25°C, VCC=3.3V *2 : Tj=+125°C, VCC=5.5V *3 : 全ポート固定時 *4 : 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。 *5 : 0 wait-cycle (FRWTR.RWT = 00, FSYNDN.SD = 000)のとき February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 83 v1.1 D a t a S h e e t Table 14-4 通常動作(PLL 以外)の標準と最大の消費電流,フラッシュ•メモリから命令動作実行、およびフラッシュへのデー タアクセス時(フラッシュ 0 サイクルウェイトモード、リードアクセス 0 ウェイト) 項目 記号 端子 周波数*4 条件 名 規格値 1 標準* 最大*2 3.3 51 単位 備考 *3 通常動作 (内蔵高速 CR) *5 mA 周辺クロック すべて ON 時 4 MHz *3 2.8 51 mA 周辺クロック すべて OFF 時 *3 0.64 電源電流 ICC VCC 通常動作 (サブ発振) *5 48 mA 周辺クロック すべて ON 時 32 kHz *3 0.56 48 mA 周辺クロック すべて OFF 時 *3 0.64 通常動作 (内蔵低速 CR) *5 48 mA 周辺クロック すべて ON 時 100 kHz *3 0.58 48 mA 周辺クロック すべて OFF 時 *1 : Ta=+25°C, VCC=3.3V *2 : Tj=+125°C, VCC=5.5V *3 : 全ポート固定時 *4 : 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 *5 : 0 wait-cycle (FRWTR.RWT = 00, FSYNDN.SD = 000)のとき 84 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t Table 14-5 SLEEP 動作(PLL)の標準と最大の消費電流,PCLK0 = PCLK1 = PCLK2 = HCLK/2 項目 電源電流 記号 ICCS 端子名 VCC 条件 規格値 標準*1 最大*2 160 MHz 35 84 144 MHz 32 81 120 MHz 27 76 100 MHz 23 72 80 MHz 19 68 60 MHz 15 64 40 MHz 11 60 20 MHz 6.5 55 8 MHz 4.1 53 SLEEP 動作 4 MHz 3.3 52 (PLL) 160 MHz 16 65 144 MHz 14 63 120 MHz 12 61 100 MHz 11 60 80 MHz 9.0 58 60 MHz 7.4 56 40 MHz 5.6 54 20 MHz 3.9 53 8 MHz 2.9 52 4 MHz 2.6 51 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 周波数*4 単位 備考 *3 mA 周辺クロック すべて ON 時 *3 mA 周辺クロック すべて OFF 時 85 v1.1 D a t a S h e e t Table 14-6 SLEEP 動作(PLL)の標準と最大の消費電流,PCLK0 = PCLK1 = PCLK2 = HCLK 項目 電源電流 記号 ICCS 端子名 VCC 条件 周波数*5 規格値 標準*1 最大*2 72 MHz 22 71 60 MHz 19 68 48 MHz 16 64 36 MHz 12 61 24 MHz 9.0 58 12 MHz 5.8 55 8 MHz 4.6 54 SLEEP 動作 4 MHz 3.6 52 (PLL) 72 MHz 9.5 58 60 MHz 8.3 57 48 MHz 7.1 56 36 MHz 5.8 55 24 MHz 4.6 53 12 MHz 3.5 52 8 MHz 3.0 52 4 MHz 2.7 51 単位 備考 *3 mA 周辺クロック すべて ON 時 *3 mA 周辺クロック すべて OFF 時 *1 : Ta=+25°C, VCC=3.3V *2 : Tj=+125°C, VCC=5.5V *3 : 全ポート固定時 *4 : 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 *5 : 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK。 86 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t Table 14-7 SLEEP 動作(PLL 以外)の標準と最大の消費電流,PCLK0 = PCLK1 = PCLK2 = HCLK/2 項目 記号 端子名 条件 周波数*4 規格値 標準*1 最大*2 1.5 49 単位 備考 *3 SLEEP 動作 (内蔵高速 CR) mA 周辺クロック すべて ON 時 4 MHz *3 1.0 49 mA 周辺クロック すべて OFF 時 *3 0.59 SLEEP 動作 電源電流 ICCS VCC (サブ発振) 48 mA 周辺クロック すべて ON 時 32 kHz *3 0.51 48 mA 周辺クロック すべて OFF 時 *3 0.61 SLEEP 動作 (内蔵低速 CR) 48 mA 周辺クロック すべて ON 時 100 kHz *3 0.53 48 mA 周辺クロック すべて OFF 時 *1 : Ta=+25°C, VCC=3.3V *2 : Tj=+125°C, VCC=5.5V *3 : 全ポート固定時 *4 : 周波数は HCLK の値です。PCLK0=PCLK1=PCLK2=HCLK/2。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 87 v1.1 D a t a S h e e t Table 14-8 ストップモード,タイマモード,RTC モードの標準と最大の消費電流 項目 記号 端子名 条件 ストップモード ICCH タイマモード (内蔵高速 CR) 電源電流 ICCT VCC タイマモード (サブ発振) タイマモード (内蔵低速 CR) ICCR RTC モード (サブ発振) 周波数 - 4 MHz 32 kHz 100 kHz 32 kHz 規格値 単位 標準*1 最大*2 0.33 1.8 mA - 15 mA - 22 mA 0.70 2.2 mA - 16 mA - 22 mA 0.33 1.8 mA - 15 mA - 22 mA 0.34 1.8 mA - 15 mA - 22 mA 0.33 1.8 mA - 15 mA - 22 mA 備考 *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *1 : VCC=3.3V *2 : VCC=5.5V *3 : 全ポート固定時 *4 : LVD OFF 時 88 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t Table 14-9 ディープスタンバイストップモード,ディープスタンバイ RTC モード,VBAT の標準と最大の消費電流 項目 記号 端子名 条件 周波数 ディープ スタンバイストップ モード (RAM OFF 時) ICCHD 規格値 単位 標準*1 最大*2 29 140 µA - 644 µA - 1011 µA 48 273 µA - 2676 µA - 4162 µA 29 140 µA - 644 µA - 1011 µA 48 273 µA - 2676 µA - 4162 µA 0.015 0.29 µA - 5.77 µA - 10.6 µA 1.53 22.6 µA - 35.2 µA - 41.8 µA ディープ スタンバイストップ モード (RAM ON 時) VCC ディープ スタンバイ RTC モード (RAM OFF 時) 電源電流 ICCRD 32kHz ディープ スタンバイ RTC モード (RAM ON 時) RTC 停止 ICCVBAT VBAT - RTC 動作 備考 *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *3, *4, *5 Ta=+25°C *3, *4, *5 Ta=+85°C *3, *4, *5 Ta=+105°C *3, *4 Ta=+25°C *3, *4 Ta=+85°C *3, *4 Ta=+105°C *1 : VCC=3.3V *2 : VCC=5.5V *3 : 全ポート固定時 *4 : LVD OFF 時 *5 : サブ発振 OFF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 89 v1.1 D a t a S h e e t Table 14-10 低電圧検出回路,メインフラッシュメモリ書込み/消去の標準と最大の消費電流 項目 記号 端子名 条件 規格値 単位 最小 標準 最大 - 4 7 μA - 13.4 15.9 mA - 11.5 13.6 mA 備考 低電圧 検出回路 (LVD) 動作時 ICCLVD 割込み発生用 電源電流 メインフラッシ ュメモリ VCC ICCFLASH 消去時 書込み/消去電流 ワークフラッシ ュメモリ 書込み/ ICCWFLASH 書込み/消去電流 書込み/ 消去時 ペリフェラル消費電流 クロック 系列 HCLK ペリフェラル 単位 GPIO 周波数(MHz) 40 80 160 全ポート 0.22 0.43 0.85 DMAC - 0.74 1.48 2.88 DSTC - 0.32 0.61 1.17 外部バス I/F - 0.14 0.27 0.55 SD カード I/F - 0.93 1.81 3.63 CAN 1ch. 0.02 0.06 0.11 USB 1ch. 0.34 0.67 1.33 ベースタイマ 4ch. 0.16 0.34 0.66 多機能タイマ/PPG 1unit/4ch. 0.55 1.09 2.17 クアッドカウンタ 1unit 0.04 0.09 0.17 A/DC 1unit 0.20 0.39 0.78 1ch. 0.31 0.62 - PCLK1 PCLK2 90 CONFIDENTIAL 単位 備考 mA mA マルチファンクションシ リアル mA MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.3.2 端子特性 (VCC = USBVCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = 0V) 項目 記号 端子名 条件 規格値 単位 最小 標準 最大 - VCC×0.8 - VCC + 0.3 V - VCC×0.8 - VSS + 5.5 V - VCC×0.7 - VSS + 5.5 V - VSS - 0.3 - VCC×0.2 V - VSS- 0.3 - VCC×0.2 V - VSS - VCC×0.3 V VCC - 0.5 - VCC V VCC - 0.5 - VCC V VCC - 0.5 - VCC V USBVCC - 0.4 - USBVCC V VCC - 0.5 - VCC V 備考 CMOS ヒステリシス入力端子, MD0, MD1 "H"レベル 入力電圧 VIHS (ヒステリシス入力) 5V トレラント入力端子 I2C Fm+ 兼用 入力端子 CMOS ヒステリシス入力端子, MD0, MD1 5V "L"レベル 入力電圧 VILS トレラント 入力端子 (ヒステリシス入力) I2C Fm+ 兼用 入力端子 VCC ≧ 4.5 V, 4mA IOH = - 4 mA タイプ VCC < 4.5 V, IOH = - 2 mA VCC ≧ 4.5 V, 8mA IOH = - 8 mA タイプ VCC < 4.5 V, IOH = - 4 mA VCC ≧ 4.5 V, "H"レベル 出力電圧 VOH 12mA IOH = - 12 mA タイプ VCC < 4.5 V, IOH = - 8 mA USBVCC ≧ 4.5 V, USB I/O IOH = - 20.5 mA 兼用 USBVCC < 4.5 V, IOH = -13.0 mA VCC ≧ 4.5 V, I2C Fm+ IOH = - 4 mA 兼用 VCC < 4.5 V, GPIO 時 IOH = - 3 mA February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 91 v1.1 D a t a S h e e t 規格値 項目 記号 端子名 条件 単位 最小 標準 最大 VSS - 0.4 V VSS - 0.4 V VSS - 0.4 V VSS - 0.4 V VSS - 0.4 V 備考 VCC ≧ 4.5 V, 4mA IOL = 4 mA タイプ VCC < 4.5 V, IOL = 2 mA VCC ≧ 4.5 V, 8mA IOH = 8 mA タイプ Vcc < 4.5 V, IOH = 4 mA VCC ≧ 4.5 V, "L"レベル 出力電圧 VOL 12mA IOL = 12 mA タイプ VCC < 4.5 V, IOL = 8 mA USBVCC ≧ 4.5 V, USB I/O IOL = 18.5 mA 兼用 USBVCC < 4.5 V, IOL = 10.5 mA VCC ≧ 4.5 V, IOH = 4 mA I2C Fm+ 兼用 VCC < 4.5 V, IOH = 3 mA GPIO 時 I2C VCC ≦ 5.5 V, IOH = 20 mA 入力リーク 電流 プルアップ 抵抗値 IIL RPU Fm+時 - - -5 - +5 プルアップ VCC ≧ 4.5 V 25 50 100 端子 VCC < 4.5 V 30 80 200 - - 5 15 μA kΩ VCC, USBVCC VBAT, 入力容量 CIN VSS, pF AVCC, AVSS, AVRH 以外 92 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4 交流規格 メインクロック入力規格 14.4.1 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 入力周波数 端子名 FCH 入力クロック周期 tCYLH X0, X1 入力クロック 条件 入力クロック 4 48 4 20 単位 備考 MHz 水晶発振子接続時 MHz 外部クロック時 ns 外部クロック時 VCC≧4.5V 4 48 VCC < 4.5V 4 20 VCC≧4.5V 20.83 250 VCC < 4.5V 50 250 45 55 % 外部クロック時 - - 5 ns 外部クロック時 PWH/tCYLH, PWL/tCYLH tCR 時間 最大 VCC≧4.5V tCF, 立上り, 立下り 最小 VCC < 4.5V - パルス幅 規格値 FCC - - - 160 MHz ベースクロック(HCLK/FCLK) 内部動作クロック*1 周波 FCP0 - - - 80 MHz APB0 バスクロック*2 数 FCP1 - - - 160 MHz APB1 バスクロック*2 FCP2 - - - 80 MHz APB2 バスクロック*2 tCYCC - - 6.25 - ns ベースクロック(HCLK/FCLK) 内部動作クロック*1 サイ tCYCP0 - - 12.5 - ns APB0 バスクロック*2 クル時間 tCYCP1 - - 6.25 - ns APB1 バスクロック*2 tCYCP2 - - 12.5 - ns APB2 バスクロック*2 *1 : 各内部動作クロックの詳細については、『FM4 ファミリ ペリフェラルマニュアル本編(MN709-00001)』 の『CHAPTER 2-1:クロック』を参照してください。 *2 : 各ペリフェラルが接続されている APB バスについては「10. ブロックダイヤグラム」を参照してく ださい。 X0 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 93 v1.1 D a t a S h e e t サブクロック入力規格 14.4.2 (VBAT = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 入力周波数 端子名 条件 1/ tCYLL 入力クロック周期 tCYLL 入力クロックパルス幅 X0A, X1A - 32.768 - kHz 水晶発振接続時 - 32 - 100 kHz 外部クロック時 - 10 - 31.25 μs 外部クロック時 45 - 55 % 外部クロック時 VBAT 0.8 × VBAT VBAT VBAT VBAT X0A 14.4.3 備考 - PWL/tCYLL 最大 単位 標準 PWH/tCYLL, - 規格値 最小 内蔵 CR 発振規格 内蔵高速 CR (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 規格値 最小 標準 最大 Tj = -20°C ~ + 105°C 3.92 4 4.08 Tj = - 40°C ~ + 125°C 3.88 4 4.12 Tj = - 40°C ~ + 125°C 3 4 5 - - - 30 単位 備考 トリミング時*1 クロック周波数 周波数安定時間 FCRH tCRWT MHz 非トリミング時 μs *2 *1 : 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度トリミ ング値に使用した場合 *2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。 なお、トリミング値設定後、周波安定時間が経過するまでの期間も高速 CR クロックをソースクロッ クとして使用できます。 内蔵低速 CR (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 クロック周波数 94 CONFIDENTIAL 記号 条件 FCRL - 規格値 最小 標準 最大 50 100 150 単位 備考 kHz MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4.4 メイン PLL の使用条件(PLL の入力クロックにメインクロックを使用) (VCC = 2.7V ~ 5.5V, VSS = 0V) 規格値 項目 PLL 発振安定待ち時間*1 (LOCK UP 時間) PLL 入力クロック周波数 記号 標準 最大 tLOCK 200 - - μs FPLLI 4 - 16 MHz PLL 逓倍率 PLL マクロ発振クロック周波数 メイン PLL クロック周波数*2 単位 最小 - 13 - 80 逓倍 FPLLO 200 - 320 MHz FCLKPLL - - 160 MHz 備考 *1 : PLL の発振が安定するまでの待ち時間 *2 : メイン PLL クロック(CLKPLL)の詳細については、 『FM4 ファミリ ペリフェラルマニュアル本編 (MN709-00001)』の『CHAPTER 2-1:クロック』を参照してください。 14.4.5 USB 用 PLL の使用条件(PLL の入力クロックにメインクロックを使用) (VCC = 2.7V ~ 5.5V, VSS = 0V) 規格値 項目 PLL 発振安定待ち時間*1 (LOCK UP 時間) PLL 入力クロック周波数 記号 標準 最大 100 - - μs FPLLI 4 - 16 MHz - 13 - 80 逓倍 FPLLO 200 - 320 MHz FCLKSPLL - - 48 MHz tLOCK PLL 逓倍率 PLL マクロ発振クロック周波数 USB クロック周波数*2 単位 最小 備考 M 分周後の周波数 *1 : PLL の発振が安定するまでの待ち時間 *2 : USB クロックの詳細については、 『FM4 ファミリ ペリフェラルマニュアル 通信マクロ編 (MN709-00004)』の『CHAPTER 2-2: USB クロック生成』を参照してください。 メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR ク ロックを使用) 14.4.6 (VCC = 2.7V ~ 5.5V, VSS = 0V) 規格値 項目 PLL 発振安定待ち時間*1 (LOCK UP 時間) PLL 入力クロック周波数 記号 標準 最大 tLOCK 200 - - μs FPLLI 3.8 4 4.2 MHz - 50 - 75 逓倍 FPLLO 190 - 320 MHz FCLKPLL - - 160 MHz PLL 逓倍率 PLL マクロ発振クロック周波数 メイン PLL クロック周波数*2 単位 最小 備考 *1 : PLL の発振が安定するまでの待ち時間 *2 : メイン PLL クロック(CLKPLL)の詳細については、 『FM4 ファミリ ペリフェラルマニュアル本編 (MN709-00001)』の『CHAPTER 2-1: クロック』を参照してください。 <注意事項> − メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った高速 CR クロック(CLKHC)を入力してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 95 v1.1 D a t a S h e e t 14.4.7 リセット入力規格 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 リセット入力時間 14.4.8 tINITX 端子名 規格値 条件 INITX 単位 最小 最大 500 - - 備考 ns パワーオンリセットタイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 電源立上り時間 規格値 端子名 Tr 電源断時間 Toff 単位 最小 最大 0 - ms 1 - ms 0.33 0.60 ms 備考 VCC パワーオンリセット解除 Tprt までの時間 VCC_minimum VCC VDL_minimum 0.2V 0.2V 0.2V Tr Tprt Internal RST CPU Operation RST Active Toff Release start 用語解説 − VCC_minimum: 推奨動作条件(VCC)の下限電圧 − VDL_minimum: 低電圧検出リセット検出電圧最小値。 「8.低電圧検出特性」を参照してください。 96 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4.9 GPIO 出力規格 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 出力周波数 記号 端子名 tPCYCLE Pxx* 条件 規格値 単位 最小 最大 VCC ≧ 4.5 V - 50 MHz VCC < 4.5 V - 32 MHz * : GPIO が対象です。 Pxx tPCYCLE February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 97 v1.1 D a t a S h e e t 14.4.10 外バスタイミング 外バスクロック出力規格 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 出力周波数 記号 端子名 tCYCLE MCLKOUT*1 条件 VCC ≧ 4.5 V VCC < 4.5 V 規格値 単位 最小 最大 - 50*2 MHz - 3 MHz 32* *1 : 外バスクロック出力(MCLKOUT)は HCLK の分周クロックです。 設定の詳細は『FM4 ファミリ ペリフェラルマニュアル本編(MN709-00001)』の『CHAPTER 14: 外部バ スインタフェース』を参照してください。 *2 : AHB バスクロックが 100MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。 *3 : AHB バスクロックが 64MHz を超えるときは 4 分周以上の設定で MCLKOUT を生成してください。 0.8 × Vcc 0.8 × Vcc MCLK tCYCLE 外バス信号入出力規格 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 規格値 単位 0.8 × VCC V 0.2 × VCC V VOH 0.8 × VCC V VOL 0.2 × VCC V VIH 信号入力規格 VIL 備考 信号出力規格 98 CONFIDENTIAL 入力信号 VIH VIL VIH VIL 出力信号 VOH VOL VOH VOL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t セパレートバスアクセス 非同期 SRAM モード (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 MOEX 最小パルス幅 MCSX↓→アドレス出力 遅延時間 MOEX↑→アドレスホ ールド時間 MCSX↓→ 記号 端子名 tOEW MOEX tCSL – AV tOEH - AX tCSL - OEL MOEX↓遅延時間 MOEX↑→ tOEH - CSH MCSX↑時間 MCSX↓→MDQM↓ 遅延時間 データセットアップ→ MOEX↑時間 MOEX↑→ データホールド時間 MWEX tCSL - RDQML tDS - OE tDH - OE tWEW 最小パルス幅 MWEX↑→アドレス出 力遅延時間 MCSX↓→MWEX↓ 遅延時間 MWEX↑→MCSX↑遅 延時間 MCSX↓→MDQM↓ 遅延時間 MCSX↓→ tWEH - AX tCSL - WEL tWEH - CSH tCSL-WDQML tCSL-DX データ出力時間 MWEX↑→ データホールド時間 tWEH - DX 条件 VCC≧4.5V VCC < 4.5V 規格値 最小 最大 MCLK×n-3 - MCSX[7:0], VCC≧4.5V -9 +9 MAD[24:0] VCC < 4.5V -12 +12 MOEX, VCC≧4.5V MAD[24:0] VCC < 4.5V MOEX, MCSX[7:0] 0 MCLK×m+9 MCLK×m+12 VCC≧4.5V MCLK×m-9 MCLK×m+9 VCC < 4.5V MCLK×m-12 MCLK×m+12 VCC≧4.5V VCC < 4.5V 0 MCLK×m+9 MCLK×m+12 単位 ns ns ns ns ns MCSX, VCC≧4.5V MCLK×m-9 MCLK×m+9 MDQM[1:0] VCC < 4.5V MCLK×m-12 MCLK×m+12 MOEX, VCC≧4.5V 20 - MADATA[15:0] VCC < 4.5V 38 - MOEX, VCC≧4.5V MADATA[15:0] VCC < 4.5V 0 - ns MCLK×n-3 - ns MWEX VCC≧4.5V VCC < 4.5V MWEX, VCC≧4.5V MAD[24:0] VCC < 4.5V 0 MCLK×m+9 MCLK×m+12 VCC≧4.5V MCLK×n-9 MCLK×n+9 MWEX, VCC < 4.5V MCLK×n-12 MCLK×n+12 MCSX[7:0] VCC≧4.5V VCC < 4.5V 0 MCLK×m+9 MCLK×m+12 MCSX, VCC≧4.5V MCLK×n-9 MCLK×n+9 MDQM[1:0] VCC < 4.5V MCLK×n-12 MCLK×n+12 MCSX, VCC≧4.5V MCLK-9 MCLK+9 MADATA[15:0] VCC < 4.5V MCLK-12 MCLK+12 MWEX, VCC≧4.5V MADATA[15:0] VCC < 4.5V 0 MCLK×m+9 MCLK×m+12 ns ns ns ns ns ns ns ns <注意事項> − 外部負荷容量 CL= 30pF 時 (m=0~15, n=1~16) February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 99 v1.1 D a t a S h e e t tCYCLE MCLK tOEH-CSH tWEH-CSH MCSX[7:0] tCSL-AV MAD[24:0] tOEH-AX Address tWEH-AX tCSL-AV Address tCSL-OEL MOEX tOEW tCSL-WDQML tCSL-RDQML MDQM[1:0] tCSL-WEL tWEW MWEX MADATA[15:0] tDS-OE tDH-OE RD tWEH-DX WD Invalid tCSL-DX 100 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t セパレートバスアクセス 同期 SRAM モード (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 アドレス遅延時間 tAV tCSL MCSX 遅延時間 tCSH tREL MOEX 遅延時間 tREH データセットアップ →MCLK↑時間 MCLK↑→ データホールド時間 tDS tDH tWEL MWEX 遅延時間 tWEH tDQML MDQM[1:0] 遅延時間 tDQMH MCLK↑→ tODS データ出力時間 MCLK↑→ データホールド時間 tOD 端子名 条件 MCLK, VCC≧4.5V MAD[24:0] VCC < 4.5V MCLK, VCC < 4.5V MCSX[7:0] VCC≧4.5V VCC≧4.5V VCC < 4.5V VCC≧4.5V MCLK, MOEX VCC < 4.5V VCC≧4.5V VCC < 4.5V 規格値 最小 1 1 1 1 1 MCLK, VCC≧4.5V 19 MADATA[15:0] VCC < 4.5V 37 MCLK, VCC≧4.5V MADATA[15:0] VCC < 4.5V VCC≧4.5V MCLK, MWEX VCC < 4.5V VCC≧4.5V VCC < 4.5V VCC≧4.5V MCLK, VCC < 4.5V MDQM[1:0] VCC≧4.5V VCC < 4.5V MCLK, VCC≧4.5V MADATA[15:0] VCC < 4.5V MCLK, VCC≧4.5V MADATA[15:0] VCC < 4.5V 0 1 1 1 1 MCLK+1 1 最大 9 12 9 12 9 12 9 12 9 12 単位 ns ns ns ns ns - ns - ns 9 12 9 12 9 12 9 12 MCLK+18 MCLK+24 18 24 ns ns ns ns ns ns <注意事項> − 外部負荷容量 CL= 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 101 CONFIDENTIAL v1.1 D a t a S h e e t tCYCLE MCLK tCSL tCSH MCSX[7:0] tAV tAV Address MAD[24:0] Address tREL tREH tDQML tDQMH MOEX tDQML tDQMH tWEL tWEH MDQM[1:0] MWEX tDS tDH tOD MADATA[15:0] RD WD Invalid tODS 102 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t マルチプレクスバスアクセス 非同期 SRAM モード (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 マルチプレクス 端子名 VCC≧4.5V tALE-CHMADV アドレス遅延時間 MALE, マルチプレクス MADATA[15:0] アドレスホールド 条件 VCC < 4.5V 規格値 最小 0 最大 10 20 VCC≧4.5V MCLK×n+0 MCLK×n+10 VCC < 4.5V MCLK×n+0 MCLK×n+20 tCHMADH 時間 単位 ns ns <注意事項> − 外部負荷容量 CL = 30pF 時 (m=0 ~ 15, n=1 ~ 16) MCLK MCSX[7:0] MALE MAD [24:0] MOEX MDQM [1:0] MWEX MADATA[15:0] February 2, 2015, MB9B560R_DS709-00001-2v0-J 103 CONFIDENTIAL v1.1 D a t a S h e e t マルチプレクスバスアクセス 同期 SRAM モード (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 tCHAL MALE 遅延時間 tCHAH 端子名 条件 MCLK, VCC < 4.5V VCC≧4.5V ALE VCC≧4.5V VCC < 4.5V 規格値 最小 1 最大 単位 9 ns 12 ns 9 ns 12 ns 1 tOD ns 1 tOD ns 1 備考 VCC≧4.5V MCLK↑→ マルチプレクス tCHMADV アドレス遅延時間 MCLK, MADATA[15:0] MCLK↑→ マルチプレクス VCC < 4.5V VCC≧4.5V tCHMADX VCC < 4.5V データ出力時間 <注意事項> − 外部負荷容量 CL= 30pF 時 MCLK MCSX[7:0] MALE MAD [24:0] MOEX MDQM [1:0] MWEX MADATA[15:0] 104 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t NAND フラッシュモード (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 MNREX 最小パルス幅 データセットアップ 記号 端子名 tNREW MNREX tDS – NRE →MNREX↑時間 MNREX↑→ tDH – NRE データホールド時間 MNALE↑→ MNALE↓→ MNCLE↑→ MNWEX↑→ MNWEX MNWEX↓→ tNWEL – DV データ出力時間 MNWEX↑→ tNWEH – DX データホールド時間 - 20 - 38 - MNREX, VCC≧4.5V MADATA[15:0] VCC < 4.5V 0 - MNALE, VCC≧4.5V MCLK×m-9 MCLK×m+9 MNWEX VCC < 4.5V MCLK×m-12 MCLK×m+12 tNWEW 最小パルス幅 MCLK×n-3 VCC≧4.5V tNWEH - CLEL MNCLE 遅延時間 最大 VCC < 4.5V tCLEH - NWEL MNWEX 遅延時間 最小 MNREX, tALEL - NWEL MNWEX 遅延時間 VCC≧4.5V VCC < 4.5V 規格値 MADATA[15:0] tALEH - NWEL MNWEX 遅延時間 条件 MNALE, VCC≧4.5V MCLK×m-9 MCLK×m+9 MNWEX VCC < 4.5V MCLK×m-12 MCLK×m+12 MNCLE, VCC≧4.5V MCLK×m-9 MCLK×m+9 MNWEX VCC < 4.5V MCLK×m-12 MCLK×m+12 MNCLE, VCC≧4.5V MNWEX VCC < 4.5V MNWEX VCC≧4.5V VCC < 4.5V 0 MCLK×n-3 MCLK×m+9 MCLK×m+12 - MNWEX, VCC≧4.5V -9 +9 MADATA[15:0] VCC < 4.5V -12 +12 MNWEX, VCC≧4.5V MADATA[15:0] VCC < 4.5V 0 MCLK×m+9 MCLK×m+12 単位 ns ns ns ns ns ns ns ns ns ns <注意事項> − 外部負荷容量 CL= 30pF 時 (m=0 ~ 15, n=1 ~ 16) NAND フラッシュリード MCLK MNREX MADATA[15:0] February 2, 2015, MB9B560R_DS709-00001-2v0-J 105 CONFIDENTIAL v1.1 D a t a S h e e t NAND フラッシュアドレスライト MCLK MNALE MNCLE MNWEX MADATA[15:0] ライト NAND フラッシュコマンドライト MCLK MNALE MNCLE MNWEX MADATA[15:0] 106 CONFIDENTIAL ライト MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 外部 RDY 入力タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 MCLK↑ MRDY 入力 tRDYI セットアップ時間 規格値 端子名 条件 MCLK, VCC≧4.5V 19 MRDY VCC < 4.5V 37 最小 最大 - 単位 備考 ns RDY 入力時 ··· MCLK Over 2cycle Original MOEX MWEX tRDYI MRDY RDY 解除時 MCLK ··· ··· 2 cycles Extended MOEX MWEX tRDYI 0.5×VCC MRDY February 2, 2015, MB9B560R_DS709-00001-2v0-J 107 CONFIDENTIAL v1.1 D a t a S h e e t SDRAM モード (VCC = 2.7V ~ 3.6V, VSS = 0V) 項目 出力周波数 記号 tCYCSD アドレス遅延時間 tAOSD MSDCLK↑→データ 出力遅延時間 MSDCLK↑→データ 出力 Hi-Z 時間 tDOSD tDOZSD MDQM[1:0]遅延時間 tWROSD MCSX 遅延時間 tMCSSD MRASX 遅延時間 tRASSD MCASX 遅延時間 tCASSD MSDWEX 遅延時間 tMWESD MSDCKE 遅延時間 tCKESD データセットアップ時間 tDSSD データホールド時間 tDHSD 端子名 MSDCLK MSDCLK, MAD[15:0] MSDCLK, MADATA[31:0] MSDCLK, MADATA[31:0] MSDCLK, MDQM[1:0] MSDCLK, MCSX8 MSDCLK, MRASX MSDCLK, MCASX MSDCLK, MSDWEX MSDCLK, MSDCKE MSDCLK, MADATA[31:0] MSDCLK, MADATA[31:0] 規格値 単位 最小 最大 - 32 MHz 2 12 ns 2 12 ns 2 20 ns 1 12 ns 2 12 ns 2 12 ns 2 12 ns 2 12 ns 2 12 ns 23 - ns 0 - ns <注意事項> − 外部負荷容量 CL= 30pF 時 108 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t SDRAM アクセス tCYCSD MSDCLK tAOSD Address MAD[24:0] MDQM[1:0] MCSX MRASX MCASX MSDWEX MSDCKE tWROSD tMCSSD tRASSD tCASSD tMWESD tCKESD tDSSD MADATA[15:0] RD tDOSD MADATA[15:0] tDHSD tDOZSD WD February 2, 2015, MB9B560R_DS709-00001-2v0-J 109 CONFIDENTIAL v1.1 D a t a S h e e t 14.4.11 ベースタイマ入力タイミング タイマ入力タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 tTIWH, 入力パルス幅 tTIWL 端子名 規格値 条件 最小 最大 2tCYCP - 単位 備考 TIOAn/TIOBn (ECK, TIN として使用 - ns するとき) tTIWH tTIWL ECK VIHS VIHS TIN VILS VILS トリガ入力タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 端子名 (TGIN として tTRGL - 最小 最大 2tCYCP - 単位 備考 ns 使用するとき) tTRGH TGIN 規格値 TIOAn/TIOBn tTRGH, 入力パルス幅 条件 VIHS tTRGL VIHS VILS VILS <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 ベースタイマが接続されている APB バス番号については「10.ブロックダイヤグラム」を参照して ください。 110 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4.12 UART タイミング 同期シリアル(SPI = 0, SCINV = 0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ 記号 端子名 tSCYC SCKx tSLOVI tIVSHI セットアップ時間 SCK↑→SIN ホールド時間 シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ tSHIXI SCK↑→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx SCKx, SINx VCC≧4.5V VCC < 4.5V 単位 最小 最大 最小 最大 4tCYCP - 4tCYCP - ns -30 +30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns tSLOVE tIVSHE セットアップ時間 条件 tSHIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。 外部負荷容量 CL = 30pF 時 − February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 111 v1.1 D a t a S h e e t tSCYC VOH SCK VOL VOL tSLOVI VOH VOL SOT tIVSHI VIH VIL SIN tSHIXI VIH VIL MS ビット = 0 tSLSH SCK VIH tF SOT SIN VIL tSHSL VIL VIH VIH tR tSLOVE VOH VOL tIVSHE VIH VIL tSHIXE VIH VIL MS ビット = 1 112 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル(SPI = 0, SCINV = 1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ 記号 端子名 tSCYC SCKx tSHOVI tIVSLI セットアップ時間 SCK↓→SIN ホールド時間 シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ tSLIXI SCK↓→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx SCKx, SINx VCC≧4.5V VCC < 4.5V 単位 最小 最大 最小 最大 4tCYCP - 4tCYCP - ns -30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns tSHOVE tIVSLE セットアップ時間 条件 tSLIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 113 v1.1 D a t a S h e e t tSCYC VOH SCK VOH VOL tSHOVI VOH VOL SOT tIVSLI VIH VIL SIN tSLIXI VIH VIL MS ビット = 0 tSHSL SCK tSLSH VIH VIH VIL tR SOT SIN VIL VIL tF tSHOVE VOH VOL tIVSLE VIH VIL tSLIXE VIH VIL MS ビット = 1 114 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル(SPI = 1, SCINV = 0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ 記号 端子名 tSCYC SCKx tSHOVI tIVSLI セットアップ時間 SCK↓→SIN ホールド時間 tSLIXI SOT→SCK↓遅延時間 tSOVLI シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ SCK↓→SIN ホールド時間 SCKx, SOTx SCKx, 内部シフト SINx クロック動作 SCKx, SINx SCKx, SOTx VCC≧4.5V VCC < 4.5V 単位 最小 最大 最小 最大 4tCYCP - 4tCYCP - ns -30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns 2tCYCP - 30 - 2tCYCP - 30 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns tSHOVE tIVSLE セットアップ時間 条件 tSLIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 115 v1.1 D a t a S h e e t tSCYC VOH VOL SCK SOT VOH VOL VOH VOL tIVSLI tSLIXI VIH VIL SIN VOL tSHOVI tSOVLI VIH VIL MS ビット = 0 tSLSH SCK VIH tR VIH tSHOVE VOH VOL VOH VOL tIVSLE SIN VIH VIL tF * SOT VIL tSHSL tSLIXE VIH VIL VIH VIL MS ビット = 1 * : TDR レジスタにライトすると変化 116 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル(SPI = 1, SCINV = 1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ 記号 端子名 tSCYC SCKx tSLOVI tIVSHI セットアップ時間 SCK↑→SIN ホールド時間 tSHIXI SOT→SCK↑遅延時間 tSOVHI シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ SCK↑→SIN ホールド時間 SCKx, SOTx SCKx, 内部シフト SINx クロック動作 SCKx, SINx SCKx, SOTx VCC≧4.5V VCC < 4.5V 単位 最小 最大 最小 最大 4tCYCP - 4tCYCP - ns - 30 + 30 - 20 + 20 ns 50 - 30 - ns 0 - 0 - ns 2tCYCP - 30 - 2tCYCP - 30 - ns tSLSH SCKx 2tCYCP - 10 - 2tCYCP - 10 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns tSLOVE tIVSHE セットアップ時間 条件 tSHIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は同リロケート・ポート番号のみの保証です。 例えば SCLKx_0, SOTx_1 の組み合わせは保証外です。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 117 v1.1 D a t a S h e e t tSCYC SCK VOH tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL MS ビット = 0 tSHSL tR SCK VIL VIH tSLSH VIH VIL tF VIL VIH tSLOVE SOT VOH VOL VOH VOL tIVSHE SIN tSHIXE VIH VIL VIH VIL MS ビット = 1 118 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↓セットアップ 時間 SCK↑→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SCK↓セットアップ 時間 記号 tCSSI tCSHI tCSDI 内部 シフト クロック 動作 tCSSE VCC≧4.5V VCC < 4.5V 条件 単位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns ns 外部 SCK↑→SCS↑ホールド時間 tCSHE シフト 0 - 0 - ns SCS ディセレクト時間 tCSDE クロック 3tCYCP+30 - 3tCYCP+30 - ns SCS↓→SOT 遅延時間 tDSE 動作 - 40 - 40 ns SCS↑→SOT 遅延時間 tDEE 0 - 0 - ns (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフ ェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J CONFIDENTIAL 119 v1.1 D a t a S h e e t tCSDI tCSSI tCSHI tCSSE tCSHE SCK 出力 SOT (SPI=1) tCSDE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 120 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↑セットアップ 時間 SCK↓→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SCK↑セットアップ 時間 記号 tCSSI tCSHI 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns クロック (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns 動作 (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 内部シフト tCSSE tCSHE SCS ディセレクト時間 tCSDE SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 単位 最小 tCSDI SCK↓→SCS↑ホールド時間 VCC≧4.5V VCC < 4.5V 条件 外部シフト ns 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns tDSE - 40 - 40 ns tDEE 0 - 0 - ns クロック 動作 (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 121 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SOT (SPI=0) SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 122 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↑→SCK↓セットアップ 時間 記号 tCSSI SCK↑→SCS↓ホールド時間 tCSHI SCS ディセレクト時間 tCSDI SCS↑→SCK↓セットアップ 時間 SCK↑→SCS↓ホールド時間 SCS ディセレクト時間 条件 tCSDE 単位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns クロック (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns 動作 (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns 内部シフト tCSSE tCSHE VCC≧4.5V VCC < 4.5V 外部シフト クロック 動作 ns SCS↑→SOT 遅延時間 tDSE - 40 - 40 ns SCS↓→SOT 遅延時間 tDEE 0 - 0 - ns (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 123 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SOT (SPI=0) SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT (SPI=1) 124 CONFIDENTIAL tDSE MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↑→SCK↑セットアップ 時間 記号 tCSSI SCK↓→SCS↓ホールド時間 tCSHI SCS ディセレクト時間 tCSDI SCS↑→SCK↑セットアップ 時間 SCK↓→SCS↓ホールド時間 SCS ディセレクト時間 条件 tCSDE 単位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns クロック (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns 動作 (*3)-50 (*3)+50 (*3)-50 (*3)+50 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+30 - 3tCYCP+30 - ns 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns 内部シフト tCSSE tCSHE VCC≧4.5V VCC < 4.5V 外部シフト クロック 動作 ns SCS↑→SOT 遅延時間 tDSE - 40 - 40 ns SCS↓→SOT 遅延時間 tDEE 0 - 0 - ns (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 125 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SOT (SPI=0) SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT (SPI=1) 126 CONFIDENTIAL tDSE MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル(SPI = 0, SCINV = 0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ 記号 端子名 tSCYC SCKx tSLOVI tIVSHI セットアップ時間 SCK↑→SIN ホールド時間 シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ tSHIXI SCK↑→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx Vcc < 4.5V SINx 単位 最小 最大 最小 最大 4tCYCP - 4tCYCP - ns -10 +10 -10 +10 ns - 12.5 - ns 5 - 5 - ns 14 12.5* SCKx, Vcc≧4.5V tSLSH SCKx 2tCYCP -5 - 2tCYCP -5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns tSLOVE tIVSHE セットアップ時間 条件 SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, tSHIXE SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は以下の端子のみの保証です。 ・ チップセレクトなし:SIN4_1, SOT4_1, SCK4_1 ・ チップセレクトあり:SIN6_1, SOT6_1, SCK6_1, SCS6_1 外部負荷容量 CL = 30pF 時(*は CL=10pF 時) − February 2, 2015, MB9B560R_DS709-00001-2v0-J 127 CONFIDENTIAL v1.1 D a t a S h e e t tSCYC VOH SCK VOL VOL tSLOVI VOH VOL SOT tIVSHI VIH VIL SIN tSHIXI VIH VIL MS ビット = 0 tSLSH SCK VIH tF SOT SIN VIL tSHSL VIL VIH VIH tR tSLOVE VOH VOL tIVSHE VIH VIL tSHIXE VIH VIL MS ビット = 1 128 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル(SPI = 0, SCINV = 1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ 記号 端子名 tSCYC SCKx tSHOVI tIVSLI セットアップ時間 SCK↓→SIN ホールド時間 シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ tSLIXI SCK↓→SIN ホールド時間 SCKx, SOTx 内部シフト SCKx, クロック動作 SINx SINx 単位 最小 最大 最小 最大 4tCYCP - 4tCYCP - ns -10 +10 -10 +10 ns - 12.5 - ns 5 - 5 - ns 14 12.5* SCKx, VCC≧4.5V VCC < 4.5V tSLSH SCKx 2tCYCP -5 - 2tCYCP -5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns tSHOVE tIVSLE セットアップ時間 条件 tSLIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は以下の端子のみの保証です。 ・ チップセレクトなし:SIN4_1, SOT4_1, SCK4_1 ・ チップセレクトあり:SIN6_1, SOT6_1, SCK6_1, SCS6_1 外部負荷容量 CL = 30pF 時(*は CL=10pF 時) − February 2, 2015, MB9B560R_DS709-00001-2v0-J 129 CONFIDENTIAL v1.1 D a t a S h e e t tSCYC VOH SCK VOH VOL tSHOVI VOH VOL SOT tIVSLI VIH VIL SIN tSLIXI VIH VIL MS ビット = 0 tSHSL SCK VIH SIN VIH VIL tR SOT tSLSH VIL VIL tF tSHOVE VOH VOL tIVSLE VIH VIL tSLIXE VIH VIL MS ビット = 1 130 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル(SPI = 1, SCINV = 0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↑→SOT 遅延時間 SIN→SCK↓ 記号 端子名 tSCYC SCKx tSHOVI tIVSLI セットアップ時間 SCK↓→SIN ホールド時間 tSLIXI SOT→SCK↓遅延時間 tSOVLI シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↑→SOT 遅延時間 SIN→SCK↓ SCK↓→SIN ホールド時間 SCKx, SOTx 最大 最小 最大 4tCYCP - 4tCYCP - ns -10 +10 -10 +10 ns - 12.5 - ns 5 - 5 - ns 2tCYCP -10 - 2tCYCP -10 - ns 内部シフト 14 SINx クロック動作 12.5* SINx SCKx, SOTx 単位 最小 SCKx, SCKx, VCC≧4.5V VCC < 4.5V tSLSH SCKx 2tCYCP -5 - 2tCYCP - 5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns tSHOVE tIVSLE セットアップ時間 条件 tSLIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は以下のリロケート・ポート番号組み合わせのみの保証です。 ・ チップセレクトなし:SIN4_1, SOT4_1, SCK4_1 ・ チップセレクトあり:SIN6_1, SOT6_1, SCK6_1, SCS6_1 − 外部負荷容量 CL = 30pF 時(*は CL=10pF 時) February 2, 2015, MB9B560R_DS709-00001-2v0-J 131 CONFIDENTIAL v1.1 D a t a S h e e t tSCYC VOH SCK VOL SOT VOH VOL VOH VOL tIVSLI tSLIXI VIH VIL SIN VOL tSHOVI tSOVLI VIH VIL MS ビット = 0 tSLSH VIH SCK tR VIH tSHOVE VOH VOL VOH VOL tIVSLE SIN VIH VIL tF * SOT VIL tSHSL tSLIXE VIH VIL VIH VIL MS ビット = 1 * : TDR レジスタにライトすると変化 132 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル(SPI = 1, SCINV = 1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 シリアルクロック サイクルタイム SCK↓→SOT 遅延時間 SIN→SCK↑ 記号 端子名 tSCYC SCKx tSLOVI tIVSHI セットアップ時間 SCK↑→SIN ホールド時間 tSHIXI SOT→SCK↑遅延時間 tSOVHI シリアルクロック "L"パルス幅 シリアルクロック "H"パルス幅 SCK↓→SOT 遅延時間 SIN→SCK↑ SCK↑→SIN ホールド時間 SCKx, SOTx 最大 最小 最大 4tCYCP - 4tCYCP - ns -10 +10 -10 +10 ns - 12.5 - ns 5 - 5 - ns 2tCYCP -10 - 2tCYCP -10 - ns 内部シフト 14 SINx クロック動作 12.5* SINx SCKx, SOTx 単位 最小 SCKx, SCKx, VCC≧4.5V VCC < 4.5V tSLSH SCKx 2tCYCP -5 - 2tCYCP -5 - ns tSHSL SCKx tCYCP + 10 - tCYCP + 10 - ns - 15 - 15 ns 5 - 5 - ns 5 - 5 - ns tSLOVE tIVSHE セットアップ時間 条件 tSHIXE SCKx, SOTx 外部シフト SCKx, クロック動作 SINx SCKx, SINx SCK 立下り時間 tF SCKx - 5 - 5 ns SCK 立上り時間 tR SCKx - 5 - 5 ns <注意事項> − CLK 同期モード時の交流規格です。 − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − 本規格は以下のリロケート・ポート番号組み合わせのみの保証です。 ・ チップセレクトなし:SIN4_1, SOT4_1, SCK4_1 ・ チップセレクトあり:SIN6_1, SOT6_1, SCK6_1, SCS6_1 − 外部負荷容量 CL = 30pF 時(*は CL=10pF 時) February 2, 2015, MB9B560R_DS709-00001-2v0-J 133 CONFIDENTIAL v1.1 D a t a S h e e t tSCYC SCK VOH tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL MS ビット = 0 tSHSL tR SCK VIL VIH tSLSH VIH VIL tF VIL VIH tSLOVE SOT VOH VOL VOH VOL tIVSHE SIN tSHIXE VIH VIL VIH VIL MS ビット = 1 134 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↓セットアップ 時間 SCK↑→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SCK↓セットアップ 時間 記号 tCSSI tCSHI 最大 最小 最大 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns クロック (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns 動作 (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 内部シフト tCSSE tCSHE SCS ディセレクト時間 tCSDE SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 単位 最小 tCSDI SCK↑→SCS↑ホールド時間 VCC≧4.5V VCC < 4.5V 条件 外部シフト ns 0 - 0 - ns 3tCYCP+15 - 3tCYCP+15 - ns tDSE - 25 - 25 ns tDEE 0 - 0 - ns クロック 動作 (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 135 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SCK 出力 SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 136 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=1) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↓→SCK↑セットアップ 時間 SCK↓→SCS↑ホールド時間 SCS ディセレクト時間 SCS↓→SCK↑セットアップ 時間 記号 tCSSI tCSHI 最大 最小 最大 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns クロック (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns 動作 (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 内部シフト tCSSE tCSHE SCS ディセレクト時間 tCSDE SCS↓→SOT 遅延時間 SCS↑→SOT 遅延時間 単位 最小 tCSDI SCK↓→SCS↑ホールド時間 VCC≧4.5V VCC < 4.5V 条件 外部シフト ns 0 - 0 - ns 3tCYCP+15 - 3tCYCP+15 - ns tDSE - 25 - 25 ns tDEE 0 - 0 - ns クロック 動作 (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 137 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SOT (SPI=0) SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) tDSE SOT (SPI=1) 138 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↑→SCK↓セットアップ 時間 記号 tCSSI SCK↑→SCS↓ホールド時間 tCSHI SCS ディセレクト時間 tCSDI SCS↑→SCK↓セットアップ 時間 SCK↑→SCS↓ホールド時間 SCS ディセレクト時間 条件 tCSDE 単位 最小 最大 最小 最大 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns クロック (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns 動作 (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 0 - 0 - ns 3tCYCP+15 - 3tCYCP+15 - ns 内部シフト tCSSE tCSHE VCC≧4.5V VCC < 4.5V 外部シフト クロック 動作 ns SCS↑→SOT 遅延時間 tDSE - 25 - 25 ns SCS↓→SOT 遅延時間 tDEE 0 - 0 - ns (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 139 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SOT (SPI=0) SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT (SPI=1) 140 CONFIDENTIAL tDSE MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速同期シリアル チップセレクト使用時(SPI = 1, SCINV = 1, MS=0, CSLVL=0) (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 SCS↑→SCK↑セットアップ 時間 記号 tCSSI SCK↓→SCS↓ホールド時間 tCSHI SCS ディセレクト時間 tCSDI SCS↑→SCK↑セットアップ 時間 SCK↓→SCS↓ホールド時間 SCS ディセレクト時間 条件 tCSDE 単位 最小 最大 最小 最大 (*1)-20 (*1)+0 (*1)-20 (*1)+0 ns クロック (*2)+0 (*2)+20 (*2)+0 (*2)+20 ns 動作 (*3)-20 (*3)+20 (*3)-20 (*3)+20 +5tCYCP +5tCYCP +5tCYCP +5tCYCP 3tCYCP+15 - 3tCYCP+15 - ns 0 - 0 - ns 3tCYCP+15 - 3tCYCP+15 - ns 内部シフト tCSSE tCSHE VCC≧4.5V VCC < 4.5V 外部シフト クロック 動作 ns SCS↑→SOT 遅延時間 tDSE - 25 - 25 ns SCS↓→SOT 遅延時間 tDEE 0 - 0 - ns (*1):CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*2):CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] (*3):CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns] <注意事項> − tCYCP は、APB バスクロックのサイクル時間です。 UART が接続されている APB バス番号については「10.ブロックダイヤグラム」を参照してくださ い。 − CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリ フェラルマニュアル本編(MN709-00001)』を参照してください。 − 外部負荷容量 CL = 30pF 時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 141 CONFIDENTIAL v1.1 D a t a S h e e t tCSDI tCSSI tCSHI SOT (SPI=0) SOT (SPI=1) tCSDE tCSSE tCSHE SCK 入力 tDEE SOT (SPI=0) SOT (SPI=1) 142 CONFIDENTIAL tDSE MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 外部クロック(EXT = 1) : 非同期時のみ (VCC = 2.7V ~ 5.5V, VSS = 0V) 規格値 項目 記号 シリアルクロック"L"パルス幅 tSLSH シリアルクロック"H"パルス幅 tSHSL 条件 単位 最小 最大 tCYCP + 10 - ns tCYCP + 10 - ns SCK 立下り時間 tF - 5 ns SCK 立上り時間 tR - 5 ns CL = 30 pF tR SCK VIL tSHSL VIH tF tSLSH VIH VIL 備考 VIL VIH February 2, 2015, MB9B560R_DS709-00001-2v0-J 143 CONFIDENTIAL v1.1 D a t a S h e e t 14.4.13 外部入力タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 端子名 条件 規格値 最小 最大 - 2tCYCP*1 - - 1 単位 A/D コンバータトリガ入力 ADTG FRCKx 入力パルス幅 tINH, tINL ns DTTIxX NMIX WKUPx フリーランタイマ入力クロック インプットキャプチャ ICxx INT00 ~ INT31, 備考 - 2tCYCP* - ns 波形ジェネレータ 2tCYCP + 100*1 - ns 外部割込み, 500*2 - ns NMI 500*3 - ns ディープスタンバイ ウェイクアップ *1 : tCYCP は APB バスクロックのサイクル時間です(タイマモード, ストップモードの停止時を除く)。A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については 「10. ブロックダイヤグラム」を参照してください。 *2 : タイマモード, ストップモード時 *3 : ディープスタンバイ RTC モード, ディープスタンバイストップモード時 144 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4.14 クアッドカウンタ タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 規格値 記号 条件 tAHL - AIN 端子"L"幅 tALL - BIN 端子"H"幅 tBHL - BIN 端子"L"幅 tBLL - tAUBU PC_Mode2 または PC_Mode3 tBUAD PC_Mode2 または PC_Mode3 tADBD PC_Mode2 または PC_Mode3 tBDAU PC_Mode2 または PC_Mode3 tBUAU PC_Mode2 または PC_Mode3 tAUBD PC_Mode2 または PC_Mode3 tBDAD PC_Mode2 または PC_Mode3 tADBU PC_Mode2 または PC_Mode3 ZIN 端子"H"幅 tZHL QCR:CGSC="0" ZIN 端子"L"幅 tZLL QCR:CGSC="0" tZABE QCR:CGSC="1" tABEZ QCR:CGSC="1" AIN 端子"H"幅 AIN"H"レベルから BIN 立上り時間 BIN"H"レベルから AIN 立下り時間 AIN"L"レベルから BIN 立下り時間 BIN"L"レベルから AIN 立上り時間 BIN"H"レベルから AIN 立上り時間 AIN"H"レベルから BIN 立下り時間 BIN"L"レベルから AIN 立下り時間 AIN"L"レベルから BIN 立上り時間 ZIN レベル確定から AIN/BIN 立下り立上り 時間 AIN/BIN 立下り立上り 時間から ZIN レベル確定 最小値 最大値 2tCYCP* - 単位 ns * : tCYCP は APB バスクロックのサイクル時間です(タイマモード, ストップモード時を除く)。 クアッドカウンタが接続されている APB バス番号については「10. ブロックダイヤグラム」を参照して ください。 tALL tAHL AIN tAUBU tADBD tBUAD tBDAU BIN tBHL tBLL February 2, 2015, MB9B560R_DS709-00001-2v0-J 145 CONFIDENTIAL v1.1 D a t a S h e e t tBLL tBHL BIN tBUAU tBDAD tAUBD tADBU AIN tAHL tALL ZIN 146 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t ZIN AIN/BIN February 2, 2015, MB9B560R_DS709-00001-2v0-J 147 CONFIDENTIAL v1.1 D a t a S h e e t 14.4.15 I2C タイミング 標準モード, 高速モード (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 条件 標準モード 高速モード 単位 最小 最大 最小 最大 FSCL 0 100 0 400 kHz tHDSTA 4.0 - 0.6 - μs SCL クロック"L"幅 tLOW 4.7 - 1.3 - μs SCL クロック"H"幅 tHIGH 4.0 - 0.6 - μs tSUSTA 4.7 - 0.6 - μs 0 3.45*2 0 0.9*3 μs tSUDAT 250 - 100 - ns tSUSTO 4.0 - 0.6 - μs tBUF 4.7 - 1.3 - μs 2tCYCP*4 - 2tCYCP*4 - ns 4tCYCP*4 - 4tCYCP*4 - ns 6tCYCP*4 - 6tCYCP*4 - ns 8tCYCP*4 - 8tCYCP*4 - ns 10tCYCP*4 - 10tCYCP*4 - ns 12tCYCP*4 - 12tCYCP*4 - ns 14tCYCP*4 - 14tCYCP*4 - ns 16tCYCP*4 - 16tCYCP*4 - ns SCL クロック周波数 備考 (反復)「スタート」条件 ホールド時間 SDA↓→SCL↓ 反復「スタート」条件 セットアップ時間 CL = 30 pF, SCL↑→SDA↓ データホールド時間 tHDDAT SCL↓→SDA↓↑ データセットアップ時間 SDA↓↑→SCL↑ R = (Vp/IOL)*1 「ストップ」条件 セットアップ時間 SCL↑→SDA↑ 「ストップ」条件と 「スタート」条件との間のバスフリー時間 2 MHz ≦ tCYCP<40 MHz 40 MHz ≦ tCYCP<60 MHz 60 MHz ≦ tCYCP<80 MHz 80 MHz ≦ ノイズフィルタ tSP tCYCP<100 MHz 100 MHz ≦ tCYCP<120 MHz 120 MHz ≦ tCYCP<140 MHz 140 MHz ≦ tCYCP<160 MHz 160 MHz ≦ tCYCP<180 MHz *5 *1 : R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL は VOL 保証電流を示します。 *2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満 たしていなければなりません。 *3 : 高速モード I2C バスデバイスは標準モード I2C バスシステムに使用できますが、要求される条 件 tSUDAT≧250ns を満足しなければなりません。 *4 : tCYCP は、APB バスクロックのサイクル時間です。 I2C が接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してくだ さい。標準モード使用時は、周辺バスクロックは 2 MHz 以上にしてください。 高速モード使用時は、周辺バスクロックは 8 MHz 以上にしてください。 *5 : ノイズフィルタ時間はレジスタの設定により切り換えることができます。 APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。 148 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 高速モードプラス(Fm+) (VCC = 2.7V ~ 5.5V, VSS = 0V) 高速モード 項目 記号 SCL クロック周波数 プラス(Fm+)*6 条件 単位 最小 最大 FSCL 0 1000 kHz tHDSTA 0.26 - μs 備考 (反復)「スタート」条件 ホールド時間 SDA↓→SCL↓ SCL クロック"L"幅 tLOW 0.5 - μs SCL クロック"H"幅 tHIGH 0.26 - μs tSUSTA 0.26 - μs 0 0.45*2, *3 μs tSUDAT 50 - ns tSUSTO 0.26 - μs tBUF 0.5 - μs 6 tCYCP*4 - ns 8 tCYCP*4 - ns 10 tCYCP*4 - ns 12 tCYCP*4 - ns 14 tCYCP*4 - ns 16 tCYCP*4 - ns 反復「スタート」条件 セットアップ時間 SCL↑→SDA↓ CL = 30 pF, データホールド時間 tHDDAT SCL↓→SDA↓↑ データセットアップ時間 SDA↓↑→SCL↑ R = (Vp/IOL)*1 「ストップ」条件 セットアップ時間 SCL↑→SDA↑ 「ストップ」条件と 「スタート」条件との間のバスフ リー時間 60 MHz ≦ tCYCP<80 MHz 80 MHz ≦ tCYCP<100 MHz 100 MHz ≦ ノイズフィルタ tSP tCYCP<120 MHz 120 MHz ≦ tCYCP<140 MHz 140 MHz ≦ tCYCP<160 MHz 160 MHz ≦ tCYCP<180 MHz *5 *1 : R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL は VOL 保証電流を示します。 *2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満 たしていなければなりません。 *3 : 高速モード I2C バスデバイスは標準モード I2C バスシステムに使用できますが、要求される条 件 tSUDAT≧250ns を満足しなければなりません。 *4 : tCYCP は、APB バスクロックのサイクル時間です。 I2C が接続されている APB バス番号については「10. ブロックダイヤグラム」を参照してくだ さい。 高速モードプラス(Fm+)使用時は、周辺バスクロックは 64 MHz 以上にしてください。 *5 :ノイズフィルタ時間はレジスタの設定により切り換えることができます。 APB バスクロック周波数に応じて、ノイズフィルタ段数の変更をしてください。 *6 : 高速モードプラス(Fm+)使用時は、I/O 端子を EPFR レジスタにて I2C Fm+に対応したモードに 設定してください。詳細は『FM4 ファミリ ペリフェラルマニュアル本編(MN709-00001)』の 『CHAPTER 10: I/O ポート』の章を参照してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 149 CONFIDENTIAL v1.1 D a t a S h e e t SDA SCL 150 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4.16 SD カードインタフェースタイミング Default-Speed Mode クロック CLK (規格は VIH, VIL レベルでの値となります。) (VCC = 2.7V ~ 3.6V, VSS = 0V) 規格値 項目 記号 端子名 クロック周波数データ転送モード fPP S_CLK クロック周波数識別モード fOD S_CLK 条件 単位 最小 最大 0 16 MHz 0*/100 400 kHz CCARD≦10pF クロック低時間 tWL S_CLK 10 - ns クロック高時間 tWH S_CLK 10 - ns クロック立上り時間 tTLH S_CLK - 10 ns クロック立下り時間 tTHL S_CLK - 10 ns (1card) * : 0 Hz はクロック停止を示します。継続動作させる場合、最小周波数の値となります。 Card 入力 CMD, DAT (クロックの項目を参照してください。) 規格値 項目 記号 入力セットアップ時間 tISU 入力ホールド時間 tIH 端子名 条件 S_CMD, S_DATA3:0 CCARD≦10 pF S_CMD, (1 card) S_DATA3:0 単位 最小 最大 5 - ns 5 - ns Card 出力 CMD, DAT (クロックの項目を参照してください。) 規格値 項目 記号 データ転送モード時の出力遅延時間 tODLY 識別モード時の出力遅延時間 tODLY 端子名 条件 S_CMD, S_DATA3:0 CCARD≦40 pF S_CMD, (1 card) S_DATA3:0 単位 最小 最大 0 22 ns 0 50 ns February 2, 2015, MB9B560R_DS709-00001-2v0-J 151 CONFIDENTIAL v1.1 D a t a S h e e t tWH tWL S_CLK (SD Clock) VIH VIH tTHL VIH VIL VIL tTLH tIH tISU S_CMD, S_DATA3:0 (Card Input) S_CMD, S_DATA3:0 (Card Output) VIH VIH VIL VIL tODLY(Min) tODLY(Max) VOH VOH VOL VOL Defalt-Speed Mode <注意事項> 本製品は Host です。Card Input が Host Output, Card Output が Host Input に対応します。 − 152 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t High-Speed Mode クロック CLK (規格は VIH, VIL レベルでの値となります。) (VCC = 2.7V ~ 3.6V, VSS = 0V) 規格値 項目 記号 端子名 条件 単位 最小 最大 0 32 MHz - ns クロック周波数データ転送モード fPP S_CLK クロック低時間 tWL S_CLK CCARD≦ 7 7 - ns - 3 ns - 3 ns クロック高時間 tWH S_CLK 10pF クロック立上り時間 tTLH S_CLK (1card) クロック立下り時間 tTHL S_CLK Card 入力 CMD, DAT (クロックの項目を参照してください。) 規格値 項目 記号 入力セットアップ時間 tISU 入力ホールド時間 tIH 端子名 条件 S_CMD, S_DATA3:0 CCARD≦10pF S_CMD, (1card) S_DATA3:0 単位 最小 最大 8 - ns 2 - ns Card 出力 CMD, DAT (クロックの項目を参照してください。) 規格値 項目 データ転送モード時の出力遅延時間 出力ホールド時間 記号 tODLY tOH 配線間のシステム総容量* CL 端子名 条件 S_CMD, CL≦40pF S_DATA3:0 (1card) S_CMD, CL≧15pF S_DATA3:0 (1card) - 1card 単位 最小 最大 - 22 ns 2.5 - ns - 40 pF * : 厳しいタイミングを満たすために、Host は 1 枚のカードのみ動作させるものとします。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 153 CONFIDENTIAL v1.1 D a t a S h e e t tWH tWL S_CLK (SD Clock) 50%VCC VIH VIH tTHL VIL VIL 50%VCC tTLH tIH tISU S_CMD, S_DATA3:0 (Card Input) S_CMD, S_DATA3:0 (Card Output) VIH VIH VIL VIL tOH(Min) tODLY(Max) VIH VOH VOH VOL VOL High-Speed Mode <注意事項> − 本製品は Host です。Card Input が Host Output, Card Output が Host Input に対応します。 − High-Speed Mode では、Clock 周波数(fPP)と AHB Bus Clock 周波数を同じ値に設定してください。 154 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.4.17 ETM タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 データホールド TRACECLK 周波数 tETMH 端子名 条件 TRACECLK, TRACED[3:0] 規格値 単位 最小 最大 VCC≧4.5V 2 9 VCC < 4.5V 2 15 VCC≧4.5V - 50 MHz VCC < 4.5V - 32 MHz VCC≧4.5V 20 - ns VCC < 4.5V 31.25 - ns 備考 ns 1/ tTRACE TRACECLK TRACECLK tTRACE クロック周期 <注意事項> − 外部負荷容量 CL= 30pF 時 HCLK TRACECLK TRACED[3:0] February 2, 2015, MB9B560R_DS709-00001-2v0-J 155 CONFIDENTIAL v1.1 D a t a S h e e t 14.4.18 JTAG タイミング (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 TMS, TDI tJTAGS セットアップ時間 TMS, TDI tJTAGH ホールド時間 TDO 遅延時間 tJTAGD 端子名 条件 TCK, VCC≧4.5V TMS, TDI VCC < 4.5V TCK, VCC≧4.5V TMS, TDI VCC < 4.5V 規格値 単位 最小 最大 15 - ns 15 - ns TCK VCC≧4.5V - 25 TDO VCC < 4.5V - 45 備考 ns <注意事項> − 外部負荷容量 CL = 30pF 時 TCK TMS/TDI TDO 156 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.5 12 ビット A/D コンバータ A/D 変換部電気的特性 (VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V) 項目 記号 端子名 分解能 - 積分直線性誤差 微分直線性誤差 規格値 単位 最小 標準 最大 - - - 12 bit - - - 4.5 - + 4.5 LSB - - - 2.5 - + 2.5 LSB VZT AN00 ~ AN23 - 15 - + 15 mV VFST AN00 ~ AN23 AVRH - 15 - AVRH + 15 mV 変換時間 - - 0.5*1 - - μs サンプリング時間 *2 - Ts - 10 μs *2 - 25 - ゼロトランジション電圧 フルスケールトランジシ ョン電圧 コンペアクロック周期*3 動作許可状態遷移時間 電源電流 (アナログ + デジタル) 基準電源電流 (AVRH ~ AVSS 間) Tcck - - AVCC - AVRH 1000 ns AVCC≧4.5 V 1000 1.0 - - μs - 0.69 0.92 mA A/D 1unit 動作時 - 1.0 18 μA A/D 停止時 1.1 1.97 mA 0.3 6.3 μA 12.05 pF - - - - アナログ入力抵抗 RAIN - - - 1.2 1.8 AVCC < 4.5 V kΩ チャネル間ばらつき - - - - 4 LSB アナログポート入力電流 - AN00 ~ AN23 - - 5 μA アナログ入力電圧 - AN00 ~ AN23 AVSS - AVRH V 4.5 - AVCC 2.7 - AVCC AVRH AVCC≧4.5 V - CAIN - AVCC≧4.5 V 50 アナログ入力容量 基準電圧 AVRH = 2.7 V ~ 5.5 V AVCC < 4.5 V - Tstt 備考 V A/D 1unit 動作時 AVRH=5.5 V A/D 停止時 AVCC≧4.5 V AVCC < 4.5 V Tcck < 50 ns Tcck ≧ 50 ns *1 : 変換時間は サンプリング時間 (Ts) + コンペア時間 (Tc) の値です。 最小変換時間の条件は、サンプリング時間 : 150ns, コンペア時間 : 350ns (AVCC≧4.5V)の値です。 必ずサンプリング時間(Ts), コンペアクロック周期(Tcck)の規格を満足するようにしてください。 サンプリング時間, コンペアクロック周期の設定*4 については、 『FM4 ファミリ ペリフェラルマニュア ル アナログマクロ編(MN709-00003)』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。 A/D コンバータのレジスタの設定は周辺クロックタイミングで反映されます。 サンプリングおよびコンペアクロックはベースクロック(HCLK)にて設定されます。 *2 : 外部インピーダンスにより必要なサンプリング時間は変わります。 必ず(式 1)を満たすようにサンプリング時間を設定してください。 *3 : コンペア時間(Tc) は (式 2)の値です。 *4 : A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。 サンプリングおよびコンペアクロックはベースクロック(HCLK)にて設定されます。 A/D コンバータが接続されている APB バス番号については「10. ブロックダイヤグラム」を参照して ください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 157 CONFIDENTIAL v1.1 D a t a S h e e t アナログ 信号発生源 Rext AN00 ~ AN23 アナログ入力端子 コンパレータ RAIN CAIN (式 1) Ts ≧ ( RAIN + Rext ) × CAIN × 9 Ts RAIN CAIN Rext : サンプリング時間 : A/D の入力抵抗 = 1.2kΩ 4.5V ≦ AVCC ≦ 5.5V の場合 A/D の入力抵抗 = 1.8kΩ 2.7V ≦ AVCC ≦ 4.5V の場合 : A/D の入力容量 = 12.05pF 2.7V ≦ AVCC ≦ 5.5V の場合 : 外部回路の出力インピーダンス (式 2) Tc=Tcck × 14 Tc Tcck 158 CONFIDENTIAL : コンペア時間 : コンペアクロック周期 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 12 ビット A/D コンバータの用語の定義 − 分解能 : A/D コンバータにより識別可能なアナログ変化 − 積分直線性誤差 : ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルスケールト ランジション点(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との偏差 − 微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差 積分直線性誤差 0xFFF 微分直線性誤差 実際の変換特性 0xFFE 0x(N+1) 実際の変換特性 {1 LSB(N-1) + VZT} 0xFFD VFST 理想特性 VNT 0x004 0xN デジタル出力 デジタル出力 (実測値) (実測値) 0x003 実際の変換特性 V(N+1)T 0x(N-1) (実測値) 0x002 VNT 理想特性 実際の変換特性 VZT (実測値) AVss AVRH AVss AVRH アナログ入力 アナログ入力 デジタル出力 N の積分直線性誤差 = デジタル出力 N の微分直線性誤差 = 1LSB (実測値) 0x(N-2) 0x001 = N VNT - {1LSB × (N - 1) + VZT} 1LSB V(N + 1) T - VNT 1LSB [LSB] - 1 [LSB] VFST - VZT 4094 : A/D コンバータデジタル出力値 VZT : デジタル出力が 0x000 から 0x001 に遷移する電圧 VFST : デジタル出力が 0xFFE から 0xFFF に遷移する電圧 VNT : デジタル出力が 0x (N - 1)から 0xN に遷移する電圧 February 2, 2015, MB9B560R_DS709-00001-2v0-J 159 CONFIDENTIAL v1.1 D a t a S h e e t 14.6 12 ビット D/A コンバータ D/A 変換部電気的特性 (VCC = AVCC = 2.7V~5.5V, VSS = AVSS = 0V) 項目 記号 - - - 12 bit tc20 0.56 0.69 0.81 μs 負荷 20 pF tc100 2.79 3.42 4.06 μs 負荷 100 pF INL DNL ピーダンス 電源電流* 備考 最大 微分直線性誤差* アナログ出力イン 単位 標準 積分直線性誤差* 出力電圧オフセット 規格値 最小 分解能 変換時間 端子名 DAx VOFF RO IDDA IDSA AVCC - 16 - + 16 LSB - 0.98 - + 1.5 LSB - - 10.0 mV 0x000 設定時 - 20.0 - + 1.4 mV 0xFFF 設定時 3.10 3.80 4.50 kΩ D/A 動作時 2.0 - - MΩ D/A 停止時 260 330 410 μA D/A 1unit 動作時 AVCC=3.3 V 400 510 620 μA D/A 1unit 動作時 AVCC=5.0 V - - 14 μA D/A 停止時 * : 無負荷時 160 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.7 USB 特性 (VCC = 2.7V ~ 5.5V, USBVCC = 3.0V ~ 3.6V, VSS = 0V) 項目 入力特性 記号 端子名 規格値 条件 最小 最大 USBVCC + 単位 備考 V *1 入力"H"レベル電圧 VIH - 2.0 入力"L"レベル電圧 VIL - VSS - 0.3 0.8 V *1 差動入力感度 VDI - 0.2 - V *2 差動コモンモードレンジ VCM - 0.8 2.5 V *2 2.8 3.6 V *3 0.0 0.3 V *3 0.3 外部 出力"H"レベル電圧 プルダウン抵抗 VOH = 15kΩ 外部 出力"L"レベル電圧 VOL クロスオーバ電圧 VCRS - 1.3 2.0 V *4 立上り時間 tFR Full-Speed 4 20 ns *5 立下り時間 tFF Full-Speed 4 20 ns *5 tFRFM Full-Speed 90 111.11 % *5 UDP0, UDM0 出力特性 立上り/立下り時間 マッチング プルアップ抵抗 = 1.5kΩ ZDRV Full-Speed 28 44 Ω *6 立上り時間 tLR Low-Speed 75 300 ns *7 立下り時間 tLF Low-Speed 75 300 ns *7 tLRFM Low-Speed 80 125 % *7 出力インピーダンス 立上り/立下り時間 マッチング *1 : USB I/O の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL(Max)=0.8V, VIH(Min)=2.0V(TTL 入力規格)の範囲内に設定されています。また、ノイズ感度を低下させるためヒステ リシス特性を持たせています。 最小差動入力感度[V] *2 : USB 差動データ信号の受信には、Differential-Receiver を使用します。 Differential-Receiver は、差動データ入力がローカル・グランド・リファレンス レベルに対し、 0.8V ~ 2.5V の範囲内にあるときには、200mV の差動入力感度があります。 上記電圧範囲は、コモン・モード入力電圧範囲と言われています。 コモン・モード入力電圧 [V] February 2, 2015, MB9B560R_DS709-00001-2v0-J 161 CONFIDENTIAL v1.1 D a t a S h e e t *3 : ドライバの出力駆動能力は、Low-State(VOL)で 0.3 V 以下(対 3.6 V, 1.5 kΩ 負荷)、High-State(VOH)で 2.8 V 以上(対グランド, 15 kΩ 負荷)です。 *4 : USB I/O の外部差動出力信号(D+/D-)のクロス電圧は、1.3V ~ 2.0V の範囲内にあります。 VCRS 規格範囲 *5 : Full-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。 出力信号電圧の 10% ~ 90%間の時間で定義されます。 また Full-speed Buffer に関しては、Tr/Tf は、RFI 放射を最小にするために、Tr/Tf 比を±10%以内と規定 されています。 立上り時間 162 CONFIDENTIAL 立下り時間 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t *6 : USB Full-speed 接続は、90 Ω ± 15%の特性インピーダンス(Differential Mode)で、シールドされたツイス ト・ペアケーブルを介して行われます。 USB 規格は、USB Driver の出力インピーダンスは 28Ω ~ 44Ω の範囲内になければならないことを規定 しており、上記規格を満足し、バランスをとるために、ディスクリート直列抵抗器(Rs)を付加すること を規定しています。 本 USB I/O をご使用の際には、直列抵抗 Rs として 25 Ω ~ 30 Ω(推奨値 27 Ω)を付加しご使用ください。 28Ω ~ 44Ω Equiv. Imped. 28Ω ~ 44Ω Equiv. Imped. 外付け抵抗として実装してください。 Rs 直列抵抗値 25Ω ~ 30Ω 推奨値として 27Ω の直列抵抗を付加してください。 また、 「E24 系列で誤差 5%以内の抵抗」をご使用ください。 *7 : Low-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。 出力信号電圧の 10% ~ 90%間の時間で定義されます。 立上り時間 立下り時間 − 外部負荷条件は、「・Low-Speed Load (Compliance Load)」を参照してください。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 163 CONFIDENTIAL v1.1 D a t a S h e e t Low-Speed Load (Upstream Port Load) - Reference 1 CL = 50pF ~ 150pF CL = 50pF ~ 150pF Low-Speed Load (Downstream Port Load) - Reference 2 CL = 200pF ~ 600pF CL = 200pF ~ 600pF Low-Speed Load (Compliance Load) CL = 200pF ~ 450pF CL = 200pF ~ 450pF 164 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.8 低電圧検出特性 14.8.1 項目 低電圧検出リセット 記号 条件 検出電圧 VDL 解除電圧 VDH 14.8.2 項目 規格値 単位 備考 最小 標準 最大 - 2.25 2.45 2.65 V 電圧降下時 - 2.30 2.50 2.70 V 電圧上昇時 低電圧検出割込み 記号 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH 検出電圧 VDL 解除電圧 VDH LVD 安定待ち時間 TLVDW 条件 SVHI = 00111 SVHI = 00100 SVHI = 01100 SVHI = 01111 SVHI = 01110 SVHI = 01001 SVHI = 01000 SVHI = 11000 - 規格値 単位 備考 最小 標準 最大 2.58 2.8 3.02 V 電圧降下時 2.67 2.9 3.13 V 電圧上昇時 2.76 3.0 3.24 V 電圧降下時 2.85 3.1 3.34 V 電圧上昇時 2.94 3.2 3.45 V 電圧降下時 3.04 3.3 3.56 V 電圧上昇時 3.31 3.6 3.88 V 電圧降下時 3.40 3.7 3.99 V 電圧上昇時 3.40 3.7 3.99 V 電圧降下時 3.50 3.8 4.10 V 電圧上昇時 3.68 4.0 4.32 V 電圧降下時 3.77 4.1 4.42 V 電圧上昇時 3.77 4.1 4.42 V 電圧降下時 3.86 4.2 4.53 V 電圧上昇時 3.86 4.2 4.53 V 電圧降下時 3.96 4.3 4.64 V 電圧上昇時 - - 4480× tCYCP* μs * : tCYCP は APB2 バスクロックのサイクル時間です。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 165 CONFIDENTIAL v1.1 D a t a S h e e t 14.9 メインフラッシュメモリ書込み/消去特性 (VCC = 2.7V ~ 5.5V) 規格値 項目 最小 セクタ消去 Large Sector 時間 Small Sector - 標準 最大 0.7 3.7 0.3 1.1 単位 s 備考 内部での消去前書込み時間を含む 書込み サイクル ハーフワード 100 ≦100 (16 ビット) - 書込み 書込み時間 μs 12 サイクル システムレベルのオーバヘッド時間は 除く 200 >100 チップ消去時間 - 13.6 68 s 内部での消去前書込み時間を含む 書込みサイクルとデータ保持時間 消去/書込みサイクル(cycle) 保持時間(年) 1,000 20 * 10,000 10 * 100,000 5* * : 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85°C へ換算しています)。 14.10 ワークフラッシュメモリ書込み/消去特性 (VCC = 2.7V ~ 5.5V) 規格値 項目 セクタ消去時間 ハーフワード(16 ビット) 書込み時間 チップ消去時間 単位 最小 標準 最大 - 0.3 1.5 s - 20 200 μs - 1.2 6 s 備考 内部での消去前書込み時間を含む システムレベルのオーバヘッド時間は 除く 内部での消去前書込み時間を含む 書込みサイクルとデータ保持時間 消去/書込みサイクル(cycle) 保持時間(年) 1,000 20 * 10,000 10 * 100,000 5* * : 信頼性評価結果からの換算値です(アレニウスの式を使用し、高温加速試験結果を平均温度+85°C へ換算しています)。 166 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.11 スタンバイ復帰時間 14.11.1 復帰要因: 割込み/WKUP 内部回路の復帰要因受付からプログラム動作開始までの時間を示します。 復帰カウント時間 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 規格値 最大* 標準 スリープモード 単位 備考 μs HCLK×1 高速 CR タイマモード 40 80 μs 低速 CR タイマモード 450 900 μs サブタイマモード 896 1136 μs 316 581 μs 270 540 μs ディープスタンバイ RTC モード 365 667 μs RAM 保持なし ディープスタンバイストップモード 365 667 μs RAM 保持あり メインタイマモード PLL タイマモード RTC モード ストップモード Ticnt (メイン/高速 CR/PLL ランモード復帰) RTC モード ストップモード (サブ/低速 CR ランモード復帰) *: 規格値の最大値は内蔵 CR の精度に依存します。 スタンバイ復帰動作例(外部割込み復帰時*) Ext.INT Interrupt factor accept Active Ticnt CPU Operation Interrupt factor clear by CPU Start * : 外部割込みは立下りエッジ検出設定時 February 2, 2015, MB9B560R_DS709-00001-2v0-J 167 CONFIDENTIAL v1.1 D a t a S h e e t スタンバイ復帰動作例(内部リソース割込み復帰時*) Internal Resource INT Interrupt factor accept Active Ticnt CPU Operation Interrupt factor clear by CPU Start * : 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。 <注意事項> − 復帰要因は低消費電力モードごとに異なります。 各低消費電力モードからの復帰要因は『FM4 ファミリ ペリフェラルマニュアル本編 (MN709-00001)』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してく ださい。 − 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細 は『FM4 ファミリ ペリフェラルマニュアル本編(MN709-00001)』の『CHAPTER 6: 低消費電力 モード』を参照してください。 168 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 14.11.2 復帰要因: リセット リセット解除からプログラム動作開始までの時間を示します。 復帰カウント時間 (VCC = 2.7V ~ 5.5V, VSS = 0V) 項目 記号 規格値 単位 備考 標準 最大* 155 266 μs 155 266 μs 315 567 μs 315 567 μs 315 567 μs ディープスタンバイ RTC モード 336 667 μs RAM 保持なし ディープスタンバイストップモード 336 667 μs RAM 保持あり スリープモード 高速 CR タイマモード メインタイマモード PLL タイマモード 低速 CR タイマモード Trcnt サブタイマモード RTC モード ストップモード * : 規格値の最大値は内蔵 CR の精度に依存します。 スタンバイ復帰動作例(INITX 復帰時) INITX Internal RST RST Active Release Trcnt CPU Operation Start February 2, 2015, MB9B560R_DS709-00001-2v0-J 169 CONFIDENTIAL v1.1 D a t a S h e e t スタンバイ復帰動作例(内部リソースリセット復帰時*) Internal Resource RST Internal RST RST Active Release Trcnt CPU Operation Start * : 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。 <注意事項> − 復帰要因は低消費電力モードごとに異なります。 各低消費電力モードからの復帰要因は『FM4 ファミリ ペリフェラルマニュアル本編 (MN709-00001)』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してく ださい。 パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワーオンリセット/ − 低電圧検出リセット時は、 「14.電気的特性 14.4 交流規格 (6)パワーオンリセットタイミング」を 参照してください。 リセットからの復帰時、CPU は高速 CR ランモードに遷移します。 − メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時間や、メ イン PLL クロックの安定待ち時間が必要になります。 内部リソースリセットとはウォッチドッグリセット, CSV リセットを指します。 − 170 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 15. オーダ型格 型格 パッケージ Flash RAM MB9BF568MPMC-G-JNE2 1MB 128KB MB9BF567MPMC-G-JNE2 768KB 96KB MB9BF566MPMC-G-JNE2 512KB 64KB MB9BF568MPMC1-G-JNE2 1MB 128KB MB9BF567MPMC1-G-JNE2 768KB 96KB MB9BF566MPMC1-G-JNE2 512KB 64KB MB9BF568NPMC-G-JNE2 1MB 128KB MB9BF567NPMC-G-JNE2 768KB 96KB MB9BF566NPMC-G-JNE2 512KB 64KB MB9BF568RPMC-G-JNE2 1MB 128KB MB9BF567RPMC-G-JNE2 768KB 96KB MB9BF566RPMC-G-JNE2 512KB 64KB MB9BF568NBGL-GE1 1MB 128KB MB9BF567NBGL-GE1 768KB 96KB MB9BF566NBGL-GE1 512KB 64KB MB9BF568RBGL-GE1 1MB 128KB MB9BF567RBGL-GE1 768KB 96KB プラスチック・PFBGA (0.5mm ピッチ), 144 ピン MB9BF566RBGL-GE1 512KB 64KB (BGA-144P-M09) 1MB 128KB MB9BF568NPQC-G-JNE2 1MB 128KB MB9BF567NPQC-G-JNE2 768KB 96KB MB9BF566NPQC-G-JNE2 512KB 64KB MB9BF568FBGL-000GE1 プラスチック・LQFP (0.5mm ピッチ), 80 ピン (FPT-80P-M37) プラスチック・LQFP (0.65mm ピッチ), 80 ピン (FPT-80P-M40) プラスチック・LQFP (0.5mm ピッチ), 100 ピン (FPT-100P-M23) プラスチック・LQFP (0.5mm ピッチ), 120 ピン (FPT-120P-M37) プラスチック・PFBGA (0.5mm ピッチ), 112 ピン (BGA-112P-M05) プラスチック・QFP (0.65mm ピッチ), 100 ピン (FPT-100P-M36) February 2, 2015, MB9B560R_DS709-00001-2v0-J 171 CONFIDENTIAL v1.1 D a t a S h e e t 16. パッケージ・外形寸法図 プラスチック・LQFP, 120ピン (FPT-120P-M37) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 16.0 mm × 16.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max 質量 0.88 g コード(参考) P-LFQFP120-16 × 16-0.50 プラスチック・LQFP, 120ピン (FPT-120P-M37) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 18.00 ± 0.20(.709 ± .008) SQ * 16.00 ± 0.10(.630 ± .004) SQ 90 61 91 Details of "A" part 60 +0.20 +.008 1.50 –0.10 .059 –.004 (Mounting height) 0.25(.010) 0.08(.003) 0˚~8˚ INDEX 0.60 ± 0.15 (.024 ± .006) "A" 120 LEAD No. 1 30 0.50(.020) C 0.22 ± 0.05 (.009 ± .002) 0.08(.003) 2010 FUJITSU SEMICONDUCTOR LIMITED F120037Sc(1)-1-1 172 CONFIDENTIAL 0.10 ± 0.05 (.004± .002) (Stand off) 31 +0.05 0.145–0.03 ( .006+.002 –.001 ) M 単位:mm(inches) 注意:括弧内の値は参考値です。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t プラスチック・LQFP, 100 ピン (FPT-100P-M23) プラスチック・LQFP, 100ピン (FPT-100P-M23) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 14.00 mm × 14.00 mm リード形状 ガルウィング リード曲げ方向 正曲げ 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max. 質量 0.65 g 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 16.00±0.20(.630±.008)SQ * 14.00±0.10(.551±.004)SQ 75 51 76 50 0.08(.003) Details of "A" part 1.50 +0.20 - 0.10 (.059+.008 -.004) (Mounting height) INDEX 100 26 "A" 1 C 0.60±0.15 (.024±.006) 25 0.50(.020) 0.22±0.05 (.009±.002) 0.08(.003) 2009-2010 FUJITSU SEMICONDUCTOR LIMITED F100034S-c-3-4 0°~8° 0.50±0.20 (.020±.008) M 0.10±0.10 (.004±.004) (Stand off) 0.25(.010) 0.145 ±0.055 (.006 ±.002) 単位:mm(inches) 注意:括弧内の値は参考値です。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 173 CONFIDENTIAL v1.1 D a t a S h e e t プラスチック・QFP, 100ピン リードピッチ 0.65 mm パッケージ幅× パッケージ長さ 14.00 mm × 20.00 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 3.35 mm Max. コード(参考) P-QFP100-14 × 20-0.65 (FPT-100P-M36) プラスチック・QFP,100ピン (FPT-100P-M36) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 23.90±0.40(.941±.016) *20.00±0.20(.787±.008) 80 51 81 50 0.10(.004) 17.90±0.40 (.705±.016) *14.00±0.20 (.551±.008) INDEX Details of "A" part 100 1 30 0.65(.026) 0.32±0.05 (.013±.002) 0.13(.005) "A" C 2011 FUJITSU SEMICONDUCTOR LIMITED HMbF100-36Sc-1-1 174 CONFIDENTIAL 0.25(.010) +0.35 3.00 –0.20 +.014 .118 –.008 (Mounting height) 0~8° 31 M 0.17±0.06 (.007±.002) 0.80±0.20 (.031±.008) 0.88±0.15 (.035±.006) 0.25±0.20 (.010±.008) (Stand off) 単位:mm(inches) 注意:括弧内の値は参考値です。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t プラスチック・LQFP, 80ピン リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 12.00 mm × 12.00 mm リード形状 ガルウィング リード曲げ方向 正曲げ 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max. 質量 0.47 g (FPT-80P-M37) プラスチック・LQFP, 80ピン (FPT-80P-M37) 注1)*印寸法はレジン残りを含まず。 注2)端子幅および端子厚さはメッキ厚を含む。 注3)端子幅はタイバ切断残りを含まず。 14.00± 0.20 (.551 ± .008)SQ *12.00± 0.10 (.472 ± .004)SQ 60 0.145± 0.055 (.006± .002) 41 Details of "A" part 61 40 +0.20 1.50 –0.10 (Mounting height) .059 +.008 –.004 0.25(.010) 0~8° 0.08(.003) INDEX 80 0.50 ± 0.20 (.020 ± .008) 0.60 ± 0.15 (.024 ± .006) 0.10 ± 0.05 (.004 ± .002) (Stand off) 21 "A" 1 20 0.50(.020) 0.22± 0.05 (.009± .002) C 0.08(.003) 2009-2010 FUJITSU SEMICONDUCTOR LIMITED F80037S-c-1-2 M 単位:mm(inches) 注意:括弧内の値は参考値です。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 175 CONFIDENTIAL v1.1 D a t a S h e e t プラスチック・LQFP, 80ピン リードピッチ 0.65 mm パッケージ幅× パッケージ長さ 14.00 mm × 14.00 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.60 mm Max コード(参考) P-LQFP80-14 × 14-0.65 (FPT-80P-M40) プラスチック・LQFP, 80ピン (FPT-80P-M40) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 16.00±0.20(.630±.008)SQ *14.00±0.10(.551±.004)SQ 60 0.145±0.055 (.006±.002) 41 Details of "A" part 40 61 1.50±0.10 (.059±.004) 0.25(.010) 0.10(.004) 0˚~7˚ INDEX 0.50±0.20 (.020±.008) 21 80 0.65(.026) C 0.60±0.15 (.024±.006) 20 1 0.32±0.06 (.013±.002) 0.13(.005) M 2012 FUJITSU SEMICONDUCTOR LIMITED HMbF80-40Sc-1-1 176 CONFIDENTIAL 0.10±0.05 (.004±.002) 単位:mm(inches) 注意:括弧内の値は参考値です。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 7.00 mm × 7.00 mm リード形状 ボール 封止方法 プラスチックモールド 取付け高さ 1.35 mm Max. 質量 0.10 g プラスチック・FBGA, 112ピン (BGA-112P-M05) プラスチック・FBGA, 112ピン (BGA-112P-M05) 6.00(.236)REF 7.00±0.10(.276±.004) 0.20(.008) S B B A 7.00±0.10 (.276±.004) 6.00(.236) REF 0.50(.020) TYP 0.20(.008) S A (INDEX AREA) S 0.10(.004) S C 0.25±0.10 (.010±.004) (Stand off) 2008-2010 FUJITSU SEMICONDUCTOR LIMITED B112005S-c-2-3 0.50(.020) TYP 13 12 11 10 9 8 7 6 5 4 3 2 1 N M L K J H G F E D C B A INDEX (NO BALL) 112-ø0.30±0.10 ø0.05(.002) M S A B (112-ø.012±.004) 1.15±0.20 (.045±.008) (Seated height) 単位:mm(inches) 注意:括弧内の値は参考値です 。 February 2, 2015, MB9B560R_DS709-00001-2v0-J 177 CONFIDENTIAL v1.1 D a t a S h e e t プラスチック・FBGA, 144ピン リードピッチ 0.5 mm パッケージ幅× パッケージ長さ 7.0 mm × 7.0 mm 封止方法 プラスチックモールド 取付け高さ 1.3 mm Max. 質量 0.11 g (BGA-144P-M09) プラスチック・FBGA, 144ピン (BGA-144P-M09) 7.00±0.10(.276±.004) 0.20(.008) S A 6.00(.236) 0.50(.020) A 13 12 11 10 9 8 7 6 5 4 3 2 1 B 7.00±0.10 (.276±.004) 6.00(.236) 0.50(.020) INDEX AREA N M L K J H G F E D C B A INDEX (No Ball) 0.20(.008) S B S 0.08(.003) S C 0.25±0.10 (.010±.004) (STAND OFF) 2010 FUJITSU SEMICONDUCTOR LIMITED HMbB144-09Sc-1-1 178 CONFIDENTIAL 144-ø0.30±0.10 (144-ø.012±.004) ø0.05(.002) M S A B 1.15±0.15 (.045±.006) (SEATED HEIGHT) 単位:mm(inches) 注意:括弧内の値は参考値です。 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t 17. 主な変更内容 ページ 場所 変更箇所 Revision 0.1 - - Initial release - PRELIMINARY → 正式版 Revision 1.0 ■特長 3 ・USB インタフェース [USB ファンクション] ■特長 4 ・マルチファンクションシリアル インタフェース [I2C] 8 10 52, 53 60 61 74 ■特長 ・ユニーク ID ■品種構成 ・ファンクション ■入出回路形式 ■デバイス使用上の注意 ・デバッグ機能を兼用している端子について ■ブロックダイヤグラム ■電気的特性 2.推奨動作条件 ■電気的特性 77~83 3.直流規格 (1)電流規格 下記の記述を追加: ・各エンドポイントのサイズは下記のとおり - エンドポイント 0, 2~5:64 バイト - エンドポイント 1:256 バイト 下記の記述を変更: 高速モードプラス(Fm+)(最大 1000kbps, ch.3, ch.7 のみ)に対応 →高速モードプラス(Fm+)(最大 1000kbps, ch.3=ch.A, ch.7=ch.B のみ)に対応 項目追加 「ユニーク ID」を追加 分類 O,P,Q の備考を変更 項目追加 ブロック図を変更 “パッケージ熱抵抗と最大許容電力表”を変更 ・規格値の TBD を変更 ・「ICCHD」,「ICCRD」,「ICCVBAT」の単位変更 mA → µA ・「ICCVBAT」の「RTC 停止」に注記追加 ■電気的特性 88 4.交流規格 波形図を変更 (2)サブクロック入力規格 ■電気的特性 88 4.交流規格 (3)内蔵 CR 発振規格 ・規格値の TBD を変更 ・「内蔵高速 CR」の表と注記を変更 ■電気的特性 89 4.交流規格 ・規格値の TBD を変更 (4-3)メイン PLL の使用条件(メイン PLL クロッ ・表と注記を変更 クに内蔵高速 CR クロックを使用) ■電気的特性 147 5.12 ビット A/D コンバータ ・A/D 変換部電気的特性 ■電気的特性 150 6.12 ビット D/A コンバータ ・D/A 変換部電気的特性 ■電気的特性 157 11.スタンバイ復帰時間 (1)復帰要因: 割込み/WKUP ■電気的特性 159 11.スタンバイ復帰時間 (2)復帰要因: リセット ・規格値の TBD を変更 ・特性表の条件を変更 ・規格値の TBD を変更 ・特性表の条件と備考を変更 ・規格値の TBD を変更 ・復帰カウント時間の表を変更 ・規格値の TBD を変更 ・復帰カウント時間の表を変更 February 2, 2015, MB9B560R_DS709-00001-2v0-J 179 CONFIDENTIAL v1.1 D a t a S h e e t ページ 場所 変更箇所 Revision 1.1 - - 社名変更および記述フォーマットの変換 Revision 2.0 1,3 タイトル 11 2. 特長 13,14 3. 品種構成 15 4. パッケージと品種対応 170 15.オーダ型格 180 CONFIDENTIAL 下記の製品型格を追加 MB9BF568F ボイス機能を追加 下記の製品型格を追加 MB9BF568F 下記の製品型格を追加 MB9BF568F 下記のオーダ型格を追加 MB9BF568FBGL-000GE1 MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t February 2, 2015, MB9B560R_DS709-00001-2v0-J 181 CONFIDENTIAL v1.1 D a t a S h e e t 182 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1 D a t a S h e e t February 2, 2015, MB9B560R_DS709-00001-2v0-J 183 CONFIDENTIAL v1.1 D a t a S h e e t 免責事項 本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用途の限定はあ りません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求され、仮に当該安全性が 確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 (原子力施設における 核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにおける運行制御, 生命維持のための医療機器, 兵器シ ステムにおけるミサイル発射制御等をいう) 、ならびに(2) 極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等を いう) に使用されるよう設計・製造されたものではありません。上記の製品の使用法によって惹起されたいかなる請求また は損害についても、Spansion は、お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイス はある確率で故障が発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさ せないよう、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計をお願 いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基づき規制されてい る製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要となります。 商標および注記 このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関する情報が 記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、開発を中止したりする 権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供されるものであり、その正確性, 完全 性, 実施可能性および特定の目的に対する適合性やその市場性および他者の権利を侵害しない事を保証するものでなく、ま た、明示, 黙示または法定されているあらゆる保証をするものでもありません。Spansion は、このドキュメントに含まれる 情報を使用することにより発生したいかなる損害に対しても責任を一切負いません。 Copyright © 2014-2015 Spansion All rights reserved. 商標:Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™, ORNAND™, Easy DesignSim™, Traveo™ 及びこれ らの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製品名等の記載はここでは情報 提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっている場合があります。 184 CONFIDENTIAL MB9B560R_DS709-00001-2v0-J, February 2, 2015 v1.1