MB9B520Mシリーズ 32-bit ARM Cortex-M3 based

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
MB9B520M シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9BF524K/L/M, MB9BF522K/L/M,
MB9BF521K/L/M
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9B520M_DS706-00048
CONFIDENTIAL
Revision 3.0
Issue Date March 18, 2015
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際に
はあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更または
中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定が
完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要となる
生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは修正版
において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ
ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら
れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの
です。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様の
訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
MB9B520M_DS706-00048-3v0-J, March 18, 2015
CONFIDENTIAL
MB9B520M シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9BF524K/L/M, MB9BF522K/L/M,
MB9BF521K/L/M
Data Sheet (Full Production)
 概要
MB9B520M シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集
積 32 ビットマイクロコントローラです。
本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM の
オンチップメモリとともに、周辺機能として、各種タイマ, A/D コンバータ, D/A コンバータ, 各種
通信インタフェース(USB, CAN, UART, CSIO, I2C, LIN)などにより構成されます。
『FM3 ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品は、
TYPE9 製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9B520M_DS706-00048
Revision 3.0
Issue Date March 18, 2015
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
 特長
・32 ビット ARM Cortex-M3 コア
・ プロセッサ版数 : r2p1
・ 最大動作周波数 : 72 MHz
・ ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI (ノンマスカブル割込み)と
48 チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。
・ 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
・オンチップメモリ
[フラッシュメモリ]
・デュアルオペレーションフラッシュメモリ
・ デュアルオペレーションフラッシュメモリは、上位バンクと下位バンクで構成されており、
書込み/消去動作と読出し動作を同時実行します。
・ メイン領域：最大 256 K バイト（最大 240 K バイト上位バンク + 16 K バイト下位バンク）
・ ワーク領域：32 K バイト（下位バンク）
・リードサイクル：0 ウェイトサイクル
・コード保護用セキュリティ機能
[SRAM]
本シリーズのオンチップ SRAM は、2 つの独立した SRAM (SRAM0, SRAM1) により構成されます。
SRAM0 は、Cortex-M3 コアの I-Code バス, D-Code バスに接続されます。SRAM1 は、Cortex-M3
コアの System バスに接続されます。
・ SRAM0: 最大 16 K バイト
・ SRAM1: 最大 16 K バイト
・USB インタフェース
USB インタフェースはファンクションとホストで構成されます。
USB 用 PLL を搭載し、メインクロックを逓倍し USB クロックを生成できます。
[USB ファンクション]
・ USB2.0 Full-Speed 対応
・ 最大 6 本のエンドポイントをサポートします。
・ エンドポイント 0 はコントロール転送
・ エンドポイント 1, 2 はバルク転送, インタラプト転送, アイソクロナス転送を選択可能
・ エンドポイント 3 ~ 5 はバルク転送, インタラプト転送を選択可能
・ エンドポイント 1 ~ 5 はダブルバッファ構成
・ 各エンドポイントのサイズは下記のとおり
- エンドポイント 0, 2～5 : 64 バイト
- エンドポイント 1 : 256 バイト
[USB ホスト]
・ USB2.0 Full-Speed / Low-Speed 対応
・ バルク転送, インタラプト転送, アイソクロナス転送をサポート
・ USB デバイスの接続/切断の自動検出
・ IN/OUT トークン時のハンドシェークパケットの自動処理
・ 最大パケット長 256 バイトをサポート
・ ウェイクアップ機能をサポート
・CAN インタフェース
・ CAN 仕様 2.0A および 2.0B に準拠
・ 最大転送レート：1 Mbps
・ 32 メッセージバッファ搭載
2
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・マルチファンクションシリアルインタフェース(最大 8 チャネル)
・ 16 段 × 9 ビット FIFO あり 4 チャネル(ch.0/1/3/4 ), FIFO なし 4 チャネル(ch.2/5/6/7)
・ チャネルごとに動作モードを次の中から選択できます。
・ UART
・ CSIO
・ LIN
・ I 2C
[UART]
・ 全二重ダブルバッファ
・ パリティあり/なし選択可能
・ 専用ボーレートジェネレータ内蔵
・ 外部クロックをシリアルクロックとして使用可能
・ ハードウェアフロー・コントロール: CTS/RTS による送受信自動制御(ch.4 のみ)
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
[CSIO]
・ 全二重ダブルバッファ
・ 専用ボーレートジェネレータ内蔵
・ オーバランエラー検出機能
[LIN]
・ LIN プロトコル Rev.2.1 対応
・ 全二重ダブルバッファ
・ マスタ/スレーブモード対応
・ LIN break field 生成(13 ~ 16 ビット長に変更可能)
・ LIN break デリミタ生成(1 ~ 4 ビット長に変更可能)
・ 豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
2
[I C]
Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
・DMA コントローラ(8 チャネル)
DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。
・ 8 つを独自に構成かつ動作可能なチャネル
・ ソフトウェア要求または内蔵周辺機能要求による転送開始可能
・ 転送アドレス空間: 32 ビット(4 G バイト)
・ 転送モード: ブロック転送/ バースト転送/ デマンド転送
・ 転送データタイプ: バイト/ ハーフワード/ ワード
・ 転送ブロック数: 1 ~ 16
・ 転送回数: 1 ~ 65536
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
3
D a t a S h e e t
・AD コンバータ(最大 26 チャネル)
[12 ビット A/D コンバータ]
・ 逐次比較型
・ 2 ユニット搭載
・ 変換時間 : 0.8 μs @ 5 V
・ 優先変換可能(2 レベルの優先度)
・ スキャン変換モード
・ 変換データ格納用 FIFO 搭載(スキャン変換用：16 段, 優先変換用：4 段)
・DA コンバータ(最大 2 チャンネル)
・ R-2R 型
・ 10 ビット分解能
・ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
・ 16 ビット PWM タイマ
・ 16 ビット PPG タイマ
・ 16/32 ビットリロードタイマ
・ 16/32 ビット PWC タイマ
・汎用 I/O ポート
本シリーズは、端子が周辺機能に使用されていない場合、汎用 I/O ポートとして使用できます。
また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能を搭載して
います。
・ 端子ごとにプルアップ制御可能
・ 端子レベルを直接読出し可能
・ ポートリロケート機能
・ 最大 65 本の高速汎用 I/O ポート@80 pin Package
・ 一部のポートは、5 Vトレラントに対応
該当する端子については「端子機能一覧｣と｢入出力回路形式｣を参照してください。
・デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
・ フリーランモード
・ 周期モード(=リロードモード)
・ ワンショットモード
・クアッドカウンタ (QPRC : Quadrature Position/Revolution Counter)
(最大 2 チャネル)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、
設定によりアップダウンカウンタとしても使用できます。
・ 3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
・ 16 ビット位置カウンタ
・ 16 ビット回転カウンタ
・ 2 つの 16 ビットコンペアレジスタ
4
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・多機能タイマ
多機能タイマは、次のブロックで構成されます。
・ 16 ビットフリーランタイマ×3 チャネル / ユニット
・ インプットキャプチャ×4 チャネル / ユニット
・ アウトプットコンペア×6 チャネル / ユニット
・ A/D 起動コンペア×2 チャネル / ユニット
・ 波形ジェネレータ×3 チャネル / ユニット
・ 16 ビット PPG タイマ×3 チャネル / ユニット
モータ制御を実現するために次の機能を用意しています。
・ PWM 信号出力機能
・ DC チョッパ波形出力機能
・ デッドタイマ機能
・ インプットキャプチャ機能
・ A/D コンバータ起動機能
・ DTIF(モータ緊急停止)割込み機能
・リアルタイムクロック(RTC : Real Time Clock)
01 年 ~ 99 年までの年/月/日/時/分/秒/曜日のカウントを行います。
・
・
・
・
日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/時/分だけの個別設定も可能
設定時間後/設定時間ごとのタイマ割込み機能
カウントを継続して時刻書換え可能
うるう年の自動カウント
・時計カウンタ
時計カウンタはスリープ, タイマモードからのウェイクアップに使用します。
インターバルタイマ : 最大 64s@サブクロック使用時(32.768kHz)
・外部割込み制御ユニット
・ 外部割込み入力端子 : 最大 23 本@80 pin Package
・ ノンマスカブル割込み(NMI)入力端子 : 1 本
・ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なる
ウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、RTC モード, ストップ
モード, ディープスタンバイ RTC モード, ディープスタンバイストップモード以外のすべての低
消費電力モードで動作します。
・CRC (Cyclic Redundancy Check)アクセラレータ
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの
整合性確認処理負荷の軽減を実現します。
CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。
・ CCITT CRC16 Generator Polynomial: 0x1021
・ IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
5
D a t a S h e e t
・クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。
・ メインクロック:
・ サブクロック:
・ 内蔵高速 CR クロック:
・ 内蔵低速 CR クロック:
・ メイン PLL クロック
4 MHz ~ 48 MHz
32.768 kHz
4 MHz
100 kHz
[リセット]
・ INITX 端子からのリセット要求
・ 電源投入リセット
・ ソフトウェアリセット
・ ウォッチドッグタイマリセット
・ 低電圧検出リセット
・ クロックスーパバイザリセット
・クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
・ 外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
・ 外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
・低電圧検出機能(LVD : Low-Voltage Detect)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定した電圧より VCC 端子の電圧が下
がった場合、低電圧検出機能により割込みまたはリセットが発生します。
・ LVD1 : 割込みによりエラーを報告
・ LVD2 : オートリセット動作
・低消費電力モード
6 種類の低消費電力モードに対応します。
・スリープ
・タイマ
・RTC
・ストップ
・ディープスタンバイ RTC (RAM 保持あり・なし選択可能)
・ディープスタンバイストップ(RAM 保持あり・なし選択可能)
・デバッグ
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
・ユニーク ID
41 ビットのデバイス固有の値を設定済み
・電源
ワイドレンジ電圧対応:
6
CONFIDENTIAL
VCC
USBVCC
= 2.7 V ~ 5.5 V
= 3.0 V ~ 3.6 V (USB 使用時)
2.7 V~ 5.5 V (GPIO 使用時)
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 品種構成
・メモリサイズ
品種名
オンチップ
フラッシュメモリ
オンチップ
SRAM
メイン領域
ワーク領域
SRAM0
SRAM1
計
MB9BF521K/L/M
64 K バイト
32 K バイト
8 K バイト
8 K バイト
16 K バイト
MB9BF522K/L/M
128 K バイト
32 K バイト
8 K バイト
8 K バイト
16 K バイト
MB9BF524K/L/M
256 K バイト
32 K バイト
16 K バイト
16 K バイト
32 K バイト
・ファンクション
品種名
端子数
MB9BF521K
MB9BF522K
MB9BF524K
48
CPU
周波数
電源電圧範囲
USB2.0 (Function/Host)
CAN
DMAC
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/PPG)
2ch.
多 A/D 起動コンペア
4ch.*
機 インプットキャプチャ
能 フリーランタイマ
3ch.
タ アウトプットコンペア
6ch.
イ 波形ジェネレータ
3ch.
マ PPG
3ch.
クアッドカウンタ
デュアルタイマ
リアルタイムクロック
時計カウンタ
CRC アクセラレータ
ウォッチドッグタイマ
外部割込み
汎用 I/O ポート
12 ビット A/D コンバータ
10 ビット D/A コンバータ
クロック異常検出機能(CSV)
低電圧検出機能(LVD)
高速
内蔵 CR
低速
デバッグ機能
ユニーク ID
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
4ch. (最大)
FIFO あり:ch.0/1/3
FIFO なし:ch.5
(ch.1/5 は UART,
LIN のみ
使用可能)
MB9BF521L
MB9BF522L
MB9BF524L
64
Cortex-M3
72 MHz
2.7 V ~ 5.5 V
1ch.(最大)
1ch.(最大)
8ch.
MB9BF521M
MB9BF522M
MB9BF524M
80/96
8ch. (最大)
FIFO あり:ch.0/1/3/4
FIFO なし:ch.2/5/6/7
(ch.1 は UART,LIN のみ使用可能)
8ch. (最大)
1 unit
1ch.
14 pins (最大) +
NMI × 1
35 pins (最大)
14ch. (2 unit)
2ch.(最大)
1 unit
1 unit
1 unit
Yes
1ch. (SW) + 1ch. (HW)
19 pins (最大) +
23 pins (最大) +
NMI × 1
NMI × 1
50 pins (最大)
65 pins (最大)
23ch. (2 unit)
26ch. (2 unit)
2ch.(最大)
Yes
2ch.
4 MHz
100 kHz
SWJ-DP
Yes
7
D a t a S h e e t
＊: 使用可能な外部入力チャネルは以下のとおりです。
・ ch.0 ~ ch.3: MB9BF521M/F522M/F524M
・ ch.0, ch.2, ch.3: MB9BF521K/F522K/F524K, MB9BF521L/F522L/F524L
(注意事項) 各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当て
ることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を
用いて、端子を割り当ててください。
内蔵 CR のクロック周波数精度については、
『電気的特性 4.交流規格 (3)内蔵 CR 発振規
格』を参照してください。
8
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 パッケージと品種対応
品種名
パッケージ
LQFP: FPT-48P-M49 (0.5 mm pitch)
QFN: LCC-48P-M73 (0.5 mm pitch)
LQFP: FPT-64P-M38 (0.5 mm pitch)
LQFP: FPT-64P-M39 (0.65 mm pitch)
QFN: LCC-64P-M24 (0.5 mm pitch)
LQFP: FPT-80P-M37 (0.5 mm pitch)
LQFP: FPT-80P-M40 (0.65 mm pitch)
BGA: BGA-96P-M07 (0.5 mm pitch)
MB9BF521K
MB9BF522K
MB9BF524K
MB9BF521L
MB9BF522L
MB9BF524L
MB9BF521M
MB9BF522M
MB9BF524M


-
-
-



-



: 対応
(注意事項)各パッケージの詳細は「パッケージ・外形寸法図」を参照してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
9
D a t a S h e e t
 端子配列図
• FPT-80P-M37/M40
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P62/AN19/SCK5_0/ADTG_3
P63/INT03_0
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P0E/CTS4_0/TIOB3_2/INT21_0
P0D/RTS4_0/TIOA3_2/INT20_0
P0C/AN17/SCK4_0/TIOA6_1/INT19_0
P0B/AN16/SOT4_0/TIOB6_1/INT18_0
P0A/AN15/SIN4_0/INT00_2
P07/ADTG_0/INT23_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
(TOP VIEW)
VCC
1
60
P20/INT05_0/CROUT_0/AIN1_1
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
59
P21/AN14/SIN0_0/INT06_1/BIN1_1/WKUP2
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
58
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
57
P23/AN12/SCK0_0/TIOA7_1
P53/SIN6_0/TIOA1_2/INT07_2
5
56
P1B/AN11/SOT4_1/INT20_2/IC01_1
P54/SOT6_0/TIOB1_2/INT18_1
6
55
P1A/AN10/SIN4_1/INT05_1/IC00_1
P55/SCK6_0/ADTG_1/INT19_1
7
54
P19/AN09/SCK2_2
P22/AN13/SOT0_0/TIOB7_1/ZIN1_1
P56/INT08_2
8
53
P30/AN25/AIN0_0/TIOB0_1/INT03_2
9
52
AVRL
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
10
51
AVRH
LQFP - 80
P18/AN08/SOT2_2
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
11
50
AVCC
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
12
49
P17/AN07/SIN2_2/INT04_1
P39/DTTI0X_0/INT06_0/ADTG_2
13
48
P16/AN06/SCK0_1/INT15_0
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
14
47
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
15
46
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
16
45
AVSS
29
30
31
32
33
34
35
36
37
38
39
40
P4A/TIOB1_0/SCK3_2/INT21_1/BIN0_1/DA1_0
P4B/TIOB2_0/INT22_1/ZIN0_1/IGTRG_0
P4C/TIOB3_0/SCK7_1/INT12_0/AIN1_2
P4D/TIOB4_0/SOT7_1/INT13_0/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
28
INITX
P48/SIN3_2/INT14_1
27
P47/X1A
P49/TIOB0_0/SOT3_2/INT20_1/AIN0_1/DA0_0
26
P46/X0A
VCC
25
41
24
20
VSS
P10/AN00
VSS
VCC
42
23
19
C
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2/WKUP1
P3F/RTO05_0/TIOA5_1
22
P12/AN02/SOT1_1/TX1_2/IC00_2
43
21
44
18
P45/TIOA5_0/INT11_0
17
P44/TIOA4_0/INT10_0
P3D/RTO03_0/TIOA3_1
P3E/RTO04_0/TIOA4_1/INT19_2
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
10
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
• FPT-64P-M38/M39
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P62/AN19/SCK5_0/ADTG_3
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P0C/AN17/SCK4_0/TIOA6_1/INT19_0
P0B/AN16/SOT4_0/TIOB6_1/INT18_0
P0A/AN15/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
47
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
46
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
45
P19/AN09/SCK2_2
P30/AN25/AIN0_0/TIOB0_1/INT03_2
5
44
P18/AN08/SOT2_2
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
6
43
AVRL
42
AVRH
41
AVCC
P17/AN07/SIN2_2/INT04_1
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
7
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
8
P39/DTTI0X_0/INT06_0/ADTG_2
9
40
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
10
39
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
11
38
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
12
37
AVSS
P3D/RTO03_0/TIOA3_1
13
36
P12/AN02/SOT1_1/TX1_2/IC00_2
P3E/RTO04_0/TIOA4_1/INT19_2
14
35
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2/WKUP1
P3F/RTO05_0/TIOA5_1
15
34
P10/AN00
VSS
16
33
VCC
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/SOT3_2/INT20_1/AIN0_1/DA0_0
P4A/TIOB1_0/SCK3_2/INT21_1/BIN0_1/DA1_0
P4B/TIOB2_0/INT22_1/ZIN0_1/IGTRG_0
P4C/TIOB3_0/SCK7_1/INT12_0/AIN1_2
P4D/TIOB4_0/SOT7_1/INT13_0/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 64
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
11
D a t a S h e e t
• LCC-64P-M24
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P62/AN19/SCK5_0/ADTG_3
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P0C/AN17/SCK4_0/TIOA6_1/INT19_0
P0B/AN16/SOT4_0/TIOB6_1/INT18_0
P0A/AN15/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
47
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
46
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
45
P19/AN09/SCK2_2
P30/AN25/AIN0_0/TIOB0_1/INT03_2
5
44
P18/AN08/SOT2_2
P31/AN26/BIN0_0/TIOB1_1/SCK6_1/INT04_2
6
43
AVRL
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6
8
P39/DTTI0X_0/INT06_0/ADTG_2
QFN - 64
41
AVCC
9
40
P17/AN07/SIN2_2/INT04_1
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
10
39
P15/AN05/SOT0_1/INT14_0/IC03_2
P3B/RTO01_0/TIOA1_1
11
38
P14/AN04/SIN0_1/INT03_1/IC02_2
P3C/RTO02_0/TIOA2_1/INT18_2
12
37
AVSS
26
27
28
29
30
P4D/TIOB4_0/SOT7_1/INT13_0/BIN1_2
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2
PE0/MD1
MD0
PE2/X0
32
25
P4C/TIOB3_0/SCK7_1/INT12_0/AIN1_2
VSS
24
P4B/TIOB2_0/INT22_1/ZIN0_1/IGTRG_0
31
23
P4A/TIOB1_0/SCK3_2/INT21_1/BIN0_1/DA1_0
PE3/X1
22
P49/TIOB0_0/SOT3_2/INT20_1/AIN0_1/DA0_0
VCC
21
33
INITX
16
20
P10/AN00
VSS
P47/X1A
34
19
15
P46/X0A
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2/WKUP1
P3F/RTO05_0/TIOA5_1
18
P12/AN02/SOT1_1/TX1_2/IC00_2
35
17
36
14
C
13
VCC
P3D/RTO03_0/TIOA3_1
P3E/RTO04_0/TIOA4_1/INT19_2
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
12
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
• FPT-48P-M49
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
35
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
34
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
33
AVRL
P39/DTTI0X_0/INT06_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
6
31
AVCC
LQFP - 48
21
22
23
24
MD0
PE2/X0
PE3/X1
VSS
P10/AN00
20
25
PE0/MD1
12
19
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2/WKUP1
VSS
P4A/TIOB1_0/INT21_1/DA1_0
26
18
11
P49/TIOB0_0/INT20_1/DA0_0
P12/AN02/SOT1_1/TX1_2/IC00_2
P3F/RTO05_0/TIOA5_1
17
27
INITX
10
16
AVSS
P3E/RTO04_0/TIOA4_1/INT19_2
P47/X1A
28
15
9
P46/X0A
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
14
P15/AN05/SOT0_1/INT14_0/IC03_2
29
13
30
8
C
7
VCC
P3B/RTO01_0/TIOA1_1
P3C/RTO02_0/TIOA2_1/INT18_2
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
13
D a t a S h e e t
• LCC-48P-M73
VSS
P81/UDP0/INT17_1
P80/UDM0/INT16_1
USBVCC
P60/AN21/SIN5_0/TIOA2_2/INT15_1/WKUP3/IGTRG_1
P61/AN20/SOT5_0/TIOB2_2/UHCONX/DTTI0X_2
P0F/AN18/NMIX/SUBOUT_0/CROUT_1/RTCCO_0/WKUP0
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
48
47
46
45
44
43
42
41
40
39
38
37
(TOP VIEW)
VCC
1
36
P21/AN14/SIN0_0/INT06_1/WKUP2
P50/AN22/INT00_0/AIN0_2/SIN3_1
2
35
P22/AN13/SOT0_0/TIOB7_1
P51/AN23/INT01_0/BIN0_2/SOT3_1
3
34
P23/AN12/SCK0_0/TIOA7_1
P52/AN24/INT02_0/ZIN0_2/SCK3_1
4
33
AVRL
P39/DTTI0X_0/INT06_0/ADTG_2
5
32
AVRH
P3A/RTO00_0/TIOA0_1/INT07_0/SUBOUT_2/RTCCO_2
6
31
AVCC
P3B/RTO01_0/TIOA1_1
7
30
P15/AN05/SOT0_1/INT14_0/IC03_2
P3C/RTO02_0/TIOA2_1/INT18_2
8
29
P14/AN04/SIN0_1/INT03_1/IC02_2
P3D/RTO03_0/TIOA3_1
9
28
AVSS
P3E/RTO04_0/TIOA4_1/INT19_2
10
27
P12/AN02/SOT1_1/TX1_2/IC00_2
P3F/RTO05_0/TIOA5_1
11
26
P11/AN01/SIN1_1/INT02_1/RX1_2/FRCK0_2/WKUP1
VSS
12
25
P10/AN00
13
14
15
16
17
18
19
20
21
22
23
24
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/INT20_1/DA0_0
P4A/TIOB1_0/INT21_1/DA1_0
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
QFN - 48
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
14
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
• BGA-96P-M07
1
2
3
4
5
6
7
8
9
10
11
A
VSS
UDP0
UDM0
USBVCC
VSS
AN18
VSS
P07
TMS/
SWDIO
TRSTX
VSS
B
VCC
VSS
AN24
AN20
P63
P0D
AN17
TDO/
SWO
TCK/
SWCLK
VSS
TDI
C
AN22
AN23
VSS
AN21
AN19
P0E
AN16
AN15
VSS
P20
AN14
D
P53
P54
P55
Index
AN13
AN12
VSS
E
P56
AN25
AN26
AN11
AN10
AN09
F
VSS
VSS
VSS
AN08
AN07
AVRH
G
P32
P33
P39
AN06
AN05
AVRL
H
P3A
P3B
P3C
AN04
AVSS
AVCC
J
P3D
P3E
VSS
P3F
P48
P4A
P4D
AN02
VSS
AN01
AN00
K
VCC
VSS
X1A
INITX
P45
P49
P4C
P4E
MD1
VSS
VCC
L
VSS
C
X0A
VSS
P44
VSS
P4B
MD0
X0
X1
VSS
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
15
D a t a S h e e t
 端子機能一覧
・ 端子番号別
XXX_1, XXX_2 のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
端子名
VCC
P50
INT00_0
AIN0_2
SIN3_1
AN22
P51
INT01_0
BIN0_2
SOT3_1
(SDA3_1)
AN23
P52
INT02_0
ZIN0_2
SCK3_1
(SCL3_1)
AN24
P53
SIN6_0
TIOA1_2
INT07_2
P54
SOT6_0
(SDA6_0)
TIOB1_2
INT18_1
P55
SCK6_0
(SCL6_0)
ADTG_1
INT19_1
P56
INT08_2
P30
AIN0_0
TIOB0_1
INT03_2
AN25
1
B1
1
1
2
C1
2
2
3
C2
3
3
4
B3
4
4
5
D1
-
-
6
D2
-
-
7
D3
-
-
8
E1
-
-
9
E2
5
-
16
CONFIDENTIAL
入出力
回路形式
端子状態
形式
-
F
N
F
N
F
N
E
L
E
L
E
L
E
L
F
N
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
10
E3
6
-
11
G1
7
-
12
G2
8
-
13
G3
9
5
14
H1
10
6
15
H2
11
7
16
H3
12
8
17
J1
13
9
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
端子名
P31
BIN0_0
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
AN26
P32
ZIN0_0
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
P33
INT04_0
TIOB3_1
SIN6_1
ADTG_6
P39
DTTI0X_0
INT06_0
ADTG_2
P3A
RTO00_0
(PPG00_0)
TIOA0_1
INT07_0
SUBOUT_2
RTCCO_2
P3B
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
INT18_2
P3D
RTO03_0
(PPG02_0)
TIOA3_1
入出力 端子状態
回路形式
形式
F
N
E
L
E
L
E
L
G
L
G
K
G
L
G
K
17
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
18
J2
14
10
19
J4
15
11
20
L1
16
12
21
L5
-
-
22
K5
-
-
23
24
25
L2
L4
K1
17
18
13
14
26
L3
19
15
27
K3
20
16
28
K4
21
17
29
J5
-
-
18
30
K6
22
-
19
31
J6
23
-
18
CONFIDENTIAL
端子名
P3E
RTO04_0
(PPG04_0)
TIOA4_1
INT19_2
P3F
RTO05_0
(PPG04_0)
TIOA5_1
VSS
P44
TIOA4_0
INT10_0
P45
TIOA5_0
INT11_0
C
VSS
VCC
P46
X0A
P47
X1A
INITX
P48
INT14_1
SIN3_2
P49
TIOB0_0
INT20_1
DA0_0
SOT3_2
(SDA3_2)
AIN0_1
P4A
TIOB1_0
INT21_1
DA1_0
SCK3_2
(SCL3_2)
BIN0_1
入出力 端子状態
回路形式
形式
G
L
G
K
G
L
G
L
-
D
F
D
G
B
C
E
L
L
L
L
L
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
32
L7
24
-
33
K7
25
-
34
J7
26
-
35
K8
27
-
36
K9
28
20
37
L8
29
21
38
L9
30
22
39
L10
31
23
40
41
L11
K11
32
33
24
-
42
J11
34
25
43
J10
35
26
44
J8
36
27
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
端子名
P4B
TIOB2_0
INT22_1
IGTRG_0
ZIN0_1
P4C
TIOB3_0
SCK7_1
(SCL7_1)
INT12_0
AIN1_2
P4D
TIOB4_0
SOT7_1
(SDA7_1)
INT13_0
BIN1_2
P4E
TIOB5_0
INT06_2
SIN7_1
ZIN1_2
MD1
PE0
MD0
X0
PE2
X1
PE3
VSS
VCC
P10
AN00
P11
AN01
SIN1_1
INT02_1
RX1_2
FRCK0_2
WKUP1
P12
AN02
SOT1_1
(SDA1_1)
TX1_2
IC00_2
入出力
回路形式
端子状態
形式
E
L
I*
L
I*
L
I*
L
C
E
K
D
A
A
A
B
-
F
M
F
N
F
M
19
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
端子名
AVSS
P14
AN04
INT03_1
IC02_2
SIN0_1
P15
AN05
IC03_2
SOT0_1
(SDA0_1)
INT14_0
P16
AN06
SCK0_1
(SCL0_1)
INT15_0
P17
AN07
SIN2_2
INT04_1
AVCC
AVRH
AVRL
P18
AN08
SOT2_2
(SDA2_2)
P19
AN09
SCK2_2
(SCL2_2)
P1A
AN10
SIN4_1
INT05_1
IC00_1
45
H10
37
28
46
H9
38
29
47
G10
39
30
48
G9
-
-
49
F10
40
-
50
51
52
H11
F11
G11
41
42
43
31
32
33
53
F9
44
-
54
E11
45
-
55
E10
-
-
20
CONFIDENTIAL
入出力
回路形式
端子状態
形式
-
-
F
N
F
N
F
N
F
N
-
F
M
F
M
F
N
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
56
E9
-
-
57
D10
46
34
58
D9
47
35
-
-
59
C11
48
36
60
C10
-
-
61
A10
49
37
62
B9
50
38
63
B11
51
39
64
A9
52
40
65
B8
53
41
66
A8
-
-
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
端子名
P1B
AN11
SOT4_1
(SDA4_1)
IC01_1
INT20_2
P23
SCK0_0
(SCL0_0)
TIOA7_1
AN12
P22
SOT0_0
(SDA0_0)
TIOB7_1
AN13
ZIN1_1
P21
SIN0_0
INT06_1
WKUP2
BIN1_1
AN14
P20
INT05_0
CROUT_0
AIN1_1
P00
TRSTX
P01
TCK
SWCLK
P02
TDI
P03
TMS
SWDIO
P04
TDO
SWO
P07
ADTG_0
INT23_1
入出力
回路形式
端子状態
形式
F
N
F
M
F
M
F
N
E
N
E
J
E
J
E
J
E
J
E
J
E
L
21
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
67
C8
54
-
68
C7
55
-
69
B7
56
-
70
B6
-
-
71
C6
-
-
72
A6
57
42
73
B5
-
-
74
C5
58
-
75
B4
59
43
22
CONFIDENTIAL
端子名
P0A
SIN4_0
INT00_2
AN15
P0B
SOT4_0
(SDA4_0)
TIOB6_1
AN16
INT18_0
P0C
SCK4_0
(SCL4_0)
TIOA6_1
INT19_0
AN17
P0D
RTS4_0
TIOA3_2
INT20_0
P0E
CTS4_0
TIOB3_2
INT21_0
P0F
NMIX
SUBOUT_0
CROUT_1
RTCCO_0
WKUP0
AN18
P63
INT03_0
P62
SCK5_0
(SCL5_0)
ADTG_3
AN19
P61
SOT5_0
(SDA5_0)
TIOB2_2
UHCONX
DTTI0X_2
AN20
入出力
回路形式
端子状態
形式
J*
N
J*
N
J*
N
E
L
E
L
F
I
E
L
F
M
F
M
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
LQFP-80
端子番号
LQFP-64
BGA-96
QFN-64
LQFP-48
QFN-48
端子名
76
C4
60
44
77
A4
61
45
78
A3
62
46
79
A2
63
47
64
48
P60
SIN5_0
TIOA2_2
INT15_1
WKUP3
IGTRG_1
AN21
USBVCC
P80
UDM0
INT16_1
P81
UDP0
INT17_1
VSS
-
-
VSS
80
A1
A5, A7, A11,
B2, B10, C3,
C9, F1, F2,
F3, J3, J9,
K2, K10, L6
*: 5 V トレラント I/O
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
入出力 端子状態
回路形式
形式
J*
N
H
H
H
H
-
-
23
D a t a S h e e t
・ 端子機能別
XXX_1, XXX_2 のように、「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)によって利用する端子名を選択してください。
端子番号
端子機能
端子名
ADC
ADTG_0
ADTG_1
ADTG_2
ADTG_3
ADTG_6
AN00
AN01
AN02
AN04
AN05
AN06
AN07
AN08
AN09
AN10
AN11
AN12
AN13
AN14
AN15
AN16
AN17
AN18
AN19
AN20
AN21
AN22
AN23
AN24
AN25
AN26
24
CONFIDENTIAL
機能説明
A/D コンバータ
外部トリガ入力端子
A/D コンバータ
アナログ入力端子。
ANxx は ADC ch.xx を示します。
LQFP-80 BGA-96
66
7
13
74
12
42
43
44
46
47
48
49
53
54
55
56
57
58
59
67
68
69
72
74
75
76
2
3
4
9
10
A8
D3
G3
C5
G2
J11
J10
J8
H9
G10
G9
F10
F9
E11
E10
E9
D10
D9
C11
C8
C7
B7
A6
C5
B4
C4
C1
C2
B3
E2
E3
LQFP-64 LQFP-48
QFN-64 QFN-48
9
5
58
8
34
25
35
26
36
27
38
29
39
30
40
44
45
46
34
47
35
48
36
54
55
56
57
42
58
59
43
60
44
2
2
3
3
4
4
5
6
-
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
端子番号
端子機能
端子名
ベース
タイマ 0
TIOA0_1
TIOB0_0
TIOB0_1
TIOA1_1
TIOA1_2
TIOB1_0
TIOB1_1
TIOB1_2
TIOA2_1
TIOA2_2
TIOB2_0
TIOB2_1
TIOB2_2
TIOA3_1
TIOA3_2
TIOB3_0
TIOB3_1
TIOB3_2
TIOA4_0
TIOA4_1
TIOB4_0
TIOA5_0
TIOA5_1
TIOB5_0
TIOA6_1
TIOB6_1
TIOA7_1
TIOB7_1
ベース
タイマ 1
ベース
タイマ 2
ベース
タイマ 3
ベース
タイマ 4
ベース
タイマ 5
ベース
タイマ 6
ベース
タイマ 7
デバッガ
SWCLK
SWDIO
SWO
TCK
TDI
TDO
TMS
TRSTX
機能説明
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
ベースタイマ ch.5 の TIOA 端子
ベースタイマ ch.5 の TIOB 端子
ベースタイマ ch.6 の TIOA 端子
ベースタイマ ch.6 の TIOB 端子
ベースタイマ ch.7 の TIOA 端子
ベースタイマ ch.7 の TIOB 端子
シリアルワイヤ
デバッグインタフェース
クロック入力端子
シリアルワイヤ
デバッグインタフェース
データ入出力端子
シリアルワイヤビューワ出力端子
J-TAG テストクロック入力端子
J-TAG テストデータ入力端子
J-TAG デバッグデータ出力端子
J-TAG テストモード状態入出力端子
J-TAG テストリセット入力端子
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
10
6
22
18
5
11
7
23
19
6
12
8
60
44
24
7
59
43
13
9
25
8
14
10
26
15
11
27
56
55
46
34
47
35
14
30
9
15
5
31
10
6
16
76
32
11
75
17
70
33
12
71
21
18
34
22
19
35
69
68
57
58
H1
K6
E2
H2
D1
J6
E3
D2
H3
C4
L7
G1
B4
J1
B6
K7
G2
C6
L5
J2
J7
K5
J4
K8
B7
C7
D10
D9
62
B9
50
38
64
A9
52
40
65
62
63
65
64
61
B8
B9
B11
B8
A9
A10
53
50
51
53
52
49
41
38
39
41
40
37
25
D a t a S h e e t
端子番号
端子機能
端子名
外部割込み
INT00_0
INT00_2
INT01_0
INT02_0
INT02_1
INT03_0
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_0
INT05_1
INT05_2
INT06_0
INT06_1
INT06_2
INT07_0
INT07_2
INT08_2
INT10_0
INT11_0
INT12_0
INT13_0
INT14_0
INT14_1
INT15_0
INT15_1
INT16_1
INT17_1
INT18_0
INT18_1
INT18_2
INT19_0
INT19_1
INT19_2
INT20_0
INT20_1
INT20_2
INT21_0
INT21_1
INT22_1
INT23_1
NMIX
26
CONFIDENTIAL
機能説明
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 07 の入力端子
外部割込み要求 08 の入力端子
外部割込み要求 10 の入力端子
外部割込み要求 11 の入力端子
外部割込み要求 12 の入力端子
外部割込み要求 13 の入力端子
外部割込み要求 14 の入力端子
外部割込み要求 15 の入力端子
外部割込み要求 16 の入力端子
外部割込み要求 17 の入力端子
外部割込み要求 18 の入力端子
外部割込み要求 19 の入力端子
外部割込み要求 20 の入力端子
外部割込み要求 21 の入力端子
外部割込み要求 22 の入力端子
外部割込み要求 23 の入力端子
ノンマスカブル割込み入力端子
LQFP-80 BGA-96
2
67
3
4
43
73
46
9
12
49
10
60
55
11
13
59
35
14
5
8
21
22
33
34
47
29
48
76
78
79
68
6
16
59
7
18
70
30
56
71
31
32
66
72
C1
C8
C2
B3
J10
B5
H9
E2
G2
F10
E3
P20
E10
G1
G3
C11
K8
H1
D1
E1
L5
K5
K7
J7
G10
J5
G9
C4
A3
A2
C7
D2
H3
C11
D3
J2
B6
K6
E9
C6
J6
L7
A8
A6
LQFP-64 LQFP-48
QFN-64 QFN-48
2
2
54
3
3
4
4
35
26
38
29
5
8
40
6
7
9
5
48
36
27
10
6
25
26
39
30
60
44
62
46
63
47
55
12
8
56
14
10
22
18
23
19
24
57
42
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
端子番号
端子機能
端子名
GPIO
P00
P01
P02
P03
P04
P07
P0A
P0B
P0C
P0D
P0E
P0F
P10
P11
P12
P14
P15
P16
P17
P18
P19
P1A
P1B
P20
P21
P22
P23
機能説明
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
LQFP-80 BGA-96
61
62
63
64
65
66
67
68
69
70
71
72
42
43
44
46
47
48
49
53
54
55
56
60
59
58
57
A10
B9
B11
A9
B8
A8
C8
C7
B7
B6
C6
A6
J11
J10
J8
H9
G10
G9
F10
F9
E11
E10
E9
C10
C11
D9
D10
LQFP-64 LQFP-48
QFN-64 QFN-48
49
37
50
38
51
39
52
40
53
41
54
55
56
57
42
34
25
35
26
36
27
38
29
39
30
40
44
45
48
36
47
35
46
34
27
D a t a S h e e t
端子番号
端子機能
端子名
GPIO
P30
P31
P32
P33
P39
P3A
P3B
P3C
P3D
P3E
P3F
P44
P45
P46
P47
P48
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P53
P54
P55
P56
P60
P61
P62
P63
P80
P81
PE0
PE2
PE3
28
CONFIDENTIAL
機能説明
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
LQFP-80 BGA-96
9
10
11
12
13
14
15
16
17
18
19
21
22
26
27
29
30
31
32
33
34
35
2
3
4
5
6
7
8
76
75
74
73
78
79
36
38
39
E2
E3
G1
G2
G3
H1
H2
H3
J1
J2
J4
L5
K5
L3
K3
J5
K6
J6
L7
K7
J7
K8
C1
C2
B3
D1
D2
D3
E1
C4
B4
C5
B5
A3
A2
K9
L9
L10
LQFP-64 LQFP-48
QFN-64 QFN-48
5
6
7
8
9
5
10
6
11
7
12
8
13
9
14
10
15
11
19
15
20
16
22
18
23
19
24
25
26
27
2
2
3
3
4
4
60
44
59
43
58
62
46
63
47
28
20
30
22
31
23
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
マルチ
ファンク
ション
シリアル
0
SIN0_0
SIN0_1
マルチファンクションシリアル
インタフェース ch.0 の入力端子
マルチファンクションシリアル
インタフェース ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT0
として、I2C 端子(動作モード 4)とし
て使用するときは SDA0 として機
能します。
マルチファンクションシリアル
インタフェース ch.0 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK0 として、I2C 端
子(動作モード 4)として使用すると
きは SCL0 として機能します。
マルチファンクションシリアル
インタフェース ch.1 の入力端子
マルチファンクションシリアル
インタフェース ch.1 の出力端子。
UART/LIN 端子(動作モード 0,1,3)と
して使用するときは SOT1 として機
能します。
マルチファンクションシリアル
インタフェース ch.2 の入力端子
マルチファンクションシリアル
インタフェース ch.2 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT2
として、I2C 端子(動作モード 4)とし
て使用するときは SDA2 として機
能します。
マルチファンクションシリアル
インタフェース ch.2 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK2 として、I2C 端
子(動作モード 4)として使用すると
きは SCL2 として機能します。
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
マルチ
ファンク
ション
シリアル
1
マルチ
ファンク
ション
シリアル
2
SIN1_1
SOT1_1
(SDA1_1)
SIN2_2
SOT2_2
(SDA2_2)
SCK2_2
(SCL2_2)
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
48
36
38
29
59
46
C11
H9
58
D9
47
35
47
G10
39
30
57
D10
46
34
48
G9
-
-
43
J10
35
26
44
J8
36
27
49
F10
40
-
53
F9
44
-
54
E11
45
-
29
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
マルチ
ファンク
ション
シリアル
3
SIN3_1
SIN3_2
マルチファンクションシリアル
インタフェース ch.3 の入力端子
マルチファンクションシリアル
インタフェース ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT3
として、I2C 端子(動作モード 4)とし
て使用するときは SDA3 として機
能します。
マルチファンクションシリアル
インタフェース ch.3 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK3 として、I2C 端
子(動作モード 4)として使用すると
きは SCL3 として機能します。
マルチファンクションシリアル
インタフェース ch.4 の入力端子
マルチファンクションシリアル
インタフェース ch.4 の出力端子。
UART/CSIO/LIN 端子(動作モード 0
～3)として使用するときは SOT4 と
して、I2C 端子(動作モード 4)として
使用するときは SDA4 として機能
します。
マルチファンクションシリアル
インタフェース ch.4 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK4 として、I2C 端
子(動作モード 4)として使用すると
きは SCL4 として機能します。
マルチファンクションシリアル
インタフェース ch.4 の RTS 出力端
子
マルチファンクションシリアル
インタフェース ch.4 の CTS 入力端
子
SOT3_1
(SDA3_1)
SOT3_2
(SDA3_2)
SCK3_1
(SCL3_1)
SCK3_2
(SCL3_2)
マルチ
ファンク
ション
シリアル
4
SIN4_0
SIN4_1
SOT4_0
(SDA4_0)
SOT4_1
(SDA4_1)
SCK4_0
(SCL4_0)
RTS4_0
CTS4_0
30
CONFIDENTIAL
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
2
2
-
2
29
C1
J5
3
C2
3
3
30
K6
-
-
4
B3
4
4
31
J6
-
-
67
55
C8
E10
54
-
-
68
C7
55
-
56
E9
-
-
69
B7
56
-
70
B6
-
-
71
C6
-
-
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
端子番号
端子機能
マルチ
ファンク
ション
シリアル
5
端子名
SIN5_0
SOT5_0
(SDA5_0)
SCK5_0
(SCL5_0)
マルチ
ファンク
ション
シリアル
6
SIN6_0
SIN6_1
SOT6_0
(SDA6_0)
SOT6_1
(SDA6_1)
SCK6_0
(SCL6_0)
SCK6_1
(SCL6_1)
マルチ
ファンク
ション
シリアル
7
SIN7_1
SOT7_1
(SDA7_1)
SCK7_1
(SCL7_1)
機能説明
マルチファンクションシリアル
インタフェース ch.5 の入力端子
マルチファンクションシリアル
インタフェース ch.5 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT5
として、I2C 端子(動作モード 4)とし
て使用するときは SDA5 として機
能します。
マルチファンクションシリアル
インタフェース ch.5 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK5 として、I2C 端
子(動作モード 4)として使用すると
きは SCL5 として機能します。
マルチファンクションシリアル
インタフェース ch.6 の入力端子
マルチファンクションシリアル
インタフェース ch.6 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT6
として、I2C 端子(動作モード 4)とし
て使用するときは SDA6 として機
能します。
マルチファンクションシリアル
インタフェース ch.6 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK6 として、I2C 端
子(動作モード 4)として使用すると
きは SCL6 として機能します。
マルチファンクションシリアル
インタフェース ch.7 の入力端子
マルチファンクションシリアル
インタフェース ch.7 の出力端子。
UART/CSIO/LIN 端子(動作モード
0～3)として使用するときは SOT7
として、I2C 端子(動作モード 4)とし
て使用するときは SDA7 として機
能します。
マルチファンクションシリアル
インタフェース ch.7 のクロック I/O
端子。
CSIO 端子(動作モード 2)として使
用するときは SCK7 として、I2C 端
子(動作モード 4)として使用すると
きは SCL7 として機能します。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
76
C4
60
44
75
B4
59
43
74
C5
58
-
5
12
D1
G2
8
-
6
D2
-
-
11
G1
7
-
7
D3
-
-
10
E3
6
-
35
K8
27
-
34
J7
26
-
33
K7
25
-
31
D a t a S h e e t
端子番号
端子機能
端子名
機能説明
多機能
タイマ 0
DTTI0X_0
多機能タイマ 0 の RTO00～RTO05
出力を制御する波形ジェネレータ
の入力信号
16 ビットフリーランタイマ ch.0 の
外部クロック入力端子
DTTI0X_2
FRCK0_2
IC00_1
IC00_2
IC01_1
IC02_2
IC03_2
RTO00_0
(PPG00_0)
RTO01_0
(PPG00_0)
RTO02_0
(PPG02_0)
RTO03_0
(PPG02_0)
RTO04_0
(PPG04_0)
RTO05_0
(PPG04_0)
IGTRG_0
IGTRG_1
32
CONFIDENTIAL
多機能タイマ 0 の 16 ビットイン
プットキャプチャの入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 0 の波形ジェネレー
タ出力端子。
PPG0 出力モードで使用するとき
は、PPG00 として機能します。
多機能タイマ 0 の波形ジェネレー
タ出力端子。
PPG0 出力モードで使用するとき
は、PPG00 として機能します。
多機能タイマ 0 の波形ジェネレー
タ出力端子。
PPG0 出力モードで使用するとき
は、PPG02 として機能します。
多機能タイマ 0 の波形ジェネレー
タ出力端子。
PPG0 出力モードで使用するとき
は、PPG02 として機能します。
多機能タイマ 0 の波形ジェネレー
タ出力端子。
PPG0 出力モードで使用するとき
は、PPG04 として機能します。
多機能タイマ 0 の波形ジェネレー
タ出力端子。
PPG0 出力モードで使用するとき
は、PPG04 として機能します。
PPGIGBT モード外部トリガ入力端
子
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
13
G3
9
5
75
B4
59
43
43
J10
35
26
55
44
56
46
47
E10
J8
E9
H9
G10
36
38
39
27
29
30
14
H1
10
6
15
H2
11
7
16
H3
12
8
17
J1
13
9
18
J2
14
10
19
J4
15
11
32
76
L7
C4
24
60
44
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
端子番号
端子機能
端子名
クアッド
カウンタ
0
AIN0_0
AIN0_1
AIN0_2
BIN0_0
BIN0_1
BIN0_2
ZIN0_0
ZIN0_1
ZIN0_2
AIN1_1
AIN1_2
BIN1_1
BIN1_2
ZIN1_1
ZIN1_2
クアッド
カウンタ
1
USB
UDM0
UDP0
UHCONX
CAN
TX1_2
RX1_2
リアル
タイム
クロック
低消費
電力
モード
RTCCO_0
RTCCO_2
SUBOUT_0
SUBOUT_2
WKUP0
WKUP1
WKUP2
WKUP3
DAC
DA0
DA1
RESET
INITX
機能説明
QPRC ch.0 の AIN 入力端子
QPRC ch.0 の BIN 入力端子
QPRC ch.0 の ZIN 入力端子
QPRC ch.1 の AIN 入力端子
QPRC ch.1 の BIN 入力端子
QPRC ch.1 の ZIN 入力端子
USB ファンクション/ホストの
D - 端子
USB ファンクション/ホストの
D + 端子
USB 外部プルアップ制御端子
CAN インタフェースの TX 出力端
子
CAN インタフェースの RX 入力端
子
リアルタイムクロックの 0.5 秒パル
ス出力端子
サブクロック出力端子
ディープスタンバイモード復帰信号
入力端子 0
ディープスタンバイモード復帰信号
入力端子 1
ディープスタンバイモード復帰信号
入力端子 2
ディープスタンバイモード復帰信号
入力端子 3
D/A コンバータ ch.0 のアナログ出
力端子
D/A コンバータ ch.1 のアナログ出
力端子
外部リセット入力端子。
INITX="L"のとき、リセットが有効
です。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
5
22
2
2
6
23
3
3
7
24
4
4
25
26
27
-
9
30
2
10
31
3
11
32
4
60
33
59
34
58
35
E2
K6
C1
E3
J6
C2
G1
L7
B3
C10
K7
C11
J7
D9
K8
78
A3
62
46
79
A2
63
47
75
B4
59
43
44
J8
36
27
43
J10
35
26
72
14
72
14
A6
H1
A6
H1
57
10
57
10
42
6
42
6
72
A6
57
42
43
J10
35
26
59
C11
48
36
76
C4
60
44
30
K6
22
18
31
J6
23
19
28
K4
21
17
33
D a t a S h e e t
端子番号
端子機能
端子名
Mode
MD0
MD1
POWER
GND
CLOCK
Analog
POWER
VCC
VCC
VCC
USBVCC
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
X0
X0A
X1
X1A
CROUT_0
CROUT_1
AVCC
AVRH
Analog
GND
AVSS
AVRL
C 端子
34
CONFIDENTIAL
C
機能説明
モード 0 端子。
通常動作時は、MD0="L"を入力して
ください。フラッシュメモリのシリ
アル書込み時は、MD0="H"を入力し
てください。
モード 1 端子。
フラッシュメモリのシリアル書込み
時は、MD1="L"を入力してください。
電源端子
電源端子
電源端子
USB I/O のための 3.3V 電源供給ポート
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
GND 端子
メインクロック(発振)入力端子
サブクロック(発振)入力端子
メインクロック(発振)I/O 端子
サブクロック(発振)I/O 端子
内蔵高速 CR 発振クロック出力ポート
A/D コンバータ,D/A コンバータのア
ナログ電源端子
A/D コンバータのアナログ基準電
圧入力端子
A/D コンバータ,D/A コンバータの
GND 端子
A/D コンバータのアナログ基準電
圧入力端子
電源安定化容量端子
LQFP-80 BGA-96
LQFP-64 LQFP-48
QFN-64 QFN-48
37
L8
29
21
36
K9
28
20
1
25
41
77
20
24
40
80
38
26
39
27
60
72
B1
K1
K11
A4
F1
F2
F3
B2
L1
K2
J3
L6
L4
L11
K10
J9
B10
C9
D11
A11
A7
C3
A5
A1
L9
L3
L10
K3
C10
A6
1
18
33
61
16
32
64
30
19
31
20
57
1
14
45
12
24
48
22
15
23
16
42
50
H11
41
31
51
F11
42
32
45
H10
37
28
52
G11
43
33
23
L2
17
13
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 入出力回路形式
分類
回路
備考
メイン発振/GPIO 切換え可能
A
メイン発振機能選択時
・ 発振帰還抵抗 : 約 1 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1
N-ch
Digital output
R
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Pull-up resistor control
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗: 約 50 kΩ
B
Pull-up resistor
Digital input
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
35
D a t a S h e e t
分類
回路
備考
・ オープンドレイン出力
・ CMOS レベルヒステリシ
ス入力
C
Digital input
Digital output
N-ch
サブ発振/GPIO 切換え可能
D
サブ発振機能選択時
・ 発振帰還抵抗: 約 5 MΩ
・ スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
36
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
分類
回路
備考
E
P-ch
P-ch
N-ch
Digital output
Digital output
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
・ +B 入力可
Pull-up resistor control
Digital input
Standby mode control
F
P-ch
P-ch
N-ch
R
Digital output
Digital output
Pull-up resistor control
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
・ +B 入力可
Digital input
Standby mode control
Analog input
Input control
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
37
D a t a S h e e t
分類
回路
備考
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -12 mA, IOL = 12 mA
・ +B 入力可
G
P-ch
P-ch
Digital output
N-ch
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
USB IO/GPIO 切換え可能
H
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
USB IO 機能選択時
・ 高速, 低速制御
GPIO Digital input circuit control
UDP output
UDP0/P81
USB Full-speed/Low-speed control
UDP input
Differential
UDM0/P80
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ スタンバイ制御あり
Differential input
USB/GPIO select
UDM input
UDM output
USB Digital input/output direction
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
38
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
分類
回路
備考
I
P-ch
P-ch
N-ch
Digital output
Digital output
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 5 V トレラント
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
・ PZR レジスタ制御可能
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
Pull-up resistor control
Digital input
Standby mode Control
J
P-ch
P-ch
N-ch
R
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・ 入力制御あり
・ アナログ入力
Digital output
・ 5 V トレラント
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Digital output
・ PZR レジスタ制御可能
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
Pull-up resistor control
す。
Digital input
Standby mode control
Analog input
Input control
CMOS レベルヒステリシス入
力
K
Mode input
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
39
D a t a S h e e t
分類
回路
備考
L
P-ch
R
P-ch
Digital output
N-ch
Digital output
・ CMOS レベル出力
・ CMOS レベルヒステリシ
ス入力
・ 入力制御あり
・ アナログ出力
・ プルアップ抵抗制御あり
・ スタンバイ制御あり
・ プルアップ抵抗: 約 50 kΩ
・ IOH = -4 mA, IOL = 4 mA
Pull-up resistor control
Digital input
Standby mode Control
Analog output
40
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1.
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
・ 絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
・ 推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記
載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
・ 端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著し
い場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止
してください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大
電流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このよ
うな接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場
合があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
・ ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ
等にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
41
D a t a S h e e t
・ 安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
・ フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計,
過電流防止設計, 誤動作防止設計などの安全設計をお願いします。
・ 用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2.
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
・ リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、は
んだ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。
当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
・ 表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
・ 鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
42
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・ 半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温
度変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～
30°C で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨
いたします。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に
入れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・ ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
・ 静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにして
ください。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
43
D a t a S h e e t
3.
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不
具合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお
願いします。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因と
なることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策に
ついてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならな
いでください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがありま
す。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
44
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 デバイス使用上の注意
・ 電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するために
デバイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレ
ベルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそ
れらすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り
低インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子と GND 端子の間、AVCC 端子と AVSS 端子の間、AVRH
端子と AVRL 端子の間に 0.1μF 程度のセラミックコンデンサをバイパスコンデンサとして接続す
ることをお勧めします。
・ 電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピークピー
ク値) を推奨動作条件内の 10%以内にしてください。かつ電源切り換えによる瞬間変動の過渡変
動率は 0.1V/μs 以下にしてください。
・ 水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A
端子および水晶振動子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した
動作を期待できますので、強くお勧めします。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
・ サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回
路となっています。安定した発振をさせるためサブクロック用水晶振動子には、以下の条件を満
たす水晶振動子の使用を推奨します。
・ 表面実装タイプ
サイズ :3.2 mm × 1.5 mm 以上
負荷容量:6 pF～7 pF 程度
・ リードタイプ
負荷容量: 6 pF～7 pF 程度
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
45
D a t a S h e e t
・ 外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に
設定し、X0 端子にクロックを入力してください。X1(PE3)端子は汎用 I/O ポートとして使用でき
ます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック
入力に設定し、X0A 端子にクロックを入力してください。X1A(P47)端子は汎用 I/O ポートとして
使用できます。
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力
に設定
汎用 I/O ポートと
して使用可能
X1(PE3), X1A(P47)
・ マルチファンクションシリアル端子を I2C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子もほかの端子と同様に、デバイスの電気的特性
を守り、電源をオフにしたまま外部 I2C バスシステムへ接続しないでください。
・ C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平
滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度
の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
・ モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書
換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンをする場
合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プルアップま
たはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子また
は VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を
設計してください。
46
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・ 電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータおよび D/A コンバータを使用しない場合でも、AVCC = VCC レベル,
AVSS = VSS レベルに接続してください。
投入時 : VCC → USBVCC
VCC → AVCC → AVRH
切断時 : USBVCC → VCC
AVRH → AVCC → VCC
・ シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
・ メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトや
メモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的
特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってくださ
い。
・ 5 V トレラント I/O のプルアップ機能について
5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力しないでください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
47
D a t a S h e e t
 ブロックダイヤグラム
MB9BF521K/L/M, F522K/L/M, F524K/L/M
TRSTX,TCK,
TDI,TMS
TDO
SRAM0
8/16 Kbytes
SWJ-DP
ROM Table
Multi-layer AHB (Max 72MHz)
Cortex-M3　Core I
@72MHz(Max)
D
NVIC
Sys
AHB-APB Bridge:
APB0(Max 40MHz)
Dual-Timer
WatchDog Timer
(Software)
Clock Reset
Generator
INITX
WatchDog Timer
(Hardware)
SRAM1
8/16 Kbytes
On-Chip Flash
64+32 Kbytes/
128+32 Kbytes/
256+32 Kbytes
Flash I/F
Security
USB2.0 PHY
(Host/
Func)
USBVCC
UDP0/UDM0
UHCONX
DMAC
8ch.
CSV
CLK
Main
Osc
Sub
Osc
PLL
CR
4MHz
Source Clock
AHB-AHB
Bridge
X0
X1
X0A
X1A
CR
100kHz
CROUT
CAN Prescaler
Unit 1
USB Clock Ctrl
10-bit D/A Converter
2units
LVD Ctrl
LVD
IRQ-Monitor
Regulator
Base Timer
16-bit 8ch./
32-bit 4ch.
ADTGx
TIOAx
TIOBx
AINx
BINx
ZINx
QPRC
2ch.
A/D Activation
Compare 2ch.
IC0x
FRCKx
16-bit Input Capture
4ch.
16-bit Free-run Timer
3ch.
16-bit Output
Compare 6ch.
DTTI0X
RTO0x
IGTRG_x
Waveform Generator
3ch.
16-bit PPG
3ch.
Multi-function Timer
AHB-APB Bridge : APB2 (Max 40MHz)
Unit 0
ANxx
DAx
TX1_2,
RX1_2
12-bit A/D Converter
AHB-APB Bridge : APB1 (Max 40MHz)
AVCC,
AVSS,
AVRH,
AVRL
CAN
PLL
Power-On
Reset
C
CRC
Accelerator
RTCCO_x,
SUBOUT_x
Real-Time Colck
Watch Counter
External Interrupt
Controller
16-pin + NMI
INTx
NMIX
MD0,
MD1
MODE-Ctrl
Deep Standby Ctrl
WKUPx
P0x,
P1x,
GPIO
PIN-Function-Ctrl
・
・
・
PFx
SCKx
Multi-Function Serial I/F
8ch.
(with FIFO ch.0/1/3/4)
HW flow control(ch.4)
SINx
SOTx
CTS4
RTS4
 メモリサイズ
メモリサイズについては、
「品種構成」の「メモリサイズ」を参照してください。
48
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 メモリマップ
 メモリマップ (1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
0x4006_4000
Cortex-M3 Private
Peripherals
0x4006_3000
0x4006_2000
0x4006_1000
0x4006_0000
0x4005_0000
Reserved
0x4004_0000
0x4003_C000
0x4003_B000
0x7000_0000
0x6000_0000
External DeviceArea
Reserved
0x4400_0000
0x4200_0000
0x4000_0000
0x2400_0000
0x2200_0000
0x2008_0000
0x2000_0000
0x1FF8_0000
0x0020_8000
0x0020_0000
メモリサイズの 詳細は
次項の「●メモリマップ
(2)」を参照してくださ
い。
0x0010_4000
0x0010_0000
32Mbytes
Bit band alias
Peripherals
Reserved
32Mbytes
Bit band alias
Reserved
SRAM1
SRAM0
Reserved
Flash(Work area)
Reserved
Security/CR Trim
0x4003_A000
0x4003_9000
0x4003_8000
0x4003_7000
0x4003_6000
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
0x4002_9000
0x4002_8000
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
0x4001_5000
0x4001_3000
0x0000_0000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
Reserved
DMAC
Reserved
USB ch.0
Reserved
RTC
Watch Counter
CRC
MFS
CAN Prescaler
USB Clock Ctrl
LVD/DS mode
Reserved
GPIO
Reserved
Int-Req.Read
EXTI
Reserved
CR Trim
Reserved
D/AC
A/DC
QPRC
Base Timer
PPG
Reserved
0x4002_1000
0x4002_0000
0x4001_6000
Flash(Main area)
CAN ch.1
MFT unit0
Reserved
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
Flash I/F
49
D a t a S h e e t
 メモリマップ (2)
MB9BF524K/L/M
MB9BF522K/L/M
0x2008_0000
MB9BF521K/L/M
0x2008_0000
Reserved
0x2008_0000
Reserved
Reserved
0x2000_4000
0x2000_2000
SRAM1
16Kbytes
0x2000_0000
0x2000_0000
SRAM0
16Kbytes
0x1FFF_E000
0x2000_2000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x2000_0000
0x1FFF_E000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x1FFF_C000
Reserved
Reserved
0x0020_0000
Reserved
0x0010_2000
0x0020_8000
0x0020_0000
Reserved
0x0010_4000
0x0010_0000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
Reserved
0x0010_4000
CR trimming
Security
0x0010_2000
0x0010_0000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
Flash(Work area)
32Kbytes
0x0020_8000
Flash(Work area)
32Kbytes
0x0020_0000
SA7(8KB)
SA6(8KB)
SA5(8KB)
SA4(8KB)
Flash(Work area)
32Kbytes
0x0020_8000
Reserved
0x0010_4000
CR trimming
Security
0x0010_2000
0x0010_0000
CR trimming
Security
Reserved
0x0004_0000
Reserved
SA11(64KB)
0x0002_0000
SA8(48KB)
0x0000_0000
SA3(8KB)
SA2(8KB)
SA8(48KB)
0x0000_0000
SA3(8KB)
SA2(8KB)
0x0001_0000
SA8(48KB)
0x0000_0000
SA3(8KB)
SA2(8KB)
Flash(Main area)
64Kbytes
SA9(64KB)
Flash(Main area)
128Kbytes
SA9(64KB)
Flash(Main area)
256Kbytes
SA10(64KB)
Reserved
Flash (メイン領域)/Flash (ワーク領域)の詳細は、
「MB9AB40N/A40N/340N/140N/150R/MB9B520M/320M/120M シリーズ フラッシュプログラミング
マニュアル」を参照ください。
50
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
 ペリフェラル・アドレスマップ
スタート
エンド
アドレス
アドレス
バス
周辺機能
フラッシュメモリ I/F レジスタ
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ unit0
0x4002_1000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
ベースタイマ
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
0x4002_8000
0x4002_8FFF
D/A コンバータ
0x4002_9000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_57FF
低電圧検出
0x4003_5800
0x4003_5FFF
0x4003_6000
0x4003_6FFF
0x4003_7000
0x4003_7FFF
CAN プリスケーラ
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
0x4003_9000
0x4003_9FFF
CRC
0x4003_A000
0x4003_AFFF
時計カウンタ
0x4003_B000
0x4003_BFFF
RTC
0x4003_C000
0x4003_FFFF
予約
0x4004_0000
0x4004_FFFF
USB ch.0
0x4005_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
0x4006_1000
0x4006_2FFF
0x4006_3000
0x4006_3FFF
CAN ch.1
0x4006_4000
0x41FF_FFFF
予約
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
AHB
APB0
予約
ソフトウェアウォッチドッグタイマ
予約
クアッドカウンタ(QPRC)
APB1
APB2
AHB
A/D コンバータ
ディープスタンバイ制御部
USB クロック生成回路
DMAC レジスタ
予約
51
D a t a S h e e t
 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
・ INITX=0
INITX 端子が"L"レベルの期間です。
・ INITX=1
INITX 端子が"H"レベルの期間です。
・ SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"0"に設定された状態です。
・ SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"1"に設定された状態です。
・ 入力可
入力機能が使用可能な状態です。
・ 内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
・ Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
・ 設定不可
設定できません。
・ 直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
・ アナログ入力可
アナログ入力が許可されています。
・ トレース出力
トレース機能が使用可能な状態です。
・ GPIO 選択
ディープスタンバイモード時、汎用 I/O ポートに切り換わります。
52
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・端子状態一覧表
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
タイマモード，
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
電源安定
INITX=1
SPL=0
SPL=1
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
電源安定
INITX=1
-
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
メイン水晶
発振入力端子/
外部メイン
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
GPIO 選択
外部メイン
クロック入力
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
直前状態 直前状態 直前状態 直前状態 直前状態 直前状態
保持/
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
発振
Hi-Z/
内部入力 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は
"0"固定 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
C
INITX
入力端子
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
D
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
GPIO 選択
Hi-Z/
入力可
GPIO 選択
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
サブ水晶
発振入力端子/
外部サブ
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
A
入力可
入力可
直前状態
保持
入力可
Hi-Z/
内部入力
"0"固定
GPIO 選択
入力可
B
E
F
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
入力可
入力可
入力可
GPIO 選択
入力可
53
D a t a S h e e t
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
GPIO 選択
外部サブ
クロック入力選
択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態 直前状態 直前状態 直前状態 直前状態
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
直前状態
停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は
保持
Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
外部割込み
許可選択時
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
G
GPIO 選択時
H
USB I/O 端子
I
電源安定
INITX=1
‐
タイマモード，
RTC モード
または
ストップモード
状態
設定不可
設定不可
設定不可
アナログ入力
選択時
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
NMIX 選択時
設定不可
設定不可
設定不可
上記以外の
リソース選択時
Hi-Z
GPIO 選択時
JTAG
選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
リソース選択時
K
GPIO 選択時
54
CONFIDENTIAL
送信時は
Hi-Z/
入力可/
受信時は
内部入力
"0"固定
Hi-Z/
入力可/
受信時は
内部入力
"0"固定
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状態
保持
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力不可
Hi-Z/
内部入力
"0"固定/
アナログ
入力不可
Hi-Z/
内部入力
"0"固定/
アナログ
入力不可
WKUP
入力可
Hi-Z/
WKUP
入力可
GPIO 選択
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択時
直前状態
保持
GPIO 選択
Hi-Z/
内部入力
内部入力
Hi-Z/
"0"固定
内部入力 "0"固定
送信時は
入力可
J
Hi-Z/
内部入力
"0"固定
"0"固定
プルアップ/ プルアップ/
入力可
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
GPIO 選択
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
GPIO 選択
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
アナログ出力
選択時
外部割込み
許可選択時
L
タイマモード，
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
*3
設定不可
設定不可
設定不可
直前状態
保持
上記以外の
リソース選択時
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
*4
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
内部入力 内部入力
"0"固定
"0"固定
Hi-Z/
内部入力
"0"固定
GPIO 選択
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
GPIO 選択
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
アナログ入力
選択時
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
M
上記以外の
リソース選択時
GPIO 選択時
アナログ入力
選択時
N
外部割込み
許可選択時
上記以外の
リソース選択時
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状態
保持
設定不可
設定不可
GPIO 選択時
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
内部入力 内部入力
Hi-Z/
"0"固定
内部入力 "0"固定
"0"固定
GPIO 選択
*1: サブタイマモード, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC
モード, ディープスタンバイストップモードは発振が停止します。
*2: ストップモード, ディープスタンバイストップモードは発振が停止します。
*3: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は GPIO 選択/内部入力
"0"固定です。
*4: タイマモード状態は直前状態保持、RTC モードまたはストップモード状態は Hi-Z/内部入力"0"
固定です。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
55
D a t a S h e e t
 電気的特性
1. 絶対最大定格
項目
電源電圧*1 ,*2
電源電圧(USB 用) *1 ,*3
アナログ電源電圧*1 ,*4
アナログ基準電圧*1 ,*4
記号
VCC
USBVCC
AVCC
AVRH
定格値
最小
最大
VSS - 0.5
VSS - 0.5
VSS - 0.5
VSS - 0.5
VSS + 6.5
VSS + 6.5
VSS + 6.5
VSS + 6.5
VCC + 0.5
(≦6.5V)
USBVCC + 0.5
(≦6.5 V)
VSS + 6.5
AVCC + 0.5
(≦6.5 V)
VCC + 0.5
(≦6.5 V)
+2
+20
10
20
39
4
12
16.5
100
50
- 10
- 20
- 39
-4
- 12
- 18
- 100
- 50
300
+ 150
VSS - 0.5
入力電圧*1
VI
VSS - 0.5
VSS - 0.5
アナログ端子入力電圧*1
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
ICLAMP
Σ[ICLAMP]
-2
"L"レベル最大出力電流*5
IOL
-
"L"レベル平均出力電流*6
IOLAV
-
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*5
IOH
-
"H"レベル平均出力電流*6
IOHAV
-
最大クランプ電流
最大総クランプ電流
"L"レベル最大総出力電流
"L"レベル平均総出力電流*7
単位
備考
V
V
V
V
V
USB 端子を除く
V
USB 端子
V
5 V トレラント
V
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mW
°C
*8
*8
4 mA タイプ
12 mA タイプ
USB I/O 兼用
4 mA タイプ
12 mA タイプ
USB I/O 兼用
4 mA タイプ
12 mA タイプ
USB I/O 兼用
4 mA タイプ
12 mA タイプ
USB I/O 兼用
"H"レベル最大総出力電流
∑IOH
7
"H"レベル平均総出力電流*
∑IOHAV
消費電力
PD
保存温度
TSTG
- 55
*1: VSS = AVSS = 0 V を基準にした値です。
*2: VCC は VSS - 0.5 V より低くなってはいけません。
*3: USBVCC は VSS - 0.5 V より低くなってはいけません。
*4: 電源投入時など VCC + 0.5 V を超えてはいけません。
*5: 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*6: 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
*7: 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定しま
す。
56
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
*8:
・ 該当端子については、「端子機能一覧」、「入出力回路形式」を参照してください。
・ 推奨動作条件内でご使用ください。
・ +B 入力は直流電圧(電流)でご使用ください。
・ +B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
・ +B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下に
なるように電流制限抵抗の値を設定してください。
・ 低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダ
イオードを通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及
ぼすことがあります。そのため+B 入力時には Vcc、AVcc の電位が推奨動作条件を超えないよ
うにしてください。
・ 本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行って
いる場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完
全な動作を行うことがあります。
・ 推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
resistor
P-ch
Digital output
+B input (0V~16V)
N-ch
Digital input
R
AVCC
Analog input
<注意事項>
絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は、半導体デバイスを破壊する可能
性があります。したがって、定格を一項目でも超えることのないようご注意ください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
57
D a t a S h e e t
2.
推奨動作条件
(VSS = AVSS = AVRL = 0.0V)
項目
電源電圧
電源電圧(3 V 電源) USB 用
記号
条件
VCC
-
USBVCC
規格値
最小
最大
2.7*4
5.5
3.0
3.6
(≦VCC)
-
AVCC
AVRH
AVRL
CS
-
2.7
2.7
AVSS
1
5.5
(≦VCC)
5.5
AVCC
AVSS
10
TA
-
- 40
+ 105
2.7
アナログ電源電圧
アナログ基準電圧
平滑コンデンサ容量
動作温度
単位
備考
V
*1
V
*2
V
V
V
μF
°C
AVCC=VCC
レギュレータ用*3
*1: P81/UDP0, P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合
*2: P81/UDP0, P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合
*3: 平滑コンデンサの接続方法は、「デバイス使用上の注意」の「・C 端子について」を参照してく
ださい。
*4: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック（メ
イン PLL 使用含む)または内蔵低速 CR での命令実行と低電圧検出のみ動作可能です。
<注意事項>
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、す
べてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超
えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談くださ
い。
58
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
3.
直流規格
(1) 電流規格
(VCC = AVCC = USBVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ +105°C)
項目
記号
端子名
条件
PLL
ランモード
ラン
モード
電流
ICC
高速 CR
ランモード
VCC
スリープ
モード
電流
ICCS
サブ
ランモード
低速 CR
ランモード
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
CPU : 72 MHz,
周辺 : 36 MHz
規格値
単位 備考
標準*3 最大*4
32.5
41
mA
*1, *5
CPU : 72 MHz,
周辺クロック停止
NOP 動作
18
23
mA
*1, *5
CPU/周辺 : 4 MHz*2
2.5
3.4
mA
*1
CPU/周辺 : 32 kHz
110
980
μA
*1, *6
CPU/周辺 : 100 kHz
130
1030
μA
*1
周辺 : 36 MHz
22
28
mA
*1, *5
周辺 : 4 MHz*2
1.6
2.6
mA
*1
周辺 : 32 kHz
96
955
μA
*1, *6
周辺 : 100 kHz
115
975
μA
*1
*1: 全ポート固定時
*2: トリミングにて 4 MHz に設定した場合
*3: TA=+25°C, VCC=5.5 V
*4: TA=+105°C, VCC=5.5 V
*5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
59
D a t a S h e e t
(VCC = AVCC = USBVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
項目
タイマ
モード
電流
記号 端子名
条件
メイン
タイマモード
ICCT
サブ
タイマモード
RTC
モード
電流
ICCR
ストップ
モード
電流
ICCH
RTC
モード
ストップ
モード
VCC
ICCRD
ディープ
スタンバイ
RTC モード
ディープ
スタンバイ
モード
電流
ICCHD
ディープ
スタンバイ
ストップ
モード
TA = + 25°C,
LVD off 時
TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = + 105°C,
LVD off 時
TA = + 25°C,
LVD off 時
TA = +105°C,
LVD off 時
TA = + 25°C,
LVD off 時,
RAM off 時
TA = + 25°C,
LVD off 時,
RAM on 時
TA = + 105°C,
LVD off 時,
RAM off 時
TA = + 105°C,
LVD off 時,
RAM on 時
TA = + 25°C,
LVD off 時,
RAM off 時
TA = + 25°C,
LVD off 時,
RAM on 時
TA = + 105°C,
LVD off 時,
RAM off 時
TA = + 105°C,
LVD off 時,
RAM on 時
規格値
単位
標準*2 最大*2
備考
4.1
4.8
mA
*1, *4
-
5.4
mA
*1, *4
17
66
μA
*1, *5
-
835
μA
*1, *5
15
61
μA
*1, *5
-
680
μA
*1, *5
14
53
μA
*1
-
600
μA
*1
2.2
11
μA
*1, *3, *5
6.2
23
μA
*1, *3, *5
-
155
μA
*1, *3, *5
-
215
μA
*1, *3, *5
1.6
9.6
μA
*1, *3
5.6
22
μA
*1, *3
-
150
μA
*1, *3
210
μA
*1, *3
*1: 全ポート固定時
*2: VCC=5.5 V
*3: RAM 保持設定はオンチップ SRAM のみに適用
*4: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*5: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
60
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・低電圧検出回路(LVD)電流
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
低電圧検出回路
(LVD)
電源電流
記号
ICCLVD
端子名
規格値
標準
最大
条件
単位
備考
リセット発生用
動作時
0.13
0.3
μA
未検出時
割込み発生用
動作時
0.13
0.3
μA
未検出時
VCC
・フラッシュメモリ電流
(VCC = 2.7V～5.5V, VSS = 0V, TA = - 40°C～+ 105°C)
項目
記号
端子名
条件
規格値
標準
最大
単位
備考
フラッシュメモリ
書込み/
ICCFLASH
VCC
9.5
11.2
mA
*
書込み/消去電流
消去時
*: フラッシュメモリへ書込みまたは消去するときは、電源電流(ICC)にフラッシュメモリ書込み/消去
電流(ICCFLASH)が加算されます。
・A/D コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
電源電流
基準電源電流
記号
端子名
ICCAD
AVCC
ICCAVRH
AVRH
条件
A/D 1unit 動作時
A/D 停止時
A/D 1unit 動作時
AVRH=5.5 V
A/D 停止時
規格値
標準
最大
単位
0.69
0.25
0.90
25.84
mA
μA
1.1
1.97
mA
0.2
3.4
μA
備考
・D/A コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 105°C)
項目
電源電流*1
記号
IDDA*2
端子名
条件
AVCC
D/A 1unit 動作時
AVCC=3.3 V
D/A 1unit 動作時
AVCC=5.0 V
D/A 停止時
IDSA
規格値
単位
最小 標準 最大
250
315
380
μA
380
475
580
μA
-
-
16
μA
備考
*1: 無負荷時
*2: 0x200 設定時に電流最大
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
61
D a t a S h e e t
(2) 端子特性
(VCC = USBVCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
項目
"H"レベル
入力電圧
(ヒステリシ
ス入力)
"L"レベル
入力電圧
(ヒステリシ
ス入力)
記号
VIHS
VILS
端子名
CMOS
ヒステリシ
ス入力端子,
MD0, MD1
5V
トレラント
入力端子
CMOS
ヒステリシ
ス入力端子,
MD0, MD1
5V
トレラント
入力端子
4mA
タイプ
"H"レベル
出力電圧
VOH
12 mA
タイプ
USB I/O
兼用
4 mA
タイプ
"L"レベル
出力電圧
VOL
12 mA
タイプ
USB I/O
兼用
62
CONFIDENTIAL
条件
最小
規格値
標準
最大
単位 備考
-
VCC×0.8
-
VCC + 0.3
V
-
VCC×0.8
-
VSS + 5.5
V
-
VSS - 0.3
-
VCC×0.2
V
-
VSS - 0.3
-
VCC×0.2
V
VCC - 0.5
-
VCC
V
VCC - 0.5
-
VCC
V
USBVCC - 0.4
-
USBVCC
V
VSS
-
0.4
V
VSS
-
0.4
V
VSS
-
0.4
V
VCC ≧ 4.5 V,
IOH = - 4 mA
VCC < 4.5 V,
IOH = - 2 mA
VCC ≧ 4.5 V,
IOH = - 12 mA
VCC < 4.5 V,
IOH = - 8 mA
USBVCC ≧ 4.5 V,
IOH = - 18.0 mA
USBVCC < 4.5 V,
IOH = -12.0 mA
VCC ≧ 4.5 V,
IOL = 4 mA
VCC < 4.5 V,
IOL = 2 mA
VCC ≧ 4.5 V,
IOL = 12 mA
VCC < 4.5 V,
IOL = 8 mA
USBVCC ≧ 4.5 V,
IOL = 16.5 mA
USBVCC < 4.5 V,
IOL = 10.5 mA
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
(VCC = USBVCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
項目
最小
規格値
標準
最大
-
-5
-
+5
VCC ≧ 4.5 V
33
50
90
VCC < 4.5 V
-
-
180
-
-
5
15
記号
端子名
条件
入力リーク
電流
IIL
-
プルアップ
抵抗値
RPU
プルアップ
端子
CIN
VCC,
USBVCC,
VSS,
AVCC,
AVSS,
AVRH,
AVRL
以外
入力容量
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
単位 備考
μA
kΩ
pF
63
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
記号 端子名
fCH
tCYLH
X0,
X1
tCF,
tCR
条件
規格値
最小
最大
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
PWH/tCYLH,
PWL/tCYLH
4
4
4
4
20.83
50
48
20
48
20
250
250
45
-
-
単位
備考
MHz
水晶振動子接続時
MHz
外部クロック時
ns
外部クロック時
55
%
外部クロック時
5
ns
外部クロック時
マスタクロック
ベースクロック
fCC
72
MHz
(HCLK/FCLK)
内部動作クロック
1
f
40
MHz
APB0 バスクロック*2
周波数*
CP0
fCP1
40
MHz APB1 バスクロック*2
fCP2
40
MHz APB2 バスクロック*2
ベースクロック
tCYCC
13.8
ns
(HCLK/FCLK)
内部動作クロック
t
25
ns
APB0 バスクロック*2
CYCP0
サイクル時間*1
tCYCP1
25
ns
APB1 バスクロック*2
tCYCP2
APB2 バスクロック*2
25
ns
*1: 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER:
クロック』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「ブロックダイヤグラム」を参照してく
ださい。
fCM
-
-
-
72
MHz
X0
64
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
(2) サブクロック入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力周波数
記号 端子名
-
1/
tCYLL
条件
最小
-
規格値
標準 最大
単位
32.768
kHz
-
備考
水晶振動子
接続時
外部クロック時
外部クロック時
32
100
kHz
10
31.25
μs
PWH/tCYLL,
入力クロックパルス幅
45
55
%
外部クロック時
PWL/tCYLL
*: ご使用する水晶振動子については、「■デバイス使用上の注意」の「・サブクロック用水晶振動子
について」を参照してください。
入力クロック周期
tCYLL
X0A,
X1A
X0A
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
65
D a t a S h e e t
(3) 内蔵 CR 発振規格
・内蔵高速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
クロック周波数
周波数安定時間
記号
fCRH
規格値
最小 標準 最大
条件
TA = + 25°C
3.92
4
4.08
TA = 0°C ~ + 85°C
3.9
4
4.1
TA = - 40°C ~ + 105°C
3.88
4
4.12
3.94
4
4.06
3.92
4
4.08
3.9
4
4.1
2.8
4
5.2
-
-
30
TA = + 25°C
VCC ≦ 3.6 V
TA = - 20°C ~ + 85°C
VCC ≦ 3.6 V
TA = - 20°C ~ + 105°C
VCC ≦ 3.6 V
TA =
- 40°C ~ + 105°C
tCRWT
-
単位
備考
トリミング時*1
MHz
非トリミング時
μs
*2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値/温度ト
リミング値に使用した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設
定後、周波数安定時間が経過するまでの期間も高速 CR クロックをソースクロックとして使用でき
ます。
・内蔵低速 CR
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
条件
クロック周波数
fCRL
-
66
CONFIDENTIAL
規格値
単位
最小 標準 最大
50
100
150
備考
kHz
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
(4-1) メイン PLL・USB 用 PLL の使用条件(PLL の入力クロックにメインクロックを使用)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
規格値
単位
最小 標準 最大
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
4
16
MHz
PLL 逓倍率
5
37
逓倍
PLL マクロ発振クロック周波数
fPLLO
75
150 MHz
メイン PLL クロック周波数*2
fCLKPLL
72
MHz
USB クロック周波数*3
fCLKSPLL
48
MHz M 分周後の周波数
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
*3: USB クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル 通信マクロ編』の
『CHAPTER 2-2: USB クロック生成』を参照してください。
(4-2) メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR クロックを使用)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
3.8
4
4.2
MHz
PLL 逓倍率
19
35
逓倍
PLL マクロ発振クロック周波数
fPLLO
72
150
MHz
メイン PLL クロック周波数*2
fCLKPLL
72
MHz
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
(注意事項) メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った
高速 CR クロック(CLKHC)を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を
超えないようにしてください。
メイン PLL 接続図
メインクロック(CLKMO)
K 分周
高速 CR クロック(CLKHC)
PLL 入力
クロック
メイン
PLL
PLL マクロ
発振クロック
M 分周
メイン PLL
クロック
(CLKPLL)
N 分周
USB 用 PLL 接続図
メインクロック(CLKMO)
K 分周
PLL 入力
クロック
USB 用
PLL
PLL マクロ
発振クロック
M 分周
USB
クロック
N 分周
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
67
D a t a S h e e t
(5) リセット入力規格
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
(6) パワーオンリセットタイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
電源立上り時間
tVCCR
電源断時間
パワーオンリセット
解除までの時間
tOFF
端子名
VCC
tPRT
規格値
単位
最小
最大
0
-
ms
1
-
ms
1.34
18.6
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
tVCCR
tPRT
Internal reset
CPU Operation
Reset active
tOFF
Release
start
用語解説
・ VCC_minimum: 推奨動作条件(VCC)の下限電圧
・ VDH_minimum: 低電圧検出リセット検出電圧最小値(SVHR=00000 時)。
「8.低電圧検出特性」を参照してください。
68
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
(7) ベースタイマ入力タイミング
・ タイマ入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH,
tTIWL
TIOAn/TIOBn
(ECK, TIN として
使用するとき)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
・ トリガ入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
条件
入力パルス幅
tTRGH,
tTRGL
TIOAn/TIOBn
(TGIN として
使用するとき)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項) tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「ブロックダイヤグラム」を参
照してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
69
D a t a S h e e t
(8) CSIO/UART タイミング
・ CSIO (SPI = 0, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
70
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
VIH
VIL
SIN
tSHIXI
VIH
VIL
マスタモード
tSLSH
SCK
tSHSL
VIH
VIH
tF
VIL
VIL
VIH
tR
tSLOVE
SOT
VOH
VOL
SIN
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
71
D a t a S h e e t
・ CSIO (SPI = 0, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小 最大
VCC≧4.5 V
単位
最小 最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
72
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
tSCYC
SCK
VOH
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
SIN
tSLIXI
VIH
VIL
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
tF
VIL
VIL
tSHOVE
VOH
VOL
tIVSLE
SIN
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
73
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 0)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
tSHSL
SCKx
tSHOVE
SIN→SCK↓
セットアップ時間
tIVSLE
SCK↓→SIN ホールド時間
tSLIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↑→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 30
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
74
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
tSCYC
VOH
SCK
VOL
tSOVLI
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
VIH
VIL
マスタモード
tSLSH
VIH
SCK
SOT
VIL
tF
*
VOH
VOL
tIVSLE
SIN
VIL
tSHSL
tR
VIH
VIH
tSHOVE
VOH
VOL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
*: TDR レジスタにライトすると変化
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
75
D a t a S h e e t
・ CSIO (SPI = 1, SCINV = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号 端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SCKx
tSHSL
SCKx
tSLOVE
SIN→SCK↑
セットアップ時間
tIVSHE
SCK↑→SIN ホールド時間
tSHIXE
SCK 立下り時間
SCK 立上り時間
SCKx
tSLSH
SCK↓→SOT 遅延時間
tF
tR
条件
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
マスタ
モード
VCC < 4.5 V
最小
最大
VCC≧4.5 V
単位
最小 最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 30
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 30
2tCYCP 10
tCYCP +
10
-
50
-
30
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
76
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
tSCYC
VOH
SCK
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
マスタモード
tR
SCK
VIL
tF
tSHSL
VIH
VIH
tSLSH
VIL
VIL
tSLOVE
VOH
VOL
SOT
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
・ UART 外部クロック入力 (EXT = 1)
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSLSH
tSHSL
tF
tR
tR
SCK
VIL
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
条件
最小
最大
単位
CL = 30 pF
tCYCP + 10
tCYCP + 10
-
5
5
ns
ns
ns
ns
tF
tSHSL
VIH
VIH
VIL
備考
tSLSH
VIL
77
D a t a S h e e t
(9) 外部入力タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
端子名
条件
規格値
単位
最小
最大
備考
A/D コンバータ
トリガ入力
フリーランタイマ入
FRCKx
2tCYCP*1
ns
力クロック
インプット
ICxx
tINH,
入力パルス幅
キャプチャ
tINL
1
DTTIxX
2tCYCP*
ns 波形ジェネレータ
*2
2tCYCP + 100*1 ns 外部割込み,
INT00 ~ INT23,
NMIX
*3
500
ns NMI
ディープスタンバイ
WKUPx
*4
500
ns
ウェイクアップ
*1: tCYCP は APB バスクロックのサイクル時間です。A/D コンバータ, 多機能タイマ, 外部割込みが接続
されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
*2: ランモード, スリープモード時
*3: タイマモード, RTC モード, ストップモード時
*4: ディープスタンバイ RTC モード, ディープスタンバイストップモード時
ADTG
78
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
(10) クアッドカウンタ タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
規格値
条件
最小値
最大値
単位
AIN 端子"H"幅
tAHL
AIN 端子"L"幅
tALL
BIN 端子"H"幅
tBHL
BIN 端子"L"幅
tBLL
AIN"H"レベルから
PC_Mode2 または
tAUBU
BIN 立上り時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAD
AIN 立下り時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBD
BIN 立下り時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAU
AIN 立上り時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAU
2tCYCP*
ns
AIN 立上り時間
PC_Mode3
AIN"H"レベルから
PC_Mode2 または
tAUBD
BIN 立下り時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAD
AIN 立下り時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBU
BIN 立上り時間
PC_Mode3
ZIN 端子"H"幅
tZHL
QCR:CGSC="0"
ZIN 端子"L"幅
tZLL
QCR:CGSC="0"
ZIN レベル確定から
AIN/BIN 立下り立上り時
tZABE
QCR:CGSC="1"
間
AIN/BIN 立下り立上り
tABEZ
QCR:CGSC="1"
時間から ZIN レベル確定
*: tCYCP は APB バスクロックのサイクル時間です。
クアッドカウンタが接続されている APB バス番号については「■ブロックダイヤグラム」を
参照してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
tBLL
79
D a t a S h e e t
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
80
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
2
(11) I C タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号
条件
Standardmode
最小 最大
Fastmode
単位 備考
最小 最大
SCL クロック周波数
fSCL
0
100
0
400 kHz
(反復)「スタート」条件
ホールド時間
tHDSTA
4.0
0.6
μs
SDA↓→SCL↓
SCL クロック"L"幅
tLOW
4.7
1.3
μs
SCL クロック"H"幅
tHIGH
4.0
0.6
μs
反復「スタート」条件
セットアップ時間
tSUSTA
4.7
0.6
μs
SCL↑→SDA↓
CL = 30 pF,
データホールド時間
R = (VP/IOL)*1
tHDDAT
0
3.45*2
0
0.9*3
μs
SCL↓→SDA↓↑
データセットアップ時間
tSUDAT
250
100
ns
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
tSUSTO
4.0
0.6
μs
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
tBUF
4.7
1.3
μs
バスフリー時間
ノイズフィルタ
tSP
2 tCYCP*4
2 tCYCP*4
ns
*1: R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。VP はプルアップ抵抗の電源電圧,
IOL は VOL 保証電流を示します。
*2: 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満た
していなければなりません。
*3: Fast-mode I2C バスデバイスは Standard-mode I2C バスシステムに使用できますが、要求される条件
tSUDAT≧250 ns を満足しなければなりません。
*4: tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。
SDA
SCL
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
81
D a t a S h e e t
(12) JTAG タイミング
(VCC = 2.7V ~ 5.5V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
記号
端子名
TCK,
TMS, TDI
TCK,
tJTAGH
TMS, TDI
TCK
TDO 遅延時間
tJTAGD
TDO
(注意事項) 外部負荷容量 CL = 30 pF 時
tJTAGS
条件
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
VCC≧4.5 V
VCC < 4.5 V
規格値
最小
最大
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
TCK
TMS/TDI
TDO
82
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
5.
12 ビット A/D コンバータ
・A/D 変換部電気的特性
(VCC = AVCC = 2.7V ~ 5.5V, VSS = AVSS = AVRL = 0V, TA = - 40°C ~ + 105°C)
最小
規格値
標準
最大
-
-
± 1.5
± 1.7
12
± 4.5
± 2.5
bit
LSB
LSB
VZT
ANxx
-
± 10
± 15
mV
VFST
ANxx
-
AVRH ± 5
AVRH ± 15
mV
変換時間
-
-
μs
tS
-
10
μs
コンペアクロック
周期*3
tCCK
-
-
-
サンプリング
時間*2
0.8*1
1.0*1
0.24
0.3
40
50
1000
1000
ns
動作許可状態遷移
時間
tSTT
-
-
-
1.0
μs
アナログ入力容量
CAIN
-
-
-
9.7
pF
アナログ入力抵抗
RAIN
-
-
-
1.7
2.4
kΩ
-
-
-
-
4
LSB
-
ANxx
-
-
5
μA
項目
記号
端子名
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジショ
ン電圧
フルスケールトラ
ンジション電圧
-
チャネル間ばらつ
き
アナログポート入
力電流
アナログ入力電圧
単位
備考
AVRH = 2.7 V ~
5.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
AVCC≧4.5 V
AVCC < 4.5 V
ANxx
AVRL
AVRH
V
AVRH
2.7
AVCC
V
基準電圧
AVRL
AVSS
AVSS
V
*1: 変換時間は サンプリング時間 (tS) ＋ コンペア時間 (tC) の値です。
最小変換時間の条件は、以下の通りです。
AVCC≧4.5 V HCLK=50 MHz サンプリング時間: 240 ns, コンペア時間: 560 ns
AVCC＜4.5 V HCLK=40 MHz サンプリング時間: 300 ns, コンペア時間: 700 ns
必ずサンプリング時間(tS), コンペアクロック周期(tCCK)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定については、『FM3 ファミリ ペリフェラルマ
ニュアル アナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「■ブロックダイヤグラム」を参照し
てください。
サンプリングおよびコンペアクロックはベースクロック(HCLK)から生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(tC) は (式 2)の値です。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
83
D a t a S h e e t
アナログ
信号発生源
REXT
ANxx
アナログ入力端子
コンパレータ
RAIN
CAIN
(式 1) tS ≧ ( RAIN + REXT ) × CAIN × 9
tS:
サンプリング時間
RAIN: A/D の入力抵抗 = 1.5 kΩ ch.0 ~ ch.7 4.5 V ≦ AVCC ≦ 5.5 V の場合
A/D の入力抵抗 = 1.6 kΩ ch.8 ~ ch.15 4.5 V ≦ AVCC ≦ 5.5 V の場合
A/D の入力抵抗 = 1.7 kΩ ch.16 ~ ch.26 4.5 V ≦ AVCC ≦ 5.5 V の場合
A/D の入力抵抗 = 2.2 kΩ ch.0 ~ ch.7 2.7 V ≦ AVCC < 4.5 V の場合
A/D の入力抵抗 = 2.3 kΩ ch.8 ~ ch.15 2.7 V ≦ AVCC < 4.5 V の場合
A/D の入力抵抗 = 2.4 kΩ ch.16 ~ ch.26 2.7 V ≦ AVCC < 4.5 V の場合
CAIN: A/D の入力容量 = 9.7 pF
2.7 V ≦ AVCC ≦ 5.5 V の場合
REXT: 外部回路の出力インピーダンス
(式 2) tC＝tCCK × 14
tC:
コンペア時間
tCCK: コンペアクロック周期
84
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・12 ビット A/D コンバータの用語の定義
・ 分解能:
A/D コンバータにより識別可能なアナログ変化
・ 積分直線性誤差: ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
・ 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVRL
AVRH
AVRL
アナログ入力
=
デジタル出力 N の微分直線性誤差
=
N:
VZT:
VFST:
VNT:
AVRH
アナログ入力
デジタル出力 N の積分直線性誤差
1LSB =
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
(実測値)
0x(N-2)
0x001
85
D a t a S h e e t
6.
10 ビット D/A コンバータ
 D/A 変換部電気的特性
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, TA = - 40℃～ + 105℃)
項目
分解能
記号
積分直線性誤差*1
微分直線性誤差*1, *2
tC20
tC100
INL
DNL
出力電圧オフセット
VOFF
変換時間
アナログ出力
RO
インピーダンス
出力不定期間
tR
*1: 無負荷時
*2: 0x200 設定時に電流最大
86
CONFIDENTIAL
端子名
DAx
最小
0.47
2.37
- 4.0
- 0.9
- 20.0
3.10
2.0
-
規格値
単位
標準 最大
0.58
2.90
3.80
-
10
0.69
3.43
+ 4.0
+ 0.9
10.0
+ 5.4
4.50
70
bit
μs
μs
LSB
LSB
mV
mV
kΩ
MΩ
ns
備考
負荷 20 pF 時
負荷 100 pF 時
0x000 設定時
0x3FF 設定時
D/A 動作時
D/A 停止時
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
7.
USB 特性
(VCC = 2.7V ~ 5.5V, USBVCC = 3.0V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 105°C)
項目
記号 端子名
条件
入力"H"レベル電圧
VIH
-
入力特性 入力"L"レベル電圧
差動入力感度
VIL
-
VDI
-
差動コモンモードレンジ
VCM
出力"H"レベル電圧
VOH
出力"L"レベル電圧
VOL
外部
プルダウン
抵抗= 15 kΩ
外部
プルアップ
UDP0,
抵抗=
1.5 kΩ
UDM0
Full-Speed
Full-Speed
規格値
最小
最大
USBVCC +
0.3
VSS - 0.3
0.8
2.0
単位 備考
V
*1
V
*1
0.2
-
V
*2
0.8
2.5
V
*2
2.8
3.6
V
*3
0.0
0.3
V
*3
クロスオーバ電圧
VCRS
1.3
2.0
V *4
立上り時間
tFR
4
20
ns *5
出力特性
立下り時間
tFF
4
20
ns *5
立上り/立下り時間
tFRFM
Full-Speed
90
111.11
% *5
マッチング
出力インピーダンス
ZDRV
Full-Speed
28
44
Ω *6
立上り時間
tLR
Low-Speed
75
300
ns *7
立下り時間
tLF
Low-Speed
75
300
ns *7
立上り/立下り時間
tLRFM
Low-Speed
80
125
% *7
マッチング
*1: USB I/O の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL(Max)=0.8V, VIH(Min)=
2.0 V(TTL 入力規格)の範囲内に設定されています。また、ノイズ感度を低下させるためヒステリ
シス特性を持たせています。
最小差動入力感度[V]
*2: USB 差動データ信号の受信には、Differential-Receiver を使用します。
Differential-Receiver は、差動データ入力がローカル・グランド・リファレンス レベルに対し、
0.8 V ~ 2.5 V の範囲内にあるときには、200 mV の差動入力感度があります。
上記電圧範囲は、コモン・モード入力電圧範囲と言われています。
コモン・モード入力電圧 [V]
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
87
D a t a S h e e t
*3:ドライバの出力駆動能力は、Low-State(VOL)で 0.3 V 以下(対 3.6 V, 1.5 kΩ 負荷)、High-State(VOH)で
2.8 V 以上(対グランド, 15 kΩ 負荷)です。
*4: USB I/O の外部差動出力信号(D+/D-)のクロス電圧は、1.3 V ~ 2.0 V の範囲内にあります。
VCRS 規格範囲
*5: Full-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10% ~ 90%間の時間で定義されます。
また Full-speed Buffer に関しては、Tr/Tf は、RFI 放射を最小にするために、Tr/Tf 比を±10%以内と
規定されています。
立上り時間
88
CONFIDENTIAL
立下り時間
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
*6: USB Full-speed 接続は、90 Ω ± 15%の特性インピーダンス(Differential Mode)で、シールドされたツ
イスト・ペアケーブルを介して行われます。
USB 規格は、USB Driver の出力インピーダンスは 28 Ω ~ 44 Ω の範囲内になければならないことを
規定しており、上記規格を満足し、バランスをとるために、ディスクリート直列抵抗器(Rs)を付
加することを規定しています。
本 USB I/O をご使用の際には、直列抵抗 Rs として 25 Ω ~ 30 Ω(推奨値 27 Ω)を付加しご使用くださ
い。
28Ω ~ 44Ω Equiv. Imped.
28Ω ~ 44Ω Equiv. Imped.
外付け抵抗として実装してください。
Rs 直列抵抗値 25Ω ~ 30Ω
推奨値として 27Ω の直列抵抗を付加してください。
また、「E24 系列で誤差 5%以内の抵抗」をご使用ください。
*7: Low-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10% ~ 90%間の時間で定義されます。
立上り時間
立下り時間
・ 外部負荷条件は、「・Low-Speed Load (Compliance Load)」を参照してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
89
D a t a S h e e t
・ Low-Speed Load (Upstream Port Load) - Reference 1
CL = 50pF ~ 150pF
CL = 50pF ~ 150pF
・ Low-Speed Load (Downstream Port Load) - Reference 2
CL = 200pF ~
600pF
CL = 200pF ~
600pF
・ Low-Speed Load (Compliance Load)
CL = 200pF ~ 450pF
CL = 200pF ~ 450pF
90
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
8.
低電圧検出特性
(1) 低電圧検出リセット
(TA = - 40°C ~ + 105°C)
項目
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
記号
条件
規格値
最小
標準
最大
単位
備考
2.25
2.45
2.65
V
電圧降下時
電圧上昇時
2.30
2.50
2.70
V
2.39
2.60
2.81
V
電圧降下時
SVHR*1=
00001
SVHR = 00000 の規格値 V
電圧上昇時
2.48
2.70
2.92
V
電圧降下時
SVHR*1=
00010
SVHR = 00000 の規格値
電圧上昇時
V
*1
2.58
2.80
3.02
V
電圧降下時
SVHR =
00011
SVHR = 00000 の規格値
電圧上昇時
V
*1
2.76
3.00
3.24
V
電圧降下時
SVHR =
00100
SVHR = 00000 の規格値
電圧上昇時
V
2.94
3.20
3.46
V
電圧降下時
SVHR*1=
00101
SVHR = 00000 の規格値
電圧上昇時
V
3.31
3.60
3.89
V
電圧降下時
SVHR*1=
00110
SVHR = 00000 の規格値
電圧上昇時
V
*1
3.40
3.70
4.00
V
電圧降下時
SVHR =
00111
SVHR = 00000 の規格値
電圧上昇時
V
*1
3.68
4.00
4.32
V
電圧降下時
SVHR =
01000
SVHR = 00000 の規格値
電圧上昇時
V
3.77
4.10
4.43
V
電圧降下時
SVHR*1=
01001
SVHR = 00000 の規格値
電圧上昇時
V
3.86
4.20
4.54
V
電圧降下時
SVHR*1=
01010
SVHR = 00000 の規格値
電圧上昇時
V
8160×
LVD 安定待ち時間
tLVDW
μs
tCYCP*2
LVD 検出遅延時間
tLVDDL
200
μs
*1: 低電圧検出電圧設定レジスタ(LVD_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000
に初期化されます。
*2: tCYCP は APB2 バスクロックのサイクル時間です。
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
SVHR*1=
00000
91
D a t a S h e e t
(2) 低電圧検出割込み
(TA = - 40°C ~ + 105°C)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
tLVDW
LVD 検出遅延時間
tLVDDL
条件
最小
規格値
標準 最大
単位
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
2.80
2.90
3.00
3.10
3.20
3.30
3.60
3.70
3.70
3.80
4.00
4.10
4.10
4.20
4.20
4.30
3.02
3.13
3.24
3.35
3.46
3.56
3.89
4.00
4.00
4.10
4.32
4.43
4.43
4.54
4.54
4.64
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
-
-
-
8160×
tCYCP*
μs
-
-
-
200
μs
SVHI = 00011
SVHI = 00100
SVHI = 00101
SVHI = 00110
SVHI = 00111
SVHI = 01000
SVHI = 01001
SVHI = 01010
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
*: tCYCP は APB2 バスクロックのサイクル時間です。
92
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
9.
フラッシュメモリ書込み/消去特性
(1)書込み/消去時間
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
項目
規格値
標準*
最大*
単位
備考
Large Sector
セクタ消去
時間
Small Sector
ハーフワード(16 ビット)
書込み時間
1.1
0.3
2.7
0.9
s
内部での消去前書込み時間を含む
16
310
μs
システムレベルのオーバヘッド時間は
除く
チップ消去時間
6.8
18
s
内部での消去前書込み時間を含む
*: 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です。
(2)書込みサイクルとデータ保持時間
消去/書込みサイクル
(cycle)
保持時間(年)
1,000
20 *
10,000
10 *
備考
*: 平均温度+85℃時
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
93
D a t a S h e e t
10. スタンバイ復帰時間
(1)復帰要因：割込み/WKUP
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
項目
記号
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
規格値
標準
最大*
tCYCC
低速 CR タイマモード
tICNT
サブタイマモード
RTC モード
ストップモード
ディープスタンバイ RTC モード
ディープスタンバイストップモード
単位
備考
ns
40
80
μs
340
680
μs
680
860
μs
268
503
μs
308
583
μs
RAM 保持なし
268
503
μs
RAM 保持あり
*: 規格値の最大値は内蔵 CR の精度に依存します。
・ スタンバイ復帰動作例(外部割込み復帰時*)
External
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 外部割込みは立下りエッジ検出設定時
94
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存しま
す。詳細は「低消費電力モード」を参照してください。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
95
D a t a S h e e t
(2)復帰要因：リセット
リセット解除からプログラム動作開始までの時間を示します。
・ 復帰カウント時間
(VCC = 2.7V ~ 5.5V, TA = - 40°C ~ + 105°C)
項目
記号
標準
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
低速 CR タイマモード
サブタイマモード
tRCNT
RTC モード
ストップモード
ディープスタンバイ RTC モード
ディープスタンバイストップモード
規格値
最大*
単位
備考
148
263
μs
148
263
μs
248
463
μs
312
496
μs
268
503
μs
308
583
μs
RAM 保持なし
268
503
μs
RAM 保持あり
*: 規格値の最大値は内蔵 CR の精度に依存します。
・ スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
96
CONFIDENTIAL
Start
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
・ スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の
「低消費電力モード」のスタンバイモード動作説明を参照してください。
・ 割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
・パワーオンリセット/低電圧検出リセット時は除きます。パワーオンリセット/低電圧検
出リセット時は「パワーオンリセットタイミング」を参照してください。
・リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち
時間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとはウォッチドッグリセット, CSV リセットを示します。
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
97
D a t a S h e e t
 オーダ型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9BF521KQN-G-AVE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522KQN-G-AVE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524KQN-G-AVE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF521KPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522KPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524KPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF521LQN-G-AVE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522LQN-G-AVE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524LQN-G-AVE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF521LPMC1-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522LPMC1-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524LPMC1-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF521LPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522LPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524LPMC-G-JNE2
Main: 256 Kbyte
Work: 32K byte
32 Kbyte
MB9BF521MPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522MPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524MPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9BF521MPMC1-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522MPMC1-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524MPMC1-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
型格
98
CONFIDENTIAL
パッケージ
包装
プラスチック・QFN
(0.5 mm ピッチ), 48 ピン
(LCC-48P-M73)
プラスチック・LQFP
(0.5 mm ピッチ), 48 ピン
(FPT-48P-M49)
プラスチック・QFN
(0.5 mm ピッチ), 64 ピン
(LCC-64P-M24)
プラスチック・LQFP
(0.5 mm ピッチ), 64 ピン
(FPT-64P-M38)
トレイ
プラスチック・LQFP
(0.65 mm ピッチ), 64 ピン
(FPT-64P-M39)
プラスチック・LQFP
(0.5 mm ピッチ), 80 ピン
(FPT-80P-M37)
プラスチック・LQFP
(0.65 mm ピッチ), 80 ピン
(FPT-80P-M40)
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9BF521MBGL-GE1
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF522MBGL-GE1
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9BF524MBGL-GE1
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
型格
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
パッケージ
包装
プラスチック・PFBGA
(0.5 mm ピッチ), 96 ピン
(BGA-96P-M07)
トレイ
99
D a t a S h e e t
 パッケージ・外形寸法図
プラスチック・LQFP, 80ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-80P-M37)
プラスチック・LQFP, 80ピン
（FPT-80P-M37）
注1）*印寸法はレジン残りを含まず。
注2）端子幅および端子厚さはメッキ厚を含む。
注3）端子幅はタイバ切断残りを含まず。
14.00± 0.20 (.551 ± .008)SQ
*12.00± 0.10 (.472 ± .004)SQ
60
0.145± 0.055
(.006± .002)
41
Details of "A" part
40
61
+0.20
1.50 –0.10
(Mounting height)
+.008
.059 –.004
0.25(.010)
0~8°
0.08(.003)
INDEX
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
0.10 ± 0.05
(.004 ± .002)
(Stand off)
21
80
"A"
1
20
0.50(.020)
0.22± 0.05
(.009± .002)
C
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F80037S-c-1-2
100
CONFIDENTIAL
M
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9B520M_DS706-00048-3v0-J, March 10, 2015
D a t a S h e e t
プラスチック・LQFP, 80ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
14.00 mm × 14.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.60 mm Max
コード（参考）
P-LQFP80-14 × 14-0.65
(FPT-80P-M40)
プラスチック・LQFP, 80ピン
（FPT-80P-M40）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
*14.00±0.10(.551±.004)SQ
60
0.145±0.055
(.006±.002)
41
Details of "A" part
40
61
1.50±0.10
(.059±.004)
0.25(.010)
0.10(.004)
0˚~7˚
INDEX
0.50±0.20
(.020±.008)
21
80
0.65(.026)
C
0.60±0.15
(.024±.006)
20
1
0.32±0.06
(.013±.002)
0.13(.005)
M
2012 FUJITSU SEMICONDUCTOR LIMITED HMbF80-40Sc-1-1
March 10, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
0.10±0.05
(.004±.002)
単位：mm（inches）
注意：括弧内の値は参考値です。
101
D a t a S h e e t
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
（FPT-64P-M38）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
0.145± 0.055
(.006 ± .002)
10.00 ± 0.10(.394 ± .004)SQ
48
33
49
Details of "A" part
32
0.08(.003)
+0.20
1.50 –0.10
(Mounting height)
.059 +.008
–.004
0.25(.010)
0~8°
INDEX
64
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
102
CONFIDENTIAL
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
17
M
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9B520M_DS706-00048-3v0-J, March 10, 2015
D a t a S h e e t
プラスチック・LQFP, 64 ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-64P-M39)
プラスチック・LQFP, 64ピン
（FPT-64P-M39）
注 1）端子幅および端子厚さはメッキ厚を含む。
14.00±0.20(.551±.008)SQ
12.00±0.10(.472±.004)SQ
48
0.145± 0.055
(.006 ± .002)
33
Details of "A" part
49
32
+0.20
1.50–0.10
+.008
.059–.004
0.10(.004)
INDEX
64
16
0.65(.026)
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
17
1
0.32±0.05
(.013±.002)
CONFICDENTIAL
0.10±0.10
(.004±.004)
0.25(.010)BSC
"A"
0.13(.005)
M
2010-2011 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-2-2
March 10, 2015, MB9B520M_DS706-00048-3v0-J
0~8˚
単位：mm（inches）
注意：括弧内の値は参考値です。
103
D a t a S h e e t
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm×9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-64P-M24)
プラスチック・QFN, 64ピン
（LCC-64P-M24）
9.00±0.10
(.354±.004)
6.00±0.10
(.236±.004)
9.00±0.10
(.354±.004)
0.25±0.05
(.010±.002)
6.00±0.10
(.236±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
CONFIDENTIAL
0.40±0.05
(.016±.002)
(0.20 (.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC64-24Sc-2-1
104
0.50 (.020)
(TYP)
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9B520M_DS706-00048-3v0-J, March 10, 2015
D a t a S h e e t
プラスチック・LQFP, 48ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.17 g
(FPT-48P-M49)
プラスチック・LQFP, 48ピン
（FPT-48P-M49）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
9.00 ± 0.20(.354 ± .008)SQ
*7.00± 0.10(.276 ± .004)SQ
36
0.145± 0.055
(.006 ± .002)
25
37
24
0.08(.003)
48
13
"A"
1
C
0°~8°
0.10 ± 0.10
(.004 ± .004)
(Stand off)
12
0.22 ± 0.05
(.008 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2
March 10, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
+0.20
1.50 –0.10 (Mounting height)
+.008
.059 –.004
INDEX
0.50(.020)
Details of "A" part
0.25(.010)
M
0.60 ± 0.15
(.024 ± .006)
単位：mm （inches）
注意：括弧内の値は参考値です。
105
D a t a S h e e t
プラスチック・QFN, 48ピン
リードピッチ
0.5 mm
パッケージ幅×
パッケージ長さ
7.00 mm × 7.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-48P-M73)
プラスチック・QFN, 48ピン
（LCC-48P-M73）
7.00±0.10
(.276±.004)
5.50±0.10
(.217±.004)
7.00±0.10
(.276±.004)
0.25±0.05
(.010±.002)
5.50±0.10
(.217±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC48-73Sc-2-1
106
CONFIDENTIAL
0.50 (.020)
(TYP)
0.40±0.05
(.016±.002)
(0.20(.008))
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9B520M_DS706-00048-3v0-J, March 10, 2015
D a t a S h e e t
プラスチック・FBGA, 96ピン
リードピッチ
0.5 mm
パッケージ幅×
パッケージ長さ
6.00 mm × 6.00 mm
リード形状
ボール
封止方法
プラスチックモールド
取付け高さ
1.30 mm Max.
質量
0.08 g
(BGA-96P-M07)
プラスチック・FBGA, 96ピン
（BGA-96P-M07）
6.00±0.10(.236±.004)
5.00(.197)
REF
B
0.20(.008) S B
0.50
(.020)
TYP
11
10
9
8
A
7
5.00(.197)
REF
6.00±0.10
(.236±.004)
6
5
0.50(.020)
TYP
4
3
2
1
L
K
J
H G F E D C B A
(INDEX AREA)
INDEX
0.20(.008) S A
96-ø0.30±0.10
(96-ø.012±.004)
ø0.05(.002)
M
S A B
S
0.08(.003) S
C
2012 FUJITSU SEMICONDUCTOR LIMITED B96007S-c-1-1
March 10, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
1.15±0.15
(Seated height)
(.045±.006)
0.25±0.10
(Stand off)
(.010±.004)
単位：mm （inches）
注意：括弧内の値は参考値です。
107
D a t a S h e e t
 主な変更内容
ページ
場所
Revision 1.0
4
6
7
16～18
-
特長
・AD コンバータ(最大 26 チャネル)
・ユニーク ID
品種構成
端子機能一覧
・端子番号別
・端子機能別
40
入出力回路形式
ブロックダイヤグラム
55
56
57, 58
62
63
電気的特性
1. 絶対最大定格
2. 推奨動作条件
3. 直流規格
(1) 電流規格
4. 交流規格
(3) 内蔵 CR 発振規格
(4-2) メイン PLL の使用条件(メイン PLL の入力
クロックに内蔵高速 CR クロックを使用)
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
79
82
87, 88
6. 10 ビット D/A コンバータ
・D/A 変換部電気的特性
8. 低電圧検出特性
9. メインフラッシュメモリ書込み/消去特性
89
Revision 1.1
Revision 2.0
-
特長
2
3
・オンチップメモリ[フラッシュメモリ]
・USB インタフェース
[USB ファンクション]
・マルチファンクションシリアルインタフェー
ス
[I2C]
4
・汎用 I/O ポート
5
・多機能タイマ
7
品種構成
・ファンクション
8
21
108
CONFIDENTIAL
端子機能一覧
・端子番号別
PRELIMINARY → 正式版
変換時間を変更: 1.0μs → 0.8μs
「ユニーク ID」を追加
「ユニーク ID」を追加
・「入出力回路形式」を訂正
・「端子状態形式」を訂正
34
47
変更箇所
「端子機能」を訂正
「分類: L」を追加
図を訂正
・TIOA : 入力 → 入力/出力
・TIOB : 出力 → 入力
定格値の"TBD"を変更
「動作温度」の条件を変更
・規格値の"TBD"を変更
・「フラッシュメモリ書込み/消去電流」を追加
・条件を変更
・注釈文を変更
規格値の"TBD"を変更
・「(暫定値)」を削除
・「変換時間」の規格値を変更
最小: 1.0μs → 0.8μs
・「コンペアクロック周期(AVCC≧4.5V)」の規格値を変更
最小: 50ns → 40ns
・注釈文を変更
「(暫定値)」を削除
規格値の"TBD"を変更
・規格値の"TBD"を変更
・「セクタ消去時間」の規格値を変更
- Large Sector 標準: 1.065s → 1.1s
- Small Sector 標準: 0.606s → 0.3s
・「チップ消去時間」の規格値を変更
標準: 9.11s → 6.8s
・「(目標値)」を削除
社名変更および記述フォーマットの変換
デュアルオペレーションフラッシュメモリの説明追記
各エンドポイントのサイズを追記
下記のように記述を訂正
・標準モード → Standard-mode
・高速モード → Fast-mode
・誤記修正
・説明追記
A/D 起動コンペア ch 数訂正 : 3ch → 2ch
・多機能タイマの A/D 起動コンペア ch 数訂正 : 3ch → 2ch
・内蔵 CR 高速: 4MHz(±2%) → 4MHz
・内蔵 CR 低速: 100kHz(標準) → 100kHz
(注意事項)に内蔵 CR の記述を追記
ZIN1_1 の端子番号訂正
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
ページ
場所
変更箇所
・端子機能別
A/D コンバータ外部トリガ入力端子 ADTG_2 の端子番号訂正
マルチファンクションシリアル 0 SIN0_1 および SOT0_1 の端子番号訂
正
多機能タイマ 0 DTTI0X_2 の端子番号訂正
38
入出力回路形式
分類 H : GPIO Digital input →GPIO Digital output
45
■デバイス使用上の注意
・サブクロック用水晶振動子
記述を追加
24
29
32
48
50
55
57
ブロックダイヤグラム
メモリマップ
・メモリマップ(2)
各 CPU ステートにおける端子状態
・端子状態一覧表
電気的特性
2 推奨動作条件
A/D Activation Compare 3ch.. → 2ch.
説明文追加
端子状態形式 L にアナログ出力選択時を追加。
・脚注の誤記修正。
サブ CR タイマモード→ 低速 CR タイマモード
・電源電圧に注釈追加
・アナログ基準電圧規格値訂正
58
3 直流規格
(1) 電流規格
・注釈、注釈文追加
・Icc の備考欄に条件追加
・備考欄にメインクロック用水晶発振周波数を追記
62
4 交流規格
(1) メインクロック入力規格
入力周波数の備考欄 : 水晶発振子接続時 → 水晶振動子接続時
63
(2) サブクロック入力規格
64
(3) 内蔵 CR 発振規格
・内蔵高速 CR
66
(6) パワーオンリセットタイミング
68
(8) CSIO タイミング
70, 72, 74
77
78
(10) クアッドカインタタイミング
79
(11) I2C タイミング
81
5. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
82
83
・12 ビット A/D コンバータの用語の定義
84
6. 10 ビット D/A コンバータ
・D/A 変換部電気的特性
89
8. 低電圧検出特性
(1)低電圧検出リセット
90
(2)低電圧検出割込み
91
9. フラッシュメモリ書込み/消去特性
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
入力周波数の備考欄 : 水晶発振接続時→ 水晶振動子接続時
脚注を追加
・周波数安定時間を追加
・注釈追加
・パワーオンリセット解除までの時間を定義
・タイミング図を追加
・以下のようにタイトルを訂正
UART タイミング → CSIO タイミング
・注意事項修正
UART → マルチファンクションシリアル
注意事項修正
UART → マルチファンクションシリアル
タイミング図修正
タイミング図修正
・ノイズフィルタ変更
・注釈文変更
・下記のように記述を訂正
・標準モード → Standard-mode
・高速モード → Fast-mode
・非直線性誤差 → 積分直線性誤差
・ゼロトランジション電圧の記号、端子名および規格値変更
・フルスケールトランジション電圧の端子名および規格値変更
・ゼロトランジション電圧、フルスケールトランジション電圧の端子
名および規格値変更
・サンプリング時間に注釈および最小規格値を追加。
・動作許可状態遷移時間の規格値を訂正。
・基準電源電流の項目記載変更
・アナログポート入力電流、アナログ入力電流の端子名を変更
・基準電圧 AVRH の規格値を訂正
・注釈文を変更
図中のアナログ入力端子名を変更
下記のように記述を変更
・直線性誤差 → 積分直線性誤差
・V0T → VZT
・備考欄の説明追記
・直線性誤差 → 積分直線性誤差
・条件および規格値を訂正、注釈、注釈文を追加
・LVD 安定待ち時間の規格値訂正
・LVD 検出遅延時間 TLVDDL 項目追加
・条件訂正
・LVD 安定待ち時間の規格値訂正
・LVD 検出遅延時間 TLVDDL 項目追加
章タイトル変更 : メインフラッシュメモリ → フラッシュメモリ
109
D a t a S h e e t
ページ
場所
92
10. スタンバイ復帰時間
Revision 3.0
■特長
2
・USB インターフェース
37, 38
■入出力回路形式
■メモリマップ
50
・メモリマップ(2)
■各 CPU ステートにおける端子状態
54
・端子状態一覧表
■電気的特性
56, 57
1. 絶対最大定格
59, 60
67
70-77
78
83
98, 99
110
CONFIDENTIAL
■電気的特性
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
(4-1) メイン PLL・USB 用 PLL の使用条件
(4-2) メイン PLL の使用条件
■電気的特性
4. 交流規格
(7) CSIO/UART タイミング
■電気的特性
4. 交流規格
(9) 外部入力タイミング
■電気的特性
5. 12 ビット A/D コンバータ
■オーダ型格
変更箇所
スタンバイ復帰時間章追加
USB 用 PLL 搭載を追記
+B 入力可能な回路形式に追記
フラッシュメモリのセクタ構成の概略を追記
端子状態形式 I を修正
・最大クランプ電流を追加。
・+B 入力について追加。
・条件の表記を変更
・メインタイマモード電流を追加
・A/D コンバータ電流を移動
・D/A コンバータ電流を移動
メイン PLL 接続図と USB 用 PLL 接続図を追加
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
WKUPx 端子の入力パルス幅を追加
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標
準値を追加
・AVcc＜4.5V 時の変換時間を追加
型格の記載を変更
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
111
D a t a S h e e t
112
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015
D a t a S h e e t
March 18, 2015, MB9B520M_DS706-00048-3v0-J
CONFICDENTIAL
113
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2012-2015 Spansion All rights reserved.
商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
114
CONFIDENTIAL
MB9B520M_DS706-00048-3v0-J, March 18, 2015