4K フォーマット変換の リファレンス・デザイン この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際 には、最新の英語版で内容をご確認ください。 AN-646 このアプリケーション・ノートでは、4K フォーマットの変換リファレンス・デザイ ンについて説明します。4K 解像度は、画像の鮮やかさおよびリアリズムの利点があ るためにビデオ中の次の主な機能強化になります。多くの大手プロジェクター、ブ ロードキャスト、およびカメラ・メーカーは、4K イネーブルされたシステムを出荷 しています。アルテラは、システムのデバイス数を削減することにより、この次世 代フォーマット変換をイネーブルします。これにより、全体のコストの削減、開発 コストの削減、およびボード・デザインの簡素化ができます。以前のシステムでは、 4K フォーマット変換を実行するために、最大 9 既製のデバイスが必要です（4 つの 1080p フォーマット変換デバイスとシリアル・デジタル・インタフェース（SDI）入 力および出力のための 5 つのデバイス）。4K フォーマット変換のリファレンス・デ ザインは、単一の Altera® Stratix® IV EP4SGX230 FPGA に 33% 未満を使用します。すべ てのアルテラの FPGA デバイス・ファミリへのマイグレーション・パスを使用する と、DisplayPort やビデオ圧縮（符号化または復号化）処理などの、他のビデオ機能 とのインタフェースを組み込むことに十分なヘッドルームで、これらの機能を統合 することができます。 4K 解像度とは、ディスプレイ画面上の約 4,000 の水平ピクセルを持つ任意の解像度 と定義されます。デジタル・シネマでは、2160 ピクセルで典型的な解像度は 4096 に なります。そして、コンピュータ・グラフィックスでは、2160 ピクセで、クワッ ド・フル高精細（QFHD）は 3, 840 になります。通常は、4K ビデオの処理は、 1080p60 のビデオの 4 倍以上の処理能力を必要とします。 機能 このリファレンス・デザインは、以下の特長を備えています。 ■ 1 つの 3G-SDI 1080p60 入力。 ■ 4 つの 3G-SDI 1080p60 入力で送信された 1 つの QFHD 出力。 ■ 148.5 MHz デ実行する 4 つのビデオ・プロセッサ。各プロセッサは以下を備えてい ます。 ■ アップスケーリングする入力ビデオ・ラインの一部を選択するためのプリス ケーラ・クリッパ ■ 4 回高級を実行する 4 つの水平スケーラと 4 つの垂直のタップのスケーラ ■ すべてのオーバラップ・ピクセルを削除するポストスケーラ・クリッパ ■ 外部 DDR3 SDRAM へのビデオのダブル・バッファリング ■ ソフトウェアのシステムの初期化およびランタイム・コンフィギュレーション。 ■ 高速システム・キャプチャおよび SOPC Builder、Quartus® II ソフトウェア、および Nios® II 開発環境とのデザイン。 © 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. 2011 年 5 月 Altera Corporation Subscrib 1–2 概要 ■ 高度にパラメータ化およびモジュール式ハードウェア機能 ■ ビデオおよび画像処理（VIP）スイート MegaCore ファンクション ■ Nios II プロセッサ ■ クリア・テキストのシステム・コンフィギュレーション・ソフトウェア ■ DDR3 SDRAM コントローラ ■ ペリフェラル ■ スイッチ・ファブリックの自動生成 ■ 高速の統合のための標準の Avalon® Streaming (Avalon-ST) と Avalon Memory-Mapped (Avalon-MM) のインタフェース、および関数間のビデオ送信のための Avalon-ST Video プロトコルを提供します。 ■ 2 Terasic トランシーバ SDI 高速メザニン・カード（HSMC）ボードとアルテラの Stratix IV GX FPGA 開発キット上で実行されます。 f ビデオおよび画像処理コンポーネント・ライブラリと Avalon-ST のメッセージ・プロ トコルについて詳しくは、ビデオおよび画像処理コンポーネン・トライブラリの機 能の説明（アルテラから入手可能）を参照してください。 f Avalon-ST Video プロトコルの詳細については、ビデオおよび画像処理スイート User Guide を参照してください。 f Avalon-ST および Avalon-MM インタフェースについて詳しくは、Avalon Interface Specification を参照してください。 概要 4K フォーマットの変換リファレンス・デザインは、3G-SDI インタフェースを介して 1080p60 の入力を受け取り、4 つの 3G-SDI インタフェースを介して QFHD 解像度出力 にアップスケールします。アルテラの SDI IP コアは、FPGA 内の 3G-SDI インタ フェースをサポートします。ビデオ・サーバは、SDI 入力を提供し、4 の SDI 出力 は、4 つの別々のモニタに表示されます。リファレンス・デザインは、International Broadcast Convention (IBC) 2010 で単一の Stratix IV EP4SGX230 FPGA 上に示されました。 ビデオおよび画像処理スイートからの IP コアと、ビデオおよび画像処理コンポーネ ント・ライブラリからのコンポーネントを使用します。これらのコンポーネントは、 ビデオおよび画像処理 IP コアやリファレンス・デザインを構築するために使用する コンポーネントのコレクションです。コンポーネント・ライブラリには、ビデオお よび画像処理スイートが提供されるよりも複雑なシステムを作成することができま す。コンポーネント・ライブラリのコンポーネントだけを使用することはできませ ん。また、スケジューラを使用する必要があります。例えば、CPU やステートマシ ンです。 f ビデオと画像処理スイートについて詳しくは、ビデオおよび画像処理スイート User Guide を参照してください。 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation 1–3 パフォーマンスおよびリソース使用率 パフォーマンスおよびリソース使用率 表 1 には、Stratix IV GX デバイス (S4GX230) のリソース使用率をリストします。 表 1. リソース使用率 ブロックの合計 リソース使 用率 ロジック・ レジスタ ロジック 使用率 ALUT デバイス上 で 35,078 39,062 デバイスで 使用可能な 合計 182,400 デバイス上 で使用され る割合 19% 2011 年 5 月 Altera Corporation DSP ブ ロック 18ビット・ エレメン ト メモリ・ ビット メモリ実装ビット M9K M144K 52,214 2,209,032 3,962,880 238 12 68 182,400 182,400 2,209,032 14,625,792 1,235 22 1,288 21% 29% 15% 27% 19% 55% 5% 4K フォーマット変換のリファレンス・デザイン 1–4 機能の説明 機能の説明 4 ページの図 1 には、このリファレンス・デザインのブロック図を示します。 図 1. ブロック図 Kernel Creator SDI Input Video Input Component Video Pipeline Component Video Control Component Video Output Component Memory Component Clocked Video Input Video Input Bridge Avalon-ST Video Avalon-MM Interface Avalon-ST Message (Data) Avalon-ST Message (Command) Avalon-ST Message (Response) Duplicator Packet Switch Clipper Algorithmic Clipper Algorithmic Clipper Algorithmic Clipper Algorithmic Line Buffer Line Buffer Line Buffer Line Buffer Scalar Algorithmic Scalar Algorithmic Scalar Algorithmic Scalar Algorithmic Clipper Algorithmic Clipper Algorithmic Clipper Algorithmic Clipper Algorithmic Packet Writer Packet Writer Packet Writer Packet Writer Message Interface Unit Video Pipeline 1 Video Pipeline 2 Video Pipeline 3 Video Pipeline 4 Video Output 1 Video Output 2 Video Output 3 Video Output 4 DDR3 SDRAM Frame Reader Frame Reader Frame Reader Frame Reader Gamma Corrector Gamma Corrector Gamma Corrector Gamma Corrector Clocked Video Output Clocked Video Output Clocked Video Output Clocked Video Output Nios II Scheduler 4K フォーマット変換のリファレンス・デザイン SDI Outputs 2011 年 5 月 Altera Corporation 1–5 機能の説明 表 2 に、ビデオ入力ブロックを説明します。ビデオ入力は、単一の SDI 入力を受け 取り、それがサポートされる形式であることをチェックします。そして、4 つのビデ オ・パイプラインへを重複をします。 表 2. ビデオ入力ブロック ブロック ソース 説明 クロックされた ビデオ入力 IP コ ア ビデオ / 画像処理ス イート クロック・ビデオ入力は、Avalon-ST Video プロトコルに SDI IP コアの出力を変 換します。 デュプリケイタの重複にはそれぞれ 4 つの出力のすべての入力パケットを受信 しました。 ビデオ入力ブ リッジ ビデオおよび画像処 理コンポーネント・ ライブラリ ビデオ入力ブリッジは、Avalon-ST Video 入力に到着する新しいパケットをスケ ジューラに警告し、そのスケジューラ・コマンドのデスティネーションに送信 します。 デュプリケイタ ビデオおよび画像処 理コンポーネント・ ライブラリ デュプリケイタは、その 4 つの出力のすべてへの各受信入力パケットを重複し ます。 表 3 に、ビデオ・パイプラインのブロックを説明します。ビデオ・パイプラインは、 ビデオ入力の一部を受け取り、外部メモリに結果を書き込む前にアップスケールし ます。 表 3. ビデオ・パイプライン・ブロック ブロック ソース 説明 クリッパ・アル ゴリズム IP コア ビデオおよび画像処 理コンポーネント・ ライブラリ クリッパ・アルゴリズムの IP コアは、入力ラインのほとんどを奪います。そ の結果、わずか約その 4 分の 1 がその出力に伝播します。伝播される四半期 は、各ビデオ・パイプラインごとに異なります。 ライン・バッ ファ ビデオおよび画像処 理コンポーネント・ ライブラリ ライン・バッファは、複数のラインを格納するためのオンチップ・メモリを使 用して、1 つのパケットとして並列に出力されます。このリファレンス・デザ インは、4 つの垂直タップをサポートするために、各ラインバッファを設定し ます。 スケーラ・アル ゴリズム IP コア ビデオおよび画像処 理コンポーネント・ ライブラリ スケーラ・アルゴリズムの IP コアは、係数の 2 によって入力ラインをアップ スケールします。 パケット・ライ タ ビデオおよび画像処 理コンポーネント・ ライブラリ パケット・ライタは、外部メモリに出力されるビデオ・フレーム（パケット） のラインを書き込みます。 表 4 に、ビデオのコントロール・ブロックを記述します。Nios II スケジューラは、IP コアを制御します。それは IP コアおよびコンポーネント・ライブラリのコンポーネ ントを構成、起動、および停止するためのレジスタマップが使用可能になります。 そのコンポーネントは、スケジューラからコマンドを受信したとき、入力パケット のようなタスクだけを実行するため、はるかに低いレベルの制御が必要です。 2011 年 5 月 Altera Corporation 4K フォーマット変換のリファレンス・デザイン 1–6 機能の説明 表 4. ビデオ・コントロール・ブロック ブロック ソース 説明 カーネル・クリ エイタ ビデオおよび画像 処理コンポーネン ト・ライブラリ カーネル・クリエイタは、出力ラインを生成するために必要な入力ラインを返送 するハードウェア・アクセラレータ・ブロックです。スケジューラは、入力ライ ンがライン・バッファに格納する必要があることを決定するために、この事実を 使用します。 パケット・ス イッチ ビデオおよび画像 処理コンポーネン ト・ライブラリ パケット・スイッチは、送信先アドレスに指定されたエンド・ポイントにメッ セージを配線します。このプロセスでは、Nios II プロセッサは送信先アドレスを 変更することにより、リファレンス・デザイン内の任意のコンポーネントにメッ セージを送信することができます。 Nios II メッセー ジ・インタ フェース・ユ ニット ビデオおよび画像 処理コンポーネン ト・ライブラリ コンポーネントは、メッセージを送受信するためには、Avalon-ST Message フォー マットを使用します。メッセージ・インタフェース・ユニットは、Nios II プロ セッサがメッセージを送受信するために使用されるメモリ・マップ・ペリフェラ ルです。 Nios II プロセッサは、以下の方法でシステムを制御します。 Nios II スケ ジューラ SOPC Builder ■ 入力ビデオ・ォーマットの変更によってトリガされるクロックのビデオ入力 からの割り込みに反応する ■ レジスタ・マップを介して IP コアを設定する ■ コンポーネントにコマンド・メッセージを送信する ■ コンポーネントからの応答メッセージを受信する 表 5 に、ビデオ出力ブロックについて説明します。ビデオ出力は、外部メモリから のアップスケールされた出力ビデオを読み込んで、4 つの SDI 出力に供給します。 表 5. ビデオ・コントロール・ブロック ブロック ソース 説明 フレーム・リー ダ ビデオおよび画像 処理スイート フレーム・リーダーは、外部メモリからフレームを読み込み、Avalon-ST Video パ ケットに変換します。 ガンマ・コレク タ ビデオおよび画像 処理スイート ガンマ・コレクタは、スケーリングの結果として発生する範囲外の値のいずれか のタイム・アウトを修正します。このブロックは、64 ≤ Y ≤ 940 および 64 ≤ Cb/Cr ≤ 960 の許容される SDI 範囲に色の値を返却します。 クロックされた ビデオ出力 ビデオおよび画像 処理スイート このリファレンス・デザインで、クロックされるビデオ出力は、SDI IP コアが取 り入れることができる形式には Avalon-ST Video を変換します。 ALTMEMPHY およびマルチ・フロントエンド付きの DDR3 SDRAM コントローラは、次 のアクションを実行します。 ■ 外部 DDR3 SDRAM からのビデオのバッファリングを実行します。 ■ ALTMEMPHY 付きの DDR3 SDRAM コントローラの単一のスレーブ・インタフェース 上の複数のパケット・ライタやフレーム・リーダー・マスタのアービトレーショ ンを処理します。 ビデオ・パイプライン リファレンス・デザインは、4 つのビデオ・パイプラインで構成されています。各ビ デオ・パイプラインは 1080p60 のビデオをプロセスすることができます。デザイン は 4 つのビデオ・パイプライン全体で 4K アップスケール処理を分割します。余分な ビデオ処理パイプラインは、高精度をプロセスするために追加することができます。 唯一の制限は、使用される FPGA のサイズ、および利用可能な DDR3 SDRAM の帯域 幅です。逆に、必要なビデオ処理パイプラインの数は、達成可能な fMAX が増加する につれて減少します。 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation 1–7 機能の説明 処理機能のチェインで構成される各ビデオ・パイプラインをパラメータ化すること ができます。Avalon-ST インタフェースでは、SOPC Builder を使用した処理機能を接 続することができます。図 2 には、以下の機能を持つビデオ・パイプラインを示し ます。 ■ クリッパ・アルゴリズム IP コアは、このビデオ・パイプライン処理する入力ライ ンの一部を選択します ■ 必要な出力ラインを生成するために複数の入力ラインをバッファリングし、正し いピクセルのカーネルでスケーラ・アルゴリズムの IP コアを提供するライン・ バッファ ■ スケーラ・アルゴリズムの IP コアはアップスケールを実行し、出力ラインを生成 します ■ 第二クリッパ・アルゴリズム IP コアは、出力ラインに含まれるすべての重複を削 除します ■ パケット・ライタは、DDR3 SDRAM に出力ラインを書き込みます 図 2. ビデオ・パイプラインのブロック図 From Video Input 1 Clipper Algorithmic Line Buffer Scalar Algorithmic Clipper Algorithmic Packet Writer To DDR3 SDRAM 垂直バンドは 4 つのパイプラインで受信するビデオを分割します。各ビデオ・パイ プラインは、受信するビデオ・フレームの異なる垂直バンドを処理します。図 3 に、 各パイプラインはラインの異なる地区を選択し（小さなオーバラッピング）、ビデオ のその部分のみをアップスケールすることを示します。 2011 年 5 月 Altera Corporation 4K フォーマット変換のリファレンス・デザイン 1–8 機能の説明 図 3. ビデオ処理パイプライン上のビデオ・フレームの分割 Video Pipeline 1 Video Pipeline 2 Video Pipeline 3 Video Pipeline 4 Line N ... ... Line 3 Line 2 Line 1 Upscale Upscale Upscale Upscale Line N ... ... Line 3 Line 2 Line 1 同時に必要な 4 つの SDI 出力を生成するために、デザインはダブル・バッファに 4K フレームを作成する必要があります。図 4 に、4K フレームのバッファリングを示し ます。デザインは、4K フレームを垂直バンドとして書き込み、ダブル・バッファを スワップします。そして、4 つのクワドラントとしてフレームを読み出し、別の SDI 出力にそれぞれ送信します。 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation 1–9 機能の説明 図 4. DDR3 SDRAM で 4K のビデオ・フレームのバッファリング Video Pipeline 4 Video Pipeline 3 Video Pipeline 2 Video Pipeline 1 DDR3 SDRAM Double Buffer Video Output 1 Video Output 2 Video Output 3 Video Output 4 デザインは、4K のフレームを生成するには、アップスケールされた出力ラインを再 結合し、任意の重複を除去します ( 図 5 を参照 )。 2011 年 5 月 Altera Corporation 4K フォーマット変換のリファレンス・デザイン 1–10 機能の説明 図 5. 4K フレーム Video Output 1 Video Output 2 Video Output 3 Video Output 4 Monitor コントロール・インタフェース リファレンス・デザインは、ビデオ処理デザインにおいて、より高い柔軟性と制御 を可能にするビデオおよび画像処理コンポーネント・ライブラリを紹介します。コ ンポーネント・ライブラリは、IP コアを搭載したビデオおよび画像処理スイートを ビルドする一般的なビデオ機能ビルディング・ブロックの集合です。MegaCore ファ ンクションの一部としてコンポーネント・ライブラリを使用すると、ソフトウェア のコンポーネントは制御とパラメータ化を非表示にします。リファレンス・デザイ ンでは、コンポーネント（クリッパ・アルゴリズムの IP コア、ライン・バッファ、 スケーラ・アルゴリズム IP コア、およびパケット・ライタ）の選択が柔軟なビデオ 処理パイプラインを作成します。各コンポーネントは、それが特定の機能を実行す るように、指示するスケジュラからメッセージを受信して、コマンド・インタ フェースを備えています。ライン・バッファのいくつかの機能の例は、次のとおり です：新しいラインを受信すること、含まれるラインをシフトすること、または別 のコンポーネントにピクセルのカーネルを送信することです。コンポーネントをコ ントロールする HDL ステート・マシンとしてのスケジューラを実装することができ ます。またはコンポーネントの大規模システムをコントロールするために実装する ことができます。リファレンス・デザインのスケジューラは Nios II プロセッサです。 ビデオ入力ブリッジは受信した各ラインの場合、スケジューラへの応答メッセージ を送信します。スケジューラは、ビデオ入力ブリッジにメッセージを送信して、特 定のデスティネーションにラインを送信するように指示します。このケースでは、 デザインはラインの複写機（複数の宛先にラインのコピーを送信する）を送信しま す。スケジューラは、ビデオ・パイプライン内の各コンポーネントにメッセージを 送信します。メッセージは、ライン上で実行するように機能するコンポーネントに 指示します。 ソフトウェア・スケジューラは、両方のシステムのデバッグとラン・タイム機能の 変更に柔軟性を提供します。これは、より生産的なデザイン・サイクルおよび大幅 に低減されたタイム・ツー・マーケットを提供します。 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation 1–11 使用法 ソフトウェアのスケジュール main.cpp ファイルは、ソフトウェアのスケジュール、コメント、およびスケジュー ルの詳細な説明が含まれます。C のマクロの数は、nios_miu.h ファイルに Nios II プロ セッサがメッセージを送受信できるようにメッセージ・インタフェース・ユニット を使用します。マクロは単純なメモリ・マップされた読み出しまたは書き込みに変 換して、Nios II のメッセージ・インタフェース・ユニットを使用できるように API に ついて説明します。 f Nios II のメッセージ・インタフェース・ユニットについて詳しくは、ビデオおよび画 像処理コンポーネント・ライブラリの機能の説明（アルテラから入手可能）を参照 してください。 リファレンス・デザインの各コンポーネントはまた、受け取る一連のコマンドと、 返すそれがのセットがあります。alt_vip_common_pkg.h ファイルには、コマンドを示 します。 クロック 表 6 に、クロックおよび周波数をリストします。 表 6. クロックおよび周波数 クロック・ドメイン fMAX (MHz) 説明 sdi_rx_clk[0] 148.5 SDI 入力クロック。 sdi_clk148 148.5 4 つの出力のための SDI 出力クロック。 vip_clk 148.5 ビデオ処理パイプライン・クロック。 altmemddr_0_sysclk 200.0 メモリ・コントローラ・クロックのローカル・イ ンタフェース。 DDR3 クロック 400.0 DDR3 SDRAM は 400 MHz でクロックされる。 使用法 この項では、以下の内容について説明します。 ■ ハードウェアおよびソフトウェア要件 ■ リファレンス・デザインのダウンロードおよびインストール ■ SOPC Builder システムの生成 ■ ソフトウェアのコンパイル ■ デザインのコンパイル ■ デバイスのプログラム ハードウェアおよびソフトウェア要件 リファレンス・デザインには次のハードウェアが必要です。 2011 年 5 月 ■ Stratix IV GX FPGA 開発ボード ■ 2 つのテラシック・トランシーバ SDI 高速メザニン・カード (HSMC) ボード ■ 1 つの 1080p60 SDI ビデオ・ソース Altera Corporation 4K フォーマット変換のリファレンス・デザイン 1–12 使用法 ■ SDI-to-DVI コンバータ付きの 4 つの 1080p60 SDI モニタまたは DVI モニタ このリファレンス・デザインには次のソフトウェアが必要です。 ■ Quartus II software v10.1 ■ Nios II EDS v10.1 リファレンス・デザインのダウンロードおよびインストール リファレンス・デザインをダウンロードおよびインストールするには、以下のス テップに従います。 1. 4K Format Conversion Reference Design ウェブページからリファレンス・デザイン （.zip）ファイルを要求します。 2. コンピュータ上のディレクトリにアーカイブ・ファイルの内容を抽出します。 ディレクトリ・パス名にスペースを使用しないでください。 図 6 に、リファレンス・デザインのディレクトリ構造を示します。 図 6. ディレクトリ構造 <path> Installation directory. fourk-<version> Contains the 4K format conversion reference design files. es Contains the precompiled .sof for engineering sample devices. s4gx_pcie Contains the Quartus II project. clock_gen Contains the PLLs for SDI clock generation. ip Contains beta versions of IP MegaCore functions. sdi_dprio_siv Contains the SDI transceiver reconfiguration controller. sdi_dual Contains the SDI MegaCore function configurations. software Contains the Nios II application project and Nios II C++ source code. top Contains the top-level design file (s4gx_pcie.v) and interface configuration file (config.v). fourk.sopc The SOPC Buidler file. make_project.bat Run this script on Windows to create the project. make_project.sh Run this script on Linux to create the project. s4gx_pcie.sdc The timing constraints file. s4gx_pcie.tcl Tcl file that make_project script uses to create the Quartus II project. s4gx_pcie.sof The precompiled .sof for production devices. 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation 1–13 使用法 SOPC Builder システムの生成 SOPC Builder システムを生成するには、以下のステップに従います。 1. Quartus II プロジェクト・ファイルの s4gx_pcie.qpf を作成するには : ■ Windows のオペレーティング・システムで、make_project.bat のスクリプトを 実行してます。 ■ Linux のオペレーティング・システムで、make_project.sh のスクリプトを実行 してます。 2. Quartus II プロジェクト・ファイルの s4gx_pcie.qpf を開きます。 3. Quartus II ソフトウェアの Tools メニューで、SOPC Builder を選択します。 1 無視することができる次のワーニング・メッセージは、同様のワーニング・メッ セージが表示されることがあります。 Warning: X: add_file Y is encrypted; it cannot be used for simulation 4. SOPC Builder の System Generation タブをクリックします。 5. Generate をクリックします。 6. System generation was successful メッセージが表示されると、Eclipse 用の Nios II Software Build Tools を開始します。Windows の Start メニューで、アルテラにポイ ントして、Nios II EDS <version> 、そして Nios II Software Build Tools for Eclipse をク リックします。 ソフトウェアのコンパイル Eclipse 用の Nios II Software Build Tools でソフトウェアをコンパイルして、 onchip_memory2_0.hex ファイルを作成するには、以下のステップに従います。 1. Workspace Launcher ウインドウ内で、Browse... をクリックして、s4gx_pcie ディ レクトリで新しいワークスペース・ディレクトリ（workspace）を作成します。 そして、OK をクリックしてワークスペースを起動します。 2. Nios II – Eclipse ウインドウ内で、Project Explorer タブで右クリックします。そし て、New をポイントして、Nios II Application and BSP from Template を選択します。 3. Nios II Application and BSP from Template ウインドウ内で、以下の情報を入力しま す。 ■ SOPC Information File Name を参照して FourK.sopcinfo ファイルを検索します。 ■ Project name には、enter s4gx_pcie_controller を入力します。 ■ Templates には、Blank Project を選択します。 4. Finish ボタンをクリックします。 5. Project Explorer タブで、s4gx_pcie_controller_bsp で右クリックします。Nios II をポ イントして、Generate BSP を選択します。 6. Nios II – Eclipse ウインドウ内で、ファイルのリストを開くには、 s4gx_pcie_controller の左にある + シンボルを右クリックします。Right-click on the ファイルの main.cpp を右クリックして、Add to Nios II Build を選択します。 7. Project Explorer タブ内の s4gx_pcie_controller を右クリックして、Properties を選択 します。 2011 年 5 月 Altera Corporation 4K フォーマット変換のリファレンス・デザイン 1–14 使用法 8. Properties for s4gx_pcie_controller ウインドウ内で、Nios II Application Properties を 選択して、Optimization level: を Level 3 に変更します。そして、OK をクリックし ます。 9. Project Explorer タブ内の s4gx_pcie_controller_bsp を右クリックして、Properties を 選択します。 10. Properties for s4gx_pcie_controller_bsp ウインドウ内で、Nios II BSP Properties を選 択して、Optimization level: を Level 3 に変更します。そして、OK をクリックしま す。 11. Project Explorer タブ内の s4gx_pcie_controller を右クリックして、Build Project を選 択します。 12. In the Project Explorer タブ内の s4gx_pcie_controller を右クリックして、Make Targets をポイントして、Build.... を選択します。 13. Make Targets ウインドウ内で、mem_init_install を選択し て、Build をクリックし ます 14. デザインは onchip_memory2_0.hex ファイルを作成します。 デザインのコンパイル Quartus II ソフトウェアでデザインをコンパイルして、s4gx_pcie.sof ファイルを作成 するには、以下のステップを実行します。 1. Tools メニューの Start Compilation をクリックします。 2. コンパイルが完成したら、デザインは s4gx_pcie.sof ファイルを作成します。 デバイスのプログラム FPGA をプログラムして、リファレンス・デザイン をセット・アップするには、以下 のステップを実行します。 1. 図 7 に示すように、2 つの SDI HSMC ボードを接続します。 図 7. リファレンス・デザインのセット・アップ Video Output 1 Video Output 2 Video Output 3 Video Output 4 Monitor 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation 1–15 改訂履歴 2. SDI_OUT1 と SDI_OUT2 出力への 4 つの SDI モニタ・ケーブルを接続します。 3. Stratix IV GX FPGA 開発ボードの電源をオンにします。 4. Quartus II ソフトウェアで、s4gx_pcie.sof で FPGA をプログラムするには、Tools メ ニューの Programmer をクリックします。 5. LED0 フラッシュをチェックします。 6. SDI_IN1 入力に 1080p60 SDI ソース・ケーブルを接続します。 7. LED3 が LED0 および LED1 フラッシを点灯させることをチェックします。 表 7 には、Stratix IV GX FPGA 開発ボード LED を示します。 表 7. LEDs LED 説明 0 ソフトウェア・ハートビット。ソフトウェアが Nios II プロセッサ上で実行されると きに点滅します。 1 ハートビートの毎秒 60 フレーム。これは、入力ビデオの 60 秒ごとにフレームがフ ラッシュします。 2 未使用。 3 SDI_IN1 が 1080p60 入力を検出するときに点灯させます。 改訂履歴 表 8 に、本資料の改訂履歴を示します。 表 8. 改訂履歴 日付 May 2011 年 5 月 2011 年 5 月 バー ジョン 1.0 Altera Corporation 変更内容 初版。 4K フォーマット変換のリファレンス・デザイン 1–16 改訂履歴 4K フォーマット変換のリファレンス・デザイン 2011 年 5 月 Altera Corporation