S-77100/77101シリーズ www.sii-ic.com © SII Semiconductor Corporation, 2015 パワーシーケンサ Rev.1.0_ 01 S-77100/77101シリーズは、パワーシーケンサです。 S-77100シリーズは4チャネルのイネーブル信号が出力可能で、外部電源回路を制御します。ON端子の "H" と "L" を切り換 えることにより、イネーブル信号を順次オンおよびオフにします。 S-77101シリーズは3チャネルのイネーブル信号が出力可能で、外部電源回路を制御します。ON端子を "L" から "H" に切り _______ 換えることによりイネーブル信号を順次オン、OFF 端子を "H" から "L" に切り換えることによりイネーブル信号を順次オ フにします。 各イネーブル信号の遅延時間は、外付けコンデンサにより設定可能です。 小型の8-Pin TSSOPまたはSNT-8Aパッケージを採用しているため、高密度実装も可能です。 特長 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ 複数電源のシーケンス処理を容易にサポート 遅延時間を外付けコンデンサにより設定可能 4チャネルのシーケンス動作を1つの入力信号で制御可能 (S-77100シリーズ) オンシーケンス動作とオフシーケンス動作を別々の入力信号で制御可能 (S-77101シリーズ) カスケード接続によりイネーブル出力を増やすことが可能 低消費電流 : 3.0 μA typ. (オフ期間、パワーグッド期間、VDD = 3.3 V、Ta = +25°C) 広動作電圧範囲 : 2.2 V ~ 5.5 V 動作温度範囲 : Ta = −40°C ~ +85°C 出力形態を選択可能 : CMOS出力、Nchオープンドレイン出力 出力論理を選択可能 : アクティブ "H"、アクティブ "L" 鉛フリー (Sn 100%)、ハロゲンフリー 用途 ・ ・ ・ ・ 複数デバイスの電源シーケンス処理 マイクロプロセッサ、マイクロコントローラのシーケンス処理 FPGAの電源シーケンス処理 テレビ、カメラ、プリンタ等の電源シーケンス処理 パッケージ ・ 8-Pin TSSOP ・ SNT-8A 1 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 ブロック図 1. S-77100シリーズ *1. オプション選択可能 図1 2. S-77101シリーズ *1. オプション選択可能 図2 2 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 品目コードの構成 _______ S-77100/77101シリーズは、OFF端子の有無、イネーブル出力順、出力形態などを用途により選択することができます。 製品名における文字列が示す内容は "1. 製品名" を、製品オプションは "2. 製品オプション一覧" を、パッケージ図面 は "3. パッケージ" を参照してください。 1. 製品名 S-7710 x x xx - xxxx U 4 環境コード U : 鉛フリー (Sn 100%)、ハロゲンフリー *1 パッケージ略号とICの梱包仕様 T8T1 : 8-Pin TSSOP、テープ品 I8T1 : SNT-8A、テープ品 オプションコード2*2 *3 オプションコード1 A : リバースタイプ B : フォワードタイプ チャネル数 _______ 0 : 4チャネル (OFF 端子なし) _______ 1 : 3チャネル (OFF端子あり) *1. *2. テープ図面を参照してください。 ユーザ選択されたオプション機能により付加されるコードです。 オプションの種類については、"2. 製品オプション一覧" を参照してください。 オプションコード2については、弊社営業までお問い合わせください。 *3. "2. 製品オプション一覧" を参照してください。 2. 製品オプション一覧 表1 オプション イネーブル出力順 (オプションコード1) 外付けコンデンサ (CDLY) の充放電回数 (オプションコード2) 入力レベル (オプションコード2) 出力形態 (オプションコード2) 出力論理 (オプションコード2) 説明 オフシーケンス期間にイネーブル出力 (ENBL_x端子) が反転する順番を選択できます。 S-77100シリーズ A : ENBL_D端子、ENBL_C端子、ENBL_B端子、ENBL_A端子の順番で "L" になります。 B : ENBL_A端子、ENBL_B端子、ENBL_C端子、ENBL_D端子の順番で "L" になります。 S-77101シリーズ A : ENBL_C端子、ENBL_B端子、ENBL_A端子の順番で "L" になります。 B : ENBL_A端子、ENBL_B端子、ENBL_C端子の順番で "L" になります。 遅延時間 (tDLY) 調整のためのオプションです。 CDLYの充放電回数を選択できます。 2回 / 4回 / 8回 / 16回 本データシートは、4回を選択したときを例に説明しています。 _______ ON端子、OFF端子の入力レベルを選択できます。 シュミットトリガ入力 / コンパレータ入力 ENBL_x端子の出力形態を選択できます。 CMOS出力 / Nchオープンドレイン出力 ENBL_x端子の出力論理を選択できます。 アクティブ "H" : パワーグッド期間に "H" のタイプ / アクティブ "L" : パワーグッド期間に "L" のタイプ 本データシートは、アクティブ "H" を選択したときを例に説明しています。 3 パワーシーケンサ S-77100/77101シリーズ 3. Rev.1.0_ 01 パッケージ 表2 パッケージ名 外形寸法図面 8-Pin TSSOP SNT-8A FT008-A-P-SD PH008-A-P-SD パッケージ図面コード テープ図面 FT008-E-C-SD PH008-A-C-SD リール図面 ランド図面 FT008-E-R-S1 PH008-A-R-SD − PH008-A-L-SD ピン配置図 1. 8-Pin TSSOP Top view 表3 1 2 3 4 8 7 6 5 図3 端子番号 端子記号 1 2 3 4 5 ENBL_A ENBL_B CDLY VSS ON *1 ENBL_D _______ 6 *2 OFF 7 ENBL_C 8 VDD *1. S-77100シリーズのみ *2. S-77101シリーズのみ 端子内容 イネーブル信号出力端子 イネーブル信号出力端子 外付けコンデンサ (CDLY) 接続端子 GND端子 イネーブルトリガ入力端子 イネーブル信号出力端子 ディスエーブルトリガ入力端子 イネーブル信号出力端子 正電源端子 2. SNT-8A 表4 Top view 1 2 3 4 8 7 6 5 図4 4 端子番号 1 2 3 4 5 端子記号 ENBL_A ENBL_B CDLY VSS ON *1 ENBL_D _______ 6 *2 OFF 7 ENBL_C 8 VDD *1. S-77100シリーズのみ *2. S-77101シリーズのみ 端子内容 イネーブル信号出力端子 イネーブル信号出力端子 外付けコンデンサ (CDLY) 接続端子 GND端子 イネーブルトリガ入力端子 イネーブル信号出力端子 ディスエーブルトリガ入力端子 イネーブル信号出力端子 正電源端子 Rev.1.0_ 01 パワーシーケンサ S-77100/77101シリーズ 各端子の機能説明 1. ON端子 シーケンス動作を開始するためのトリガ入力端子です。 S-77100シリーズでは、立ち上がり信号が検出されるとオンシーケンス動作が行われます。立ち下がり信号が検出さ れるとオフシーケンス動作が行われます。 S-77101シリーズでは、立ち上がり信号が検出されるとオンシーケンス動作が行われます。 詳細は、" 動作説明"、"1. シーケンス動作" を参照してください。 _______ 2. OFF端子 (S-77101シリーズのみ) オフシーケンス動作を開始するためのトリガ入力端子です。立ち下がり信号が検出されるとオフシーケンス動作が行 われます。詳細は、" 動作説明"、"1. シーケンス動作" を参照してください。 3. ENBL_A, ENBL_B, ENBL_C, ENBL_D端子 (ENBL_D端子はS-77100シリーズのみ) イネーブル信号を外部電源回路へ出力するための端子です。 ENBL_x端子の出力形態はNchオープンドレイン出力 / CMOS出力をオプション選択できます。また、ENBL_x端子 の出力論理はアクティブ "H" / アクティブ "L" をオプション選択できます。 シーケンス動作については、" 動作説明"、"1. シーケンス動作" を、オプションについては、" 品目コードの構 成"、"2. 製品オプション一覧" を参照してください。 4. CDLY端子 オンシーケンス動作およびオフシーケンス動作の遅延時間 (tDLY) を生成するために、外付けコンデンサ (CDLY) を接 続する端子です。CDLYは、定電流回路によって充放電されます。ON端子の立ち上がりから充放電動作が始まり、そ こからENBL_A端子が立ち上がるまでの時間がS-77100/77101シリーズの生成するtDLYとなります。 動作のタイミングについては、" 動作説明"、"1. シーケンス動作" を、遅延時間については、" 遅延時間と外付 けコンデンサの関係" を参照してください。 5. VDD端子 正電源に接続してください。印加電圧値については、" 電気的特性" を参照してください。 6. VSS端子 GNDに接続してください。 5 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 絶対最大定格 表5 項目 電源電圧 入力電圧 VDD VIN 記号 VDD _______ ON, OFF (S-77101シリーズのみ) 適用端子 出力電圧 VOUT ENBL_A, ENBL_B, ENBL_C, ENBL_D (S-77100シリーズのみ) 絶対最大定格 VSS − 0.3 ~ VSS + 6.5 VSS − 0.3 ~ VDD + 0.3*1 Nchオープン VSS − 0.3 ~ VSS + 6.5 ドレイン出力 *1 CMOS出力 VSS − 0.3 ~ VDD + 0.3 −40 ~ +85 −55 ~ +150 動作周囲温度*2 Topr − 保存温度 Tstg − *1. 6.5 Vを越えないようにしてください。 *2. 結露や霜がない状態です。結露や霜は、端子間を短絡させるため誤動作の要因となります。 注意 6 単位 V V V V °C °C 絶対最大定格とは、どのような条件下でも越えてはならない定格値です。万一この定格値を越えると、製品の劣化な どの物理的な損傷を与える可能性があります。 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 電気的特性 表6 (特記なき場合 : Ta = −40°C ~ +85°C, VDD = 2.2 V ~ 5.5 V, VSS = 0 V) 項目 動作電源電圧 記号 VDD VDD 消費電流1 (オフ期間) IDD1 VDD 消費電流2 (パワーグッド期間) IDD2 VDD IDD3 VDD VUVLO IIZH IIZL VDD _______ ON, _______ OFF *2 ON, OFF *2 VIL ON, OFF *2 VIH ON, OFF *2 VIT_ON ON, OFF *2 消費電流3 (オンシーケンス期間、 オフシーケンス期間) 低電圧検出電圧 高レベル入力リーク電流 低レベル入力リーク電流 条件 Min. Typ.*1 2.2 − Max. 5.5 単位 − − 3.0 6.0 μA − 3.0 6.0 μA − − 8.0 μA 1.85 −0.3 −0.3 VSS − 0.3 0.8 × VDD 2.0 − − 2.13 0.3 0.3 0.2 × VDD VDD + 0.3 V μA μA 0.3 0.8 1.3 V VOUT = VDD −0.3 − 0.3 μA VOUT = VSS −0.3 − 0.3 μA − − 0.4 V 0.8 × VDD − − V 40 45 50 ms 適用端子 V, VDD = 3.3 _______ *2 ON端子, OFF端子 = VSS, ENBL_x端子 = オープン V, VDD = 3.3 _______ *2 ON端子, OFF端子 = VDD, ENBL_x端子 = オープン V, VDD = 3.3 _______ ON端子, OFF端子*2 = VDD or VSS, ENBL_x端子 = オープン − VIN = VDD VIN = VSS _______ 入力電圧 (シュミットトリガ入力選択時) 入力しきい値電圧 (コンパレータ入力選択時) _______ IOZH 低レベル出力リーク電流*3 IOZL 低レベル出力電圧 VOL 高レベル出力電圧*5 VOH 遅延時間*6 *1. *2. *3. *4. *5. *6. − _______ *3 高レベル出力リーク電流 − tDLY ENBL_A, ENBL_B, ENBL_C, ENBL_D*4 ENBL_A, ENBL_B, ENBL_C, ENBL_D*4 ENBL_A, ENBL_B, ENBL_C, ENBL_D*4 ENBL_A, ENBL_B, ENBL_C, ENBL_D*4 ENBL_A, ENBL_B, ENBL_C, ENBL_D*4 − IOL = 2.0 mA IOH = −0.4 mA Ta = +25°C, VDD = 3.3 V, ENBL_A 端 子 の 立 ち 上 が り か ら ENBL_B端子の立ち上がりまでの 期間, CDLY = 10 nF, CDLYの充放電回数 = 4回 − − V V V Typ.値はTa = +25°C時の値です。 S-77101シリーズのみ オプションにてNchオープンドレイン出力を選択した場合。 S-77100シリーズのみ オプションにてCMOS出力を選択した場合。 遅延時間は使用する環境によって変わります。実際のアプリケーションで十分な評価の上、定数を設定してください。 詳細は、" 遅延時間と外付けコンデンサの関係" を参照してください。 7 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 動作説明 1. シーケンス動作 1. 1 S-77100A (リバースタイプ)、S-77100B (フォワードタイプ) S-77100シリーズは4チャネル (ENBL_A端子、ENBL_B端子、ENBL_C端子、ENBL_D端子) のイネーブル出力があ ります。リバースタイプとフォワードタイプでオフシーケンス動作の順番が異なります。 1. 1. 1 シーケンス動作概要 (1) オンシーケンス動作 ON端子が "L" から "H" に変化した後、外付けコンデンサ (CDLY) の充電動作が開始され、満充電になると放電動 作が行われます。これをn回繰り返した時間が遅延時間 (tDLY) となり、ENBL_A端子は "H" になります。同様に、 tDLY経過するごとにENBL_B端子、ENBL_C端子、ENBL_D端子の順番で "H" になります。ON端子が "L" から "H" に変化してからENBL_D端子が "H" になるまでの期間を「オンシーケンス期間」と呼びます。 (2) オフシーケンス動作 ON端子が "H" から "L" に変化した後、CDLYの充電動作が開始され、満充電になると放電動作が行われます。こ れをn回繰り返した時間がtDLYとなり、S-77100AはENBL_D端子、ENBL_C端子、ENBL_B端子、ENBL_A端子の 順番で "L" になります。S-77100BはENBL_A端子、ENBL_B端子、ENBL_C端子、ENBL_D端子の順番で "L" に なります。ON端子が "H" から "L" に変化してからS-77100AではENBL_A端子、S-77100BではENBL_D端子が "L" になるまでの期間を「オフシーケンス期間」と呼びます。 正常にシーケンス動作を行うために、オンシーケンス期間およびオフシーケンス期間はON端子を変化させないで ください。 tDLYを決定するCDLYの充放電回数は、オプションとして2回 / 4回 / 8回 / 16回から選択可能です。 t DLY を生成するためのC DL Y の充電動作と放電動作は、定電流回路によって行われます。C DL Y とt DLY の関係は、 " 遅延時間と外付けコンデンサの関係" を参照してください。 また、ENBL_A端子、ENBL_B端子、ENBL_C端子、ENBL_D端子がすべて "H" になってからオフシーケンス動作 開始までの期間を「パワーグッド期間」 、ENBL_A端子、ENBL_B端子、ENBL_C端子、ENBL_D端子がすべて "L" に なってからオンシーケンス動作開始までの期間を「オフ期間」と呼びます。 周辺回路接続例は図5を参照してください。 図6はS-77100A、図7はS-77100Bのタイミングチャートをそれぞれ示します。 5 V AUX DC-DC LDO 3.3 V IN OUT 0.1 μF S-77100シリーズ VDD IN シーケンス コントローラ ENBL_A ON ENBL_B EN DC-DC LDO IN ENBL_C ENBL_D CDLY OUT OUT EN DC-DC LDO 2.5 V DC-DC LDO IN OUT EN DC-DC LDO IN OUT EN 1.8 V 1.5 V 1.1 V I/O LOGIC MEMORY CORE SoC VSS 備考 ENBL_x端子はCMOS出力です。 図5 周辺回路接続例 (S-77100A : リバースタイプ、S-77100B : フォワードタイプ) 注意 1. S-77100シリーズへ印加される電源電圧が安定状態になってから入力を行ってください。 2. 上記接続図は動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してく ださい。 8 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 オフ期間 オンシーケンス期間 パワーグッド期間 オフシーケンス期間 オフ期間 ON CDLY n回*1 n回*1 ENBL_A ENBL_B ENBL_C ENBL_D 2.5 V : I/O 1.8 V : LOGIC 1.5 V : MEMORY 1.1 V : CORE tDLY *1. tDLY tDLY tDLY tDLY tDLY tDLY tDLY オプション選択可能 : 2回 / 4回 / 8回 / 16回 図6 タイミングチャート (S-77100A : リバースタイプ) オフ期間 オンシーケンス期間 パワーグッド期間 オフシーケンス期間 オフ期間 ON CDLY n回*1 n回*1 ENBL_A ENBL_B ENBL_C ENBL_D 2.5 V : I/O 1.8 V : LOGIC 1.5 V : MEMORY 1.1 V : CORE tDLY *1. tDLY tDLY tDLY tDLY tDLY tDLY tDLY オプション選択可能 : 2回 / 4回 / 8回 / 16回 図7 タイミングチャート (S-77100B : フォワードタイプ) 9 パワーシーケンサ S-77100/77101シリーズ 1. 2 Rev.1.0_ 01 _______ _______ S-77101A (リバースタイプ、OFF端子あり)、S-77101B (フォワードタイプ、OFF端子あり) _______ S-77101シリーズは、3チャネル (ENBL_A端子、ENBL_B端子、ENBL_C端子) のイネーブル出力とOFF端子があり ます。リバースタイプとフォワードタイプでオフシーケンス動作の順番が異なります。 1. 2. 1 シーケンス動作概要 (1) オンシーケンス動作 ON端子が "L" から "H" に変化した後、外付けコンデンサ (CDLY) の充電動作が開始され、満充電になると放電動 作が行われます。これをn回繰り返した時間が遅延時間 (tDLY) となり、ENBL_A端子は "H" になります。同様に、 tDLY経過するごとに、ENBL_B端子、ENBL_C端子の順番で "H" になります。ON端子が "L" から "H" に変化して からENBL_C端子が "H" になるまでの期間を「オンシーケンス期間」と呼びます。 (2) オフシーケンス動作 _______ OFF端子が "H" から "L" に変化した後、CDLYの充電動作が開始され、満充電になると放電動作が行われます。こ れをn回繰り返した時間がtDLYとなり、S-77101AはENBL_C端子、ENBL_B端子、ENBL_A端子の順番で "L" にな _______ ります。S-77101BはENBL_A端子、ENBL_B端子、ENBL_C端子の順番で "L" になります。OFF 端子が "H" か ら "L" に変化してからS-77101AではENBL_A端子、S-77101BではENBL_C端子が "L" になるまでの期間を「オフ シーケンス期間」と呼びます。 _______ 正常にシーケンス動作を行うために、オンシーケンス期間およびオフシーケンス期間はON端子とOFF 端子を変化 させないでください。 tDLYを決定するCDLYの充放電回数は、オプションとして2回 / 4回 / 8回 / 16回から選択可能です。 t DLY を生成するためのC DL Y の充電動作と放電動作は、定電流回路によって行われます。C DL Y とt DLY の関係は、 " 遅延時間と外付けコンデンサの関係" を参照してください。 また、ENBL_A端子、ENBL_B端子、ENBL_C端子がすべて "H" になってからオフシーケンス動作開始までの期間 を「パワーグッド期間」、ENBL_A端子、ENBL_B端子、ENBL_C端子がすべて "L" になってからオンシーケンス動 作開始までの期間を「オフ期間」と呼びます。パワーグッド期間にON端子を "H" から "L" に変化、またはオフ期 _______ 間にOFF端子が "L" から "H" に変化してもシーケンス動作に影響はありません。 周辺回路接続例は図8を参照してください。 図9はS-77101A、図10はS-77101Bのタイミングチャートをそれぞれ示します。 5 V AUX DC-DC LDO 3.3 V IN OUT 0.1 μF S-77101シリーズ シーケンス コントローラ VDD ON IN ENBL_A OFF EN DC-DC LDO ENBL_B IN ENBL_C CDLY 2.5 V DC-DC LDO IN OUT EN 1.8 V 1.5 V I/O(1) I/O(2) LOGIC システム ENBL_x端子はCMOS出力です。 _______ 図8 OUT EN DC-DC LDO VSS 備考 OUT _______ 周辺回路接続例 (S-77101A : リバースタイプ、OFF端子あり、S-77101B : フォワードタイプ、OFF端子あり) 注意 1. S-77101シリーズへ印加される電源電圧が安定状態になってから入力を行ってください。 2. 上記接続図は動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定してく ださい。 10 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 オフ期間 オンシーケンス期間 パワーグッド期間 オフシーケンス期間 オフ期間 ON OFF CDLY n回*1 n回*1 ENBL_A ENBL_B ENBL_C 2.5 V : I/O(1) 1.8 V : I/O(2) 1.5 V : LOGIC tDLY *1. tDLY tDLY tDLY tDLY tDLY オプション選択可能 : 2回 / 4回 / 8回 / 16回 _______ 図9 タイミングチャート (S-77101A : リバースタイプ、OFF端子あり) オフ期間 オンシーケンス期間 パワーグッド期間 オフシーケンス期間 オフ期間 ON OFF CDLY n回*1 n回*1 ENBL_A ENBL_B ENBL_C 2.5 V : I/O(1) 1.8 V : I/O(2) 1.5 V : LOGIC tDLY *1. tDLY tDLY tDLY tDLY tDLY オプション選択可能 : 2回 / 4回 / 8回 / 16回 _______ 図10 タイミングチャート (S-77101B : フォワードタイプ、OFF端子あり) 11 パワーシーケンサ S-77100/77101シリーズ 2. Rev.1.0_ 01 カスケード接続 2. 1 S-77100B (フォワードタイプ) S-77100Bはカスケード接続することにより、イネーブル出力を増やすことが可能です。2つのS-77100Bをカスケード 接続した周辺回路接続例を図11に示します。 S-77100B(1)のENBL_D端子とS-77100B(2)のON端子を接続します。 図12にタイミングチャートを示します。 5 V AUX DC-DC LDO IN OUT 3.3 V 0.1 μF 3.3 V S-77100B(1) シーケンス コントローラ VDD IN ENBL_A ENBL_B ON EN DC-DC LDO IN ENBL_C ENBL_D CDLY OUT OUT EN DC-DC LDO 2.5 V DC-DC LDO 1.8 V IN OUT I/O LOGIC EN DC-DC 1.5 V LDO 1.1 V IN OUT EN MEMORY CORE SoC1 VSS システム 3.3 V 0.1 μF S-77100B(2) VDD IN ENBL_A ENBL_B ON EN DC-DC LDO IN ENBL_C ENBL_D CDLY OUT OUT EN DC-DC LDO 2.5 V DC-DC LDO 1.8 V IN OUT I/O LOGIC EN DC-DC 1.5 V LDO 1.1 V IN OUT EN MEMORY CORE SoC2 VSS 備考 ENBL_x端子はCMOS出力です。 図11 周辺回路接続例 (S-77100B : フォワードタイプ) 注意 1. S-77100Bへ印加される電源電圧が安定状態になってから入力を行ってください。 2. 上記接続図は動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定して ください。 3. S-77100B(1)とS-77100B(2)のCDLY端子に接続する外付けコンデンサ (CDLY) は兼用できません。 12 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 (1) オンシーケンス期間 (1) オフシーケンス期間 S-77100B(1) ON CDLY ENBL_A ENBL_B ENBL_C ENBL_D n回 n回 2.5 V : I/O 1.8 V : LOGIC 1.5 V : MEMORY 1.1 V : CORE tDLY1 tDLY1 tDLY1 tDLY1 (2) オンシーケンス期間 tDLY1 tDLY1 tDLY1 tDLY1 (2) オフシーケンス期間 S-77100B(2) ON (S-77100B(1) ENBL_D) CDLY ENBL_A ENBL_B ENBL_C ENBL_D m回 m回 2.5 V : I/O 1.8 V : LOGIC 1.5 V : MEMORY 1.1 V : CORE tDLY2 tDLY2 tDLY2 tDLY2 tDLY2 tDLY2 tDLY2 tDLY2 図12 カスケード接続時タイミングチャート (S-77100B : フォワードタイプ) S-77100B(1)のON端子が "L" から "H" に変化した後、S-77100B(1)のENBL_A端子、ENBL_B端子、ENBL_C端子、 ENBL_D端子の順番で "H" になります。 S-77100B(1)のENBL_D端子が "L" から "H" に変化した後、S-77100B(2)のENBL_A端子、ENBL_B端子、ENBL_C 端子、ENBL_D端子の順番で "H" になります。 S-77100B(1)のON端子が "H" から "L" に変化した後、S-77100B(1)のENBL_A端子、ENBL_B端子、ENBL_C端子、 ENBL_D端子の順番で "L" になります。 S-77100B(1)のENBL_D端子が "H" から "L" に変化した後、S-77100B(2)のENBL_A端子、ENBL_B端子、ENBL_C 端子、ENBL_D端子の順番で "L" になります。 正常にシーケンス動作を行うために、オンシーケンス期間およびオフシーケンス期間はON端子を変化させないでく ださい。 13 パワーシーケンサ S-77100/77101シリーズ 2. 2 Rev.1.0_ 01 _______ S-77101A (リバースタイプ、OFF端子あり) S-77101Aはカスケード接続することにより、イネーブル出力を増やすことが可能です。2つのS-77101Aをカスケード 接続した周辺回路接続例を図13に示します。 _______ S-77101A(1)のENBL_C端子とS-77101A(2)のON端子を接続し、S-77101A(1)のOFF端子とS-77101A(2)のENBL_A端 子を接続します。 図14にタイミングチャートを示します。 5 V AUX 3.3 V 0.1 μF 3.3 V S-77101A(1) VDD IN ON ENBL_A OFF ENBL_B ENBL_C VSS DC-DC LDO 1.8 V IN OUT EN DC-DC LDO IN CDLY 2.5 V OUT I/O(1) I/O(2) EN OUT 1.5 V EN DC-DC LDO システム 1 DC-DC LDO IN OUT LOGIC システム 3.3 V 0.1 μF S-77101A(2) ENBL_A ON ENBL_B OFF ENBL_C VSS 2.5 V DC-DC LDO 1.8 V IN OUT OUT EN DC-DC LDO IN CDLY 備考 IN I/O(1) I/O(2) EN OUT 1.5 V EN DC-DC LDO システム 2 シーケンス コントローラ VDD LOGIC ENBL_x端子はCMOS出力です。 _______ 図13 周辺回路接続例 (S-77101A : リバースタイプ、OFF端子あり) 注意 1. S-77101Aへ印加される電源電圧が安定状態になってから入力を行ってください。 2. 上記接続図は動作を保証するものではありません。実際のアプリケーションで十分な評価の上、定数を設定して ください。 3. S-77101A(1)とS-77101A(2)のCDLY端子に接続する外付けコンデンサ (CDLY) は兼用できません。 14 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 (1) オンシーケンス期間 (1) オフシーケンス期間 ON OFF(S-77101A(2) ENBL_A) CDLY S-77101A(1) n回 n回 ENBL_A ENBL_B ENBL_C 2.5 V : I/O(1) 1.8 V : I/O(2) 1.5 V : LOGIC tDLY1 tDLY1 tDLY1 (2) オンシーケンス期間 (2) オフシーケンス期間 tDLY1 tDLY1 tDLY1 ON (S-77101A(1) ENBL_C) OFF CDLY S-77101A(2) m回 m回 ENBL_A ENBL_B ENBL_C 2.5 V : I/O(1) 1.8 V : I/O(2) 1.5 V : LOGIC tDLY2 tDLY2 tDLY2 tDLY2 tDLY2 tDLY2 _______ 図14 カスケード接続時タイミングチャート (S-77101A : リバースタイプ、OFF端子あり) S-77101A(1)のON端子が "L" から "H" に変化した後、S-77101A(1)のENBL_A端子、ENBL_B端子、ENBL_C端子の 順番で "H" になります。 S-77101A(1)のENBL_C端子が "L" から "H" に変化した後、S-77101A(2)のENBL_A端子、ENBL_B端子、ENBL_C 端子の順番で "H" になります。 _______ S-77101A(2)のOFF 端子が "H" から "L" に変化した後、S-77101A(2)のENBL_C端子、ENBL_B端子、ENBL_A端子 の順番で "L" になります。 S-77101A(2)のENBL_A端子が "H" から "L" に変化した後、S-77101A(1)のENBL_C端子、ENBL_B端子、ENBL_A 端子の順番で "L" になります。 _______ 正常にシーケンス動作を行うために、オンシーケンス期間およびオフシーケンス期間はON端子とOFF端子を変化さ せないでください。 15 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 _______ 図14に示したように、S-77101A(1)のON端子が "L" から "H" に変化した後、S-77101A(2)のOFF 端子は "H"、"L" の _______ どちらでも、オンシーケンス動作が行われます。同様に、S-77101A(2)のOFF端子が "H" から "L" に変化した後、 S-77101A(1)のON端子は "H"、"L" のどちらでもオフシーケンス動作が行われます。したがって、シーケンスコント _______ ローラの制御信号端子、S-77101A(1)のON端子、S-77101A(2)のOFF 端子を接続することにより、ひとつの信号で S-77101A(1)とS-77101A(2)を制御することができます。図15に接続例を示します。 5 V AUX 3.3 V 0.1 μF 3.3 V S-77101A(1) VDD IN ON ENBL_A OFF ENBL_B EN DC-DC LDO IN ENBL_C CDLY VSS 2.5 V DC-DC LDO 1.8 V IN OUT OUT I/O(1) I/O(2) EN OUT 1.5 V EN DC-DC LDO システム 1 DC-DC LDO IN OUT LOGIC システム 3.3 V 0.1 μF S-77101A(2) ON ENBL_A OFF ENBL_B ENBL_C CDLY 2.5 V DC-DC LDO 1.8 V IN OUT OUT EN DC-DC LDO IN VSS 備考 IN 1.5 V EN DC-DC LDO _______ 16 I/O(2) EN OUT ENBL_x端子はCMOS出力です。 図15 I/O(1) カスケード接続例 (S-77101A : リバースタイプ、OFF端子あり) LOGIC システム 2 シーケンス コントローラ VDD パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 3. 特殊動作 3. 1 S-77100シリーズの特殊動作 シーケンス動作を正常に完了しなかった場合、極端に電源電圧が低下する場合、VDD端子とON端子を接続する場合 の動作は特殊動作となります。 3. 1. 1 オンシーケンス期間およびオフシーケンス期間の特殊動作 正常にシーケンス動作を行うために、オンシーケンス期間およびオフシーケンス期間はON端子を変化させないでく ださい。 (1) オンシーケンス期間にON端子が "H" から "L" に変化する場合 ENBL_x端子がすべて "L" になるため、オフシーケンス動作のタイミングは保証されません。また、CDLYの充電 動作は中止され、オートディスチャージ動作が開始されます。動作例を図16に示します。 本来のオンシーケンス期間 ON CDLY ENBL_A ENBL_B ENBL_C ENBL_D 図16 (2) オフシーケンス期間にON端子が "L" から "H" に変化する場合 ENBL_x端子がすべて "L" になるため、オフシーケンス動作のタイミングは保証されません。また、CDLYの充電 動作は中止され、オートディスチャージ動作が開始されます。再度オンシーケンス動作が行われるためには、ON 端子をいったん "L" にした後 "H" にしてください。動作例を図17に示します。 本来のオフシーケンス期間 オンシーケンス期間 ON CDLY ENBL_A ENBL_B ENBL_C ENBL_D 図17 備考 オートディスチャージ動作については、" 遅延時間と外付けコンデンサの関係"、"3. 時間 (tDCHG) の概略計算式" を参照してください。 オートディスチャージ 17 パワーシーケンサ S-77100/77101シリーズ 3. 1. 2 Rev.1.0_ 01 低電圧検出時の動作 (1) パワーグッド期間に低電圧が検出された場合 電源電圧 (VDD) が低電圧検出電圧 (VUVLO) 以下になるとENBL_x端子がすべて "L" になるため、オフシーケン ス動作のタイミングは保証されません。その後、VDDがVUVLOを越えたときON端子が "H" ならば、自動的にオ ンシーケンス動作が行われます。VDDがVUVLOを越えたときON端子が "L" の場合、オンシーケンス動作は行わ れません。オンシーケンス動作が行われるためには、ON端子を再度 "H" にしてください。動作例を図18に示 します。 VDD VUVLO VSS パワーグッド期間 パワーグッド期間 オンシーケンス期間 オンシーケンス期間 ON CDLY ENBL_A ENBL_B ENBL_C ENBL_D 図18 (2) オンシーケンス期間、オフシーケンス期間に低電圧が検出された場合 オンシーケンス期間またはオフシーケンス期間にVDDがVUVLO以下になるとENBL_x端子がすべて "L" になるため、 オフシーケンス動作のタイミングは保証されません。また、CDLYの充電動作は中止され、オートディスチャージ 動作が開始されます。動作例を図19に示します。 VDD VDD VUVLO VSS VUVLO VSS 本来のオンシーケンス期間 本来のオフシーケンス期間 ON ON CDLY CDLY ENBL_A ENBL_A ENBL_B ENBL_B ENBL_C ENBL_C ENBL_D ENBL_D 図19 備考 18 オートディスチャージ動作については、" 遅延時間と外付けコンデンサの関係"、"3. 時間 (tDCHG) の概略計算式" を参照してください。 オートディスチャージ パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 3. 1. 3 VDD端子とON端子を接続する場合の動作 VDD端子とON端子を接続し電源を立ち上げると、自動的にオンシーケンス動作が行われます。ただし、電源を立 ち下げるときVDDがVUVLO以下になるとENBL_x端子がすべて "L" になるため、オフシーケンス動作のタイミングは 保証されません。動作例を図20に示します。 VUVLO VDD, ON VSS CDLY ENBL_A ENBL_B ENBL_C ENBL_D 図20 19 パワーシーケンサ S-77100/77101シリーズ 3. 2 Rev.1.0_ 01 S-77101シリーズの特殊動作 _______ シーケンス動作を正常に完了しなかった場合、極端に電源電圧が低下する場合、VDD端子、ON端子、OFF端子を接 続する場合の動作は特殊動作となります。 3. 2. 1 オンシーケンス期間およびオフシーケンス期間の特殊動作 _______ 正常にシーケンス動作を行うために、オンシーケンス期間およびオフシーケンス期間はON端子およびOFF端子を 変化させないでください。 _______ (1) オンシーケンス期間にON端子またはOFF端子が "H" から "L" に変化する場合 オンシーケンス期間にON端子が "H" から "L" に変化するとENBL_x端子がすべて "L" になるため、オフシーケ ンス動作のタイミングは保証されません。また、C DLYの充電動作は中止され、オートディスチャージ動作が開始 _______ されます。オンシーケンス期間にOFF端子が "H" から "L" に変化すると、オンシーケンス動作完了後にオフシー ケンス動作が行われます。動作例を図21に示します。 本来のオンシーケンス期間 オンシーケンス期間 オフシーケンス期間 ON OFF CDLY ENBL_A ENBL_B ENBL_C 図21 _______ (2) オフシーケンス期間にOFF端子またはON端子が "L" から "H" に変化する場合 _______ オフシーケンス期間にOFF端子が "L" から "H" に変化するとENBL_x端子がすべて "L" になるため、オフシー ケンス動作のタイミングは保証されません。また、CDLYの充電は中止され、オートディスチャージ動作が開始さ れます。オフシーケンス期間にON端子が "L" から "H" に変化すると、オフシーケンス動作完了後にオンシーケ ンス動作が行われます。動作例を図22に示します。 本来のオフシーケンス期間 オンシーケンス期間 オフシーケンス期間 オンシーケンス期間 ON OFF CDLY ENBL_A ENBL_B ENBL_C 図22 備考 20 オートディスチャージ動作については、" 遅延時間と外付けコンデンサの関係"、"3. 時間 (tDCHG) の概略計算式" を参照してください。 オートディスチャージ パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 3. 2. 2 低電圧検出時の動作 (1) パワーグッド期間に低電圧が検出された場合 電源電圧 (VDD) が低電圧検出電圧 (VUVLO) 以下になるとENBL_x端子がすべて "L" になるため、オフシーケン ス動作のタイミングは保証されません。その後、VDDがVUVLOを越えたとき、ON端子が "H" ならば自動的にオ ンシーケンス動作が行われます。VDDがVUVLOを越えたときON端子が "L" の場合、オンシーケンス動作は行わ れません。オンシーケンス動作が行われるためには、ON端子を再度 "H" にしてください。動作例を図23に示 します。 VDD VUVLO VSS パワーグッド期間 オンシーケンス期間 パワーグッド期間 オンシーケンス期間 ON OFF CDLY ENBL_A ENBL_B ENBL_C 図23 (2) オンシーケンス期間、オフシーケンス期間に低電圧が検出された場合 オンシーケンス期間またはオフシーケンス期間にVDDがVUVLO以下になるとENBL_x端子がすべて "L" になるため、 オフシーケンス動作のタイミングは保証されません。また、CDLYは充電動作も中止され、オートディスチャージ 動作が開始されます。動作例を図24に示します。 VDD VDD VUVLO VSS VUVLO VSS 本来のオンシーケンス期間 ON ON OFF OFF CDLY CDLY ENBL_A ENBL_A ENBL_B ENBL_B ENBL_C ENBL_C 本来のオフシーケンス期間 図24 備考 オートディスチャージ動作については、" 遅延時間と外付けコンデンサの関係"、"3. 時間 (tDCHG) の概略計算式" を参照してください。 オートディスチャージ 21 パワーシーケンサ S-77100/77101シリーズ 3. 2. 3 Rev.1.0_ 01 _______ VDD端子、ON端子、OFF端子を接続する場合の動作 _______ VDD端子、ON端子、OFF端子を接続し電源を立ち上げると、自動的にオンシーケンス動作が行われます。ただし、 電源を立ち下げるときVDDがVUVLO以下になるとENBL_x端子がすべて "L" になるため、オフシーケンス動作のタイ ミングは保証されません。動作例を図25に示します。 VUVLO VDD, ON, OFF VSS CDLY ENBL_A ENBL_B ENBL_C 図25 22 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 _________ ON端子、OFF端子の入力 1. 入力レベル (オプション選択可能) _______ S-77100シリーズのON端子、S-77101シリーズのON端子とOFF 端子の入力レベルは、下記の2つからオプション選 択できます。 1. 1 シュミットトリガ入力 シュミットトリガ入力は、入力電圧レベルに電源電圧依存性があります。入力電圧については、" 電気的特性" を 参照してください。 1. 2 コンパレータ入力 コンパレータ入力の入力しきい値電圧は、電源電圧依存性がほぼありません。そのため、低電圧マイコンのI/Oイン タフェースによるシーケンス動作制御も可能です。コンパレータ入力の入力しきい値電圧については、" 電気的特 性" を参照してください。 2. パルス幅 _______ S-77100/77101シリーズへ確実に信号を入力するため、ON端子、OFF端子へのパルス幅は5 μs以上にしてください。 5 μs以上 5 μs以上 ON OFF 図26 23 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 遅延時間と外付けコンデンサの関係 S-77100/77101シリーズは、外付けコンデンサ (CDLY) を使用して遅延時間 (tDLY) を設定します。 tDLYはCDLYの充放電動作を行うことで生成されます。 ON ENBL_A ENBL_B ENBL_C ENBL_D CDLY パワーグッド 期間 オフ期間 tDLY VSS tDLY tDLY_OFFSET 図27 1. tDLYの概略計算式 tDLYは、下記の概略計算式によって求められます。 CDLY≦1 nF のとき tDLY [ms] = (1.206 × CDLY [nF] + 0.023) × 充放電回数 CDLY＞1 nF のとき tDLY [ms] = (1.155 × CDLY [nF] − 0.023) × 充放電回数 2. オフセット遅延時間 (tDLY_OFFSET) の概略計算式 図27に示すように、オフ期間とパワーグッド期間のCDLY端子はVSSレベルに放電されています。そのため、オフ期間 からオンシーケンス期間、またはパワーグッド期間からオフシーケンス期間への移行直後は、オフセット遅延時間 (tDLY_OFFSET) があります。 tDLY_OFFSETは、CDLYの容量値によって変わります。tDLY_OFFSETは、下記の概略計算式によって求められます。 CDLY≦1 nFのとき tDLY_OFFSET [ms] = 0.241 × CDLY [nF] − 0.024 CDLY＞1 nFのとき tDLY_OFFSET [ms] = 0.299 × CDLY [nF] − 0.150 24 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 3. オートディスチャージ時間 (tDCHG) の概略計算式 オートディスチャージ動作とは、CDLYに残っている電荷が放電される動作です。 充放電動作完了後、定電流回路によりオートディスチャージ動作が行われます。 特殊動作 ON オンシーケンス期間 オンシーケンス期間 休止期間 CDLY VSS tDCHG 図28 S-77100/77101シリーズのオートディスチャージ動作は、以下の場合に行われます。 ・オンシーケンス期間にON端子が変化する場合 (図28参照) ・オンシーケンス期間が完了した場合 ・オフシーケンス期間にON端子が変化する場合 (S-77100シリーズのみ) _______ ・オフシーケンス期間にOFF端子が変化する場合 (S-77101シリーズのみ) ・オフシーケンス期間が完了した場合 ・オンシーケンス期間またはオフシーケンス期間にVDDがVUVLO以下になった場合 tDCHGはCDLYの容量値によって変わり、下記の概略計算式によって求められます。 tDCHG [ms] = 0.219 × CDLY [nF] S-77100/77101シリーズがオートディスチャージ動作を開始してから次にオンシーケンス動作やオフシーケンス動作 を開始するまでの期間を「休止期間」と呼びます。休止期間は、tDCHG以上にしてください。休止期間は、CDLYの電荷 を完全に放電し、次のオンシーケンス動作やオフシーケンス動作を正常に開始するために必要です。 また、シーケンス動作時、パワーグッド期間およびオフ期間をtDCHG以上にすることで、次のオフシーケンス期間および オンシーケンス期間は、所望の長さになります。 注意 1. CDLYには100 pF ~ 47 nFのコンデンサが使用できます。CDLY端子は内部インピーダンスが高く、外部からのノイ ズ等の影響を受けやすいため、CDLYはS-77100/77101シリーズの直近に配置してください。 2. tDLY、tDLY_OFFSET、tDCHGは、CDLY端子の寄生容量や、ICの内部遅延の影響で計算式と合わないことがあります。 ご使用の際は十分に評価した上でCDLYの値を決定してください。 備考 上記はすべてTa = +25°C時の概略計算式です。 25 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 電源投入 電源が立ち上げられるときに、S-77100/77101シリーズはパワーオンリセット回路によってイニシャライズを行います。 イニシャライズが正常に行われないと誤動作が起こる可能性があります。パワーオンリセット回路を正常に動作させる ために、電源の立ち上げは以下の方法で行ってください。 1. 電源の立ち上げ方法 図29に示すように、電源立ち上げを0.2 V以下から開始してください。また、動作電源電圧min.へ到達するまでの時間 は10 ms以内にしてください。 *1. *2. 0 Vは、S-77100/77101シリーズのVDD端子とVSS端子の電位差がないことを意味しています。 イニシャライズ時間 (tINIT) は、S-77100/77101シリーズが内部でイニシャライズする時間を意味します。この期 間、S-77100/77101シリーズは入力を受け付けません。詳細は、"2. イニシャライズ時間" を参照してください。 図29 パワーオンリセット回路により正常にイニシャライズが終了すると、S-77100/77101シリーズはON端子が "L" の場 合はオフ期間に、ON端子が "H" の場合はオンシーケンス期間になります。パワーオンリセット回路の動作条件が満 たされない場合、S-77100/77101シリーズはイニシャライズできないため、誤動作する可能性があります。動作が不 安定な場合、電源電圧をVSSレベルまで下げてから図29の条件を満たすように再度電源を立ち上げてください。 26 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 2. イニシャライズ時間 電源が立ち上げられるときに、S-77100/77101シリーズはイニシャライズを行います。イニシャライズ期間中、 _______ S-77100/77101シリーズはON端子とOFF端子への入力を受け付けません。S-77100/77101シリーズのイニシャライズ 時間と電源立ち上げ (0 V → 2.2 V) 時間 (tRISE) の関係を図30に示します。 図30 27 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 UVLO (低電圧誤動作防止) 動作 電源電圧範囲と出力端子の状態を図31に示します。 VDD 5.5 V 動作保証電圧 2.2 V VUVLO (2.0 V typ.) 1.3 V typ. 出力端子固定 出力端子不定 UVLO検出 図31 S-77100/77101シリーズは、電源電圧 (VDD) が1.3 V typ.以下のとき、出力端子の状態は保証されません。VDDが上昇し1.3 V typ.を越えると、出力端子の状態は固定されます。 VDDがVUVLO以下のとき、シーケンス動作は無効となります。VDDがVUVLOを越えると動作電圧となりますが、パワーシーケ ンサとしての動作保証電圧は2.2 V ~ 5.5 Vです。 28 Rev.1.0_ 01 パワーシーケンサ S-77100/77101シリーズ 注意事項 ・ 本ICは静電気に対する保護回路が内蔵されていますが、保護回路の性能を越える過大静電気がICに印加されないよう にしてください。 ・ 弊社ICを使用して製品を作る場合には、その製品での当ICの使い方や製品の仕様、出荷先の国などによって当ICを含 めた製品が特許に抵触した場合、その責任は負いかねます。 29 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 諸特性データ (Typicalデータ) 1. 消費電流1, 消費電流2, 消費電流3 消費電流 − 電源電圧 消費電流 − 温度 S-77100シリーズ ON端子 = VSS or VDD, ENBL_x端子 = オープン シュミットトリガ入力, Ta = +25°C 6.0 S-77100シリーズ ON端子 = VSS or VDD, ENBL_x端子 = オープン シュミットトリガ入力, VDD = 3.3 V 6.0 IDD1, IDD2, IDD3 [μA] 1. 2 IDD1, IDD2, IDD3 [μA] 1. 1 5.0 IDD3 4.0 IDD1, IDD2 3.0 2.0 1.0 0.0 0 1 2 3 4 5 5.0 IDD3 4.0 IDD1, IDD2 3.0 2.0 1.0 0.0 −40 −25 6 0 VDD [V] 2. 25 Ta [°C] 50 75 85 低電圧検出電圧 2. 1 低電圧検出電圧 − 温度 3.0 VUVLO [V] 2.5 2.0 1.5 1.0 3. −40 −25 0 25 Ta [°C] 50 75 85 高レベル入力リーク電流 、低レベル入力リーク電流 3. 1 入力リーク電流 − 電源電圧 3. 2 ___________ 0.2 0.2 0.1 IIZH, IIZL 0 −0.1 −0.2 0 1 2 3 VDD [V] 30 0.1 IIZH, IIZL 0 −0.1 −0.2 −0.3 −0.0 *1. ___________ ON端子, OFF端子*1, VIN = VDD (IIZH), VIN = VSS (IIZL) VDD = 3.3 V 0.3 IIZH, IIZL [μA] IIZH, IIZL [μA] ON端子, OFF端子*1, VIN = VDD (IIZH), VIN = VSS (IIZL) Ta = +25°C 0.3 入力リーク電流 − 温度 S-77101シリーズのみ 4 5 6 −40 −25 0 25 Ta [°C] 50 75 85 パワーシーケンサ S-77100/77101シリーズ Rev.1.0_ 01 4. 入力電圧 (シュミットトリガ入力選択時) 4. 1 入力電圧 − 電源電圧 4. 2 ___________ ___________ ON端子, OFF端子 Ta = +25°C VIH/VDD, VIL/VDD VIH/VDD, VIL/VDD VIH/VDD 0.6 0.4 VIL/VDD 0.2 0 0 1 2 3 4 5 ON端子, OFF端子*1 VDD = 3.3 V 1.0 1.0 0.8 入力電圧 − 温度 *1 0.8 VIH/VDD 0.6 0.4 VIL/VDD 0.2 0 6 −40 −25 0 VDD [V] 5. 入力しきい値電圧 − 電源電圧 5. 2 ___________ ___________ 3.0 2.5 2.5 2.0 2.0 VIT_ON [V] VIT_ON [V] 3.0 1.5 1.0 ON端子, OFF端子*1 VDD = 3.3 V 1.5 1.0 0.5 0.5 0 0 0 1 2 3 4 5 −40 −25 6 0 VDD [V] 25 Ta [°C] 50 75 85 高レベル出力リーク電流 、低レベル出力リーク電流 6. 1 出力リーク電流 − 電源電圧 6. 2 ENBL_A端子, ENBL_B端子, ENBL_C端子, ENBL_D端子*2 VOUT = VDD (IOZH), VOUT = VSS (IOZL), Ta = +25°C 0.3 0.2 0.1 IOZH, IOZL 0 −0.1 −0.2 出力リーク電流 − 温度 ENBL_A端子, ENBL_B端子, ENBL_C端子, ENBL_D端子*2 VOUT = VDD (IOZH), VOUT = VSS (IOZL), VDD = 3.3 V 0.3 IOZH, IOZL [μA] IOZH, IOZL [μA] 75 85 入力しきい値電圧 − 温度 *1 ON端子, OFF端子 Ta = +25°C 0.2 0.1 IOZH, IOZL 0 −0.1 −0.2 −0.3 −0.3 0 1 2 3 VDD [V] *1. *2. 50 入力しきい値電圧 (コンパレータ入力選択時) 5. 1 6. 25 Ta [°C] 4 5 6 −40 −25 0 25 Ta [°C] 50 75 85 S-77101シリーズのみ S-77100シリーズのみ 31 パワーシーケンサ S-77100/77101シリーズ 7. Rev.1.0_ 01 低レベル出力電圧 7. 1 低レベル出力電圧 − 低レベル出力電流 7. 2 *1 ENBL_A端子, ENBL_B端子, ENBL_C端子, ENBL_D端子 Ta = +25°C 0.6 0.5 0.5 VOL [V] VOL [V] ENBL_A端子, ENBL_B端子, ENBL_C端子, ENBL_D端子*1 IOL = 2.0 mA 0.6 VDD = 2.2 V 0.4 VDD = 3.3 V 0.3 VDD = 5.5 V 0.2 0.3 VDD = 3.3 V 0.2 VDD = 5.5 V 0 0 1 0 2 3 IOL [mA] 4 −40 −25 5 0 高レベル出力電圧 − 高レベル出力電流 8. 2 ENBL_A端子, ENBL_B端子, ENBL_C端子, ENBL_D端子*1 CMOS出力, Ta = +25°C 6.0 5.0 2.0 VDD = 3.3 V VDD = 2.2 V VDD = 5.5 V 4.0 VDD = 3.3 V 3.0 2.0 1.0 VDD = 2.2 V 0 −1.5 −1.25 −1.0 −0.75 −0.5 −0.25 IOH [mA] −40 −25 0 0 25 Ta [°C] 50 75 85 遅延時間 9. 1 遅延時間 − 電源電圧 9. 2 遅延時間 − CDLY CDLYの充放電回数 = 4回 CDLY = 10 nF, Ta = +25°C CDLYの充放電回数 = 4回 VDD = 3.3 V, Ta = +25°C 60 300 55 250 50 200 tDLY [ms] tDLY [ms] 75 85 高レベル出力電圧 − 温度 5.0 VOH [V] VOH [V] 3.0 0 45 40 35 150 100 50 30 0 0 1 2 3 VDD [V] 32 50 ENBL_A端子, ENBL_B端子, ENBL_C端子, ENBL_D端子*1 CMOS出力, IOH = −0.4 mA 6.0 VDD = 5.5 V 4.0 1.0 *1. 25 Ta [°C] 高レベル出力電圧 8. 1 9. VDD = 2.2 V 0.4 0.1 0.1 8. 低レベル出力電圧 − 温度 S-77100シリーズのみ 4 5 6 0 10 20 30 40 CDLY [nF] 50 60 +0.3 3.00 -0.2 8 5 1 4 0.17±0.05 0.2±0.1 0.65 No. FT008-A-P-SD-1.1 TITLE TSSOP8-E-PKG Dimensions FT008-A-P-SD-1.1 No. SCALE UNIT mm SII Semiconductor Corporation 4.0±0.1 2.0±0.05 ø1.55±0.05 0.3±0.05 +0.1 8.0±0.1 ø1.55 -0.05 (4.4) +0.4 6.6 -0.2 1 8 4 5 Feed direction No. FT008-E-C-SD-1.0 TITLE TSSOP8-E-Carrier Tape FT008-E-C-SD-1.0 No. SCALE UNIT mm SII Semiconductor Corporation 13.4±1.0 17.5±1.0 Enlarged drawing in the central part ø21±0.8 2±0.5 ø13±0.5 No. FT008-E-R-S1-1.0 TITLE TSSOP8-E-Reel FT008-E-R-S1-1.0 No. SCALE UNIT QTY. 4,000 mm SII Semiconductor Corporation 1.97±0.03 8 7 6 5 3 4 +0.05 1 0.5 2 0.08 -0.02 0.48±0.02 0.2±0.05 No. PH008-A-P-SD-2.0 TITLE SNT-8A-A-PKG Dimensions No. PH008-A-P-SD-2.0 SCALE UNIT mm SII Semiconductor Corporation +0.1 ø1.5 -0 5° 2.25±0.05 4.0±0.1 2.0±0.05 ø0.5±0.1 0.25±0.05 0.65±0.05 4.0±0.1 4 321 5 6 78 Feed direction No. PH008-A-C-SD-1.0 TITLE SNT-8A-A-Carrier Tape No. PH008-A-C-SD-1.0 SCALE UNIT mm SII Semiconductor Corporation 12.5max. 9.0±0.3 Enlarged drawing in the central part ø13±0.2 (60°) (60°) No. PH008-A-R-SD-1.0 TITLE SNT-8A-A-Reel No. PH008-A-R-SD-1.0 SCALE UNIT QTY. 5,000 mm SII Semiconductor Corporation 0.52 2.01 2 0.52 0.2 0.3 1. 2. 1 (0.25 mm min. / 0.30 mm typ.) (1.96 mm ~ 2.06 mm) 1. 2. 3. 4. 0.03 mm SNT 1. Pay attention to the land pattern width (0.25 mm min. / 0.30 mm typ.). 2. Do not widen the land pattern to the center of the package (1.96 mm to 2.06mm). Caution 1. Do not do silkscreen printing and solder printing under the mold resin of the package. 2. The thickness of the solder resist on the wire pattern under the package should be 0.03 mm or less from the land pattern surface. 3. Match the mask aperture size and aperture position with the land pattern. 4. Refer to "SNT Package User's Guide" for details. 1. 2. (0.25 mm min. / 0.30 mm typ.) (1.96 mm ~ 2.06 mm) TITLE No. PH008-A-L-SD-4.1 SNT-8A-A -Land Recommendation PH008-A-L-SD-4.1 No. SCALE UNIT mm SII Semiconductor Corporation 免責事項 (取り扱い上の注意) 1. 本資料に記載のすべての情報 (製品データ、仕様、図、表、プログラム、アルゴリズム、応用回路例等) は本資料発 行時点のものであり、予告なく変更することがあります。 2. 本資料に記載の回路例、使用方法は参考情報であり、量産設計を保証するものではありません。 本資料に記載の情報を使用したことによる、製品に起因しない損害や第三者の知的財産権等の権利に対する侵害に関 し、弊社はその責任を負いません。 3. 本資料に記載の内容に記述の誤りがあり、それに起因する損害が生じた場合において、弊社はその責任を負いません。 4. 本資料に記載の範囲内の条件、特に絶対最大定格、動作電圧範囲、電気的特性等に注意して製品を使用してください。 本資料に記載の範囲外の条件での使用による故障や事故等に関する損害等について、弊社はその責任を負いません。 5. 本資料に記載の製品の使用にあたっては、用途および使用する地域、国に対応する法規制、および用途への適合性、 安全性等を確認、試験してください。 6. 本資料に記載の製品を輸出する場合は、外国為替および外国貿易法、その他輸出関連法令を遵守し、関連する必要な 手続きを行ってください。 7. 本資料に記載の製品を大量破壊兵器の開発や軍事利用の目的で使用および、提供 (輸出) することは固くお断りしま す。核兵器、生物兵器、化学兵器およびミサイルの開発、製造、使用もしくは貯蔵、またはその他の軍事用途を目的 とする者へ提供 (輸出) した場合、弊社はその責任を負いません。 8. 本資料に記載の製品は、身体、生命および財産に損害を及ぼすおそれのある機器または装置の部品 (医療機器、防災 機器、防犯機器、燃焼制御機器、インフラ制御機器、車両機器、交通機器、車載機器、航空機器、宇宙機器、および 原子力機器等) として設計されたものではありません。ただし、弊社が車載用等の用途を指定する場合を除きます。 弊社の書面による許可なくして使用しないでください。 特に、生命維持装置、人体に埋め込んで使用する機器等、直接人命に影響を与える機器には使用できません。 これらの用途への利用を検討の際には、必ず事前に弊社営業部にご相談ください。 また、弊社指定の用途以外に使用されたことにより発生した損害等について、弊社はその責任を負いません。 9. 半導体製品はある確率で故障、誤動作する場合があります。 弊社製品の故障や誤動作が生じた場合でも人身事故、火災、社会的損害等発生しないように、お客様の責任において 冗長設計、延焼対策、誤動作防止等の安全設計をしてください。 また、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。 10. 本資料に記載の製品は、耐放射線設計しておりません。お客様の用途に応じて、お客様の製品設計において放射線対 策を行ってください。 11. 本資料に記載の製品は、通常使用における健康への影響はありませんが、化学物質、重金属を含有しているため、口 中には入れないようにしてください。また、ウエハ、チップの破断面は鋭利な場合がありますので、素手で接触の際 は怪我等に注意してください。 12. 本資料に記載の製品を廃棄する場合には、使用する地域、国に対応する法令を遵守し、適切に処理してください。 13. 本資料は、弊社の著作権、ノウハウに係わる内容も含まれております。 本資料中の記載内容について、弊社または第三者の知的財産権、その他の権利の実施、使用を許諾または保証するも のではありません。これら著作物の一部を弊社の許可なく転載、複製し、第三者に開示することは固くお断りします。 14. 本資料の内容の詳細については、弊社営業部までお問い合わせください。 1.0-2016.01 www.sii-ic.com