NJW4320 24V単相DCブラシレスモータドライバ ■ 概要 NJW4320は、24Vファンモータ用の単相DCブラシレスモータドライ バICです。 PWMソフトスイッチング方式を採用し、高効率でモータ 駆動時の静音化が実現できます。 ロック保護回路、過電流検出回路、サーマルシャットダウン(TSD) 回路を内蔵し、安全性を高めています。 回転数コントロールは、外部からのPWM入力信号に対応していま す。 ■ 特 ● ● ● ● ● ● ● ● ● ● ● ■ 外形 NJW4320V 長 電源電圧範囲 VDD =6～36V 低消費電流 IDD=1.7mA typ. (VDD=24V) 出力ON抵抗 RON(H+L)=1.0Ω typ. PWMソフトスイッチング PWM制御入力 ダイレクトPWM入力(5V/3.3V-IF) クイックスタート, 起動補助機能 ロック保護機能(自動復帰) 過電流検出 FG, RD出力 サーマルシャットダウン（TSD）回路 パッケージ SSOP16 ■ ブロック図 VDD VREF Current Limitter HB VREF HB TSD OUTA PWM SSW PWM Controller Gate Driver RF LDR OSC LD Low duty start up OUTB POR IN- RD FG IN+ GND Ver.2016-03-08 -1- NJW4320 ■ 端子配列 OUTA NC NC VDD LDR PWM FG RD 1 2 3 4 5 6 7 8 OUTB RF GND SSW VREF INHB IN+ 16 15 14 13 12 11 10 9 SSOP16 ■ 端子機能表 端子番号 SSOP16 1 2,3 4 -2- 端子名 OUTA NC VDD 機能 モータ出力端子 A 未接続 電源電圧端子 5 LDR ロック保護設定端子 6 PWM PWM 入力端子 7 FG FG 出力端子 8 RD ロックアラーム出力端子 9 IN+ ホール信号入力端子+ 10 HB ホールバイアス出力端子 11 IN- ホール信号入力端子- 12 VREF VREF 出力端子 13 SSW ソフトスイッチング設定端子 14 GND グラウンド端子 15 RF 過電流検出端子 16 OUTB モータ出力端子 B 備考 内部回路とは未接続 ロック保護の ON/OFF 比を選択します オープンまたは H レベル時 1:10 L レベル時 1:15 PWM 信号を入力します 内部でプルアップされている為、未使用時はオープンにします 回転信号を出力します 未使用時はオープンにします ロックアラーム信号を出力します 未使用時はオープンにします ホール信号を入力します VIH+>VIH-の時、OUTA=H になります ホール素子用のバイアス電圧を出力します 未使用時はオープンにします ホール信号を入力します VIH+<VIH-の時、OUTB=H になります 基準電圧を出力します 未使用時にもキャパシタを接続します ソフトスイッチング幅を設定します デフォルト設定時はオープンにします 過電流検出値を設定します 未使用時は GND に接続します - Ver.2016-03-08 NJW4320 (Ta=25 C) ■ 絶対最大定格 項 目 電源端子電圧 モータ出力電流 モータ出力端子電圧 アナログ入力端子電圧 PWM 端子入力電圧 VREF 端子出力電流 HB 端子出力電流 FG 端子出力電流 FG 端子出力電圧 RD 端子出力電流 RD 端子出力電圧 記 号 VDD IOPEAK Vo VIN VPWM IREF IHB IFG VFG IRD VRD 動作温度範囲 Topr 接合部温度範囲 保存温度範囲 Tj Tstg 消費電力(SSOP16) 定 格 値 40 700 40 7 40 3 10 10 40 10 40 -40～+105 -40～+90 -40～+85 -40～+150 -50～+150 300 610 PD 単位 V mA V V V mA mA mA V mA V C C C mW 備考 VDD 端子 OUTA, OUTB 端子 OUTA, OUTB 端子 IN+, IN-, SSW, LDR, RF 端子 PWM 端子 VREF 端子(注 1) HB 端子(注 1) FG 端子 FG 端子 RD 端子 RD 端子 Io≤250mA, HB 未使用 Io≤300mA, HB 未使用 Io≤230mA, IHB≤5mA, VDD≤24V 単体 2 層基板実装時(注 2) (注 1) : VREF 端子、HB 端子は、外部から電圧を印加しないでください (注 2) : 基板実装時 76.2 114.3 1.6mm (FR-4, 2 層)で EIA/JEDEC 規格準拠 (Ta=25 C) ■ 推奨動作範囲 項 目 電源端子電圧 記 号 VDD 条 件 最小 6 標準 24 Ver.2016-03-08 単位 V (VDD=24V, Ta=25 C) ■ 端子動作条件 項 目 ■ホール入力端子 同相入力電圧範囲 ホール入力感度 ■PWM 入力端子 H レベル入力電圧 L レベル入力電圧 PWM 入力周波数範囲 ■SSW 入力端子 SSW 入力電圧範囲 最大 36 記 号 最小 標準 最大 単位 0.3 0.04 - 3.0 - V V VHPWM VLPWM fPWM 2.3 0 1 - 5 0.8 50 V V kHz VSSW 1 - 3 V VICM VMIH 条 VSSW=1V 件 -3- NJW4320 (VDD=24V, Ta=25 C) ■ 電気的特性 項 目 ■全体 消費電流 ■モータ出力部 出力 ON 抵抗 ■ホール入力部 FG コンパレータヒステリシス幅 ソフトスイッチ入力差電圧 ■PWM 入力部 PWM 入力最小パルス幅 PWM プルアップ電圧 PWM プルアップ抵抗 ■内部発振器部 発振周波数 ■VREF 出力部 VREF 出力電圧 ■HB 出力部 HB 出力電圧 ■FG 出力部 L 出力電圧 リーク電流 ■RD 出力部 L 出力電圧 リーク電流 ■ロック保護部 ロック保護 ON 時間 ロック保護 OFF 時間 1 ロック保護 OFF 時間 2 ■過電流検出部 電流リミッタ検出電圧 ■過熱保護部 過熱保護動作温度 過熱保護解除温度 過熱保護ヒステリシス -4- 記 号 条 件 IDD 最小 標準 最大 単位 - 1.7 2.2 mA RON Io=300mA, 上側+下側の和 - 1.0 1.1 Ω VHYS VIH VICM=0.6V, オフセット含む VICM=0.6V, SSW=OPEN 4 - 12 62 20 75 mV mV tPWM VUPWM RUPWM 2 2.5 80 2.7 100 2.9 125 µs V kΩ fOSC 19 30 50 kHz VREF IREF=0.5mA 3.8 4.0 4.2 V VHB IHB=5mA 1.12 1.25 1.35 V VFGL IFGLEAK IFG=3mA VFG=36V - 0.1 - 0.2 1 V µA VRDL IRD=3mA VRD=36V - 0.1 - 0.2 1 V µA 0.35 5.25 3.5 0.5 7.5 5.0 0.70 10.5 7.0 s s s VDETRF 0.22 0.25 0.28 V TDTSD TRTSD THYS - 170 140 30 - C C C IRDLEAK tON tOFF1 tOFF2 LDR=GND LDR=OPEN Ver.2016-03-08 NJW4320 ■ 熱特性 項 目 接合部-周囲雰囲気間 接合部-ケース表面間 記 号 ja Ψjt 条 件 標準 35 EIA/JEDEC 仕様基板 76.2×114.3×1.6mm 実装時 2 層, FR-4 最大 204 - 単位 C/W C/W ■ ディレーティングカーブ NJW4320V ディレーティングカーブ (Topr=-40～+85℃/+90℃/+105℃,Tj=150℃) 800 700 2層 76.2×114.3×1.6mm(FR-4)基板実装時 消費電力 PD(mW) 600 500 400 317mW 156mW 144mW 292mW IC単体時 300 108mW 219mW 200 317mW 156mW 100 292mW 144mW 219mW 108mW 0 -50 -25 0 25 50 75 100 125 周囲温度 Ta(℃) Ver.2016-03-08 -5- NJW4320 ■ 入出力真理値表 No. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 IN+ H L H L H L H L H L H L H L H L INL H L H L H L H L H L H L H L H PWM H H L L H H L L H H L L H H L L TSD OFF OFF OFF OFF ON ON ON ON OFF OFF OFF OFF ON ON ON ON LD OFF OFF OFF OFF OFF OFF OFF OFF ON ON ON ON ON ON ON ON OUTA OUTB H L L H L L L L L L L L L L L L L L L L L L L L L L L L L L L L FG L Hi-Z L Hi-Z L Hi-Z L Hi-Z L Hi-Z L Hi-Z L Hi-Z L Hi-Z RD L L L L L L L L Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z ■ PWM タイミングチャート IN+ INPWM OUTA OUTB FG ■ カレントリミットタイミングチャート VOUT VRF VDETRF 6µs(typ.) -6- t Ver.2016-03-08 NJW4320 ■ ロック保護タイミングチャート Motor locked Motor released IN+ INOUTA OUTB FG RD tON tOFF tON tOFF Motor lock protection ■ クイックスタートタイミングチャート PWM端子入力 16ms(typ.) 内部ロック保護 検出状態 有効 無効 有効 PWM 信号が一定期間(16ms typ.)入力されない場合、内部ロック保護検出は無効状態となります。 これにより、通常の回転⇔停止シーケンスにおいて、ロック保護動作による出力遅延を回避します。 ■ 起動補助タイミングチャート PWM ININ+ FG OUTA OUTB モータ起動時の回転補助機能として、 PWM 制御はホール信号入力が 4 回の相切り替え後に有効化されます。 Ver.2016-03-08 -7- NJW4320 ■ ソフトスイッチング幅設定方法 100kΩ 100kΩ GND Rn OUTA SSW OUTB VREF 100kΩ 100kΩ GND OUTA SSW OUTB VREF 100kΩ 100kΩ GND OUTA SSW Rw OUTB VREF NJW4320 は相切り替えの前後で PWM によるソフトスイッチングを行い、高効率・低ノイズ駆動を実現しています。 ソフトスイッチング幅は SSW 端子電圧により制御されており、任意に設定することができます。 設定可能電圧範囲は 1～3V です。 尚、ソフトスイッチングの PWM 周期は速度制御の PWM 周期と同期します。 ○デフォルト設定の場合(SSW 端子オープン) VSSW 4 100k 100k 100k 2V ○ソフトスイッチング幅を広げたい場合(VREF 端子と SSW 端子間に抵抗 Rw を接続) VSSW 例) Rw 4 100k 100k 1 1 Rw 1 100k 56k を接続 VSSW 4 100k 100k 1 1 56k 1 100k 2.94 V ○ソフトスイッチング幅を狭めたい場合(GND 端子と SSW 端子間に抵抗 Rn を接続) -8- 1 1 Rn 1 100k 100k 1 1 Rn 1 100k VSSW 4 例) Rn 56k を接続 VSSW 4 1 1 56k 1 100k 100k 1 1 56k 1 100k 1.06 V Ver.2016-03-08 NJW4320 ＜ホール入力信号振幅の目安＞ NJW4320 のソフトスイッチング幅は SSW 端子電圧、及び IN+、IN-間の入力電圧差(ホール入力信号電圧差) により決定し ます。 ソフトスイッチング幅となるホール入力信号電圧差は以下のようになります。 VINp p 0.039 VSSW 0.0147 V ○ホール入力信号の振幅が VINp-p よりも大きい場合は、ソフトスイッチング幅は適性値となります。 IN+ VINp-p INソフトスイッチング幅 ○ホール入力信号の振幅が VINp-p よりも小さい場合、ソフトスイッチング幅は全区間となり、正常に動作しません。 IN+ VINp-p IN- ソフトスイッチング幅 従い、モータを正常動作させるために、ホール入力信号は十分な振幅を確保してください。 尚、ホール入力信号振幅差の目安は以下のようになります。 VSSW=1V(min)時 VSSW=2V(open)時 VSSW=3V(max)時 Ver.2016-03-08 ： 40mVp-p 以上 ： 75mVp-p 以上 ： 120mVp-p 以上 -9- NJW4320 ■ 応用回路例 M Motor OUTA OUTB RF R1 *5 GND VDD VDD *1 SSW NJW4320 *2 *3 *4 *4 LDR VREF PWM IN- FG HB RD IN+ *6 *7 *8 Hall element *1 逆接保護ダイオードを挿入する場合、キャパシタを接続し回生電流経路を確保してください。 また、電流リップルが大きい場合は、キャパシタと直列に任意の抵抗(ESR)を接続してください。 *2 デカップリング用のキャパシタを接続してください。 *3 ロック保護の ON:OFF 比を 1:10→1:15 に変更する時は LDR 端子を GND に接続してください。 *4 FG、RD 端子はオープンドレイン出力の為、使用時はプルアップ抵抗を接続してください。 *5 RF-GND 間の電圧が 0.25V (typ.) 以上になると過電流検出が動作します。 R1=0.5Ω の場合、Io=500mA で過電流検出が動作します。 *6 設定方法はソフトスイッチング調整方法(P8)を参照してください。 また、ノイズなどの影響がある場合は、任意のデカップリング用のキャパシタを接続してください。 *7 VREF 端子の出力電流は 0.5mA 以下を目安にご使用ください。 また、デカップリング用のキャパシタを接続してください。 *8 HB 端子でホール素子を駆動する場合は消費電力にご注意ください。 - 10 - Ver.2016-03-08 NJW4320 ■ 特性例 IDD vs. VDD VFGL vs. IFG, VRDL vs. IRD Tj=25ºC 3 0.3 VFGL, VRDL [V] 2.5 2 IDD [mA] VDD=24V, Tj=25ºC 0.35 1.5 0.25 0.2 0.15 1 0.1 0.5 0.05 0 0 0 10 20 VDD [V] 30 40 0 2 4 6 IFG, IRD [mA] VREF vs. IREF 4 4 3.5 3.5 3 3 VREF [V] VREF [V] VDD=6V 4.5 2.5 2 Tj=-40ºC 1.5 2.5 2 Tj=-40ºC 1.5 Tj=25ºC 1 Tj=25ºC 1 Tj=150ºC 0.5 Tj=150ºC 0.5 0 0 0 1 2 3 0 2 IREF [mA] VHB vs. IHB VHB vs. IHB 1 1 VHB [V] 1.2 0.8 0.6 3 VDD=6V 1.4 1.2 0.8 0.6 Tj=-40ºC 0.4 1 IREF [mA] VDD=24V 1.4 VHB [V] 10 VREF vs. IREF VDD=24V 4.5 8 Tj=-40ºC 0.4 Tj=25ºC Tj=25ºC Tj=150ºC Tj=150ºC 0.2 0.2 0 0 0 Ver.2016-03-08 5 10 IHB [mA] 15 20 0 5 10 IHB [mA] 15 20 - 11 - NJW4320 ■ 特性例 VFGL vs. Tj, VRDL vs. Tj IDD vs. Tj VDD=24V 3 0.16 2.5 VFGL, VRDL [V] 0.14 2 IDD [mA] IFG=3mA, VDD=24V 0.18 1.5 0.12 0.1 0.08 0.06 1 0.04 0.5 0.02 0 0 -50 0 50 Tj [ºC] 100 -50 150 0 VREF vs. Tj 100 150 100 150 100 150 VHB vs. Tj VDD=24V, IREF=0.5mA 4.2 50 Tj [ºC] IHB=5mA, VDD=24V 1.31 4.15 1.29 1.27 4.05 VHB [V] VREF [V] 4.1 4 3.95 1.25 1.23 3.9 1.21 3.85 3.8 1.19 -50 0 50 Tj [ºC] 100 150 -50 0 RON vs. Tj VDETRF vs. Tj Io=300mA 1.8 0.254 1.4 VDETRF [V] 1.2 RON [Ω] VDD=24V 0.256 1.6 1 0.8 0.6 0.252 0.25 0.248 VDD=6V 0.4 VDD=24V 0.246 0.2 0 0.244 -50 - 12 - 50 Tj [ºC] 0 50 Tj [ºC] 100 150 -50 0 50 Tj [ºC] Ver.2016-03-08 NJW4320 ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 Ver.2016-03-08 - 13 -