NJW4351 ユニポーラ方式ステッピングモータドライバ ■概要 ■外形 NJW4351は高効率を特徴とするユニポーラ駆動方式のステッピ ングモータドライバです。 従来品と比べ、低電圧動作に対応して おり、5.0V/3.3V等の混在するロジック回路の電源/インターフェイ ス電圧に使用できます。 駆動部はDMOS構成のため、モータ駆 動回路を高効率、低発熱で構成することが出来ます。 モータの 制御信号にはパルス列入力形式を採用し、回転ステップ数と回転 方向を制御することが出来ます。 NJW4351VC3 また、制御性向上のため、相原点モニタ出力、ENABLE機能、 RESET機能、PD機能を内蔵しており、多様なアプリケーショ ンへの応用が可能です。 ■特徴 ● ロジック電源電圧 VDD=2.7∼5.5V ● モータ電源電圧 VMM=∼55V ● 出力電流 Io=1.5Aピーク VDD=5V時 ● 低消費電流 IDD=500uA typ. ● Full/Half ステップ切替機能 ● STEP&DIR入力方式(トランスレータ回路内蔵) ● TTL互換入力(シュミットコンパレータ/インバータ入力形式) ● 出力全OFF(ENABLE)機能 ● 相原点モニタ(MO)出力 ● RESET機能 ● パワーダウン(省電力)機能内蔵 ● 低電圧誤動作防止(UVLO)回路内蔵 ● サーマルシャットダウン回路内蔵 ● ALARM出力機能 ● BCD構造 ● パッケージ SSOP20-C3 ■ ブロック図 VDD NJW4351 POWER ON RESET OUT2B OUT2A HSM OUT1B OUT1A STEP DIR TRANSLATOR GATE DRIVE RESET ENABLE PD Bias Circuit MO ALARM UNDER VOLTAGE LOCK OUT SENSE1 THERMAL SHUT DOWN SENSE2 GND ‘Ver.2012-07-30 -1- NJW4351 ■ 端子配列 PD VDD HSM STEP DIR RESET ENABLE MO ALARM GND 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 N.C. N.C. OUT1A SENSE1 OUT1B OUT2B SENSE2 OUT2A N.C. N.C. SSOP20-C3 ■ 端子説明 -2- 端子番号 SSOP20-C3 端子名 機能 1 PD パワーダウン状態切替入力端子 2 VDD 3 HSM 4 STEP 5 6 7 8 DIR RESET ENABLE MO 回転方向設定入力端子 リセット信号入力端子 出力全 OFF 状態設定入力端子 MO 出力端子 9 ALARM 内部保護動作検知出力端子 10 11,12,19,20 13 14 15 16 17 18 GND N.C. OUT2A SENSE2 OUT2B OUT1B SENSE1 OUT1A ロジック部グランド端子 未接続 2ch 側出力端子 A 2ch 側電流検出抵抗接続端子 2ch 側出力端子 B 1ch 側出力端子 B 1ch 側電流検出抵抗接続端子 1ch 側出力端子 A ロジック部電源端子 フル/ハーフステップモード 切替入力端子 ステップ信号入力端子 備考 L=パワーダウン状態(全機能を初期化し、MO、ALARM 以外 の全回路を停止する省電力状態)、H=通常動作 ロジック部電源を接続します L=フルステップ、H=ハーフステップ モータのステッピング用の STEP 信号を入力します 立上りエッジ毎に、トランスレータの電気角が進行します L=正転（CW）、H=逆転（CCW） L=電気角を初期化、H=通常状態 L=出力全 OFF、H=通常動作 相原点検知時に L レベルを出力します 内部保護（過熱保護/低電圧保護）動作検知時に L レベルを 出力します ロジック部用グランド 内部回路とは未接続 − 2ch 側電流検出用の抵抗、もしくはグランドに接続します − − 1ch 側電流検出用の抵抗、もしくはグランドに接続します − NJW4351 ■ 絶対最大定格 項 目 ロジック電源端子電圧 出力端子電圧 ロジック入力端子電圧 ALARM 出力端子電圧 MO 出力端子電圧 出力電流 ALARM 出力端子電流 MO 出力端子電流 動作温度範囲 接合部温度範囲 保存温度範囲 (Ta=25℃) 記 号 VDD VO VIN VALARM VMO IO IALARM IMO Topr Tj Tstg 消費電力（SSOP20-C3） PD 定 格 値 7 55 7 7 7 1.5 20 20 -40∼+85 -40∼+150 -50∼+150 1.0 1.5 単位 V V V V V A mA mA ℃ ℃ ℃ W W 備考 VDD 端子 OUT1A/1B/2A/2B 端子 STEP,DIR,HSM,RESET,ENABLE,PD 端子 ALARM 端子 MO 端子 OUT1A/1B/2A/2B 端子 ALARM 端子 MO 端子 2 層基板実装時(注 1) 4 層基板実装時(注 1) (注 1) : 基板実装時 114.3×76.2×1.6mm (2 層/4 層)で EIA/JEDEC 規格準拠による ■ 推奨動作範囲 項 目 ロジック電源端子電圧 最大出力電流 記 号 VDD Io 条 VDD=5V VDD=3.3V 件 最小 2.7 - 標準 3.3 500 - (Ta=25℃) 最大 単位 5.5 V mA 500 mA -3- NJW4351 ■ 電気的特性 (特に記載なき場合は、VMM=24V, VDD=PD=3.3V, RL=1kΩ, RMO=3.3kΩ, RALARM=3.3kΩ, Ta=25℃) 項 目 記 号 条 件 最小 標準 最大 単位 ■全体 STEP,DIR,HSM,RESET,ENABLE=3.3V, IIH を除く 消費電流 IDD 0.5 0.8 mA パワーダウン時消費電流 IPD PD=0V, IIH を除く 1.0 uA ■入力部 1(STEP 端子) H レベル入力電圧 1 VIH1 2.0 V L レベル入力電圧 1 VIL1 0 0.8 V 入力ヒステリシス電圧幅 1 VIHYS1 0.4 0.55 V H レベル入力電圧 2 VIH2 VDD=5V 2.4 V L レベル入力電圧 2 VIL2 VDD=5V 0 0.8 V 入力ヒステリシス電圧幅 2 VIHYS2 VDD=5V 0.4 0.55 V H レベル入力電流 IIH STEP=3.3V 15 33 45 uA L レベル入力電流 IIL STEP=0V 10 20 uA プルダウン抵抗 RDOWN 100 kΩ 入力パルス幅 tp 2 us ■入力部 2(PD/DIR/HSM/RESET/ENABLE 端子) H レベル入力電圧 1 VIH1 2.0 V L レベル入力電圧 1 VIL1 0 0.8 V 入力ヒステリシス電圧幅 1 VIHYS1 0.13 V H レベル入力電圧 2 VIH2 VDD=5V 2.4 V L レベル入力電圧 2 VIL2 VDD=5V 0 0.8 V 入力ヒステリシス電圧幅 2 VIHYS2 VDD=5V 0.14 V PD,DIR,HSM,RESET,ENABLE=3.3V, 1 入力あたり H レベル入力電流 IIH 15 33 45 uA PD,DIR,HSM,RESET,ENABLE=0V, 1 入力あたり L レベル入力電流 IIL -200 0 +200 nA プルダウン抵抗 RDOWN 100 kΩ 入力パルス幅 tp 2 us データセットアップタイム tDS 1 us データホールドタイム tDH 1 us ■モータ駆動出力部(OUT1A/OUT1B/OUT2A/OUT2B 端子) 出力 ON 抵抗 1 RO1 Io=500mA 1.2 1.45 Ω 出力 ON 抵抗 2 RO2 VDD=5.0V, Io=500mA 0.9 1.25 Ω 出力リーク電流 IOLEAK ENABLE=0V,Vo=50V 1 5 uA 入出力遅延時間 tDELAY ターンオン時 0.3 us SENSE 端子リーク電流 ISENSELEAK ENABLE=0V, VSENSE=1V(SENSE→GND) 1 uA ■MO 出力部(MO 端子) L 出力電圧 VMO IMO=10mA 0.3 0.5 V MO 出力リーク電流 IMOLEAK VMO=5.5V 1 uA ■ALARM 出力部(ALARM 端子) L 出力電圧 VALARM IALARM=10mA 0.3 0.5 V ALARM 出力リーク電流 IALARMLEAK VALARM=5.5V 1 uA ■過熱保護部 過熱保護動作温度 TTSD1 170 °C 過熱保護解除温度 TTSD2 140 °C 過熱保護ヒステリシス温度 ⊿TTSD 30 °C ■低電圧保護部 UVLO 検出動作電圧 VUVLO1 1.6 1.9 2.2 V UVLO 検出解除電圧 VUVLO2 1.9 2.2 2.5 V UVLO 検出ヒステリシス電圧 ⊿VUVLO 0.2 0.3 0.4 V -4- NJW4351 ■ 端子・動作説明 ◆ ロジック入力端子電圧定義 条件: VDD=3.3V 時 V V IN 5.0V VDD Ｈレベル入力条件 2.0V Hレベル入力電圧 2.0V ⊿VHYS 0.8V 0.8V Lレベル入力電圧 Ｌレベル入力条件 0V 0V Ｌレベル Ｈレベル Ｌレベル Ｈレベル Ｌレベル ◆ ロジック入力端子タイミング定義 入力タイミング定義(VDD=3.3V) tp 基準側 STEP端子 V tp VIH=2.0V VIL=0.8V 従属側 HSM, DIR, RESET, PD端子 VIH=2.0V tp tp VIL=0.8V tDS1 tDH2 tDS2 tDH1 ｔ データセットアップタイム・データホールドタイムはステップ端子の上りエッジに対する規定。 tDS1,tDS2=データセットアップタイム、tDH1,tDH2=データホールドタイム tDS1,tDH1=HSM,DIR,RESET,PD、 tDS2,tDH2=HSM,DIR -5- NJW4351 ◆ 過熱保護動作温度定義 TSD解除温度 (通常動作) ヒステリシス 温度 -40℃ TSD動作温度 （出力停止） 140℃ 150℃ 170℃ Tj (Tj max) ◆ 低電圧保護動作 VDD 5.5V 推奨動作電圧 max 2.7V 推奨動作電圧 min 2.1V 1.9V 0V -6- UVLO解除電圧(通常動作) ヒステリシス電圧 UVLO動作電圧（出力停止） NJW4351 ■ 端子状態 STEP端子:ステッピングモータの回転数制御用入力端子 STEP ファンクション 下りエッジ 上りエッジ 内部トランスレータ１ステップ進行 内部トランスレータ１ステップ進行 OPEN (内部PULL DOWN) MO端子：電気角（初期値）モニタ用出力端子 MO ファンクション 内部トランスレータ初期値以外 H L 内部トランスレータ初期値 HSM端子:ステッピングモータの励磁状態制御用入力端子 HSM ファンクション H ハーフステップ L フルステップ フルステップ OPEN (内部PULL DOWN) ALARM端子：ALARM動作検知用出力端子 ALARM ファンクション H 通常動作時 L ALARM動作時（出力全オフ） DIR端子:ステッピングモータの回転方向制御用入力端子 DIR ファンクション H 逆転（CCW） L 正転（CW） 正転（CW） OPEN (内部PULL DOWN) ENABLE端子：出力動作・全オフ制御用入力端子 ENABLE ファンクション H 通常動作（ACTIVE） L 出力全オフ（出力以外動作） 出力全オフ（出力以外動作） OPEN (内部PULL DOWN) RESET端子：電気角初期化用入力端子 RESET ファンクション H 通常動作（ACTIVE） L 初期化（電気角0度） 初期化（電気角0度） OPEN (内部PULL DOWN) PD端子：全機能初期化設定入力端子 PD ファンクション H 通常動作（ACTIVE） L 全機能初期化＋省電力状態 全機能初期化＋省電力状態 OPEN （内部PULL DOWN) -7- NJW4351 ■ タイミングチャート POR DIR L ENABLE H RESET H HSM L STEP L OUT2B 1 2 3 4 1 2 3 4 1 STEP OUT2B OUT2A OUT1B OUT1A MO OFF OUT2A ON OUT1B OFF OUT1A ON MO ON H ENABLE H RESET H HSM L STEP L OUT2B ON OUT1B OFF OUT1A ON MO ON DIR L ENABLE H RESET H HSM H STEP L ON OUT1B OFF OUT1A ON MO ON DIR H 2 ON OFF ON OFF OFF 3 ON OFF OFF ON OFF 4 OFF ON OFF ON ON 4 1 2 3 4 1 ENABLE H RESET H HSM H STEP L OFF OUT2A ON OUT1B OFF OUT1A ON MO ON POR 後 OFF ON OFF ON ON 1 ON OFF OFF ON OFF 2 ON OFF ON OFF OFF 3 OFF ON ON OFF OFF 4 OFF ON OFF ON ON 図 2 フルステップ/CCW シーケンス 1 2 3 4 5 6 7 8 1 STEP OUT2B OUT2A OUT1B OUT1A MO POR 後 OFF ON OFF ON ON 1 OFF ON OFF OFF OFF 2 OFF ON ON OFF OFF 3 OFF OFF ON OFF OFF 4 ON OFF ON OFF OFF 5 ON OFF OFF OFF OFF 6 ON OFF OFF ON OFF 7 OFF OFF OFF ON OFF 8 OFF ON OFF ON ON 4 ON OFF ON OFF OFF 5 OFF OFF ON OFF OFF 6 OFF ON ON OFF OFF 7 OFF ON OFF OFF OFF 8 OFF ON OFF ON ON 図 3 ハーフステップ/CW シーケンス POR -8- 3 OFF OUT2A OUT2B 2 STEP OUT2B OUT2A OUT1B OUT1A MO POR OUT2B 1 OFF OUT2A 1 OFF ON ON OFF OFF 図 1 フルステップ/CW シーケンス POR DIR POR 後 OFF ON OFF ON ON 1 2 3 4 5 6 7 8 1 STEP OUT2B OUT2A OUT1B OUT1A MO POR 後 OFF ON OFF ON ON 1 OFF OFF OFF ON OFF 2 ON OFF OFF ON OFF 3 ON OFF OFF OFF OFF 図 4 ハーフステップ/CCW シーケンス NJW4351 POR DIR L ENABLE H RESET H HSM L STEP L OUT2B ON OUT1B OFF OUT1A ON MO ON DIR L ENABLE H RESET H HSM H STEP L 4 1 2 3 4 1 図 5 フルステップ/ENABLE シーケンス 1 2 3 4 5 6 7 8 1 * ENABLE 動作中は、出力 OFF となる 内部ロジックは動作する OFF OUT2A ON OUT1B OFF OUT1A ON MO ON DIR L ENABLE H RESET H HSM L STEP L 図 6 ハーフステップ/ENABLE シーケンス POR 1 2 * * * 1 2 3 4 * RESET 動作中は、出力 OFF となる 内部ロジックはリセットされる OFF OUT2A ON OUT1B OFF OUT1A ON MO ON DIR L ENABLE H RESET H HSM H STEP L 図 7 フルステップ/RESET シーケンス POR OUT2B 3 * ENABLE 動作中は、出力 OFF となる 内部ロジックは動作する POR OUT2B 2 OFF OUT2A OUT2B 1 1 2 * * * 1 2 3 4 * RESET 動作中は、出力 OFF となる 内部ロジックはリセットされる OFF OUT2A ON OUT1B OFF OUT1A ON MO ON 図 8 ハーフステップ/RESET シーケンス -9- NJW4351 POR DIR L ENABLE H RESET H HSM L STEP L OUT2B 2 * * * 1 2 3 4 * PD 時は、全機能を強制的に初期化し省電力状態となる MO は、L 出力となる OFF OUT2A ON OUT1B OFF OUT1A ON MO ON PD H 図 9 フルステップ/PD シーケンス POR DIR L ENABLE H RESET H HSM H STEP L OUT2B 1 H PD 1 2 * * * 1 2 3 4 * PD 時は、全機能を強制的に初期化し省電力状態となる MO は、L 出力となる OFF OUT2A ON OUT1B OFF OUT1A ON MO ON - 10 - 図 10 ハーフステップ/PD シーケンス NJW4351 ■ 機能説明 NJW435１は、ユニポーラ方式のステッピングモータを駆動するための、定電圧駆動方式の高性能モータドライバです。 モータのモーションコントロール方式として、汎用的な STEP-DIR 方式を採用しており、パルスジェネレータを用意頂くことに より、簡単にステッピングモータのコントロールができます。 また、フェーズ出力が 55V max.と高耐圧ですのでユニポーラ方式駆動でしばしば問題となるモータ電源に対してのフェーズ 出力の耐圧マージン余裕が増えるとともに、フェーズターンオフ時の電力抑制回路の設計が簡単になります。 ■ ロジック入力部 すべての入力部は LS-TTL レベル互換相当です。 入力部1(STEP端子)はシュミットコンパレータ入力形式のため、電源電圧に依存しない論理レベル(しきい値)と耐ノイズ性に 優れたヒステリシス幅を持ちます。 入力部 2(PD/DIR/HSM/RESET/ENABLE 端子)はシュミットインバータ入力形式のため、論理レベル(しきい値)、ヒステリシ ス幅は電源電圧に依存します。 また、内部はプルダウンされているため、ロジック入力部がオープン状態の場合は、L レベルとして受け取ります。 STEP -ステッピングパルス STEP 信号(パルス)の各ポジティブエッジ毎に、内蔵トランスレータのシーケンスが UP します。フルステップモードでは、こ のパルス信号でステッピングモータは基本ステップ角の角度を回転します。ハーフステップモードでは、基本ステップ角を移 動するためには、2 つのパルスが必要です。 DIR 信号(方向)と HSM 信号(フル/ハーフモード) は STEP のポジティブエッジ中にラッチされるため、ポジティブエッジの前 に確立されている必要があります。セットアップタイム ts に注意してください。 DIR -方向 DIR は、ステップを行う方向を決定します。実際のステッピングモータの回転方向は、NJW4351 とモータ間の接続によって 異なります。DIR はいつでも変更できますが、STEP のポジティブエッジと同時の信号入力は 1 パルス分のミスステップとなる 可能性があるため、避けてください。 HSM -フル/ハーフステップモード切換 ステッピングモータがフルステップまたはハーフステップのどちらでコントロールするか決定します。 HSM が H レベルになると、内蔵トランスレータはハーフステップモードとなります。HSM はいつでも変更できますが、STEP のポジティブエッジと同時の信号入力は 1 パルス分のミスステップとなる可能性があるため、避けてください。 ENABLE-フェーズ出力 OFF ENABLE が L レベルになると、すべてのフェーズ出力がＯＦＦになり、電流消費が減少します。 RESET -リセット 2相のステッピングモータは、基本ステップの倍数4の角度毎に同一巻線励磁シーケンスを繰り返します。これに対応して、 トランスレータはフルステップモードでは 4 パルス毎、ハーフステップモードでは 8 パルス毎にトランスレータシーケンスを繰り 返します。 RESET は強制的にトランスレータをシーケンススタート状態にイニシャライズします。 RESET が L レベルになると、トランスレータをイニシャライズするとともにフェーズ出力を OFF とします。 RESET が H レベルに復帰すると、フェーズ出力は、トランスレータのシーケンススタート状態の励磁パターン出力となりま す。 PD ‒パワーダウン パワーダウンが L レベルになると、すべての機能をイニシャライズするとともに、省電力状態になります。 MO は出力が L レベルとなります。 - 11 - NJW4351 ■ POR -パワーオン・リセット機能 VDD に接続された内部パワーオン・リセット回路は、トランスレータをリセットし、電源投入中のフェーズ出力を OFF させるこ とでミスステップを防止します。 また電源投入毎にフェーズ出力は、トランスレータのシーケンススタート状態の励磁パターン出力となります。 ■フェーズ出力部 フェーズ出力部は、4 つの DMOS-FET で構成されており、ステッピングモータに直接接続できます。 ■ MO -相原点モニタ トランスレータのシーケンススタート位置または POR、外部RESET 後に励磁シーケンスがイニシャル状態位置であることを 外部に示すために L レベルを出力します。 MO が L レベル位置で HSM 入力の切替を行うことで、ミスステップなく励磁モードの変更が可能です。 ステッピングモータを使用したシステムで、機械原点位置の検出の際に、機械原点センサと MO の AND を原点とすることで、 より分解能の高い機械原点位置が実現します。 - 12 - NJW4351 ■ 使用上の注意 １． 電源が供給されているときは、IC または PCB を取り外さないでください。 ２． クランプダイオードを使用しても、ステッピングモータによっては思わぬ電圧が発生することがありますので注意してく ださい。 ３． 必要なトルクを得るために必要な定格電流のステッピングモータを選択してください。一般的にステッピングモータへの 供給電圧が高電圧であればあるほど高速な回転性能が得られます。ステッピングモータの定格電圧より供給電圧が高 い場合には、電流制限抵抗R1,R2 をコモン巻線と供給電源間に接続する必要があります。この抵抗は L/R 時間定数を変 化させて、ステッピングモータの高速回転性能を引き出します。 ４． 使用する電源の回生能力に注意してください。思わぬ高電圧がフェーズ出力端子や電源(VMM)に発生する場合があり ます。 また、ロジックとモータ電源の GND ラインは共通インピーダンスを造らないレイアウトにする必要があります。IC のロジック GND 端子と SENSE1/SENSE2 端子は最短で接続して一点接地するのが理想的です。 ５． IR 信号によらず実際のモータ回転方向を変更するには、PA1 と PA2(または PB1 と PB2)でのステッピングモータの配線 を交換します。 ６． ハーフステッピング ハーフステップモードでは、モータへの電力供給は 1 相または 2 相の巻線間で交互になります。ハーフステップモード ではフルステップモードに比べてモータ振動が低減されます。2 相ステッピングモータでは巻線間での電気的位相は 90 度となります。発生するトルクは 2 つの巻線のベクトル和となります。そのため、1 相励磁時には 2 相励磁時に比べてモ ータのトルクは 30%減少します。これによってトルクリップルが発生します。 ７． 駆動回路 ステッピングモータの高速性能を引き出す場合は、フェーズターンオン時に急激に巻線が励磁され、ターンオフ時には 急速に励磁が切れる必要があります。 ８． フェーズターンオフの問題 巻線励磁がオフになるとき(巻線電流が切れる)誘導される高電圧キックバック電圧を適切に抑えないと、駆動回路が 破損する場合があります。図 11∼14 のターンオフ回路を参考にしてください。 ターンオフ回路の構成や発生するキックバックの電圧により、フェーズ出力端子の電位が負電位（GND 以下）になる場 合があります。この状態は IC 内部のロジック回路の誤動作を引き起こす危険性があります。 【ツェナーダイオード・ターンオフ回路での注意事項】 ツェナーダイオード・ターンオフ回路構成(図 15 参照)では、モータ供給電源[VMM]と使用するツェナー電圧［VZ］、ツェ ナーにシリーズに接続するダイオード順方向電圧[Vd]としたとき、ターンオフ動作時のフェーズ出力端子の電圧[VP]は、 次のような関係式となります。 VP=VMM-(VZ+Vd) 使用するツェナー電圧［VZ］が大きいほど、巻線電流のターンオフ時間が短縮され、ステッピングモータの高速回転が 実現します。但し、ツェナー電圧［VZ］によってはフェーズ出力端子が負電位になる場合もあるため、ターンオフ回路は以 下のように構成して下さい。 ① VP が正電位：VMM > VZ+Vd 回路構成は図 15 となります。 ツェナー電圧は、例えば VMM が 12V の場合、VZ+Vd が 12V 以下になるように設計します。 ② VＰが負電位：VMM < VZ+Vd 回路構成は図 16 となります。負電位による誤動作を防止するために、フェーズ出力端子にシリーズにダイオード を挿入して確実に対策をしてください。 ※ 挿入するダイオードは順方向電圧が小さいショットキーダイオードを推奨します。 - 13 - NJW4351 R i VMM 図１１ ダイオード・ターンオフ回路 VMM i 図１２ 抵抗・ターンオフ回路 VZ i VMM VMM i VZ 図１３ ツェナーダイオード・ターンオフ回路 ターンオフ回路 (ツェナーD回路例） VZ VMM 図１４ 電源回生・ターンオフ回路 フェーズ端子 負電位防止シリーズD VMM ターンオフ回路 (ツェナーD回路例） VZ Vd 図１５ ツェナーダイオード−２ - 14 - 図１６ ツェナーダイオード・ターンオフ 負電位対策回路例 NJW4351 ■ アプリケーション回路例 VMM VDD + + RMO RALARM VDD NJW4351 POWER ON RESET Micro controller/ Microprocessor OUT2A output HSM output STEP output output output output input input OUT2B DIR OUT1B OUT1A TRANSLATOR GATE DRIVE RESET ENABLE PD Bias Circuit MO ALARM UNDER VOLTAGE LOCK OUT SENSE1 THERMAL SHUT DOWN SENSE2 GND - 15 - NJW4351 ■ 特性例 IDD - VDD STEP=HSM=DIR=RESET=ENABLE=PD=VDD, Ta=25oC RON - VDD Io=500mA, Ta=25oC 1.0 4.0 0.9 3.5 0.8 3.0 2.5 0.6 RON [Ω] IDD [mA] 0.7 0.5 0.4 2.0 1.5 0.3 1.0 0.2 0.5 0.1 0.0 0.0 0.0 1.0 2.0 3.0 4.0 5.0 6.0 7.0 0 1 2 3 VDD [V] RON1 - Io VDD=3.3V, Ta=25oC 5 6 7 RON2 - Io VDD=5.0V, Ta=25oC 2.0 2.0 1.8 1.8 1.6 1.6 1.4 1.4 1.2 1.2 RON2 [Ω] RON1 [Ω] 4 VDD [V] 1.0 0.8 1.0 0.8 0.6 0.6 0.4 0.4 0.2 0.2 0.0 0.0 0 100 200 300 400 500 0 250 500 Io [mA] 750 1000 1250 1500 Io [mA] Pd - Io VDD=3.3V,Ta=25oC Pd - Io VDD=5.0V,Ta=25oC 1 9 0.9 8 0.8 7 0.7 6 Pd [W] Pd [W] 0.6 0.5 0.4 5 4 3 0.3 Two channels on Two channels on 2 0.2 One channel on 0.1 1 0 0 0 100 200 300 Io [mA] - 16 - One channel on 400 500 0 250 500 750 Io [mA] 1000 1250 1500 NJW4351 ■ 特性例 VOR - Io VDD=3.3V, ENABLE=0V,Ta=25oC VMO - IMO VDD=3.3V, RESET=0V,Ta=25oC 1.2 0.8 1.1 0.7 1.0 0.9 0.6 0.8 VMO [V] VOR [V] 0.5 0.7 0.6 0.5 0.4 0.3 0.4 0.2 0.3 0.2 0.1 0.1 0.0 0.0 0 250 500 750 1000 1250 0 1500 5 10 RON1 - Tj VDD=3.3V, Io=500mA 20 RON2 - Tj VDD=5.0V, Io=500mA 3.0 3.0 2.8 2.8 2.6 2.6 2.4 2.4 2.2 2.2 2.0 2.0 1.8 1.8 RON2 [Ω] RON1 [Ω] 15 IMO [mA] Io [mA] 1.6 1.4 1.6 1.4 1.2 1.2 1.0 1.0 0.8 0.8 0.6 0.6 0.4 0.4 0.2 0.2 0.0 0.0 -50 -25 0 25 50 75 100 125 -50 150 -25 0 25 50 75 100 125 150 75 100 125 150 Tj [deg.C] Tj [deg.C] VOR - Tj VDD=3.3V,Io=500mA IDD1 - Tj VDD=3.3V 1.2 1.0 1.1 0.9 1.0 0.8 0.9 0.8 0.6 VOR [V] IDD1 [mA] 0.7 0.5 0.4 0.7 0.6 0.5 0.4 0.3 0.3 0.2 0.2 0.1 0.1 0.0 -50 -25 0 25 50 Tj [deg.C] 75 100 125 150 0.0 -50 -25 0 25 50 Tj [deg.C] - 17 - NJW4351 ■ 特性例 VMO - Tj VDD=3.3V,IMO=10mA 0.8 0.7 0.6 VMO [V] 0.5 0.4 0.3 0.2 0.1 0 -50 -25 0 25 50 75 100 125 150 Tj [deg.C] ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 - 18 -