5.5 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07–16615–2
32 ビット・マイクロコントローラ
CMOS
FR60 MB91460P シリーズ
MB91F465PA, MB91F467PA
■ 概要
MB91460P シリーズは , 民生機器や車載システムなどの高速リアルタイム処理が要求される組込み制御用途向けに設計
された , 汎用の 32 ビット RISC マイクロコントローラです。CPU には , FR ファミリ * と互換の FR60 を使用しています。
本シリーズは , LIN-USART および CAN コントローラを内蔵しています。
＊：FR は , FUJITSU RISC controller の略で , 富士通セミコンダクター株式会社の製品です。
■ 特長
1. FR60 CPU コア
・ 32 ビット RISC, ロード / ストアアーキテクチャ, パイプライン 5 段
・ 16 ビット固定長命令 ( 基本命令 )
・命令実行速度：1 命令 /1 サイクル
・メモリ−メモリ間転送命令 , ビット処理命令 , バレルシフト命令など：組込み用途に適した命令
・関数入口 / 出口命令 , レジスタ内容のマルチロードストア命令：C 言語対応命令
・レジスタのインタロック機能：アセンブラ記述も容易に可能
・乗算器の内蔵 / 命令レベルでのサポート
符号付き 32 ビット乗算：5 サイクル
符号付き 16 ビット乗算：3 サイクル
・割込み (PC/PS 退避 )：6 サイクル (16 プライオリティレベル )
・ハーバードアーキテクチャにより , プログラムアクセスとデータアクセスを同時に実行可能
・ FR ファミリとの命令互換
（続く）
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2010.7
MB91460P シリーズ
2. 内蔵周辺機能
・汎用ポート数：最大 141 ポート
・ DMAC (DMA コントローラ )
・同時に最大 5 チャネルの動作が可能
・ 2 つの転送要因 ( 内部ペリフェラル / ソフトウェア )
起動要因はソフトウェアにて選択可能
・アドレッシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
・転送モード ( デマンド転送 / バースト転送 / ステップ転送 / ブロック転送 )
転送データサイズは 8/16/32 ビットから選択可能
多バイト転送可 ( ソフトウェアにて決定 )
DMAC デスクリプタは I/O 領域 (200H ∼ 240H, 1000H ∼ 1024H)
・ A/D コンバータ ( 逐次比較型 )
10 ビット分解能：最大 41 チャネル *
変換時間：最小 1μs
・外部割込み入力：16 チャネル *
9 チャネルを CAN の RX 端子および I2C の端子と兼用
・ビットサーチモジュール (REALOS 使用 )
・ 1 ワード内の MSB ( 最上位ビット ) から最初の ”0” データ /”1” データ / 変化ビット位置をサーチする機能
・ LIN-USART ( 全二重ダブルバッファ方式 )：12 チャネル , FIFO 付 4 チャネル *
・クロック同期 / 非同期の選択可
Sync-break 検出
・専用ボーレートジェネレータ内蔵
・ I2C バスインタフェース (400 kbps 対応 )：4 チャネル
・マスタ / スレーブ送受信
・アービトレーション機能 , クロック同期化機能
・ CAN コントローラ (C-CAN)：最大 4 チャネル
・転送速度最大 1Mbps
・ 32 送受信メッセージバッファ
・サウンドジェネレータ：1 チャネル
トーン周波数：PWM 周波数の 2 分周 ( リロード値＋ 1)
・ 16 ビット PPG タイマ：32 チャネル *
・ 16 ビット PFM タイマ：1 チャネル
・ 16 ビットリロードタイマ：16 チャネル
8 個のリロードタイマを , 最大 4 個の 32 ビットのリロードタイマとして使用可 ( それぞれ 2 個のリロードタイマをカ
スケード接続 )。
・ 16 ビットフリーランタイマ：8 チャネル (ICU 用 , OCU 用各 1 チャネル )
・インプットキャプチャ：8 チャネル ( フリーランタイマと連動 )
・アウトプットコンペア：8 チャネル ( フリーランタイマと連動 )
・アップダウンカウンタ：4 チャネル (8 ビット : 4 チャネルまたは 16 ビット : 2 チャネル )*
・ウォッチドッグタイマ
・リアルタイムクロック
・低消費電力モード：スリープ / ストップモード機能
・低電圧検出回路
（注意事項）: * 最大チャネル数は仮定。実数はポートの多重度に依存。
（続く）
2
DS07–16615–2
MB91460P シリーズ
（続き）
・クロックスーパバイザ
サブクロック (32kHz) およびメインクロック (4MHz) をモニタ , 発振停止時はリカバリクロック (CR 発振器など ) に切
換え
・クロックモジュレータ
・クロックモニタ
・サブクロックキャリブレーション
32kHz または CR 発振器で動作するリアルタイムクロックタイマを校正
・メイン発振安定化タイマ
サブクロックモード時に , 安定化待ち時間用の 23 ビットカウンタ安定化時間経過後に割込みを発生
・サブ発振安定化タイマ
メインクロックモード時に , 安定化待ち時間用の 15 ビットカウンタ安定化時間経過後に割込みを発生
3. パッケージとテクノロジ
・パッケージ：QFP-176
・ CMOS 0.18 μm テクノロジ
・ 3V ∼ 5V 電源 [ 降圧型コンバータにより内部 Logic 1.8 V]
・動作温度：− 40 °C ∼＋ 125 °C
DS07–16615–2
3
MB91460P シリーズ
■ 品種構成
項目
最大コア周波数 (CLKB)
エミュレーションデバイス
MB91V460A
MB91FV460B
80 MHz
100 MHz
MB91F465PA
MB91F467PA
100 MHz
100 MHz
最大リソース周波数 (CLKP)
40 MHz
50 MHz
50 MHz
50 MHz
最大外部バス周波数 (CLKT)
40 MHz
50 MHz
50 MHz
50 MHz
最大 CAN 周波数 (CLKCAN)
20 MHz
50 MHz
50 MHz
50 MHz
最大 FlexRay 周波数 (SCLK)
-
-
-
-
0.35 μm
0.18 μm
0.18 μm
0.18 μm
ウォッチドッグタイマ
あり
あり
あり
あり
ウォッチドッグタイマ
(RC 発振の場合 )
あり ( 解放可能 )
あり
あり
あり
ビットサーチ
あり
あり
あり
あり
リセット入力 (INITX)
あり
あり
あり
あり
ハードウェアスタンバイ入力
(HSTX)
あり
なし
なし
なし
テクノロジ
クロックモジュレータ
あり
あり
あり
あり
クロックモニタ
あり
あり
あり
あり
低電力モード
あり
あり
あり
あり
5 チャネル
5 チャネル
5 チャネル
5 チャネル
MPU (16 チャネル )*1
MPU (16 チャネル )*1
MPU (8 チャネル )*1
MPU (8 チャネル )*1
エミュレーション SRAM
32 ビット
読出しデータ
内部フラッシュメモリ
2112 K バイト +
64 ビット読出しデータ付外
部エミュレーション SRAM
544 K バイト
1088 K バイト
サテライトフラッシュ
-
データフラッシュ
64 K バイト
-
データフラッシュ
64 K バイト
フラッシュ保護
-
あり
あり
あり
D-RAM
64 K バイト
64 K バイト
24 K バイト
48 K バイト
ID-RAM
64 K バイト
64 K バイト
16 K バイト
32 K バイト
フラッシュキャッシュ
( 命令キャッシュ )
16 K バイト
16 K バイト
8 K バイト
8 K バイト
ブート ROM/BI-ROM
4 K バイト固定
16 K バイト
ブートフラッシュ
4 K バイト
4 K バイト
DMA
MMU/MPU
フラッシュメモリ
RTC
1 チャネル
1 チャネル
1 チャネル
1 チャネル
フリーランタイマ
8 チャネル
12 チャネル
8 チャネル *2
8 チャネル *2
ICU
8 チャネル
10 チャネル
8 チャネル *2
8 チャネル *2
OCU
8 チャネル
8 チャネル
8 チャネル *2
8 チャネル *2
リロードタイマ
8 チャネル
16 チャネル
16 チャネル
16 チャネル
16 ビット PPG
16 チャネル
32 チャネル
32 チャネル *2
32 チャネル *2
16 ビット PFM
1 チャネル
1 チャネル
1 チャネル
1 チャネル
サウンドジェネレータ
1 チャネル
1 チャネル
1 チャネル
1 チャネル
アップダウンカウンタ
(8/16 ビット )
4 チャネル (8 ビット )/
2 チャネル (16 ビット )
4 チャネル (8 ビット )/
2 チャネル (16 ビット )
4 チャネル (8 ビット )/
2 チャネル
(16 ビット )*2
4 チャネル (8 ビット )/
2 チャネル
(16 ビット )*2
6 チャネル (128 msg)
6 チャネル (128 msg)
3 チャネル (32 msg)
4 チャネル (32 msg)
4 チャネル +
4 チャネル FIFO +
8 チャネル
16 チャネル FIFO
8 チャネル +
4 チャネル FIFO*2
8 チャネル +
4 チャネル FIFO*2
( 追加再配置 2 端子 )
C_CAN
LIN-USART
4
DS07–16615–2
MB91460P シリーズ
エミュレーションデバイス
MB91F465PA
MB91F467PA
8 チャネル
4 チャネル *2
4 チャネル *2
あり
(32 ビットアドレス ,
32 ビットデータ )
あり
(32 ビットアドレス ,
32 ビットデータ )
あり
(24 ビットアドレス ,
16 ビットデータ )
あり
(24 ビットアドレス ,
16 ビットデータ )
外部割込み
16 チャネル
16 チャネル
16 チャネル *2
16 チャネル *2
NMI 割込み
1 チャネル
項目
MB91V460A
MB91FV460B
4 チャネル
FR 外部バス
I2C (400K)
1 チャネル
1 チャネル
1 チャネル
288
328 ( 非多重化 24 本 )
141
141
SMC
6 チャネル
328 ( 非多重化 24 本 )
-
-
LCD コントローラ
(40 × 4)
1 チャネル
1 チャネル
-
-
ADC (10 ビット )
32 チャネル
32 チャネル +
22 チャネル
(ADC マクロ 2)
32 チャネル *2
32 チャネル *2 +
9 チャネル
(ADC マクロ 2)
アラームコンパレータ
2 チャネル
2 チャネル
-
-
電源スーパバイザ
( 低電圧検出 )
あり
あり
あり
あり
クロックスーパバイザ
あり
あり
あり
あり
汎用 I/O ポート
メインクロック発振
4 MHz
4 MHz
4 MHz
4 MHz
サブクロック発振
32 kHz
32 kHz
32 kHz
32 kHz
RC 発振器
100kHz
100 kHz / 3 MHz
100 kHz / 2 MHz
100 kHz / 2 MHz
x 20
x 25
x 25
x 25
PLL
DSU4
あり
あり
なし
なし
EDSU
あり (32 BP)*1
あり (32 BP)*1
あり (16 BP)*1
あり (16 BP)*1
3V / 5V
3V / 5V
3V / 5V
3V / 5V
レギュレータ
あり
あり
あり
あり
消費電力
n.a.
n.a.
< 1.4 W
< 1.4 W
0 ∼ 70 °C
0 ∼ 70 °C
-40 ∼ 125 °C
-40 ∼ 125 °C
パッケージ
BGA660
BGA896
LQFP-176
LQFP-176
電源投入からの PLL 起動時
間
< 20 ms
< 20 ms
< 20 ms
< 20 ms
n.a.
< 8 s (Typ)
< 5 s (Typ)
< 6 s (Typ)
電源電圧
動作温度 (Ta)
フラッシュダウンロード時間
＊ 1：MPU チャネルは EDSU ブレークポイントレジスタ (MPU と EDSU 間の共有動作 ) を使用します。
＊ 2：表示は最大チャネル数。機能は外部バスアドレスで多重化。
DS07–16615–2
5
MB91460P シリーズ
■ 端子配列図
1. MB91F465PA
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
VDD35
P32_7/PPG31
P32_3/PPG30
P33_7/PPG29
P33_3/PPG28
P07_7/A7 or P26_7/AN31
P07_6/A6 or P26_6/AN30
P07_5/A5 or P26_5/AN29
P07_4/A4 or P26_4/AN28
P07_3/A3 or P26_3/AN27
P07_2/A2 or P26_2/AN26
P07_1/A1 or P26_1/AN25
P07_0/A0 or P26_0/AN24
P20_6/SCK3/ZIN1/CK3 or P27_7/AN23
P20_5/SOT3/BIN1 or P27_6/AN22
P20_4/SIN3/AIN1 or P27_5/AN21
P20_2/SCK2/ZIN0/CK2 or P27_4/AN20
P20_1/SOT2/BIN0 or P27_3/AN19
P20_0/SIN2/AIN0 or P27_2/AN18
P16_1/PPG9 or P27_1/AN17
P16_0/PPG8 or P27_0/AN16
VSS5
VDD5
P24_7/INT7/SCL3 or P28_7/AN15
P24_6/INT6/SDA3 or P28_6/AN14
P24_5/INT5/SCL2 or P28_5/AN13
P24_4/INT4/SDA2 or P28_4/AN12
P24_3/INT3 or P28_3/AN11
P24_2/INT2 or P28_2/AN10
P24_1/INT1 or P28_1/AN9
P24_0/INT0 or P28_0/AN8
P29_7/AN7
P29_6/AN6
P35_6/SCK9 or P29_5/AN5
P35_5/SOT9 or P29_4/AN4
P35_4/SIN9 or P29_3/AN3
P35_2/SCK8 or P29_2/AN2
P35_1/SOT8 or P29_1/AN1
P35_0/SIN8 or P29_0/AN0
P34_7/PPG27
P34_3/PPG26
P35_7/PPG25
P35_3/PPG24
VSS5
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
QFP-176
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
VDD5
AVCC5
AVRH5
AVSS5
P25_1
P25_0
P17_7/PPG7
P17_6/PPG6
P17_5/PPG5
P18_6/SCK7/ZIN3/CK7
P18_5/SOT7/BIN3
P18_4/SIN7/AIN3
P18_2/SCK6/ZIN2/CK6
P18_1/SOT6/BIN2
P18_0/SIN6/AIN2
P19_6/SCK5/CK5
P19_5/SOT5
P19_4/SIN5
P19_2/SCK4/CK4
P19_1/SOT4
P19_0/SIN4
VSS5
VDD5
VDD5R
VDD5R
VCC18C
VSS5
NMIX
INITX
X1A
X0A
VSS5
X0
X1
MD_3
MONCLK
MD_2
MD_1
MD_0
P23_7
P23_6/INT11
P23_5/TX2
P23_4/RX2/INT10
VSS5
VSS5
P30_0/PPG16
P30_1/PPG17
P30_2/PPG18
P30_3/PPG19
P10_0/SYSCLK
P10_1/ASX
P10_3/WEX
P09_0/CSX0
P09_1/CSX1
P09_2/CSX2
P08_0/WRX0
P08_1/WRX1
P08_4/RDX
P08_7/RDY
P16_2/PPG10
P16_3/PPG11
P16_4/PPG12/SGA
P16_5/PPG13/SGO
P16_6/PPG14/PFM
P16_7/PPG15/AGTX
VDD5
VSS5
P23_0/RX0/INT8
P23_1/TX0
P23_2/RX1/INT9
P23_3/TX1
P22_4/SDA0/INT14
P22_5/SCL0
P22_6/SDA1/INT15
P22_7/SCL1
P14_0/ICU0/TIN8/0/TTG24
P14_1/ICU1/TIN9/1/TTG25
P14_2/ICU2/TIN10/2/TTG26
P14_3/ICU3/TIN11/3/TTG27
P15_0/OCU0/TOT0
P15_1/OCU1/TOT1
P15_2/OCU2/TOT2
P15_3/OCU3/TOT3
P30_4/PPG20
P30_5/PPG21
P30_6/PPG22
P30_7/PPG23
VDD5
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
VSS5
P21_4/SIN1
P21_5/SOT1
P21_6/SCK1/CK1
P21_7
P06_0/A8 or P21_0/SIN0
P06_1/A9 or P21_1/SOT0
P06_2/A10 or P21_2/SCK0/CK0
P06_3/A11 or P17_4/PPG4
P06_4/A12 or P14_4/ICU4/TIN12/4TTG28/20/12/4
P06_5/A13 or P14_5/ICU5/TIN13/5TTG29/21/13/5
P06_6/A14 or P14_6/ICU6/TIN14/6TTG30/22/14/6
P06_7/A15 or P14_7/ICU7/TIN15/7TTG31/23/15/7
P05_0/A16 or P16_0/PPG8
P05_1/A17 or P16_1/PPG9
P05_2/A18 or (P20_0/SIN2/AIN0 or P34_0/SIN10)
P05_3/A19 or (P20_1/SOT2/BIN0 or P34_1/SOT10)
P05_4/A20 or (P20_2/SCK2/ZIN0/CK2 or P34_2/SCK10)
P05_5/A21 or (P20_4/SIN3/AIN1 or P34_4/SIN11)
P05_6/A22 or (P20_5/SOT3/BIN1 or P34_5/SOT11)
P05_7/A23 or (P20_6/SCK3/ZIN1/CK3 or P34_6/SCK11)
VDD35
VSS5
P01_0/D16 or P17_0/PPG0
P01_1/D17 or P17_1/PPG1
P01_2/D18 or P17_2/PPG2
P01_3/D19 or P17_3/PPG3
P01_4/D20 or P15_4/OCU4/TOT4
P01_5/D21 or P15_5/OCU5/TOT5
P01_6/D22 or P15_6/OCU6/TOT6
P01_7/D23 or P15_7/OCU7/TOT7
P00_0/D24 or P24_0/INT0
P00_1/D25 or P24_1/INT1
P00_2/D26 or P24_2/INT2
P00_3/D27 or P24_4/INT3
P00_4/D28 or P24_4/INT4
P00_5/D29 or P24_5/INT5
P00_6/D30 or P24_6/INT6
P00_7/D31 or P24_7/INT7
P22_0/INT12
P22_1
P22_2/INT13
P22_3
VDD35
6
DS07–16615–2
MB91460P シリーズ
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
VDD35
P32_7/PPG31
P32_3/PPG30
P33_7/PPG29
P33_3/PPG28
P07_7/A7 or P26_7/AN31
P07_6/A6 or P26_6/AN30
P07_5/A5 or P26_5/AN29
P07_4/A4 or P26_4/AN28
P07_3/A3 or P26_3/AN27
P07_2/A2 or P26_2/AN26
P07_1/A1 or P26_1/AN25
P07_0/A0 or P26_0/AN24
P20_6/SCK3/ZIN1/CK3 or P27_7/AN23
P20_5/SOT3/BIN1 or P27_6/AN22
P20_4/SIN3/AIN1 or P27_5/AN21
P20_2/SCK2/ZIN0/CK2 or P27_4/AN20
P20_1/SOT2/BIN0 or P27_3/AN19
P20_0/SIN2/AIN0 or P27_2/AN18
P16_1/PPG9 or P27_1/AN17
P16_0/PPG8 or P27_0/AN16
VSS5
VDD5
P24_7/INT7/SCL3 or P28_7/AN15
P24_6/INT6/SDA3 or P28_6/AN14
P24_5/INT5/SCL2 or P28_5/AN13
P24_4/INT4/SDA2 or P28_4/AN12
P24_3/INT3 or P28_3/AN11
P24_2/INT2 or P28_2/AN10
P24_1/INT1 or P28_1/AN9
P24_0/INT0 or P28_0/AN8
P29_7/AN7
P29_6/AN6
P35_6/SCK9 or P29_5/AN5
P35_5/SOT9 or P29_4/AN4
P35_4/SIN9 or P29_3/AN3
P35_2/SCK8 or P29_2/AN2
P35_1/SOT8 or P29_1/AN1
P35_0/SIN8 or P29_0/AN0
P34_7/PPG27
P34_3/PPG26
P35_7/PPG25
P35_3/PPG24
VSS5
2. MB91F467PA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
QFP-176
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
VDD5
AVCC5
AVRH5
AVSS5
P25_1
P25_0
P17_7/PPG7/AN39
P17_6/PPG6/AN38
P17_5/PPG5/AN37
P18_6/SCK7/ZIN3/CK7/AN46
P18_5/SOT7/BIN3/AN45
P18_4/SIN7/AIN3/AN44
P18_2/SCK6/ZIN2/CK6/AN42
P18_1/SOT6/BIN2/AN41
P18_0/SIN6/AIN2/AN40
P19_6/SCK5/CK5
P19_5/SOT5
P19_4/SIN5
P19_2/SCK4/CK4
P19_1/SOT4
P19_0/SIN4
VSS5
VDD5
VDD5R
VDD5R
VCC18C
VSS5
NMIX
INITX
X1A
X0A
VSS5
X1
X0
MD_3
MONCLK
MD_2
MD_1
MD_0
P23_7/TX3
P23_6/RX3/INT11
P23_5/TX2
P23_4/RX2/INT10
VSS5
VSS5
P30_0/PPG16
P30_1/PPG17
P30_2/PPG18
P30_3/PPG19
P10_0/SYSCLK or P34_0/SIN10
P10_1/ASX or P34_1/SOT10
P10_3/WEX or P34_2/SCK10
P09_0/CSX0 or P34_4/SIN11
P09_1/CSX1 or P34_5/SOT11
P09_2/CSX2 or P34_6/SCK11
P08_0/WRX0
P08_1/WRX1
P08_4/RDX
P08_7/RDY
P16_2/PPG10
P16_3/PPG11
P16_4/PPG12/SGA
P16_5/PPG13/SGO
P16_6/PPG14/PFM
P16_7/PPG15/AGTX
VDD5
VSS5
P23_0/RX0/INT8
P23_1/TX0
P23_2/RX1/INT9
P23_3/TX1
P22_4/SDA0/INT14
P22_5/SCL0
P22_6/SDA1/INT15
P22_7/SCL1
P14_0/ICU0/TIN8/0/TTG24
P14_1/ICU1/TIN9/1/TTG25
P14_2/ICU2/TIN10/2/TTG26
P14_3/ICU3/TIN11/3/TTG27
P15_0/OCU0/TOT0
P15_1/OCU1/TOT1
P15_2/OCU2/TOT2
P15_3/OCU3/TOT3
P30_4/PPG20
P30_5/PPG21
P30_6/PPG22
P30_7/PPG23
VDD5
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
VSS5
P21_4/SIN1
P21_5/SOT1
P21_6/SCK1/CK1
P21_7
P06_0/A8 or P21_0/SIN0
P06_1/A9 or P21_1/SOT0
P06_2/A10 or P21_2/SCK0/CK0
P06_3/A11 or P17_4/PPG4
P06_4/A12 or P14_4/ICU4/TIN12/4TTG28/20/12/4
P06_5/A13 or P14_5/ICU5/TIN13/5TTG29/21/13/5
P06_6/A14 or P14_6/ICU6/TIN14/6TTG30/22/14/6
P06_7/A15 or P14_7/ICU7/TIN15/7TTG31/23/15/7
P05_0/A16 or P16_0/PPG8
P05_1/A17 or P16_1/PPG9
P05_2/A18 or (P20_0/SIN2/AIN0 or P34_0/SIN10)
P05_3/A19 or (P20_1/SOT2/BIN0 or P34_1/SOT10)
P05_4/A20 or (P20_2/SCK2/ZIN0/CK2 or P34_2/SCK10)
P05_5/A21 or (P20_4/SIN3/AIN1 or P34_4/SIN11)
P05_6/A22 or (P20_5/SOT3/BIN1 or P34_5/SOT11)
P05_7/A23 or (P20_6/SCK3/ZIN1/CK3 or P34_6/SCK11)
VDD35
VSS5
P01_0/D16 or P17_0/PPG0
P01_1/D17 or P17_1/PPG1
P01_2/D18 or P17_2/PPG2
P01_3/D19 or P17_3/PPG3
P01_4/D20 or P15_4/OCU4/TOT4
P01_5/D21 or P15_5/OCU5/TOT5
P01_6/D22 or P15_6/OCU6/TOT6
P01_7/D23 or P15_7/OCU7/TOT7
P00_0/D24 or P24_0/INT0
P00_1/D25 or P24_1/INT1
P00_2/D26 or P24_2/INT2
P00_3/D27 or P24_4/INT3
P00_4/D28 or P24_4/INT4
P00_5/D29 or P24_5/INT5
P00_6/D30 or P24_6/INT6
P00_7/D31 or P24_7/INT7
P22_0/INT12
P22_1
P22_2/INT13
P22_3
VDD35
MB91F467PA と MB91F465PA の端子配列の相違点は以下のとおりです。
・端子 50 ∼ 55：LIN-USART10/11 を追加再配置
・端子 92 ∼ 93：CAN3 RX3, TX3 を追加
・端子 118 ∼ 126：ADC チャネル AN37-42, AN44-46 を追加
・端子 99 ∼ 100：X0/X1 を逆配置
DS07–16615–2
7
MB91460P シリーズ
■ 端子機能説明
1. MB91F465PA, MB91F467PA
端子
番号
2
3
端子名
P21_4
SIN1
P21_5
SOT1
入出力
入出力回路形式 *1
I/O
I/O
A
A
ポートの
多重化設定
−
−
P21_6
4
SCK1
P21_7
P06_0
A8
I/O
A
USART1 データ入力端子
汎用入出力ポート
USART1 データ出力端子
−
USART1 クロック入出力端子
フリーランタイマ 1 外部クロック入力端子
I/O
A
−
I/O
A
PPMUX.PS4=0
汎用入出力ポート
汎用入出力ポート
外部アドレスバス信号端子 (bit8)
OR
6
P21_0
SIN0
P06_1
A9
I/O
A
PPMUX.PS4=1
汎用入出力ポート
USART0 データ入力端子
I/O
A
PPMUX.PS4=0
汎用入出力ポート
外部アドレスバス信号端子 (bit9)
7
OR
P21_1
SOT0
P06_2
A10
8
汎用入出力ポート
汎用入出力ポート
CK1
5
機能
I/O
A
PPMUX.PS4=1
汎用入出力ポート
USART0 データ出力端子
I/O
A
PPMUX.PS4=0
汎用入出力ポート
外部アドレスバス信号端子 (bit10)
OR
P21_2
SCK0
汎用入出力ポート
I/O
A
PPMUX.PS4=1
CK0
P06_3
A11
USART0 クロック入出力端子
フリーランタイマ 0 外部クロック入力端子
I/O
A
PPMUX.PS4=0
汎用入出力ポート
外部アドレスバス信号端子 (bit11)
9
OR
P17_4
PPG4
I/O
A
PPMUX.PS4=1
汎用入出力ポート
PPG タイマ出力端子
P06_4 ∼ P06_7
汎用入出力ポート
I/O
A
PPMUX.PS4=0
A12 ∼ A15
外部アドレスバス信号端子
(bit12 ∼ bit15)
OR
10
∼
13
P14_4 ∼ P14_7
ICU4 ∼ ICU7
TIN12/4 ∼
TIN15/7
TTG28/20/12/4 ∼
TTG31/23/15/7
8
汎用入出力ポート
インプットキャプチャ入力端子
I/O
A
PPMUX.PS4=1
リロードタイマ外部トリガ入力端子
PPG タイマ外部トリガ入力端子
DS07–16615–2
MB91460P シリーズ
端子
番号
端子名
P05_0
A16
入出力
入出力回路形式 *1
I/O
A
ポートの
多重化設定
PPMUX.PR10=0
機能
汎用入出力ポート
外部アドレスバス信号端子 (bit16, bit17)
14
OR
P16_0
PPG8
P05_1
A17
I/O
A
PPMUX.PR10=1
汎用入出力ポート
PPG タイマ出力端子
I/O
A
PPMUX.PR11=0
汎用入出力ポート
外部アドレスバス信号端子 (bit16, bit17)
OR
15
P16_1
PPG9
P05_2
A18
I/O
A
PPMUX.PR11=1
汎用入出力ポート
PPG タイマ出力端子
I/O
A
PPMUX.PR12=0
汎用入出力ポート
外部アドレスバス信号端子 (bit18)
OR
P20_0
SIN2
16
I/O
A
AIN0
PPMUX.PR12=1
AND
PPMUX.PRPS0=1
汎用入出力ポート
USART2 データ入力端子
アップダウンカウンタ入力端子
OR
P34_0
SIN10
P05_3
A19
I/O
I/O
A
A
PPMUX.PR12=1
AND
PPMUX.PRPS0=0
PPMUX.PR13=0
汎用入出力ポート
USART10 データ入力端子
汎用入出力ポート
外部アドレスバス信号端子 (bit19)
OR
P20_1
SOT2
17
I/O
A
BIN0
PPMUX.PR13=1
AND
PPMUX.PRPS0=1
汎用入出力ポート
USART2 データ出力端子
アップダウンカウンタ入力端子
OR
P34_1
SOT10
P05_4
A20
I/O
I/O
A
A
PPMUX.PR13=1
AND
PPMUX.PRPS0=0
PPMUX.PR14=0
汎用入出力ポート
USART10 データ出力端子
汎用入出力ポート
外部アドレスバス信号端子 (bit20)
OR
P20_2
SCK2
18
ZIN0
汎用入出力ポート
I/O
A
PPMUX.PR14=1
AND
PPMUX.PRPS0=1
CK2
USART2 クロック入出力端子
アップダウンカウンタ入力端子
フリーランタイマ 2 外部クロック入力端子
OR
P34_2
SCK10
DS07–16615–2
I/O
A
PPMUX.PR14=1
AND
PPMUX.PRPS0=0
汎用入出力ポート
USART10 クロック入出力端子
9
MB91460P シリーズ
端子
番号
端子名
P05_5
A21
入出力
入出力回路形式 *1
I/O
A
ポートの
多重化設定
PPMUX.PR15=0
機能
汎用入出力ポート
外部アドレスバス信号端子 (bit21)
OR
P20_4
19
SIN3
I/O
A
AIN1
PPMUX.PR15=1
AND
PPMUX.PRPS0=1
汎用入出力ポート
USART3 データ入力端子
アップダウンカウンタ入力端子
OR
P34_4
SIN11
P05_6
A22
I/O
I/O
A
A
PPMUX.PR15=1
AND
PPMUX.PRPS0=0
PPMUX.PR16=0
汎用入出力ポート
USART11 データ入力端子
汎用入出力ポート
外部アドレスバス信号端子 (bit22)
OR
P20_5
20
SOT3
I/O
A
BIN1
PPMUX.PR16=1
AND
PPMUX.PRPS0=1
汎用入出力ポート
USART3 データ出力端子
アップダウンカウンタ入力端子
OR
P34_5
SOT11
P05_7
A23
I/O
I/O
A
A
PPMUX.PR16=1
AND
PPMUX.PRPS0=0
PPMUX.PR17=0
汎用入出力ポート
USART11 データ出力端子
汎用入出力ポート
外部アドレスバス信号端子 (bit23)
OR
P20_6
SCK3
21
ZIN1
汎用入出力ポート
I/O
A
PPMUX.PR17=1
AND
PPMUX.PRPS0=1
CK3
USART3 クロック入出力端子
アップダウンカウンタ入力端子
フリーランタイマ 3 外部クロック入力端子
OR
P34_6
SCK11
P01_0 ∼ P01_3
I/O
I/O
A
A
PPMUX.PR17=1
AND
PPMUX.PRPS0=0
PPMUX.PS3=0
D16 ∼ D19
汎用入出力ポート
USART11 クロック入出力端子
汎用入出力ポート
外部データバス信号端子 (bit16 ∼ bit19)
OR
24 ∼ 27
P17_0 ∼ P17_3
I/O
A
PPMUX.PS3=1
PPG0 ∼ PPG3
P01_4 ∼ P01_7
汎用入出力ポート
PPG タイマ出力端子
I/O
A
PPMUX.PS3=0
D20 ∼ D23
汎用入出力ポート
外部データバス信号端子 (bit20 ∼ bit23)
OR
28 ∼ 31
P15_4 ∼ P15_7
OCU4 ∼ OCU7
TOT4 ∼ TOT7
10
汎用入出力ポート
I/O
A
PPMUX.PS3=1
アウトプットコンペア出力端子
リロードタイマ出力端子
DS07–16615–2
MB91460P シリーズ
端子
番号
端子名
P00_0 ∼ P00_7
入出力
入出力回路形式 *1
I/O
A
ポートの
多重化設定
PPMUX.PR0=0
D24 ∼ D31
OR
P24_0 ∼ P24_7
I/O
A
PPMUX.PR0=1
INT0 ∼ INT7
P22_0
INT12
41
42
P22_1
P22_2
INT13
43
46 ∼ 49
汎用入出力ポート
外部データバス信号端子 (bit24 ∼ bit31)
32 ∼ 39
40
機能
P22_3
P30_0 ∼ P30_3
外部割込み入力端子
I/O
A
SYSCLK
−
I/O
A
−
I/O
A
−
I/O
A
−
I/O
A
−
PPG16 ∼ PPG19
P10_0
汎用入出力ポート
I/O
A
50
−
汎用入出力ポート
外部割込み入力端子
汎用入出力ポート
汎用入出力ポート
外部割込み入力端子
汎用入出力ポート
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
外部バスクロック出力端子
OR (MB91F467PA のみ )
P34_0
SIN10
P10_1
ASX
I/O
A
PPMUX2.PR0=1
汎用入出力ポート
USART10 データ入力端子
I/O
A
51
−
汎用入出力ポート
アドレスストローブ出力端子
OR (MB91F467PA のみ )
P34_1
SOT10
P10_3
WEX
I/O
A
PPMUX2.PR1=1
汎用入出力ポート
USART10 データ出力端子
I/O
A
52
−
汎用入出力ポート
ライトイネーブル出力端子
OR (MB91F467PA のみ )
P34_2
SCK10
P09_0
CSX0
I/O
A
PPMUX2.PR2=1
汎用入出力ポート
USART10 クロック入出力端子
I/O
A
53
−
汎用入出力ポート
チップ選択出力端子
OR (MB91F467PA のみ )
P34_4
SIN11
P09_1
CSX1
I/O
A
PPMUX2.PR3=1
汎用入出力ポート
USART11 データ入力端子
I/O
A
54
−
汎用入出力ポート
チップ選択出力端子
OR (MB91F467PA のみ )
P34_5
SOT11
DS07–16615–2
I/O
A
PPMUX2.PR4=1
汎用入出力ポート
USART11 データ出力端子
11
MB91460P シリーズ
端子
番号
端子名
P09_2
CSX2
入出力
入出力回路形式 *1
I/O
A
55
SCK11
58
59
60, 61
−
P08_0, P08_1
WRX0, WRX1
P08_4
RDX
P08_7
RDY
P16_2, P16_3
PPG10, PPG11
I/O
A
PPMUX2.PR5=1
63
64
65
68
I/O
I/O
I/O
I/O
A
A
A
A
−
−
−
−
PPG12
I/O
A
−
PPG13
I/O
A
−
外部リードストローブ出力端子
汎用入出力ポート
外部レディ入力端子
汎用入出力ポート
PPG タイマ出力端子
PPG タイマ出力端子
PPG タイマ出力端子
SGO
サウンドジェネレータの SGO 出力端子
P16_6
汎用入出力ポート
PPG14
I/O
A
−
PPG タイマ出力端子
PFM
パルス周波数モジュレータの出力端子
P16_7
汎用入出力ポート
PPG15
I/O
A
−
PPG タイマ出力端子
ATGX
A/D コンバータ外部トリガ入力端子
P23_0
汎用入出力ポート
RX0
I/O
A
−
P23_1
TX0
RX1
P23_3
TX1
SDA0
SCL0
CAN0 の RX 入力端子
外部割込み入力端子
I/O
A
−
汎用入出力ポート
CAN0 の TX 出力端子
汎用入出力ポート
I/O
A
−
CAN1 の RX 入力端子
外部割込み入力端子
I/O
A
−
汎用入出力ポート
CAN1 の TX 出力端子
汎用入出力ポート
I/O
C
−
I2C バスデータ入出力端子 ( オープンドレイン
)
外部割込み入力端子
P22_5
12
汎用入出力ポート
汎用入出力ポート
INT14
73
外部ライトストローブ出力端子
P16_5
P22_4
72
汎用入出力ポート
サウンドジェネレータの SGA 出力端子
INT9
71
汎用入出力ポート
SGA
P23_2
70
チップ選択出力端子
汎用入出力ポート
INT8
69
汎用入出力ポート
USART11 クロック入出力端子
P16_4
62
機能
OR (MB91F467PA のみ )
P34_6
56, 57
ポートの
多重化設定
汎用入出力ポート
I/O
C
−
I2C バスクロック入出力端子 ( オープンドレイ
ン)
DS07–16615–2
MB91460P シリーズ
端子
番号
端子名
入出力
入出力回路形式 *1
ポートの
多重化設定
P22_6
SDA1
74
汎用入出力ポート
I/O
C
−
INT15
SCL1
汎用入出力ポート
I/O
C
−
P14_0 ∼ P14_3
80 ∼ 83
TIN8/0 ∼ TIN11/
3
インプットキャプチャ入力端子
I/O
A
−
リロードタイマ外部トリガ入力端子
TTG24/16/8/0 ∼
TTG27/19/11/3
PPG タイマ外部トリガ入力端子
P15_0 ∼ P15_3
汎用入出力ポート
OCU0 ∼ OCU3
I/O
A
−
TOT0 ∼ TOT3
84 ∼ 87
I2C バスクロック入出力端子 ( オープンドレイ
ン)
汎用入出力ポート
ICU0 ∼ ICU3
76 ∼ 79
I2C バスデータ入出力端子 ( オープンドレイン )
外部割込み入力端子
P22_7
75
機能
P30_4 ∼ P30_7
リロードタイマ出力端子
I/O
A
PPG20 ∼ PPG23
−
P23_4
90
RX2
P23_5
TX2
I/O
A
−
RX3
I/O
A
−
P23_7
TX3
CAN2 の RX 入力端子
汎用入出力ポート
CAN2 の TX 出力端子
汎用入出力ポート
I/O
A
−
INT11
93
PPG タイマ出力端子
外部割込み入力端子
P23_6
92
汎用入出力ポート
汎用入出力ポート
INT10
91
アウトプットコンペア用出力端子
CAN3 の RX 入力端子 *4
外部割込み入力端子
I/O
A
−
汎用入出力ポート
CAN3 の TX 出力端子 *4
94
MD_0
I
G
−
モード設定端子
95
MD_1
I
G
−
モード設定端子
96
MD_2
I
G
−
モード設定端子
97
MONCLK
O
M
−
クロックモニタ端子
98
MD_3
I
G
−
高速クロック入力端子
−
J1
−
−
J1
X1
99
X0
X0
100
X1
−
クロック ( 発振 ) 出力 , F465PA
クロック ( 発振 ) 入力 , F467PA
クロック ( 発振 ) 入力 , F465PA
クロック ( 発振 ) 出力 , F467PA
102
X0A
−
J2
−
サブクロック ( 発振 ) 入力
103
X1A
−
J2
−
サブクロック ( 発振 ) 出力
104
INITX
I
H
−
外部リセット入力端子
105
NMIX
I
H
−
マスク不可割込み入力端子
I/O
A
−
112
DS07–16615–2
P19_0
SIN4
汎用入出力ポート
USART4 のデータ入力端子
13
MB91460P シリーズ
端子
番号
113
端子名
P19_1
SOT4
入出力
入出力回路形式 *1
I/O
A
ポートの
多重化設定
−
P19_2
114
SCK4
116
P19_4
SIN5
P19_5
SOT5
I/O
A
−
SCK5
I/O
I/O
A
A
−
−
I/O
A
−
AIN2
I/O
または
B*2
−
BIN2
I/O
または
B*2
−
アップダウンカウンタ入力端子
ZIN2
USART6 クロック入出力端子
A
I/O
または
B*2
−
SIN7
AIN3
SOT7
BIN3
アップダウンカウンタ入力端子
フリーランタイマ 6 外部クロック入力端子
A/D コンバータ 2 のアナログ入力端子 *3
汎用入出力ポート
A
I/O
または
B*2
−
USART7 のデータ入力端子
アップダウンカウンタ入力端子
A/D コンバータ 2 のアナログ入力端子 *3
P18_5
汎用入出力ポート
A
I/O
または
B*2
−
AN45
USART7 のデータ出力端子
アップダウンカウンタ入力端子
A/D コンバータ 2 のアナログ入力端子 *3
P18_6
汎用入出力ポート
SCK7
A
ZIN3
または
B*2
I/O
USART7 のクロック入出力端子
−
アップダウンカウンタ入力端子
CK7
フリーランタイマ 7 の外部クロック入力端子
AN46
A/D コンバータ 2 のアナログ入力端子 *3
P17_5 ∼ P17_7
PPG5 ∼ PPG7
AN37 ∼ AN39
14
USART6 のデータ出力端子
汎用入出力ポート
AN44
124 ∼
126
アップダウンカウンタ入力端子
P18_2
P18_4
123
USART6 のデータ入力端子
A/D コンバータ 2 のアナログ入力端子 *3
AN42
122
USART5 クロック入出力端子
AN41
CK6
121
USART5 のデータ出力端子
汎用入出力ポート
A
SCK6
120
汎用入出力ポート
A/D コンバータ 2 のアナログ入力端子 *3
P18_1
SOT6
USART5 のデータ入力端子
汎用入出力ポート
A
AN40
119
汎用入出力ポート
フリーランタイマ 5 外部クロック入力端子
P18_0
SIN6
USART4 クロック入出力端子
汎用入出力ポート
CK5
118
USART4 のデータ出力端子
フリーランタイマ 4 外部クロック入力端子
P19_6
117
汎用入出力ポート
汎用入出力ポート
CK4
115
機能
汎用入出力ポート
A
I/O
または
B*2
−
PPG タイマ出力端子
A/D コンバータ 2 のアナログ入力端子 *3
DS07–16615–2
MB91460P シリーズ
端子
番号
端子名
127, 128
P25_0, P25_1
134
135
136
137
P35_3
PPG24
P35_7
PPG25
P34_3
PPG26
P34_7
PPG27
P35_0
SIN8
入出力
入出力回路形式 *1
I/O
A
−
I/O
A
−
I/O
I/O
I/O
I/O
A
A
A
B
−
−
−
PPMUX.PS5=0
機能
汎用入出力ポート
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
USART8 データ入力端子
OR
138
P29_0
AN0
P35_1
SOT8
I/O
B
PPMUX.PS5=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
B
PPMUX.PS5=0
汎用入出力ポート
USART8 データ出力端子
139
OR
P29_1
AN1
P35_2
SCK8
I/O
B
PPMUX.PS5=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
B
PPMUX.PS5=0
汎用入出力ポート
USART8 クロック入出力端子
OR
140
P29_2
AN2
P35_4
SIN9
I/O
B
PPMUX.PS5=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
B
PPMUX.PS5=0
汎用入出力ポート
USART9 データ入力端子
141
OR
P29_3
AN3
P35_5
SOT9
I/O
B
PPMUX.PS5=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
B
PPMUX.PS5=0
汎用入出力ポート
USART9 データ出力端子
142
OR
P29_4
AN4
P35_6
SCK9
I/O
B
PPMUX.PS5=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
B
PPMUX.PS5=0
汎用入出力ポート
USART9 クロック入出力端子
143
OR
P29_5
AN5
144, 145
ポートの
多重化設定
P29_6, P29_7
AN6, AN7
DS07–16615–2
I/O
B
PPMUX.PS5=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
B
−
汎用入出力ポート
A/D コンバータのアナログ入力端子
15
MB91460P シリーズ
端子
番号
端子名
入出力
入出力回路形式 *1
P24_0 ∼ P24_3
I/O
B
INT0 ∼ INT3
146 ∼
149
ポートの
多重化設定
PPMUX.PS2=0
AND
PPMUX.PR0=0
機能
汎用入出力ポート
外部割込み入力端子
OR
P28_0 ∼ P28_3
I/O
B
AN8 ∼ AN11
P24_4
INT4
SDA2
I/O
I/O
D
D
150
PPMUX.PS2=1
OR
PPMUX.PR0=1
汎用入出力ポート
PPMUX.PS2=0
AND
PPMUX.PR0=0
汎用入出力ポート
A/D コンバータのアナログ入力端子
外部割込み入力端子
I2C バスデータ入出力端子 ( オープンドレイン )
OR
P28_4
AN12
P24_5
INT5
SCL2
I/O
I/O
I/O
D
D
D
PPMUX.PS2=1
OR
PPMUX.PR0=1
PPMUX.PS2=0
AND
PPMUX.PR0=0
151
汎用入出力ポート
A/D コンバータのアナログ入力端子
汎用入出力ポート
外部割込み入力端子
I2C バスクロック入出力端子 ( オープンドレイ
ン)
OR
P28_5
AN13
I/O
D
P24_6
INT6
I/O
D
SDA3
152
PPMUX.PS2=1
OR
PPMUX.PR0=1
汎用入出力ポート
PPMUX.PS2=0
AND
PPMUX.PR0=0
汎用入出力ポート
A/D コンバータのアナログ入力端子
外部割込み入力端子
I2C バスデータ入出力端子 ( オープンドレイン )
OR
P28_6
AN14
I/O
D
PPMUX.PS2=1
OR
PPMUX.PR0=1
P24_7
INT7
I/O
C
SCL3
PPMUX.PS2=0
AND
PPMUX.PR0=0
153
汎用入出力ポート
A/D コンバータのアナログ入力端子
汎用入出力ポート
外部割込み入力端子
I2C バスクロック入出力端子 ( オープンドレイ
ン)
OR
P28_7
AN15
I/O
B
P16_0
PPG8
I/O
A
汎用入出力ポート
PPMUX.PS1=0
AND
PPMUX.PR10=0
汎用入出力ポート
A/D コンバータのアナログ入力端子
PPG タイマ出力端子
OR
156
P27_0
AN16
16
PPMUX.PS2=1
OR
PPMUX.PR0=1
I/O
A
PPMUX.PS1=1
OR
PPMUX.PR10=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
DS07–16615–2
MB91460P シリーズ
端子
番号
端子名
入出力
入出力回路形式 *1
P16_1
PPG9
I/O
A
PPMUX.PS1=0
AND
PPMUX.PR11=0
機能
汎用入出力ポート
PPG タイマ出力端子
OR
157
P27_1
AN17
I/O
A
P20_0
SIN2
I/O
A
AIN0
PPMUX.PS1=1
OR
PPMUX.PR11=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
PPMUX.PS1=0
汎用入出力ポート
AND_NOT
USART2 データ入力端子
(PPMUX.PR12=1
AND
アップダウンカウンタ入力端子
PPMUX.PRPS0=1)
OR
158
P27_2
AN18
I/O
A
PPMUX.PS1=1
汎用入出力ポート
OR
(PPMUX.PR12=1
A/D コンバータのアナログ入力端子
AND
PPMUX.PRPS0=1)
A
PPMUX.PS1=0
汎用入出力ポート
AND_NOT
USART2 データ出力端子
(PPMUX.PR13=1
AND
アップダウンカウンタ入力端子
PPMUX.PRPS0=1)
P20_1
SOT2
I/O
BIN0
OR
159
P27_3
AN19
I/O
A
PPMUX.PS1=1
汎用入出力ポート
OR
(PPMUX.PR13=1
A/D コンバータのアナログ入力端子
AND
PPMUX.PRPS0=1)
A
PPMUX.PS1=0
AND_NOT
(PPMUX.PR14=1
AND
PPMUX.PRPS0=1)
P20_2
SCK2
ZIN0
I/O
CK2
汎用入出力ポート
USART2 クロック入出力端子
アップダウンカウンタ入力端子
フリーランタイマ 2 外部クロック入力端子
OR
160
P27_4
AN20
DS07–16615–2
ポートの
多重化設定
I/O
A
PPMUX.PS1=1
汎用入出力ポート
OR
(PPMUX.PR14=1
A/D コンバータのアナログ入力端子
AND
PPMUX.PRPS0=1)
17
MB91460P シリーズ
端子
番号
端子名
入出力
入出力回路形式 *1
P20_4
SIN3
I/O
A
AIN1
機能
PPMUX.PS1=0
汎用入出力ポート
AND_NOT
USART3 データ入力端子
(PPMUX.PR15=1
AND
アップダウンカウンタ入力端子
PPMUX.PRPS0=1)
OR
161
P27_5
AN21
I/O
A
PPMUX.PS1=1
汎用入出力ポート
OR
(PPMUX.PR15=1
A/D コンバータのアナログ入力端子
AND
PPMUX.PRPS0=1)
A
PPMUX.PS1=0
汎用入出力ポート
AND_NOT
USART3 データ出力端子
(PPMUX.PR16=1
AND
アップダウンカウンタ入力端子
PPMUX.PRPS0=1)
P20_5
SOT3
I/O
BIN1
OR
162
P27_6
AN22
I/O
A
PPMUX.PS1=1
汎用入出力ポート
OR
(PPMUX.PR16=1
A/D コンバータのアナログ入力端子
AND
PPMUX.PRPS0=1)
A
PPMUX.PS1=0
AND_NOT
(PPMUX.PR17=1
AND
PPMUX.PRPS0=1)
P20_6
SCK3
ZIN1
I/O
CK3
汎用入出力ポート
USART3 クロック入出力端子
アップダウンカウンタ入力端子
フリーランタイマ 3 外部クロック入力端子
OR
163
P27_7
AN23
P07_0
A0
I/O
A
I/O
A
PPMUX.PS1=1
汎用入出力ポート
OR
(PPMUX.PR17=1
A/D コンバータのアナログ入力端子
AND
PPMUX.PRPS0=1)
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit0)
OR
164
P26_0
AN24
P07_1
A1
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
A
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit1)
165
OR
P26_1
AN25
18
ポートの
多重化設定
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
DS07–16615–2
MB91460P シリーズ
端子
番号
端子名
P07_2
A2
入出力
入出力回路形式 *1
I/O
A
AN26
P07_3
A3
I/O
A
汎用入出力ポート
I/O
A
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit3)
OR
P26_3
AN27
P07_4
A4
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
A
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit4)
OR
168
P26_4
AN28
P07_5
A5
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
A
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit5)
OR
169
P26_5
AN29
P07_6
A6
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
A
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit6)
170
OR
P26_6
AN30
P07_7
A7
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
A
PPMUX.PS0=0
汎用入出力ポート
外部アドレスバス信号端子 (bit7)
171
OR
P26_7
AN31
175
PPMUX.PS0=1
A/D コンバータのアナログ入力端子
167
174
汎用入出力ポート
OR
P26_2
173
PPMUX.PS0=0
機能
外部アドレスバス信号端子 (bit2)
166
172
ポートの
多重化設定
P33_3
PPG28
P33_7
PPG29
P32_3
PPG30
P32_7
PPG31
I/O
A
PPMUX.PS0=1
汎用入出力ポート
A/D コンバータのアナログ入力端子
I/O
I/O
I/O
I/O
A
A
A
A
−
−
−
−
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
PPG タイマ出力端子
汎用入出力ポート
PPG タイマ出力端子
＊ 1：入出力回路形式については , “ ■入出力回路形式 ” を参照してください。
＊ 2： MB91F465PA にはタイプ A, MB91F467PA にはタイプ B があります。
＊ 3： A/D コンバータチャネル 37-42, 44-46 は MB91F467PA でのみ使用が可能です。
＊ 4： CAN3 は MB91F467PA でのみ使用が可能です。
DS07–16615–2
19
MB91460P シリーズ
電源・GND 端子
I/O
端子番号
端子名
1, 23, 45, 67, 89, 101, 106,
111, 133, 155
VSS5
GND 端子
66, 88, 110, 132, 154
VDD5
電源端子
108, 109
VDD5R
129
AVSS5
131
AVCC5
A/D コンバータ用の電源端子
130
AVRH5
A/D コンバータ用の基準電源端子
107
VCC18C
内蔵レギュレータ用のコンデンサ接続端子
22, 44, 176
VDD35
I/O リング部の外部バス電源端子
20
機能
内蔵レギュレータ用の電源端子
電源
A/D コンバータ用のアナログ GND 端子
DS07–16615–2
MB91460P シリーズ
■ 入出力回路形式
分類
回路形式
A
備考
プルアップ制御
ドライバ強度
制御
データライン
CMOS レベル出力
( プログラマブル IOL = 5mA, IOH = -5mA
IOL = 2mA, IOH = -2mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
プルダウン制御
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
B
プルアップ制御
ドライバ強度
制御
データライン
プルダウン制御
CMOS レベル出力
( プログラマブル IOL = 5mA, IOH = -5mA
IOL = 2mA, IOH = -2mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
アナログ入力
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
アナログ入力
DS07–16615–2
21
MB91460P シリーズ
分類
回路形式
C
備考
プルアップ制御
データライン
CMOS レベル出力 (I OL = 3mA, IOH = -3mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
プルダウン制御
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
D
プルアップ制御
データライン
CMOS レベル出力 (I OL = 3mA, IOH = -3mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
アナログ入力
プルダウン制御
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
アナログ入力
22
DS07–16615–2
MB91460P シリーズ
分類
回路形式
E
備考
プルアップ制御
ドライバ強度
制御
データライン
プルダウン制御
CMOS レベル出力
( プログラマブル IOL = 5mA, IOH = -5mA
IOL = 2mA, IOH = -2mA,
IOL = 30mA, IOH = -30mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
F
プルアップ制御
ドライバ強度
制御
データライン
プルダウン制御
CMOS レベル出力
( プログラマブル IOL = 5mA, IOH = -5mA
IOL = 2mA, IOH = -2mA,
IOL = 30mA, IOH = -30mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
アナログ入力
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
アナログ入力
G
R
ヒステリシス
入力
DS07–16615–2
マスク ROM および評価デバイス :
CMOS ヒステリシス入力端子
フラッシュデバイス：
CMOS 入力端子
12 V 耐圧 (MD[2:0] 用 )
23
MB91460P シリーズ
分類
回路形式
備考
H
CMOS ヒステリシス入力端子
プルアップ抵抗値：約 50 kΩ
プルアップ抵抗
R
ヒステリシス
入力
J1
X1
R
0
X 出力
1
高速発振回路
・発振モード ( 外部水晶または発振子を X0/X1
端子に接続 ) と高速外部クロック入力 (FCI)
モード (X0 端子に外部クロックを接続 ) の間
でプログラマブル
・フィードバック抵抗 = 約 2 × 0.5 MΩ
発振子が無効になっているか FCI モードの場
合 , フィードバック抵抗は中央で接地
FCI
R
X0
FCI または発振子が無効
J2
X 出力
X1A
低速発振回路
・フィードバック抵抗 = 約 2 × 5 MΩ
発振子が無効の場合 , フィードバック抵抗は
中央で接地
R
R
X0A
発振子が無効
24
DS07–16615–2
MB91460P シリーズ
分類
回路形式
K
備考
プルアップ制御
ドライバ強度
制御
データライン
プルダウン制御
CMOS レベル出力
( プログラマブル IOL = 5mA, IOH = -5mA
IOL = 2mA, IOH = -2mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
LCD SEG/COM 出力
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
LCD SEG/COM
L
プルアップ制御
ドライバ強度
制御
データライン
プルダウン制御
CMOS レベル出力
( プログラマブル IOL = 5mA, IOH = -5mA
IOL = 2mA, IOH = -2mA)
入力シャットダウン機能付き 2 種類の CMOS ヒ
ステリシス入力
入力シャットダウン機能付きオートモーティブ
入力
入力シャットダウン機能付き TTL 入力
プログラマブルプルアップ抵抗：約 50kΩ
アナログ入力
LCD 電圧入力
R
CMOS ヒステリシスタイプ 1
CMOS ヒステリシスタイプ 2
オートモーティブ入力
TTL 入力
入力シャットダウン用
スタンバイ制御
VLCD
DS07–16615–2
25
MB91460P シリーズ
分類
回路形式
備考
M
CMOS レベルの TRI-STATE 出力
(IOL = 5mA, IOH = -5mA)
tri-state 制御
データライン
N
アナログ入力端子 ( 保護機能付き )
アナログ入力ライン
26
DS07–16615–2
MB91460P シリーズ
■ ポートの多重化
1. PPMUX レジスタ
MB91460P は , ポートの多重化を使用します。このことにより , 実際の端子数よりも多くのリソースが実装されているこ
とになります。どのポート / リソースがどの端子と兼用しているかは , PPMUX レジスタの設定により異なります。
0x049A
0x049B
15
14
13
12
11
10
9
8
PR17
PR16
PR15
PR14
PR13
PR12
PR11
PR10
7
6
5
4
3
2
1
0
PRPS0
PR0
PS5
PS4
PS3
PS2
PS1
PS0
PPMUX レジスタは , ハーフワードでのみ書込み可能です。1 回のみ書込み可能です。
PPMUX レジスタは , INIT またはソフトウェアリセットによりリセットされます ( そのときの初期値は 0x0000)。
（注意事項）ポートの再配置 (PRx 経由 ) は , 常にポート切り替え (PSx 経由 ) よりも高い優先順位にあります。
2. PPMUX2 レジスタ (MB91F467PA)
MB91F467 は , PA 第 2 のポート多重化レジスタ PPMUX2 があり , LIN-USART10, 11 の多重化を行います。
PPMUX2 の設定は , PPMUX の設定よりも高い優先順位を持っています。
0x049C
0x049D
15
14
13
12
11
10
9
8
-
-
PR5
PR4
PR3
PR2
PR1
PR0
7
6
5
4
3
2
1
0
-
-
-
-
-
-
-
-
PPMUX2 レジスタは , ハーフワードでのみ書込み可能です。1 回のみ書込み可能です。
PPMUX2 レジスタは , INIT またはソフトウェアリセットによりリセットされます ( そのときの初期値は 0x00)。
DS07–16615–2
27
MB91460P シリーズ
3. MB91F465PA の多重化端子配列
ANxx チャネルが有効
（PFR および EPFR 経由）
の場合 , 端子はアナログ入
力に切り替わり , デジタル入
力が無効になります。
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS2）
ANxx チャネルが有効（PFR
経由）の場合 , 端子はアナロ
グ入力に切り替わり , デジタ
ル入力が無効になります。
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS5）
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能
をサポートしま
す
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能
をサポートしま
す
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS1）
ANxx チャネルが有効（PFR
経由）の場合 , 端子はアナロ
グ入力に切り替わり , デジタ
ル入力が無効になります。
VDD35
P32_7/PPG31
P32_3/PPG30
P33_7/PPG29
P33_3/PPG28
P07_7/A7 or P26_7/AN31
P07_6/A6 or P26_6/AN30
P07_5/A5 or P26_5/AN29
P07_4/A4 or P26_4/AN28
P07_3/A3 or P26_3/AN27
P07_2/A2 or P26_2/AN26
P07_1/A1 or P26_1/AN25
P07_0/A0 or P26_0/AN24
P20_6/SCK3/ZIN1/CK3 or P27_7/AN23
P20_5/SOT3/BIN1 or P27_6/AN22
P20_4/SIN3/AIN1 or P27_5/AN21
P20_2/SCK2/ZIN0/CK2 or P27_4/AN20
P20_1/SOT2/BIN0 or P27_3/AN19
P20_0/SIN2/AIN0 or P27_2/AN18
P16_1/PPG9 or P27_1/AN17
P16_0/PPG8 or P27_0/AN16
VSS5
VDD5
P24_7/INT7/SCL3 or P28_7/AN15
P24_6/INT6/SDA3 or P28_6/AN14
P24_5/INT5/SCL2 or P28_5/AN13
P24_4/INT4/SDA2 or P28_4/AN12
P24_3/INT3 or P28_3/AN11
P24_2/INT2 or P28_2/AN10
P24_1/INT1 or P28_1/AN9
P24_0/INT0 or P28_0/AN8
P29_7/AN7
P29_6/AN6
P35_6/SCK9 or P29_5/AN5
P35_5/SOT9 or P29_4/AN4
P35_4/SIN9 or P29_3/AN3
P35_2/SCK8 or P29_2/AN2
P35_1/SOT8 or P29_1/AN1
P35_0/SIN8 or P29_0/AN0
P34_7/PPG27
P34_3/PPG26
P35_7/PPG25
P35_3/PPG24
VSS5
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS0）
ANxx チャネルが有効
（PFR および EPFR 経由）
の場合 , 端子はアナログ入
力に切り替わり , デジタル入
力が無効になります。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
再配置により外部バス機能が
無効になった時に周辺機能
（全 8 ピン , ANxx ではない）
を移すための 1 configbyte
（PPMUX.PR17 ∼
PPMUX.PR10）
再配置により外部バス機能が
無効になった時に周辺機能
（全 8 ピン , ANxx, I2C では
ない）を移すための 1
configbit（PPMUX.PR0）
QFP-176
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
VDD5
AVCC5
AVRH5
AVSS5
P25_1
P25_0
P17_7/PPG7
P17_6/PPG6
P17_5/PPG5
P18_6/SCK7/ZIN3/CK7
P18_5/SOT7/BIN3
P18_4/SIN7/AIN3
P18_2/SCK6/ZIN2/CK6
P18_1/SOT6/BIN2
P18_0/SIN6/AIN2
P19_6/SCK5/CK5
P19_5/SOT5
P19_4/SIN5
P19_2/SCK4/CK4
P19_1/SOT4
P19_0/SIN4
VSS5
VDD5
VDD5R
VDD5R
VCC18C
VSS5
NMIX
INITX
X1A
X0A
VSS5
X0
X1
MD_3
MONCLK
MD_2
MD_1
MD_0
P23_7
P23_6/INT11
P23_5/TX2
P23_4/RX2/INT10
VSS5
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能
をサポートしま
す
28
VSS5
P30_0/PPG16
P30_1/PPG17
P30_2/PPG18
P30_3/PPG19
P10_0/SYSCLK
P10_1/ASX
P10_3/WEX
P09_0/CSX0
P09_1/CSX1
P09_2/CSX2
P08_0/WRX0
P08_1/WRX1
P08_4/RDX
P08_7/RDY
P16_2/PPG10
P16_3/PPG11
P16_4/PPG12/SGA
P16_5/PPG13/SGO
P16_6/PPG14/PFM
P16_7/PPG15/AGTX
VDD5
VSS5
P23_0/RX0/INT8
P23_1/TX0
P23_2/RX1/INT9
P23_3/TX1
P22_4/SDA0/INT14
P22_5/SCL0
P22_6/SDA1/INT15
P22_7/SCL1
P14_0/ICU0/TIN8/0/TTG24/16/8/0
P14_1/ICU1/TIN9/1/TTG25/17/9/1
P14_2/ICU2/TIN10/2/TTG26/18/10/2
P14_3/ICU3/TIN11/3/TTG27/19/11/3
P15_0/OCU0/TOT0
P15_1/OCU1/TOT1
P15_2/OCU2/TOT2
P15_3/OCU3/TOT3
P30_4/PPG20
P30_5/PPG21
P30_6/PPG22
P30_7/PPG23
VDD5
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
VSS5
P21_4/SIN1
P21_5/SOT1
P21_6/SCK1/CK1
P21_7
P06_0/A8 or P21_0/SIN0
外部バス（デフォル
P06_1/A9 or P21_1/SOT0
ト）もしくは周辺機
P06_2/A10 or P21_2/SCK0/CK0
能（全 8 ピン）間を
切り替えるための
P06_3/A11 or P17_4/PPG4
1 configbit
P06_4/A12 or P14_4/ICU4/TIN12/4/TTG28/20/12/4
（PPMUX.PS4）
P06_5/A13 or P14_5/ICU5/TIN13/5/TTG29/21/13/5
P06_6/A14 or P14_6/ICU6/TIN14/6/TTG30/22/14/6
P06_7/A15 or P14_7/ICU7/TIN15/7/TTG31/23/15/7
P05_0/A16 or P16_0/PPG8
P05_1/A17 or P16_1/PPG9
PPMUX.PR17 ∼
P05_2/A18 or (P20_0/SIN2/AIN0 or P34_0/SIN10)
PPMUX.PR12 再
P05_3/A19 or (P20_1/SOT2/BIN0 or P34_1/SOT10)
配置端子を決定す
P05_4/A20 or (P20_2/SCK2/ZIN0/CK2 or P34_2/SCK10)
るための 1confgbit
P05_5/A21 or (P20_4/SIN3/AIN1 or P34_4/SIN11)
（PPMUX.PRPS0）
P05_6/A22 or (P20_5/SOT3/BIN1 or P34_5/SOT11)
P05_7/A23 or (P20_6/SCK3/ZIN1/CK3 or P34_6/SCK11)
VDD35
VSS5
P01_0/D16 or P17_0/PPG0
P01_1/D17 or P17_1/PPG1
外部バス（デフォル
P01_2/D18 or P17_2/PPG2
ト）もしくは周辺機
P01_3/D19 or P17_3/PPG3
能（全 8 ピン）間を
P01_4/D20 or P15_4/OCU4/TOT4
切り替えるための
P01_5/D21
or P15_5/OCU5/TOT5
1 configbit
P01_6/D22 or P15_6/OCU6/TOT6
（PPMUX.PS3）
P01_7/D23 or P15_7/OCU7/TOT7
P00_0/D24 or P24_0/INT0
P00_1/D25 or P24_1/INT1
P00_2/D26 or P24_2/INT2
P00_3/D27 or P24_3/INT3
P00_4/D28 or P24_4/INT4
P00_5/D29 or P24_5/INT5
P00_6/D30 or P24_6/INT6
P00_7/D31 or P24_7/INT7
P22_0/INT12
P22_1
P22_2/INT13
P22_3
VDD35
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能
をサポートしま
す
DS07–16615–2
MB91460P シリーズ
4. MB91F467PA の多重化端子配列
ANxx チャネルが有効
（PFR および EPFR 経由）
の場合 , 端子はアナログ入
力に切り替わり , デジタル入
力が無効になります。
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS2）
ANxx チャネルが有効（PFR
経由）の場合 , 端子はアナロ
グ入力に切り替わり , デジタ
ル入力が無効になります。
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS5）
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能を
サポートします。
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能を
サポートします。
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS1）
ANxx チャネルが有効（PFR
経由）の場合 , 端子はアナロ
グ入力に切り替わり , デジタ
ル入力が無効になります。
VDD35
P32_7/PPG31
P32_3/PPG30
P33_7/PPG29
P33_3/PPG28
P07_7/A7 or P26_7/AN31
P07_6/A6 or P26_6/AN30
P07_5/A5 or P26_5/AN29
P07_4/A4 or P26_4/AN28
P07_3/A3 or P26_3/AN27
P07_2/A2 or P26_2/AN26
P07_1/A1 or P26_1/AN25
P07_0/A0 or P26_0/AN24
P20_6/SCK3/ZIN1/CK3 or P27_7/AN23
P20_5/SOT3/BIN1 or P27_6/AN22
P20_4/SIN3/AIN1 or P27_5/AN21
P20_2/SCK2/ZIN0/CK2 or P27_4/AN20
P20_1/SOT2/BIN0 or P27_3/AN19
P20_0/SIN2/AIN0 or P27_2/AN18
P16_1/PPG9 or P27_1/AN17
P16_0/PPG8 or P27_0/AN16
VSS5
VDD5
P24_7/INT7/SCL3 or P28_7/AN15
P24_6/INT6/SDA3 or P28_6/AN14
P24_5/INT5/SCL2 or P28_5/AN13
P24_4/INT4/SDA2 or P28_4/AN12
P24_3/INT3 or P28_3/AN11
P24_2/INT2 or P28_2/AN10
P24_1/INT1 or P28_1/AN9
P24_0/INT0 or P28_0/AN8
P29_7/AN7
P29_6/AN6
P35_6/SCK9 or P29_5/AN5
P35_5/SOT9 or P29_4/AN4
P35_4/SIN9 or P29_3/AN3
P35_2/SCK8 or P29_2/AN2
P35_1/SOT8 or P29_1/AN1
P35_0/SIN8 or P29_0/AN0
P34_7/PPG27
P34_3/PPG26
P35_7/PPG25
P35_3/PPG24
VSS5
2 ポートレイア
ウト間を切り替
えるための
1 configbit
（PPMUX.PS0）
ANxx チャネルが有効
（PFR および EPFR 経由）
の場合 , 端子はアナログ入
力に切り替わり , デジタル入
力が無効になります。
外部バス
（デフォル
ト）もしくは周辺機
能
（全 8 ピン）
間を
切り替えるための
1 configbit
（PPMUX.PS4）
PPMUX.PR17 ∼
PPMUX.PR12 再
配置端子を決定す
るための 1confgbit
（PPMUX.PRPS0）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
QFP-176
再配置で外部バス機能が無効
になった時に周辺機能
（SIN10,
SOT10, SCK10, SIN11,
SOT11, SCK11）
を移すための
1 configbyte（PPMUX2.PR0 ∼
PPMUX2.PR5）
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
VDD5
AVCC5
AVRH5
AVSS5
P25_1
P25_0
P17_7/PPG7/AN39
P17_6/PPG6/AN38
P17_5/PPG5/AN37
P18_6/SCK7/ZIN3/CK7/AN46
P18_5/SOT7/BIN3/AN45
P18_4/SIN7/AIN3/AN44
P18_2/SCK6/ZIN2/CK6/AN42
P18_1/SOT6/BIN2/AN41
P18_0/SIN6/AIN2/AN40
P19_6/SCK5/CK5
P19_5/SOT5
P19_4/SIN5
P19_2/SCK4/CK4
P19_1/SOT4
P19_0/SIN4
VSS5
VDD5
VDD5R
VDD5R
VCC18C
VSS5
NMIX
INITX
X1A
X0A
VSS5
X1
X0
MD_3
MONCLK
MD_2
MD_1
MD_0
P23_7/TX3
P23_6/RX3/INT11
P23_5/TX2
P23_4/RX2/INT10
VSS5
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能を
サポートします。
DS07–16615–2
VSS5
P30_0/PPG16
P30_1/PPG17
P30_2/PPG18
P30_3/PPG19
P10_0/SYSCLK or P34_0/SIN10
P10_1/ASX or P34_1/SOT10
P10_3/WEX or P34_2/SCK10
P09_0/CSX0 or P34_4/SIN11
P09_1/CSX1 or P34_5/SOT11
P09_2/CSX2 or P34_6/SCK11
P08_0/WRX0
P08_1/WRX1
P08_4/RDX
P08_7/RDY
P16_2/PPG10
P16_3/PPG11
P16_4/PPG12/SGA
P16_5/PPG13/SGO
P16_6/PPG14/PFM
P16_7/PPG15/AGTX
VDD5
VSS5
P23_0/RX0/INT8
P23_1/TX0
P23_2/RX1/INT9
P23_3/TX1
P22_4/SDA0/INT14
P22_5/SCL0
P22_6/SDA1/INT15
P22_7/SCL1
P14_0/ICU0/TIN8/0/TTG24/16/8/0
P14_1/ICU1/TIN9/1/TTG25/17/9/1
P14_2/ICU2/TIN10/2/TTG26/18/10/2
P14_3/ICU3/TIN11/3/TTG27/19/11/3
P15_0/OCU0/TOT0
P15_1/OCU1/TOT1
P15_2/OCU2/TOT2
P15_3/OCU3/TOT3
P30_4/PPG20
P30_5/PPG21
P30_6/PPG22
P30_7/PPG23
VDD5
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
外部バス
（デフォル
ト）もしくは周辺機
能
（全 8 ピン）
間を
切り替えるための
1 configbit
（PPMUX.PS3）
VSS5
P21_4/SIN1
P21_5/SOT1
P21_6/SCK1/CK1
P21_7
P06_0/A8 or P21_0/SIN0
P06_1/A9 or P21_1/SOT0
P06_2/A10 or P21_2/SCK0/CK0
P06_3/A11 or P17_4/PPG4
P06_4/A12 or P14_4/ICU4/TIN12/4/TTG28/20/12/4
P06_5/A13 or P14_5/ICU5/TIN13/5/TTG29/21/13/5
P06_6/A14 or P14_6/ICU6/TIN14/6/TTG30/22/14/6
P06_7/A15 or P14_7/ICU7/TIN15/7/TTG31/23/15/7
P05_0/A16 or P16_0/PPG8
P05_1/A17 or P16_1/PPG9
P05_2/A18 or (P20_0/SIN2/AIN0 or P34_0/SIN10)
P05_3/A19 or (P20_1/SOT2/BIN0 or P34_1/SOT10)
P05_4/A20 or (P20_2/SCK2/ZIN0/CK2 or P34_2/SCK10)
P05_5/A21 or (P20_4/SIN3/AIN1 or P34_4/SIN11)
P05_6/A22 or (P20_5/SOT3/BIN1 or P34_5/SOT11)
P05_7/A23 or (P20_6/SCK3/ZIN1/CK3 or P34_6/SCK11)
VDD35
VSS5
P01_0/D16 or P17_0/PPG0
P01_1/D17 or P17_1/PPG1
P01_2/D18 or P17_2/PPG2
P01_3/D19 or P17_3/PPG3
P01_4/D20 or P15_4/OCU4/TOT4
P01_5/D21 or P15_5/OCU5/TOT5
P01_6/D22 or P15_6/OCU6/TOT6
P01_7/D23 or P15_7/OCU7/TOT7
P00_0/D24 or P24_0/INT0
P00_1/D25 or P24_1/INT1
P00_2/D26 or P24_2/INT2
P00_3/D27 or P24_3/INT3
P00_4/D28 or P24_4/INT4
P00_5/D29 or P24_5/INT5
P00_6/D30 or P24_6/INT6
P00_7/D31 or P24_7/INT7
P22_0/INT12
P22_1
P22_2/INT13
P22_3
VDD35
MB91V460A では
PG16-31 周辺を
非サポートです
が , ポート機能を
サポートします。
29
MB91460P シリーズ
■ リロードタイマ / 新機能
1. 概要
リロードタイマは , 16 ビットダウンカウンタを使用して入力信号トリガを検出し , カウントダウンを行います。
カウント長は 16 ビットです。
2. 機能
形式：リロードレジスタ付き 16 ビットダウンカウンタ
数量：16 ( 出力：8 チャネル TOT [0 ∼ 7])
カスケードクロックモード：( リロードタイマ 8, 10, 12, 14 にのみ使用可能 )
・リロードタイマ 8 用カウント用クロック：リロードタイマ 9 の出力
・リロードタイマ 10 用カウント用クロック：リロードタイマ 11 の出力
・リロードタイマ 12 用カウント用クロック：リロードタイマ 13 の出力
・リロードタイマ 14 用カウント用クロック：リロードタイマ 15 の出力
カウント起動エッジ：外部イベントモード時に 3 種類から選択。
・外部トリガ ( 立上り / 立下り / 両エッジ )
割込み：アンダフローにより要求発生
その他 1：ソフトウェア上のカウンタ停止 / 再開可能
その他 2：他周辺機能の制御可能
・ PPG 起動トリガの要因は以下です。
リロードタイマ 8：PPG16, PPG17
リロードタイマ 9：PPG18, PPG19
リロードタイマ 10：PPG20, PPG21
リロードタイマ 11：PPG22, PPG23
リロードタイマ 12：PPG24, PPG25
リロードタイマ 13：PPG26, PPG27
リロードタイマ 14：PPG28, PPG29
リロードタイマ 15：PPG30, PPG31
・A/D コンバータ起動トリガ要因 ( リロードタイマ 7：A/D)
30
DS07–16615–2
MB91460P シリーズ
3. レジスタ
3.1.TMCSR: リロードタイマ制御ステータスレジスタ
制御ステータスレジスタは , リロードタイマの動作モードと割込みを制御します。
・ TMCSR8 ( リロードタイマ 8)：アドレス：00596H ( アクセス：バイト , ハーフワード )
・ TMCSR9 ( リロードタイマ 9)：アドレス：0059EEH ( アクセス：バイト , ハーフワード )
・ TMCSR10 ( リロードタイマ 10)：アドレス：005A6H ( アクセス：バイト , ハーフワード )
・ TMCSR11 ( リロードタイマ 11)：アドレス：005AEH ( アクセス：バイト , ハーフワード )
・ TMCSR12 ( リロードタイマ 12)：アドレス：005B6H ( アクセス：バイト , ハーフワード )
・ TMCSR13 ( リロードタイマ 13)：アドレス：005BEHH ( アクセス：バイト , ハーフワード )
・ TMCSR14 ( リロードタイマ 14)：アドレス：005C6H ( アクセス：バイト , ハーフワード )
・ TMCSR15 ( リロードタイマ 15)：アドレス：005CEH ( アクセス：バイト , ハーフワード )
15
14
13
12
11
10
9
8
bit
CSL2
CSL1
CSL0
MOD2
MOD1
-
-
-
0
0
0
0
0
初期値
RX/WX
RX/WX
RX/WX
R/W
R/W
R/W
R/W0
R/W
属性
動作中の
再書込み
7
6
MOD0
5
4
3
2
1
0
bit
OULT
RELD
INTE
UF
CNTE
TRG
0
-
0
0
0
0
0
0
初期値
R/W
RX/WX
R/W
R/W
R/W
R(RM1), W
R/W
R0/W
属性
O
O
O
動作中の
再書込み
(O：再書込み可能 , ｘ：再書込み不可 )
・bit12 ∼ bit10：カウント用クロック選択
CSL2
CSL1
CSL0
CLKP：周辺クロック
カウント用クロック
0
0
0
内部クロック CLKP/2
0
0
1
内部クロック CLKP/8
0
1
0
内部クロック CLKP/32
0
1
1
外部イベント ( 外部クロック )
1
0
1
内部クロック CLKP/64
1
1
0
内部クロック CLKP/128
1
1
1
RLT n+1 出力
DS07–16615–2
備考
RLT 8, 10, 12, 14 にのみ使用可能
31
MB91460P シリーズ
3.2.TMR：タイマレジスタ
・TMR8 ( リロードタイマ 8)：アドレス：0592H ( アクセス：ハーフワード )
・TMR9 ( リロードタイマ 9)：アドレス：059AH ( アクセス：ハーフワード )
・TMR10 ( リロードタイマ 10)：アドレス：05A2H ( アクセス：ハーフワード )
・TMR11 ( リロードタイマ 11)：アドレス：05AAH ( アクセス：ハーフワード )
・TMR12 ( リロードタイマ 12)：アドレス：05B2H ( アクセス：ハーフワード )
・TMR13 ( リロードタイマ 13)：アドレス：05BAH ( アクセス：ハーフワード )
・TMR14 ( リロードタイマ 14)：アドレス：05C2H ( アクセス：ハーフワード )
・TMR15 ( リロードタイマ 15)：アドレス：05CAH ( アクセス：ハーフワード )
3.3.TMRC：一致タイマレジスタ
・TMR89 ( リロードタイマ 8, 9)：アドレス：05D0H ( アクセス：ワード )
・TMR1011 ( リロードタイマ 10, 11)：アドレス：05D4H ( アクセス：ワード )
・TMR1213 ( リロードタイマ 12, 13)：アドレス：05D8H ( アクセス：ワード )
・TMR1415 ( リロードタイマ 14, 15)：アドレス：05DCH ( アクセス：ワード )
31
30
29
28
27
26
25
24
D31
D30
D29
D28
D27
D26
D25
D24
X
X
X
X
X
X
X
X
初期値
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
属性
23
22
21
20
19
18
17
16
bit
D23
D22
D21
D20
D19
D18
D17
D16
X
X
X
X
X
X
X
X
初期値
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
属性
15
14
13
12
11
10
9
8
bit
D15
D14
D13
D12
D11
D10
D9
D8
X
X
X
X
X
X
X
X
初期値
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
属性
7
6
5
4
3
2
1
0
bit
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
X
X
X
X
初期値
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
R/WX
属性
bit
カスケード接続したリロードタイマのカウント値は , タイマレジスタ TMRC 経由で同時に読出し可能です。上位のハー
フワードには TMRn が含まれ , 下位のハーフワードには TMRn+1 が含まれます。
ワードアクセスを使用して読み出してください。
32
DS07–16615–2
MB91460P シリーズ
3.4.TMRLR：リロードレジスタ
・TMRLR8 ( リロードタイマ 8)：アドレス：0590H ( アクセス：ハーフワード )
・TMRLR9 ( リロードタイマ 9)：アドレス：0598H ( アクセス：ハーフワード )
・TMRLR10 ( リロードタイマ 10)：アドレス：05A0H ( アクセス：ハーフワード )
・TMRLR11 ( リロードタイマ 11)：アドレス：05A8H ( アクセス：ハーフワード )
・TMRLR12 ( リロードタイマ 12)：アドレス：05B0H ( アクセス：ハーフワード )
・TMRLR13 ( リロードタイマ 13)：アドレス：05B8H ( アクセス：ハーフワード )
・TMRLR14 ( リロードタイマ 14)：アドレス：05C0H ( アクセス：ハーフワード )
・TMRLR15 ( リロードタイマ 15)：アドレス：05C8H ( アクセス：ハーフワード )
4. カスケード動作
リロードモードでは , リロードタイマ 9 出力はリロードタイマ 8 のカウントイベント ( 両エッジモード ) として設定され
ます。
TMLR9
n
...
TMLR8
m
...
CLKP
...
TMR9
0
n
n-1
n
(1)
TOUT9
n-1
(1)
...
(2)
TMR8
0
...
1
TOUT8
(2)
0
...
m
TMR
(3)
...
(1) TMR9 のアンダフローによる TOUT9 の信号変化
(2) TOUT9 による TMR8 の減少
(3) TMR8 のアンダフローによる TOUT8 の信号変化
DS07–16615–2
33
MB91460P シリーズ
■ 追加 PPG
1. レジスタ
1.1.PCSR:PPG サイクル設定レジスタ
PPG のサイクル数を制御します。
・PCSR16 (PPG16)：アドレス：0512h ( アクセス：ハーフワード )
・PCSR17 (PPG17)：アドレス：0518h ( アクセス：ハーフワード )
・PCSR18 (PPG18)：アドレス：0522h ( アクセス：ハーフワード )
・PCSR19 (PPG19)：アドレス：0528h ( アクセス：ハーフワード )
・PCSR20 (PPG20)：アドレス：0532h ( アクセス：ハーフワード )
・PCSR21 (PPG21)：アドレス：0538h ( アクセス：ハーフワード )
・PCSR22 (PPG22)：アドレス：0542h ( アクセス：ハーフワード )
・PCSR23 (PPG23)：アドレス：0548h ( アクセス：ハーフワード )
・PCSR24 (PPG24)：アドレス：0552h ( アクセス：ハーフワード )
・PCSR25 (PPG25)：アドレス：0558h ( アクセス：ハーフワード )
・PCSR26 (PPG26)：アドレス：0562h ( アクセス：ハーフワード )
・PCSR27 (PPG27)：アドレス：0568h ( アクセス：ハーフワード )
・PCSR28 (PPG28)：アドレス：0572h ( アクセス：ハーフワード )
・PCSR29 (PPG29)：アドレス：0578h ( アクセス：ハーフワード )
・PCSR30 (PPG30)：アドレス：0582h ( アクセス：ハーフワード )
・PCSR31 (PPG31)：アドレス：0588h ( アクセス：ハーフワード )
1.2.PDUT：PPG デューティ設定レジスタ
PPG の出力波形のデューティを設定します。
・PDUT16 (PPG16)：アドレス：0514h ( アクセス：ハーフワード )
・PDUT17 (PPG17)：アドレス：051Ch ( アクセス：ハーフワード )
・PDUT18 (PPG18)：アドレス：0524h ( アクセス：ハーフワード )
・PDUT19 (PPG19)：アドレス：052Ch ( アクセス：ハーフワード )
・PDUT20 (PPG20)：アドレス：0534h ( アクセス：ハーフワード )
・PDUT21 (PPG20)：アドレス：053Ch ( アクセス：ハーフワード )
・PDUT22 (PPG22)：アドレス：0544h ( アクセス：ハーフワード )
・PDUT23 (PPG23)：アドレス：054Ch ( アクセス：ハーフワード )
・PDUT24 (PPG24)：アドレス：0554h ( アクセス：ハーフワード )
・PDUT25 (PPG24)：アドレス：055Ch ( アクセス：ハーフワード )
・PDUT26 (PPG26)：アドレス：0564h ( アクセス：ハーフワード )
・PDUT27 (PPG27)：アドレス：056Ch ( アクセス：ハーフワード )
・PDUT28 (PPG28)：アドレス：0574h ( アクセス：ハーフワード )
・PDUT29 (PPG29)：アドレス：057Ch ( アクセス：ハーフワード )
・PDUT30 (PPG30)：アドレス：0584h ( アクセス：ハーフワード )
・PDUT31 (PPG31)：アドレス：058Ch ( アクセス：ハーフワード )
1.3.PCN：PPG 制御ステータスレジスタ
PPG の動作とステータスを制御します。
・PCN16 (PPG16)：アドレス：0516h ( アクセス：バイト , ハーフワード )
・PCN17 (PPG17)：アドレス：051Eh ( アクセス：バイト , ハーフワード )
・PCN18 (PPG18)：アドレス：0526h ( アクセス：バイト , ハーフワード )
・PCN19 (PPG19)：アドレス：052Eh ( アクセス：バイト , ハーフワード )
・PCN20 (PPG20)：アドレス：0536h ( アクセス：バイト , ハーフワード )
・PCN21 (PPG21)：アドレス：053Eh ( アクセス：バイト , ハーフワード )
・PCN22 (PPG22)：アドレス：0546h ( アクセス：バイト , ハーフワード )
・PCN23 (PPG23)：アドレス：054Eh ( アクセス：バイト , ハーフワード )
・PCN24 (PPG24)：アドレス：0556h ( アクセス：バイト , ハーフワード )
・PCN25 (PPG25)：アドレス：055Eh ( アクセス：バイト , ハーフワード )
・PCN26 (PPG26)：アドレス：0566h ( アクセス：バイト , ハーフワード )
34
DS07–16615–2
MB91460P シリーズ
・PCN27 (PPG27)：アドレス：056Eh ( アクセス：バイト , ハーフワード )
・PCN28 (PPG28)：アドレス：0576h ( アクセス：バイト , ハーフワード )
・PCN29 (PPG29)：アドレス：057Eh ( アクセス：バイト , ハーフワード )
・PCN30 (PPG30)：アドレス：0586h ( アクセス：バイト , ハーフワード )
・PCN31 (PPG31)：アドレス：058Eh ( アクセス：バイト , ハーフワード )
1.4.GCN1：汎用制御レジスタ 1
PPG0 の PPG16-PPG19, PPG20-PPG23, PPG24-PPG27 および PPG28-PPG31 に対するトリガ入力を選択します。
・GCN14 (PPG16-PPG19)：アドレス：0500h ( アクセス：ハーフワード )
・GCN15 (PPG20-PPG23)：アドレス：0504h ( アクセス：ハーフワード )
・GCN16 (PPG24-PPG27)：アドレス：0505h ( アクセス：ハーフワード )
・GCN17 (PPG28-PPG31)：アドレス：050Ch ( アクセス：ハーフワード )
1.5.GCN2：汎用制御レジスタ 2
PPG16-PPG19, PPG20-PPG23, PPG24-PPG27 および PPG28-PPG31 の内部トリガレベルをソフトウェアで生成します。
・GCN24 (PPG16-PPG19)：アドレス：0503h ( アクセス：バイト )
・GCN25 (PPG20-PPG23)：アドレス：0507h ( アクセス：バイト )
・GCN26 (PPG24-PPG27)：アドレス：050Bh ( アクセス：バイト )
・GCN27 (PPG28-PPG31)：アドレス：050Fh ( アクセス：バイト )
1.6.PTMR：PPG タイマレジスタ
PPG のカウント数を読み出します。
・PTMR16 (PPG16)：アドレス：0510h ( アクセス：ハーフワード )
・PTMR17 (PPG17)：アドレス：0518h ( アクセス：ハーフワード )
・PTMR18 (PPG18)：アドレス：0520h ( アクセス：ハーフワード )
・PTMR19 (PPG19)：アドレス：0528h ( アクセス：ハーフワード )
・PTMR20 (PPG20)：アドレス：0530h ( アクセス：ハーフワード )
・PTMR21 (PPG21)：アドレス：0538h ( アクセス：ハーフワード )
・PTMR22 (PPG22)：アドレス：0540h ( アクセス：ハーフワード )
・PTMR23 (PPG23)：アドレス：0548h ( アクセス：ハーフワード )
・PTMR24 (PPG24)：アドレス：0550h ( アクセス：ハーフワード )
・PTMR25 (PPG25)：アドレス：0558h ( アクセス：ハーフワード )
・PTMR26 (PPG26)：アドレス：0560h ( アクセス：ハーフワード )
・PTMR27 (PPG27)：アドレス：0568h ( アクセス：ハーフワード )
・PTMR28 (PPG28)：アドレス：0570h ( アクセス：ハーフワード )
・PTMR29 (PPG29)：アドレス：0578h ( アクセス：ハーフワード )
・PTMR30 (PPG30)：アドレス：0581h ( アクセス：ハーフワード )
・PTMR31 (PPG31)：アドレス：0588h ( アクセス：ハーフワード )
DS07–16615–2
35
MB91460P シリーズ
■ A/D コンバータ / 新機能 (MB91F467PA)
MB91F467PA は , 10 ビット A/D コンバータ用のマクロを 2 つ持っています。MB91460 シリーズデバイスのすべてで利用
可能なオリジナルの ADC を「ADC 0」, 2 番目のマクロを「ADC 1」とよびます。
1. A/D コンバータの新機能
・ ADC 0 および ADC 1 は双方とも他の MB91460 シリーズデバイスで使用している 10 ビット / 1 μs のマクロです。
・双方の ADC はそれぞれの A/D 結果レジスタと 4 チャネルレンジコンパレータがあります。詳細は “A/D コンバータ / レ
ンジコンパレータ (MB91F467PA)” 38 ページの章を参照してください。
・双方の ADC は , リロードタイマ RLT7 からトリガをかけることが可能です。
・双方の ADC は , 同一の外部 ATGX 端子 (GP16_7) からトリガをかけることが可能です。
・ MB91F467PA では , ADC0 と ADC1 はアナログ電源と基準電源 (AVCC5, AVRH5, AVSS) を共有しています。
2. アナログ入力接続
2.1.ADC アナログチャネル全イネーブル
ADC アナログチャネル全イネーブル機能は , PRF/EPFR の設定に拘わりなく ADC アナログ入力を可能にします。以下の
2 つの理由により導入しました。
・新規 ADC チャネルには , PFR/EPFR の組み合わせのすべてが他のリソ−スで使用されているポートに割り当てられて
いるものがあります。
・デジタル出力信号を ADC で測定し , 外部のショートの有無を確認することが可能です。
ADC 用の PFR/EPFR 設定により , デジタルポートは常に HiZ モードに切り替えられます。
ADC アナログチャネル全イネーブルは , PORTEN レジスタのビット ADCHE で制御されます。
PORTEN レジスタアドレス：0x0498, アクセス：バイト
7
6
5
4
3
-
-
-
-
X
RX, W0
X
RX, W0
X
RX, W0
X
RX, W0
X
RX, W0
2
ADCHE
0
R, W
1
0
bit
CPORTEN
0
R, W
GPORTEN
0
R, W
初期値
属性
・ bit7 ∼ bit3：予約ビット。本ビットは常に 0 を書き込んでください。
・ bit2：ADCHE ADC アナログチャネル全イネーブル。
ADCHE
機能
0 [ 初期値 ]
ADC アナログチャネル全イネーブルは OFF。
チャネル 0 ∼ 31 の ADC アナログラインは , ADERH, ADERL レジスタおよび PFR/EPFR の ADC
イネーブルビット (ADEn) を設定することで使用可能 ( 許可状態 ) となります。PFR/EPFR はポー
トのデジタル出力を HiZ モードに , デジタル入力を禁止にします。
1
ADC アナログチャネル全イネーブルは ON。
チャネル 6 ∼ 7 の ADC アナログラインは , ADERH, ADERL レジスタの ADC イネーブルビット
(ADEn) の設定でのみイネーブルされます。ADEn はポートのデジタル入力ラインを禁止しますが
, デジタル出力には変更ありません。アナログ測定をするには , ポートを入力方向に切り替える必
要があります。
本ビットはソフトウェアリセット (RST) によりクリアされ , CPU から読み書きが可能です。
（注意事項）新規 ADC チャネル (AN32 ∼ AN53, デバイスにより異なる ) では , ADCHE 機能は常に ON です。
旧 ADC チャネル (AN0 ∼ AN31) では , チャネルが他の端子に再配置されている場合は ADCHE 機能は常に
OFF です。MB91F467PA 上では , ADCHE 機能は , ポート P29 [6, 7] の再配置されていない ADC チャネル 6 ∼
7 でのみ使用可能です。
36
DS07–16615–2
MB91460P シリーズ
・ bit1, bit0：CPORTEN, GPORTEN ポート入力全イネーブル
CPORTEN GPORTEN
0 [ 初期値 ]
機能
0 [ 初期値 ] ポート入力ラインはすべて禁止状態です。
1
0
LIN-USART 4 用のポート入力は許可状態です。この機能は , Boot ROM がフラッシュの
プログラムをする場合に SOFTUNE とシリアル通信をするのに使用します。
X
1
ポート入力ラインはすべて許可状態です。
・本ビットはソフトウェアリセット (RST) によりクリアされ , CPU から読み書きが可能です。
・Boot ROM の実行後は , これらのビットは初期状態になります。
2.2.ADC 0 アナログ入力
ADC 0 はアナログ入力 AN0 ∼ AN31 用です。このアナログ入力を許可するには以下の 2 つの方法があります。
・すべてのチャネル：ADERH, ADERL レジスタ内の ADC チャネルイネーブルビット (ADEn) を設定し , 接続した I/O ポー
トの PFR/EPFR を設定します。
・チャネル 6 ∼ 7：ADERH, ADERL レジスタ内の ADC チャネルイネーブルビット (ADEn) を設定し , ADC チャネル全イ
ネーブルを設定します。“ADC アナログチャネル全イネーブル ” 36 ページを参照してください。
（注意事項）チャネル AN0 ∼ AN5 および AN8 ∼ AN31 を使用するには , ポートの多重化を設定する必要があります。詳
細については“ポートの多重化” 27ページ章と“端子機能説明” 8ページ章を参照してください。ADC チャネ
ルイネーブル機能 ADCHE は , 再配置済みのチャネル上では使用できません。
2.3.ADC 1 アナログ入力
ADC 1 はアナログ入力 AN37 ∼ AN42, AN44 ∼ AN46 用です。
アナログ入力は , AD1ERH, AD1ERL レジスタ内の ADC チャネルイネーブルビット ADEn を設定することによってのみ許
可されます。A/D アナログチャネル全イネーブル機能は , ここでは ON に固定されています。
DS07–16615–2
37
MB91460P シリーズ
■ A/D コンバータ / レンジコンパレータ (MB91F467PA)
レンジコンパレータ付き新 A/D コンバータは , MB91FV460B および MB91F467PA で利用可能で , 旧デバイスで使用さ
れる A/D コンバータとの間で上位互換性があります。
A/D コンバータの概要 , レジスタの構造と機能 , および A/D コンバータの動作について述べます。
1. A/D コンバータおよび A/D レンジコンパレータの概要
A/D コンバータは , アナログ入力電圧をデジタル値に変換し , 以下の機能を提供します。ADC チャネルは , 4 つのレンジ
コンパレータの 1 つに割り当てることが可能です。
1.1.A/D コンバータの機能
・変換時間：チャネルあたり最小 1 μs。
・サンプル & ホールド回路付き RC 型逐次比較変換
・ 10 ビットまたは 8 ビット分解能
・プログラムセクションの 32 チャネルアナログ入力
・共通結果データレジスタ 1 種および専用チャネル結果データレジスタ 32 種
・単発変換モード：
特定チャネルを 1 回のみ変換。
・連続モード：
特定チャネルを連続で変換。
・スキャン変換モード：複数チャネルの連続変換 , 最大 32 チャネルまでプログラム可能。
・ストップモード：
1 チャネルを変換後 , 次回の起動まで一時停止。
( 変換開始タイミングの同期を許可。)
・ A/D 変換の後に , CPU に対し A/D 変換割込み要求を発行することが可能です。この割込みは連続処理に最適なオプ
ションで , A/D 変換の結果のメモリに対する DMA 転送に使用可能です。
・すべてのチャネルに対する A/D 変換 ( スキャン変換 ) の後に , CPU に対し A/D スキャン終了割込み要求を発行するこ
とが可能です。データは専用チャネル結果レジスタに格納され , DMA 転送で読み出すことが可能です。
・変換開始は , ソフトウェア , 外部トリガ ( 立下りエッジ ) またはタイマ ( 立上りエッジ ) で行うことが可能です。
1.2.A/D レンジコンパレータ (RCO) の機能：
・ 4 つの変換結果レンジコンパレータチャネル。
変換結果の上位 8 ビットと , 上位スレッシュホールドと下位スレッシュ
ホールドを比較します。スレッシュホールドは , 4 つのコンパレータそれぞれにプログラムすることが可能です。
・ ADC チャネルは , 4 つのレンジコンパレータの 1 つに割り当てることが可能です。
・比較結果は , 構成により ADC チャネルごとに「オーバフロー」および「割込み」フラグをセットします。以下の目的に対
し比較を構成することが可能です。
・
「範囲外」
：A/D 結果が下位スレッシュホールドより小または上位スレッシュホールドよりも大の場合フラグがセッ
トされます。
・
「範囲内」
：A/D 結果が下位スレッシュホールドより大かつ上位スレッシュホールドよりも小の場合フラグがセット
されます。
・構成は ADC チャネルごとに個別に設定することが可能です。
・範囲比較の後に , CPU に対し A/D レンジコンパレータ割込み要求を発行することが可能です。
38
DS07–16615–2
MB91460P シリーズ
2. A/D コンバータ入力インピーダンス
以下に , A/D コンバータのサンプリング回路図を示します。
アナログ
信号
発生源
Rext
ANx
Rin
ADC
アナログ SW
Cin
Rext を最大サンプリング時間（Tsamp）を越えて設定しないでください。
Rext = Tsamp / (7*Cin) - Rin
DS07–16615–2
39
MB91460P シリーズ
3. A/D コンバータのブロックダイヤグラム
以下に , A/D コンバータのブロックダイヤグラムを示します。
AVCC AVRH AVRL AVSS
MPX
AN16
AN17
AN18
AN19
AN20
AN21
AN22
AN23
AN24
AN25
AN26
AN27
AN28
AN29
AN30
AN31
D/A コンバータ
逐次比較レジスタ
ADC
レンジ
コンパレータ
サンプルおよび
ホールド回路
R - Bus
コンパレータ
入力回路
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
AN8
AN9
AN10
AN11
AN12
AN13
AN14
AN15
32
A/D チャネル
データレジスタ
上限および
下限がある
4 デジタル
コンパレータ
ADCD00
～ ADCD31
32×2 フラグ
（ADC チャネル
ごとに 2 フラグ）
RCOフラグ
RCO INT
A/D データレジスタ
A/D 制御レジスタ 2
デコーダ
INT2
A/D 制御レジスタ 0
A/D 制御レジスタ 1
INT
ADCS 0/1
ATGX
16 ビット
リロードタイマ
CLKP
40
動作クロック
プリスケーラ
DS07–16615–2
MB91460P シリーズ
4. A/D コンバータのレジスタ
レンジコンパレータ付き A/D コンバータには以下のレジスタがあります。
アドレスアドレス
(ADC 0) (ADC 1)
ADC0, ADC1 それぞれ x=0 または 1
+0
+1
+2
ADxERL
レジスタ
0001A0H
0005E0H
0001A4H
0005E4H
ADxCS1
ADxCS0
ADxCR1
ADxCR0
A/D コントロール / ステータスレジスタ 0 + 1,
A/D 変換結果レジスタ
0001A8H
0005E8H
ADxCT1
ADxCT0
ADxSCH
ADxECH
サンプリングタイマ設定レジスタ ,
開始チャネル設定レジスタ ,
終了チャネル設定レジスタ
0006B0H
0006DCH
ADxCS2
-
-
-
000688H
0006B4H
RCOxH0
RCOxL0
RCOxH1
RCOxL1
レンジコンパレータ 0, 1 上位 /
下位スレッシュホールドレジスタ
00068CH
0006B8H
RCOxH2
RCOxL2
RCOxH3
RCOxL3
レンジコンパレータ 2, 3 上位 /
下位スレッシュホールドレジスタ
000690H
0006BCH
RCOxIRS
レンジコンパレータの反転範囲選択制御
000694H
0006C0H
RCOxOF
レンジコンパレータオーバフローフラグ
000698H
0006C4H
RCOxINT
レンジコンパレータ割込みフラグ
0006A0H
0006CCH
ADxCC0
ADxCC1
ADxCC2
ADxCC3
チャネル 0 ∼ 7 用チャネル制御
0006A4H
0006D0H
ADxCC4
ADxCC5
ADxCC6
ADxCC7
チャネル 8 ∼ 16 用チャネル制御
0006A8H
0006D4H
ADxCC8
ADxCC9
ADxCC10
ADxCC11 チャネル 16 ∼ 23 用チャネル制御
0006ACH
0006D8H
ADxCC12
ADxCC13
ADxCC14
ADxCC15 チャネル 24 ∼ 31 用チャネル制御
0006E0H
000720H
ADCxD0
ADCxD1
ADC チャネルデータレジスタ ,
チャネル 0, 1
0006E4H
000724H
ADCxD2
ADCxD3
ADC チャネルデータレジスタ ,
チャネル 2, 3
0006E8H
000728H
ADCxD4
ADCxD5
ADC チャネルデータレジスタ ,
チャネル 4, 5
0006ECH
00072CH
ADCxD6
ADCxD7
ADC チャネルデータレジスタ ,
チャネル 6, 7
0006F0H
000730H
ADCxD8
ADCxD9
ADC チャネルデータレジスタ ,
チャネル 8, 9
0006F4H
000734H
ADCxD10
ADCxD11
ADC チャネルデータレジスタ ,
チャネル 10, 11
0006F8H
000738H
ADCxD12
ADCxD13
ADC チャネルデータレジスタ ,
チャネル 12, 13
0006FCH
00073CH
ADCxD14
ADCxD15
ADC チャネルデータレジスタ ,
チャネル 14, 15
000700H
000740H
ADCxD16
ADCxD17
ADC チャネルデータレジスタ ,
チャネル 16, 17
000704H
000744H
ADCxD18
ADCxD19
ADC チャネルデータレジスタ ,
チャネル 18, 19
000708H
000748H
ADCxD20
ADCxD21
ADC チャネルデータレジスタ ,
チャネル 20, 21
00070CH
00074CH
ADCxD22
ADCxD23
ADC チャネルデータレジスタ ,
チャネル 22, 23
000710H
000750H
ADCxD24
ADCxD25
ADC チャネルデータレジスタ ,
チャネル 24, 25
DS07–16615–2
ADxERH
+3
A/D チャネルイネーブルレジスタ
A/D コントロール / ステータスレジスタ 2
41
MB91460P シリーズ
アドレスアドレス
(ADC 0) (ADC 1)
ADC0, ADC1 それぞれ x=0 または 1
+0
+1
+2
レジスタ
+3
000714H
000754H
ADCxD26
ADCxD27
ADC チャネルデータレジスタ ,
チャネル 26, 27
000718H
000758H
ADCxD28
ADCxD29
ADC チャネルデータレジスタ ,
チャネル 28, 29
00071CH
00075CH
ADCxD30
ADCxD31
ADC チャネルデータレジスタ ,
チャネル 30, 31
4.1.A/D 入力イネーブルレジスタ (ADER)
このレジスタにより , A/D コンバータのアナログ入力機能を許可します。MB91F467PA 上では , さらに PORTEN レジス
タの ADCHE ビットがアナログ入力の許可に影響します。
・ADERH: アクセス : ワード , ハーフワード , バイト
31
30
29
28
27
26
25
24
ADE31
ADE30
ADE29
ADE28
ADE27
ADE26
ADE25
ADE24
bit
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
23
22
21
20
19
18
17
16
bit
ADE23
ADE22
ADE21
ADE20
ADE19
ADE18
ADE17
ADE16
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
bit
・ADERL: アクセス : ワード , ハーフワード , バイト
42
15
14
13
12
11
10
9
8
ADE15
ADE14
ADE13
ADE12
ADE11
ADE10
ADE9
ADE8
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
7
6
5
4
3
2
1
0
bit
ADE7
ADE6
ADE5
ADE4
ADE3
ADE2
ADE1
ADE0
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
DS07–16615–2
MB91460P シリーズ
[ADE31-0]: A/D 入力イネーブル
ADEn
PORTEN.ADCHE
0
[ 初期値 ]
X
機能
A/D チャネル n のアナログ入力は禁止されています。
ADC はこのチャネルをサンプル / 変換しません。
0 [ 初期値 ]
A/D チャネル n のアナログ入力は許可されています。対応するポートのポート機能
レジスタ (PFR, EPFR) も設定する必要があります。PFR/EPFR はポートを入力方向
に切り替え ( 出力ドライバ = HiZ), デジタル入力ラインを禁止にします。
1
A/D チャネル n のアナログ入力は許可されています。ポート機能レジスタの設定は
不要です。ADEn はポートのデジタル入力ラインを禁止しますが , ポートの方向は
変更しません。
1
・ソフトウェアリセット (RST) は , ADEn をクリアし , PORTEN：ADCHE を 0 にします。
・許可したすべてのチャネルに対応するため , 必ず開始チャネルと終了チャネルをセットしてください。
DS07–16615–2
43
MB91460P シリーズ
4.2.A/D コントロールステータスレジスタ (ADCS2, ADCS1, ADCS0)
A/D コントロールステータスレジスタは A/D コンバータのステータスを制御し , ステータスを表示します。
A/D 変換中は ADCS0 レジスタを上書きしないでください。
・ADCS2: アクセス：バイト
15
14
13
12
11
10
9
8
BUSY
INT
INTE
PAUS
-
-
INT2
INTE2
0
R
0
R
0
R
0
R
0
R0
0
R0
0
R/W
0
R/W
bit
初期値
属性
[bit15 ∼ bit12] BUSY, INT, INTE, PAUS
これらのビットは ADCS1 の対応するビットのミラーで , レジスタ 1 つにアクセスするだけでステータスと割込み情報
すべてを高速で読み出すためものです。これらのビットに書き込むには , ADCS1 経由で行います。
[bit11, bit10] 存在しません。読み出すと 0 になります。
[bit9] INT2 ( スキャン終了フラグ )
スキャン終了フラグは , 最終チャネルの変換データが ADCR に格納するとセットされますが , この最終チャネルは
ADECH レジスタの設定で定義されています。
・このビットがセットされたときに bit8 (INTE2) が "1" で , ADC が連続変換モードを実行中の場合 , スキャン終了割込み
要求が発生し , DMA の起動が許可されていれば , DMA は起動されます。
・ A/D 変換が停止中には , "0" の書込みでビットをクリアしてください。
・リセットにより "0" に初期化されます。
・ DMA 使用中の場合は , このビットは DMA 転送終了時にクリアされます。
・リードモディファイライト動作でこのビットを読むと "1" になります。
[bit8] INTE2 ( スキャン割込み終了イネーブル )
INTE2 は , 連続変換モード中のスキャン割込み終了を許可します。他の変換モード中は , このビットには影響ありませ
ん。
また , INTE2 の設定を行うと , 変換データの保護機能を変更します (ADCS1:PAUS の説明を参照 )。
INTE2
0 [ 初期値 ]
1
44
機能
スキャン割込み終了を禁止し ,
ADC 結果保護機能により ADCR レジスタのデータを保護します。
スキャン割込み終了を許可し ,
ADC 結果保護機能により ADCD0 ∼ ADCD31 レジスタのデータを保護し
ます ( 連続変換モード時のみ )。
DS07–16615–2
MB91460P シリーズ
・ADCS1: アクセス：ハーフワード , バイト
15
14
13
12
11
10
9
8
BUSY
INT
INTE
PAUS
STS1
STS0
STRT
予約
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
bit
初期値
属性
[bit15] BUSY ( ビジーフラグ停止 )
BUSY
機能
読出し中
A/D コンバータ動作表示ビット。A/D 変換起動時にセットされ , 完了時にクリア
されます。
書込み中
A/D 変換中にこのビットに "0" を書き込むと , 変換を強制終了します。連続および
ストップモード中に強制終了する場合に使用します。
・リードモディファイライト命令でこのビットを読み出すと "1" になります。
・単発変換モード時に A/D 変換が完了するとクリアされます。
・連続およびストップモード中は , "0" を書き込んで変換を終了するまでこのフラグはクリアされません。
・ソフトウェアリセット (RST) により "0" に初期化されます。
・強制終了とソフトウェア起動を同時に指定しないでください (BUSY=0 および STRT=1)。
[bit14] INT ( 変換終了割込みフラグ )
このビットは変換データが ADCR に格納されるとセットされます。
・このビットがセットされたときに bit5 (INTE) が "1" の場合 , 割込み要求が発生し , DMA の起動が許可されていれば ,
DMA は起動されます。
・ A/D 変換が停止中には , "0" の書込みでビットをクリアしてください。
・ソフトウェアリセット (RST) により "0" に初期化されます。
・ DMA 使用中の場合は , このビットは DMA 転送終了時にクリアされます。
[bit13] INTE ( 変換終了割込みイネーブル )
このビットは変換終了割込みの許可と禁止を行います。
INTE
機能
0
割込み禁止 [ 初期値 ]
1
割込み許可
・ソフトウェアリセット (RST) によりクリアされます。
DS07–16615–2
45
MB91460P シリーズ
[bit12] PAUS (A/D コンバータ一時停止 )
このビットは A/D 変換が一時停止するとセットされます。
A/D コンバータには , 変換結果を格納するレジスタ (ADCR) が 1 つあるほかに , 32 個の ADC チャネルデータレジスタ
があります。変換が終了して以前の変換データが読み出されていない場合 , 以前のデータは上書きされます。
これを防ぐために , 以前の値が読み出される ( 例：DMA による ) まで , データレジスタの次の変換データは格納されま
せん。この間 , A/D 変換は一時停止します。A/D 変換は , ADC 割込みフラグ ADCR1.INT がクリアされると再起動します。
レジスタ保護機能は , 変換モードと以下の ADCR2.INTE2 の設定により異なります。
モード
INTE2
単発 , 停止
X
ADCR を保護 ( 共通結果レジスタ )
0
ADCR を保護 ( 共通結果レジスタ )
1
ADCD0 ∼ ADCD31 を保護 ( 専用チャネルデータレジスタ )
連続
機能
・ INTE2==1 で連続モード中は , 開始チャネル (ADSCH によりセット ) のデータのレジスタへの書込みの準備ができると
PAUS がセットされますが , IRQ2 ( スキャン終了割込み ) は有効です。
・他のモード中または INTE2==0 の場合 , チャネルのデータでレジスタへの書込みの準備ができたものがあると PAUS が
セットされますが , IRQ ( 変換終了 ) は有効です。
・ PAUS は "0" を書き込むかリセットによりクリアされます。 (DMA 転送終了ではクリアされません。) しかし , DMA 転
送待機状態ではクリアされません。
・変換データの保護機能については ,「6. A/D コンバータの動作」節を参照してください。
[bit11, bit10] STS1, STS0 ( 始動要因選択 )
これらのビットにより A/D の起動要因を選択します。
STS1
STS0
0
0
ソフトウェア起動 [ 初期値 ]
0
1
外部トリガ端子起動およびソフトウェア起動
1
0
タイマ起動およびソフトウェア起動
1
1
外部トリガ端子起動 , タイマ起動およびソフトウェア起動
機能
・これらのビットは , ソフトウェアリセット (RST) により “00” に初期化されます。
・多重起動モード時は , 最初の起動で A/D 変換を始動します。
・起動要因は , レジスタへの書込みと同時に変更されます。このため , A/D 動作中に起動モードを変更する場合は注意が
必要です。
・ A/D コンバータは , 外部トリガ端子で立下りを検出します。外部トリガのレベルが「L」でこれらのビットが外部トリガ
起動モードに変更された場合 , A/D 変換が始動する場合があります。
・タイマを選択すると , 16 ビットリロードタイマ 7 が選択されます。
46
DS07–16615–2
MB91460P シリーズ
[bit 9] STRT ( 開始 )
このビットに "1" を書き込むと A/D 変換が開始します ( ソフトウェア起動 )。
・もう一度 "1" を書き込むと変換を再起動します。
・ソフトウェアリセット (RST) により "0" に初期化されます。
・連続モードとストップモード時は , 再起動されません。"1" を書き込む前に BUSY ビットを確認してください。 ( クリ
アの後に変換を起動してください。)
・強制終了とソフトウェア起動を同時に指定しないでください (BUSY=0 および STRT=1 )。
[ bit 8] 予約ビット
このビットには常に "0" を書き込みます。
・ADCS0：アクセス：ハーフワード , バイト
7
6
5
4
3
2
1
0
MD1
MD0
S10
ACH4
ACH3
ACH2
ACH1
ACH0 /
ACHMD
0
R/W
0
R/W
0
R/W
0
R
0
R
0
R
0
R
0
R, W
bit
初期値
属性
[bit7, bit6] MD1, MD0 (A/D コンバータモードセット )
これらのビットにより動作モードをセットします。
MD1
MD0
0
0
単発モード 1 (A/D 変換中の再起動は許可されます。)
0
1
単発モード 2 (A/D 変換中の再起動は許可されません。)
1
0
連続モード (A/D 変換中の再起動は許可されません。)
1
1
ストップモード (A/D 変換中の再起動は許可されません。)
動作モード
・単発モード：
選択した始動チャネル (ADSCH) から選択した終了チャネル (ADECH) まで A/D 変換が連続で実行
されます。これらのチャネルに対する変換がすべて終了すると停止します。
・連続モード：
選択した始動チャネル (ADSCH) から選択した終了チャネル (ADECH) まで A/D 変換が連続で実行
されます。
・ストップモード：選択した始動チャネル (ADSCH) から選択した終了チャネル (ADECH) まで A/D 変換が実行され ,
各チャネルの実行後に一時停止が入ります。
変換は起動で再起動します。
A/D 変換が連続モードまたはストップモードで始動した場合 , 変化動作は BUSY ビットで停止されるまで継続します。
変化動作は BUSY ビットに "0" を書き込むと停止します。
強制停止後の起動時は , 変換は選択した始動チャネル (ADSCH レジスタで選択 ) から始動します。
A/D 変換中の再起動は , 単発モード 2 中のタイマ , 外部トリガ , およびソフトウェア始動要因 , 連続およびストップモー
ドすべてにおいて禁止されています。
DS07–16615–2
47
MB91460P シリーズ
[bit 5] S10
このビットは A/D 変換の分解能を定義します。このビットを "0" にセットすると , 分解能は 10 ビットになります。"0"
以外の場合は , 分解能は 8 ビットになり , 変換結果は ADCR0 と専用 ADC 結果レジスタの下位 8 ビットに格納されます。
・リセットにより "0" に初期化されます。
[bit 4 ∼ 0] ACH4-0 ( アナログ変換選択チャネル , 読出しのみ )
これらのビットは , ビット ACHMD により現在と以前変換したアナログチャネルを示します ( 下記参照 )。
ACH4
ACH3
ACH2
ACH1
ACH0
変換済みチャネル
0
0
0
0
0
AN0
0
0
0
0
1
AN1
...
...
1
1
1
1
0
AN30
1
1
1
1
1
AN31
・これらのビットに書き込んでも影響ありません (bit 0 は特殊機能 ADCHMD で書込み可能です )。
・ソフトウェアリセット (RST) により「0000」に初期化されます。
[bit 0] ACHMD (ACH レジスタモード , 書込みのみ )
ACH4-0 レジスタのビットを読み出す場合 ( 下記参照 ), 直接モードとラッチモードがあります。
直接モードでは , ACH4-0 には変換中の ADC チャネルの番号が表示されます ( たとえば , 内部変換チャネルポインタ )。
このポインタは変換終了直後に値が増えます。
ラッチモードでは , ACH4-0 には以前に変換が終了した ADC チャネルの番号が表示されます。変換が終了すると , 変換
チャネルポインタはラッチされ , ラッチしたデータはこのモードで読み出すことが可能です。次回の変換の終了時に
PAUSE 条件が無ければ , このラッチは上書きされます。
ACHMD
機能
0
直接 ACH レジスタモード [ 初期値 ]
1
ラッチ ACH レジスタモード
・ ACHMD は書込みのみのビットです。
・リードまたはリードモディファイライト動作でこのビットを読むと ACH0 の値が読み出されます ( 下記参照 )。
・初期値は 0 です。
48
DS07–16615–2
MB91460P シリーズ
4.3. 共通データレジスタ (ADCR1, ADCR0)
これらのレジスタは A/D コンバータの変換結果を格納します。ADCR0 には下位の 8 ビットが格納されます。ADCR1 に
は上位の 2 ビットが格納されます。これらのレジスタの値は , 各変換の終了時に更新されます。これらのレジスタは通常 ,
以前の変換結果を格納します。
・ADCR1：アクセス：ワード , ハーフワード , バイト
15
14
13
12
11
10
9
8
-
-
-
-
-
-
D9
D8
bit
0
R0, W0
0
R0, W0
0
R0, W0
0
R0, W0
0
R0, W0
0
R0, W0
X
R
X
R
初期値
属性
bit
・ADCR0：アクセス：ワード , ハーフワード , バイト
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
X
R
X
R
X
R
X
R
X
R
X
R
X
R
X
R
初期値
属性
・ ADCR1 の bit 15 ∼ 10 を読み出すと "0" です。
・この A/D コンバータには変換データ保護機能があります。詳細については ,「動作」のセクションを参照してください。
4.4. 専用 A/D チャネルデータレジスタ (ADCD0 ∼ ADCD31)
チャネルごとに 1 個 , 合計 32 個の ADC 結果データレジスタがあります。これらのレジスタは , 配置したチャネルの変
換終了時にハードウェアで書き込まれます。ADCD0 はチャネル 0 に , ADCD31 はチャネル 31 に配置されます。
・ADCD0 ∼ ADCD31：アクセス：ワード , ハーフワード , バイト
15
14
13
12
11
10
9
8
bit
-
-
-
-
-
-
D9
D8
0
R0
0
R0
0
R0
0
R0
0
R0
0
R0
X
R
X
R
初期値
属性
7
6
5
4
3
2
1
0
bit
D7
D6
D5
D4
D3
D2
D1
D0
X
R
X
R
X
R
X
R
X
R
X
R
X
R
X
R
初期値
属性
・ ADCD レジスタの bit 15 ∼ 10 を読み出すと "0" です。
・この A/D コンバータには変換データ保護機能があります。連続変換モードでは , 保護機能を変更して A/D データレジ
スタ (ADCR1) ではなく A/D チャネルデータレジスタを保護するようにすることが可能です。詳細については , 6.6.
ADC チャネルデータレジスタの保護のセクションを参照してください。
DS07–16615–2
49
MB91460P シリーズ
4.5. サンプリングタイマ設定レジスタ (ADCT)
ADCT レジスタは , アナログ入力のサンプリング時間と比較時間を制御します。このレジスタには , A/D 変換時間をセッ
トします。A/D 変換中はこのレジスタの値を変更しないでください。
・ADCT1：アクセス：ワード , ハーフワード , バイト
15
14
13
12
11
10
9
8
CT5
CT4
CT3
CT2
CT1
CT0
ST9
ST8
bit
0
R/W
0
R/W
0
R/W
1
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
bit
・ADCT0：アクセス：ワード , ハーフワード , バイト
7
6
5
4
3
2
1
0
ST7
ST6
ST5
ST4
ST3
ST2
ST1
ST0
0
R/W
0
R/W
1
R/W
0
R/W
1
R/W
1
R/W
0
R/W
0
R/W
初期値
属性
[bit 15 ∼ 10] CT5-0 (A/D 比較時間セット )
これらのビットにより , 比較時間のクロック分周値を指定します。
・「000001」は 1 分周を意味します (=CLKP)。
・「000000」をセットしないでください。
・ソフトウェアリセット (RST) によりこれらのビットは
「000100」に初期化されます。
・比較時間 = CT 値 x CLKP サイクル x 10 + (4 x CLKP)
・ 500 μs を越す比較時間をセットしないでください。
[bit 9 ∼ 0] ST9-0 ( アナログ入力サンプリング時間セット )
これらのビットにより , アナログ入力のサンプリング時間を指定します。
・ソフトウェアリセット (RST) によりこれらのビットは “0000101100” に初期化されます。
・サンプリング時間 = ST 値 x CLKP サイクル
・ AVCC が 4.5 V 未満の場合 , 1.2 μs 未満のサンプリング時間をセットしないでください。
必要なサンプリング時間と ST 値は以下の式で計算します。
・必要なサンプリング時間 (Tsamp) = (Rext + Rin) x Cin x 7
・ ST9 ∼ ST0 = Tsamp / CLKP サイクル
ST には Tsamp 以上のサンプリング時間をセットする必要があります。
例：CLKP = 32MHz, AVCC >= 4.5V, Rext = 200KΩ
Tsamp = ( 200 x 103 + 2.52 x 103 ) x 10.7 x 10-12 x 7 = 15.17 [μs]
ST = 15.17-6 / 31.25-9 = 485.44
ST には 486D (111100110B) 以上のサンプリング時間をセットする必要があります。
Tsamp は Rext で決定されます。このため , 変換時間は Rext とともに考慮する必要があります。
50
DS07–16615–2
MB91460P シリーズ
4.6.A/D チャネル設定レジスタ (ADSCH, ADECH)
これらのレジスタにより A/D コンバータに対し変換するチャネルを指定します。A/D 変換動作中はこのレジスタを変
更しないでください。
・ADSCH：アクセス：ワード , ハーフワード , バイト
15
14
13
12
11
10
9
8
-
-
-
ANS4
ANS3
ANS2
ANS1
ANS0
bit
RX, W0
RX, W0
RX, W0
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
bit
・ADECH：アクセス：ワード , ハーフワード , バイト
7
6
5
4
3
2
1
0
-
-
-
ANE4
ANE3
ANE2
ANE1
ANE0
RX, W0
RX, W0
RX, W0
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
これらのビットにより A/D コンバータに対する開始と終了チャネルをセットします。
・ ANE4 ∼ ANE0 に ANS4 ∼ ANS0 と同じチャネルを設定することにより , そのチャネル専用の変換を指定します。( 単
発変換 )
・連続またはストップモード中は , ANE4 ∼ ANE0 で指定したチャネルまで変換を行います。その後 ANS4 ∼ ANS0 で指
定したチャネルから変換が再始動します。
・ ANS > ANE の場合 , 変換は ANS で指定したチャネルで始動し , チャネル 31 まで継続し , チャネル 0 から再始動し ,
ANE で指定したチャネルで終了します。
・ソフトウェアリセット (RST) により , ANS="00000", ANE="00000" に初期化されます。
例：チャネル設定 ANS=30ch, ANE=3ch, 単発変換モード
動作：変換チャネル設定 30ch -> 31ch -> 0ch -> 1ch -> 2ch -> 3ch 終了
[bit 12 ∼ 8] ANS4-0 ( アナログ開始チャネルセット )
[bit 4 ∼ 0] ANE4-0 ( アナログ終了チャネルセット )
ANS4
ANS3
ANS2
ANS1
ANS0
ANE4
ANE3
ANE2
ANE1
ANE0
0
0
0
0
0
AN0
0
0
0
0
1
AN1
0
0
0
1
0
AN2
0
0
0
1
1
AN3
...
開始 / 終了チャネル
...
1
1
1
0
1
AN29
1
1
1
1
0
AN30
1
1
1
1
1
AN31
DS07–16615–2
51
MB91460P シリーズ
5. レンジコンパレータ
5.1. レンジコンパレータの構造
レンジコンパレータには 4 つの比較グループがあり , それぞれに上位 / 下位スレッシュホールドレジスタがあります。
32 個の ADC チャネルを範囲比較用に許可し , 個別に 4 つのコンパレータの 1 つに割り当てることが可能です。許可され
ると , 比較によりこの ADC チャネルに対し以下のフラグを最大 2 つセットします。
・割込みフラグ RCOINT。ADC 結果が範囲外を示し ,「反転」構成の場合は範囲内を示します。
・オーバフローフラグ RCOOF。範囲違反がオーバフローかつアンダーフローでないことを示します。
また , RCOINT フラグがセットされている場合 , 各 ADC チャネルを許可して割込み要求を CPU に送出することが可能
です。
A/D 変換結果 SAR[9:2]
上限/下限レジスタ
コンパレータ
RCOH0[7:0]
>
RCOL0[7:0]
<
RCOOF
[0:31]
RCOH1[7:0]
>
32
オーバフロー
フラグ
RCOL1[7:0]
<
RCOH2[7:0]
>
RCOL2[7:0]
<
RCOH3[7:0]
>
RCOL3[7:0]
<
R-Bus へ
RCOINT
[0:31]
R-Bus へ
32
割込み
フラグ
フラグ
設定
論理
AS[4:0] A/D 変換電流チャネル番号
A/D 変換結果レジスタロードパルス
（ストローブ）
ADE[31:0] A/D チャネル有効
RCOIRQ
AND
OR
A/D チャネル制御レジスタ
（ADC チャネルごとに）
ADCC0 : RCOIE, RCOE, RCOS[1:0]
ADCC1 : RCOIE, RCOE, RCOS[1:0]
ADCC2 : RCOIE, RCOE, RCOS[1:0]
RCOIE[0:31]
ADCC3 : RCOIE, RCOE, RCOS[1:0]
...
ADCC30 : RCOIE, RCOE, RCOS[1:0]
ADCC31 : RCOIE, RCOE, RCOS[1:0]
RCOIRS[0:31]
逆範囲選定レジスタ : ADC 結果が、
上限もしくは下限の外側（デフォル
ト）
ではなく、上限および下限内の場
合は、
フラグを設定してください。
RCOS[1:0]: このチャネルのために 4 コンパレータの内の
1 つを選択してください。
RCOE : この ADC チャネルのために比較を有効にしてください。
RCOIE: この ADC チャネルのために比較割込みを有効にしてください。
52
DS07–16615–2
MB91460P シリーズ
5.2. レンジコンパレータレジスタ
レンジコンパレータ (RCO) には以下のレジスタがあります。
・RCOHx[7:0]：上位スレッシュホールドレジスタ。コンパレータブロックあたり 1 レジスタ (x = 0~3)。
・RCOLx[7:0]：下位スレッシュホールドレジスタ。コンパレータブロックあたり 1 レジスタ (x = 0~3)。
・ADCCm[7:0]：ADC チャネル制御。2 つの ADC チャネルあたり 1 レジスタ (m = 0 ∼ 15)。
・RCOIRS[0:31]：RCO 反転範囲選択。ADC チャネルあたり 1 ビット。
・RCOOF[0:31]：RCO オーバフローフラグ。ADC チャネルあたり 1 ビット。読出しのみ。
・RCOINT[0:31]：RCO 割込みフラグ。ADC チャネルあたり 1 ビット。
5.2.1. レンジコンパレータスレッシュホールドレジスタ (RCOH0/L0 ∼ RCOH3/L3)
・RCOH0-3：上位スレッシュホールド , アクセス：ワード , ハーフワード , バイト
15
14
13
12
11
10
9
8
RCOH7
RCOH6
RCOH5
RCOH4
RCOH3
RCOH2
RCOH1
RCOH0
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
1
R/W
bit
初期値
属性
[bit 7:0] RCOH[7:0] ( レンジコンパレータ上位スレッシュホールド )
RCOH ビットにより , レンジコンパレータチャネルの上位比較スレッシュホールドを定義します。
上位のレンジコンパレータは , ADC 変換結果の上位 8 ビットが RCOH[7:0] の値を上回るかどうかを比較します。
・RCOL0-3：下位スレッシュホールド , アクセス：ワード , ハーフワード , バイト
7
6
5
4
3
2
1
0
RCOL7
RCOL6
RCOL5
RCOL4
RCOL3
RCOL2
RCOL1
RCOL0
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
bit
初期値
属性
[bit 7:0] RCOL[7:0] ( レンジコンパレータ下位スレッシュホールド )
RCOL ビットにより , レンジコンパレータチャネルの下位比較スレッシュホールドを定義します。
下位のレンジコンパレータは , ADC 変換結果の上位 8 ビットが RCOL[7:0] の値を下回るかどうかを比較します。
DS07–16615–2
53
MB91460P シリーズ
5.2.2. A/D コンバータチャネル制御レジスタ (ADCC0 ∼ ADCC15)
A/D チャネル制御レジスタは , レジスタごとに 2 つの ADC チャネルとして働き , このチャネルに対する範囲比較を制御
します。
ADCC0 レジスタは A/D チャネル 0 + 1 を制御し ,
ADCC1 レジスタは A/D チャネル 2 + 3 を制御し ,
...
ADCC15 レジスタは A/D チャネル 30 + 31 を制御します。
・ADCC0-15：アクセス：ワード , ハーフワード , バイト
7
6
5
4
3
2
1
0
RCOIE1
RCOE1
RCOS11
RCOS10
RCOIE0
RCOE0
RCOS01
RCOS00
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
bit 7:4 は A/D チャネル 1, 3, 5, 7,...31 を制御
bit
初期値
属性
bit 3:0 は A/D チャネル 0, 2, 4, 6,..., 30 を制御
[bit 7.3] RCOIE1, RCOIE0 ( レンジコンパレータ割込みイネーブル )
RCOIE ビットにより , 対応する ADC チャネルに対しレンジコンパレータ割込みを許可します。
RCOIE
機能
0
この ADC チャネルに対する RCO 割込みは禁止されています [ デフォルト ]。
1
この ADC チャネルに対する RCO 割込みは許可されています。
[bit 6.2] RCOE1, RCOE0 ( レンジコンパレータ動作イネーブル )
RCOE ビットにより , 対応する ADC チャネルに対し範囲比較を許可します。
RCOE
機能
0
RCO は禁止 ,
この ADC チャネルに対する RCO フラグはセットされません [ デフォルト ]。
1
この ADC チャネルに対する RCO は許可されています。
[bit 5:4,1:0] RCOS1[1:0], RCOS0[1:0] ( コンバータチャネル選択 )
これらのビットによりレンジコンパレータチャネルに割り当てる A/D コンバータチャネルを選択します。
RCOS[1:0]
54
機能
00
この ADC チャネルに対するレンジコンパレータチャネル 0 を選択します [
デフォルト ]。
01
この ADC チャネルに対するレンジコンパレータチャネル 1 を選択します。
10
この ADC チャネルに対するレンジコンパレータチャネル 2 を選択します。
11
この ADC チャネルに対するレンジコンパレータチャネル 3 を選択します。
DS07–16615–2
MB91460P シリーズ
5.2.3. 反転範囲選択レジスタ
RCOIRS レジスタは , 比較が「範囲外」または「範囲内」どちらをチェックするかを制御します。
RCOIRS の 32 ビットは「ADC チャネルごとに」並んでいます。ADC チャネル 0 はレジスタの MSB に位置し , ADC チャネ
ル 31 は LSB に位置します。
・RCOnIRS: アクセス : ワード , ハーフワード , バイト
31
30
29
28
27
26
259
24
RCOIRS0
RCOIRS1
RCOIRS2
RCOIRS3
RCOIRS4
RCOIRS5
RCOIRS6
RCOIRS7
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
22
21
20
19
18
17
16
bit
23
RCOIRS8
bit
RCOIRS9 RCOIRS10 RCOIRS11 RCOIRS12 RCOIRS13 RCOIRS14 RCOIRS15
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
15
14
13
12
11
10
9
8
bit
RCOIRS16 RCOIRS17 RCOIRS18 RCOIRS19 RCOIRS20 RCOIRS21 RCOIRS22 RCOIRS23
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
7
6
5
4
3
2
1
0
bit
RCOIRS24 RCOIRS25 RCOIRS26 RCOIRS27 RCOIRS28 RCOIRS29 RCOIRS30 RCOIRS31
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
初期値
属性
bit [31] は ADC チャネル 0, bit [30] は ADC チャネル 1, のように割り当てられることに注意してください。
[bit 31:0] RCOIRS[0:31] ( 反転範囲選択 )
RCOIRS ビットにより , レンジコンパレータ結果フラグを立てる方法を制御します。
・ RCOIRS[n] が 0 の場合 , ADC 結果が上位スレッシュホールドを上回るとこのフラグがセットされます。
または , 下位スレッシュホールドを下回るとこのフラグがセットされます。この場合を「範囲外」モードといいます。
・ RCOIRS[n] が 1 の場合 , ADC 結果が上位スレッシュホールドと等しいまたは下回るとこのフラグがセットされます。
かつ , 下位スレッシュホールドと等しいまたは上回るとこのフラグがセットされます。この場合を「範囲外」モードとい
います。
RCOIRSn
機能
0
この ADC チャネルに対する範囲比較により , 「範囲外」をチェックします [ デフォルト ]。
1
この ADC チャネルに対する範囲比較により , 「範囲内」をチェックします。
DS07–16615–2
55
MB91460P シリーズ
5.2.4. レンジコンパレータ結果フラグ
範囲比較の結果は 2 つのフラグレジスタに格納されます。
・ RCOINT[0:31]：範囲比較割込みフラグ
・ RCOOF[0:31]：
範囲比較オーバフローフラグ
レンジコンパレータ結果フラグは「ADC チャネルごとに」並んでいます。32 個のレンジコンパレータオーバフローフラ
グと 32 個の割込みフラグがあります。RCO 割込みの場合は , 割込みフラグはすべて 32 ビット読出し動作で読み出すこと
ができ , ビットサーチユニットで解析することができます。ビットサーチユニットにより , 割込みの生じているチャネル
の番号を知ることができます。ビットサーチは MSB から LSB に対して行うので ( 左から右へ ), ADC チャネル 0 はレジス
タの MSB に位置し ADC チャネル 31 は LSB に位置します。
・RCOnINT：アクセス：ワード , ハーフワード , バイト
31
30
29
28
27
26
259
24
RCOINT0
RCOINT1
RCOINT2
RCOINT3
RCOINT4
RCOINT5
RCOINT6
RCOINT7
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
初期値
属性
23
22
21
20
19
18
17
16
bit
RCOINT8
bit
RCOINT9 RCOINT10 RCOINT11 RCOINT12 RCOINT13 RCOINT14 RCOINT15
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
初期値
属性
15
14
13
12
11
10
9
8
bit
RCOINT16 RCOINT17 RCOINT18 RCOINT19 RCOINT20 RCOINT21 RCOINT22 RCOINT23
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
初期値
属性
7
6
5
4
3
2
1
0
bit
RCOINT24 RCOINT25 RCOINT26 RCOINT27 RCOINT28 RCOINT29 RCOINT30 RCOINT31
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
0
R/W0
初期値
属性
bit [31] は ADC チャネル 0, bit [30] は ADC チャネル 1, のように割り当てられることに注意してください。
[bit 31:0] RCOINT[0:31] ( レンジコンパレータ割込みフラグ )
RCOINT フラグは ,「範囲外」または「範囲内」の条件が ADC チャネルに発生したことを表示します。
このビットは , 以下の条件でセットされます。
・ ADC チャネルが許可
ADER.ADE[i] がセット
かつ
・このチャネルに対する範囲比較が許可
ADCCn.RCOE[i] がセットかつ
・ A/D チャネルの変換が完了直後
かつ
・割込み条件が発生した ( 次ページの表を参照 )。
・このビットは , 0 を書き込むかソフトウェアリセット (RST) によりクリアされます。1 を書いても影響ありません。
・リードモディファイライト動作でこのビットを読むと "1" になります。
56
DS07–16615–2
MB91460P シリーズ
割込み条件は比較結果に依存し , このチャネルに対する RCOIRS 設定は以下のようになります。
モード
RCOIRS
上位
スレッシュ
ホールド
コンパレータ
下位
スレッシュ
ホールド
コンパレータ
1
x
割込み条件：範囲を超えた , RCOOF がセット
0
0
-
x
1
割込み条件：範囲を下回った , RCOOF がクリア
1
x
-
0
0
割込み条件：範囲内
x
1
-
0
範囲外
1
範囲内
割込み条件
（注意事項）上位のスレッシュホールドコンパレータは , ADC 結果の上位 8 ビットが RCOH[7:0] の値を上回ると 1 を返し
ます。
下位のスレッシュホールドコンパレータは , ADC 結果の上位 8 ビットが RCOL[7:0] の値を下回ると 1 を返し
ます。
・RCOnOF: アクセス : 読出しのみ , ワード , ハーフワード , バイト
31
30
29
28
27
26
259
24
RCOOF0
RCOOF1
RCOOF2
RCOOF3
RCOOF4
RCOOF5
RCOOF6
RCOOF7
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
初期値
属性
23
22
21
20
19
18
17
16
bit
RCOOF8
bit
RCOOF9 RCOOF10 RCOOF11 RCOOF12 RCOOF13 RCOOF14 RCOOF15
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
初期値
属性
15
14
13
12
11
10
9
8
bit
RCOOF16 RCOOF17 RCOOF18 RCOOF19 RCOOF20 RCOOF21 RCOOF22 RCOOF23
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
初期値
属性
7
6
5
4
3
2
1
0
bit
RCOOF24 RCOOF25 RCOOF26 RCOOF27 RCOOF28 RCOOF29 RCOOF30 RCOOF31
0
R
0
R
0
R
0
R
0
R
0
R
0
R
0
R
初期値
属性
bit [31] は ADC チャネル 0, bit [30] は ADC チャネル 1, のように割り当てられることに注意してください。
[bit 31:0] RCOOF[0:31] ( レンジコンパレータオーバフローフラグ )
RCOOF 読出し専用フラグにより , 割込み条件が発生し ( 上記参照 ) 対応する RCOINT フラグがセットされていない場
合に , 上位スレッシュホールドコンパレータの出力信号を格納します。RCOOF フラグは , RCOINT フラグが前回の立ち上
がりエッジを格納している場合に上位コンパレータの状態を表示します。
DS07–16615–2
57
MB91460P シリーズ
ADC チャネルに対する RCOOF フラグは , 以下の条件下で上位スレッシュホールドコンパレータの出力信号を格納して
います。
・対応する RCOINT フラグはまだセットされていないかつ
・対応する RCOINT フラグはこのサイクルでセット条件を持っている。
これらのフラグは , ソフトウェアリセット (RST) により初期化されます。
RCOOFn
機能
0
上位スレッシュホールドコンパレータの出力が 0 だった [ デフォルト ]。
1
上位スレッシュホールドコンパレータの出力が 1 だった。
5.3. レンジコンパレータ割込み要求
レンジコンパレータは , 割込み出力ライン RCOIRQ を 1 つ持っています。この割込み出力ラインは , レンジコンパレー
タ割込みフラグ RCOINT[31:0] の少なくとも 1 つがセットされ , ADCC レジスタの対応する割込みイネーブルビットが
セットされると起動します。
レンジコンパレータ割込みで DMA 要求を起動することはできません。
58
DS07–16615–2
MB91460P シリーズ
6. A/D コンバータの動作
A/D コンバータは , 10 ビットまたは 8 ビット分解能の逐次比較手法で動作します。変換結果を格納する 16 ビットレジ
スタ (ADCR) を 1 つ持っており , 変換が完了するごとに更新されます。また , チャネルごとに 1 つ ADC チャネルデータレ
ジスタを持っており (ADCD0...31), 割り当てられたチャネルの変換が完了するごとに更新されます。このチャネルデータ
レジスタは特に連続変換モードを改善します。
DMA の機能を使用することをお勧めします。以下に動作モードについて述べます。
6.1. 単発モード
単発変換モードでは , ANS ビットと ANE ビットで選択されたアナログ入力信号は , ANE ビットで指定される終了チャ
ネルの変換が完了するまで順を追って変換されます。その後 A/D 変換が終了します。開始チャネルと終了チャネルが同一
の場合は (ANS=ANE), 単発チャネル変換のみ実行されます。
例：
・ ANS=00000b, ANE=00011b
開始 -> AN0 -> AN1 -> AN2 -> AN3 -> 終了
・ ANS=00010b, ANE=00010b
開始 -> AN2 -> 終了
6.2. 連続モード
連続モードでは , ANS ビットと ANE ビットで選択されたアナログ入力信号は , ANE ビットで指定される終了チャネル
の変換が完了するまで順を追って変換された後 , コンパータはアナログ入力に対する ANS チャネルに戻り処理を連続で
繰り返します。開始チャネルと終了チャネルが同一の場合は (ANS=ANE), このチャネルに対して連続で変換が行われま
す。
例：
・ ANS=00000b, ANE=00011b
開始 -> AN0 -> AN1 -> AN2 -> AN3 -> AN0 ... -> 繰り返し
・ ANS=00010b, ANE=00010b
開始 -> AN2 -> AN2 -> AN2 ... -> 繰り返し
連続モード中は , BUSY ビットに "0" を書き込むまでは変換が繰り返されます。(BUSY ビットに "0" を書き込むと変換
動作を強制停止します。) 動作を強制終了すると , 途中で現在の変換を停止することに注意してください。( 動作を強制終
了した場合 , 変換レジスタの値は直近に完了した変換の値となります。
)
6.3. ストップモード
ストップモードでは , ANS ビットと ANE ビットで選択されたアナログ入力信号は順を追って変換されますが , 各チャ
ネルの変換動作後に一時停止します。一時停止が解除されると , 開始信号をもう一回出力します。
ANE ビットで選択された終了チャネルの変換完了時に , コンパータはアナログ入力に対する ANS チャネルに戻り変換
処理を連続で繰り返します開始チャネルと終了チャネルが同一の場合は (ANS=ANE), 信号チャネル変換のみ実行されま
す。
例：
・ ANS=00000b, ANE=00011b
開始 -> AN0 -> 停止 -> 開始 -> AN1 -> 停止 -> 開始 -> AN2 -> 停止 -> 開始 -> AN3 -> 停止 -> 開始 -> AN0 ... -> 繰り返し
・ ANS=00010b, ANE=00010b
開始 -> AN2 -> 停止 -> 開始 -> AN2 -> 停止 -> 開始 -> AN2 ... -> 繰り返し
ストップモードでは , スタートアップ要因は STS1, STS0 ビットで指定した要因です。このモードにより変換開始信号の
同期を許可します。
DS07–16615–2
59
MB91460P シリーズ
6.4. 単発変換
以下の図は , 単発変換モードでの A/D コンバータの動作です。
AN 入力
(1)
チャネル
選択
(2)
起動
（トリガ）
(4)
内部レベル
サンプル
ホールド
(5)
変換
a
変換
b
変換値
変換中
バッファ
（ADT）
前回の変換値
変換
c
完了
(7)
新変換値
A/D 変換起動時にフラグクリア
変換終了
(3)
(8)
(6)
BUSY
変換時間
フラグクリア
（A/D 変換起動 ,
もしくは
ソフトウェア）
(1) チャネル選択
(2)A/D 変換起動 ( トリガ入力：ソフトウェアトリガ / リロードタイマ / 外部トリガ )
(3)INT フラグクリア , BUSY フラグセット
(4) サンプルホールド
(5) 変換 ( 変換 a + 変換 b + 変換 c)
(6) 変換終了 , INT フラグセット , BUSY フラグクリア
(7) 変換値をバッファ。バッファしたデータの格納
(8) ソフトウェアベースの INT フラグクリア
60
DS07–16615–2
MB91460P シリーズ
6.5. スキャン変換
以下の図は , スキャン変換モードでの A/D コンバータの動作です。
AN 入力
(1)
スキャン開始
チャネル選択
AN0
(2)
起動
（トリガ）
(4)
AN1
サンプルホールド
AN2
(6)
AN3
AN1
AN0
AN3
AN2
AN0
(10)
(7)
(5)
a, b, c
結果レジスタ
ADCD0
AN0 変換値
ADCD1
AN1 変換値
ADCD2
AN2 変換値
ADCD3
AN3 変換値
INT スキャン終了
(3)
AN0 次回変換値
AN1 次回値
AN2 次回値
(8)
(9)
PAUS
起動チャネル選択
A/D 起動 ( トリガ：ソフトウェアトリガ / リロードタイマ / 外部トリガ )
INT フラグクリア , PAUS フラグクリア
AN0 変換
a. サンプルホールド , 変換 ( 変換 a + 変換 b + 変換 c)
b. 変換終了
c. 変換値をバッファ。
(5) AN1 変換
(6) AN2 変換
(7) AN3 変換
(8) INT2 ( スキャン終了 ) フラグセット , AN0 変換開始
(9) INT2 がまだクリアされていないため , ADC は AN0 の結果レジスタに対し
上書きから保護し , PAUSE 状態になります。
(10)INT2 フラグは DMA またはソフトウェアでクリアされ , ADC は AN0 の結果を格納し AN1 のサンプリングを継続。
(1)
(2)
(3)
(4)
6.6.ADC チャネルデータレジスタの保護
チャネルごとに 1 個 , 合計 32 個の ADC 結果データレジスタがあります。これらのレジスタは , 配置したチャネルの変
換終了時にハードウェアで書き込まれます。ADCD0 はチャネル 0 に , ADCD31 はチャネル 31 に配置されます。
CPU はいつでもデータレジスタの読出しが可能です。
変換が終了して以前の変換データが読み出されていない場合 , 以前のデータは上書きされます。これを防ぐために , 以前
の値が読み出される ( 例：DMA による ) まで , データレジスタの次の変換データは格納されません。この間 , A/D 変換は一
時停止し , PAUS フラグがセットされます。A/D 変換は , ADC 割込みフラグ ADCR1.INT がクリアされると再起動します。
DS07–16615–2
61
MB91460P シリーズ
レジスタ保護機能は , 変換モードと以下の ADCR2.INTE2 の設定により異なります。
モード
INTE2
単発 , 停止
X
ADCR の保護
0
ADCR の保護
1
ADCD0 ∼ ADCD31 の保護
連続
機能
6.6.1. ADCD0 ∼ 31 の保護
INTE2==1 で連続モード中は , 開始チャネル (ADSCH によりセット ) のデータのレジスタへの書込みの準備ができると
PAUS がセットされますが , IRQ2 ( スキャン終了割込み ) は既に有効です。
例：開始チャネル = 4, 終了チャネル = 7, 連続モード , ADCS1.INTE=0, ADCS2.INTE2=1
CPU による開始 --> チャネル 4 変換 + 安全データを ADCD4 へ ,
チャネル 5 変換 + 安全データを ADCD5 へ ,
チャネル 6 変換 + 安全データを ADCD6 へ ,
チャネル 7 変換 + 安全データを ADCD7 へ ---> スキャン終了割込み (IRQ2),
チャネル 4 変換 + PAUS をセット (ADCD4 ∼ 7 を保護 )。
CPU または DMA がデータレジスタを読出し IRQ2 をクリアすると , スキャン変換が継続します。
6.6.2. ADCR の保護
他のモード中または INTE2==0 の場合 , チャネルのデータでレジスタへの書込みの準備ができると PAUS がセットされ
ますが , IRQ ( 変換終了 ) は有効です。単発変換後にこのモードでは保護機能が有効なため , ADCR レジスタは保護されま
す。
7. ADC 割込みの発生と DMA アクセス
7.1. 変換終了
ADC 割込み要因として , 変換終了とスキャン終了の 2 つがあります。
変換終了 (EoC) 割込みは , ADCS1.INTE ビットにより許可され , MB91460 シリーズの旧デバイスの A/D コンバータと互
換性があります。EoC が許可されると , 全変換サイクルで発生することになります。DMA 転送を使用して ADCR からデー
タを読み出すことをお勧めします。
7.2. スキャン終了
スキャン終了 (EoS) 割込みは , ADCS2.INTE2 ビットにより許可されます。EoS が許可されると , 終了チャネルの変換後
に発生することになり , ADECH レジスタの設定で定義します。
変換終了割込みも同時に許可されている場合は , 両割込みがセットされます。この場合は , 割込みルーチンが ADCS2 レ
ジスタ (ADCS1[7:4] ビットのミラーも含む ) を読み出して割込みの出所を確認することをお勧めします。
7.3.DMA 転送
DMA 転送は変換終了割込みまたはスキャン終了割込みでトリガすることが可能です。これらの割込みは別々の DMA
リソース番号に割り当てられます ( 割込みベクタテーブルを参照 )。
DMA 転送後の自動割込みクリアは , 変換終了とスキャン終了別々に動作します。
62
DS07–16615–2
MB91460P シリーズ
■ デバイス使用上の注意
1. ラッチアップ防止のために
ラッチアップは , 次の場合に CMOS IC に発生します。(1) (VDD5, VDD35 または HVDD5 x *) より高いまたは (VSS5 または
HVSS5 x *) より低い電圧を入力または出力端子に印加した場合 , (2) 定格を超す電圧を電源端子とグランド端子間に印加し
た場合。ラッチアップが起きると , 電源電流が急速に増加し , デバイスの熱的破壊に繋がる場合があります。使用に際して
は最大定格を超えることのないよう十分に注意してください。
（注意事項）* : HVDD5, HVSS5 は , デバイスにステッパモータコントローラがある場合にのみ利用可能です。
2. 未使用入力端子の処理について
未使用入力端子がオープンのままの場合 , 動作が異常になる場合があります。未使用入力端子は , プルアップ抵抗また
はプルダウン抵抗 (2KΩ ∼ 10KΩ) に接続するか , 内部のプルアップ抵抗またはプルダウン抵抗 (PPER/PPCR) を許可して
から入力イネーブル (PORTEN) をソフトウェアで有効にします。モード端子 MD_x を直接 VSS5 または VDD5 に接続するこ
ともできます。未使用の ALARM 入力端子は , 直接 AVSS5 に接続することもできます。
3. 電源端子
MB91460 シリーズでは , 複数の電源端子やグランド端子を含むデバイスは次のように設計されています。同電位の必要
のある端子は , 内部で接続してラッチアップのような誤動作を防いでいます。不要輻射の低減・グランドレベルの上昇に
よるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために , 必ずそれらすべてを外部で電源およびグラン
ドに接続してください。また , MB91460 シリーズの電源端子やグランド端子は , 低インピーダンスで電流源に接続する必
要があります。
このデバイスの電源端子とグランド端子の間に , 約 0.1 μF のセラミックコンデンサをバイパスコンデンサとして接続する
ことをお勧めします。
このシリーズにはステップダウンレギュレータが内蔵されています。4.7 μF (X7R タイプのセラミックコンデンサを使用
) のバイパスコンデンサをレギュレータの VCC18C 端子に接続してください。
4. 水晶発振回路について
X0 (X0A) , X1 (X1A) 端子の近辺のノイズは本デバイスの誤動作のもととなります。X0 (X0A) 端子と X1 (X1A) 端子およ
び水晶発振子さらにグランドへのバイパスコンデンサはできるかぎり近くに配置するようにプリント板を設計してくだ
さい。
また , X0, X1 端子または X0A, X1A 端子の回りをグランドで囲むようなプリント板アートワークは安定した動作を期待で
きますので , 強くお勧めします。
各量産品において , ご使用される発振子メーカに発振評価を依頼してください。
5. 外部クロック使用時の注意
外部クロックの使用時には , X0 (X0A) および X1 (X1A) 端子に同時供給してください。この場合 , X0 (X0A) 端子のクロッ
クシグナルは X1 (X1A) 端子とは逆位相の関係であることが必要です。逆位相での供給の場合 , X0 および X1 端子では 16
MHz までの周波数を使用できます。
逆位相供給の使用例
X0 (X0A)
X1 (X1A)
DS07–16615–2
63
MB91460P シリーズ
6. モード端子 (MD_x)
これらの端子は , 電源端子または GND 端子に直接つないで使用してください。ノイズにより誤ってテストモードに入っ
てしまうことを防ぐために , プリント板上の各モード端子と電源端子または GND 端子間のパターン長をできる限り短く
し , これらを低インピーダンスで接続するようにしてください。
7. PLL クロックモード動作中の注意について
本マイクロコントローラで PLL クロックを選択しているときに発振子が外れたり , クロック入力が停止した場合には
PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の動作です。
8. プルアップコントロール
外部バス端子として使用する端子に対してプルアップ抵抗をつけると交流規格を保証できません。
64
DS07–16615–2
MB91460P シリーズ
■ デバッガ関連の注意事項
1. RETI コマンドの実行
ステップ実行する際 , 割込みが頻繁に発生する環境下では , 該当割込み処理ルーチンだけを繰り返して実行します。そ
の結果 , メインルーチンや割込みレベルの低いプログラムの実行が行われなくなります。( 例えば , タイムベースタイマの
割込みを許可していた場合 , RETI をステップ実行すると , 必ずタイムベースのルーチンの先頭でブレークすることになり
ます。)
該当割込み処理ルーチンのデバッグが不要になった段階で , 該当割込みを禁止してください。
2. ブレーク機能
ハードウェアブレーク ( イベントブレーク含む ) の対象アドレスが現在のシステムスタックポインタのアドレスや , ス
タックポインタを含む領域に設定されていると , ユーザプログラムに実際のデータアクセス命令がないにもかかわらず ,
1 命令実行後にブレークします。
回避するために , システムスタックポインタのアドレスを含む領域に対する ( ワード ) アクセスを , ハードウェアブレー
ク ( イベントブレーク含む ) の対象に設定しないでください。
3. オペランドブレークについて
DSU のオペランドブレークとして設定している領域にスタックポインタがあると誤動作の原因となります。システム
スタックポインタのアドレスを含む領域に対するアクセスを , データイベントブレークの対象にしないでください。
4. PS レジスタに関する注意事項
一部の命令で PS レジスタを先行処理しているため例外動作により , デバッガ使用時に割込み処理ルーチンでブレーク
したり , PS レジスタ内のフラグの表示内容が更新されたりする場合があります。
マイクロコントローラは , EIT イベントなどからの復帰時に再処理を正しく行うように設計されているので ,
EIT 前後の動作は常に仕様に従って進められます。
・以下のいずれかが命令内で起きた場合 , 以下の動作が起こる場合があります。
すなわち , この命令が DIV0U/DIV0S 命令の直後の場合です。
(a) ユーザ割込みまたは NMI が受け付けられた
(b) 単発ステップ実行を行った
(c) データイベントまたはエミュレータメニューからの実行ブレーク
1. D0 および D1 フラグが先行して更新された。
2. EIT 処理ルーチン ( ユーザ割込み / NMI またはエミュレータ ) が実行された。
3. EIT からの復帰時 , DIV0U/DIV0S 命令が実行され , D0 および D1 フラグが 1. と同じ値に更新された。
・ ORCCR, STILM, MOV Ri, PS の命令が実行されると , 以下の動作が発生します。
すなわち , 有効の状態にあるユーザ割込みまたは NMI ソースを有効にするための命令の実行です。
1. PS レジスタが先行して更新された。
2. EIT 処理ルーチン ( ユーザ割込み / NMI またはエミュレータ ) が実行された。
3. EIT からの復帰時 , 上記命令が実行され , PS レジスタが 1. と同じ値に更新された。
DS07–16615–2
65
MB91460P シリーズ
■ ブロックダイヤグラム
1. MB91F465PA, MB91F467PA
FR60 CPU
コア
フラッシュキャッシュ
8 Kバイト
I-bus
32
D-RAM
24 K バイト（MB91F465PA）
48 K バイト（MB91F467PA）
MB91F465PA:3チャネル
MB91F467PA:4チャネル
ビットサーチ
フラッシュメモリ
544 K バイト（MB91F465PA）
1088 K バイト（MB91F467PA）
D-bus
32
CAN
3/4チャネル
RX0～RX2,RX3
TX0～TX2,TX3
32 <-> 16
バスアダプタ
ID-RAM
16 K バイト（MB91F465PA）
32 K バイト（MB91F467PA）
バスコンバータ
外部バス
データフラッシュインタ
64 K バイト / 8 ビットフェース
（MB91F467PA）
WEX
ASX
RDX
WRX0～WRX1
SYSCLK
RDY
CSX0～CSX2
A0～A23
D16～D31
DMAC
5 チャネル
R-bus
16
クロックモジュレータ
TTG0/8～TTG23/31
PPG0～PPG31
TIN0/8～TIN7/15
TOT0～TOT7
CK0～CK7
クロックスーパバイザ
クロックモニタ
クロックコントロール
割込みコントローラ
PPGタイマ
32チャネル
リロードタイマ
16チャネル
フリーランタイマ
8チャネル
ICU0～ICU7
インプットキャプチャ
8チャネル
OCU0～OCU7
アウトプットコンペア
8チャネル
MONCLK
外部割込み
16チャネル
INT0～INT15
LIN-USART
12チャネル
SIN0～SIN11
SOT0～SOT11
SCK0～SCK11
I2C
4チャネル
SDA0～SDA3
SCL0～SCL3
リアルタイムクロック
AIN0～AIN3
BIN0～BIN3
ZIN0～ZIN3
PFM
66
アップ/ダウンカウンタ
4チャネル
PFMタイマ
1チャネル
A/Dコンバータ
32チャネル
A/Dコンバータ2
9チャネル、MB91F467PAのみ
サウンドジェネレータ
1チャネル
AN0～AN31
ATGX
AN37～AN42,
AN44～AN46
SGA
SGO
DS07–16615–2
MB91460P シリーズ
■ CPU および制御部
FR ファミリ CPU は , RISC アーキテクチャを採用すると同時に , 組込み型アプリケーションに適した高機能命令を導入
した , 高性能コアです。
1. 特長
・ RISC アーキテクチャの採用
基本命令 : 1 命令 1 サイクル
・汎用レジスタ 32 ビット x 16 本
・ 4G バイトのリニアなメモリ空間
・乗算器の搭載
32 ビット x 32 ビット乗算 5 サイクル
16 ビット x 16 ビット乗算 3 サイクル
・割込み処理機能の強化
高速応答速度 (6 サイクル )
多重割込みのサポート
レベルマスク機能 (16 レベル )
・ I/O 操作用命令の強化
メモリ−メモリ転送命令
ビット処理命令
基本命令語長：16 ビット
・低消費電力
スリープモード / ストップモード
2. 内部アーキテクチャ
・ FR ファミリの CPU は命令バスとデータバスが独立したハーバードアーキテクチャ構造を採用しています。
・ 32 ビット ⇔ 16 ビットバッファが 32 ビットバス (D-bus) に接続され , CPU と周辺リソースとのインタフェースを実現
します。
・ハーバード ⇔ プリンストンバスコンバータ I-bus と D-bus に接続され , CPU とバスコントローラとのインタフェース
を実現します。
DS07–16615–2
67
MB91460P シリーズ
3. プログラミングモデル
3.1. 基本プログラミングモデル
32 ビット
R0
XXXX XXXXH
R1
...
...
...
汎用レジスタ
...
...
...
...
...
R12
R13
AC
...
R14
FP
XXXX XXXXH
R15
SP
0000 0000H
プログラムカウンタ
PC
プログラムステータス
PS
テーブルベースレジスタ
TBR
リターンポインタ
RP
システムスタックポインタ
SSP
ユーザスタックポインタ
USP
乗除算レジスタ
初期値
ILM
SCR
CCR
MDH
MDL
68
DS07–16615–2
MB91460P シリーズ
4. レジスタ
4.1. 汎用レジスタ
32 ࡆ࠶࠻
ೋᦼ୯
R0
XXXX XXXXH
R1
...
...
...
...
...
...
...
...
R12
R13
AC
...
R14
FP
XXXX XXXXH
R15
SP
0000 0000H
レジスタ R0 ∼ R15 は汎用レジスタです。各種演算におけるアキュムレータ , およびメモリアクセスのポインタとして
使用されます。
16本のレジスタのうち, 以下に示すレジスタは特殊な用途を想定しており, そのために一部の命令が強化されています。
R13：仮想アキュムレータ
R14：フレームポインタ
R15：スタックポインタ
リセットによる初期値は , R0 ∼ R14 は不定です。R15 は , 00000000H (SSP の値 ) となります。
4.2.PS ( プログラムステータス )
プログラムステータスを保持するレジスタで , ILM と SCR, CCR の 3 つのパートに分かれています。
図中の未定義のビット (-) はすべて予約ビットです。読出し時 , 常に ”0” が読み出されます。書込みアクセスは無効です。
bit 31
bit 20
bit 16
ILM
DS07–16615–2
bit 10 bit 8 bit 7
SCR
bit 0
CCR
69
MB91460P シリーズ
4.3.CCR ( コンディションコードレジスタ )
bit 7
SV
S
I
N
Z
V
C
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
SV
S
I
N
Z
V
C
初期値
- 000XXXXB
：スーパバイザフラグ
：スタックフラグ
：割込み許可フラグ
：ネガティブ許可フラグ
：ゼロフラグ
：オーバフローフラグ
：キャリフラグ
4.4.SCR ( システムコンディションレジスタ )
bit 10 bit 9
D1
D0
bit 8
初期値
T
XX0B
ステップ除算用フラグ (D1, D0)
ステップ除算実行時の中間データを保持します。
ステップトレーストラップフラグ (T)
ステップトレーストラップを有効にするかどうかを指定するフラグです。
ステップトレーストラップの機能はエミュレータが使用します。エミュレータ使用時 , ユーザプログラム中で使用するこ
とはできません。
4.5.ILM ( 割込みレベルマスクレジスタ )
初期値
bit 20 bit 19 bit 18 bit 17 bit 16
ILM4 ILM3 ILM2 ILM1 ILM0
01111B
割込みレベルマスク値を保持するレジスタで , この ILM4 ∼ ILM0 の保持する値がレベルマスクに使用されます。
リセットにより , “01111B” に初期化されます。
4.6.PC ( プログラムカウンタ )
bit 31
bit 0
初期値
XXXXXXXXH
プログラムカウンタで , 実行している命令のアドレスを示しています。
リセットによる初期値は不定です。
4.7.TBR ( テーブルベースレジスタ )
bit 31
bit 0
初期値
000FFC00H
テーブルベースレジスタで , EIT 処理の際に使用されるベクタテーブルの先頭アドレスを保持します。
リセットによる初期値は 000FFC00H です。
70
DS07–16615–2
MB91460P シリーズ
4.8.RP ( リターンポインタ )
bit 31
bit 0
初期値
XXXXXXXXH
リターンポインタで , サブルーチンから復帰するアドレスを保持します。
CALL 命令実行時 , PC の値がこの RP に転送されます。
RET 命令実行時 , RP の内容が PC に転送されます。
リセットによる初期値は不定です。
4.9.USP ( ユーザスタックポインタ )
bit 31
初期値
bit 0
XXXXXXXXH
ユーザスタックポインタで , S フラグが ”1” のとき , R15 として機能します。
・USP を明示的に指定することも可能です。
リセットによる初期値は不定です。
・RETI 命令による使用できません。
4.10. 乗除算レジスタ
bit 31
bit 0
MDH
MDL
乗除算用レジスタで , 各々32 ビット長です。
リセットによる初期値は不定です。
DS07–16615–2
71
MB91460P シリーズ
■ 組込みプログラム・データメモリ ( フラッシュ )
1. フラッシュの特長
・ MB91F465PA：544 K バイト (8 x 64 K バイト＋ 4 x 8 K バイト = 4.25 M ビット )
・ MB91F467PA：1088 K バイト (16 x 64 K バイト + 8 x 8 K バイト = 8.5 M ビット )
・書込み / 読出しアクセス用のプログラマブルなウェイトステート
・フラッシュとブートセキュリティ( セキュリティベクタ 0x0014：8000 ∼ 0x0014：800F)
・ブートセキュリティ
・基本仕様：MBM29LV400TC と同じ ( サイズと一部のセクタ構成を除く )
2. 動作モード
(1)64 ビット CPU モード (MB91F467PA 上でのみ使用可能 )：
・ CPU の読出しとプログラムの実行はワード (32 ビット ) 長単位
・フラッシュの書込みは不可
・実際のフラッシュメモリアクセスはダブルワード (64 ビット ) 長単位
(2)32 ビット CPU モード
・ CPU の読出しとプログラムの実行はワード (32 ビット ) 長単位
・実際のフラッシュメモリアクセスはワード (32 ビット ) 長単位
(3)16 ビット CPU モード
・ CPU の読出しと書込みはハーフワード (16 ビット ) 長単位
・フラッシュからのプログラムの実行は不可
・実際のフラッシュメモリアクセスは , ワード (16 ビット ) 長単位
（注意事項）フラッシュメモリの動作モードはブート ROM 機能を使用して選択できます。この機能のスタートアドレス
は 0xBF60 です。パラメータの説明は , ハードウェアマニュアル 54.6 節「フラッシュアクセスモードの切り
替え」に記載されています。
72
DS07–16615–2
MB91460P シリーズ
3. CPU モードにおけるフラッシュアクセス
3.1. フラッシュ構成
3.1.1. MB91F465PA フラッシュメモリマップ
ࠕ࠼࡟ࠬ
0014:FFFFh
0014:C000h
SA6 (8KB)
SA7 (8KB)
0014:BFFFh
0014:8000h
SA4 (8KB)
SA5 (8KB)
0014:7FFFh
0014:4000h
SA2 (8KB)
SA3 (8KB)
0014:3FFFh
0014:0000h
SA0 (8KB)
SA1 (8KB)
0013:FFFFh
0012:0000h
SA22 (64KB)
SA23 (64KB)
0011:FFFFh
0010:0000h
SA20 (64KB)
SA21 (64KB)
000F:FFFFh
000E:0000h
SA18 (64KB)
SA19 (64KB)
ROMS5
000D:FFFFh
000C:0000h
SA16 (64KB)
SA17 (64KB)
ROMS4
000B:FFFFh
000A:0000h
SA14 (64KB)
SA15 (64KB)
ROMS3
0009:FFFFh
0008:0000h
SA12 (64KB)
SA13 (64KB)
ROMS2
0007:FFFFh
0006:0000h
SA10 (64KB)
SA11 (64KB)
ROMS1
0005:FFFFh
0004:0000h
SA8 (64KB)
SA9 (64KB)
ROMS0
ROMS7
ROMS6
addr+0
16ࡆ࠶࠻࡝࡯࠼࡜ࠗ࠻
32ࡆ࠶࠻࡝࡯࠼
ಠ଀
DS07–16615–2
addr+1
addr+2
dat[31:16]
addr+3
dat[15:0]
dat[31:0]
ࡔࡕ࡝㗔ၞߥߒ
addr+4
addr+5
addr+6
dat[31:16]
addr+7
dat[15:0]
dat[31:0]
ࡔࡕ࡝㗔ၞ޽ࠅ
73
MB91460P シリーズ
3.1.2. MB91F467PA フラッシュメモリマップ
ࠕ࠼࡟ࠬ
0014:FFFFh
0014:C000h
SA6 (8KB)
SA7 (8KB)
0014:BFFFh
0014:8000h
SA4 (8KB)
SA5 (8KB)
0014:7FFFh
0014:4000h
SA2 (8KB)
SA3 (8KB)
0014:3FFFh
0014:0000h
SA0 (8KB)
SA1 (8KB)
0013:FFFFh
0012:0000h
SA22 (64KB)
SA23 (64KB)
0011:FFFFh
0010:0000h
SA20 (64KB)
SA21 (64KB)
000F:FFFFh
000E:0000h
SA18 (64KB)
SA19 (64KB)
ROMS5
000D:FFFFh
000C:0000h
SA16 (64KB)
SA17 (64KB)
ROMS4
000B:FFFFh
000A:0000h
SA14 (64KB)
SA15 (64KB)
ROMS3
0009:FFFFh
0008:0000h
SA12 (64KB)
SA13 (64KB)
ROMS2
0007:FFFFh
0006:0000h
SA10 (64KB)
SA11 (64KB)
ROMS1
0005:FFFFh
0004:0000h
SA8 (64KB)
SA9 (64KB)
ROMS0
ROMS7
ROMS6
addr+0
16ࡆ࠶࠻࡝࡯࠼࡜ࠗ࠻
32ࡆ࠶࠻࡝࡯࠼࡜ࠗ࠻
64ࡆ࠶࠻࡝࡯࠼
74
addr+1
addr+2
dat[31:16]
addr+3
addr+4
dat[15:0]
addr+5
addr+6
dat[31:16]
dat[31:0]
addr+7
dat[15:0]
dat[31:0]
dat[63:0]
DS07–16615–2
MB91460P シリーズ
3.2.CPU モードにおけるフラッシュアクセスタイミング設定
次の表には , 最大コア周波数 (CLKB または最大クロックモジュレータ設定による ) ごとのフラッシュの読出しおよび書
込みアクセス設定をすべて示しています。
3.2.1. フラッシュリードタイミング設定 ( 同期読出し )
コアクロック (CLKB)
ATD
ALEH
EQ
WEXH
WTC
∼ 24 MHz
0
0
0
-
1
∼ 48 MHz
0
0
1
-
2
∼ 100 MHz
1
1
3
-
4
備考
3.2.2. フラッシュライトタイミング設定 ( 同期書込み )
コアクロック (CLKB)
ATD
ALEH
EQ
WEXH
WTC
16 MHz まで
0
-
-
0
3
∼ 32 MHz
0
-
-
0
4
∼ 48 MHz
0
-
-
0
5
∼ 64 MHz
1
-
-
0
6
∼ 96 MHz
1
-
-
0
7
∼ 100 MHz
1
-
-
1
8
DS07–16615–2
備考
75
MB91460P シリーズ
3.3.CPU からパラレルプログラミングモードへのアドレスマッピング
次の表には , パラレルプログラミングで使う CPU アドレスからフラッシュマクロアドレスへの計算式を示しています。
3.3.1. MB91F465PA のアドレスマップ
CPU アドレス
(addr)
フラッシュ
セクタ
条件
14:8000h
∼
14:FFFFh
SA4, SA6
addr[2]==0
(8 K バイト )
14:8000h
∼
14:FFFFh
08:0000h
∼
13F:FFFFh
addr[2]==0
08:0000h
∼
13F:FFFFh
SA5, SA7
addr[2]==1
addr[2]==1
(8 K バイト )
SA12, SA14, SA16, SA18
(64 K バイト )
SA13, SA15, SA17, SA19
(64 K バイト )
FA ( フラッシュアドレス ) 計算
FA := addr - addr%00:4000h + (addr%00:4000h)/2 - (addr/2)%4
+ addr%4 - 0D:0000h
FA := addr - addr%00:4000h + (addr%00:4000h)/2 + 00:2000h (addr/2)%4 + addr%4 - 0D:0000h
FA := addr - addr%02:0000 + (addr%02:0000h)/2 - (addr/2)%4
+ addr%4
FA := addr - addr%02:0000h + (addr%02:0000h)/2 + 01:0000h (addr/2)%4 + addr%4
（注意事項）FA の計算結果はパラレルフラッシュプログラミングの 10:0000h オフセットを含みません。
「パラレルフラッシュプログラミングモード」で説明されているように FA[20] = 1 としてオフセットを設定し
てください。
3.3.2. MB91F467PA のアドレスマップ
CPU アドレス
(addr)
条件
14:0000h
∼
14:FFFFh
addr[2]==0
14:0000h
∼
14:FFFFh
addr[2]==1
04:0000h
∼
13:FFFFh
addr[2]==0
SA0, SA2, SA4, SA6
(8 K バイト )
SA1, SA3, SA5, SA7
(8 K バイト )
SA8, SA10, SA12, SA14, SA16,
SA18, SA20, SA22
(64 K バイト )
04:0000h
∼
13:FFFFh
フラッシュ
セクタ
addr[2]==1
SA9, SA11, SA13, SA15, SA17,
SA19, SA21, SA23
FA ( フラッシュアドレス ) 計算
FA := addr - addr%00:4000h + (addr%00:4000h)/2
- (addr/2)%4 + addr%4 - 05:0000h
FA := addr - addr%00:4000h + (addr%00:4000h)/2
- (addr/2)%4 + addr%4 - 05:0000h
+ 00:2000h
FA := addr - addr%02:0000 + (addr%02:0000h)/2
- (addr/2)%4 + addr%4 + 0C:0000h
FA := addr - addr%02:0000h + (addr%02:0000h)/2
- (addr/2)%4 + addr%4 + 0C:0000h
+ 01:0000h
(64 K バイト )
（注意事項）FA の計算結果はパラレルフラッシュプログラミングの 20:0000h オフセットを含みません。
「パラレルフラッシュプログラミングモード」で説明されているように FA[21] = 1 としてオフセットを設定し
てください。
76
DS07–16615–2
MB91460P シリーズ
4. パラレルフラッシュプログラミングモード
4.1. パラレルフラッシュプログラミングモードでのフラッシュ設定
パラレルフラッシュプログラミングモード (MD[2:0] = 111)
MB91F465PA
FA[20:0]
MB91F467PA
FA[21:0]
001F:FFFFh
001F:0000h
SA19 (64KB)
003F:FFFFh
003F:0000h
SA23 (64KB)
001E:FFFFh
001E:0000h
SA18 (64KB)
003E:FFFFh
003E:0000h
SA22 (64KB)
001D:FFFFh
001D:0000h
SA17 (64KB)
003D:FFFFh
003D:0000h
SA21 (64KB)
001C:FFFFh
001C:0000h
SA16 (64KB)
003C:FFFFh
003C:0000h
SA20 (64KB)
001B:FFFFh
001B:0000h
003B:FFFFh
003B:0000h
SA19 (64KB)
SA15 (64KB)
001A:FFFFh
001A:0000h
003A:FFFFh
003A:0000h
SA18 (64KB)
SA14 (64KB)
0039:FFFFh
0039:0000h
SA17 (64KB)
0019:FFFFh
0019:0000h
SA13 (64KB)
0038:FFFFh
0038:0000h
SA16 (64KB)
0018:FFFFh
0018:0000h
SA12 (64KB)
0037:FFFFh
0037:0000h
SA15 (64KB)
SA11 (64KB)
0036:FFFFh
0036:0000h
SA14 (64KB)
SA10 (64KB)
0035:FFFFh
0035:0000h
SA13 (64KB)
SA9 (64KB)
0034:FFFFh
0034:0000h
SA12 (64KB)
0033:FFFFh
0033:0000h
SA11 (64KB)
0032:FFFFh
0032:0000h
SA10 (64KB)
0031:FFFFh
0031:0000h
SA9 (64KB)
0030:FFFFh
0030:0000h
SA8 (64KB)
002F:FFFFh
002F:E000h
SA7 (8KB)
SA8 (64KB)
0017:FFFFh
0017:E000h
SA7 (8KB)
0017:DFFFh
0017:C000h
SA6 (8KB)
0017:BFFFh
0017:A000h
SA5 (8KB)
0017:9FFFh
0017:8000h
SA4 (8KB)
002F:DFFFh
002F:C000h
SA6 (8KB)
SA3 (8KB)
002F:BFFFh
002F:A000h
SA5 (8KB)
SA2 (8KB)
002F:9FFFh
002F:8000h
SA4 (8KB)
SA1 (8KB)
002F:7FFFh
002F:6000h
SA3 (8KB)
002F:5FFFh
002F:4000h
SA2 (8KB)
002F:3FFFh
002F:2000h
SA1 (8KB)
002F:1FFFh
002F:0000h
SA0 (8KB)
SA0 (8KB)
16ࡆ࠶࠻࡜ࠗ࠻ࡕ࡯࠼
FA[1:0]=00
FA[1:0]=10
DQ[15:0]
DQ[15:0]
ᵈᗧ੐㗄ᏱߦFA[0] = 0 ߅ࠃ߮ FA[20] = 1 ߣߒߡߊߛߐ޿‫ޕ‬
ಠ଀
ࡔࡕ࡝㗔ၞ޽ࠅ
16ࡆ࠶࠻࡜ࠗ࠻ࡕ࡯࠼
FA[1:0]=00
FA[1:0]=10
DQ[15:0]
DQ[15:0]
ࡔࡕ࡝㗔ၞߥߒ
注意事項 : 常に FA[0] = 0 および FA[21] = 1 としてください。
DS07–16615–2
77
MB91460P シリーズ
4.2. パラレルプログラミングモードでの端子接続
MD[2:0] 端子を [111] に設定後 , 再起動を行うと CPU 機能が停止します。この時 , 汎用ポートに信号のいくつかを直接
リンクさせることで , 外部端子からのフラッシュメモリユニットの直接制御が可能になります。信号の対応については ,
次の表を参照してください。
このモードでは , フラッシュメモリは外部端子からみてスタンドアローンの関係になります。通常 , このモードはパラ
レルフラッシュプログラマを使用して書込みや消去を行うときに設定します。このモードでは , 8.5 M ビットフラッシュ
メモリの自動アルゴリズムのすべての操作が可能です。
MBM29LV400TC とフラッシュメモリ制御信号の対応
MB91F465PA, MB91F467PA 外部端子
MBM29LV400TC
外部端子
FR-CPU モード
フラッシュ
メモリモード
通常機能
端子番号
-
INITX
-
INITX
104
RESET
-
FRSTX
NMIX
105
-
-
MD_2
MD_2
96
“1” に設定
-
-
MD_1
MD_1
95
“1” に設定
-
-
MD_0
MD_0
94
“1” に設定
RY/BY
FMCS：RDY bit
RY/BYX
P19_0
112
BYTE
内部で ”0” に固定
BYTEX
P19_2
114
WE
WEX
P18_0
118
OE
OEX
P19_6
117
CEX
P19_5
116
ATDIN
MD_3
98
“0” に設定
EQIN
MONCLK
97
“0” に設定
-
TESTX
P19_4
115
“1” に設定
-
RDYI
P19_1
113
“0” に設定
A-1
FA0
P17_5
124
“0” に設定
A0 ∼ A7
FA1 ∼ FA8
P06_0 ∼ P06_7
6 ∼ 13
A8 ∼ A15
FA9 ∼ FA16
P05_0 ∼ P05_7
14 ∼ 21
A16 ∼ A18
FA17 ∼ FA19
P18_1, P18_2, P18_4
119, 120, 121
FA20
P18_5
122
MB91F465PA で
“1” に設定
MB91F465PA で
は不要 ,
MB91F467PA で
“1” に設定
CE
-
A19
内部制御シグナル +
インタフェース回路に
よる制御
内部アドレスバス
⎯
DQ0 ∼ DQ7
DQ8 ∼ DQ15
78
内部データバス
FA21
P18_6
123
DQ0 ∼ DQ7
P01_0 to P01_7
24 ∼ 31
DQ8 ∼ DQ15
P00_0 ∼ P00_7
32 ∼ 39
備考
DS07–16615–2
MB91460P シリーズ
5. パラレルプログラミングモードでの電源投入順序
フラッシュメモリは , セキュリティベクタフェッチに必要な一定の待ち時間後にプログラミングモードでアクセスでき
ます。
・ VDD5/VDD5R 電源投入後の最小待ち時間：2.76 ms
・ INITX 立上り後の最小待ち時間：1.0 ms
6. フラッシュセキュリティ
6.1. ベクタアドレス
2 つのフラッシュセキュリティベクタ (FSV1, FSV2) は , フラッシュセキュリティモジュールの保護機能を制御するブー
トセキュリティベクタ (BSV1, BSV2) と並列に配置されています。
FSV1: 0x14:8000 BSV1: 0x14:8004
FSV2: 0x14:8008 BSV2: 0x14:800C
6.2. セキュリティベクタ FSV1
フラッシュセキュリティベクタ FSV1 の設定によって , 8 K バイトセクタの読出し / 書込み保護モードおよび個別書込み
保護が設定されます。
6.2.1. FSV1 (bit31 ∼ bit16)
フラッシュセキュリティベクタ FSV1 ビット [31:16] の設定によって , 読出し / 書込み保護モードが設定されます。
フラッシュセキュリティベクタ FSV1[31:16] のビットの説明
FSV1[31:19]
FSV1[18]
書込み保護
レベル
FSV1[17]
書込み保護
FSV1[16]
読出し保護
フラッシュセキュリティモード
すべてのビッ
トを
"0" に設定
"0" に設定
"0" に設定
"1" に設定
読出し保護 ( すべてのデバイスモード , INTVEC モード
MD[2:0]= 「000」を除く )
すべてのビッ
トを
"0" に設定
"0" に設定
"1" に設定
"0" に設定
書込み保護 ( すべてのデバイスモード , 例外なし )
すべてのビッ
トを
"0" に設定
"0" に設定
"1" に設定
"1" に設定
読出し保護 ( すべてのデバイスモード , INTVEC モード
MD[2:0]= 「000」を除く ) および書込み
保護 ( すべてのデバイスモード )
すべてのビッ
トを
"0" に設定
"1" に設定
"0" に設定
"1" に設定
読出し保護 ( すべてのデバイスモード , INTVEC モード
MD[2:0]= 「000」を除く )
すべてのビッ
トを
"0" に設定
"1" に設定
"1" に設定
"0" に設定
書込み保護 ( すべてのデバイスモード , INTVEC モード
MD[2:0]= 「000」を除く )
"1" に設定
読出し保護 ( すべてのデバイスモード , INTVEC モード
MD[2:0]= 「000」を除く ) および書込み
保護 ( すべてのデバイスモード , INTVEC モード
MD[2:0]= 「000」を除く )
すべてのビッ
トを
"0" に設定
DS07–16615–2
"1" に設定
"1" に設定
79
MB91460P シリーズ
6.2.2. FSV1 (bit15 ∼ bit0)
フラッシュセキュリティベクタ FSV1 ビット [15:0] により , 8 K バイトセクタの個別の書込み保護を設定できます。この
設定は , 書込み保護ビット FSV1[17] が設定されている場合にのみ評価されます。
フラッシュセキュリティベクタ FSV1[15:0] のビットの説明
FSV1 ビット
セクタ
FSV1[0]
SA0 (MB91F467PA)
“0” に設定
“1” に設定
無効
FSV1[1]
SA1 (MB91F467PA)
“0” に設定
“1” に設定
無効
FSV1[2]
SA2 (MB91F467PA)
“0” に設定
“1” に設定
無効
FSV1[3]
SA3 (MB91F467PA)
“0” に設定
“1” に設定
無効
FSV1[4]
SA4
“0” に設定
⎯
FSV1[5]
SA5
“0” に設定
“1” に設定
FSV1[6]
SA6
“0” に設定
“1” に設定
FSV1[7]
SA7
“0” に設定
“1” に設定
FSV1[8]
⎯
“0” に設定
“1” に設定
無効
FSV1[9]
⎯
“0” に設定
“1” に設定
無効
FSV1[10]
⎯
“0” に設定
“1” に設定
無効
FSV1[11]
⎯
“0” に設定
“1” に設定
無効
FSV1[12]
⎯
“0” に設定
“1” に設定
無効
FSV1[13]
⎯
“0” に設定
“1” に設定
無効
FSV1[14]
⎯
“0” に設定
“1” に設定
無効
FSV1[15]
⎯
“0” に設定
“1” に設定
無効
書込み保護の許可書込み保護の禁止
備考
書込み保護は必須
（注意事項）フラッシュセキュリティベクタ FSV1 と FSV2 が割当てられているセクタ ( この表の例では , セクタ SA4) に
は , 常に書込み保護を設定しなければなりません。この設定がされていないと , セキュリティベクタの設定が
上書きされて , フラッシュコンテンツの読出しや書込みによるデータ操作が可能になってしまいます。
フラッシュメモリのセクタ構成の概要については ,「CPU モードにおけるフラッシュアクセス」を参照して
ください。
80
DS07–16615–2
MB91460P シリーズ
6.3. セキュリティベクタ FSV2
フラッシュセキュリティベクタ FSV2 ビット [31:0] により , 64 K バイト / セクタの個別の書込み保護を設定できます。こ
の設定は , 書込み保護ビット FSV1[17] が設定されている場合にのみ評価されます。
フラッシュセキュリティベクタ FSV2[31:0] のビットの説明
FSV2 ビット
セクタ
FSV2[0]
SA8 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[1]
SA9 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[2]
SA10 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[3]
SA11 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[4]
SA12
“0” に設定
“1” に設定
FSV2[5]
SA13
“0” に設定
“1” に設定
FSV2[6]
SA14
“0” に設定
“1” に設定
FSV2[7]
SA15
“0” に設定
“1” に設定
FSV2[8]
SA16
“0” に設定
“1” に設定
FSV2[9]
SA17
“0” に設定
“1” に設定
FSV2[10]
SA18
“0” に設定
“1” に設定
FSV2[11]
SA19
“0” に設定
“1” に設定
FSV2[12]
SA20 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[13]
SA21 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[14]
SA22 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[15]
SA23 (MB91F467PA)
“0” に設定
“1” に設定
FSV2[31:16]
⎯
“0” に設定
“1” に設定
書込み保護の許可書込み保護の禁止
備考
無効
（注意事項）フラッシュメモリのセクタ構成の概要については ,「CPU モードにおけるフラッシュアクセス」を参照して
ください。
7. フラッシュメモリの CRC 計算に関する注意事項
フラッシュセキュリティマクロには , フラッシュメモリアドレス空間内に位置するアドレスの 32 ビットのチェックサ
ムを計算する機能があります。この機能の説明は , MB91460 シリーズのハードウェアマニュアルの , 55.5.1「フラッシュ
セキュリティ制御レジスタ」の項にあります。
この他の注意事項は以下です。
CRC 計算は , 内部 RC クロックで動作します。RC クロック周波数を 2 MHz に切り替えて計算時間を短くすることをお
勧めします。しかし , CPU クロック (CLKB) は RC クロックよりも高速である必要があり , そうでない場合は CRC 計算が
正常に開始しない場合があります。
DS07–16615–2
81
MB91460P シリーズ
■ 組込みデータフラッシュ (MB91F467PA)
MB91F467PA は , 64 K バイトのデータフラッシュを内蔵しています。
1. データフラッシュの機能
・ MB91F467PA:
64 K バイト (4 × 16 K バイト＋ 1 × 256 バイトのセキュリティセクタ )
・フラッシュマクロのデータ幅 8 ビット
・同期フラッシュインタフェースおよびフラッシュマクロ
・ 2 アクセスモード ( 直接アクセスおよびコマンドシーケンサアクセス )
・内部シーケンサハードウェアによる読出しアクセス 8/16/32 ビット
・直接アクセスモードでの書込みアクセス 8 ビット , コマンドシーケンサ書込みモードでは 8/16/32 ビット
・書込み / 読出しアクセス用のプログラマブルな待ち状態
・データフラッシュセキュリティ機能 ( 読出しおよび書込み保護 )
・ CRC 計算機能
・割込みおよび DMA 要求 , DMA 停止要求
2. データフラッシュのブロックダイヤグラム
データフラッシュは , フラッシュマクロとインタフェース , コントロール , ステータス , コマンドシーケンサ ,
およびセキュリティロジックから成ります。
MB91460 シリーズでは , データフラッシュは外部バスインタフェースと並列に , X バスに接続されています。
BAAX
WEX
ASX
RDX
WRX0～WRX3
BRQ
MCLKE
MCLKO
MCLKI
SYSCLK
BGRNTX
RDY
CSX0～CSX7
32
データ
フラッシュ
バス
インタ
フェース
82
外部バス
インタ
フェース
DMA 割込みクリア
DMA STOP 要求
DMA 要求
割込み要求
X-bus 32
データフラッシュ
書込みコマンド
シーケンサ
A0～A31
D0～D31
8
8 ダイレクトモード書込みデータ
32 読出しデータ
データフラッシュ
制御/ステータス
レジスタ
8
データ
フラッシュ
マクロ
インタ
フェース
データ
フラッシュ
セキュリティ
8
mask
&
8
データ
フラッシュ
マクロ
RDY
データフラッシュ
DS07–16615–2
MB91460P シリーズ
3. データフラッシュの動作モード
データフラッシュは , 外部バス領域の一番上のアドレス空間に位置しています。デフォルト (RST: ソフトウェアリセッ
ト後 ) では , データフラッシュは無効であり , 読出し / 書込みアクセスを受け付けません。ビット DFCS:FLASHEN (DFCS
はデータフラッシュコントロール / ステータスレジスタ ) を設定することで , データフラッシュを有効にできます。
3.1. 直接アクセスモード :
直接アクセスモードにおけるデータフラッシュアクセスは , 組込みプログラム / データフラッシュ ( メインフラッシュ)
のアクセスと類似しています。書込みまたはプログラム処理をするには , CPU によるフラッシュコマンドシーケンスの書
込みが必要です。コマンドシーケンスは , 組込みプログラム / データフラッシュ ( メインフラッシュ) で使用されるものと
同じです。
・ CPU は , バイト , ハーフワード , またはワード (8/16/32 ビット ) といった長さ単位でデータを読み出しますが , 16 また
は 32 ビット読出し処理は , ハードウェアにより , 2 つまたは 4 つの連続した 8 ビットフラッシュマクロ読出しアクセ
スに分割されます。
・ CPU は , バイト (8 ビット ) 幅単位でデータを書き込みます。
・書込みまたはプログラム処理をするには , CPU によるフラッシュコマンドシーケンスの書込みが必要です。
・フラッシュマクロ自動アルゴリズム ( チップ消去 , セクタ消去 , セクタ消去停止など ) は , 直接アクセスモードでのみ
起動可能です。
・直接アクセスモードは , ソフトウェアリセット (RST) 後のデフォルトモードです。
3.2. コマンドシーケンサモード :
コマンドシーケンサモードでは , データ書込み処理のためのフラッシュマクロ用コマンドシーケンスがハードウェアに
よって生成されます。
・ CPU は , 直接アクセスモードと同様 , バイト , ハーフワード , またはワード (8/16/32 ビット ) といった長さ単位でデー
タを読出します。
・また CPU は , 通常の「store」命令を使用して , バイト , ハーフワード , またはワード (8/16/32 ビット ) といった長さ単位
でデータを書込みます。フラッシュマクロ用コマンドシーケンスは , 内部コマンドシーケンサハードウェアによって生
成されます。16 ビットまたは 32 ビットの書込みに対しては , それぞれ 2 つまたは 4 つのコマンドシーケンスが生成さ
れます。
・コマンドシーケンサ書込み処理の開始後は , データフラッシュインタフェースが待ち状態を発行することはありませ
ん。データフラッシュのプログラミング中 , CPU は動作を継続できます。
・コマンドシーケンサ書込み処理が進行中のとき , CPU が再度データを書き込もうとすると , 2 番目の書込み要求は無視
されます。そのような禁止アクセスが発生した場合 , DFWS:PAERF エラーフラグが設定されます。進行中の書込み
シーケンスが正常に完了したことを示すデータフラッシュ割込みを使用することをお勧めします。
・コマンドシーケンサ書込み処理が進行中のとき , CPU がデータを読み出そうとすると , 0x00 が返され , DFWS:PAERF
エラーフラグが設定されます。
・フラッシュマクロ自動アルゴリズム ( チップ消去 , セクタ消去 , セクタ消去停止など ) は起動できません。
・コマンドシーケンサモードは , ビット DFWC:WE ( データフラッシュ書込み制御レジスタ ) を設定することで許可でき
ます。
・ソフトウェアリセット (RST) 後 , コマンドシーケンサモードは無効になります。
3.3. パラレルプログラミングモード :
・パラレルプログラミングモードは , メインフラッシュメモリと類似した働きをします。外部制御ラインの機能またはタ
イミングの一部に異なる点があります。
・パラレルプログラミングモードでは , データフラッシュ許可ビット (DFCS:FLASHEN) を設定する必要はありません。
・データフラッシュメモリアクセスは , バイト (8 ビット ) 長単位で実行されます。
DS07–16615–2
83
MB91460P シリーズ
4. CPU モードでのデータフラッシュアクセス
4.1. データフラッシュメモリマップ MB91F467PA
データフラッシュマクロのデータ幅は 8 ビットです。外部バス領域の一番上のアドレス空間に位置しています。
ࡄ࡜࡟࡞
ࡊࡠࠣ࡜ࡒࡦࠣ
ࡕ࡯࠼
ࠕ࠼࡟ࠬ
CPU
ࠕ࠼࡟ࠬ
0050 0000 H
ᄖㇱࡃࠬ㗔ၞ
FFFB F000 H
⥄േࠕ࡞ࠧ࡝࠭ࡓ࠳ࡒ࡯ࠕ࠼࡟ࠬ
FFFB FF00 H
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠠࡘ࡝࠹ࠖ࠮ࠢ࠲㧔256 ࡃࠗ࠻㧕
FFFC 0000 H
FFFC 4000 H
FFFC 8000 H
FFFC C000 H
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 0㧔16 K ࡃࠗ࠻㧕
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 1㧔16 K ࡃࠗ࠻㧕
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 2㧔16 K ࡃࠗ࠻㧕
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 3㧔16 K ࡃࠗ࠻㧕
FFFD 0000 H
00 FF00 H
01 0000 H
01 4000 H
01 8000 H
01 C000 H
01 FFFFH
ᄖㇱࡃࠬ㗔ၞ
FFFF FFFFH
（注意事項）ここに記載されているパラレルプログラミングモードのアドレスは , 10:0000h オフセットを含みません。
FA[22:20] = 001 をメインフラッシュのプログラミングで使用する場合と同じように維持して ,
オフセットを設定します。
（注意事項）
「自動アルゴリズム用ダミーアドレス」は , それらがフラッシュマクロの物理アドレスの下位に位置する場合
でも受け付けられます。このアドレス空間には , 自動アルゴリズムの正しいアドレスを適用する必要があり
ます。
“自動プログラムアルゴリズム” 85ページの例を参照してください。しかし, ダミーアドレスを使用してトグ
ルフラグを読み出すことはできません。
4.2. データフラッシュおよび外部バス
データフラッシュが無効である場合 (“ データフラッシュの動作モード ” 83 ページを参照 ), 外部バスのためにすべての
アドレス空間を使用できます。
データフラッシュが有効である場合は , 外部バスのチップ選択領域がデータフラッシュのアドレス範囲と重ならないよ
う注意する必要があります。
チップ選択領域とデータフラッシュアドレスが重複する場合 , 次のシナリオが発生する場合があります。
・書込み処理は , データフラッシュと外部バスに並行して送られます。これは , 特にデータフラッシュが直接モードで書
き込まれていて , CPU がプログラミングのためのコマンドシーケンスを送り出す場合 , 重大な問題を引き起こす場合が
あります (“ 直接アクセスモード :” 83 ページを参照 )。
・読出し処理が予期せぬ結果を返します。
84
DS07–16615–2
MB91460P シリーズ
4.3.CPU モードでのフラッシュアクセスタイミング設定
データフラッシュは , 最大 CLKB = 100 MHz でアクセスできます。タイミングと待ち状態の設定については , “ データフ
ラッシュ制御およびステータスレジスタ ” 88 ページに記載されている , ビット TMG2, TMG1, TMG0 の説明を参照してく
ださい。
データフラッシュは , 外部バス領域のアドレス空間に位置していますが , 外部バスのタイミングとデータフラッシュの
タイミングとの間に依存関係はありません。
4.4. 自動プログラムアルゴリズム
自動プログラムアルゴリズムは , 直接アクセスモードにのみ適用されます。一方 , コマンドシーケンサモードが使用され
ている場合 ,「プログラム」
シーケンスはハードウェアによって生成されます。
データフラッシュはメインフラッシュと同様にコマンドシーケンスに対応しています。
ࠦࡑࡦ࠼
ࠪ࡯ࠤࡦࠬ
╙ 1 ࡃࠬ
ࡃࠬ
ᦠㄟߺࠨࠗࠢ࡞
ᦠㄟߺ
ࠨࠗࠢ࡞ ࠕ࠼࡟ࠬ ࠺࡯࠲
⺒಴ߒ/࡝࠮࠶࠻
1
⺒಴ߒ/࡝࠮࠶࠻
3
ࡊࡠࠣ࡜ࡓ
4
࠴࠶ࡊᶖ෰
6
࠮ࠢ࠲ᶖ෰
6
࠮ࠢ࠲ᶖ෰৻ᤨ஗ᱛ
࠮ࠢ࠲ᶖ෰ౣ㐿
XXX
AA8
AA8
AA8
AA8
F0
AA
AA
AA
AA
╙ 2 ࡃࠬ
ᦠㄟߺࠨࠗࠢ࡞
╙ 3 ࡃࠬ
ᦠㄟߺࠨࠗࠢ࡞
ࠕ࠼࡟ࠬ
࠺࡯࠲
ࠕ࠼࡟ࠬ
࠺࡯࠲
RA
554
554
554
554
RD
55
55
55
55
AA8
AA8
AA8
AA8
F0
A0
80
80
╙ 4 ࡃࠬ
ᦠㄟߺࠨࠗࠢ࡞
RA
PA
AA8
AA8
RD
PD
AA
AA
╙ 5 ࡃࠬ
ᦠㄟߺࠨࠗࠢ࡞
ࠕ࠼࡟ࠬ
࠺࡯࠲
554
554
55
55
╙ 6 ࡃࠬ
ᦠㄟߺࠨࠗࠢ࡞
ࠕ࠼࡟ࠬ ࠺࡯࠲
AA8
SA
10
30
ࠕ࠼࡟ࠬ‫ޟ‬㨄㨄㨄‫ޠ‬
߅ࠃ߮࠺࡯࠲‫ޟ‬B0‫౉ޠ‬ജߦࠃࠆ࠮ࠢ࠲ᶖ෰৻ᤨ஗ᱛ
ࠕ࠼࡟ࠬ‫ޟ‬㨄㨄㨄‫ޠ‬
߅ࠃ߮࠺࡯࠲‫ޟ‬30‫౉ޠ‬ജߦࠃࠆ࠮ࠢ࠲ᶖ෰ౣ㐿
ࡃࠗࡄࠬ
⸳ቯ⸃㒰
3
AA8
AA
554
55
ࡃࠗࡄࠬ
ࡊࡠࠣ࡜ࡓ
⸃㒰
2
XXX
A0
PA
PD
ࡃࠗࡄࠬ
࡝࠮࠶࠻⸃㒰
2
XXX
90
XXX
F0/
00
AA8
20
PA: プログラムアドレス
PD: プログラムデータ。つまりロケーション PA でプログラムされるデータ。
RA: 読出しアドレス
RD: ロケーション RA で読み出されるデータ。
SA: セクタアドレス ( 消去されるセクタを指す )
アドレス「AA8」および「554」は , プログラムされるセクタを指すようにすることをお勧めします。
例えば , セクタ SAS にバイトをプログラムする場合 , 次のシーケンスが使用されます。
アドレス PA=0xFFFBFF83 はセクタ SAS の内部です。
1. write
addr=0xFFFBFAA8
data=0xAA
2. write
addr=0xFFFBF554
data=0x55
3. write
addr=0xFFFBFAA8
data=0xA0
4. write
addr=0xFFFBFF83 =PA
data=PD
（注意事項）ここでは , 書込みシーケンス (1., 2., 3. write) のアドレスは , 「自動アルゴリズム用ダミーアドレス」を指して
います。トグルビットのポーリングのため , プログラムされたセクタ内部を指すアドレスを使用する必要が
あります ( 例えばプログラムされたアドレス (PA) 自体 )。
DS07–16615–2
85
MB91460P シリーズ
4.5. データフラッシュハードウェアシーケンスフラグ ( トグルビット )
直接アクセスモードでは , データフラッシュは下記の表で示すトグルビットを返します。
コマンドシーケンサモードでは , コマンドシーケンサによって自動的に観測されるため , トグルビットを読み出す必要は
ありません。
ステータス
組込みプログラムアルゴリズム
組込み消去アルゴリズム
（消去一時停止セクタ）
進行中
組込み消去アルゴリズム
（消去一時停止不可セクタ）
DQ6
DQ5
DQ4
DQ3
DQ2
~DQ7
トグル
0
0
0
1
0
トグル
0
1
トグル
1
1
0
トグル
1
一時停止不可
0
一時停止可能
1
一時停止不可
0
トグル
0
0
一時停止可能
消去一時停止読出し
（消去一時停止セクタ）
1
1
0
0
消去一時停止読出し
（消去一時停止不可セクタ）
消去一時停止プログラム
（消去一時停止不可セクタ）
組込みプログラムアルゴリズム
組込み消去アルゴリズム
データ
データ
データ
~DQ7
トグル
0
0
0
1
~DQ7
0
トグル
トグル
1
1
0
N/A
0
1
1
N/A
消去一時停止プログラム
消去一時停止モード（消去一時停止不可セクタ）
~DQ7
トグル
1
0
0
N/A
消去一時停止モード
制限時間
超過
DQ7
データデータ
データ
（注意事項）トグルビットのポーリングのため , プログラムされたセクタ内部を指すアドレスを使用する必要があります (
例えばプログラムされたアドレス自体 )。「自動アルゴリズム用ダミーアドレス」は使用しないでください。
86
DS07–16615–2
MB91460P シリーズ
5. データフラッシュレジスタ
データフラッシュは , 下記の制御 / ステータスレジスタを有しています。
DFCS : データフラッシュ制御およびステータスレジスタ
アドレス
07114H
31
RDYI
0
R/W
30
TMG2
1
R/W
29
TMG1
1
R/W
28
TMG0
1
R/W
27
FLASHEN
0
R/W
26
INTE
0
R/W
25
RDYINT
0
R/W0
24
RDY
1
R
18
IDLINTE
0
R/W
17
IDLDMAE
0
R/W
16
WE
0
R/W
10
IDLINT
0
R/W0
9
ST1
0
R
8
ST0
0
R
bit
初期値
属性
DFWC : データフラッシュ書込みコマンドシーケンサ制御レジスタ
アドレス
07115H
23
x
-
22
x
-
21
x
-
20
ERINTE
0
R/W
19
FININTE
0
R/W
bit
初期値
属性
DFWS : データフラッシュ書込みコマンドシーケンサステータスレジスタ
アドレス
07116H
15
PAERF
0
R/W0
14
WIERINT
0
R/W0
13
WERINT
0
R/W0
12
TOERINT
0
R/W0
11
FININT
0
R/W0
bit
初期値
属性
DFSCR0 : データフラッシュセキュリティ制御レジスタ 0
アドレス
07118H
31:24
23:16
1111 1111
R/W, R
1111 1111
R
15:8
7:0
bit
1111 1111
R
1111 1111
R
初期値
属性
15:8
7:0
bit
0000 0000
R, R/W
0000 0000
R, R/W
初期値
属性
DFSCR0[31:0]
DFSCR1 : データフラッシュセキュリティ制御レジスタ 1
アドレス
0711CH
31:24
DFSCR1[31:0]
0 - - - 0001
R, R/W
DS07–16615–2
23:16
0000 0000
R, R/W
87
MB91460P シリーズ
5.1. データフラッシュ制御およびステータスレジスタ
このセクションでは , データフラッシュ制御およびステータスレジスタについて説明します。
DFCS : データフラッシュ制御およびステータスレジスタ
0x07114
アドレス :
31
30
29
28
27
26
25
24
RDYI
TMG2
TMG1
TMG0
FLASHEN
INTE
RDYINT
RDY
0
1
1
1
0
0
0
1
初期値
R/W
R/W
R/W
R/W
R/W
R/W
R/W0
R
属性
RDYI
bit
Ready 反転
0
( デフォルト ) 通常のフラッシュ処理
1
このビットを "1" に設定すると , フラッシュの RDYI 入力が起動します。結果として , フラッシュ
の RDY 出力は "0" となります ( テスト目的にのみ使用 )。このビットには常に 0 を書き込んでくだ
さい
・このビットはソフトウェアリセット (RST) によってクリアされます。
・このビットには常に “0” を書き込んでください。
データフラッシュのタイミング制御
TMG2 TMG1 TMG0
CLKB 周波数
最大
読出し処理ごとの
CLKB サイクル
書込み処理ごとの
CLKB サイクル
0
0
0
6.2 MHz
3
3
0
0
1
16.7 MHz
4
3
0
1
0
33.3 MHz
5
3
0
1
1
50 MHz
6
3
1
0
0
66.6 MHz
8
4
1
0
1
83.3 MHz
9
5
1
1
0
100 MHz
10
6
1
1
1
( デフォルト ) 100 MHz
11
6
・これらのビットは , 読出しおよび書込み処理の待ちサイクル数を制御します。
・ソフトウェアリセット (RST) により , ビットは “111” に設定され , 読出しと書込みができるようになります。
FLASHEN
データフラッシュの許可
0
( デフォルト ) データフラッシュは禁止され , 読出しおよび書込み処理を受け付けません
1
データフラッシュは許可され , データフラッシュのセキュリティ設定に応じて , 読出しおよび書込み
ができます
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
・このビットを設定する前に , 外部バスのチップ選択領域がデータフラッシュのアドレス空間と重なっていないか確認
する必要があります。
88
DS07–16615–2
MB91460P シリーズ
INTE
割込み準備の許可
0
( デフォルト ) RDYINT フラグによる割込みを禁止します。
1
RDYINT フラグによる割込みを許可します。
・このビットがクリアされると , RDYINT フラグが設定されていても割込みは生成されません。
・このビットが設定されていると , RDYINT フラグによる割込みが許可されます。
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
RDYINT
割込み準備フラグ
0
( デフォルト ) このフラッシュマクロは準備状態に入っていません
1
このフラッシュマクロは準備状態に入っています。
・このビットは , フラッシュマクロの RDY ステータスラインの立上りエッジ後に設定されます。
・このビットは , ソフトウェアリセット (RST) または “0” を書き込むことでクリアされます。“1” を書き込んでも影響は何
もありません。
・リードモディファイライト動作は “1” を読み出します。
RDY
フラッシュマクロ準備ステータス
0
書込みまたは消去コマンドが現在実行中であることを示します。この状態の時は , リセットおよび
一時停止コマンドのみを受け付けます
1
( デフォルト ) 書込みまたは消去コマンドが現在実行中でないことを示します。フラッシュにはど
のコマンドも書込み可能です
・このビットは , 特定の応答時間 tBUSY の後の , フラッシュマクロの RDY ステータスを示します。
直接アクセスモードの場合 , tBUSY は , プログラムシーケンスの最後の書込みアクセスから最小で 90 ns です。
書込みシーケンサモードでは , コマンドシーケンサが RDY 信号を確認します。よって RDY のポーリングは必要ありま
せん。
・このビットは読出し専用です。
DS07–16615–2
89
MB91460P シリーズ
5.2. データフラッシュ書込みコマンドシーケンサ制御レジスタ
このセクションでは , データフラッシュシーケンサ制御レジスタについて説明します。
DFWC : データフラッシュ書込みコマンドシーケンサ制御
0x07115
アドレス :
23
22
21
20
19
18
17
16
bit
-
-
-
ERINTE
FININTE
IDLINTE
IDLDMAE
WE
x
x
x
0
0
0
0
0
初期値
-
-
-
R/W
R/W
R/W
R/W
R/W
属性
・bit7 ∼ bit5 には常に “0” を書き込んでください。
ERINTE
エラー割込みの許可
0
( デフォルト ) エラーフラグによる割込みを禁止します
1
エラーフラグによる割込みを許可します
・このビットがクリアされると , エラーフラグ (TOERINT, WERINT および WIERINT) が設定されていても割込みは生成
されません。
・このビットを設定した場合 , いずれかのエラーフラグが設定されると割込みが生成されます。
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
FININTE
完了割込みの許可
0
( デフォルト ) FININT フラグによる割込みを禁止します
1
FININT フラグによる割込みを許可します
・このビットがクリアされると , FININT フラグが設定されていても割込みは生成されません。
・このビットを設定した場合 , FININT フラグが設定されると割込みが生成されます。
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
IDLINTE
アイドル割込みの許可
0
( デフォルト ) IDLINT フラグによる割込みを禁止します
1
IDLINT フラグによる割込みを許可します
・このビットがクリアされると , IDLINT フラグが設定されていても割込みは生成されません。
・このビットを設定した場合 , IDLINT フラグが設定されると割込みが生成されます。
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
IDLDMAE
アイドル DMA の許可
0
( デフォルト ) DMA 転送要求を禁止します
1
IDLINT フラグが設定されている場合 , DMA 転送要求を許可します
・このビットがクリアされると , IDLINT フラグが設定されていても DMA 転送要求は生成されません。
・このビットを設定した場合 , IDLINT フラグが設定されているときに DMA 転送要求が生成されます。
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
90
DS07–16615–2
MB91460P シリーズ
WE
書込みコマンドシーケンサの許可
0
( デフォルト ) 書込みコマンドシーケンサは禁止され , データフラッシュは直接モードで動作しま
す
1
書込みコマンドシーケンサモードを許可します
・このビットはコマンドシーケンサモードを許可します。
・このビットは , ソフトウェアリセット (RST) によりクリアされ , 読出しと書込みができるようになります。
DS07–16615–2
91
MB91460P シリーズ
5.3. データフラッシュ書込みコマンドシーケンサステータスレジスタ
このセクションでは , データフラッシュコマンドシーケンサステータスレジスタについて説明します。
DFWS : データフラッシュ書込みコマンドシーケンサステータス
0x07116
アドレス :
15
14
13
12
11
10
9
8
bit
PAERF
WIERINT
WERINT
TOERINT
FININT
IDLINT
ST1
ST0
0
0
0
0
0
0
0
0
初期値
R/W0
R/W0
R/W0
R/W0
R/W0
R/W0
R
R
属性
コマンドシーケンサステータスフラグは , コマンドシーケンサが有効 (DFWC:WE=1) であるときのみ設定されます。
PAERF
禁止アクセスエラーフラグ
0
( デフォルト ) 禁止アクセスは検出されませんでした
1
禁止アクセスが検出されました
・このフラグは , データフラッシュがコマンドシーケンサによってアクセスされているときに , CPU がデータフラッシュ
領域への読出しまたは書込みを試みた場合に設定されます。
・このフラグは割込みを生成しません。
・このビットは , ソフトウェアリセット (RST) または 0 を書き込むことでクリアされます。1 を書き込んでも影響は何も
ありません。
・リードモディファイライト処理は 1 を読み出します。
WIERINT
書込み未完了エラーフラグ
0
( デフォルト ) コマンドシーケンサ書込み処理が完了しました
1
書込み処理の進行中に , コマンドシーケンサが禁止されました
・このフラグは , コマンドシーケンサが無効 (DFWC:WE=0) に設定され「非待機」状態になったときに設定されます。
・このフラグが 0 の場合でも , 書込み処理が正常に完了したという保証にはなりません。その場合は FININT フラグを使
用します。
・ DFWC:ERINTE が設定されている場合 , このフラグは割込みを生成できます。
・このビットは , ソフトウェアリセット (RST) または 0 を書き込むことでクリアされます。1 を書き込んでも影響は何も
ありません。
・リードモディファイライト処理は 1 を読み出します。
WERINT
書込みエラーフラグ
0
( デフォルト ) 書込みエラーは検出されませんでした
1
書込み処理がエラーを返しました
・このフラグは , 書込みアクセスで次のようなエラーが返されると設定されます。
- 消去が一時停止されている , または書込みが保護されているセクタに書込みを試みた
- フラッシュにビット "0" が設定されているにもかかわらず , ビット "1" の書込みを試みた
・ DFWC:ERINTE が設定されている場合 , このフラグは割込みを生成できます。
・このビットは , ソフトウェアリセット (RST) または 0 を書き込むことでクリアされます。1 を書き込んでも影響は何も
ありません。
・リードモディファイライト処理は 1 を読み出します。
92
DS07–16615–2
MB91460P シリーズ
TOERINT
タイムアウトエラーフラグ
0
( デフォルト ) タイムアウトエラーは検出されませんでした
1
書込み処理がタイムアウトエラーで終了しました
・このフラグは , 書込み処理がタイムアウト状態で終了すると設定されます。
・ DFWC:ERINTE が設定されている場合 , このフラグは割込みを生成できます。
・このビットは , ソフトウェアリセット (RST) または 0 を書き込むことでクリアされます。1 を書き込んでも影響は何も
ありません。
・リードモディファイライト処理は 1 を読み出します。
FININT
コマンドシーケンス完了フラグ
0
( デフォルト ) 書込みコマンドがまだ正常に完了していません
1
書込みコマンドは正常に完了しました
・このフラグは , コマンドシーケンサ書込み処理が正常に完了すると設定されます。
・ DFWC:FININTE が設定されている場合 , このフラグは割込みを生成できます。
・このビットは , ソフトウェアリセット (RST) または 0 を書き込むことでクリアされます。1 を書き込んでも影響は何も
ありません。
・このビットは , IDLINT による DMA 転送が完了した後でもクリアされます。
・リードモディファイライト処理は 1 を読み出します。
IDLINT
コマンドシーケンサ待機フラグ
0
( デフォルト ) コマンドシーケンサが無効または非待機状態になりました
1
コマンドシーケンサが待機状態になりました
・このフラグは , 書込み処理が完了した後 , コマンドシーケンサが有効 (DFWC:WE=1) に設定されるか ,「待機」状態に
なったときに設定されます。
・ DFWC:INTE が設定されている場合 , このフラグは割込みを生成できます。
・ DFWC:IDLDMAE が設定されている場合 , このフラグは DMA 転送要求を生成できます。
・このビットは , ソフトウェアリセット (RST) または 0 を書き込むことでクリアされます。1 を書き込んでも影響は何も
ありません。
・このビットは , DMA 転送が完了した後でもクリアされます。
・リードモディファイライト処理は 1 を読み出します。
ST1
ST0
0
0
( デフォルト ) コマンドシーケンサが無効または待機状態になりました
0
1
コマンドシーケンサが書込みコマンドを送信しています
1
0
コマンドシーケンサはフラッシュプログラムの完了を待っています
1
1
コマンドシーケンサが「非待機」状態で無効なりました
コマンドシーケンサステータスフラグ
・ステータスビット {ST1,ST0} =2’
b11 は , コマンドシーケンサが「非待機」状態で無効となり , フラッシュへの直接アク
セスがまだ許可されていない ( フラッシュシーケンスの完了を待っている ) ことを示します。コマンドシーケンサの禁
止からの最大待ち時間は 11 クロックサイクルです。
DS07–16615–2
93
MB91460P シリーズ
5.4. データフラッシュセキュリティ制御レジスタ 0,1
“ データフラッシュレジスタ ” 102 ページを参照してください。
94
DS07–16615–2
MB91460P シリーズ
6. データフラッシュ割込みおよび DMA アクセス
コマンドシーケンサ書込み処理が進行中のとき , CPU が再度データを書き込もうとすると , 2 番目の書込み要求は無視
されます。よって , 書込みシーケンスが正常に完了したことを示す , データフラッシュ割込みまたは DMA を使用するこ
とをお勧めします。
6.1. データフラッシュ割込みフラグの概要
データフラッシュインタフェースは 6 つの割込みフラグを持ち , 割込み /DMA 要求のための 3 つの出力ラインと特定の
関係があります。
割込みフラグ
・IDLINT
待機フラグ。書込みシーケンス後 , コマンドシーケンサが待機状態になったことを示します。このフラグは ,
DFWC:WE を設定することでコマンドシーケンサが許可された直後にも設定されます。
・RDYINT 準備フラグ。フラッシュマクロが準備状態になったことを示します。
・FININT
完了フラグ。コマンドシーケンサが書込みシーケンスを正常に完了したことを示します。
・TOERINT タイムアウトエラーフラグ。コマンドシーケンサの書込みシーケンスがタイムアウトエラー状態で終了した
ことを示します。
・WERINT 一時停止セクタ書込みエラーフラグ。消去が一時停止されているか書込み保護されていて , 書込み準備が
できていないセクタに対して書込みが要求されたことを示します。
・WIERINT 書込み未完了エラーフラグ。書込みシーケンスの進行中に , コマンドシーケンサが無効 (DFWC:WE = 0) に
なったことを示します。
・PAERF
禁止アクセスエラーフラグ。コマンドシーケンサの書込みが進行しているときに , CPU が読出しまたは書込
みを試みたことを示します。PAERF はステータスフラグであり , 割込みを生成することはできません。
下の図は , 割込みフラグとその許可ビットを示します。
INTE
RDYINT
IDLDMAE
DMA ⷐ᳞
IDLINT
IDLINTE
IDLINT
CPU ߳ߩഀㄟߺⷐ᳞
FININTE
FININT
TOERINT
ERINTE
DMA ஗ᱛⷐ᳞
WERINT
WIERINT
DMA 要求は , 待機フラグのみによって起動され , 別個の許可ビットを有しています (DFWC:IDLDMAE)。
DMA 停止要求は , エラーフラグによって起動されます。
CPU 割込みはすべての割込みフラグによって起動されます。
DS07–16615–2
95
MB91460P シリーズ
7. データフラッシュパラレルプログラミングモード :
（注意事項）現在提供されているパラレルフラッシュプログラマは , データフラッシュのプログラミングに対応していま
せん。ご依頼に応じて , プログラマを更新することが可能です。この章は参考としてお読みください。
7.1. パラレルフラッシュプログラミングモードでのフラッシュ設定
パラレルフラッシュプログラミングモード (MD[2:0]=111):
MB91F467PA
ࡄ࡜࡟࡞
ࡊࡠࠣ࡜ࡒࡦࠣ
ࡕ࡯࠼
ࠕ࠼࡟ࠬ
CPU
ࠕ࠼࡟ࠬ
0050 0000 H
ᄖㇱࡃࠬ㗔ၞ
FFFB F000 H
⥄േࠕ࡞ࠧ࡝࠭ࡓ࠳ࡒ࡯ࠕ࠼࡟ࠬ
FFFB FF00 H
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠠࡘ࡝࠹ࠖ࠮ࠢ࠲㧔256 ࡃࠗ࠻㧕
FFFC 0000 H
FFFC 4000 H
FFFC 8000 H
FFFC C000 H
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 0㧔16 K ࡃࠗ࠻㧕
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 1㧔16 K ࡃࠗ࠻㧕
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 2㧔16 K ࡃࠗ࠻㧕
࠺࡯࠲ࡈ࡜࠶ࠪࡘ࠮ࠢ࠲ 3㧔16 K ࡃࠗ࠻㧕
FFFD 0000 H
00 FF00 H
01 0000 H
01 4000 H
01 8000 H
01 C000 H
01 FFFFH
ᄖㇱࡃࠬ㗔ၞ
FFFF FFFFH
（注意事項）ここに記載されているパラレルプログラミングモードのアドレスは , 10:0000h オフセットを含みません。
FA[22:20] = 001 をメインフラッシュのプログラミングで使用する場合と同じように維持して , オフセットを
設定します。
（注意事項）
「自動アルゴリズム用ダミーアドレス」は , それらがフラッシュマクロの物理アドレスの下位に位置する場合
でも受け付けられます。このアドレス空間には , 自動アルゴリズムの正しいアドレスを適用する必要があり
ます。
“ 自動プログラムアルゴリズム ” 85 ページの例を参照してください。
7.2.CPU からパラレルプログラミングモードへのアドレスマッピング
次の表には , パラレルプログラミングで使う CPU アドレスからデータフラッシュマクロアドレスへの計算式を示して
います。
96
DS07–16615–2
MB91460P シリーズ
7.2.1. アドレスマッピング MB91F467PA
CPU アドレス
(addr)
条件
FFFB:FF00h
∼
FFFC:FFFFh
-
フラッシュ
セクタ
SAS, SA0, SA1, SA2, SA3
(256 バイト + 64 バイト )
FA ( フラッシュアドレス ) 計算式
FA := addr - 0B:0000h
（注意事項）FA の計算結果はパラレルフラッシュプログラミングの 10:0000h オフセットを含みません。
FA[22:20] = 001 をメインフラッシュのプログラミングで使用する場合と同じように維持して , オフセットを
設定します。
DS07–16615–2
97
MB91460P シリーズ
7.3. パラレルプログラミングモードでの端子接続
MD[2:0] 端子を “111” に設定後 , リセットを行うと CPU 機能が停止します。この時 , 汎用ポートに信号のいくつかを直接
リンクさせることで , 外部端子からのフラッシュメモリユニットの直接制御が可能になります。
信号の対応については ,
次の表を参照してください。
このモードでは , データフラッシュメモリは外部端子からスタンドアローンユニットとして見えることになります。
通常 , このモードはパラレルフラッシュプログラマを使用して書込みや消去を行うときに設定します。このモードでは ,
フラッシュメモリの自動アルゴリズムのすべての操作が可能です。
フラッシュマクロとフラッシュメモリ制御信号との対応
MB91F467PA 外部端子
データフラッシュ
マクロ端子
FR-CPU モード
⎯
INITX
⎯
INITX
104
FRSTX
⎯
FRSTX
NMIX
105
⎯
⎯
MD_2
MD_2
96
"1" に設定
⎯
⎯
MD_1
MD_1
95
"1" に設定
⎯
⎯
MD_0
MD_0
94
"1" に設定
RDY
FMCS:RDY ビット
RY/BYX
P19_0
112
FCLK
FCLK
P19_2
114
WEX
WEX
P18_0
118
OEX
OEX
P19_6
117
CEX
CEX
P19_5
116
RAS
MD_3
98
EQIN
MONCLK
97
LTIN
LTIN
P23_0
68
"0" に設定
⎯
TESTX
P19_4
115
"1" に設定
⎯
RDYI
P19_1
113
"0" に設定
FA0
P17_5
125
FA1 ∼ FA8
FA1 ∼ FA8
P06_0 ∼ P06_7
6 ∼ 13
FA9 ∼ FA16
FA9 ∼ FA16
P05_0 ∼ P05_7
14 ∼ 21
FA17 ∼ FA19
P18_1, P18_2, P18_4
119, 120, 121
"0" に設定
FA20,FA21
P18_5, P18_6
122, 123
"10" に設定
DQ0 ∼ DQ7
P01_0 ∼ P01_7
24 - 31
RAS
EQIN
内部制御信号＋インタ
フェース回路による制
御
FA0
備考
クロック入力
内部アドレスバス
⎯
内部アドレスバス
⎯
DI0 ∼ DI7,
DO0 ∼ DO7
98
内部データバス
DS07–16615–2
MB91460P シリーズ
7.4. パラレルプログラミングモードにおけるデータフラッシュへのアクセスまでの待ち時間
電源を入れた後 , または設定初期化要求 (INITX) の終了後 , 内部データフラッシュのセキュリティモジュールはセキュリ
ティ情報を取り込みます。セキュリティベクタの取り込みが終了するまで , パラレルプログラマはフラッシュにアクセス
できません。待ち時間は次のとおりです。
・VDD5/VDD5R 電源投入後の最少待ち時間 : 2.9ms
・INITX 立上り後の最少待ち時間：1.0ms
DS07–16615–2
99
MB91460P シリーズ
8. データフラッシュセキュリティ
8.1. データフラッシュセキュリティ処理
データフラッシュセキュリティは , フラッシュを不正な読出し / 書込みアクセスから保護します。
・保護されたフラッシュへの読出しアクセスには , 通告なしに data=0x00 が返されます。読出しアクセスがデータフラッ
シュセキュリティモジュールによってマスクされたことを示すフラグはありません。
・書込み保護されたセクタへの書込みアクセスはキャンセルされます。
フラッシュマクロはリセット状態になり , セキュリティマクロはセキュリティ情報を再取り込みします。
データフラッシュが再びアクセス可能になるまでには , 最大 600μs かかります。
直接アクセスモードの場合 , トグルビットは変化せず , ビット DFCS:RDY は下位状態に移行しません。
コマンドシーケンサモードでは , フラグ DFWS:WERINT が設定され , 書込み処理が正常に完了しなかったことを示し
ます。
・保護されたセクタで唯一可能な書込み処理は , チップ消去です。
・データフラッシュセキュリティは , 外部端子 FSC_DISABLE = 1 を設定することで禁止できます。
・ INIT 後 , データフラッシュにアクセスできるようになるまでには 3 ms かかります。これは , セキュリティベクタの取
り込みと , 内部信号同期に必要な時間です。この時間は , FSC_DISABLE = 1 の場合にも有効です。
8.2. セキュリティベクタ
2 つの 16 ビットデータフラッシュセキュリティベクタ (DFSV1, DFSV2) は , 256 バイトセキュリティセクタに配置され ,
データフラッシュセキュリティモジュールの保護機能を制御しています。
DFSV1[15:0]: 0xFFFB:FF00
DFSV2[15:0]: 0xFFFB:FF02
ベクタ
アドレス
+0
FFFBFF00H
+1
+2
DFSV1[15:0]
+3
DFSV2[15:0]
ブロック
データフラッシュ
セキュリティ
ベクタ
8.3. セキュリティベクタ DFSV1 (bit 15 ∼ bit 0)
フラッシュセキュリティベクタ DFSV1 の設定によって , 読出し / 書込み保護モードが設定されます。
フラッシュセキュリティベクタ DFSV1 [15:0] のビットの説明
DFSV1[15:3]
DFSV1[2]
書込み
保護レベル
DFSV1[1]
書込み
保護
DFSV1[0]
読出し
保護
すべての
ビットを "0" に
設定
"0" に設定
"0" に設定
“1” に設定
読出し保護 (INTVEC を除くすべてのデバイスモード )
すべての
ビットを "0" に
設定
"0" に設定
“1” に設定
"0" に設定
書込み保護 ( すべてのデバイスモード , 例外なし )
すべての
ビットを "0" に
設定
"0" に設定
“1” に設定
“1” に設定
読出し保護 (INTVEC を除くすべてのデバイスモード )
および
書込み保護 ( すべてのデバイスモード , 例外なし )
すべての
ビットを "0" に
設定
“1” に設定
"0" に設定
“1” に設定
読出し保護 (INTVEC を除くすべてのデバイスモード )
すべての
ビットを "0" に
設定
“1” に設定
“1” に設定
"0" に設定
書込み保護 (INTVEC を除くすべてのデバイスモード )
100
フラッシュセキュリティモード
DS07–16615–2
MB91460P シリーズ
DFSV1[15:3]
DFSV1[2]
書込み
保護レベル
DFSV1[1]
書込み
保護
DFSV1[0]
読出し
保護
すべての
ビットを "0" に
設定
“1” に設定
“1” に設定
“1” に設定
フラッシュセキュリティモード
読出し保護 (INTVEC を除くすべてのデバイスモード )
および
書込み保護 (INTVEC を除くすべてのデバイスモード )
INTVEC モードは内部ベクタ取り込みモードです (MD[2:0] ＝ “000”)
（注意事項）読出し保護が設定されていて , デバイスが INTVEC モードではなく , データフラッシュがコマンドシーケン
サ書込みアクセスによって書き込まれている場合 , フラッシュプログラミングの正常な完了が確認できない
ため , コマンドシーケンサはエラーフラグを設定します。
8.4. セキュリティベクタ DFSV2
フラッシュセキュリティベクタ DFSV2 ビット [15:0] の設定により , データフラッシュセクタの個別の書込み保護が設
定されます。この設定は , 書込み保護ビット DFSV1 [1] が設定されている場合にのみ評価されます。
フラッシュセキュリティベクタ DFSV2[15:0] のビットの説明
DFSV2 ビット
セクタ
書込み保護の許
可
書込み保護の禁
止
DFSV2[0]
SA0
“0” に設定
“1” に設定
DFSV2[1]
SA1
“0” に設定
“1” に設定
DFSV2[2]
SA2
“0” に設定
“1” に設定
DFSV2[3]
SA3
“0” に設定
“1” に設定
DFSV2[7:4]
⎯
⎯
⎯
セクタは使用不可
DFSV2[8]
SAS
“0” に設定
⎯
書込み保護は必須
DFSV2[15:9]
⎯
⎯
⎯
セクタは使用不可
備考
（注意事項）フラッシュセキュリティベクタ DFSV1 と DFSV2 が割当てられているセクタ ( この表の例では , セクタ SAS)
には , 常に書込み保護を設定しなければなりません。この設定がされていないと , セキュリティベクタの設定
が上書きされて , フラッシュコンテンツの読出しや書込みによるデータ操作が可能になってしまいます。
フラッシュメモリのセクタ構成の概要については, “CPU モードでのデータフラッシュアクセス” 84ページを
参照してください。
DS07–16615–2
101
MB91460P シリーズ
8.5. データフラッシュレジスタ
データフラッシュセキュリティモジュールは , データフラッシュのコンテンツから CRC を算出するために使用できま
す。また , 次のレジスタを使用して , セキュリティベクタの再取り込みを強制することも可能です。
8.5.1. DFSCR0 : データフラッシュセキュリティ制御レジスタ 0
アドレス
07118H
S[7:0]
31:24
S[7:0]
CRC[31:24]
1111 1111
W, R
23:16
15:8
7:0
bit
1111 1111
R
初期値
属性
CRC[23:0]
1111 1111
R
1111 1111
R
シーケンスの起動
0xA5 --> 0x5A
フラッシュセキュリティベクタ再取り込みシーケンスの開始 ( 書込みのみ )
0xF0 --> 0x0F
フラッシュメモリ CRC32 チェックサムシーケンスの開始 ( 書込みのみ )
・ DFSCR0[31:24] レジスタに "A5H", "5AH" を連続して書き込むと , "5AH" を書き込んだ直後にフラッシュセキュリティベ
クタ再取り込みシーケンスが開始されます。"A5H" と "5AH" の間に時間制限はありませんが , もし "A5H" が書き込まれ
た後に "5AH" 以外が書き込まれた場合 , 再度 "A5H" を書き込む必要があります。そうしないと , "5AH" が書き込まれて
も , 再取り込みシーケンスは開始されません。
・ DFSCR0[31:24] レジスタに "F0H", "0FH" を連続して書き込むと , "0FH" を書き込んだ直後に CRC32 チェックサムシーケ
ンスが開始されます。"F0H" と "0FH" の間に時間制限はありませんが , もし "F0H" が書き込まれた後に "0FH" 以外が書き
込まれた場合 , 再度 "F0H" を書き込む必要があります。そうしないと , "0FH" が書き込まれても , CRC チェックサムシー
ケンスは開始されません。
・これらのビットは , 外部端子からの INIT 信号 (INITX) またはハードウェアウォッチドッグによってクリアされます。書
込み専用です。
（注意事項）フラッシュセキュリティベクタ再取り込みシーケンスは , 外部 INITX リセットを適用する必要なくセキュリ
ティステータスを更新するためのチップ消去コマンドの後で使用するか, または DFSV1 セキュリティベクタ
のステータス変更後に使用するよう特に意図されています。
（注意事項）CRC 計算は , 内部 RC クロック上で実行されます。計算時間を短縮するため , RC クロックの周波数を 2 MHz
に切り替えることをお勧めします。しかし , CPU クロック (CLKB) は RC クロックよりも速い必要がありま
す。さもないと CRC 計算が正しく開始されません。
CRC[31:0]
CRC チェックサム結果
CRC チェックサム結果 ( 読出しのみ )
・このレジスタは , CRC32 チェックサムシーケンス完了後の CRC 32 チェックサム結果を含んでいます。シーケンスの完
了は DFSCR1.RDY によって示されます。CRC チェックサムは標準計算されます。
CRC32/AAL5 アルゴリズムのポリゴン
x^32+x^26+x^23+x^22+x^16+x^12+x^11+x^10+x^8+x^7+x^5+x^4+x^2+x+1.
・これらのビットは , 外部端子からの INIT 信号 (INITX) またはハードウェアウォッチドッグによって 0xFFFFFFFF に設
定されます。読出し専用です。
102
DS07–16615–2
MB91460P シリーズ
8.5.2. DFSCR1 : データフラッシュセキュリティ制御レジスタ 1
アドレス
0711CH
31:24
SVF_RDY--- --- RDY
0xxx xxx1
R/Wx
23:16
- - - - CSZ[3:0]
0000 0000
R, R/W
15:8
7:0
bit
0000 0000
R/W
初期値
属性
CSA[15:0]
0000 0000
R/W
・ bit 30-25: 予約ビットです。読出し時 , 常に "X" が読み出されます。
・ bit 23-20: 予約ビットです。読出し時 , 常に "0" が読み出されます。
bit 31:
SVF_RDY
セキュリティベクタ取り込み準備 ( フラグ )
0
セキュリティベクタが取り込まれていません。データフラッシュは , 読出し / 書込みアクセスから
保護されています。データフラッシュへの読出し処理には 0x00 が返されます。書込み処理は無視
されます
1
セキュリティベクタが取り込まれました。セキュリティ設定に基づいてデータフラッシュにアク
セスできます
bit 24:
RDY
CRC シーケンス準備 ( フラグ )
0
CRC シーケンスが実行中または開始されていません
1
CRC シーケンスの準備が完了しています (DFSCR0 レジスタのデータが有効 )
bit 19-16:
CSZ[3:0]
CRC サイズマスク
0000
CRC サイズマスクは 256 バイト
0001
CRC サイズマスクは 512 バイト
0010
CRC サイズマスクは 1 K バイト
0011
CRC サイズマスクは 2 K バイト
0100
CRC サイズマスクは 4 K バイト
0101
CRC サイズマスクは 8 K バイト
0110
CRC サイズマスクは 16 K バイト
0111
CRC サイズマスクは 32 K バイト
1000
CRC サイズマスクは 64 K バイト
1001 - 1111
対応していません
・ CSZ3-0 は , CSA15-0 によって与えられたアドレスの OR マスクとして使用されます。アドレス計算については下記を参
照してください。
・これらのビットは , 外部端子からの INIT 信号 (INITX) またはハードウェアウォッチドッグによってクリアされます。
bit 15-0
CSA[15:0]
CRC 計算スタートアドレス
0x00FF
CRC スタートアドレスは 0x0FF00 ( セクタ SAS スタート )
0x0100
CRC スタートアドレスは 0x10000 ( セクタ SA0 スタート )
0x0140
CRC スタートアドレスは 0x14000 ( セクタ SA1 スタート )
（注意事項）上記の値は例です。このレジスタに書き込まれるアドレスは , CPU モードで使用されたマップ済みアドレス
ではなく , フラッシュパラレルプログラミングモードで使用されるようなフラッシュメモリアドレスです。
“CPU からパラレルプログラミングモードへのアドレスマッピング ” 96 ページを参照してください。
・ CSA レジスタは , 256 バイトアドレスに揃えられた CRC スタートアドレスを含みます。CRC チェックサムの計算は ,
データフラッシュメモリアドレス空間に配置されたアドレスに対してのみ可能です。他のアドレスは無効であり , 誤っ
たチェックサムを導く可能性があります。
DS07–16615–2
103
MB91460P シリーズ
8.5.3. CRC スタートアドレスおよび終了アドレスの計算
CSZ3-0 設定は最初にマスク値に変換されます。
CSZ3-0
マスク
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001-1111
0000_0000_0000_0000
0000_0000_0000_0001
0000_0000_0000_0011
0000_0000_0000_0111
0000_0000_0000_1111
0000_0000_0001_1111
0000_0000_0011_1111
0000_0000_0111_1111
0000_0000_1111_1111
同様に続く
・CRC スタートアドレス = CSA[15:0] << 8 + 0x00
・CRC 終了アドレス = (CSA[15:0] または MASK) << 8 + 0xFF
104
DS07–16615–2
MB91460P シリーズ
■ メモリ空間
FR ファミリの論理アドレス空間は 4 G バイト (232 番地 ) あり , CPU はリニアにアクセスします。
・ダイレクトアドレッシング領域
アドレス空間の下記の領域は I/O 用に使用されます。
この領域をダイレクトアドレッシング領域とよびます。命令中で直接オペランドのアドレスを指定できます。
アドレスが可能なダイレクト領域は , アクセスするデータのサイズにより , 以下のように異なります。
バイトデータアクセス：000H ∼ 0FFH
ハーフワードアクセス：000H ∼ 1FFH
ワードデータアクセス：000H ∼ 3FFH
DS07–16615–2
105
MB91460P シリーズ
■ メモリマップ
1. MB91F465PA, MB91F467PA
MB91F465PA
00000000H
00000400H
00001000H
I/O ダイレクトアドレッシング領域
I/O
DMA
フラッシュキャッシュ
（8 K バイト）
フラッシュメモリ制御
0000C000H
ブート ROM
（4 K バイト）
CAN
00030000H
D-RAM
（0 ウェイト、
24 K バイト）
ID-RAM
（16 K バイト）
00034000H
00040000H
外部バス領域
00004000H
00007000H
0000B000H
0000C000H
00024000H
00030000H
外部バス領域
フラッシュメモリ（32 K バイト）
ࣈ࣮ࢺ ROM
㸦4 K ࣂ࢖ࢺ㸧
CAN
D-RAM
㸦0 ࢙࢘࢖ࢺࠊ
48 K ࣂ࢖ࢺ㸧
ID-RAM
㸦32 K ࣂ࢖ࢺ㸧
00150000H
00180000H
እ㒊ࣂࢫ㡿ᇦ
00180000H
外部バス領域
00500000H
外部データバス
00500000H
እ㒊ࣂࢫ㡿ᇦ
FFFBF000H
FFFBFF00H
FFFCFFFFH
FFFFFFFFH
FFFFFFFFH
106
ࣇࣛࢵࢩ࣓ࣗࣔࣜไᚚ
ࣇࣛࢵࢩ࣓ࣗࣔࣜ㸦1088 K ࣂ࢖ࢺ㸧
00150000H
注意事項
ࣇࣛࢵࢩࣗ࢟ࣕࢵࢩࣗ
㸦8 K ࣂ࢖ࢺ㸧
00038000H
フラッシュメモリ（512 K バイト）
00148000H
DMA
00040000H
00080000H
00100000H
I/O
0000D000H
0000D000H
0002A000H
00001000H
I/O ࢲ࢖ࣞࢡࢺ࢔ࢻࣞࢵࢩࣥࢢ㡿ᇦ
00008000H
00008000H
0000B000H
00000400H
00006000H
00006000H
00007000H
00000000H
00002000H
00002000H
00004000H
MB91F467PA
アクセス禁止領域
ὀព஦㡯
ࢹ࣮ࢱࣇࣛࢵࢩࣗ 64 K ࣂ࢖ࢺ + 256 ࣂ࢖ࢺ /
እ㒊ࣂࢫ㡿ᇦ
࢔ࢡࢭࢫ⚗Ṇ㡿ᇦ
DS07–16615–2
MB91460P シリーズ
■ I/O マップ
1. MB91F465PA, MB91F467PA
アドレス
000000H
レジスタ
+0
+1
+2
+3
PDR0 [R/W]
XXXXXXXX
PDR1 [R/W]
XXXXXXXX
PDR2 [R/W]
XXXXXXXX
PDR3 [R/W]
XXXXXXXX
ブロック
T-unit
ポートデータレジスタ
リード / ライト属性
リセット後のレジスタ初期値
レジスタ名 (1 コラムのレジスタが 4n 番地 , 2 コラムが
4n + 1 番地 ...)
最左のレジスタ番地 ( ワードでアクセスした際は , 1 コラム目のレジスタが
データの MSB 側となる。)
（注意事項）レジスタのビット値は , 以下のように初期値を表します。
“ 1 ” ：初期値 “ 1 ”
“ 0 ” ：初期値 “ 0 ”
“ X ” ：初期値 “ 不定 ”
“ - ” ：その位置に物理的にレジスタがない
記述されていないデータアクセス属性によるアクセスは禁止です。
DS07–16615–2
107
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000000H
PDR00 [R/W]
XXXXXXXX
PDR01 [R/W]
XXXXXXXX
予約
予約
000004H
予約
PDR05 [R/W]
XXXXXXXX
PDR06 [R/W]
XXXXXXXX
PDR07 [R/W]
XXXXXXXX
000008H
PDR08 [R/W]
X - - X - -XX
PDR09 [R/W]
- - - - - XXX
PDR10 [R/W]
- - - - X - XX
予約
00000CH
予約
予約
PDR14 [R/W]
XXXXXXXX
PDR15 [R/W]
XXXXXXXX
000010H
PDR16 [R/W]
XXXXXXXX
PDR17 [R/W]
XXXXXXXX
PDR18 [R/W]
- XXX - XXX
PDR19 [R/W]
- XXX - XXX
000014H
PDR20 [R/W]
- XXX - XXX
PDR21 [R/W]
XXXX - XXX
PDR22 [R/W]
XXXXXXXX
PDR23 [R/W]
XXXXXXXX
000018H
PDR24 [R/W]
XXXXXXXX
PDR25 [R/W]
- - - - - - XX
PDR26 [R/W]
XXXXXXXX
PDR27 [R/W]
XXXXXXXX
00001CH
PDR28 [R/W]
- -XXXXX
PDR29 [R/W]
XXXXXXXX
PDR30 [R/W]
XXXXXXXX
予約
000020H
PDR32 [R/W]
X---X---
PDR33 [R/W]
X---X---
PDR34 [R/W]
XXXXXXXX
PDR35 [R/W]
XXXXXXXX
ブロック
R-bus
ポートデータ
レジスタ
000024H
∼
00002CH
予約
000030H
EIRR0 [R/W]
XXXXXXXX
ENIR0 [R/W]
00000000
ELVR0 [R/W]
00000000 00000000
外部割込み
(INT 0 ∼ INT 7)
NMI
000034H
EIRR1 [R/W]
XXXXXXXX
ENIR1 [R/W]
00000000
ELVR1 [R/W]
00000000 00000000
外部割込み
(INT 8 ∼ INT 15)
000038H
DICR [R/W]
-------0
HRCL [R/W]
0 - - 11111
予約
遅延割込み
00003CH
予約
SCR00 [R/W,W]
00000000
SMR00 [R/W,W]
00000000
000044H
ESCR00 [R/W]
00000X00
ECCR00
[R/W,R,W]
-00000XX
000048H
SCR01 [R/W,W]
00000000
SMR01 [R/W,W]
00000000
ESCR01 [R/W]
00000X00
ECCR01
[R/W,R,W]
-00000XX
000040H
00004CH
108
SSR00 [R/W,R]
00001000
RDR00/TDR00 [R/
W]
00000000
LIN-USART 0
予約
SSR01 [R/W,R]
00001000
RDR01/TDR01 [R/
W]
00000000
LIN-USART 1
予約
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
+3
SCR02 [R/W,W]
00000000
SMR02 [R/W,W]
00000000
SSR02 [R/W,R]
00001000
RDR02/TDR02 [R/
W]
00000000
000054H
ESCR02 [R/W]
00000X00
ECCR02
[R/W,R,W]
-00000XX
000058H
SCR03[R/W,W]
00000000
SMR03 [R/W,W]
00000000
00005CH
ESCR03 [R/W]
00000X00
ECCR03
[R/W,R,W]
-00000XX
000060H
SCR04 [R/W,W]
00000000
SMR04 [R/W,W]
00000000
SSR04 [R/W,R]
00001000
RDR04/TDR04 [R/
W]
00000000
000064H
ESCR04 [R/W]
00000X00
ECCR04
[R/W,R,W]
-00000XX
FSR04 [R]
- - - 00000
FCR04 [R/W]
0001 - 000
000068H
SCR05 [R/W,W]
00000000
SMR05 [R/W,W]
00000000
SSR05 [R/W,R]
00001000
RDR05/TDR05 [R/
W]
00000000
00006CH
ESCR05 [R/W]
00000X00
ECCR05
[R/W,R,W]
-00000XX
FSR05 [R]
- - - 00000
FCR05 [R/W]
0001 - 000
000070H
SCR06 [R/W,W]
00000000
SMR06 [R/W,W]
00000000
SSR06 [R/W,R]
00001000
RDR06/TDR06 [R/
W]
00000000
000074H
ESCR06 [R/W]
00000X00
ECCR06
[R/W,R,W]
-00000XX
FSR06 [R]
- - - 00000
FCR06 [R/W]
0001 - 000
000078H
SCR07 [R/W,W]
00000000
SMR07 [R/W,W]
00000000
SSR07 [R/W,R]
00001000
RDR07/TDR07 [R/
W]
00000000
00007CH
ESCR07 [R/W]
00000X00
ECCR07
[R/W,R,W]
-00000XX
FSR07 [R]
- - - 00000
FCR07 [R/W]
0001 - 000
000080H
BGR100 [R/W]
00000000
BGR000 [R/W]
00000000
BGR101 [R/W]
00000000
BGR001 [R/W]
00000000
000084H
BGR102 [R/W]
00000000
BGR002 [R/W]
00000000
BGR103 [R/W]
00000000
BGR003 [R/W]
00000000
000088H
BGR104 [R/W]
00000000
BGR004 [R/W]
00000000
BGR105 [R/W]
00000000
BGR005 [R/W]
00000000
00008CH
BGR106 [R/W]
00000000
BGR006 [R/W]
00000000
BGR107 [R/W]
00000000
BGR007 [R/W]
00000000
000050H
ブロック
LIN-USART 2
予約
SSR03 [R/W,R]
00001000
RDR03/TDR02 [R/
W]
00000000
LIN-USART 3
予約
LIN-USART 4
FIFO 搭載
LIN-USART 5
FIFO 搭載
LIN-USART 6
FIFO 搭載
LIN-USART 7
FIFO 搭載
ボーレート
ジェネレータ
LIN-USART 0 ∼ 7
000090H
∼
0000CCH
DS07–16615–2
予約
109
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
0000D0H
IBCR0 [R/W]
00000000
IBSR0 [R]
00000000
ITBAH0 [R/W]
- - - - - - 00
ITBAL0 [R/W]
00000000
0000D4H
ITMKH0 [R/W]
00 - - - - 11
ITMKL0 [R/W]
11111111
ISMK0 [R/W]
01111111
ISBA0 [R/W]
- 0000000
0000D8H
予約
IDAR0 [R/W]
00000000
ICCR0 [R/W]
- 0011111
予約
0000DCH
IBCR1 [R/W]
00000000
IBSR1 [R]
00000000
ITBAH1 [R/W]
- - - - - - 00
ITBAL1 [R/W]
00000000
0000E0H
ITMKH1 [R/W]
00 - - - - 11
ITMKL1 [R/W]
11111111
ISMK1 [R/W]
01111111
ISBA1 [R/W]
- 0000000
0000E4H
予約
IDAR1 [R/W]
00000000
ICCR1 [R/W]
- 0011111
予約
ブロック
I2C 0
I2C 1
0000E8H
∼
0000FCH
予約
000100H
GCN10 [R/W]
00110010 00010000
予約
GCN20 [R/W]
- - - - 0000
PPG コントロール
0∼3
000104H
GCN11 [R/W]
00110010 00010000
予約
GCN21 [R/W]
- - - - 0000
PPG コントロール
4∼7
000108H
GCN12 [R/W]
00110010 00010000
予約
GCN22 [R/W]
- - - - 0000
PPG コントロール
8 ∼ 11
000110H
PTMR00 [R]
11111111 11111111
000114H
PDUT00 [W]
XXXXXXXX XXXXXXXX
000118H
PTMR01 [R]
11111111 11111111
00011CH
PDUT01 [W]
XXXXXXXX XXXXXXXX
000120H
PTMR02 [R]
11111111 11111111
000124H
PDUT02 [W]
XXXXXXXX XXXXXXXX
000128H
PTMR03 [R]
11111111 11111111
00012CH
PDUT03 [W]
XXXXXXXX XXXXXXXX
000130H
PTMR04 [R]
11111111 11111111
000134H
PDUT04 [W]
XXXXXXXX XXXXXXXX
000138H
PTMR04 [R]
11111111 11111111
00013CH
PDUT05 [W]
XXXXXXXX XXXXXXXX
110
PCSR00 [W]
XXXXXXXX XXXXXXXX
PCNH00 [R/W]
0000000 -
PCNL00 [R/W]
000000 - 0
PCSR01 [W]
XXXXXXXX XXXXXXXX
PCNH01 [R/W]
0000000 -
PCNL01 [R/W]
000000 - 0
PCSR02 [W]
XXXXXXXX XXXXXXXX
PCNH02 [R/W]
0000000 -
PCNL02 [R/W]
000000 - 0
PCSR03 [W]
XXXXXXXX XXXXXXXX
PCNH03 [R/W]
0000000 -
PCNL03 [R/W]
000000 - 0
PCSR04 [W]
XXXXXXXX XXXXXXXX
PCNH04 [R/W]
0000000 -
PCNL04 [R/W]
000000 - 0
PCSR05 [W]
XXXXXXXX XXXXXXXX
PCNH05 [R/W]
0000000 -
PCNL05 [R/W]
000000 - 0
PPG 0
PPG 1
PPG 2
PPG 3
PPG 4
PPG 5
DS07–16615–2
MB91460P シリーズ
アドレス
レジスタ
+0
+1
000140H
PTMR06 [R]
11111111 11111111
000144H
PDUT06 [W]
XXXXXXXX XXXXXXXX
000148H
PTMR07 [R]
11111111 11111111
00014CH
PDUT07 [W]
XXXXXXXX XXXXXXXX
000150H
PTMR08 [R]
11111111 11111111
000154H
PDUT06 [W]
XXXXXXXX XXXXXXXX
000158H
PTMR09 [R]
11111111 11111111
00015CH
PDUT09 [W]
XXXXXXXX XXXXXXXX
000160H
PTMR10 [R]
11111111 11111111
000164H
PDUT10 [W]
XXXXXXXX XXXXXXXX
000168H
PTMR11 [R]
11111111 11111111
00016CH
PDUT11 [W]
XXXXXXXX XXXXXXXX
000170H
P0TMCSRH
[R/W]
- 0000000
+2
+3
PCSR06 [W]
XXXXXXXX XXXXXXXX
PCNH06 [R/W]
0000000 -
PCNL06 [R/W]
000000 - 0
PCSR07 [W]
XXXXXXXX XXXXXXXX
PCNH07 [R/W]
0000000 -
PCNL07 [R/W]
000000 - 0
PCSR08 [W]
XXXXXXXX XXXXXXXX
PCNH08 [R/W]
0000000 -
PCNL08 [R/W]
000000 - 0
PCSR09 [W]
XXXXXXXX XXXXXXXX
PCNH09 [R/W]
0000000 -
PCNL09 [R/W]
000000 - 0
PCSR10 [W]
XXXXXXXX XXXXXXXX
PCNH10 [R/W]
0000000 -
PCNL10 [R/W]
000000 - 0
PCSR11 [W]
XXXXXXXX XXXXXXXX
P0TMCSRL
[R/W]
01000000
PCNH11 [R/W]
0000000 -
PCNL11 [R/W]
000000 - 0
P1TMCSRH
[R/W]
- 0000000
P1TMCSRL
[R/W]
01000000
000174H
P0TMRLR [W]
XXXXXXXX XXXXXXXX
P0TMR [R]
XXXXXXXX XXXXXXXX
000178H
P1TMRLR [W]
XXXXXXXX XXXXXXXX
P1TMR [R]
XXXXXXXX XXXXXXXX
00017CH
000180H
PPG 6
PPG 7
PPG 8
PPG 9
PPG 10
PPG 11
パルス
周波数モジュレータ
予約
予約
ICS01 [R/W]
00000000
予約
ICS23 [R/W]
00000000
000184H
IPCP0 [R]
XXXXXXXX XXXXXXXX
IPCP1 [R]
XXXXXXXX XXXXXXXX
000188H
IPCP2 [R]
XXXXXXXX XXXXXXXX
IPCP3 [R]
XXXXXXXX XXXXXXXX
00018CH
OCS01 [R/W]
- - - 0 - - 00 0000 - - 00
OCS23 [R/W]
- - - 0 - - 00 0000 - - 00
000190H
OCCP0 [R/W]
XXXXXXXX XXXXXXXX
OCCP1 [R/W]
XXXXXXXX XXXXXXXX
000194H
OCCP2 [R/W]
XXXXXXXX XXXXXXXX
OCCP3 [R/W]
XXXXXXXX XXXXXXXX
DS07–16615–2
ブロック
インプット
キャプチャ
0∼3
アウトプット
コンペア
0∼3
111
MB91460P シリーズ
アドレス
レジスタ
+0
+1
000198H
SGCRH [R/W]
0000 - - 00
SGCRL [R/W]
- - 0 - - 000
00019CH
SGAR [R/W]
00000000
0001A0H
+2
+3
SGFR [R/W, R]
XXXXXXXX XXXXXXXX
SGTR [R/W]
XXXXXXXX
予約
ADERH [R/W]
00000000 00000000
SGDR [R/W]
XXXXXXXX
ADCS1 [R/W]
00000000
ADCS0 [R/W]
00000000
ADCR1 [R]
000000XX
ADCR0 [R]
XXXXXXXX
0001A8H
ADCT1 [R/W]
00010000
ADCT0 [R/W]
00101100
ADSCH [R/W]
- - - 00000
ADECH [R/W]
- - - 00000
0001B0H
TMRLRC0 [W]
XXXXXXXX XXXXXXXX
予約
0001B8H
TMRLRC1 [W]
XXXXXXXX XXXXXXXX
0001BCH
予約
0001C0H
TMRLRC2 [W]
XXXXXXXX XXXXXXXX
0001C4H
予約
0001C8H
TMRLRC3 [W]
XXXXXXXX XXXXXXXX
0001CCH
予約
0001D0H
TMRLRC4 [W]
XXXXXXXX XXXXXXXX
0001D4H
予約
0001D8H
TMRLRC5 [W]
XXXXXXXX XXXXXXXX
0001DCH
予約
0001E0H
TMRLRC6 [W]
XXXXXXXX XXXXXXXX
112
A/D
コンバータ 0
予約
0001B4H
0001E4H
サウンド
ジェネレータ
ADERL [R/W]
00000000 00000000
0001A4
0001ACH
ブロック
予約
TMRC0 [R]
XXXXXXXX XXXXXXXX
TMCSRCH0
[R/W]
- - - 00000
TMCSRCL0
[R/W]
0 - 000000
リロードタイマ 0
(PPG 0-1)
TMRC1 [R]
XXXXXXXX XXXXXXXX
TMCSRCH1
[R/W]
- - - 00000
TMCSRCL1
[R/W]
0 - 000000
リロードタイマ 1
(PPG 2-3)
TMRC2 [R]
XXXXXXXX XXXXXXXX
TMCSRCH2
[R/W]
- - - 00000
TMCSRCL2
[R/W]
0 - 000000
リロードタイマ 2
(PPG 4-5)
TMRC3 [R]
XXXXXXXX XXXXXXXX
TMCSRCH3
[R/W]
- - - 00000
TMCSRCL3
[R/W]
0 - 000000
リロードタイマ 3
(PPG 6-7)
TMRC4 [R]
XXXXXXXX XXXXXXXX
TMCSRCH4
[R/W]
- - - 00000
TMCSRL4
[R/W]
0 - 000000
リロードタイマ 4
(PPG 8 ∼ 9)
TMRC5 [R]
XXXXXXXX XXXXXXXX
TMCSRCH5
[R/W]
- - - 00000
TMCSRL5
[R/W]
0 - 000000
リロードタイマ 5
(PPG10 ∼ 11)
TMRC6 [R]
XXXXXXXX XXXXXXXX
TMCSRCH6
[R/W]
- - - 00000
TMCSRL6
[R/W]
0 - 000000
リロードタイマ 6
(PPG 8 ∼ 9)
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
TMRLR7 [W]
XXXXXXXX XXXXXXXX
0001E8H
+3
ブロック
TMRC7 [R]
XXXXXXXX XXXXXXXX
0001ECH
予約
0001F0H
TCDT0 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS0 [R/W]
00000000
フリーランタイマ 0
(ICU 0 ∼ 1)
0001F4H
TCDT1 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS1 [R/W]
00000000
フリーランタイマ 1
(OCU 2 ∼ 3)
0001F8H
TCDT2 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS2 [R/W]
00000000
フリーランタイマ 2
(OCU 0 ∼ 1)
0001FCH
TCDT3 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS3 [R/W]
00000000
フリーランタイマ 3
(OCU 2 ∼ 3)
000200H
DMACA0 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
000204H
DMACB0 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000208H
DMACA1 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
00020CH
DMACB1 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000210H
DMACA2 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
000214H
DMACB2 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000218H
DMACA3 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
00021CH
DMACB3 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
000220H
DMACA4 [R/W]
00000000 0000XXXX XXXXXXXX XXXXXXXX
000224H
DMACB4 [R/W]
00000000 00000000 XXXXXXXX XXXXXXXX
TMCSRCL7
[R/W]
0 - 000000
リロードタイマ 7
(PPG 14 ∼ 15)
TMCSRCH7
[R/W]
- - - 00000
DMAC
000228H
∼
00023CH
000240H
予約
DMACR [R/W]
00 - - 0000
予約
000244H
∼
00027CH
DS07–16615–2
予約
113
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
SCR08 [R/W,W]
00000000
SMR08 [R/W,W]
00000000
SSR08 [R/W,R]
00001000
RDR08/TDR08 [R/
W]
00000000
000284H
ESCR08 [R/W]
00000X00
ECCR08
[R/W,R,W]
-00000XX
000288H
SCR09 [R/W,W]
00000000
SMR09 [R/W,W]
00000000
00028CH
ESCR09 [R/W]
00000X00
ECCR09
[R/W,R,W]
-00000XX
000290H
SCR10 [R/W,W]
00000000
SMR10 [R/W,W]
00000000
000294H
ESCR10 [R/W]
00000X00
ECCR10
[R/W,R,W]
-00000XX
000298H
SCR11 [R/W,W]
00000000
SMR11 [R/W,W]
00000000
ESCR11 [R/W]
00000X00
ECCR11
[R/W,R,W]
-00000XX
000280H
00029CH
ブロック
LIN-USART 8
予約
SSR09 [R/W,R]
00001000
RDR09/TDR09 [R/
W]
00000000
LIN-USART 9
予約
SSR10 [R/W,R]
00001000
RDR10/TDR10 [R/
W]
00000000
LIN-USART 10
予約
SSR11 [R/W,R]
00001000
RDR11/TDR11 [R/
W]
00000000
LIN-USART 11
予約
0002A0H
∼
0002BCH
予約
0002C0H
BGR108 [R/W]
00000000
BGR008 [R/W]
00000000
BGR109 [R/W]
00000000
BGR009 [R/W]
00000000
0002C4H
BGR110 [R/W]
00000000
BGR010 [R/W]
00000000
BGR111 [R/W]
00000000
BGR011 [R/W]
00000000
予約
ICS67 [R/W]
00000000
ボーレート
ジェネレータ
LIN-USART
8 ∼ 11
0002C8H
∼
0002CCH
0002D0H
予約
予約
ICS45 [R/W]
00000000
0002D4H
IPCP4 [R]
XXXXXXXX XXXXXXXX
IPCP5 [R]
XXXXXXXX XXXXXXXX
0002D8H
IPCP6 [R]
XXXXXXXX XXXXXXXX
IPCP7 [R]
XXXXXXXX XXXXXXXX
0002DCH
OCS45 [R/W]
- - -0 - -00 0000 - -00
OCS67 [R/W]
- - -0 - -00 0000 - -00
0002E0H
OCCP4 [R/W]
XXXXXXXX XXXXXXXX
OCCP5 [R/W]
XXXXXXXX XXXXXXXX
0002E4H
OCCP6 [R/W]
XXXXXXXX XXXXXXXX
OCCP7 [R/W]
XXXXXXXX XXXXXXXX
114
インプット
キャプチャ
4∼7
アウトプット
コンペア
4∼7
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
+3
ブロック
0002E8H
∼
0002ECH
予約
0002F0H
TCDT4 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS4 [R/W]
00000000
フリーランタイマ 4
(ICU 4 ∼ 5)
0002F4H
TCDT5 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS5 [R/W]
00000000
フリーランタイマ 5
(ICU 6 ∼ 7)
0002F8H
TCDT6 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS6 [R/W]
00000000
フリーランタイマ 6
(OCU 4 ∼ 5)
0002FCH
TCDT7 [R/W]
XXXXXXXX XXXXXXXX
予約
TCCS7 [R/W]
00000000
フリーランタイマ 7
(OCU 6 ∼ 7)
000300H
UDRC1 [W]
00000000
UDRC0 [W]
00000000
UDCR1 [R]
00000000
UDCR0 [R]
00000000
000304H
UDCCH0 [R/W]
00000000
UDCCL0 [R/W]
00000000
予約
UDCS0 [R/W]
00000000
000308H
UDCCH1 [R/W]
00000000
UDCCL1 [R/W]
00000000
予約
UDCS1 [R/W]
00000000
00030CH
アップダウン
カウンタ
0∼1
予約
000310H
UDRC3 [W]
00000000
UDRC2 [W]
00000000
UDCR3 [R]
00000000
UDCR2 [R]
00000000
000314H
UDCCH2 [R/W]
00000000
UDCCL2 [R/W]
00000000
予約
UDCS2 [R/W]
00000000
000318H
UDCCH3 [R/W]
00000000
UDCCL3 [R/W]
00000000
予約
UDCS3 [R/W]
00000000
予約
GCN23 [R/W]
- - - - 0000
00031CH
000320H
アップダウン
カウンタ
2∼3
予約
GCN13 [R/W]
00110010 00010000
PPG コントロール
12 ∼ 15
000324H
∼
00032CH
予約
000330H
PTMR12 [R]
11111111 11111111
000334H
PDUT12 [W]
XXXXXXXX XXXXXXXX
000338H
PTMR13 [R]
11111111 11111111
00033CH
PDUT13 [W]
XXXXXXXX XXXXXXXX
000340H
PTMR14 [R]
11111111 11111111
000344H
PDUT14 [W]
XXXXXXXX XXXXXXXX
DS07–16615–2
PCSR12 [W]
XXXXXXXX XXXXXXXX
PCNH12 [R/W]
0000000 -
PCNL12 [R/W]
000000 - 0
PCSR13 [W]
XXXXXXXX XXXXXXXX
PCNH13 [R/W]
0000000 -
PCNL13 [R/W]
000000 - 0
PCSR14 [W]
XXXXXXXX XXXXXXXX
PCNH14 [R/W]
0000000 -
PCNL14 [R/W]
000000 - 0
PPG 12
PPG 13
PPG 14
115
MB91460P シリーズ
アドレス
レジスタ
+0
+1
000348H
PTMR15 [R]
11111111 11111111
00034CH
PDUT15 [W]
XXXXXXXX XXXXXXXX
+2
+3
PCSR15 [W]
XXXXXXXX XXXXXXXX
PCNH15 [R/W]
0000000 -
PCNL15 [R/W]
000000 - 0
000368H
IBCR2 [R/W]
00000000
IBSR2 [R]
00000000
ITBAH2 [R/W]
- - - - - - 00
ITBAL2 [R/W]
00000000
00036CH
ITMKH2 [R/W]
00 - - - - 11
ITMKL2 [R/W]
11111111
ISMK2 [R/W]
01111111
ISBA2 [R/W]
- 0000000
000370H
予約
IDAR2 [R/W]
00000000
ICCR2 [R/W]
- 0011111
予約
000374H
IBCR3 [R/W]
00000000
IBSR3 [R]
00000000
ITBAH3 [R/W]
- - - - - - 00
ITBAL3 [R/W]
00000000
000378H
ITMKH3 [R/W]
00 - - - - 11
ITMKL3 [R/W]
11111111
ISMK3 [R/W]
01111111
ISBA3 [R/W]
- 0000000
00037CH
予約
IDAR3 [R/W]
00000000
ICCR3 [R/W]
- 0011111
予約
ブロック
PPG 15
I2C 2
I2C 3
000380H
∼
00038CH
000390H
予約
ROMS [R]
11111111 01000011
予約
ROM 選択レジスタ
000394H
∼
0003ECH
予約
0003F0H
BSD0 [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F4H
BSD1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F8H
BSDC [W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003FCH
BSRR [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ビットサーチ
モジュール
000400H
∼
00043CH
116
予約
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
+3
000440H
ICR00 [R/W]
---11111
ICR01 [R/W]
---11111
ICR02 [R/W]
---11111
ICR03 [R/W]
---11111
000444H
ICR01 [R/W]
---11111
ICR05 [R/W]
---11111
ICR06 [R/W]
---11111
ICR07 [R/W]
---11111
000448H
ICR08 [R/W]
---11111
ICR09 [R/W]
---11111
ICR10 [R/W]
---11111
ICR11 [R/W]
---11111
00044CH
ICR12 [R/W]
---11111
ICR13 [R/W]
---11111
ICR14 [R/W]
---11111
ICR15 [R/W]
---11111
000450H
ICR16 [R/W]
---11111
ICR17 [R/W]
---11111
ICR18 [R/W]
---11111
ICR19 [R/W]
---11111
000454H
ICR20 [R/W]
---11111
ICR21 [R/W]
---11111
ICR22 [R/W]
---11111
ICR23 [R/W]
---11111
000458H
ICR24 [R/W]
---11111
ICR25 [R/W]
---11111
ICR26 [R/W]
---11111
ICR27 [R/W]
---11111
00045CH
ICR28 [R/W]
---11111
ICR29 [R/W]
---11111
ICR30 [R/W]
---11111
ICR31 [R/W]
---11111
000460H
ICR32 [R/W]
---11111
ICR33 [R/W]
---11111
ICR34 [R/W]
---11111
ICR35 [R/W]
---11111
000464H
ICR36 [R/W]
---11111
ICR37 [R/W]
---11111
ICR38 [R/W]
---11111
ICR39 [R/W]
---11111
000468H
ICR40 [R/W]
---11111
ICR41 [R/W]
---11111
ICR42 [R/W]
---11111
ICR43 [R/W]
---11111
00046CH
ICR44 [R/W]
---11111
ICR45 [R/W]
---11111
ICR46 [R/W]
---11111
ICR47 [R/W]
---11111
000470H
ICR48 [R/W]
---11111
ICR49 [R/W]
---11111
ICR50 [R/W]
---11111
ICR51 [R/W]
---11111
000474H
ICR52 [R/W]
---11111
ICR53 [R/W]
---11111
ICR54 [R/W]
---11111
ICR55 [R/W]
---11111
000478H
ICR56 [R/W]
---11111
ICR57 [R/W]
---11111
ICR58 [R/W]
---11111
ICR59 [R/W]
---11111
00047CH
ICR60 [R/W]
---11111
ICR61 [R/W]
---11111
ICR62 [R/W]
---11111
ICR63 [R/W]
---11111
000480H
RSRR [R/W]
10000000
STCR [R/W]
00110011
TBCR [R/W]
00XXX 00
CTBR [W]
XXXXXXXX
000484H
CLKR [R/W]
---- 0000
WPR [W]
XXXXXXXX
DIVR0 [R/W]
00000011
DIVR1 [R/W]
00000000
00048CH
PLLDIVM [R/W]
- - - 00000
PLLDIVN [R/W]
- - - 00000
PLLDIVG [R/W]
- - - 00000
PLLDIVG [W]
00000000
000490H
PLLCTRL [R/W]
- - - - 0000
000494H
OSCC1 [R/W]
- - - - - 010
000488H
予約
DS07–16615–2
割込み
制御部
クロック
コントロール
予約
予約
OSCS1 [R/W]
00001111
ブロック
OSCC2 [R/W]
- - - - - 010
OSCS2 [R/W]
00001111
PLL クロック
ギア部
メイン / サブ
発振
コントロール
117
MB91460P シリーズ
アドレス
000498H
00049CH
0004A0H
レジスタ
+0
+1
PORTEN [R/W]
- - - - - 000
予約
+2
WTCER [R/W]
- - - - - - 00
ポート入力
許可コントロール /
PortMux 制御
予約
PortMux 制御 2
(MB91F467PA)
WTCR [R/W]
00000000 000 00 0
WTBR [R/W]
- - - XXXXX XXXXXXXX XXXXXXXX
0004A4H
予約
0004A8H
WTHR [R/W]
- - - 00000
WTMR [R/W]
- - 000000
WTSR [R/W]
- - 000000
予約
0004ACH
CSVTR [R/W]
- - - 00010
CSVCR [R/W]
00011100
CSCFG [R/W]
0X000000
CMCFG [R/W]
00000000
0004B0H
CUCR [R/W]
- - - - - - - - - - - 0 - - 00
CUTD [R/W]
10000000 00000000
0004B4H
CUTR1 [R]
- - - - - - - - 00000000
CUTR2 [R]
00000000 00000000
0004B8H
CMPR [R/W]
- - 000010 11111101
0004BCH
CMT1 [R/W]
00000000 1 - - - 0000
ブロック
PPMUX [R/W] *1
00000000 00000000
PPMUX2 [R/W] *2
- - 00 0000 - - - - - - - 予約
+3
予約
CMCR [R/W]
- 001 - - 00
CMT2 [R/W]
- - 000000 - - 000000
リアルタイム
クロック
( ウォッチタイマ )
クロック
スーパバイザ /
セレクタ /
モニタ
サブ発振の校正部
クロック
モジュレータ
0004C0H
CANPRE [R/W]
0 - - - 0000
CANCKD [R/W]
- - - - 0000 *3
予約
予約
CAN クロックコント
ロール
0004C4H
LVSEL [R/W]
00000111
LVDET [R/W]
0000 0 - 00
HWWDE [R/W]
- - - - - - 00
HWWD [R/W,W]
00011000
低電圧検出 /
ハードウェア
ウォッチドッグ
0004C8H
OSCRH [R/W]
000 - - 001
OSCRL [R/W]
- - - - - 000
WPCRH [R/W]
00 - - - 000
WPCRL [R/W]
- - - - - - 00
メイン / サブ
発振安定タイマ
REGSEL [R/W]
- - 000110
REGCTR [R/W]
- - - 0 - - 00
メイン発振スタンバ
イコントロール
メイン / サブレギュ
レータ
コントロール
0004CCH
OSCCR [R/W]
- - - - - - 00
予約
000500H
GCN14 [R/W]
00110010 00010000
予約
GCN24 [R/W]
- - - - 0000
PPG コントロール
16 ∼ 19
000504H
GCN15 [R/W]
00110010 00010000
予約
GCN25 [R/W]
- - - - 0000
PPG コントロール
20 ∼ 23
000508H
GCN16 [R/W]
00110010 00010000
予約
GCN26 [R/W]
- - - - 0000
PPG コントロール
24 ∼ 27
00050CH
GCN17 [R/W]
00110010 00010000
予約
GCN27 [R/W]
- - - - 0000
PPG コントロール
28 ∼ 31
118
DS07–16615–2
MB91460P シリーズ
アドレス
レジスタ
+0
+1
000510H
PTMR16 [R]
11111111 11111111
000514H
PDUT16 [W]
XXXXXXXX XXXXXXXX
000518H
PTMR17 [R]
11111111 11111111
00051CH
PDUT17 [W]
XXXXXXXX XXXXXXXX
000520H
PTMR18 [R]
11111111 11111111
000524H
PDUT18 [W]
XXXXXXXX XXXXXXXX
000528H
PTMR19 [R]
11111111 11111111
00052CH
PDUT19 [W]
XXXXXXXX XXXXXXXX
000530H
PTMR20 [R]
11111111 11111111
000534H
PDUT20 [W]
XXXXXXXX XXXXXXXX
000538H
PTMR21 [R]
11111111 11111111
00053CH
PDUT21 [W]
XXXXXXXX XXXXXXXX
000540H
PTMR22 [R]
11111111 11111111
000544H
PDUT22 [W]
XXXXXXXX XXXXXXXX
000548H
PTMR23 [R]
11111111 11111111
00054CH
PDUT23 [W]
XXXXXXXX XXXXXXXX
000550H
PTMR24 [R]
11111111 11111111
000554H
PDUT24 [W]
XXXXXXXX XXXXXXXX
000558H
PTMR25 [R]
11111111 11111111
00055CH
PDUT25 [W]
XXXXXXXX XXXXXXXX
000560H
PTMR26 [R]
11111111 11111111
000564H
PDUT26 [W]
XXXXXXXX XXXXXXXX
DS07–16615–2
+2
+3
PCSR16 [W]
XXXXXXXX XXXXXXXX
PCNH16 [R/W]
0000000 -
PCNL16 [R/W]
000000 - 0
PCSR17 [W]
XXXXXXXX XXXXXXXX
PCNH17 [R/W]
0000000 -
PCNL17 [R/W]
000000 - 0
PCSR18 [W]
XXXXXXXX XXXXXXXX
PCNH18 [R/W]
0000000 -
PCNL18 [R/W]
000000 - 0
PCSR19 [W]
XXXXXXXX XXXXXXXX
PCNH19 [R/W]
0000000 -
PCNL19 [R/W]
000000 - 0
PCSR20 [W]
XXXXXXXX XXXXXXXX
PCNH20 [R/W]
0000000 -
PCNL20 [R/W]
000000 - 0
PCSR21 [W]
XXXXXXXX XXXXXXXX
PCNH21 [R/W]
0000000 -
PCNL21 [R/W]
000000 - 0
PCSR22 [W]
XXXXXXXX XXXXXXXX
PCNH22 [R/W]
0000000 -
PCNL22 [R/W]
000000 - 0
PCSR23 [W]
XXXXXXXX XXXXXXXX
PCNH23 [R/W]
0000000 -
PCNL23 [R/W]
000000 - 0
PCSR24 [W]
XXXXXXXX XXXXXXXX
PCNH24 [R/W]
0000000 -
PCNL24 [R/W]
000000 - 0
PCSR25 [W]
XXXXXXXX XXXXXXXX
PCNH25 [R/W]
0000000 -
PCNL25 [R/W]
000000 - 0
PCSR26 [W]
XXXXXXXX XXXXXXXX
PCNH26 [R/W]
0000000 -
PCNL26 [R/W]
000000 - 0
ブロック
PPG 16
PPG 17
PPG 18
PPG 19
PPG 20
PPG 21
PPG 22
PPG 23
PPG 24
PPG 25
PPG 26
119
MB91460P シリーズ
アドレス
レジスタ
+0
+1
000568H
PTMR27 [R]
11111111 11111111
00056CH
PDUT27 [W]
XXXXXXXX XXXXXXXX
000570H
PTMR28 [R]
11111111 11111111
000574H
PDUT28 [W]
XXXXXXXX XXXXXXXX
000578H
PTMR29 [R]
11111111 11111111
00057CH
PDUT29 [W]
XXXXXXXX XXXXXXXX
000580H
PTMR30 [R]
11111111 11111111
000584H
PDUT30 [W]
XXXXXXXX XXXXXXXX
000588H
PTMR31 [R]
11111111 11111111
00058CH
PDUT31 [W]
XXXXXXXX XXXXXXXX
000590H
TMRLR8 [W]
XXXXXXXX XXXXXXXX
000594H
予約
000598H
TMRLR9 [W]
XXXXXXXX XXXXXXXX
00059CH
予約
0005A0H
TMRLR10 [W]
XXXXXXXX XXXXXXXX
0005A4H
予約
0005A8H
TMRLR11 [W]
XXXXXXXX XXXXXXXX
0005ACH
予約
0005B0H
TMRLR12 [W]
XXXXXXXX XXXXXXXX
0005B4H
120
予約
+2
+3
PCSR27 [W]
XXXXXXXX XXXXXXXX
PCNH27 [R/W]
0000000 -
PCNL27 [R/W]
000000 - 0
PCSR28 [W]
XXXXXXXX XXXXXXXX
PCNH28 [R/W]
0000000 -
PCNL28 [R/W]
000000 - 0
PCSR29 [W]
XXXXXXXX XXXXXXXX
PCNH29 [R/W]
0000000 -
PCNL29 [R/W]
000000 - 0
PCSR30 [W]
XXXXXXXX XXXXXXXX
PCNH30 [R/W]
0000000 -
PCNL30 [R/W]
000000 - 0
PCSR31 [W]
XXXXXXXX XXXXXXXX
PCNH31 [R/W]
0000000 -
PCNL31 [R/W]
000000 - 0
ブロック
PPG 27
PPG 28
PPG 29
PPG 30
PPG 31
TMR8 [R]
XXXXXXXX XXXXXXXX
TMCSRH8
[R/W]
- - 000000
TMCSRL8
[R/W]
0 - 000000
リロードタイマ 8
(PPG 16 ∼ 19)
TMR9 [R]
XXXXXXXX XXXXXXXX
TMCSRH9
[R/W]
- - 000000
TMCSRL9
[R/W]
0 - 000000
リロードタイマ 9
(PPG 16 ∼ 19)
TMR10 [R]
XXXXXXXX XXXXXXXX
TMCSRH10
[R/W]
- - 000000
TMCSRL10
[R/W]
0 - 000000
リロードタイマ 10
(PPG 20 ∼ 23)
TMR11 [R]
XXXXXXXX XXXXXXXX
TMCSRH11
[R/W]
- - 000000
TMCSRL11
[R/W]
0 - 000000
リロードタイマ 11
(PPG 20 ∼ 23)
TMR12 [R]
XXXXXXXX XXXXXXXX
TMCSRH12
[R/W]
- - 000000
TMCSRL12
[R/W]
0 - 000000
リロードタイマ 12
(PPG 24 ∼ 27)
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
TMRLR13 [W]
XXXXXXXX XXXXXXXX
0005B8H
予約
0005C0H
TMRLR14 [W]
XXXXXXXX XXXXXXXX
予約
0005C8H
TMRLR15 [W]
XXXXXXXX XXXXXXXX
0005CCH
TMCSRL13
[R/W]
0 - 000000
リロードタイマ 13
(PPG 24 ∼ 27)
TMR14 [R]
XXXXXXXX XXXXXXXX
TMCSRH14
[R/W]
- - 000000
0005C4H
ブロック
TMR13 [R]
XXXXXXXX XXXXXXXX
TMCSRH13
[R/W]
- - 000000
0005BCH
+3
TMCSRL14
[R/W]
0 - 000000
リロードタイマ 14
(PPG 28 ∼ 31)
TMR15 [R]
XXXXXXXX XXXXXXXX
TMCSRH15
[R/W]
- - 000000
予約
TMCSRL15
[R/W]
0 - 000000
リロードタイマ 15
(PPG 28 ∼ 31)
0005D0H
TMR89 [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
リロードタイマ 8 + 9
0005D4H
TMR1011 [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
リロードタイマ
10 + 11
0005D8H
TMR1213 [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
リロードタイマ
12 + 13
0005DCH
TMR1415 [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
リロードタイマ
14 + 15
AD1ERH [R/W]
00000000 00000000
0005E0H
AD1ERL [R/W]
00000000 00000000
0005E4H
AD1CS1 [R/W]
00000000
AD1CS0 [R/W]
00000000
AD1CR1 [R]
000000XX
AD1CR0 [R]
XXXXXXXX
0005E8H
AD1CT1 [R/W]
00010000
AD1CT0 [R/W]
00101100
AD1SCH
[R/W]
- - - 00000
AD1ECH
[R/W]
- - - 00000
A/D コンバータ 1 *4
(MB91F467PA)
0005ECH
∼
00063FH
DS07–16615–2
予約
121
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000640H
ASR0 [R/W]
00000000 00000000
ACR0 [R/W]
1111**00 00100000 *5
000644H
ASR1 [R/W]
XXXXXXXX XXXXXXXX
ACR1 [R/W]
XXXXXXXX XXXXXXXX
000648H
ASR2 [R/W]
XXXXXXXX XXXXXXXX
ACR2 [R/W]
XXXXXXXX XXXXXXXX
00064CH
ASR3 [R/W]
XXXXXXXX XXXXXXXX
ACR3 [R/W]
XXXXXXXX XXXXXXXX
000650H
ASR4 [R/W]
XXXXXXXX XXXXXXXX
ACR4 [R/W]
XXXXXXXX XXXXXXXX
000654H
ASR5 [R/W]
XXXXXXXX XXXXXXXX
ACR5 [R/W]
XXXXXXXX XXXXXXXX
000658H
ASR6 [R/W]
XXXXXXXX XXXXXXXX
ACR6 [R/W]
XXXXXXXX XXXXXXXX
00065CH
ASR7 [R/W]
XXXXXXXX XXXXXXXX
ACR7 [R/W]
XXXXXXXX XXXXXXXX
000660H
AWR0 [R/W]
01111111 11111011
AWR1 [R/W]
XXXXXXXX XXXXXXXX
000664H
AWR2 [R/W]
XXXXXXXX XXXXXXXX
AWR3 [R/W]
XXXXXXXX XXXXXXXX
000668H
AWR4 [R/W]
XXXXXXXX XXXXXXXX
AWR5 [R/W]
XXXXXXXX XXXXXXXX
00066CH
AWR6 [R/W]
XXXXXXXX XXXXXXXX
AWR7 [R/W]
XXXXXXXX XXXXXXXX
000670H
MCRA [R/W]
XXXXXXXX
MCRB [R/W]
XXXXXXXX
000674H
予約
IORW1 [R/W]
XXXXXXXX
000680H
CSER [R/W]
00000001
CHER [R/W]
11111111
000684H
RCRH [R/W]
00XXXXXX
RCRL [R/W]
XXXX0XXX
000688H
RCO0H0 [R/W]
11111111
RCO0L0 [R/W]
0000 0000
RCO0H1 [R/W]
1111111
RCO0L1 [R/W]
0000 0000
00068CH
RCO0H2 [R/W]
1111111
RCO0L2 [R/W]
0000 0000
RCO0H3 [R/W]
1111111
RCO0L3 [R/W]
0000 0000
00067CH
IORW2 [R/W]
XXXXXXXX
予約
予約
TCR [R/W]
0000**** *6
予約
予約
000690H
RCO0IRS [R/W]
00000000 00000000 00000000 00000000
000694H
RCO0OF [R]
00000000 00000000 00000000 00000000
000698H
RCO0INT [R/W0]
00000000 00000000 00000000 00000000
00069CH
予約
122
外部バス
ユニット
予約
IORW0 [R/W]
XXXXXXXX
000678H
ブロック
A/D コンバータ 0
レンジコンパレータ *7
(MB91F467PA)
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
+3
0006A0H
AD0CC0 [R/W]
0000 0000
AD0CC1 [R/W]
0000 0000
AD0CC2 [R/W]
0000 0000
AD0CC3 [R/W]
0000 0000
0006A4H
AD0CC4 [R/W]
0000 0000
AD0CC5 [R/W]
0000 0000
AD0CC6 [R/W]
0000 0000
AD0CC7 [R/W]
0000 0000
0006A8H
AD0CC8 [R/W]
0000 0000
AD0CC9 [R/W]
0000 0000
AD0CC10 [R/W]
0000 0000
AD0CC11 [R/W]
0000 0000
0006ACH
AD0CC12 [R/W]
0000 0000
AD0CC13 [R/W]
0000 0000
AD0CC14 [R/W]
0000 0000
AD0CC15 [R/W]
0000 0000
0006B0H
AD0CS2 [RW]
0000 - - 00
0006B4H
RCO1H0 [R/W]
11111111
RCO1L0 [R/W]
0000 0000
RCO1H1 [R/W]
11111111
RCO1L1 [R/W]
0000 0000
0006B8H
RCO1H2 [R/W]
11111111
RCO1L2 [R/W]
0000 0000
RCO1H3 [R/W]
11111111
RCO1L3 [R/W]
0000 0000
RCO1IRS [R/W]
00000000 00000000 00000000 00000000
0006C0H
RCO1OF [R]
00000000 00000000 00000000 00000000
0006C4H
RCO1INT [R/W0]
00000000 00000000 00000000 00000000
0006C8H
A/D コンバータ 0
チャネル制御
(MB91F467PA)
A/D コンバータ 0
制御レジスタ 2
(MB91F467PA)
予約
0006BCH
ブロック
A/D コンバータ 1
レンジコンパレータ
(MB91F467PA)
予約
0006CCH
AD1CC0 [R/W]
0000 0000
AD1CC1 [R/W]
0000 0000
AD1CC2 [R/W]
0000 0000
AD1CC3 [R/W]
0000 0000
0006D0H
AD1CC4 [R/W]
0000 0000
AD1CC5 [R/W]
0000 0000
AD1CC6 [R/W]
0000 0000
AD1CC7 [R/W]
0000 0000
0006D4H
AD1CC8 [R/W]
0000 0000
AD1CC9 [R/W]
0000 0000
AD1CC10 [R/W]
0000 0000
AD1CC11 [R/W]
0000 0000
0006D8H
AD1CC12 [R/W]
0000 0000
AD1CC13 [R/W]
0000 0000
AD1CC14 [R/W]
0000 0000
AD1CC15 [R/W]
0000 0000
0006DCH
AD1CS2 [RW]
0000 - - 00
DS07–16615–2
予約
A/D コンバータ 1
チャネル制御
(MB91F467PA)
A/D コンバータ 1
制御レジスタ 2
(MB91F467PA)
123
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
0006E0H
ADC0D0 [R]
- - - - - - XX XXXXXXXX
ADC0D1 [R]
- - - - - - XX XXXXXXXX
0006E4H
ADC0D2 [R]
- - - - - - XX XXXXXXXX
ADC0D3 [R]
- - - - - - XX XXXXXXXX
0006E8H
ADC0D4 [R]
- - - - - - XX XXXXXXXX
ADC0D5 [R]
- - - - - - XX XXXXXXXX
0006ECH
ADC0D6 [R]
- - - - - - XX XXXXXXXX
ADC0D7 [R]
- - - - - - XX XXXXXXXX
0006F0H
ADC0D8 [R]
- - - - - - XX XXXXXXXX
ADC0D9 [R]
- - - - - - XX XXXXXXXX
0006F4H
ADC0D10 [R]
- - - - - - XX XXXXXXXX
ADC0D11 [R]
- - - - - - XX XXXXXXXX
0006F8H
ADC0D12 [R]
- - - - - - XX XXXXXXXX
ADC0D13 [R]
- - - - - - XX XXXXXXXX
0006FCH
ADC0D14 [R]
- - - - - - XX XXXXXXXX
ADC0D015 [R]
- - - - - - XX XXXXXXXX
000700H
ADC0D16 [R]
- - - - - - XX XXXXXXXX
ADC0D17 [R]
- - - - - - XX XXXXXXXX
000704H
ADC0D18 [R]
- - - - - - XX XXXXXXXX
ADC0D19 [R]
- - - - - - XX XXXXXXXX
000708H
ADC0D20 [R]
- - - - - - XX XXXXXXXX
ADC0D21 [R]
- - - - - - XX XXXXXXXX
00070CH
ADC0D22 [R]
- - - - - - XX XXXXXXXX
ADC0D23 [R]
- - - - - - XX XXXXXXXX
000710H
ADC0D24 [R]
- - - - - - XX XXXXXXXX
ADC0D25 [R]
- - - - - - XX XXXXXXXX
000714H
ADC0D26 [R]
- - - - - - XX XXXXXXXX
ADC0D27 [R]
- - - - - - XX XXXXXXXX
000718H
ADC0D28 [R]
- - - - - - XX XXXXXXXX
ADC0D29 [R]
- - - - - - XX XXXXXXXX
00071CH
ADC0D30 [R]
- - - - - - XX XXXXXXXX
ADC0D31 [R]
- - - - - - XX XXXXXXXX
124
ブロック
A/D コンバータ 0
チャネルデータ
レジスタ *8
(MB91F467PA)
DS07–16615–2
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000720H
ADC1D0 [R]
- - - - - - XX XXXXXXXX
ADC1D1 [R]
- - - - - - XX XXXXXXXX
000724H
ADC1D2 [R]
- - - - - - XX XXXXXXXX
ADC1D3 [R]
- - - - - - XX XXXXXXXX
000728H
ADC1D4 [R]
- - - - - - XX XXXXXXXX
ADC1D5 [R]
- - - - - - XX XXXXXXXX
00072CH
ADC1D6 [R]
- - - - - - XX XXXXXXXX
ADC1D7 [R]
- - - - - - XX XXXXXXXX
000730H
ADC1D8 [R]
- - - - - - XX XXXXXXXX
ADC1D9 [R]
- - - - - - XX XXXXXXXX
000734H
ADC1D10 [R]
- - - - - - XX XXXXXXXX
ADC1D11 [R]
- - - - - - XX XXXXXXXX
000738H
ADC1D12 [R]
- - - - - - XX XXXXXXXX
ADC1D13 [R]
- - - - - - XX XXXXXXXX
00073CH
ADC1D14 [R]
- - - - - - XX XXXXXXXX
ADC1D015 [R]
- - - - - - XX XXXXXXXX
000740H
ADC1D16 [R]
- - - - - - XX XXXXXXXX
ADC1D17 [R]
- - - - - - XX XXXXXXXX
000744H
ADC1D18 [R]
- - - - - - XX XXXXXXXX
ADC1D19 [R]
- - - - - - XX XXXXXXXX
000748H
ADC1D20 [R]
- - - - - - XX XXXXXXXX
ADC1D21 [R]
- - - - - - XX XXXXXXXX
00074CH
ADC1D22 [R]
- - - - - - XX XXXXXXXX
ADC1D23 [R]
- - - - - - XX XXXXXXXX
000750H
ADC1D24 [R]
- - - - - - XX XXXXXXXX
ADC1D25 [R]
- - - - - - XX XXXXXXXX
000754H
ADC1D26 [R]
- - - - - - XX XXXXXXXX
ADC1D27 [R]
- - - - - - XX XXXXXXXX
000758H
ADC1D28 [R]
- - - - - - XX XXXXXXXX
ADC1D29 [R]
- - - - - - XX XXXXXXXX
00075CH
ADC1D30 [R]
- - - - - - XX XXXXXXXX
ADC1D31 [R]
- - - - - - XX XXXXXXXX
ブロック
A/D コンバータ 1
チャネルデータ
レジスタ
(MB91F467PA)
000760H
∼
0007F8H
0007FCH
予約
予約
MODR [W]
XXXXXXXX
予約
予約
モードレジスタ
IOS [R/W] *9
------ 0
I-Unit
000800H
∼
000BFCH
000C00H
予約
予約
000C04H
∼
000CFCH
DS07–16615–2
予約
125
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000D00H
PDRD00 [R]
XXXXXXXX
PDRD01 [R]
XXXXXXXX
予約
予約
000D04H
予約
PDRD05 [R]
XXXXXXXX
PDRD06 [R]
XXXXXXXX
PDRD07 [R]
XXXXXXXX
000D08H
PDRD08 [R]
X - - X - -XX
PDRD09 [R]
- - - - - XXX
PDRD10 [R]
- - - - X - XX
予約
000D0CH
予約
予約
PDRD14 [R]
XXXXXXXX
PDRD15 [R]
XXXXXXXX
000D10H
PDRD16 [R]
XXXXXXXX
PDRD17 [R]
XXXXXXXX
PDRD18 [R]
- XXX - XXX
PDRD19 [R]
- XXX - XXX
000D14H
PDRD20 [R]
- XXX - XXX
PDRD21 [R]
XXXX - XXX
PDRD22 [R]
XXXXXXXX
PDRD23 [R]
XXXXXXXX
000D18H
PDRD24 [R]
XXXXXXXX
PDRD25 [R]
- - - - - - XX
PDRD26 [R]
XXXXXXXX
PDRD27 [R]
XXXXXXXX
000D1CH
PDRD28 [R]
XXXXXXXX
PDRD29 [R]
XXXXXXXX
PDRD30 [R]
XXXXXXXX
予約
000D20H
PDRD32 [R]
X---X---
PDRD33 [R]
X---X---
PDRD34 [R]
XXXXXXXX
PDRD35 [R]
XXXXXXXX
ブロック
R-bus
ポートデータ
直接リード
レジスタ
000D24H
∼
000D3CH
予約
000D40H
DDR00 [R/W]
00000000
DDR01 [R/W]
00000000
予約
予約
000D44H
予約
DDR05 [R/W]
00000000
DDR06 [R/W]
00000000
DDR07 [R/W]
00000000
000D48H
DDR08 [R/W]
0 - - 0 - - 00
DDR09 [R/W]
- - - - - 000
DDR10 [R/W]
- - - - 0 - 00
予約
000D4CH
予約
予約
DDR14 [R/W]
00000000
DDR15 [R/W]
00000000
000D50H
DDR16 [R/W]
00000000
DDR17 [R/W]
00000000
DDR18 [R/W]
- 000 - 000
DDR19 [R/W]
- 000 - 000
000D54H
DDR20 [R/W]
- 000 - 000
DDR21 [R/W]
0000 - 000
DDR22 [R/W]
00000000
DDR23 [R/W]
00000000
000D58H
DDR24 [R/W]
00000000
DDR25 [R/W]
- - - - - - 00
DDR26 [R/W]
00000000
DDR27 [R/W]
00000000
000D5CH
DDR28 [R/W]
00000000
DDR29 [R/W]
00000000
DDR30 [R/W]
00000000
予約
000D60H
DDR32 [R/W]
0---0---
DDR33 [R/W]
0---0---
DDR34 [R/W]
00000000
DDR35 [R/W]
00000000
R-bus
ポート方向
レジスタ
000D64H
∼
000D7CH
126
予約
DS07–16615–2
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000D80H
PFR00 [R/W]
00000000 *10
PFR01 [R/W]
00000000
予約
予約
000D84H
予約
PFR05 [R/W]
00000000
PFR06 [R/W]
00000000
PFR07 [R/W]
00000000
000D88H
PFR08 [R/W]
0 - - 0- - 00
PFR09 [R/W]
- - - - - 000
PFR10 [R/W]
- - - - 0 - 00
予約
000D8CH
予約
予約
PFR14 [R/W]
00000000
PFR15 [R/W]
00000000
000D90H
PFR16 [R/W]
00000000
PFR17 [R/W]
00000000
PFR18 [R/W]
- 000 - 000
PFR19 [R/W]
- 000 - 000
000D94H
PFR20 [R/W]
- 000 - 000
PFR21 [R/W]
- 000 - 000
PFR22 [R/W]
00000000
PFR23 [R/W]
00000000
000D98H
PFR24 [R/W]
00000000
PFR25 [R/W]
- - - - - - 00
PFR26 [R/W]
00000000
PFR27 [R/W]
00000000
000D9CH
PFR28 [R/W]
00000000
PFR29 [R/W]
00000000
PFR30 [R/W]
00000000
予約
000DA0H
PFR32 [R/W]
0---0---
PFR33 [R/W]
0---0---
PFR34 [R/W]
00000000
PFR35 [R/W]
00000000
ブロック
R-bus
ポート機能
レジスタ
000DA4H
∼
000DBCH
予約
000DC0H
∼
000DC8H
予約
000DCCH
予約
予約
EPFR10 [R/W]
-------0
予約
000DCCH
予約
予約
EPFR14 [R/W]
00000000
EPFR15 [R/W]
00000000
000DD0H
EPFR16 [R/W]
0000 - - - -
EPFR17 [R/W]
00000000
EPFR18 [R/W]
- 000 - 000
EPFR19 [R/W]
-0---0--
000DD4H
EPFR20 [R/W]
- 000 - 000
EPFR21 [R/W]
-0---0--
予約
予約
000DD8H
EPFR24 [R/W]
0000 - - - -
予約
EPFR26 [R/W]
00000000
EPFR27 [R/W]
00000000
000DDCH
予約
予約
EPFR30 [R/W]
00000000
予約
000DE0H
EPFR32 [R/W]
0---0---
EPFR33 [R/W]
0---0---
EPFR34 [R/W]
00000000
EPFR35 [R/W]
00000000
R-bus ポート
エクストラ機能
レジスタ
000DE4H
∼
000DFCH
DS07–16615–2
予約
127
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000E00H
PODR00 [R/W]
00000000
PODR01 [R/W]
00000000
予約
予約
000E04H
予約
PODR05 [R/W]
00000000
PODR06 [R/W]
00000000
PODR07 [R/W]
00000000
000E08H
PODR08 [R/W]
0 - -0 - - 00
PODR09 [R/W]
- - - - - 000
PODR10 [R/W]
- - - - 0 - 00
予約
000E0CH
予約
予約
PODR14 [R/W]
00000000
PODR15 [R/W]
00000000
000E10H
PODR16 [R/W]
00000000
PODR17 [R/W]
00000000
PODR18 [R/W]
- 000 - 000
PODR19 [R/W]
- 000 - 000
000E14H
PODR20 [R/W]
- 000 - 000
PODR21 [R/W]
0000 - 000
PODR22 [R/W]
00000000
PODR23 [R/W]
00000000
000E18H
PODR24 [R/W]
00000000
PODR25 [R/W]
- - - - - - 00
PODR26 [R/W]
00000000
PODR27 [R/W]
00000000
000E1CH
PODR28 [R/W]
0000000
PODR29 [R/W]
00000000
PODR30 [R/W]
00000000
予約
000E20H
PODR32 [R/W]
0---0---
PODR33 [R/W]
0---0---
PODR34 [R/W]
00000000
PODR35 [R/W]
00000000
ブロック
R-bus ポート
出力ドライブ選択
レジスタ
000E24H
∼
000E3CH
予約
000E40H
PILR00 [R/W]
00000000
PILR01 [R/W]
00000000
予約
予約
000E44H
予約
PILR05 [R/W]
00000000
PILR06 [R/W]
00000000
PILR07 [R/W]
00000000
000E48H
PILR08 [R/W]
0 - - 0 - - 00
PILR09 [R/W]
- - - - - 000
PILR10 [R/W]
- - - - 0 - 00
予約
000E4CH
予約
予約
PILR14 [R/W]
00000000
PILR15 [R/W]
00000000
000E50H
PILR16 [R/W]
00000000
PILR17 [R/W]
00000000
PILR18 [R/W]
- 000 - 000
PILR19 [R/W]
- 000 - 000
000E54H
PILR20 [R/W]
- 000 - 000
PILR21 [R/W]
0000 - 000
PILR22 [R/W]
00000000
PILR23 [R/W]
00000000
000E58H
PILR24 [R/W]
00000000
PILR25 [R/W]
- - - - - - 00
PILR26 [R/W]
00000000
PILR27 [R/W]
00000000
000E5CH
PILR28 [R/W]
00000000
PILR29 [R/W]
00000000
PILR30 [R/W]
00000000
予約
000E60H
PILR32 [R/W]
0---0---
PILR33 [R/W]
0---0---
PILR34 [R/W]
00000000
PILR35 [R/W]
00000000
R-bus ポート
入力レベル選択
レジスタ
000E64H
∼
000E7CH
128
予約
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
+0
+1
+2
+3
000E80H
EPILR00 [R/W]
00000000
EPILR01 [R/W]
00000000
予約
予約
000E84H
予約
EPILR05 [R/W]
00000000
EPILR06 [R/W]
00000000
EPILR07 [R/W]
00000000
000E88H
EPILR08 [R/W]
0 - - 0 - - 00
EPILR09 [R/W]
- - - - - 000
EPILR10 [R/W]
- - - - 0 - 00
予約
000E8CH
予約
予約
EPILR14 [R/W]
00000000
EPILR15 [R/W]
00000000
000E90H
EPILR16 [R/W]
00000000
EPILR17 [R/W]
00000000
EPILR18 [R/W]
- 000 - 000
EPILR19 [R/W]
- 000 - 000
000E94H
EPILR20 [R/W]
- 000 - 000
EPILR21 [R/W]
0000 - 000
EPILR22 [R/W]
00000000
EPILR23 [R/W]
00000000
000E98H
EPILR24 [R/W]
00000000
EPILR25 [R/W]
- - - - - - 00
EPILR26 [R/W]
00000000
EPILR27 [R/W]
00000000
000E9CH
EPILR28 [R/W]
00000000
EPILR29 [R/W]
00000000
EPILR30 [R/W]
00000000
予約
000EA0H
EPILR32 [R/W]
0---0---
EPILR33 [R/W]
0---0---
EPILR34 [R/W]
00000000
EPILR35 [R/W]
00000000
ブロック
R-bus ポート
エクストラ入力
レベル選択
レジスタ
000EA4H
∼
000EBCH
予約
000EC0H
PPER00 [R/W]
00000000
PPER01 [R/W]
00000000
予約
予約
000EC4H
予約
PPER05 [R/W]
00000000
PPER06 [R/W]
00000000
PPER07 [R/W]
00000000
000EC8H
PPER08 [R/W]
0 - - 0 - - 00
PPER09 [R/W]
- - - - - 000
PPER10 [R/W]
- - - - 0 - 00
予約
000ECCH
予約
予約
PPER14 [R/W]
00000000
PPER15 [R/W]
00000000
000ED0H
PPER16 [R/W]
00000000
PPER17 [R/W]
00000000
PPER18 [R/W]
- 000 - 000
PPER19 [R/W]
- 000 - 000
000ED4H
PPER20 [R/W]
- 000 - 000
PPER21 [R/W]
0000 - 000
PPER22 [R/W]
00000000
PPER23 [R/W]
00000000
000ED8H
PPER24 [R/W]
00000000
PPER25 [R/W]
- - - - - - 00
PPER26 [R/W]
00000000
PPER27 [R/W]
00000000
000EDCH
PPER28 [R/W]
0000000
PPER29 [R/W]
00000000
PPER30 [R/W]
00000000
予約
000EE0H
PPER32 [R/W]
0---0---
PPER33 [R/W]
0---0---
PPER34 [R/W]
00000000
PPER35 [R/W]
00000000
R-bus ポート
プルアップ /
ダウン許可
レジスタ
000EE4H
∼
000EFCH
DS07–16615–2
予約
129
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
000F00H
PPCR00 [R/W]
00000000
PPCR01 [R/W]
00000000
予約
予約
000F04H
予約
PPCR05 [R/W]
00000000
PPCR06 [R/W]
00000000
PPCR07 [R/W]
00000000
000F08H
PPCR08 [R/W]
0 - - 0 - - 00
PPCR09 [R/W]
- - - - - 000
PPCR10 [R/W]
- - - - 0 - 00
予約
000F0CH
予約
予約
PPCR14 [R/W]
00000000
PPCR15 [R/W]
00000000
000F10H
PPCR16 [R/W]
00000000
PPCR17 [R/W]
00000000
PPCR18 [R/W]
- 000 - 000
PPCR19 [R/W]
- 000 - 000
000F14H
PPCR20 [R/W]
- 000 - 000
PPCR21 [R/W]
0000 - 000
PPCR22 [R/W]
00000000
PPCR23 [R/W]
00000000
000F18H
PPCR24 [R/W]
00000000
PPCR25 [R/W]
- - - - - - 00
PPCR26 [R/W]
00000000
PPCR27 [R/W]
00000000
000F1CH
PPCR28 [R/W]
0000000
PPCR29 [R/W]
00000000
PPCR30 [R/W]
00000000
予約
000F20H
PPCR32 [R/W]
0---0---
PPCR33 [R/W]
0---0---
PPCR34 [R/W]
00000000
PPCR35 [R/W]
00000000
ブロック
R-bus ポート
プルアップ /
ダウン
コントロール
レジスタ
000F24H
∼
000FFCH
予約
001000H
DMASA0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001004H
DMADA0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001008H
DMASA1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00100CH
DMADA1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001010H
DMASA2 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001014H
DMADA2 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001018H
DMASA3 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00101CH
DMADA3 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001020H
DMASA4 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001024H
DMADA4 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
DMAC
001028H
∼
001FFCH
130
予約
DS07–16615–2
MB91460P シリーズ
レジスタ
アドレス
002000H
∼
006FFCH
+0
+1
+2
+3
MB91F465PA: フラッシュキャッシュサイズは 8 K バイト : 004000H ∼ 005FFCH
MB91F467PA: フラッシュキャッシュサイズは 8 K バイト : 004000H ∼ 005FFCH
FMCS [R/W]
01101000
007000H
FMCR [R]
- - - 00000
FCHCR [R/W]
- - - - - - 00 10000011
FMWT [R/W]
11111111 11111111
007004H
FMWT2 [R]
- 001 - - - -
FMPS [R/W]
- - - - - 000
007008H
FMAC [R]
00000000 00000000 00000000 00000000
00700CH
FCHA0 [R/W]
- - - - - - - - - - - 00000 00000000 00000000
007010H
FCHA1 [R/W]
- - - - - - - - - - - 00000 00000000 00000000
ブロック
フラッシュ
キャッシュ /I-RAM
領域
フラッシュメモリ /
フラッシュ
キャッシュ制御
レジスタ
I- キャッシュ非
キャッシュ領域設定
レジスタ
007014H
∼
0070FCH
予約
007100H
FSCR0 [R/W, R]
11111111 11111111 11111111 11111111
007104H
FSCR1 [R , R/W]
0 - - - 0001 00000000 00000000 00000000
フラッシュ
セキュリティ
CRC 制御
レジスタ
007108H
∼
007110H
予約
DFCS [R/W]
0000 000X
007114H
DFWC [R/W]
- - - 0 0000
DFWS [R/W,R]
0000 0000
予約
007118H
DFSCR0 [R/W, R]
11111111 11111111 11111111 11111111
00711CH
DFSCR1 [R , R/W]
0 - - - 0000 00000000 00000000 00000000
データフラッシュ
制御レジスタ
データフラッシュ
セキュリティ
CRC 制御
007120H
∼
007FFCH
予約
008000H
MB91F465PA: ブート ROM サイズは 4 K バイト : 00B000H ∼ 00BFFCH
MB91F467PA: ブート ROM サイズは 4 K バイト : 00B000H ∼ 00BFFCH
( 命令アクセスは 1 ウェイトサイクル , データアクセスは 1 ウェイトサイクル )
∼
00BFFCH
00C000H
CTRLR0 [R/W]
00000000 00000001
STATR0 [R/W]
00000000 00000000
00C004H
ERRCNT0 [R]
00000000 00000000
BTR0 [R/W]
00100011 00000001
00C008H
INTR0 [R]
00000000 00000000
TESTR0 [R/W]
00000000 X0000000
00C00CH
BRPE0 [R/W]
00000000 00000000
予約
DS07–16615–2
ブート ROM 領域
CAN 0
コントロール
レジスタ
131
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
00C010H
IF1CREQ0 [R/W]
00000000 00000001
IF1CMSK0 [R/W]
00000000 00000000
00C014H
IF1MSK20 [R/W]
11111111 11111111
IF1MSK10 [R/W]
11111111 11111111
00C018H
IF1ARB20 [R/W]
00000000 00000000
IF1ARB10 [R/W]
00000000 00000000
00C01CH
IF1MCTR0 [R/W]
00000000 00000000
予約
00C020H
IF1DTA10 [R/W]
00000000 00000000
IF1DTA20 [R/W]
00000000 00000000
00C024H
IF1DTB10 [R/W]
00000000 00000000
IF1DTB20 [R/W]
00000000 00000000
ブロック
CAN 0
IF 1 レジスタ
00C028H
∼
00C02CH
予約
00C030H
IF1DTA20 [R/W]
00000000 00000000
IF1DTA10 [R/W]
00000000 00000000
00C034H
IF1DTB20 [R/W]
00000000 00000000
IF1DTB10 [R/W]
00000000 00000000
00C038H
∼
00C03CH
予約
00C040H
IF2CREQ0 [R/W]
00000000 00000001
IF2CMSK0 [R/W]
00000000 00000000
00C044H
IF2MSK20 [R/W]
11111111 11111111
IF2MSK10 [R/W]
11111111 11111111
00C048H
IF2ARB20 [R/W]
00000000 00000000
IF2ARB10 [R/W]
00000000 00000000
00C04CH
IF2MCTR0 [R/W]
00000000 00000000
予約
00C050H
IF2DTA10 [R/W]
00000000 00000000
IF2DTA20 [R/W]
00000000 00000000
00C054H
IF2DTB10 [R/W]
00000000 00000000
IF2DTB20 [R/W]
00000000 00000000
CAN 0
IF 2 レジスタ
00C058H
∼
00C05CH
予約
00C060H
IF2DTA20 [R/W]
00000000 00000000
IF2DTA10 [R/W]
00000000 00000000
00C064H
IF2DTB20 [R/W]
00000000 00000000
IF2DTB10 [R/W]
00000000 00000000
00C068H
∼
00C07CH
132
予約
DS07–16615–2
MB91460P シリーズ
アドレス
00C080H
レジスタ
+0
+1
+2
TREQR20 [R]
00000000 00000000
+3
ブロック
TREQR10 [R]
00000000 00000000
00C084H
∼
00C08CH
00C090H
予約
NEWDT20 [R]
00000000 00000000
NEWDT10 [R]
00000000 00000000
00C094H
∼
00C09CH
00C0A0H
CAN 0
予約
INTPND20 [R]
00000000 00000000
ステータスフラグ
INTPND10 [R]
00000000 00000000
00C0A4H
∼
00C0ACH
00C0B0H
予約
MSGVAL20 [R]
00000000 00000000
MSGVAL10 [R]
00000000 00000000
00C0B4H
∼
00C0FCH
予約
00C100H
CTRLR1 [R/W]
00000000 00000001
STATR1 [R/W]
00000000 00000000
00C104H
ERRCNT1 [R]
00000000 00000000
BTR1 [R/W]
00100011 00000001
00C108H
INTR1 [R]
00000000 00000000
TESTR1 [R/W]
00000000 X0000000
00C10CH
BRPE1 [R/W]
00000000 00000000
予約
DS07–16615–2
CAN 1
コントロール
レジスタ
133
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
00C110H
IF1CREQ1 [R/W]
00000000 00000001
IF1CMSK1 [R/W]
00000000 00000000
00C114H
IF1MSK21 [R/W]
11111111 11111111
IF1MSK11 [R/W]
11111111 11111111
00C118H
IF1ARB21 [R/W]
00000000 00000000
IF1ARB11 [R/W]
00000000 00000000
00C11CH
IF1MCTR1 [R/W]
00000000 00000000
予約
00C120H
IF1DTA11 [R/W]
00000000 00000000
IF1DTA21 [R/W]
00000000 00000000
00C124H
IF1DTB11 [R/W]
00000000 00000000
IF1DTB21 [R/W]
00000000 00000000
ブロック
CAN 1
IF 1 レジスタ
00C128H
∼
00C12CH
予約
00C130H
IF1DTA21 [R/W]
00000000 00000000
IF1DTA11 [R/W]
00000000 00000000
00C134H
IF1DTB21 [R/W]
00000000 00000000
IF1DTB11 [R/W]
00000000 00000000
00C138H
∼
00C13CH
予約
00C140H
IF2CREQ1 [R/W]
00000000 00000001
IF2CMSK1 [R/W]
00000000 00000000
00C144H
IF2MSK21 [R/W]
11111111 11111111
IF2MSK11 [R/W]
11111111 11111111
00C148H
IF2ARB21 [R/W]
00000000 00000000
IF2ARB11 [R/W]
00000000 00000000
00C14CH
IF2MCTR1 [R/W]
00000000 00000000
予約
00C150H
IF2DTA11 [R/W]
00000000 00000000
IF2DTA21 [R/W]
00000000 00000000
00C154H
IF2DTB11 [R/W]
00000000 00000000
IF2DTB21 [R/W]
00000000 00000000
CAN 1
IF 2 レジスタ
00C158H
∼
00C15CH
予約
00C160H
IF2DTA21 [R/W]
00000000 00000000
IF2DTA11 [R/W]
00000000 00000000
00C164H
IF2DTB21 [R/W]
00000000 00000000
IF2DTB11 [R/W]
00000000 00000000
00C168H
∼
00C17CH
134
予約
DS07–16615–2
MB91460P シリーズ
アドレス
00C180H
レジスタ
+0
+1
+2
TREQR21 [R]
00000000 00000000
+3
ブロック
TREQR11 [R]
00000000 00000000
00C184H
∼
00C18CH
00C190H
予約
NEWDT21 [R]
00000000 00000000
NEWDT11 [R]
00000000 00000000
00C194H
∼
00C19CH
00C1A0H
CAN 1
予約
INTPND21 [R]
00000000 00000000
ステータスフラグ
INTPND11 [R]
00000000 00000000
00C1A4H
∼
00C1ACH
00C1B0H
予約
MSGVAL21 [R]
00000000 00000000
MSGVAL11 [R]
00000000 00000000
00C1B4H
∼
00C1FCH
予約
00C200H
CTRLR2 [R/W]
00000000 00000001
STATR2 [R/W]
00000000 00000000
00C204H
ERRCNT2 [R]
00000000 00000000
BTR2 [R/W]
00100011 00000001
00C208H
INTR2 [R]
00000000 00000000
TESTR2 [R/W]
00000000 X0000000
00C20CH
BRPE2 [R/W]
00000000 00000000
予約
DS07–16615–2
CAN 2
コントロール
レジスタ
135
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
00C210H
IF1CREQ2 [R/W]
00000000 00000001
IF1CMSK2 [R/W]
00000000 00000000
00C214H
IF1MSK22 [R/W]
11111111 11111111
IF1MSK12 [R/W]
11111111 11111111
00C218H
IF1ARB22 [R/W]
00000000 00000000
IF1ARB12 [R/W]
00000000 00000000
00C21CH
IF1MCTR2 [R/W]
00000000 00000000
予約
00C220H
IF1DTA12 [R/W]
00000000 00000000
IF1DTA22 [R/W]
00000000 00000000
00C224H
IF1DTB12 [R/W]
00000000 00000000
IF1DTB22 [R/W]
00000000 00000000
ブロック
CAN 2
IF 1 レジスタ
00C228H
∼
00C22CH
予約
00C230H
IF1DTA22 [R/W]
00000000 00000000
IF1DTA12 [R/W]
00000000 00000000
00C234H
IF1DTB22 [R/W]
00000000 00000000
IF1DTB12 [R/W]
00000000 00000000
00C238H
∼
00C23CH
予約
00C240H
IF2CREQ2 [R/W]
00000000 00000001
IF2CMSK2 [R/W]
00000000 00000000
00C244H
IF2MSK22 [R/W]
11111111 11111111
IF2MSK12 [R/W]
11111111 11111111
00C248H
IF2ARB22 [R/W]
00000000 00000000
IF2ARB12 [R/W]
00000000 00000000
00C24CH
IF2MCTR2 [R/W]
00000000 00000000
予約
00C250H
IF2DTA12 [R/W]
00000000 00000000
IF2DTA22 [R/W]
00000000 00000000
00C254H
IF2DTB12 [R/W]
00000000 00000000
IF2DTB22 [R/W]
00000000 00000000
CAN 2
IF 2 レジスタ
00C258H
∼
00C25CH
予約
00C260H
IF2DTA22 [R/W]
00000000 00000000
IF2DTA12 [R/W]
00000000 00000000
00C264H
IF2DTB22 [R/W]
00000000 00000000
IF2DTB12 [R/W]
00000000 00000000
00C268H
∼
00C27CH
136
予約
DS07–16615–2
MB91460P シリーズ
アドレス
00C280H
レジスタ
+0
+1
+2
TREQR22 [R]
00000000 00000000
+3
ブロック
TREQR12 [R]
00000000 00000000
00C284H
∼
00C28CH
00C290H
予約
NEWDT22 [R]
00000000 00000000
NEWDT12 [R]
00000000 00000000
00C294H
∼
00C29CH
00C2A0H
CAN 2
予約
INTPND22 [R]
00000000 00000000
ステータスフラグ
INTPND12 [R]
00000000 00000000
00C2A4H
∼
00C2ACH
00C2B0H
予約
MSGVAL22 [R]
00000000 00000000
MSGVAL12 [R]
00000000 00000000
00C2B4H
∼
00C2FCH
予約
00C300H
CTRLR3 [R/W]
00000000 00000001
STATR3 [R/W]
00000000 00000000
00C304H
ERRCNT3 [R]
00000000 00000000
BTR3 [R/W]
00100011 00000001
00C308H
INTR3 [R]
00000000 00000000
TESTR3 [R/W]
00000000 X0000000
00C30CH
BRPE3 [R/W]
00000000 00000000
予約
DS07–16615–2
CAN 3
制御レジスタ
(MB91F467PA)
137
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
+3
00C310H
IF1CREQ3 [R/W]
00000000 00000001
IF1CMSK3 [R/W]
00000000 00000000
00C314H
IF1MSK23 [R/W]
11111111 11111111
IF1MSK13 [R/W]
11111111 11111111
00C318H
IF1ARB23 [R/W]
00000000 00000000
IF1ARB13 [R/W]
00000000 00000000
00C31CH
IF1MCTR3 [R/W]
00000000 00000000
予約
00C320H
IF1DTA13 [R/W]
00000000 00000000
IF1DTA23 [R/W]
00000000 00000000
00C324H
IF1DTB13 [R/W]
00000000 00000000
IF1DTB23 [R/W]
00000000 00000000
ブロック
CAN 3
IF 1 レジスタ
(MB91F467PA)
00C328H
∼
00C32CH
予約
00C330H
IF1DTA23 [R/W]
00000000 00000000
IF1DTA13 [R/W]
00000000 00000000
00C334H
IF1DTB23 [R/W]
00000000 00000000
IF1DTB13 [R/W]
00000000 00000000
00C338H
∼
00C33CH
予約
00C340H
IF2CREQ3 [R/W]
00000000 00000001
IF2CMSK3 [R/W]
00000000 00000000
00C344H
IF2MSK23 [R/W]
11111111 11111111
IF2MSK13 [R/W]
11111111 11111111
00C348H
IF2ARB23 [R/W]
00000000 00000000
IF2ARB13 [R/W]
00000000 00000000
00C34CH
IF2MCTR3 [R/W]
00000000 00000000
予約
00C350H
IF2DTA13 [R/W]
00000000 00000000
IF2DTA23 [R/W]
00000000 00000000
00C354H
IF2DTB13 [R/W]
00000000 00000000
IF2DTB23 [R/W]
00000000 00000000
CAN 3
IF 2 レジスタ
(MB91F467PA)
00C358H
∼
00C35CH
予約
00C360H
IF2DTA23 [R/W]
00000000 00000000
IF2DTA13 [R/W]
00000000 00000000
00C364H
IF2DTB23 [R/W]
00000000 00000000
IF2DTB13 [R/W]
00000000 00000000
00C368H
∼
00C37CH
138
予約
DS07–16615–2
MB91460P シリーズ
アドレス
00C380H
レジスタ
+0
+1
+2
TREQR23 [R]
00000000 00000000
+3
ブロック
TREQR13 [R]
00000000 00000000
00C384H
∼
00C38CH
00C390H
予約
NEWDT23 [R]
00000000 00000000
NEWDT13 [R]
00000000 00000000
00C394H
CAN 3
∼
00C39CH
00C3A0H
予約
INTPND23 [R]
00000000 00000000
ステータスフラグ
(MB91F467PA)
INTPND13 [R]
00000000 00000000
00C3A4H
∼
00C3ACH
00C3B0H
予約
MSGVAL23 [R]
00000000 00000000
MSGVAL13 [R]
00000000 00000000
00C3B4H
∼
00EFFCH
予約
00F000H
BCTRL [R/W]
- - - - - - - - - - - - - - - - 11111100 00000000
00F004H
BSTAT [R/W]
- - - - - - - - - - - - - 000 00000000 10 - - 0000
00F008H
BIAC [R]
- - - - - - - - - - - - - - - - 00000000 00000000
00F00CH
BOAC [R]
- - - - - - - - - - - - - - - - 00000000 00000000
00F010H
BIRQ [R/W]
- - - - - - - - - - - - - - - - 00000000 00000000
EDSU / MPU
00F014H
∼
00F01CH
予約
00F020H
BCR0 [R/W]
- - - - - - - - 00000000 00000000 00000000
00F024H
BCR1 [R/W]
- - - - - - - - 00000000 00000000 00000000
00F028H
BCR2 [R/W]
- - - - - - - - 00000000 00000000 00000000
00F02CH
BCR3 [R/W]
- - - - - - - - 00000000 00000000 00000000
00F030H
∼
00F07CH
DS07–16615–2
予約
139
MB91460P シリーズ
アドレス
レジスタ
+0
+1
+2
00F080H
BAD0 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F084H
BAD1 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F088H
BAD2 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F08CH
BAD3 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F090H
BAD4 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F094H
BAD5 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F098H
BAD6 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F09CH
BAD7 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0A0H
BAD8 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0A4H
BAD9 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0A8H
BAD10 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0ACH
BAD11 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0B0H
BAD12 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0B4H
BAD13 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0B8H
BAD14 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00F0BCH
BAD15 [R/W]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
+3
ブロック
EDSU/MPU
00F0C0H
∼
023FFCH
予約
024000H
MB91F467PA: D-RAM サイズは 48 K バイト : 024000H ∼ 02FFFCH
MB91F465PA: D-RAM サイズは 24 K バイト : 02A000H ∼ 02FFFCH
( データアクセスは 0 ウェイトサイクル )
∼
02FFFCH
030000H
∼
037FFCH
MB91F465PA: ID-RAM サイズは 16 K バイト : 030000H ∼ 033FFCH
MB91F467PA: ID-RAM サイズは 32 K バイト : 030000H ∼ 037FFCH
( 命令アクセスは 0 ウェイトサイクル , データアクセスは 1 ウェイトサイクル )
D-RAM
領域
ID-RAM 領域
＊ 1：書込みは , ハーフワードとして 1 回のみ可能。PPMUX は INIT および RST によりリセットます。
＊ 2： PPMUX2 は MB91F467PA でのみ使用可能。書込みは , ハーフワードとして 1 回のみ可能。INIT および RST により
リセットされます。
（続く）
140
DS07–16615–2
MB91460P シリーズ
（続き）
＊ 3：有効 CAN チャネルの数に応じて異なります。
MB91F465PA には 3CAN チャネル -bit[2:0] あり
MB91F467PA には 4CAN チャネル -bit[3:0] あり
＊ 4： ADC1 は MB91F467PA でのみ使用可能。
＊ 5： ACRO[11:10] モードベクタフェッチ情報のバス幅により異なります。
＊ 6： TCR[3:0]INIT 値 =0000, RST 後の値を保持します。
＊ 7： ADC0, ADC1 のレンジコンパレータは MB91F467PA でのみ使用可能です。
＊ 8： ADC0, ADC1 チャネルデータレジスタは , MB91F467PA でのみ使用可能です。
＊ 9： MB91F467PA では , ビット IOS[1] に常に 1 を書き込んでください。
＊ 10：ポート 00--10 の PFR 初期値は , モード端子 MD_0--MD_2 で選択されたモードに応じて異なります。
内部ベクタ取り込みモード (MD=000):PFR00--PFR10 はすべて "0" に初期化
外部ベクタ取り込みモード (MD=001):PFR00--PFR10 はすべて "1" に初期化
DS07–16615–2
141
MB91460P シリーズ
2. フラッシュメモリ , データフラッシュ , および外部バス領域
32 ビット
リード / ライト *1
16 ビットリード /
ライト
アドレス
040000H
∼
05FFFCH
060000H
∼
07FFFCH
dat[31:0]
dat[31:16]
dat[31:0]
dat[15:0]
dat[31:16]
dat[15:0]
ブロック
レジスタ
＋0
＋1
＋2
＋3
＋4
＋5
＋6
＋7
SA8 (64KB, MB91F467PA)
SA9 (64KB, MB91F467PA)
外部バス (MB91F465PA)
外部バス (MB91F465PA)
SA10 (64KB, MB91F467PA)
SA11 (64KB, MB91F467PA)
外部バス (MB91F465PA)
外部バス (MB91F465PA)
SA12 (64kB)
SA13(64kB)
ROMS2
SA14(64kB)
SA15(64kB)
ROMS3
SA16(64kB)
SA17(64kB)
ROMS4
SA18(64kB)
SA19(64kB)
ROMS0
ROMS1
080000H
∼
09FFFCH
0A0000H
∼
0BFFFCH
0C0000H
∼
0DFFFCH
0E0000H
∼
0FFFF4H
ROMS5
2
0FFFFCH
100000H
∼
11FFF8H
120000H
∼
13FFF8H
140000H
∼
143FFCH
144000H
∼
17FFCH
FMV [R] *
06 00 00 00H
FRV [R]
00 00 BF F8H
SA20 (64KB, MB91F467PA)
SA21 (64KB, MB91F467PA)
外部バス (MB91F465PA)
外部バス (MB91F465PA)
SA22 (64KB, MB91F467PA)
SA23 (64KB, MB91F467PA)
外部バス (MB91F465PA)
外部バス (MB91F465PA)
SA0 (8KB, MB91F467PA)
SA1 (8KB, MB91F467PA)
予約 (MB91F465PA)
予約 (MB91F465PA)
SA2 (8KB, MB91F467PA)
SA3 (8KB, MB91F467PA)
予約 (MB91F465PA)
予約 (MB91F465PA)
ROMS6
ROMS7
148000H
∼
14BFFCH
SA4(8kB)
SA5(8kB)
SA6(8kB)
SA7(8kB)
14C000H
∼
14FFFCH
150000H
∼
17FFFCH
142
予約
ROMS7
( 続き )
DS07–16615–2
MB91460P シリーズ
32 ビット
リード / ライト *1
16 ビットリード /
ライト
アドレス
dat[31:0]
dat[31:16]
dat[31:0]
dat[15:0]
dat[31:16]
dat[15:0]
ブロック
レジスタ
＋0
＋1
＋2
＋3
＋4
＋5
＋6
＋7
180000H
ROMS8
∼
1BFFFCH
1C0000H
ROMS9
∼
1FFFFCH
200000H
ROMS10
∼
27FFFCH
280000H
ROMS11
∼
2FFFFCH
300000H
外部バス領域
ROMS12
∼
37FFFCH
380000H
ROMS13
∼
3FFFFCH
400000H
ROMS14
∼
47FFFCH
480000H
ROMS15
∼
4FFFFCH
500000H
FFFBEFFCH
外部バス領域
外部バス
FFFBF000H
FFFCFFFCH
データフラッシュ領域 ( 許可されている場合 ) または外部バス領域
MB91F467PA のデータフラッシュは 64 K バイト + 256 バイト
データ
フラッシュ
領域 *3
FFFD0000H
FFFFFFFCH
外部バス領域
外部バス領域
＊ 1：フラッシュメモリへの 32 ビット書込みは ,MB91F467PA でのみ使用可能。
＊ 2：アドレス 0FFFF8H および 0FFFFCH への書込み処理は禁止です。
これらのアドレスを読み出す場合は , 上に示した値が読み出されます。
＊ 3：データフラッシュは MB91F467PA でのみ使用可能。
DS07–16615–2
143
MB91460P シリーズ
3. データフラッシュメモリのセクタ構成
データフラッシュセクタは , DFCS:FLASHEN を設定してデータフラッシュを有効にした後でのみアクセスできます。
データフラッシュが有効である場合は , チップ選択エリアがデータフラッシュのアドレス空間と重ならないよう注意する
必要があります。
MB91F467PA
dat[31:0]
32 ビットアクセス
16 ビットアクセス
dat[31:16]
dat[15:0]
8 ビットアクセス
dat[7:0]
dat[7:0]
dat[7:0]
dat[7:0]
アドレス
＋0
＋1
＋2
＋3
... ∼
FFFB EFFCH
FFFB F000H
∼
FFFB FEFCH
FFFB FF00H
∼
FFFB FFFCH
備考
外部バス領域
フラッシュ自動アルゴリズムアドレッシング
( 書込みシーケンス ) 用ダミー領域
SAS (256 バイト )
セキュリティセクタ
FFFC 0000H
∼
FFFC 3FFCH
SA0 (16 KB)
データフラッシュ
FFFC 4000H
∼
FFFC 7FFCH
SA1 (16 KB)
FFFC 8000H
∼
FFFC BFFCH
SA2 (16 KB)
FFFC C000H
∼
FFFC FFFCH
SA3 (16 KB)
FFFD 0000H
∼
FFFF FFFCH
144
外部バス領域
DS07–16615–2
MB91460P シリーズ
■ 割込みベクタテーブル
割込み番号
割込み
割込みレベル *1
設定
レジスタ
10 進 16 進
レジスタアドレス
割込みベクタ *2
オフ
セット
デフォルト
ベクタアドレス
DMA
要因番号
リセット
0
00
3FCH
000FFFFC
モードベクタ
1
01
3F8H
000FFFF8
システム予約
2
02
3F4H
000FFFF4
システム予約
3
03
3F0H
000FFFF0
システム予約
4
04
3ECH
000FFFEC
CPU スーパバイザモード
(INT #5 命令 ) *5
5
05
3E8H
000FFFE8
メモリ保護例外 *5
6
06
3E4H
000FFFE4
システム予約
7
07
3E0H
000FFFE0
システム予約
8
08
3DCH
000FFFDC
システム予約
9
09
3D8H
000FFFD8
システム予約
10
0A
3D4H
000FFFD4
システム予約
11
0B
3D0H
000FFFD0
システム予約
12
0C
3CCH
000FFFCC
システム予約
13
0D
3C8H
000FFFC8
未定義命令
例外
14
0E
3C4H
000FFFC4
NMI 要求
15
0F
3C0H
000FFFC0
外部割込み 0
16
10
3BCH
000FFFBC
0, 16
外部割込み 1
17
11
3B8H
000FFFB8
1, 17
外部割込み 2
18
12
3B4H
000FFFB4
2, 18
外部割込み 3
19
13
3B0H
000FFFB0
3, 19
外部割込み 4
20
14
3ACH
000FFFAC
20
外部割込み 5
21
15
3A8H
000FFFA8
21
外部割込み 6
22
16
3A4H
000FFFA4
22
外部割込み 7
23
17
3A0H
000FFFA0
23
外部割込み 8
24
18
39CH
000FFF9C
外部割込み 9
25
19
398H
000FFF98
外部割込み 10
26
1A
394H
000FFF94
外部割込み 11
27
1B
390H
000FFF90
外部割込み 12
28
1C
38CH
000FFF8C
外部割込み 13
29
1D
388H
000FFF88
外部割込み 14
30
1E
384H
000FFF84
外部割込み 15
31
1F
380H
000FFF80
リロードタイマ 0
リロードタイマ 8
32
20
37CH
000FFF7C
4, 32
128
リロードタイマ 1
リロードタイマ 9
33
378H
000FFF78
5, 33
129
DS07–16615–2
FH 固定
ICR00
440H
ICR01
441H
ICR02
442H
ICR03
443H
ICR04
444H
ICR05
445H
ICR06
446H
ICR07
447H
ICR08
21
448H
145
MB91460P シリーズ
割込み
割込み番号
割込みレベル *1
10 進 16 進
設定
レジスタ
レジスタアドレス
割込みベクタ *2
DMA
要因番号
オフ
セット
デフォルト
ベクタアドレス
374H
000FFF74
34
130
リロードタイマ 2
リロードタイマ 10
34
リロードタイマ 3
リロードタイマ 11
35
23
370H
000FFF70
35
131
リロードタイマ 4
リロードタイマ 12
36
24
36CH
000FFF6C
36
132
リロードタイマ 5
リロードタイマ 13
37
25
368H
000FFF68
37
133
リロードタイマ 6
リロードタイマ 14
38
26
364H
000FFF64
38
134
リロードタイマ 7
リロードタイマ 15
39
27
360H
000FFF60
39
135
フリーランタイマ 0
40
28
35CH
000FFF5C
40
フリーランタイマ 1
41
29
358H
000FFF58
41
フリーランタイマ 2
42
2A
354H
000FFF54
42
フリーランタイマ 3
43
2B
350H
000FFF50
43
フリーランタイマ 4
44
2C
34CH
000FFF4C
44
フリーランタイマ 5
45
2D
348H
000FFF48
45
フリーランタイマ 6
46
2E
344H
000FFF44
46
フリーランタイマ 7
47
2F
340H
000FFF40
47
CAN 0
48
30
33CH
000FFF3C
CAN 1
49
31
338H
000FFF38
CAN 2
50
32
334H
000FFF34
CAN 3 *6
51
33
330H
000FFF30
予約
52
34
32CH
000FFF2C
予約
53
35
328H
000FFF28
LIN-USART 0 RX
54
36
324H
000FFF24
6, 48
LIN-USART 0 TX
55
37
320H
000FFF20
7, 49
LIN-USART 1 RX
56
38
31CH
000FFF1C
8, 50
LIN-USART 1 TX
57
39
318H
000FFF18
9, 51
LIN-USART 2 RX
58
3A
314H
000FFF14
52
LIN-USART 2 TX
59
3B
310H
000FFF10
53
LIN-USART 3 RX
60
3C
30CH
000FFF0C
54
LIN-USART 3 TX
61
3D
308H
000FFF08
55
システム予約
62
3E
304H
000FFF04
遅延割込み
63
3F
300H
000FFF00
システム予約 *4
64
40
2FCH
000FFEFC
システム予約 *4
65
41
2F8H
000FFEF8
LIN-USART (FIFO) 4 RX
66
42
2F4H
000FFEF4
10, 56
LIN-USART (FIFO) 4 TX
67
43
2F0H
000FFEF0
11, 57
LIN-USART (FIFO) 5 RX
68
44
2ECH
000FFEEC
12, 58
LIN-USART (FIFO) 5 TX
69
45
2E8H
000FFEE8
13, 59
146
22
ICR09
ICR10
ICR11
449H
44AH
44BH
ICR12
44CH
ICR13
44DH
ICR14
44EH
ICR15
44FH
ICR16
450H
ICR17
451H
ICR18
452H
ICR19
453H
ICR20
454H
ICR21
455H
ICR22
456H
ICR23 *3
457H
(ICR24)
(458H)
ICR25
459H
ICR26
45AH
DS07–16615–2
MB91460P シリーズ
割込み
割込み番号
割込みレベル *1
10 進 16 進
設定
レジスタ
レジスタアドレス
LIN-USART (FIFO) 6 RX
70
46
LIN-USART (FIFO) 6 TX
71
47
LIN-USART (FIFO) 7 RX
72
48
LIN-USART (FIFO) 7 TX
73
49
74
4A
IC1/IC3
75
4B
LIN-USART 8 RX
76
4C
LIN-USART 8 TX
77
4D
LIN-USART 9 RX
78
4E
LIN-USART 9 TX
79
4F
LIN-USART 10 RX
80
50
LIN-USART 10 TX
81
51
LIN-USART 11 RX
82
52
LIN-USART 11 TX
83
53
システム予約
84
54
システム予約
85
55
システム予約
86
56
システム予約
87
57
システム予約
88
58
システム予約
89
59
システム予約
90
5A
システム予約
91
5B
インプットキャプチャ 0
92
5C
インプットキャプチャ 1
93
5D
インプットキャプチャ 2
94
5E
インプットキャプチャ 3
95
5F
インプットキャプチャ 4
96
60
インプットキャプチャ 5
97
61
インプットキャプチャ 6
98
62
インプットキャプチャ 7
99
63
アウトプットコンペア 0
100
64
アウトプットコンペア 1
101
65
アウトプットコンペア 2
102
66
アウトプットコンペア 3
103
67
アウトプットコンペア 4
104
68
アウトプットコンペア 5
105
69
アウトプットコンペア 6
106
6A
アウトプットコンペア 7
107
6B
サウンドジェネレータ
108
6C
位相周波数モジュレータ
109
6D
2
2
2
2
IC0/IC2
DS07–16615–2
ICR27
45BH
ICR28
45CH
ICR29
45DH
ICR30
45EH
ICR31
45FH
ICR32
460H
ICR33
461H
ICR34
462H
ICR35
463H
ICR36
464H
ICR37
465H
ICR38
466H
ICR39
467H
ICR40
468H
ICR41
469H
ICR42
46AH
ICR43
46BH
ICR44
46CH
ICR45
46DH
ICR46
46EH
割込みベクタ *2
DMA
要因番号
オフ
セット
デフォルト
ベクタアドレス
2E4H
000FFEE4
60
2E0H
000FFEE0
61
2DCH
000FFEDC
62
2D8H
000FFED8
63
2D4H
000FFED4
2D0H
000FFED0
2CCH
000FFECC
64
2C8H
000FFEC8
65
2C4H
000FFEC4
66
2C0H
000FFEC0
67
2BCH
000FFEBC
68
2B8H
000FFEB8
69
2B4H
000FFEB4
70
2B0H
000FFEB0
71
2ACH
000FFEAC
72
2A8H
000FFEA8
73
2A4H
000FFEA4
74
2A0H
000FFEA0
75
29CH
000FFE9C
76
298H
000FFE98
77
294H
000FFE94
78
290H
000FFE90
79
28CH
000FFE8C
80
288H
000FFE88
81
284H
000FFE84
82
280H
000FFE80
83
27CH
000FFE7C
84
278H
000FFE78
85
274H
000FFE74
86
270H
000FFE70
87
26CH
000FFE6C
88
268H
000FFE68
89
264H
000FFE64
90
260H
000FFE60
91
25CH
000FFE5C
92
258H
000FFE58
93
254H
000FFE54
94
250H
000FFE50
95
24CH
000FFE4C
248H
000FFE48
147
MB91460P シリーズ
割込み
割込み番号
割込みレベル *1
10 進 16 進
設定
レジスタ
レジスタアドレス
システム予約
110
6E
システム予約
111
6F
PPG0
PPG16
112
70
ICR47 *3
ICR48
46FH
割込みベクタ *2
DMA
要因番号
オフ
セット
デフォルト
ベクタアドレス
244H
000FFE44
240H
000FFE40
23CH
000FFE3C
15, 96
144
470H
PPG1
PPG17
113
71
238H
000FFE38
97
145
PPG2
PPG18
114
72
234H
000FFE34
98
146
PPG3
PPG19
115
73
230H
000FFE30
99
147
PPG4
PPG20
116
74
22CH
000FFE2C
100
148
ICR49
ICR50
471H
472H
PPG5
PPG21
117
75
228H
000FFE28
101
149
PPG6
PPG22
118
76
224H
000FFE24
102
150
PPG7
PPG23
119
77
220H
000FFE20
103
151
PPG8
PPG24
120
78
21CH
000FFE1C
104
152
ICR51
ICR52
473H
474H
PPG9
PPG25
121
79
218H
000FFE18
105
153
PPG10
PPG26
122
7A
214H
000FFE14
106
154
PPG11
PPG27
123
7B
210H
000FFE10
107
155
PPG12
PPG28
124
7C
20CH
000FFE0C
108
156
ICR53
ICR54
475H
476H
PPG13
PPG29
125
7D
208H
000FFE08
109
157
PPG14
PPG30
126
7E
204H
000FFE04
110
158
PPG15
PPG31
127
7F
200H
000FFE00
111
159
アップ / ダウンカウンタ 0
128
80
1FCH
000FFDFC
アップ / ダウンカウンタ 1
129
81
1F8H
000FFDF8
アップ / ダウンカウンタ 2
130
82
1F4H
000FFDF4
アップ / ダウンカウンタ 3
131
83
1F0H
000FFDF0
リアルタイムクロック
132
84
1ECH
000FFDEC
キャリブレーションユニット
133
85
1E8H
000FFDE8
A/D コンバータ 0
A/D コンバータ 0 スキャン終了 *6
134
86
1E4H
000FFDE4
14, 112
120 *6
A/D コンバータ 1 *6
A/D コンバータ 1 スキャン終了 *6
135
1E0H
000FFDE0
113 *6
121 *6
ICR55
148
ICR56
478H
ICR57
479H
ICR58
47AH
ICR59
87
477H
47BH
DS07–16615–2
MB91460P シリーズ
割込み
割込み番号
割込みレベル *1
10 進 16 進
設定
レジスタ
レジスタアドレス
予約
136
88
予約
137
89
低電圧検出
138
8A
予約
139
8B
タイムベースオーバフロー
140
8C
PLL クロックギア
データフラッシュ書込み完了 *6
141
8D
DMA コントローラ
142
8E
メイン / サブ発振安定待ち
143
8F
セキュリティベクタ
144
90
145
91
∼
255
∼
FF
INT 命令で使用
ICR60
47CH
ICR61
47DH
ICR62
47EH
ICR63
47FH
割込みベクタ *2
オフ
セット
デフォルト
ベクタアドレス
1DCH
000FFDDC
1D8H
000FFDD8
1D4H
000FFDD4
1D0H
000FFDD0
1CCH
000FFDCC
1C8H
000FFDC8
1C4H
000FFDC4
1C0H
000FFDC0
1BCH
000FFDBC
1B8H ∼
000H
DMA
要因番号
195 *6
000FFDB8
∼
000FFC00
注意事項 :
＊ 1 : ICR ( 割込み制御レジスタ ) は割込みコントローラに割当てられており , 各割込み要求の割込みレベルを設定しま
す。また , 割込み要求ごとに , 各レジスタが割り当てられています。
＊ 2 : 各 EIT ( 例外 , 割込み , またはトラップ ) のベクタアドレスは , リスト内のオフセットをテーブルベースのレジスタ
値 (TBR) に足すことにより計算されます。TBR は , EIT ベクタテーブルの一番上を指定します。テーブルにリストさ
れているアドレスは , デフォルトの TBR 値 (000FFC00H) 用です。TBR は , リセットされるとこの値に初期化されま
す。内部ブート ROM が実行されると , TBR は 000FFC00H に設定されます。
＊ 3 : ICR23 と ICR47 は REALOS 互換ビット ( アドレス 0C03H : IOS[0]) を設定することにより入れ替えられます。
＊ 4 : REALOS で使用
＊ 5 : メモリ保護ユニット (MPU) をサポートします。
＊ 6 : CAN 3, データフラッシュ , ADC1 および ADC0 ( スキャン終了 ) 割込みは , MB91F467PA でのみ使用可能です。
DS07–16615–2
149
MB91460P シリーズ
■ 推奨設定
1. PLL クロックギア設定
メインレギュレータとフラッシュの 1.8 V オペレーションモードの場合 , MB91F465PA のコアベースクロック周波数が
有効になりますので注意してください。
PLL 分周とクロックギアの推奨設定
PLL
入力 (CLK)
[MHz]
150
周波数設定
クロックギア設定
PLL
出力 (X)
[MHz]
コアベース
クロック
[MHz]
DIVM
DIVN
DIVG
MULG
4
2
25
16
24
200
100
4
2
24
16
24
192
96
4
2
23
16
24
184
92
4
2
22
16
24
176
88
4
2
21
16
20
168
84
4
2
20
16
20
160
80
4
2
19
16
20
152
76
4
2
18
16
20
144
72
4
2
17
16
16
136
68
4
2
16
16
16
128
64
4
2
15
16
16
120
60
4
2
14
16
16
112
56
4
2
13
16
12
104
52
4
2
12
16
12
96
48
4
2
11
16
12
88
44
4
4
10
16
24
160
40
4
4
9
16
24
144
36
4
4
8
16
24
128
32
4
4
7
16
24
112
28
4
6
6
16
24
144
24
4
8
5
16
28
160
20
4
10
4
16
32
160
16
4
12
3
16
32
144
12
備考
MULG
DS07–16615–2
MB91460P シリーズ
2. クロックモジュレータ設定
以下の表に , 32 MHz ∼ 88 MHz のベースクロック周波数範囲で設定可能なクロックモジュレータの設定を示します。
フラッシュアクセス時間設定は , Fmax に応じて調整する必要があります。一方 , PLL とクロックギア設定はベースク
ロック周波数に基づいて設定する必要があります。
クロックモジュレータ設定 , 周波数範囲 , サポート電源電圧
変調度
(k)
乱数値
(N)
CMPR
[hex]
ベースクロック
[MHz]
Fmin
[MHz]
Fmax
[MHz]
1
3
026F
88
79.5
98.5
1
3
026F
84
76.1
93.8
1
3
026F
80
72.6
89.1
1
5
02AE
80
68.7
95.8
2
3
046E
80
68.7
95.8
1
3
026F
76
69.1
84.5
1
5
02AE
76
65.3
90.8
1
7
02ED
76
62
98.1
2
3
046E
76
65.3
90.8
3
3
066D
76
62
98.1
1
3
026F
72
65.5
79.9
1
5
02AE
72
62
85.8
1
7
02ED
72
58.8
92.7
2
3
046E
72
62
85.8
3
3
066D
72
58.8
92.7
1
3
026F
68
62
75.3
1
5
02AE
68
58.7
80.9
1
7
02ED
68
55.7
87.3
1
9
032C
68
53
95
2
3
046E
68
58.7
80.9
2
5
04AC
68
53
95
3
3
066D
68
55.7
87.3
4
3
086C
68
53
95
1
3
026F
64
58.5
70.7
1
5
02AE
64
55.3
75.9
1
7
02ED
64
52.5
82
1
9
032C
64
49.9
89.1
1
11
036B
64
47.6
97.6
2
3
046E
64
55.3
75.9
2
5
04AC
64
49.9
89.1
3
3
066D
64
52.5
82
4
3
086C
64
49.9
89.1
5
3
0A6B
64
47.6
97.6
1
3
026F
60
54.9
66.1
1
5
02AE
60
51.9
71
1
7
02ED
60
49.3
76.7
1
9
032C
60
46.9
83.3
DS07–16615–2
151
MB91460P シリーズ
152
変調度
(k)
乱数値
(N)
CMPR
[hex]
ベースクロック
[MHz]
Fmin
[MHz]
Fmax
[MHz]
1
11
036B
60
44.7
91.3
2
3
046E
60
51.9
71
2
5
04AC
60
46.9
83.3
3
3
066D
60
49.3
76.7
4
3
086C
60
46.9
83.3
5
3
0A6B
60
44.7
91.3
1
3
026F
56
51.4
61.6
1
5
02AE
56
48.6
66.1
1
7
02ED
56
46.1
71.4
1
9
032C
56
43.8
77.6
1
11
036B
56
41.8
84.9
1
13
03AA
56
39.9
93.8
2
3
046E
56
48.6
66.1
2
5
04AC
56
43.8
77.6
2
7
04EA
56
39.9
93.8
3
3
066D
56
46.1
71.4
3
5
06AA
56
39.9
93.8
4
3
086C
56
43.8
77.6
5
3
0A6B
56
41.8
84.9
6
3
0C6A
56
39.9
93.8
1
3
026F
52
47.8
57
1
5
02AE
52
45.2
61.2
1
7
02ED
52
42.9
66.1
1
9
032C
52
40.8
71.8
1
11
036B
52
38.8
78.6
1
13
03AA
52
37.1
86.8
1
15
03E9
52
35.5
96.9
2
3
046E
52
45.2
61.2
2
5
04AC
52
40.8
71.8
2
7
04EA
52
37.1
86.8
3
3
066D
52
42.9
66.1
3
5
06AA
52
37.1
86.8
4
3
086C
52
40.8
71.8
5
3
0A6B
52
38.8
78.6
6
3
0C6A
52
37.1
86.8
7
3
0E69
52
35.5
96.9
1
3
026F
48
44.2
52.5
1
5
02AE
48
41.8
56.4
1
7
02ED
48
39.6
60.9
1
9
032C
48
37.7
66.1
1
11
036B
48
35.9
72.3
DS07–16615–2
MB91460P シリーズ
変調度
(k)
乱数値
(N)
CMPR
[hex]
ベースクロック
[MHz]
Fmin
[MHz]
Fmax
[MHz]
1
13
03AA
48
34.3
79.9
1
15
03E9
48
32.8
89.1
2
3
046E
48
41.8
56.4
2
5
04AC
48
37.7
66.1
2
7
04EA
48
34.3
79.9
3
3
066D
48
39.6
60.9
3
5
06AA
48
34.3
79.9
4
3
086C
48
37.7
66.1
5
3
0A6B
48
35.9
72.3
6
3
0C6A
48
34.3
79.9
7
3
0E69
48
32.8
89.1
1
3
026F
44
40.6
48.1
1
5
02AE
44
38.4
51.6
1
7
02ED
44
36.4
55.7
1
9
032C
44
34.6
60.4
1
11
036B
44
33
66.1
1
13
03AA
44
31.5
73
1
15
03E9
44
30.1
81.4
2
3
046E
44
38.4
51.6
2
5
04AC
44
34.6
60.4
2
7
04EA
44
31.5
73
2
9
0528
44
28.9
92.1
3
3
066D
44
36.4
55.7
3
5
06AA
44
31.5
73
4
3
086C
44
34.6
60.4
4
5
08A8
44
28.9
92.1
5
3
0A6B
44
33
66.1
6
3
0C6A
44
31.5
73
7
3
0E69
44
30.1
81.4
8
3
1068
44
28.9
92.1
1
3
026F
40
37
43.6
1
5
02AE
40
34.9
46.8
1
7
02ED
40
33.1
50.5
1
9
032C
40
31.5
54.8
1
11
036B
40
30
59.9
1
13
03AA
40
28.7
66.1
1
15
03E9
40
27.4
73.7
2
3
046E
40
34.9
46.8
2
5
04AC
40
31.5
54.8
2
7
04EA
40
28.7
66.1
2
9
0528
40
26.3
83.3
DS07–16615–2
153
MB91460P シリーズ
154
変調度
(k)
乱数値
(N)
CMPR
[hex]
ベースクロック
[MHz]
Fmin
[MHz]
Fmax
[MHz]
3
3
066D
40
33.1
50.5
3
5
06AA
40
28.7
66.1
3
7
06E7
40
25.3
95.8
4
3
086C
40
31.5
54.8
4
5
08A8
40
26.3
83.3
5
3
0A6B
40
30
59.9
6
3
0C6A
40
28.7
66.1
7
3
0E69
40
27.4
73.7
8
3
1068
40
26.3
83.3
9
3
1267
40
25.3
95.8
1
3
026F
36
33.3
39.2
1
5
02AE
36
31.5
42
1
7
02ED
36
29.9
45.3
1
9
032C
36
28.4
49.2
1
11
036B
36
27.1
53.8
1
13
03AA
36
25.8
59.3
1
15
03E9
36
24.7
66.1
2
3
046E
36
31.5
42
2
5
04AC
36
28.4
49.2
2
7
04EA
36
25.8
59.3
2
9
0528
36
23.7
74.7
3
3
066D
36
29.9
45.3
3
5
06AA
36
25.8
59.3
3
7
06E7
36
22.8
85.8
4
3
086C
36
28.4
49.2
4
5
08A8
36
23.7
74.7
5
3
0A6B
36
27.1
53.8
6
3
0C6A
36
25.8
59.3
7
3
0E69
36
24.7
66.1
8
3
1068
36
23.7
74.7
9
3
1267
36
22.8
85.8
1
3
026F
32
29.7
34.7
1
5
02AE
32
28
37.3
1
7
02ED
32
26.6
40.2
1
9
032C
32
25.3
43.6
1
11
036B
32
24.1
47.7
1
13
03AA
32
23
52.5
1
15
03E9
32
22
58.6
2
3
046E
32
28
37.3
2
5
04AC
32
25.3
43.6
2
7
04EA
32
23
52.5
DS07–16615–2
MB91460P シリーズ
変調度
(k)
乱数値
(N)
CMPR
[hex]
ベースクロック
[MHz]
Fmin
[MHz]
Fmax
[MHz]
2
9
0528
32
21.1
66.1
2
11
0566
32
19.5
89.1
3
3
066D
32
26.6
40.2
3
5
06AA
32
23
52.5
3
7
06E7
32
20.3
75.9
4
3
086C
32
25.3
43.6
4
5
08A8
32
21.1
66.1
5
3
0A6B
32
24.1
47.7
5
5
0AA6
32
19.5
89.1
6
3
0C6A
32
23
52.5
7
3
0E69
32
22
58.6
8
3
1068
32
21.1
66.1
9
3
1267
32
20.3
75.9
10
3
1466
32
19.5
89.1
DS07–16615–2
155
MB91460P シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
最小
最大
単位
⎯
⎯
50
V/ms
電源電圧 1*
VDD5R
− 0.3
＋ 6.0
V
電源電圧 2*1
VDD5
− 0.3
＋ 6.0
V
電源電圧 3*1
VDD35
− 0.3
＋ 6.0
V
電源スルーレート
1
電源電圧の
関係
備考
VDD5-0.3
VDD5+0.3
V
端子 P07, P16, P20, P24, または
P29 (ANn) のうち少なくとも
1 本はデジタル入出力として使
用していること
VSS5-0.3
VDD5+0.3
V
ポートの全端子 P07, P16, P20,
P24, または P29 (ANn) が ,
VIA の条件に従っていること
AVCC5
アナログ電源電圧 *1
AVCC5
− 0.3
＋ 6.0
V
*2
アナログ基準
電源電圧 *1
AVRH
− 0.3
＋ 6.0
V
*2
入力電圧 1*1
VI1
Vss5 − 0.3
VDD5 ＋ 0.3
V
VI2
Vss5 − 0.3
VDD35 ＋ 0.3
V
アナログ端子入力電圧 *
VIA
AVss5 − 0.3
AVcc5 ＋ 0.3
V
1
VO1
Vss5 − 0.3
VDD5 ＋ 0.3
V
VO2
Vss5 − 0.3
VDD35 ＋ 0.3
V
*3
*3
入力電圧 2*1
1
出力電圧 1*
1
出力電圧 2*
ICLAMP
− 4.0
＋ 4.0
mA
Σ |ICLAMP|
⎯
20
mA
“L” レベル最大
出力電流 *4
IOL
⎯
10
mA
“L” レベル平均
出力電流 *5
IOLAV
⎯
8
mA
“L” レベル最大
総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均
総出力電流 *6
ΣIOLAV
⎯
50
mA
“H” レベル最大
出力電流 *4
IOH
⎯
− 10
mA
“H” レベル平均
出力電流 *5
IOHAV
⎯
−4
mA
“H” レベル最大
総出力電流
ΣIOH
⎯
− 100
mA
ΣIOHAV
⎯
− 25
mA
fmax, CLKB
⎯
100
fmax, CLKP
⎯
50
fmax, CLKT
⎯
50
fmax, CLKCAN
⎯
50
fmax, CLKB
⎯
96
最大クランプ電流
最大総クランプ電流
“H” レベル平均総出力
電流 *6
許容動作周波数
許容動作周波数
156
fmax, CLKP
⎯
48
fmax, CLKT
⎯
48
fmax, CLKCAN
⎯
48
外部バス
外部バス
MHz
TA < 105 °C
MHz
TA < 125 °C
DS07–16615–2
MB91460P シリーズ
項目
許容損失電力 *7
記号
定格値
単位
備考
最小
最大
⎯
1250 *8
mW
TA < 85 °C
⎯
630 *8
mW
TA < 105 °C
⎯
1400 *8
mW
TA < 105 °C, フラッシュ書込み /
消去なし *9
⎯
1100 *8
mW
TA < 115 °C, フラッシュ書込み /
消去なし *9
⎯
780 *8
mW
TA < 125 °C, フラッシュ書込み /
消去なし *9
PD
動作温度
TA
− 40
＋ 125
°C
保存温度
Tstg
− 55
＋ 150
°C
＊ 1：パラメータは VSS5 ＝ AVSS5 ＝ 0.0 V を基準にしています。
＊ 2：AVCC5 と AVRH5 は , VDD5 ＋ 0.3 V を超えてはいけません。
＊ 3：・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号は , VDD5 電圧を超える入力信号です。＋ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接
続し , ＋ B 信号を印加してください。
・＋ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限
抵抗の値を設定してください。
・低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では , ＋ B 入力電位が保護ダイオード
を通して電源端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性があるのでご注意ください。
・マイクロコントローラ電源が OFF 時 (0V に固定していない場合 ) に＋ B 入力がある場合は , 端子から電源が供給
されているため , 不完全な動作を行う可能性があるのでご注意ください。
・電源投入時に＋ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電
源電圧になる可能性があるのでご注意ください。
・＋ B 入力端子は , 開放状態にならないようにご注意ください。
・推奨回路例：
入出力等価回路
保護ダイオード
VCC
制限
抵抗
P-ch
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＊ 4：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 5：平均出力電流は , 該当する端子 1 本に流れる電流の 100ms の期間内での平均電流を規定します。
＊ 6：平均総出力電流は , 該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。
（続く）
DS07–16615–2
157
MB91460P シリーズ
（続き）
＊ 7：最大許容損失電力は , 大気温度 , エアフローの速さ , および PCB のパッケージの熱伝導性によって異なります。
実際の損失電力は , 用途によって異なり , 下記のとおり計算されます。
PD = PIO + PINT
PIO = Σ (VOL * IOL + VOH + IOH) (IO の負荷電力損失 , すべての IO ポートの値を合計します )
PINT = VDD5R * ICC + AVCC5 * IA + AVRH5 * IR ( 内部電力損失 )
＊ 8：4 層 PCB 搭載の QFP パッケージの , 指定 TA ( 動作温度 ), エアフローなし状態での最悪値です。
＊ 9：そのような条件で使用する場合 , 信頼性の限界について富士通にお問い合わせください。
＜注意事項＞絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
158
DS07–16615–2
MB91460P シリーズ
2. 推奨動作条件
(VSS5 ＝ AVSS5 ＝ 0.0 V)
項目
記号
規格値
単位
備考
最小
標準
最大
VDD5
3.0
⎯
5.5
V
VDD5R
3.0
⎯
5.5
V
内蔵レギュレータ
VDD35
3.0
⎯
5.5
V
外部バス
AVCC5
3.0
⎯
5.5
V
A/D コンバータ
CS
⎯
4.7
⎯
μF
X7R セラミックコンデンサまた
は同程度の周波数特性のコンデ
ンサを使用してください。
電源スルーレート
⎯
⎯
50
V/ms
メイン発振
安定時間
10
電源電圧
VCC18C 端子の平滑コン
デンサ
ms
ロックアップ時間 PLL
(4 MHz ->16 ...100MHz)
0.6
ESD 保護
( 人体モデル )
Vsurge
2
RC 発振
fRC100kHz
fRC2MHz
50
1
ms
kV
100
2
200
4
kHz
MHz
Rdischarge = 1.5kΩ
Cdischarge = 100pF
VDDCORE ≧ 1.65V
＜注意事項＞推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
VCC18C
VSS5
AVSS5
CS
DS07–16615–2
159
MB91460P シリーズ
3. 直流規格
（注意事項）表内の「VDD」は , 外部バス用端子の場合 VDD35, その他の端子の場合は VDD5 です。
表内の「VSS」は , その他の端子の場合は VSS5 です。
(VDD5 ＝ AVCC5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
条件
⎯
0.8/0.2 CMOS ヒステリ
シス入力を選択時に
ポート入力
規格値
単位
備考
VDD ＋ 0.3
V
CMOS ヒステリシス
入力
⎯
VDD ＋ 0.3
V
4.5 V ≦ VDD ≦ 5.5 V
⎯
VDD ＋ 0.3
V
3 V ≦ VDD < 4.5 V
0.8 × VDD
⎯
VDD ＋ 0.3
V
2.0
⎯
VDD ＋ 0.3
V
⎯
0.8 × VDD
⎯
VDD ＋ 0.3
V
INITX 入力端子
(CMOS
ヒステリシス )
∼
MD_0
⎯
VDD − 0.3
⎯
VDD ＋ 0.3
V
モード入力端子
VIHX0S
X0,
X0A
⎯
2.5
⎯
VDD ＋ 0.3
V
“発振モード”での外
部クロック
VIHX0F
X0
⎯
0.8 × VDD
⎯
VDD ＋ 0.3
V
“ 高速クロック入力
モード ” での外部ク
ロック
⎯
0.8/0.2 CMOS ヒステリ
シス入力を選択時に
ポート入力
VSS − 0.3
⎯
0.2 × VDD
V
⎯
0.7/0.3 CMOS ヒステリ
シス入力を選択時に
ポート入力
VSS − 0.3
⎯
0.3 × VDD
V
オートモーティブ
ヒステリシス入力を
選択時にポート入力
VSS − 0.3
⎯
0.5 × VDD
V
⎯
4.5 V ≦ VDD ≦ 5.5 V
VSS − 0.3
⎯
0.46× VDD
V
3 V ≦ VDD < 4.5 V
⎯
TTL 入力を選択時に
ポート入力
VSS − 0.3
⎯
0.8
V
⎯
VSS − 0.3
⎯
0.2 × VDD
V
INITX 入力端子
(CMOS
ヒステリシス )
∼
MD_0
⎯
VSS − 0.3
⎯
VSS ＋ 0.3
V
モード入力端子
X0,
X0A
⎯
VSS − 0.3
⎯
0.5
V
“発振モード”での外
部クロック
最小
標準
最大
0.8 × VDD
⎯
⎯
0.7/0.3 CMOS ヒステリ 0.7 × VDD
シス入力を選択時に
0.74 × VDD
ポート入力
⎯
オートモーティブ
ヒステリシス入力を選
択
⎯
TTL 入力を選択時に
ポート入力
VIH
“H” レベル
入力電圧
VIHR
INITX
MD_2
VIHM
VIL
“L” レベル
入力電圧
VILR
INITX
MD_2
VILM
VILXDS
160
DS07–16615–2
MB91460P シリーズ
(VDD5 ＝ AVCC5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
“L” レベル
入力電圧
記号
端子名
条件
VILXDF
X0
⎯
VOH2
通常
出力
“H” レベル出
力電圧
VOH5
VOH3
VOL2
“L” レベル
出力電圧
VOL5
VOL3
入力リーク
電流
IIL
アナログ入
力リーク電
流
IAIN
プルアップ
抵抗
RUP
プルダウン
抵抗
RDOWN
入力
コンデンサ
DS07–16615–2
CIN
規格値
単位
備考
0.2 × VDD
V
“高速クロック入力
モード”での外部ク
ロック
⎯
⎯
V
駆動能力設定
2 mA
VDD − 0.5
⎯
⎯
V
駆動能力設定
5 mA
VDD − 0.5
⎯
⎯
V
⎯
⎯
0.4
V
駆動能力設定
2 mA
⎯
⎯
0.4
V
駆動能力設定
5 mA
3.0V ≦ VDD ≦ 5.5V,
IOH ＝＋ 3mA
⎯
⎯
0.4
V
3.0V ≦ VDD ≦ 5.5V
VSS5 < VI < VDD
TA ＝ 25 °C
−1
⎯
＋1
3.0V ≦ VDD ≦ 5.5V
VSS5 < VI < VDD
TA ＝ 125 °C
−3
⎯
＋3
3.0V ≦ VDD ≦ 5.5V
TA ＝ 25 °C
−1
⎯
＋1
μA
3.0V ≦ VDD ≦ 5.5V
TA ＝ 125 °C
−3
⎯
＋3
μA
Pnn_m*3, 3.0V ≦ VDD ≦ 3.6V
INITX 4.5V ≦ VDD ≦ 5.5V
40
100
160
25
50
100
3.0V ≦ VDD ≦ 3.6V
40
100
180
4.5V ≦ VDD ≦ 5.5V
25
50
100
-
5
15
通常
出力
I2C
出力
通常
出力
通常
出力
I2C
出力
Pnn_m
*1
ANn*2
Pnn_m*4
4.5V ≦ VDD ≦ 5.5V,
IOH ＝− 2mA
3.0V ≦ VDD ＜ 4.5V,
IOH ＝− 1.6mA
4.5V ≦ VDD ≦ 5.5V,
IOH ＝− 5mA
3.0V ≦ VDD ＜ 4.5V,
IOH ＝− 3mA
3.0V ≦ VDD ≦ 5.5V,
IOH ＝− 3mA
4.5V ≦ VDD ≦ 5.5V,
IOH ＝＋ 2mA
3.0V ≦ VDD ＜ 4.5V,
IOH ＝＋ 1.6mA
4.5V ≦ VDD ≦ 5.5V,
IOH ＝＋ 5mA
3.0V ≦ VDD ＜ 4.5V,
IOH ＝＋ 3mA
下記を
除く
すべての
端子
VDD5,
f ＝ 1 MHz
VDD5R,
VSS5,
AVCC5,
AVSS5,
AVRH5
最小
標準
最大
VSS − 0.3
⎯
VDD − 0.5
μA
kΩ
kΩ
pF
161
MB91460P シリーズ
項目
記号
ICC
電源
電流
ICCH
端子名
VDD5R
VDD5R
MB91F465PA
規格値
単位
備考
140
mA
フラッシュメモリ
からのコード
フェッチ
30
150
μA
-
0.3
2.0
mA
TA ＝＋ 125 °C
-
0.75
5.0
mA
TA ＝＋ 25 °C
-
100
500
μA
TA ＝＋ 105 °C
-
0.5
2.4
mA
TA ＝＋ 125 °C
-
0.85
5.4
mA
TA ＝＋ 25 °C
-
50
250
μA
TA ＝＋ 105 °C
-
0.4
2.2
mA
TA ＝＋ 125 °C
-
0.8
5.2
mA
最小
標準
最大
-
110
TA ＝＋ 25 °C
-
TA ＝＋ 105 °C
CLKB:
CLKP:
CLKT:
CLKCAN:
100 MHz
50 MHz
50 MHz
50 MHz
ストップモード時
*5
RTC：
4 MHz モード *5
RTC：
100 kHz モード *5
ILVE
VDD5
⎯
⎯
70
150
μA
外部低電圧検出
ILVI
VDD5R
⎯
⎯
50
100
μA
内部低電圧検出
-
-
250
500
μA
メインクロック
(4 MHz)
-
-
20
40
μA
サブクロック
(32 kHz)
フラッシュからの
コードフェッチ ,
データフラッシュ
許可
IOSC
ICC
電源
電流
条件
ICCH
VDD5
VDD5R
VDD5R
MB91F467PA *6
CLKB:
CLKP:
CLKT:
CLKCAN:
100 MHz
50 MHz
50 MHz
50 MHz
-
130
160
mA
TA ＝＋ 25 °C
-
30
150
μA
TA ＝＋ 105 °C
-
0.3
2.0
mA
TA ＝＋ 125 °C
-
0.75
5.0
mA
TA ＝＋ 25 °C
-
100
500
μA
TA ＝＋ 105 °C
-
0.5
2.4
mA
TA ＝＋ 125 °C
-
0.85
5.4
mA
TA ＝＋ 25 °C
-
50
250
μA
TA ＝＋ 105 °C
-
0.4
2.2
mA
TA ＝＋ 125 °C
-
0.8
5.2
mA
ストップモード時
*7
RTC：
4 MHz モード
RTC：
100 kHz モード
ILVE
VDD5
⎯
⎯
70
150
μA
外部低電圧検出
ILVI
VDD5R
⎯
⎯
50
100
μA
内部低電圧検出
-
-
250
500
μA
メインクロック
(4 MHz)
-
-
20
40
μA
サブクロック
(32 kHz)
IOSC
VDD5
＊ 1：Pnn_m は汎用入出力端子のすべてを含みます。アナログ (AN) チャネルおよびプルアップ / プルダウンは無効です。
＊ 2：ANn は AN チャネルが有効であるすべての端子を含みます。
＊ 3：Pnn_m は汎用入出力端子のすべてを含みます。プルアップ抵抗は , PPER/PPCR 設定で許可され , 端子が入力方向に
ある必要があります。
＊ 4：Pnn_m は汎用入出力端子のすべてを含みます。プルダウン抵抗は , PPER/PPCR 設定で許可され , 端子が入力方向に
ある必要があります。
＊ 5：メインレギュレータをオフ , サブレギュレータを 1.2 V に設定 , 低電圧検出を禁止
＊ 6：MB91F467PA ターゲットデータ
＊ 7：メインレギュレータをオフ , サブレギュレータを 1.2 V に設定 , 低電圧検出を禁止
162
DS07–16615–2
MB91460P シリーズ
4. A/D 変換部電気的特性
(VDD5 ＝ AVCC5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
分解能
⎯
総合誤差
規格値
単位
備考
最小
標準
最大
⎯
⎯
⎯
10
bit
⎯
⎯
−3
⎯
＋3
LSB
非直線性誤差
⎯
⎯
− 2.5
⎯
＋ 2.5
LSB
微分非直線性
誤差
⎯
⎯
− 1.9
⎯
＋ 1.9
LSB
ゼロリーディング
電圧
VOT
ANn
AVRL − 1.5
LSB
AVRL ＋ 0.5
LSB
AVRL ＋ 2.5
LSB
V
フルスケール
リーディング電圧
VFST
ANn
AVRH − 3.5
LSB
AVRH − 1.5
LSB
AVRH ＋ 0.5
LSB
V
Tcomp
⎯
0.6
⎯
16,500
コンペア時間
μs
4.5 V ≦ AVCC5 ≦ 5.5 V
2.0
⎯
⎯
μs
3.0 V ≦ AVCC5 ＜ 4.5 V
0.4
⎯
⎯
μs
4.5 V ≦ AVCC5 ≦ 5.5 V,
REXT < 2 kΩ
1.0
⎯
⎯
μs
3.0 V ≦ AVCC5 ＜ 4.5 V,
REXT < 1 kΩ
1.0
⎯
⎯
μs
4.5 V ≦ AVCC5 ≦ 5.5 V
3.0
⎯
⎯
μs
3.0 V ≦ AVCC5 ＜ 4.5 V
⎯
⎯
11
pF
⎯
⎯
2.6
kΩ
4.5 V ≦ AVCC5 ≦ 5.5 V
⎯
⎯
12.1
kΩ
3.0 V ≦ AVCC5 ＜ 4.5 V
−1
⎯
＋1
μA
TA ＝＋ 25 °C
−3
⎯
＋3
μA
TA ＝＋ 125 °C
サンプリング時間
Tsamp
⎯
⎯
変換時間
Tconv
入力容量
CIN
ANn
入力抵抗
RIN
ANn
アナログ入力リー
ク電流
IAIN
アナログ入力電圧
範囲
VAIN
ANn
AVRL
⎯
AVRH
V
入力チャネル間の
ばらつき
⎯
ANn
⎯
⎯
4
LSB
AVRH
AVRH5
0.75 × AVCC5
⎯
AVCC5
V
AVRL
AVSS5
AVSS5
⎯
AVCC5× 0.25
V
IA
AVCC5
⎯
2.5
5
mA
A/D コンバータ動作時
IAH
AVCC5
⎯
⎯
5
μA
A/D コンバータ非動作
時 *1
IR
AVRH5
⎯
0.7
1
mA
A/D コンバータ動作時
IRH
AVRH5
⎯
⎯
5
μA
A/D コンバータ非動作
時 *2
ANn
基準電圧範囲
電源電流
ADC マクロあたり
*3
基準電圧電流
ADC マクロあたり
*3
＊ 1：A/D コンバータ , ALARM コンパレータ非動作時 , AVCC5 の場合の電源電流
(VDD5 = AVCC5 = AVRH = 5.0 V 時 )
＊ 2：A/D コンバータ非動作時 , AVRH5 の場合の入力電流 (VDD5 = AVCC5 = AVRH = 5.0 V 時 )
＊ 3：ここで示される ADC マクロあたりの電流消費量。複数の A/D コンバータを有するデバイスの場合 ,
電流値はマクロの数で乗算する必要があります。
（注意事項）AVRH - AVRL の差が小さいほど , 精度は低くなります。
（続く）
DS07–16615–2
163
MB91460P シリーズ
（続き）
サンプリング時間の計算式
Tsamp = ( 2.6 kΩ + REXT) × 11pF × 7 (4.5V< AVCC5 < 5.5V 時 )
Tsamp = ( 12.1 kΩ + REXT × 11pF × 7 (3.0V< AVCC5 < 4.5V 時 )
変換時間の計算式
Tconv = Tsamp + Tcomp
164
DS07–16615–2
MB91460P シリーズ
A/D コンバータの用語の定義
・分解能
・ A/D コンバータにより認識可能なアナログ変化
・非直線性誤差
・ゼロトランジション点
(00 0000 0000B ↔ 00 0000 0001B) とフルスケールトランジション点 (11 1111 1110B ↔ 11 1111 1111B) とを結んだ直線と
実際の変換特性との偏差
・微分非直線性誤差
・出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
・総合誤差
実際の値と理論値との差を言い, ゼロトランジション誤差/フルスケールトランジション誤差/非直線性誤差を含む誤差
総合誤差
3FFH
1.5 LSB’
3FEH
実際の変換特性
3FDH
デジタル出力
{1 LSB’ (N - 1) + 0.5 LSB’}
004H
VNT
( 実測値 )
003H
実際の変換特性
002H
理想特性
001H
0.5 LSB'
AVSS5
AVRH
アナログ入力
1LSB' ( 理想値 ) ＝
AVRH − AVSS5
1024
デジタル出力 N の総合誤差＝
[V]
VNT − {1 LSB' × (N − 1) ＋ 0.5 LSB'}
1 LSB'
N：A/D コンバータデジタル出力値
VOT' ( 理想値 ) ＝ AVSS5 ＋ 0.5 LSB' [V]
VFST' ( 理想値 ) ＝ AVRH − 1.5 LSB' [V]
VNT：デジタル出力が (N ＋ 1) H から NH に遷移する電圧
（続く）
DS07–16615–2
165
MB91460P シリーズ
非直線性誤差
3FFH
微分非直線性誤差
実際の変換特性
実際の変換特性
(N+1)H
3FEH
{1 LSB (N - 1) + VOT}
デジタル出力
004H
VNT
( 実測値 )
003H
デジタル出力
VFST
( 実測値 )
3FDH
NH
理想特性
(N-1)H
VFST
( 実測値 )
実際の変換特性
002H
VNT
( 実測値 )
理想特性
(N-2)H
001H
VTO ( 実測値 )
AVSS5
AVSS5
AVRH
アナログ入力
デジタル出力 N の非直線性誤差＝
デジタル出力 N の微分非直線性誤差＝
1LSB ＝ VFST − VOT
1022
実際の変換特性
AVRH
アナログ入力
VNT − {1LSB × (N − 1) ＋ VOT} [LSB]
1LSB
V (N ＋ 1) T − VNT
1LSB
− 1 [LSB]
[V]
N：A/D コンバータデジタル出力値
VOT：デジタル出力が 000H から 001H に遷移する電圧
VFST：デジタル出力が 3FEH から 3FFH に遷移する電圧
166
DS07–16615–2
MB91460P シリーズ
5. フラッシュメモリ書込み / 消去特性
5.1.MB91F465PA
(VDD5 ＝ 3.0 V ∼ 5.5 V, VDD5R ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ 0 V, TA ＝− 40 oC ∼＋ 105 oC)
規格値
項目
単位
備考
最小
標準
最大
セクタ消去時間
-
0.9
3.6
s
プログラミング消去時間を除く
チップ消去時間
-
n × 0.9
n × 3.6
s
n はデバイスのフラッシュセクタの数
です。
ワード (16 ビット幅 ) 書込み時間
-
23
370
μs
システムオーバーヘッドタイムを除く
書込み / 消去回数
フラッシュメモリデータ保持時間
10 000
cycle
20
year
*
＊：表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を＋ 85 °C の正規化数
に変換 )。
5.2.MB91F467PA
(VDD5 ＝ 3.0 V ∼ 5.5 V, VDD5R ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ 0 V, TA ＝− 40 oC ∼＋ 105 oC)
規格値
項目
単位
備考
最小
標準
最大
セクタ消去時間
-
0.5
2.0
s
プログラミング消去時間を除く
チップ消去時間
-
n × 0.5
n × 2.0
s
n はデバイスのフラッシュセクタの数
です。
ワード (16 または 32 ビット幅 ) 書
込み時間
-
6
100
μs
システムオーバーヘッドタイムを除く
書込み / 消去サイクル
フラッシュメモリデータ保持時間
10 000
cycle
20
year
*
＊：表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を＋ 85 °C の正規化数
に変換 )。
5.3.MB91F467PA データフラッシュ
(VDD5 ＝ 3.0 V ∼ 5.5 V, VDD5R ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ 0 V, TA ＝− 40 oC ∼＋ 105 oC)
項目
規格値
単位
備考
最小
標準
最大
-
0.5
2.0
s
プログラミング消去時間を除く
-
0.8
3.6
s
プログラミング消去時間を含む
バイト書込み時間
-
15
100
μs
システムオーバーヘッドタイムを除く
ワード書込み時間
(32 ビット幅コマンド
シーケンサ書込み *)
-
63
403
μs
システムオーバーヘッドタイムを含む
CLKB = 64 MHz
書込み / 消去サイクル
100 000
セクタ消去時間
cycle
Tj=<105 oC / のとき
Tj>105 oC のときは 10,000 サイクル
＊：CPU 書込みアクセスから , 割込みフラグ DFWS:FININT が設定されるまでの時間。これには , 4 バイト書込み時間＋
書込みシーケンスのための 180 CLKB サイクル , RDY ポーリング , およびコマンドシーケンサによる結果の検証も含
まれます。CPU の割込み待ち時間は含まれません。
DS07–16615–2
167
MB91460P シリーズ
6. 交流規格
6.1. クロックタイミング
(VDD5 ＝ 3.0 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 oC ∼＋ 125 oC)
項目
記号
クロック周波数
fC
端子名
規格値
単位
最小
標準
最大
X0
X1
3.5
4
16
MHz
X0A
X1A
32
32.768
100
kHz
条件
逆位相の外部
供給または水晶
クロックタイミング条件
tC
X0,
X1,
X0A,
X1A
0.8 VCC
0.2 VCC
PWH
168
PWL
DS07–16615–2
MB91460P シリーズ
6.2. リセット入力規格
(VDD5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 oC ∼＋ 125 oC)
項目
INITX 入力時間
( 電源投入時 )
記号
tINTL
端子名
条件
規格値
単位
最小
最大
8
⎯
ms
20
⎯
μs
⎯
INITX
INITX 入力時間
( 上記以外 )
tINTL
INITX
DS07–16615–2
0.2 VCC
169
MB91460P シリーズ
6.3.LIN-USART タイミング (VDD5 = 3.0V ∼ 5.5V 時 )
・ AC 測定中の条件
下記の条件ですべての AC テストを測定
- IOdrive = 5 mA
- VDD5 = 3.0 V ∼ 5.5 V, Iload = 3 mA
- VSS5 = 0 V
- Ta = -40 °C ∼ +125 °C
- Cl = 50 pF ( テスト時の端子の負荷容量値 )
- VOL = 0.2 x VDD5
- VOH = 0.8 x VDD5
- EPILR = 0, PILR = 1 ( オートモーティブレベル = 最悪条件 )
(VDD5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 oC ∼＋ 125 oC)
項目
記号
端子名
シリアルクロック
サイクル時間
tSCYCI
SCKn
SCK ↓ → SOT
遅延時間
tSLOVI
SCKn
SOTn
SOT → SCK ↓
遅延時間
tOVSHI
SCKn
SOTn
有効 SIN →
SCK ↑セットアッ
プ時間
tIVSHI
SCKn
SINn
SCK ↑ →有効 SIN
ホールド時間
tSHIXI
シリアルクロック
“H" パルス幅
条件
内部
クロック
動作
( マスタモー
ド)
VDD5 ＝ 3.0 V ∼ 4.5 V
VDD5 ＝ 4.5 V ∼ 5.5 V
単位
最小
最大
最小
最大
4 tCLKP
⎯
4 tCLKP
⎯
ns
− 30
30
− 20
20
ns
mx
⎯
mx
⎯
ns
tCLKP − 30*
tCLKP − 20*
tCLKP ＋ 55
⎯
tCLKP ＋ 45
⎯
ns
SCKn
SINn
0
⎯
0
⎯
ns
tSHSLE
SCKn
tCLKP ＋ 10
⎯
tCLKP ＋ 10
⎯
ns
シリアルクロック
“L" パルス幅
tSLSHE
SCKn
tCLKP ＋ 10
⎯
tCLKP ＋ 10
⎯
ns
SCK ↓ → SOT
遅延時間
tSLOVE
SCKn
SOTn
⎯
2 tCLKP ＋ 55
⎯
2 tCLKP ＋ 45
ns
有効 SIN →
SCK ↑セットアッ
プ時間
tIVSHE
SCKn
SINn
10
⎯
10
⎯
ns
SCK ↑ →有効 SIN
ホールド時間
tSHIXE
SCKn
SINn
tCLKP ＋ 10
⎯
tCLKP ＋ 10
⎯
ns
SCK 立上り時間
tFE
SCKn
⎯
20
⎯
20
ns
SCK 立下り時間
tRE
SCKn
⎯
20
⎯
20
ns
外部クロッ
ク
動作
( スレーブ
モード )
＊：パラメータ m は tSCYCI に依存しており , 次のように計算されます。：
・tSCYCI = 2 × k × tCLKP の場合、m ＝ k となります。ここでは , k は整数値 > 2
・tSCYCI ＝ (2 x k ＋ 1) x tCLKP の場合 , m ＝ k ＋ 1 となります。ここでは , k は整数値 > 1
（注意事項）・CLK 同期モード時の交流規格です。
・tCLKP は , 周辺系クロックのサイクル時間です。
170
DS07–16615–2
MB91460P シリーズ
・内部クロックモード ( マスタモード )
tSCYCI
SCKn
ESCR:SCES = 0
VOH
VOL
VOL
VOH
SCKn
ESCR:SCES = 1
VOH
VOL
tSLOVI
tOVSHI
VOH
VOL
SOTn
tIVSHI
tSHIXI
VOH
VOL
SINn
VOH
VOL
・外部クロックモード ( スレーブモード )
tSLSHE
SCKn
ESCR:SCES = 0
VOH
SCKn
ESCR:SCES = 1
VOL
tSHSLE
VOH
VOL
VOL
VOH
VOH
VOL
VOH
VOL
tRE
tFE
tSLOVE
SOTn
VOH
VOL
tIVSHE
SINn
DS07–16615–2
VOH
VOL
tSHIXE
VOH
VOL
171
MB91460P シリーズ
6.4.I2C 交流タイミング (VDD5 = 3.0 V ∼ 5.5 V 時 )
・AC 測定中の条件
下記の条件ですべての AC テストを測定します。
- IOdrive ＝ 3 mA
- VDD5 ＝ 3.0 V ∼ 5.5 V, Iload ＝ 3 mA
- VSS5 ＝ 0 V
- Ta ＝− 40 °C ∼＋ 125 °C
- Cl ＝ 50 pF
- VOL ＝ 0.3 × VDD5
- VOH ＝ 0.7 × VDD5
- EPILR ＝ 0, PILR ＝ 0 (CMOS ヒステリシスて 0.3 × VDD5/0.7 × VDD5)
高速モード :
(VDD5 ＝ 3.5 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
fSCL
規格値
単位
最小
最大
SCLn
0
400
kHz
tHD;STA
SCLn, SDAn
0.6
⎯
μs
SCL クロックの LOW 期間
tLOW
SCLn
1.3
⎯
μs
SCL クロックの HIGH 期間
tHIGH
SCLn
0.6
⎯
μs
繰返し START 条件のセットアップ時
間
tSU;STA
SCLn, SDAn
0.6
⎯
μs
I2C バスデバイスのデータホールド時
間
tHD;DAT
SCLn, SDAn
0
0.9
μs
データセットアップ時間
tSU;DAT
SCLn SDAn
100
⎯
ns
SDA, SCL 信号の立上り時間
tr
SCLn, SDAn
20 + 0.1Cb
300
ns
SDA, SCL 信号の立下り
時間
tf
SCLn, SDAn
20 + 0.1Cb
300
ns
tSU;STO
SCLn, SDAn
0.6
⎯
μs
STOP, START 間のバスフリー時間
tBUF
SCLn, SDAn
1.3
⎯
μs
各バスラインの負荷容量
Cb
SCLn, SDAn
⎯
400
pF
入力フィルタで抑制されるスパイク
のパルス幅
tSP
SCLn, SDAn
0
(1..1.5) ×
tCLKP
ns
SCL クロック周波数
( 繰返し ) START 条件のホールド時間
この期間の後 , 最初のクロックパルス
が生成されます
STOP 条件のセットアップ時間
備考
*
＊：ノイズフィルタは , パルス幅 0 ns から 1 ∼ 1.5 サイクルの周辺系クロックでシングルスパイクを抑制します。
また、それは I2C シグナル (SDA, SCL) と周辺系クロックの位相関係に依存します。
（注意事項）tCLKP は , 周辺系クロックのサイクル時間です。
172
DS07–16615–2
DS07–16615–2
SCL
SDA
tHD;STA
tf
S
tr
tHD;DAT
tLOW
tHIGH
tSU;DAT
tSU;STA
Sr
tHD;STA
tSP
tr
P
tSU;STO
tBUF
S
tf
MB91460P シリーズ
173
MB91460P シリーズ
6.5. フリーランタイマクロック
(VDD5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
CKn
⎯
規格値
最小
最大
4tCLKP
⎯
単位
ns
（注意事項）tCLKP は , 周辺系クロックのサイクル時間です。
CKn
VIH
VIH
tTIWH
6.6. トリガ系入力タイミング
VIL
VIL
tTIWL
(VDD5 ＝ 3.0 V ∼ 5.5 V, VSS5 ＝ AVSS5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
条件
インプットキャプチャ入力トリ
ガ
tINP
ICUn
tATGX
ATGX
A/D コンバータトリガ
規格値
単位
最小
最大
⎯
5tCLKP
⎯
ns
⎯
5tCLKP
⎯
ns
（注意事項）tCLKP は , 周辺系クロックのサイクル時間です。
tATGX, tINP
ICUn,
ATGX
174
DS07–16615–2
MB91460P シリーズ
6.7. 外部バス交流タイミング (VDD35 ＝ 4.5 V ∼ 5.5 V)
・AC 測定中の条件
下記の条件ですべての AC テストを測定します。
- IOdrive ＝ 5 mA
- VDD35 ＝ 4.5 V ∼ 5.5 V, Iload ＝ 5 mA
- VSS5 ＝ 0 V
- Ta ＝− 40 °C ∼＋ 125 °C
- Cl ＝ 50 pF
- VOL ＝ 0.2 × VDD35
- VOH ＝ 0.8 × VDD35
- EPILR ＝ 0, PILR ＝ 1 ( オートモーティブレベル＝最悪条件 )
6.7.1. 基本タイミング
項目
SYSCLK
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
記号
tCLCH
tCHCL
端子名
SYSCLK
tCLCSL
SYSCLK ↓ ∼ CSXn 遅延時間
SYSCLK ↑ ∼ CSXn 遅延時間
(Addr → CS 遅延 )
tCLCSH
tCHCSL
tCLASL
SYSCLK ↓ ∼ ASX 遅延時間
SYSCLK ↓ ∼ アドレス有効遅延時間
SYSCLK
CSXn
tCLASH
tCLAV
SYSCLK
ASX
SYSCLK
A25 ∼ A0
規格値
単位
最小
最大
1/2 × tCLKT − 4
1/2 × tCLKT ＋ 2
ns
1/2 × tCLKT − 2
1/2 × tCLKT ＋ 4
ns
⎯
12
ns
⎯
9
ns
3
8
ns
⎯
13
ns
⎯
12
ns
⎯
13
ns
（注意事項）tCLKT は , 外部バスクロックのサイクル時間です。
DS07–16615–2
175
MB91460P シリーズ
tCLCH
tCHCL
tCYC
SYSCLK
tCLCSL
tCLCSH
CSXn
tCHCSL
ㆃᑧ CSXn
tCLASH
tCLASL
ASX
tCLAV
ADDRESS
tCLBAH
tCLBAL
BAAX
176
DS07–16615–2
MB91460P シリーズ
6.7.2. 同期 / 非同期の読出しアクセス
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
SYSCLK ↑ RDX 遅延時間
記号
端子名
TCHRL
SYSCLK
RDX
TCHRH
データ有効 → RDX ↑ セットアップ
時間
TDSRH
RDX ↑ → データ有効ホールド時間
TRHDX
SYSCLK ↓ → WRXn
( バイトイネーブル時 ) 遅延時間
TCLWRL
最大
2
7
ns
2
9
ns
20
⎯
ns
0
⎯
ns
SYSCLK
WRXn
⎯
12
ns
3
⎯
ns
SYSCLK
CSXn
⎯
12
ns
⎯
9
ns
D31 ∼ D16
TCLCSL
TCLCSH
単位
最小
RDX
TCLWRH
SYSCLK ↓ → CSXn 遅延時間
規格値
RDX
D31 ∼ D16
SYSCLK
tCLCSL
tCLCSH
CSXn
tCLWRL
tCLWRH
WRXn
㧔ࡃࠗ࠻ࠗࡀ࡯ࡉ࡞ᤨ㧕
tCHRH
tCHRL
RDX
tDSRH
tRHDX
DATA IN
DS07–16615–2
177
MB91460P シリーズ
6.7.3. 同期ライトアクセス−バイトコントロールタイプ
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
SYSCLK ↓ → WEX 遅延時間
記号
端子名
TCLWL
SYSCLK
WEX
TCLWH
TDSWL
WEX ↑ → データ有効ホールド時間
TWHDH
SYSCLK ↓ → WRXn ( バイトイネーブル時
) 遅延時間
TCLWRL
SYSCLK ↓ → CSXn 遅延時間
最大
⎯
12
ns
2
⎯
ns
−2
⎯
ns
tCLKT − 9
⎯
ns
SYSCLK
WRXn
⎯
12
ns
3
⎯
ns
SYSCLK
CSXn
⎯
12
ns
⎯
9
ns
D31 ∼ D16
WEX
D31 ∼ D16
TCLWRH
TCLCSL
TCLCSH
単位
最小
WEX
データ有効 → WEX ↓ セットアップ時間
規格値
SYSCLK
tCLCSH
tCLCSL
CSXn
tCLWRH
tCLWRL
WRXn
㧔ࡃࠗ࠻ࠗࡀ࡯ࡉ࡞ᤨ㧕
tCLWH
tCLWL
WEX
tDSWL
tWHDH
DATA OUT
178
DS07–16615–2
MB91460P シリーズ
6.7.4. 同期ライトアクセス−非バイトコントロールタイプ
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
SYSCLK ↓ → WRXn 遅延時間
記号
端子名
TCLWRL
SYSCLK
WRXn
TCLWRH
データ有効 → WRXn ↓ セットアップ時間
TDSWRL
WRXn ↑ → データ有効ホールド時間
TWRHDH
SYSCLK ↓ → CSXn 遅延時間
TCLCSL
TCLCSH
規格値
最大
⎯
12
ns
3
⎯
ns
−1
⎯
ns
tCLKT − 9
⎯
ns
⎯
12
ns
⎯
9
ns
WRXn
D31 ∼ D16
WRXn
D31 ∼ D16
単位
最小
SYSCLK
CSXn
SYSCLK
tCLCSH
tCLCSL
CSXn
tCLWRH
tCLWRL
WRXn
tDSWRL
tWRHDH
DATA OUT
DS07–16615–2
179
MB91460P シリーズ
6.7.5. 非同期ライトアクセス−バイトコントロールタイプ
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
WEX ↓ → WEX ↑ パルス幅
TWLWH
WEX
データ有効 → WEX ↓ セットアップ
時間
TDSWL
WEX ↑ → データ有効ホールド時間
TWHDH
WEX → WRXn 遅延時間
WEX → CSXn 遅延時間
TWRLWL
TWHWRH
TCLWL
TWHCH
規格値
WEX
D31 ∼ D16
WEX
D31 ∼ D16
WEX
WRXn
WEX
CSXn
単位
最小
最大
tCLKT − 8
⎯
ns
1/2 × tCLKT − 1
⎯
ns
1/2 × tCLKT − 9
⎯
ns
⎯
1/2 × tCLKT ＋ 1
ns
1/2 × tCLKT − 0
⎯
ns
⎯
1/2 × tCLKT + 7
ns
1/2 × tCLKT − 1
⎯
ns
CSXn
tWHCH
tCLWL
WRXn
㧔ࡃࠗ࠻ࠗࡀ࡯ࡉ࡞ᤨ㧕
tWHWRH
tWRLWL
tWLWH
WEX
tDSWL
tWHDH
DATA OUT
180
DS07–16615–2
MB91460P シリーズ
6.7.6. 非同期ライトアクセス−非バイトコントロールタイプ
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
WRXn ↓ → WRXn ↑パルス幅
記号
端子名
TWRLWRH
WRXn
データ有効 → WRXn ↓ セットアップ
時間
TDSWRL
WRXn ↑ → データ有効ホールド時間
TWRHDH
WRXn → CSXn 遅延時間
規格値
WRXn
D31 ∼ D16
WRXn
D31 ∼ D16
TCLWRL
WRXn
CSXn
TWRHCH
単位
最小
最大
tCLKT − 7
⎯
ns
1/2 × tCLKT − 1
⎯
ns
1/2 × tCLKT − 9
⎯
ns
⎯
1/2 × tCLKT + 7
ns
1/2 × tCLKT − 1
⎯
ns
CSXn
tWRHCH
tCLWRL
tWRLWRH
WRXn
tDSWRL
tWRHDH
DATA OUT
DS07–16615–2
181
MB91460P シリーズ
6.7.7. RDY ウェイトサイクルの挿入
(VDD35 ＝ 4.5 V ∼ 5.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
RDY セットアップ時間
TRDYS
RDY ホールド時間
TRDYH
規格値
単位
最小
最大
SYSCLK
RDY
16
⎯
ns
SYSCLK
RDY
0
⎯
ns
SYSCLK
tRDYS
tRDYH
RDY
182
DS07–16615–2
MB91460P シリーズ
6.8. 外部バス交流タイミング (VDD35 ＝ 3.0 V ∼ 4.5 V)
・ AC 測定中の条件
下記の条件ですべての AC テストを測定します。
- IOdrive ＝ 5 mA
- VDD35 ＝ 3.0 V ∼ 4.5 V, Iload ＝ 3 mA
- VSS5 ＝ 0 V
- Ta ＝− 40 °C ∼＋ 125 °C
- Cl ＝ 50 pF
- VOL ＝ 0.2 × VDD35
- VOH ＝ 0.8 × VDD35
- EPILR ＝ 0, PILR ＝ 1 ( オートモーティブレベル＝最悪条件 )
6.8.1. 基本タイミング
項目
SYSCLK
SYSCLK ↓ → CSXn 遅延時間
SYSCLK ↑ → CSXn 遅延時間
( アドレス → CS 遅延 )
SYSCLK ↓ → ASX 遅延時間
SYSCLK ↓ → アドレス有効遅延時間
DS07–16615–2
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
記号
TCLCH
TCHCL
端子名
最大
1/2 × tCLKT − 4
1/2 × tCLKT ＋ 5
ns
1/2 × tCLKT − 5
1/2 × tCLKT ＋ 4
ns
⎯
8
ns
⎯
9
ns
1
8
ns
SYSCLK
ASX
⎯
8
ns
⎯
9
ns
SYSCLK
⎯
12
ns
SYSCLK
SYSCLK
CSXn
TCHCSL
TCLASL
TCLASH
TCLAV
単位
最小
TCLCSL
TCLCSH
規格値
A23 ∼ A0
183
MB91460P シリーズ
tCLCH
tCHCL
tCYC
SYSCLK
tCLCSL
tCLCSH
CSXn
tCHCSL
ㆃᑧ CSXn
tCLASH
tCLASL
ASX
tCLAV
ADDRESS
tCLBAH
tCLBAL
BAAX
184
DS07–16615–2
MB91460P シリーズ
6.8.2. 同期 / 非同期のリードアクセス
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
SYSCLK ↑ → RDX 遅延時間
記号
端子名
TCHRL
SYSCLK
RDX
TCHRH
データ有効 → RDX ↑ セットアップ時
間
TDSRH
RDX ↑ → データ有効ホールド時間
TRHDX
SYSCLK ↓ → WRXn
( バイトイネーブル時 ) 遅延時間
TCLWRL
TCLWRH
TCLCSL
SYSCLK ↓ → CSXn 遅延時間
TCLCSH
規格値
単位
最小
最大
1
8
ns
2
8
ns
26
⎯
ns
0
⎯
ns
SYSCLK
WRXn
⎯
9
ns
3
⎯
ns
SYSCLK
CSXn
⎯
8
ns
⎯
9
ns
RDX
D31 ∼ D16
RDX
D31 ∼ D16
SYSCLK
tCLCSL
tCLCSH
CSXn
tCLWRL
tCLWRH
WRXn
㧔ࡃࠗ࠻ࠗࡀ࡯ࡉ࡞ᤨ㧕
tCHRH
tCHRL
RDX
tDSRH
tRHDX
DATA IN
DS07–16615–2
185
MB91460P シリーズ
6.8.3. 同期ライトアクセス−バイトコントロールタイプ
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
SYSCLK ↓ → WEX 遅延時間
記号
端子名
TCLWL
SYSCLK
WEX
TCLWH
データ有効 → WEX ↓ セットアップ時間
TDSWL
WEX ↑ → データ有効ホールド時間
TWHDH
SYSCLK ↓ → WRXn ( バイトイネーブル
時 ) 遅延時間
TCLWRL
SYSCLK ↓ → CSXn 遅延時間
最大
⎯
9
ns
3
⎯
ns
−6
⎯
ns
tCLKT − 13
⎯
ns
SYSCLK
WRXn
⎯
9
ns
4
⎯
ns
SYSCLK
CSXn
⎯
8
ns
⎯
9
ns
D31 ∼ D16
WEX
D31 ∼ D16
TCLCSL
TCLCSH
単位
最小
WEX
TCLWRH
規格値
SYSCLK
tCLCSH
tCLCSL
CSXn
tCLWRH
tCLWRL
WRXn
㧔ࡃࠗ࠻ࠗࡀ࡯ࡉ࡞ᤨ㧕
tCLWH
tCLWL
WEX
tDSWL
tWHDH
DATA OUT
186
DS07–16615–2
MB91460P シリーズ
6.8.4. 同期ライトアクセス−非バイトコントロールタイプ
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
SYSCLK ↓ → WRXn 遅延時間
記号
端子名
TCLWRL
SYSCLK
WRXn
TCLWRH
データ有効 → WRXn ↓ セットアッ
プ時間
TDSWRL
WRXn ↑ → データ有効ホールド
時間
TWRHDH
SYSCLK ↓ → CSXn 遅延時間
WRXn
D31 ∼ D16
WRXn
D31 ∼ D16
TCLCSL
SYSCLK
CSXn
TCLCSH
規格値
単位
最小
最大
⎯
9
ns
4
⎯
ns
−6
⎯
ns
tCLKT − 15
⎯
ns
⎯
8
ns
⎯
9
ns
SYSCLK
tCLCSH
tCLCSL
CSXn
tCLWRH
tCLWRL
WRXn
tDSWRL
tWRHDH
DATA OUT
DS07–16615–2
187
MB91460P シリーズ
6.8.5. 非同期ライトアクセス−バイトコントロールタイプ
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
WEX ↓ → WEX ↑ パルス幅
TWLWH
WEX
データ有効 → WEX ↓ セットアッ
プ時間
TDSWL
WEX ↑ → データ有効ホールド
時間
TWHDH
WEX → WRXn 遅延時間
WEX → CSXn 遅延時間
TWRLWL
TWHWRH
WEX
D31 ∼ D16
WEX
D31 ∼ D16
WEX
WRXn
TCLWL
WEX
CSXn
TWHCH
規格値
単位
最小
最大
tCLKT − 4
⎯
ns
1/2 × tCLKT − 6
⎯
ns
1/2 × tCLKT − 13
⎯
ns
⎯
1/2 × tCLKT ＋ 1
ns
1/2 × tCLKT − 1
⎯
ns
⎯
1/2 × tCLKT + 1
ns
1/2 × tCLKT − 0
⎯
ns
CSXn
tWHCH
tCLWL
WRXn
㧔ࡃࠗ࠻ࠗࡀ࡯ࡉ࡞ᤨ㧕
tWHWRH
tWRLWL
tWLWH
WEX
tDSWL
tWHDH
DATA OUT
188
DS07–16615–2
MB91460P シリーズ
6.8.6. 非同期ライトアクセス−非バイトコントロールタイプ
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
WRXn ↓ → WRXn ↑パルス幅
記号
端子名
TWRLWRH
WRXn
データ有効 → WRXn ↓ セットアッ
プ時間
TDSWRL
WRXn ↑ → データ有効ホールド
時間
TWRHDH
WRXn → CSXn 遅延時間
規格値
WRXn
D31 ∼ D16
WRXn
D31 ∼ D16
TCLWRL
WRXn
CSXn
TWRHCH
単位
最小
最大
tCLKT − 2
⎯
ns
1/2 × tCLKT − 6
⎯
ns
1/2 × tCLKT − 14
⎯
ns
⎯
1/2 × tCLKT + 1
ns
1/2 × tCLKT − 0
⎯
ns
CSXn
TWRHCH
TCLWRL
TWRLWRH
WRXn
TDSWRL
TWRHDH
DATA 出力
DS07–16615–2
189
MB91460P シリーズ
6.8.7. RDY ウェイトサイクルの挿入
(VDD35 ＝ 3.0 V ∼ 4.5 V, Vss5 ＝ AVss5 ＝ 0 V, TA ＝− 40 °C ∼＋ 125 °C)
項目
記号
端子名
RDY セットアップ時間
TRDYS
RDY ホールド時間
TRDYH
規格値
単位
最小
最大
SYSCLK
RDY
21
⎯
ns
SYSCLK
RDY
0
⎯
ns
SYSCLK
tRDYS
tRDYH
RDY
■ オーダ型格
型格
パッケージ
備考
MB91F465PAPMC-GSE2
プラスチック LQFP, 176 ピン
(FPT-176P-M07)
鉛フリーパッケージ
MB91F467PAPMC-GSE2
プラスチック LQFP, 176 ピン
(FPT-176P-M07)
鉛フリーパッケージ
190
DS07–16615–2
MB91460P シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 176ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
24.0 × 24.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm MAX
コード（参考）
P-LQFP-0176-2424-0.50
(FPT-176P-M07)
プラスチック・LQFP, 176ピン
（FPT-176P-M07）
注1）*印寸法はレジン残りを含まず。レジン残りは片側+0.25(.010)MAX
注2）端子幅および端子厚さはメッキ厚を含む。
注3）端子幅はタイバ切断残りを含まず。
26.00±0.20(1.024±.008)SQ
*24.00±0.10(.945±.004)SQ
0.145±0.055
(.006±.002)
132
89
133
88
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
0°~8°
0.10±0.10
(.004±.004)
(Stand off)
INDEX
176
45
"A"
LEAD No.
1
44
0.50(.020)
C
0.22±0.05
(.009±.002)
0.08(.003)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
M
2004-2010 FUJITSU SEMICONDUCTOR LIMITED F176013S-c-1-3
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–16615–2
191
MB91460P シリーズ
■ 改版履歴
版
日付
2.0
2008-06-10
初版
2.1
2008-08-15
デバイス使用上の注意 : PS レジスタに関する注意事項を理解しやすいように修正
割込みベクタテーブル : 注釈を修正
フラッシュ : フラッシュ動作モードの切り替えに関する注意事項を追加し ,
セクション「パラレルプログラミングモードでの電源投入順序」を追加
絶対最大定格 : アナログ入出力端子は +B シグナル入力に
非対応とする注意事項を削除
直流規格 : プルアップ / プルダウン抵抗を更新 , 注釈を更新
ILV を外部および内部 LV 検出に分割
AD コンバータの特性を更新 ( 全セクション )
2.2
2008-09-04
データフラッシュと 2 つの ADC マクロを持つ MB91F467PA を追加
- 「A/D コンバータ / 新機能」の章を追加
- 「A/D コンバータ / レンジコンパレータ」の章を追加
- 「組込みデータフラッシュ」の章を追加
2008-09-23
A/D コンバータ / 新機能 (MB91F467PA):
ADC チャネル許可機能は , 非再配置 ADC チャネル 6-7 でのみ
使用可能
IO マップ : IOS レジスタ ( アドレス 0xC03) と注釈
「IOS[1] には常に 1 を書き込んでください」を追加。IO マップ内にブックマークを
追加。
IO マップは MB91F465PA と MB91F467PA で共通
組込みデータフラッシュ (MB91F467PA):
コマンドシーケンサ書込み動作時の読出し動作についての情報を追加
2008-09-23
データフラッシュ : コマンドシーケンサモードについてのテキストを修正
(DFWC:WE ビット ); TMG2,TMG1,TMG0=000 を最大 . 6.2MHz に修正
CRC 計算についての注意事項を修正 (CLKB は RC クロックより速い )
組込みプログラム / データメモリ ( フラッシュ ):
セクション 7 「フラッシュメモリ CRC 計算に関する注意事項」を追加
(CLKB は RC クロックより速くする必要がある )
端子配列図 : 「SYSCLK7」修正
端子機能説明 : F467PA の X0/X1 端子スペックを追加
Ta=125 °C 特性を追加
2.3
3.0
3.1
未発行
備考
組込みデータフラッシュ : 「自動アルゴリズム用ダミーアドレス」は , トグルビット
のポーリングに
使用できない旨の注意を 3 つ追加
DFCS レジスタビットの説明 : INTEN を INTE に修正
データフラッシュセキュリティ FSC_DISABLE についての情報を追加
フラッシュメモリ書込み / 消去特性 :
5.3 MB91F467PA データフラッシュを追加 ( 消去 / 書込み時間 )
■ 本版での主な変更内容
ページ
28
29
場所
■ ポートの多重化
変更内容
「3. MB91F465PA の多重化端子配列」の端子名を訂正
「4. MB91F467PA の多重化端子配列」の端子名を訂正
変更箇所は , 本文中のページ左側の｜によって示しています。
192
DS07–16615–2
MB91460P シリーズ
MEMO
DS07–16615–2
193
MB91460P シリーズ
MEMO
194
DS07–16615–2
MB91460P シリーズ
MEMO
DS07–16615–2
195
MB91460P シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集プロモーション推進部

Open as PDF

Similar pages: MB91460P Series; NEC UPD16601N; 4.7 MB; MB96340 - Spansion; DS705-00001-2v1-E