富士時報 Vol.81 No.6 2008 荒木 龍（あらき りゅう） 原 幸仁（はら ゆきひと） 特 集 第 6 世代パワー MOSFET 「SuperFAP-E3S 低 Qg シリーズ」 渡邉 荘太（わたなべ そうた） まえがき 図 ソフトスイッチング方式，ハードスイッチング方式におけ るパワー MOSFET の損失分析結果 近年，環境対策への取組みは温室効果ガス削減目標と同 100 パワー MOSFET の損失（%） 時に，ASEAN，BRICs を代表とする新興国の経済成長に 伴う将来的なエネルギー需給動向を背景として，省エネル ギー化の動きが加速している。特に，急速に普及する各種 電子機器の消費電力に対する省エネルギー化の動きは，国 〈注〉 際エネルギースタープログラム により電力効率の向上が 規制化され，これらに電力を供給するスイッチング電源の 高効率化に対する要求がますます高まっている。さらには， 各種ノイズ規制に対応するため，低ノイズ化要求への対応 80 ターンオン損失 ターンオフ損失 60 40 オン抵抗損失 20 0 ソフトスイッチング方式 も必要不可欠となっている。 ハードスイッチング方式 そこで，これらの要求に対応するべくスイッチング電源 に搭載されるパワーデバイスへの要求は低損失かつ低ノイ ズであり，加えて壊れにくく使いやすいことが求められて 低ノイズ化を実現するパワー MOSFET として低オン抵抗 いる。 による低損失化と低ノイズ特性を両立した「SuperFAP-E3 スイッチング電源は現在までさまざまな変換方式が提 シリーズ」を汎用系列としてラインアップしてきた。 案され，メインコンバータ部には電流共振コンバータ，擬 -IC（ハードス 今回，PWM（Pulse Width Modulation） 似共振コンバータなどのソフトスイッチング方式が増加 イッチング方式）向けに従来シリーズの特徴である低オ し て き て い る も の の， 従 来 方 式 で あ る フ ラ イ バ ッ ク 方 ン抵抗特性，低ノイズ性能とゲート抵抗制御性はそのま 式，フォワード方式，および力率改善回路（PFC：Power まに，スイッチング性能の改善を図った第 6 世代パワー Factor Correction）においてはハードスイッチング方式 MOSFET「SuperFAP-E3S 低 Qgシリーズ」の開発を行っ が数多く使われている。図 1 に両者の方式におけるパワー た。以下にその特徴と適用効果について紹介する。 MOSFET（Metal - Oxide - Semiconductor Field - Effect Transistor）の損失分析結果を示す。ソフトスイッチング 製品の概要 方式ではオン抵抗損失が支配的となるため低オン抵抗特性 のデバイスが求められる。一方でハードスイッチング方式 今回，開発した SuperFAP-E3S 低 Qgシリーズは PWM- では損失の大半をオン抵抗損失とターンオフ損失が占める IC（ハードスイッチング方式）向けとして，既存の Super ため，この回路に適用されるパワーデバイスには低オン抵 FAP-E3 シリーズのプレーナ型での業界最小の低オン抵抗 抗による低損失化と同時に，スイッチング性能の向上が求 性能を持ったまま，ゲートチャージ特性 Q g を従来比で約 20 % 低減させ，スイッチング損失の低減を実現している。 められる。 富士電機では，これまでスイッチング電源の高効率化， 表１は新製品の代表的な電気的特性と従来シリーズとの比 較を示す。 図 2 に製品の外観を， 表 2 に 500 V，600 V 耐 〈注〉国際エネルギースタープログラム：OA 機器の省エネルギーの ための国際的な環境ラベリング制度。経済産業省と米国環境保 圧における系列化一覧を示す。以下に具体的な設計施策に ついて述べる。 護庁の相互承認の下で運営している。 荒木 龍 原 幸仁 渡邉 荘太 パワー MOSFET の開発・設計に パワー MOSFET の開発・設計に パワー半導体素子の開発・設計に 従事。現在，富士電機デバイス 従事。現在，富士電機デバイス 従事。現在，富士電機デバイステ テクノロジー株式会社半導体開発 テクノロジー株式会社半導体開発 クノロジー株式会社半導体開発営 営業本部開発統括部ディスクリー 営業本部開発統括部ディスクリー 業本部開発統括部デバイス技術部。 ト・IC 開発部。 ト・IC 開発部。 403（ 23 ） 第 6 世代パワー MOSFT「SuperFAP-E3S 低 Qg シリーズ」 富士時報 Vol.81 No.6 2008 めに低 Q g 化を行った。さらに，ターンオン時の突入電流 適用技術 によるノイズ低減のためにゲイン特性である gfs を低減し SuperFAP-E3S 低 Qg は 従 来 の SuperFAP-E3 に お け る そこで，Q g と gfs を低減する施策として，ゲート酸化膜 “低オン抵抗特性による低損失，低ノイズ特性，かつ壊れ 厚の厚膜化を行っている。ゲート酸化膜を厚膜化させて にくくて使いやすい”というコンセプトのもと，さらにス いくとゲートしきい値電圧 VGS（th） が上昇し，オン抵抗が イッチング特性の向上をねらった製品である。 増加するので，スイッチング性能向上と低オン抵抗特性の ターンオフ損失を低減してスイッチング性能向上するた 両立化が図れなくなる。オン抵抗を悪化させない範囲で 厚膜化を行う必要がある。一般的なスイッチング電源用 表 PWM-IC の駆動電圧が 10 V 以上であることを考慮し，従 特性比較 来比約 30 % の厚膜化とした。また，ゲート酸化膜を厚膜 SuperFAP-E3S 低Qgシリーズ SuperFAP-E3シリーズ （従来製品） FMV23N50ES FMA23N50E TO-220F TO-220F VDS 500 V 500 V ID 23 A 23 A 0.245 Ω 0.245 Ω VGS 4.2 V（typ） 3 V（typ） Q g を従来比で約 20 % 低減できた。さらに，gfs 低減の施策 g fs 16 S（typ） 28 S（typ） として，QPJ 構造を維持したまま，チャネル密度を下げ QG 76 nC （typ） 93 nC（typ） 表面構造の最適化を行うことにより図 4 に示すようにゲイ 型 式 パッケージ R DS（on）max 化すると拡散形状が変わり，SuperFAP-E3 と同等レベル の擬平面接合（QPJ：Quasi-Plane-Junction）構造が維持 できなくなり，耐圧が低下してしまう。よって，この対策 として表面 n 層の濃度の最適化とチャネル p 拡散層の最 適化により従来と同等の耐圧を確保している。 以上の設計により， 図 3 に示すようにゲートチャージ ン特性は従来比で約 40 % 低減している。 図 新製品外観 図 Q g 比較 V DS SuperFAP-E3S 低 Qg V DS ， V GS（V） 特 集 た。 V GS SuperFAP-E3 Q g（nC） 表 SuperFAP-E3S 低Qgシリーズの製品一覧 耐圧 BV DSS 500 V 600 V パッケージ 定格電流 ID オン抵抗 R DS（on） ゲート Qg チャージ TO-220 TO-220F T-pack 12 A 0.52 Ω 36 nC FMP12N50ES FMV12N50ES 16 A 0.38 Ω 48 nC FMP16N50ES FMV16N50ES 20 A 0.31 Ω 59 nC FMP20N50ES FMV20N50ES FMI20N50ES ー ー 21 A 0.27 Ω 66 nC ー FMV21N50ES ー FMH21N50ES FMR21N50ES 23 A 0.245 Ω 72 nC ー FMV23N50ES ー FMH23N50ES FMR23N50ES 28 A 0.19 Ω 100 nC ー FMV28N50ES ー FMH28N50ES FMR28N50ES TO-3P TO-3PF FMI12N50ES ー ー FMI16N50ES FMH16N50ES ー 6A 1.2 Ω 27 nC FMP06N60ES FMV06N60ES FMI06N60ES ー ー 12 A 0.75 Ω 37 nC FMP12N60ES FMV12N60ES FMI12N60ES ー ー 16 A 0.47 Ω 58 nC FMP16N60ES FMV16N60ES FMI16N60ES ー ー 17 A 0.40 Ω 69 nC ー FMV17N60ES ー FMH17N60ES FMR17N60ES 19 A 0.365 Ω 81 nC ー FMV19N60ES ー FMH19N60ES FMR19N60ES 23 A 0.28 Ω 100 nC ー ー ー FMH23N60ES FMR23N60ES 404（ 24 ） 第 6 世代パワー MOSFT「SuperFAP-E3S 低 Qg シリーズ」 富士時報 Vol.81 No.6 2008 図 g fs 比較 図 E toff ：24.3 J dv / dt ：11.4 kV/ s ターンオフ時 di / dt ：177.1 A/ s ターンオン時 100 ns/div 100 ns/div V GS：5 V/div V GS：5 V/div I DS：2 A/div SuperFAP-E3S 低 Qg I DS：2 A/div V DS：100 V/div V DS：100 V/div t off t off （a）SuperFAP-E3S 低 Qg （b）SuperFAP-E3 I D（A） 図 図 PFC 回路における損失分析結果 ターンオフ損失 E toff - ターンオフ dv /dt 特性 60 パワー MOSFET の損失（W） 臨界モード PFC 回路（出力 135 W） V =100 V =19 V， V，I =7 A，T =25 ℃ in o o c E toff（ J） SuperFAP-E3 SuperFAP-E3S 低 Qg 50 40 20 ターンオフ損失 E toff - ターンオフ di /dt 特性 臨界モード PFC 回路（出力 135 W） V =100 V =19 V， V，I =7 A，T =25 ℃ in o o c E toff（ J） SuperFAP-E 3 21.3 W 10 12.0 W 2.0 パワー MOSFET の損失（W） 図 10.1W p ton 30 0 dv / dt（kV/ s） ターンオフ V in =AC100 V，f =72 kHz， T =25 ℃ s a 10.1W p toff 16.6 W p on 11.1W SuperFAP-E3 SuperFAP-E3S 低 Qg （a）連続モード V in =AC100 V，f =41 kHz， T =25 ℃ s a 1.5 1.0 0.5 0 0.61W p toff 0.71W p on 0.49 W 0.66 W SuperFAP-E3 SuperFAP-E3S 低 Qg （b）臨界モード SuperFAP-E3S 低 Qg 特性とターンオフ損失との関係もトレードオフを改善する 方向性を示しスイッチング性能の向上を実現している。 適用効果 di / dt（A/ s） ターンオフ . 連続・臨界モード PFC 回路への適用 これら Q g 低減と gfs 低減施策によりスイッチング性能 図 7 に， 実 回 路 に お け る 適 用 効 果 と し て 臨 界 モ ー ド を改善しており，スイッチング損失とスイッチング時のノ PFC 回路に使用した場合のターンオフ時の波形を示す。 イズの原因となる dv/dt とトレードオフとの関係を図 5 に SuperFAP-E3S 低 Qg は従来品 SuperFAP-E3 と比較して 示す。 低ゲートチャージ特性によりターンオフ期間 toff が短絡さ ターンオフ損失 Etoff とターンオフ時のドレイン電圧変化 率 dv/dt のトレードオフは従来製品のゲート抵抗制御性は れており，スイッチング損失は約 20 % の低減を実現して いる。 そのままに，同一 dv/dt 条件下において約 25% 改善して 図 8 に，実アプリケーションにおける連続モード PFC いる。また， 図 6 に示すターンオフ時の電流変化率 di/dt 回路，臨界モード PFC 回路それぞれの発生損失の分析結 405（ 25 ） 特 集 E toff ：18.7 J dv / dt ：12.8 kV/ s ターンオフ時 di / dt ：213.6 A/ s ターンオン時 SuperFAP-E3 g fs（S） 臨界モード PFC 回路におけるターンオフ波形比較 第 6 世代パワー MOSFT「SuperFAP-E3S 低 Qg シリーズ」 富士時報 Vol.81 No.6 2008 図 アプリケーションへの適用効果 特 集 アプリケー ション AC アダプタ 135 W パソコン 電源 400 W 適用回路 と方式 PFC回路 （臨界モード） PFC回路 （連続モード） メイン AC コントニタ アダプタ （フライ 65 W バック） 項 目 従来品 新製品 改善効果 電力効率η 86.7 % 87.1% ＋0.4 % ケース温度 上昇 ΔT C 34 ℃ 30 ℃ −4 ℃ 電力効率η 72.9% 73.3 % ＋0.4 % ケース温度 上昇 ΔT C 98 ℃ 92 ℃ −6 ℃ 電力効率η 87.3 % 87.7 % ＋0.4 % ケース温度 上昇 ΔT C 90 ℃ 84 ℃ −6 ℃ フライバック回路における損失分析結果 V in =AC100 V，f =62 kHz， T =25 ℃ s a 2.5 パワー MOSFET の損失（W） 表 2.0 0.2 W 1.5 0.45 W p toff 0.18 W 0.36 W 1.0 1.26 W 0.5 0 図 p ton SuperFAP-E3 p on 1.13 W SuperFAP-E3S 低 Qg フライバック回路におけるターンオン特性比較 ゲート抵抗：82Ω dv / dt ：−6.6 kV/ s ターンオン時 E on：2.89 J ゲート抵抗：100Ω dv / dt ：−7.2 kV/ s ターンオン時 E on：3.24 J dv /dt ＝5 kV/ s/div dv /dt ＝5 kV/ s/div V DS：100 V/div V DS：100 V/div る。この SuperFAP-E3S 低 Qg をフライバック回路に置き 換え適用すると，突入電流によるノイズを低減し，低減損 失を実現することが可能である。 また，図 に SuperFAP-E3S 低 Qg 適用における損失分 析結果を示す。この SuperFAP-E3S 低 Qg では従来品と比 較してターンオン，ターンオフ損失の低減効果により全損 I D：1 A/div 失が約 12 % 低減できる。デバイス温度上昇は約Δ6 ℃低 I D：1 A/div （a）SuperFAP-E 3S 低 Qg （b）SuperFAP-E 3 減し，ηは約＋0.4% 向上し，電源システムの性能向上が 実現できる。 果を示す。図中の Pon はオン抵抗損失，Ptoff はターンオフ あとがき 損失，Pton はターンオン損失を表している。連続モード PFC 回路においても，臨界モード PFC と同様にターンオ SuperFAP-E3 富士電機が新規開発した低ゲートチャージ特性により と比較して約 20% 低減する効果 スイッチング性能向上を実現したパワー MOSFET として が得られている。また，それぞれの回路ともターンオフ 「SuperFAP-E3S 低 Qg シリーズ」の製品特徴と適用効果に 損失の低減効果により全損失も SuperFAP-E3 と比較して ついて紹介した。本製品は，スイッチング電源に搭載され フ損失が 約 17% 低減されており， 表 3 に示すようにデバイス温度 るパワーデバイスの要求である低オン抵抗，低スイッチン 上昇としては約Δ4 〜 6 ℃低減し，電力変換効率ηは約＋ グ損失，低ノイズのバランスとトレードオフを改善できた 0.4% 向上し，電源システムの性能向上が実現できる。 ため，本製品を適用することにより電子機器システムとし ての電力効率向上と温度上昇低減を実現し，省エネルギー . フライバック回路への適用 化に貢献できるものと確信する。 図 9 に，フライバック回路におけるノイズ発生原因の 一つであるターンオン時の突入電流低減効果を示す。従 参考文献 来品 SuperFAP-E3 では，突入電流抑制のためゲート抵 Kobayashi, T. et al. High-Voltage Power MOSFETs （ 1） 抗を SuperFAP-E3S 低 Qg に比べ約 20 % 大きく設定する Reached Almost to the Silicon Limit. Proceedings of ISPSD 必要があるため，ターンオン損失が増加していた。一方 01. 2001, p.435-438. ’ 3S SuperFAP-E 低 Qg では，ゲート抵抗を大きくした従来 品と同等以下の突入電流と低ターンオン損失を実現してい 406（ 26 ） 3 原幸仁ほか．第 6 世代 MOSFET 「SuperFAP-E シリーズ」 ． （ 2） 富士時報．vol.80, no.6, 2007, p.432-435. ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。