富士時報 Vol.73 No.8 2000 電源用アナログ・ディジタル混載 IC 技術 神谷 茂（かみや しげる） 佐野 友美（さの ともみ） 佐々木 雅浩（ささき まさひろ） まえがき 応用例 集積回路 （ IC）の 微細加工技術 の 急速 な 進歩 により， 開発したリチウムイオン電池充電 IC は，充電シーケン IC の 集積度 が 向上 し， 今 まで 複数 のチップを 用 いてボー スや異常処理を行うディジタル部（マイコン，A-D 変換） ド上に構成していたシステムが一つのチップ上に載るよう と，電池の充電電圧，充電電流を制御するアナログ部で構 になり，アナログ部分とディジタル部分を混載する方向に 成される。以下，ディジタル部，A-D 変換，充電 IC 全体 進んでいる。 について，順を追って述べる。 富士電機 ではこれまでに，アナログ ・ ディジタル 混載 IC として，電源 IC，携帯電話機用 IC，オートフォーカス IC，液晶ディスプレイドライバ用 IC など幅広く製品を供 ３.１ ディジタル部 ディジタル部の仕様は次のとおりである。 給 してきた。 今回 ， 電源用 アナログ 回路 にマイクロコン （1） ８ビット CPU ピュータ（マイコン）を搭載して，電源 IC のインテリジェ （2 ） ROM：1 k バイト，RAM：128 バイト ント化を実現する技術を開発した。本稿では，その応用例 （3） 10ビット A-D 変換，3 チャネル として，高精度な充電電圧制御が可能な，アナログ充電回 図１にディジタル部のブロック図を示す。アナログ部か 路とマイコンを搭載した，リチウムイオン電池充電 IC の ら電池電圧，充電電流，電池温度を A-D 変換で取り込み， 概要を紹介する。 内蔵 ROM にプログラミングされたプログラムに従い，各 処理が行われる。 アナログ・ディジタル混載 IC 技術 ３.２ 10 ビット A-D コンバータ アナログ・ディジタル混載 IC では，ディジタル部の高 ３.２.１ 構 成 速動作により発生するノイズがアナログ部に回り込み，雑 10ビット A-D コンバータ部の拡大写真を図２に示す。 音が発生するという問題がある。これには，ディジタル部 A-D コンバータは， 10ビット 容量 アレイ，ダイナミック を，ノイズの発生を抑制する回路とすること，アナログ部 とディジタル部を分離するレイアウトとすることなどが対 図１ ディジタル部のブロック図 策として必要である。 また，それぞれの使いやすさから，通常アナログ部はバ アナログ部（充電回路） 電 電 温 流 圧 度 イポーラプロセス，ディジタル部は MOS プロセスという 異なるプロセスが用いられている。異なるプロセスのディ ジタル部とアナログ部を一つのチップとするために，例え ば，アナログ部をバイポーラ，ディジタル部を MOS とす る Bi-CMOS（Bipolar-Complementary MOS）という技術 は，性能の最適化は図れるが，プロセスが複雑なため高価 故 マルチプレクサ 障 割 込 信 クロック 号 A-D変換 リセット 信号 充 電 停 止 信 号 電 流 指 令 値 信 号 発振回路 クロック マイコンコア である。富士電機では，以前から CMOS アナログ技術に 取り組んでおり，アナログ部，ディジタル部ともに CMOS プロセスを用いた，コストパフォーマンスに優れた CMO ROM 水 晶 発 振 子 へ RAM 異 常 ス テ ー タ ス クロック 情 報 SIC を製品化してきた。 神谷 茂 パワーエレクトロニクス製品の開 発，研究企画の業務を経て，電源 IC の開発に従事。現在， （株） 富 士電機総合研究所デバイス技術研 究所。電気学会会員。 446（26） 佐野 友美 佐々木 雅浩 電子機器 の 開発 に 従事 。 現在 ， CMOS ディジタル IC の開発・設 （株） 富士電機総合研究所デバイス 計に従事。現在， （株） 富士電機総 技術研究所。 合研究所デバイス技術研究所。 富士時報 電源用アナログ・ディジタル混載 IC 技術 Vol.73 No.8 2000 コンパレータおよび逐次比較レジスタで構成されている。 （1） 10ビット容量アレイ 逐次比較レジスタは，逐次比較動作を行うための10ビッ トのレジスタで，比較結果のディジタルコードへの変換お 容量アレイは，図３に示すように 2 進の重み付けされた 容量アレイと，中央接続容量（Cc）によって構成されてお り，入力電圧に比例して蓄えられる電荷を各容量の比によっ て分割保持する電荷比較型の構成をとっている。 よび容量列への充電経路であるアナログスイッチの制御を 行う。 変換動作が終了すると，システムのリセットあるいは再 度変換を行うまで変換結果をこの逐次比較レジスタが保持 重み付けされた容量を用いて10ビット分の容量アレイを 構成 する 場合 ， 理論的 には MSB（ Most Significant Bit） している。 ３.２.２ A-D 変換動作 は LSB（Least Significant Bit）に対して 2 10 倍の値が必要 電荷比較型の A-D コンバータは図３に示すように，容 となる。しかし実用的な容量の最大値は数十 pF であり， 量アレイ自体がアナログ入力電圧に比例する電荷を保持す LSB 側 の 容量値 が 小 さくなり 過 ぎるため， 寄生容量 など る機能を持っており，特にサンプルホールド専用回路は備 の影響を受けやすく，高精度な変換が不可能となる。この えていない。 ため，５ビットの 重 み 付 けをされた 容量 アレイの 組 を Cc 変換 モード 時 ，アナログ 入力電圧 （ Vin）のサンプリン により 結合 し， LSB 容量 の 値 を 保 ちつつ， 容量 アレイの グ期間では，全容量が Vin に接続され，コンパレータ部の 総容量値を低減して，チップ面積の縮小を実現している。 スイッチのオンによりコンパレータが中間電位で停止して 各容量に接続されたスイッチは，p チャネル MOSFET と n チャネル MOSFET を用いたアナログスイッチで構成 いる。 次に変換動作に入ると Vin およびコンパレータ部のスイッ チを 遮断 し， 各 ビットの 容量 に 対 し 高 い 方 の 基準電圧 されている。 Vref_H と， 低 い 方 の 基準電圧 Vref_L を 順次切 り 換 え，その （2 ） ダイナミックコンパレータ 容量アレイに分割保持される電荷とディジタルコードに 対応した電荷の比較を行う。比較結果は逐次比較レジスタ に格納される。 組合せにより容量列のコモンノードの電位がコンパレータ の中間電位となる所を探す動作を行う。 図４に10ビット A-D 採用したチョッパ型コンパレータは，入力オフセット電 圧が低く，高精度が得られる。 コンバータの入出力特性を示す。 変換範囲を 0 ∼ 5 V （Vref_L ＝ 0 V，Vref_H ＝ 5 V） ，入力電 圧範囲も 0 ∼ 5 V としている。非直線性誤差が＋1.01 LSB， （3） 逐次比較レジスタ −0.94 LSB であり，良好な結果を得ている。 図２ 10 ビット A-D コンバータ部の拡大写真 ３.３ リチウムイオン電池充電 IC 図５に 今回開発 した 充電 IC の回路ブロック図を示す。 電池への充電電流および電池電圧の検出部を持ち，充電電 流，電池電圧が設定値になるようにフィードバック制御を 行うアナログ部と充電シーケンスを制御するディジタル部 から構成されている。 充電開始時の予備的な定電流充電および電池電圧が一定 値を超えてからの定電流・定電圧充電はアナログ部で処理 し，予備的な定電流充電から定電流・定電圧充電への切換， 充電終了判定，各モードでの時間監視，充電電圧・電流の 図４ 10 ビット A-D コンバータの入出力特性 図３ 10 ビット A-D コンバータの構成 逐次比較レジスタ コンパレータ 32 C /31 16C 8C V 2C 1C Cc 16C 8C 4C 2C 1C 1C 800 600 400 非直線性誤差 ＋1.01（LSB） −0.94（LSB） 200 in V ref_H V ref_L V 4C ディジタル出力（LSB） 1,000 in 0 1 2 3 4 5 アナログ入力（V） 447（27） 富士時報 電源用アナログ・ディジタル混載 IC 技術 Vol.73 No.8 2000 図５ 充電 IC の回路ブロック図 AC 100V 整流 平滑 P W M 制 御 ＋ OFF TH Vr1 Vref Vcc VDD サ ー ミ ス タ VDD UVLO VREF UVLO UVLO VREG Vr2 BIAS リチウム イオン 電池 VBAT 電 流 検 出 温 度 検 出 OFF Vcc 図７ 充電 IC のアナログ部拡大写真 電 セル数 圧 選択 検 BATST 出 SW ＋ − A1 VREF VH − A-D変換器用 基準電源 − ＋ B1 C ＋ 温度モニタ マ ル 電流モニタ チ プ レ 電圧モニタ 過電流 ク サ 検知 − - A D 変 換 器 発振回路 XTAL1 ＋ UVLO XTAL2 RST 過電圧 検知 − ＋ OFF ERR コード 電流制御 充電電流 切換 CPU − A2 ＋ SW RxD/ TxD Vref 充電電流 切換 電圧制御 CHG 異常時停止 RAM 128 バイト − B2 ＋ ROM 1,024 バイト Vref Ccomp VREFST Vccmp AGND CFB VFB DGND VDD OUT セル 電圧 選択 図６ に 充電特性 ， 図７ に 充電 IC のアナログ部拡大写真 を示す。回路設計においては，富士電機で開発した CMOS アナログマクロセルを用い，開発期間の短縮を図っている。 図６ 充電特性 あとがき 5.6 1.2 I chg 0.8 0.4 4.4 0 4 −0.4 V bat 3.6 −0.8 3.2 2.8 1 電源 IC としてのアナログ・ディジタル混載技術につい I chg（A） V bat（V） 5.2 4.8 −1.2 10 100 −1.6 2,500 5,000 7,50010,000 て，その応用例について紹介した。 今後は，より高機能のディジタル回路，高精度のアナロ グ回路技術を開発し，電源 IC のインテリジェント化要求 にこたえていく所存である。 t（s） 参考文献 （1） 目黒謙：富士電機 の IC の 現状 と 展望 ， 富士時報 ， Vol.71， 異常監視や異常処理はディジタル部で処理している。 No.8，p.427- 429（1998） リチウムイオン電池はエネルギー密度が高いことが特徴 （2 ） Yee，Y. S：A Two-Stage Weighted Capacitor Network であるが，安全上その充放電の取扱いは注意すべき点が多 for D/A- A/D Conversion. IEEE J. Solid-State Circuits. い。特に充電電圧は，4.2 V＋ −30 mV 以内と高精度な電圧管 Vol.SC- 14，No.4，p.778- 781（1979） 理が必要なため，0.5 ％精度の基準電圧を搭載し，充電電 圧精度を 0.7 ％以内に制御可能としている。 448（28） （3） 芳尾真幸・小沢昭弥編：リチウムイオン二次電池ー ーー材料 と応用ーーー，日刊工業新聞社，p.145- 151（1996） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。