富士時報 Vol.73 No.8 2000 電源 IC 用高精度アナログ回路技術 中森 昭（なかもり あきら） 鈴木 健（すずき たけし） 三添 公義（みぞえ きみよし） まえがき ２.２ 電気的特性 基準電圧源回路の電気的特性を表１に示す。電圧精度の 近年の携帯機器の急速な普及に伴い，電源のコンパクト 化や電池での長時間動作化などの仕様要求はますます厳し 特性についての詳細は以下のとおりである。 （1） 室温時の電圧精度 くなっている。これらを実現するうえで，電源 IC として 室温時の電圧精度は樹脂封止によって影響を受ける。本 は，回路の低消費電力化ならびに精度の高い制御が必要と 回路の LQFP（Low Profile Quad Flat Package）48ピン なっている。これらの要求にこたえるため，富士電機では パッケージの樹脂封止前後の出力電圧特性を図２に示す。 高精度 の CMOS（ Complementary MOS）アナログ 技術 樹脂封止前の電圧分布は 6 ビットトリミング機能により， の開発を行ってきている。 0.997 V＋ −0.0015 V の範囲に制御している。樹脂封止後の電 今回，電源 IC の高精度化に特に重要となる要素回路と 圧分布は，後述する種々の最適化を行うことにより，平均 して，基準電圧源回路，演算増幅器，コンパレータの三つ が 1.000 V， σ （ 標準偏差 ）が 1 mV と 小 さく 制御 できる。 のアナログ回路技術について紹介する。 製品の歩留りを 3σで評価すると，σが小さいため，室温 では樹脂封止後 99.7 ％の割合で，その出力電圧は 0.997 ∼ 基準電圧源回路 表１ 基準電圧源回路の電気的特性 ２.１ 特 長 高精度基準電圧源回路の構成を図１に示す。本回路の特 長は以下のとおりである。 （1） 回路の消費電流を低減するために，従来のバイポーラ トランジスタを応用したバンドギャップ方式とは異なり， エンハンスメント n チャネル MOSFET（NMOS）とデ 項 目 最 小 標 準 最 大 初期電圧（V） 〔室温〕 0.997 1.000 1.003 2.0 2.0 4.1 温度ドリフト（mV） 〔−10℃≦ ≦70℃〕 T 消費電流（ A） ー 2.0 ー PSRR（dB） 〔DC〕 ー −73.0 ー プレション NMOS のしきい値電圧の電位差（Vref）を回 路構成で取り出す方式を採用している。 図２ 基準電圧源回路の樹脂封止前後の出力電圧特性 （2 ） ６ビットの高精度トリミングを行い，室温時の出力電 100 圧（Vout）の精度向上を図っている。 樹脂封止後＝1.000V±0.003V σ＝1mV 80 頻 度（個） 60 図１ 高精度基準電圧源回路の構成 Vcc Vref 40 60 80 1.004 1.003 1.002 1.001 1.000 樹脂封止前＝0.997V±0.0015V 0.999 100 0.998 6ビット トリミング 0.997 Vout − 0.996 ＋ エンハンスメント NMOS 0 20 0.995 デプレション NMOS 40 20 出力電圧V out（V） 中森 昭 鈴木 健 リニア IC の開発に従事。現在， 酸化物超電導体，化合物半導体の （株） 富士電機総合研究所デバイス 研究に従事。現在， （株） 富士電機 技術研究所。 総合研究所デバイス技術研究所。 三添 公義 リニア IC， 主 に， CMOS アナロ グ回路の研究・開発に従事。現在， （株） 富士電機総合研究所デバイス 技術研究所。電気学会会員。 449（29） 富士時報 電源 IC 用高精度アナログ回路技術 Vol.73 No.8 2000 1.003 V の範囲に収まり，高精度を達成している。 （2 ） 温度ドリフト 影響を考慮した設計が必要になる。 基準電圧源回路の出力電圧は樹脂封止すると室温時，図 本回路の温度ドリフトはエンハンスメント NMOS とデ プレション NMOS から構成される回路で決まり，そのゲー ２に示したように変動する。この変動は，パッケージの樹 脂モールド材やリードフレームなどによって応力が加わり， ト幅，チャネル長およびデプレション NMOS のドーズ量 図１ に 示 した 回路内 のデプレション NMOS を調整して温度ドリフトを最適化している。サンプル数25 メント NMOS のデバイス 特性 が 変動 することで， Vref の 個の出力電圧の温度ドリフト特性を図３に示す。実線は25 電圧が変化することが主因と推定される。 個の平均を示し，点線は各温度での出力電圧の最大値と最 とエンハンス 今回開発 した 基準電圧源回路 の LQFP48 ピンパッケー 小値 を 示 している。 平均 は 室温 でピーク 値 を 示 し， 温度 ジの樹脂封止前後の Vref の温度ドリフト特性を図５に示す。 −10 ∼＋70 ℃ の 範囲 で 約 2 mV 以内 の 変動 という 高精度 この図から樹脂封止前後での Vref の電圧変動幅は温度に強 を達成している。 く依存し，基準電圧源回路の室温時の電圧精度に影響する だけでなく，温度ドリフト特性にも強く影響を与えること （3） PSRR（Power Supply Rejection Ratio） 基準電圧源回路は電源 IC の制御精度を高めるために， が分かる。 温度変化や電源から流入するノイズに対し，常に一定の電 この樹脂封止前後の Vref の電圧変動特性を，回路設計と 圧を発生することが必要である。電源電圧から出力電圧へ レイアウト設計にフィードバックさせ，最適化を図ること の周波数伝達特性である PSRR 特性を図４に示す。DC レ で，今回の基準電圧源回路の高精度化を達成している。 ベルの PSRR は−73 dB と，非常に大きな値で，優れた対 演算増幅器とコンパレータ 電源ノイズ特性を示している。 ２.３ 樹脂封止前後の基準電圧源回路の出力電圧変動 前節のように基準電圧源回路は，シリコンチップを樹脂 本章では，高性能演算増幅器と高速コンパレータ回路に ついて紹介する。これらの回路は，すべて CMOS 回路で 封止によりパッケージにすることで，その出力電圧が変動 構成している。用途として，主に DC-DC コンバータ用制 する。高精度を達成するうえでは，この樹脂封止が与える 御 IC の 誤差増幅器 や PWM（ Pulse Width Modulation） コンパレータであり，スイッチング周波数で 2 MHz まで の動作に対応できる。 図３ 温度ドリフト特性 最大 出力電圧V out（V） 1.002 ３.１.１ 特 長 平均 1.000 0.9998 1.0005 演算増幅器は低消費電力（低電圧，低消費電流）と広帯 1.0002 0.9988 0.9987 0.998 0.9983 0.9981 ３.１ 高性能演算増幅器 最小 0.996 域動作を実現している。特長は次のとおりである。 （1） 最低電源電圧 2 V，消費電流 65 μA の低消費電力化 （2 ） 単一利得帯域幅 4.7 MHz の広帯域化 （3） 入出力電圧は，電源ーグラウンド間の全範囲となるよ 0.994 −20 −10 0 10 20 30 40 50 60 70 80 温 度（℃） うに広ダイナミックレンジ化 図５ 樹脂封止前後の Vref の温度ドリフト特性 図４ PSRR 特性 855 0 −10 電 圧 Vref（mV） PSRR（dB） −20 −30 −40 −50 −60 −70 −80 850 845 840 樹脂封止前 樹脂封止後 −73dB −90 −100 10 450（30） 100 1,000 10,000 100,000 1,000,000 10,000,000 周波数 f（Hz） 835 −50 0 50 温 度（℃） 100 150 富士時報 電源 IC 用高精度アナログ回路技術 Vol.73 No.8 2000 表２ 演算増幅器の電気的特性（電源電圧 2 V 時） 項 目 最 小 標 準 最 大 消 費 電 流 59.4 62.7 64.9 最 小 −0.38 −0.38 −0.34 最 大 2.63 2.70 2.82 最 小 0.09 0.13 最 大 1.83 1.86 シンク 1.46 ソース 1.81 入力オフセット電圧 単 一 利 得 帯 域 幅 位 相 余 裕 表３ コンパレータの電気的特性（電源電圧 2 V 時） 単 位 A 項 目 最 小 標 準 最 大 単 位 消 費 電 流 36.0 37.7 39.0 A V 入力オフセット電圧 0 2.4 5.2 mV V ハイレベル出力電圧 2.0 2.0 2.0 V 0.18 V ローレベル出力電圧 0.054 0.058 0.062 1.89 V 1.51 1.57 mA 1.84 1.90 mA 1.3 5.3 14.9 4.6 4.7 5.0 33.8 35.7 37.4 1.5 1.7 1.9 同相入力電圧 mV 出 力 電 圧 出 力 電 流 ル ー レ ー ト mV MHz 度 出力 V/ s （500 mV/div） ス 図７ コンパレータの入出力動作波形（電源電圧 2 V 時） 図６ 演算増幅器の入出力動作波形（電源電圧 2 V 時） 入力 入力 （500 mV/div） OV 入力 （100 ns/div） 出力 あとがき OV 紹介した基準電圧源回路，演算増幅器，コンパレータは （1.00μs/div） アナログセルライブラリ化し，富士電機の電源 IC に適用 を開始している。 今後，要求される製品の性能をタイムリーに実現できる ように，従来より一層低消費電力でかつ高精度・高性能な ３.１.２ 電気的特性 CMOS アナログ要素回路の開発を進めていく所存である。 電気的特性を表２に示す。表中の単一利得帯域幅と位相 余裕は容量負荷 10 pF 時の値である。また，ボルテージフォ 参考文献 ロアにおける入出力波形を図６に示す。 （1） Allen， P. E.；Holberg， D. R.：CMOS Analog Circuit ３.２ 高速コンパレータ （2 ） Blauschild，R. A. et al.：A New NMOS Temperature- Design. Holt，Rinehart and Winston，Inc. p.240-251（1987） ３.２.１ 特 長 コンパレータは演算増幅器と同様に低消費電力となって おり，また，高速動作が可能である。特長は次のとおりで ある。 （1） 最低電源電圧 2 V，消費電流 39 μA の低消費電力化 （2 ） 三角波入力信号 2 MHz の高速動作が可能 高速動作を実現したポイントは，入力電圧範囲内で入力 オフセット電圧が最小となるように回路を設計したことで ある。 ３.２.２ 電気的特性 電気的特性を表３に示す。また，コンパレータの非反転 入力端子 V＋ に 2 MHz 三角波 ， 反転入力端子 V− に 基準 電圧を入力したときの出力波形を図７に示す。 Stable Voltage Reference. Vol.SC- 13 ，No.6 p.767- 774 IEEE J. Solid-State Circuits. （1978） （3） Tham， K.-M.； Nagaraj， K.： A Low Supply Voltage High PSRR Voltage Reference in CMOS Process. IEEE J. Solid-State Circuits. Vol.30，No.5，p.586- 590（1995） （4 ） Banba，H. et al.：A CMOS Bandgap Reference Circuits with Sub-1-V Operation. IEEE J. Solid-State Circuits. Vol.34，No.5，p.670- 673（1999） （5） 山田一二ほか：P 形シリコン拡散層におけるピエゾ抵抗効 果の温度特性，電気学会論文誌 A，Vol.103，No.10，p.555562（1983） （6 ） 鈴木幸治・小松茂：樹脂封止半導体デバイスの内部応力と 特性変化，応用物理，Vol.48，No.12，p.1211-1214（1979） 451（31） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。