富士時報 Vol.76 No.7 2003 電子機器の小型化・低消費電力化に貢献する電源 IC 技術 黒田 栄寿（くろだ えいじ） まえがき 表１ プロセス技術の比較 プロセス 電源技術はあらゆる電子機器を支える基盤技術である。 項 目 バイポーラ Bi-CMOS CMOS 中でも，スイッチング電源は小型軽量，高効率という特徴 消 費 電 力 × △ ○ のため，現在の電源の主流となっている。その技術要素は 微 細 化 × △ ○ 幅広く，電子材料技術，アナログ制御回路技術，磁気回路 回 路 精 度 ○ ○ △→○ 技術，半導体デバイス技術など多岐にわたっており，ス パワーMOS内蔵 × ○ ○ プロセスコスト ○ × △ イッチング電源技術の進歩のためには，これらがバランス よく進歩発展する必要がある。近年，高度情報通信社会の ○：優れている △：やや劣っている ×：劣っている 到来とともに，パーソナル化，モバイル化の動きが加速さ れ，電子機器の小型軽量化，低消費電力化に対する要求は 接合で分離されているため，基板間容量が大きいこととト 強まる一方であり，電源技術も変革期を迎えている。 ランジスタスイッチング時のストレージタイムが長いこと 富士電機は，従来からスイッチング電源用半導体デバイ などから高周波化に対しては不利と考えられる。さらに接 スを手がけており，電源 IC（Integrated Circuit）も制御 合分離方式は微細化が困難であり高集積化が難しいなど， を担う中核デバイスとして注力している。富士電機の電源 電源 IC プロセスとしては市場の要求を満たせなくなって IC は商用 AC 電源を入力とする AC-DC 電源用とバッテ いる。 コンバータ用の二つに大 従来，CMOS プロセスはディジタル IC 用として広く用 別される。従来，これらはバイポーラ技術により製品化さ いられてきた。MOS（Metal Oxide Semiconductor）デバ リー駆動をメインとする DC-DC れていたが，低消費電力化，複合化の市場要求に応えるべ イスは電圧駆動素子であり消費電流の低減には非常に効果 く 数 年 前 か ら ， 高 耐 圧 CMOS（ Complementary Metal があるが，アナログ回路との親和性が悪く従来は本格的な Oxide Semiconductor）アナログ技術への転換が開始され， 電源 IC にはほとんど用いられていなかった。このため， 現在までにほぼすべての電源 IC について，CMOS 化が完 Bi-CMOS（Bipolar-CMOS）プロセスによりバイポーラ と CMOS の長所をワンチップに集積した製品化が行われ 了した。 本稿では，この技術，製品開発について紹介するととも に，今後の富士電機の電源 IC の展望について述べる。 ている。しかしバイポーラ部の作り込みのため，微細化に は本質的に問題を抱えており，またエピタキシャルウェー ハの使用，マスク枚数もバイポーラプロセスの 2 倍以上で 電源 IC 用高耐圧 CMOS アナログ技術 あることからプロセスコスト面では不利である。これらの 課題を解決するため，富士電機は電源 IC に特化した幾つ （1）∼（3） ２.１ プロセス・デバイス技術 表１は電源 IC に用いられる IC プロセスの比較である。 かの CMOS プロセス技術を開発 し製品化を推進してきた。 図１ に富士電機の CMOS プロセスの製品適用範囲を示す。 バイポーラ技術は業界では一般的であり，富士電機の電源 乾電池 1 ∼ 2 本からワールドワイド AC 電源入力に対応で IC もこれまでは数多くの製品化が行われてきた。制御回 きる幅広い範囲をカバーしている。 路精度（誤差増幅器オフセット電圧，基準電圧精度など） が高いことと，製造に必要なフォトマスク枚数が少なくプ ２.２ CMOS 技術におけるアナログ回路精度 ロセスコストの面では優れているが電流駆動素子であり， CMOS 技術を電源 IC に適用する場合，一般的にバイ 低消費電流化には限界がある。また各トランジスタが pn ポーラプロセスに比べ回路精度が課題となる。回路精度は， 黒田 栄寿 電源 IC を中心に，IC の製品開発 に従事。現在，松本工場 IC 第一 開発部長。電子情報通信学会会員。 387（23） 富士時報 電子機器の小型化・低消費電力化に貢献する電源 IC 技術 Vol.76 No.7 2003 デバイス特性の絶対ばらつきと相対比精度に依存する。こ れていたパワー MOSFET（Metal Oxide Semiconductor れに対し富士電機では，ウェーハプロセス条件の最適化， Field Effect Transistor）を電源 IC に内蔵する動きが強 工程内管理強化によるデバイス特性ばらつき低減とデバイ まっている。富士電機では，横型 DMOS（Double Dif- （4 ） ス設計技術開発，CMOS 回路専用の回路技術開発，これ fused MOS）構造により，図２に示すように業界でもトッ らとオンチップトリミング技術の併用によりバイポーラプ プクラスの低オン抵抗を実現している。これらのゲート帰 ロセス以上の回路精度を実現している。 還容量の小さな横型デバイスの採用と IC 製品ごとに最適 なデバイスサイズとすることで高周波化，低消費電流化が 可能である。 図３ にこの例として，1 MHz 動作 50 V 耐圧 ２.３ パワー素子の内蔵 電源回路の小型化，省スペース化のため，従来外付けさ n チ ャ ネ ル パ ワ ー MOSFET 内 蔵 の 3 チ ャ ネ ル 制 御 IC チップ写真を示す。 図１ CMOS プロセス製品適用範囲 CMOS 電源 IC 製品 低オン抵抗C/DMOS 中耐圧C/DMOS 高耐圧C/DMOS （∼30 V） （∼60 V） （700 V） 5.0 ３.１ AC-DC 用電源 IC 素子電流（A） 2.0 富士電機では，商用 AC 電源を入力とする電源制御用 1.0 IC の CMOS 化にいち早く取り組んできた。以下にその概 0.5 中耐圧 パワーIC製品 低電圧 パワーIC製品 0.2 0.1 高耐圧 パワーIC 製品 要を紹介する。 ３.１.１ PWM 制御 IC 0.05 近年，地球環境負荷低減の取組みがクローズアップされ 0.02 ている。AC-DC 電源においても，常時接続のリモコン対 0.01 1 2 5 10 20 50 100 200 500 1,000 応機器，タイマ内蔵機器や各種 AC アダプタなどは，定格 動作時間よりも待機時間が圧倒的に長いことから，待機電 素子電圧（V） 力削減の動きが加速されている。富士電機では，この動き に対応すべく待機電力低減に向けた電源 IC を製品化して きた。 図４ のように CMOS 化による消費電流の大幅な低 図２ 耐圧とオン抵抗（n チャネル MOS） 減と，軽負荷時にスイッチング周波数を下げてスイッチン 1 グ損失を低減させる周波数可変機能を組み合わせて低待機 単位面積あたりのオン抵抗 R on・A（Ω・mm2） ：他社品 電力化を実現している。図５に最新の IC（FA5506）の評 価電源回路での無負荷時の入力電力特性を示す。AC 240 （ 5） 当社60V NDMOS V 時においても，待機電力 0.1 W 以下の値が得られている。 当社30V NDMOS ３.１.２ 700 V ワンチップパワー IC 0.1 数十 W クラスの小電力電源では，小型化のためパワー 素子と制御回路の一体化が望まれている。富士電機では， 700 V パワー MOSFET と PWM（Pulse Width Modulaシリコンリミット 図４ 待機電力削減方法 0.01 10 50 100 素子耐圧（V） 起動抵抗損失 CMOS ICにより起動電流減 （当社比 約1/10） 図３ パワー MOSFET 内蔵電源 IC チップ写真 電 流 少 制御IC MOSFET損失 制御回路損失 CMOS ICにより消費電流減 （当社比 約1/3∼1/5） 388（24） スイッチング損失の低減 （周波数低減機能付きIC） （当社比 1/5∼1/50） 富士時報 電子機器の小型化・低消費電力化に貢献する電源 IC 技術 Vol.76 No.7 2003 tion）制御回路をワンチップ化し，ワールドワイド商用電 あるが，DC-DC コンバータ用電源 IC はセットごとに専 （6 ） 源入力に直結可能な電源用パワー IC も製品化している。 用化した製品群となっている。以下に代表的な製品を紹介 一般的に高耐圧デバイスは，モールド樹脂中のイオンや外 する。 部から浸入する水分などで特性変動が生じやすいが，富士 ３.２.１ 携帯機器用電源 IC 電機独自の 2 層メタルイオンシールド構造による高信頼性 ビデオカメラ，ディジタルスチルカメラ，PDA（Per- 設計となっている。図６に製品のチップ写真例を示す。 sonal Digital Assistant）などに代表される携帯機器にお ３.１.３ CMOS 力率改善制御 IC いては，電池動作時間を延ばすため，内部回路ブロックご 従来，電源回路の多くはコンデンサインプット型整流回 とに最適な電圧を供給し，きめ細かくオンオフ制御する必 路を使用していたため，AC 入力電流がひずみ，大量の電 要がある。そのため，電源の多出力化が進んでいる。図８ 流高調波を発生させていた。高調波成分は力率の低下を招 にディジタルスチルカメラ用に製品化された 5 チャネル くとともに，電力配電設備に悪影響を与えるため，世界的 PWM 制御 IC のチップ写真を示す。CMOS 化により，マ な電源高調波規制につながっている。この対策として，さ ルチチャネルの PWM 制御回路，出力ドライバ回路がコ まざまな手法が提案，実施されているが，中でもアクティ ンパクトに集積されている。また，独自のレベルシフト回 ブフィルタ回路は 99 ％以上の高い力率が容易に得られる 路により，ドライバ部の高速化と低消費電流化を両立させ ため，広く採用されている。富士電機は早くからバイポー ている。このほかにも，現状 3 ∼ 10 チャネルの IC が製 ラ技術により制御 IC を製品化してきたが，この分野にお 品化されており，高効率化のため同期整流方式を採用して （ 7） いても CMOS 化を進めており，ピーク電流制御方式，平 いる例も多い。また，最近の動きとしてセットごとの電源 均電流制御方式それぞれの CMOS 制御 IC を製品化してい る。ピーク電流制御 IC の内部ブロック図を図７に示す。 図７ ピーク電流制御 CMOS 力率改善 IC（FA5500） 内部ブロック図 ３.２ DC-DC コンバータ用電源 IC MUL 3 富士電機では，電池駆動機器や AC-DC 電源の二次側に VREF 使用される DC-DC コンバータ用の制御 IC も CMOS 技術 により製品化している。AC-DC 用電源 IC は汎用製品で ＋ FB 1 2.5 A 誤差 増幅器 − COMP 2 図５ FA5506 無負荷時入力電力特性 VCC 8 VREF VDD VOVP VZCD VOS VSP 乗算器 AOC ＋ − − VSP ＋ 7 OUT R S SP Q VOVP ＋ 入力電力（mW） 400 GND 6 300 低電圧 誤動作 防止 VOS ＋ − 500 基準 電圧 − ＋ − OVP R R OVP SP タイマ VZCD 4 5 IS ZCD 従来型 200 図８ 5 チャネル PWM 制御 IC（FA7716R）チップ写真 FA5506 100 0 50 100 150 200 入力電圧（V ac） 250 300 図６ 700 V ワンチップパワー IC（FA5701P）チップ写真 389（25） 富士時報 電子機器の小型化・低消費電力化に貢献する電源 IC 技術 Vol.76 No.7 2003 仕様に対する柔軟性を持たせるため，出力電圧値の設定や に比べ 1/10 以下に低減し，高電圧入力時の IC の自己消 最大デューティサイクル設定，オンオフ制御などを CPU 費電力を大幅に改善した（1.1 W → 0.06 W） 。この結果，機 （Central Processing Unit）からのシリアルデータにより 器の低消費電力化とともに放熱フィンを不要にできるなど 行う方式が増加している。 大きな効果が得られる。 ３.２.２ 液晶パネルバイアス電源 今後の展望 液晶パネルは，複数の駆動電圧が必要である。図９は 3 チャネルの PWM 回路を内蔵した大型の液晶モニタ用バ イアス電源 IC のブロック図である。外付けのゲート容量 富士電機では，今後とも高耐圧 CMOS アナログ技術を の大きなパワー MOSFET を高速に駆動するため，ピーク 中核技術とし，電子機器の低消費電力化，小型軽量化に貢 電流 800 mA のドライバ回路を内蔵しており，液晶パネル 献するため，電源 IC 分野における技術開発を推進してい に必要な電源回路を簡単に構成できる。この IC 以外にも， く計画である。以下に今後の主要な技術開発について述べ ノートパソコン用液晶パネル向けに入力 3 ∼ 5 V で昇圧， る。 降圧，極性反転回路に対応できる製品群を系列化している。 ３.２.３ インクジェットプリンタ用降圧コンバータ IC ４.１ 低オン抵抗デバイス・プロセス技術 図１０に高入力電圧（10 ∼ 45 V）から 3 ∼ 5 V 出力を得 電源部の小型化・省スペース化のため，スイッチングパ コンバータ用 IC の応用回路を示す。高耐圧 p ワーデバイスを電源 IC に集積する動きはますます拡大し チャネルパワー MOSFET を内蔵し，簡単な回路構成でス ている。また，負荷となる LSI（Large Scale IC）の微細 る DC-DC テップダウンコンバータが構成可能である。CMOS プロ 化とともに，低電圧化・大電流化が進むため，コストパ セスにより IC の消費電流をバイポーラの同等クラスの IC フォーマンスの高い電源 IC を実現するには，面積効率の 高い，IC に集積可能なパワーデバイスを開発していくこ とが大きな課題である。富士電機では，従来の平面構造の 図９ 液晶パネル用バイアス電源 IC（FA7711V） 横型素子から，制御 IC との一体化が容易なトレンチプロ 内部ブロック図 （ 8） セス技術による，新構造のデバイスを開発中である。現在 (16) (14) (11) CS3 CS2 CS1 (4) VREF (18) VCC までに，図１１に示すように業界トップクラスの低オン抵抗 化が図られている。今後さらなる特性改善を図るとともに， 基準電源 ソフト スタート UVLO 制御部との一体化技術を確立し早期の製品適用を進め，パ ワーデバイスの内蔵化による電源の小型化を推進していく PVCC (2) RT 三角波 発振器 (6) IN1+ (7) IN1(8) FB1 誤差増幅器1 + PWM コンパレータ1 誤差増幅器2 n/p ドライバ + - 誤差増幅器3 PGND PVCC PWM コンパレータ3 n/p ドライバ + - (12) OUT1 PGND PVCC PWM コンパレータ2 - + p ドライバ - + PGND FB検出 予定である。 PVCC + - (21) IN2+ (20) IN2 (19) FB2 (24) IN3+ (23) IN3(22) FB3 (17) PVCC タイマ・ ラッチ （充電式） CP (1) PGND ４.２ 回路技術 スイッチング電源に使われる磁気部品，コンデンサはス (13) OUT2 (5) SEL2 (15) OUT3 (3) SEL3 (10) PGND GND (9) イッチング周波数が高いほど小型化できる。富士電機では， 今後，高速化に有利な CMOS によるデバイス，プロセス， 回路技術の開発をさらに進め，10 MHz 程度までスイッチ ング周波数を向上させる計画である。高周波化に伴い，発 （ 9） 生ノイズも増大すると予想されるが，周波数拡散技術など 図１１ TLPM（Trench Lateral Power MOSFET）の耐圧と オン抵抗 200 図１０ 高電圧入力降圧コンバータ IC（FA3635P）応用回路 富士電機のTLPM V out =5 V Vcc FB + OUT CS + + 電源 IN GND Ref 負 荷 R on・A（mΩ・mm2） 他社文献値 V in =10∼45 V 100 80 60 40 20 GND 10 10 390（26） 20 30 50 40 B V ds （V） 60 70 富士時報 電子機器の小型化・低消費電力化に貢献する電源 IC 技術 Vol.76 No.7 2003 図１２ マイクロ DC-DC コンバータモジュールの外観 小型・薄型化は各社検討されているが，富士電機は IC メーカーの立場からの発想としてフェライト基板にインダ クタを作り込み，これを IC チップの支持基板とする新し い構造により，外形 3.5 × 3.5 × 1（mm）のモジュールを 3.5 mm 業界で初めて具現化した。このサイズを実現するため，独 自のインダクタ構造，パワー素子内蔵の 2.5 MHz 高周波 スイッチング電源 IC，フェライト基板と IC チップの一体 化組立技術を新たに開発した。図１２にモジュールの外観を， 図１３に変換効率特性を示す。本技術により今後携帯電子機 器向けに製品化を進め，セットの小型化・低消費電力化に 貢献していく考えである。 あとがき 富士電機が進めている電源 IC の CMOS 化について，こ 図１３ マイクロ DC-DC コンバータモジュールの変換効率特性 れまでの取組みと，今後の展望について紹介した。電子機 器の進歩にとって，電源回路とそのキーコンポーネントで 100 V out＝3.0 V f ＝1.8 MHz V in＝3.6 V 90 ある電源 IC の重要性はますます高まっている。今後とも， 小型化，低消費電力化，高集積化により，近い将来，電源 効率η（％） IC なら富士電機と言われるよう技術開発・製品開発を推 V out＝1.5 V 80 進していく所存である。 V out＝1.2 V 70 参考文献 （1） 熊田恵志郎，横山聡．高耐圧 CMOS プロセス技術．富士 60 時報．vol.71, no.8, 1998, p.456- 458. 50 0 （2 ） 北村明夫，佐々木修．アナログ C/DMOS デバイス・プロ 100 200 300 400 出力電流 I o（mA） 500 600 セス技術．富士時報．vol.73, no.8, 2000, p.456- 459. （3） 北村明夫．0.6 µm アナログ C/DMOS デバイス・プロセス 技術．富士時報．vol.76, no.3, 2003, p.178- 181. を取り入れて対応していく考えである。また，電源 IC と バッテリーマネジメント回路との一体化に向け，高機能ア ナログ・ディジタル混載回路技術の開発も推進していく予 定である。 （4 ） 中森昭ほか．電源 IC 用高精度アナログ回路技術．富士時 報．vol.73, no.8, 2000, p.449- 451. （5） 丸山宏志ほか．起動素子付き低待機電力対応電源 IC. 富士 時報．vol.76, no.3, 2003, p.149- 152. （6 ） Fujishima, N. et al. A 700 V Lateral Power MOSFET ４.３ インダクタ一体化によるマイクロ DC-DC コンバータ 技術 with Narrow Gap Double Metal Field Plates Realizing Low On-resistance and Long-term Stability of perform- 携帯電話，携帯情報端末などでは，これまでシリーズレ ギュレータが一般的に用いられてきた。機器の高性能化の ため搭載される LSI は微細化が進み，LSI に供給される電 源電圧は年々低下している。現在では 1.5 V 以下が主流と ance. Proceedings of ISPSD’01. 2001, p.255- 258. （7） 鹿島雅人，城山博伸．CMOS 力率制御用電源 IC. 富士時報． vol.74, no.10, 2001, p.551- 553. （8） Fujishima, N. et al. A Low On-resistance Trench Lat- なっており，将来的には 1 V 以下となると予想されている。 eral Power MOSFET in a 0.6μm Smart Power Technolo- 一方，現在一般的に使用されているリチウムイオン二次電 gy for 20- 30 V Applications. IEDM Technical Digest. 池の電圧は定格 3.6 V であり，シリーズレギュレータ方式 2002, p.455- 458. では発生損失が大きく，電源回路の変換効率の向上がク （9） 片山靖，菅原聡．周波数拡散 PWM 制御を用いた低ノイズ ローズアップされてきた。そのため，変換効率に優れてい DC- DC コンバータ IC. 信学技報．EE2002- 48, 2002, p.67- るスイッチング方式の DC-DC コンバータへの転換が検討 72. コンバータはシリー （10） Hayashi, Z. High Efficiency DC- DC Converter Chip ズレギュレータに比べパワーインダクタを必要とし，外形 Size Module with Integrated Soft Ferrite. INTERMAG が大きくなるため，小型・薄型化が強く求められている。 2003 Digest. されている。しかし，従来の DC-DC 391（27） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。