富士時報 Vol.76 No.3 2003 起動素子付き低待機電力対応電源 IC 丸山 宏志（まるやま ひろし） 城山 博伸（しろやま ひろのぶ） 園部 孝二（そのべ こうじ） まえがき を未接続（NC）端子にして高電圧対策としている。 図１に製品の外観，図２にチップ写真を示す。 IC の主な特徴は以下のとおりである。 近年，地球温暖化が世界的な問題としてクローズアップ され，電気製品全般での省エネルギー化が重要となってい （1） 500 V 耐圧の JFET（Junction Field Effect Transis- る。特に常時コンセントに接続されるテレビ，AV 製品， tor）を内蔵し，IC 起動時は VH 端子から VCC 端子へ OA 機器，ノートパソコンの AC アダプタなどでは実際に の充電電流を供給し，スイッチング動作状態になれば， 使用している時間より，使用されずに待機状態となってい 高圧系からの起動電流をオフして損失を低減する。 る時間の方が圧倒的に長いのが実態であり，全体的にみれ 起動時：3 mA（電源入力電圧 VCC ＝ 0 V）∼ ば待機時に消費する電力の方が大きな比率を占めている。 250 µA（VCC ＝ 15 V） このため待機電力の低減に各メーカーの努力が続けられ， 現在では，製品によって待機電力 300 mW 以下，100 mW 図１ 製品の外観 以下といった仕様の電源設計が要求される場合が多くなっ ている。 富士電機では商用交流電源（100 V，240 V）を直流電源 に変換する AC-DC コンバータ用の制御 IC として，低消 費電力化に有効な高耐圧 CMOS（Complementary Metal Oxide Semiconductor）プロセスを用いた製品を開発して きた。 今回は，さらに低待機電力対応の機能を強化した８ピン のカレントモード PWM（Pulse Width Modulation）制御 IC「FA5506P/N」シリーズを開発したので，その概要を 図２ FA5506 のチップ写真 紹介する。 製品の概要 ２.１ 特 徴 富士電機では，30 V 耐圧の CMOS プロセスを使用し， 外付けのパワー MOSFET（Metal Oxide Semiconductor Field Effect Transistor）を駆動するタイプの AC-DC 電 源制御 IC を系列化してきた。 今回の開発品では，待機電力対応として 500 V 耐圧の起 動素子を内蔵し，また軽負荷時に発振周波数を下げる機能 を取り入れている。 パッケージ外形は DIP（Dual Inline Package）と SOP （Small Outline Package）の 2 種類を用意し，ピン配置は， ８ ピンに高圧系の起動素子（VH）端子を設定し，7 ピン 丸山 宏志 城山 博伸 園部 孝二 スイッチング電源制御 IC の開発 スイッチング電源制御 IC の開発 スイッチング電源制御 IC の開発 に従事。現在，松本工場 IC 第一 に従事。現在，松本工場 IC 第一 に従事。現在，松本工場 IC 第一 開発部。 開発部。 開発部。 149（ 7 ） 富士時報 起動素子付き低待機電力対応電源 IC Vol.76 No.3 2003 動作時：10 µA VCC 端子電圧が上昇し，スイッチング動作状態の場合 （2 ） FB 端子電圧（二次側からのフィードバック電圧）で は，オンオフ信号が L レベルとなり，MN1 をオン状態に 軽負荷時を判定し，発振周波数を異音防止・リプル対策 する。このときは，Q1 のベース電流を MP2，MP3，MN1 のためリニアに低下させることで，電源のスイッチング 側へ吸い込み npn トランジスタをオフさせて，VCC 端子 損失を低減させる。 への供給をカットする。このとき抵抗 R2 は約 2 MΩの大 最低発振周波数＝約 1.5 kHz きな抵抗値を持つため，VH 端子からの流入電流は 10 µA （3） 通常動作時の発振周波数は，今回の開発品では内部で 程度に抑えられる。 設定され外付け部品での調整はできないため，発振周波 数の違う 3 機種を系列化した。最大オンデューティは ２.３ 周波数低減回路 図３で FB 端子からダイオードを通した電圧レベルが抵 80 ％に設定している。 FA5506：130 kHz，FA5507：100 kHz，FA5508：60 kHz 抗を通して IS コンパレータ（IScomp）に入力されるとと （4 ） VCC 端子はヒステリシス特性を持つ低電圧誤動作防 もに，1 MΩ，5 pF のフィルタを通して発振器（OSC）に 止（UVLO：Under Voltage Lock-Out）回路を内蔵し ている。 入力される。この発振器内部の回路を図５に示す。 発振器では VCO 入力の電圧をアンプ（AMP1）で増幅 し，FB 端子電圧が 1 V のときに AMP 1 の出力が 2.5 V に 14.8 V オン/9 V オフ （5） IS 端子は外部 MOSFET の電流をモニタする端子で， 最大入力レベルは 500 mV である。オン時のノイズ誤動 なるように設定されている。AMP 2 は，AMP 1 出力と 2.5 V の低い方の電圧をバイアス抵抗（Rbias）に発生させ， 作を防止するためブランキング時間を 400 ns に設定し このとき流れる電流（Ibias）が発振器の周波数可変をコン ている。 トロールする。 （6 ） 過負荷，VCC 端子の過電圧，ラッチ遮断，ソフトス タートなど各種保護機能を内蔵している。 また，カレントミラー回路（MP1）で Ibias と同じ電流 値の電流源を作り，さらに定電流源（I_fmin）で示した発 振周波数で 1.5 kHz に相当する分の電流を加算したものを， カレントミラー回路（MN1）に流し，発振器（OSC）の ２.２ 起動回路 VH 端子から接続される JFET は，AC 入力を整流した タイミングコンデンサの充電電流として供給する。 高圧ラインから直接接続される。このドレイン部分が 500 このため，FB 端子の電圧が低下した場合の発振周波数 V 耐圧構造の素子である。この JFET のピンチオフ電圧 は FB ＞ 1 V では通常の発振周波数，FB ＜ 1 V でリニア は 25 V となっているため，JFET のソースはこの電圧以 図４ 起動回路 上には上昇しないのが特徴である。 図３ に IC 全体のブロック図を， 図４ に起動回路部分を 示す。JFET から電流調整用の p チャネル MOS（MP1） JFET D1 VCC Q2 を通してダーリントン接続の npn トランジスタ（Q1，Q2） VH R3 が接続される。この部分が起動回路のスイッチ動作をする。 R1 起動時はオンオフ信号が H レベルとなり MN2 はオン， MN1 はオフとなる。そのため抵抗 R2 を通して npn トラ MP1 R2 Q1 MP4 MP2 Vbias ンジスタ Q1 にベース電流が流れ npn トランジスタはオン MP3 となり VCC 側へ電流が供給される。 オンオフ 図３ 回路ブロック図 MN2 MN1 CS(1) JFET 5Vreg ラッチ VCC 5V 8 A/4 A + 5V REF ENB off 1mA START 8.3V/7.5V + UVLO OVP + - 4.5V/3.6V 28V FB (2) + 過負荷 1MΩ 5pF + - 4V + OSC MP1 5Vreg P1 300kΩ 100kΩ X1 ENB OUTPUT OSC Q VCO T fout TRG Q CLR 0.33V S + 100kΩ 2.7kΩ OUT (5) VCO AMP1 2.5V AMP2 + - ブランキング 60kΩ 20kΩ 図５ 周波数可変回路（発振器） VCC (6) 14.8V/9V 2.8V 7.4 kΩ UVLO VH (8) 0.5V - IScomp Rs C1 P5 N5 S FF Q R QB C2 2.4V + - Rf COMP_on MN1 Q 150（ 8 ） COMP_off 0.6V + P4 Rbias GND (4) P3 I_fmin + + - N4 Q FF R QB 5V制御ブロック IS(3) P2 fout 富士時報 起動素子付き低待機電力対応電源 IC Vol.76 No.3 2003 に周波数は低下し，最後は 1.5 kHz まで低下しそのまま維 持される。 ４.２ 軽負荷時周波数低減機能 発振器は，オン期間用とオフ期間用の 2 系統の充放電回 路をフリップフロップを使って交互に切り換えることで動 定格負荷時のスイッチング波形を図７に，無負荷の場合 を図８に示す。定格負荷時には 130 kHz で動作しているが， 作し，コンパレータのレベルを，4：1 に設定することで 無負荷時には発振周波数が低下し，約 1.5 kHz で動作して 最大デューティを 80 ％に設定している。 いることが分かる。また，出力電力と発振周波数の関係を 図９に示す。軽負荷になると発振周波数が徐々に低下して 従来 IC との電源回路の比較 いる様子が分かる。 FA5506 は，従来外付け回路で構成していた起動回路や 過電圧保護回路など，多くの機能を IC 内部に取り込んで いる。FA5506 を使用して，一般的な電源回路を構成した ４.３ 軽負荷時の効率改善 軽負荷時の効率改善効果を確認するため，従来型の IC を同じ評価用電源に搭載し，特性の比較を行った。 場合の回路図と，これに対し代表的な従来型の電流モード 比較に使用した IC は，起動回路および周波数低減機能 制御 IC である FA13842 を使用して，ほぼ同じ機能を実 を内蔵していないが，その他の特性はほぼ同等のものであ 現した場合の回路図を図６に示す。従来型の回路図の中で， る。また起動回路としては，一般的に使用される抵抗のみ 太線で囲った部分が今回 FA5506 に取り込んだ部分である。 とした。このため従来の IC の場合には，IC が起動した後 両者を比較して分かるように，FA5506 を使用した場合， も常時損失が発生している。 IC 周辺の回路を非常にシンプルに構成できる。実際，両 入力が AC 240 V の場合の効率特性を図１０に示す。出力 者の回路図を比較すると，19 点の部品が削減できている。 電力が大きい部分では，どちらの IC も同じ発振周波数で この結果，IC 周辺部分の省スペース化に寄与し，電源 動作しており，また起動回路で発生する損失も出力電力に セットの小型化にも効果が期待できる。 比べ十分小さいため，効率にはほとんど差が見られない。 これに対し出力電力が小さくなると，FA5506 の場合， 電源回路への応用 効率が大きく改善しており，最大で約 40 ％の効率改善を 実現できている。これには大きく二つの要因が考えられる。 一つは，FA5506 の場合，軽負荷時にスイッチング周波 ４.１ 評価用電源 この IC を使った場合の電源回路としての特性を確認す るため，実際に電源を作成し，その特性を確認した。 作成した電源の主な仕様は以下のとおりである。 数が低下することにより，スイッチングロスが削減できて いることが挙げられる。 もう一つは，起動回路の効果である。従来の IC では， （1） 入力電圧：AC 80 ∼ 264 V，50/60 Hz 起動回路として抵抗を用いた。この抵抗で発生する損失は （2 ） 出力：DC 5 V，25 W 比較的小さいものではあるが，軽負荷時にはこの損失の比 （3） 保護機能：過負荷ラッチ，過電圧ラッチ，過電流制限 率が大きくなり無視できなくなってくる。これに対し FA （4 ） 使用 IC：FA5506（定格時発振周波数：130 kHz） 5506 では，IC が動作している間はこの起動回路で発生し ている損失をほぼゼロとすることができるため，効率を改 図６ 電源回路の比較 + + + + 起動回路 電流検出フィルタ 過電圧保護 FA5506 FA13842 1 8 1 8 2 7 2 7 3 6 3 6 4 5 4 5 + + 発振器 スロープ補償 (a) FA5506の場合 (b) 従来型（FA13842）の場合 151（ 9 ） 富士時報 起動素子付き低待機電力対応電源 IC Vol.76 No.3 2003 図７ 定格負荷時のスイッチング波形（入力 AC 240 V） 図１０ 効率特性（入力 AC 240 V） MOSFETドレイン電圧 （100 V/div） 80 FA5506 効率（％） 60 40 従来型 20 0 0.001 0 0.1 10 出力電力（W） 130 kHz 1,000 2 s/div 図１１ 無負荷時の入力電力 図８ 無負荷時のスイッチング波形（入力 AC 240 V） 500 MOSFETドレイン電圧 （100 V/div） 入力電力（mW） 400 300 従来型 200 FA5506 100 0 50 0 100 150 200 入力電圧（V ac） 250 300 1.5 kHz 200 s/div だまま，これを利用するセット側を動作させていないよう な場合に見られる。つまり，無負荷時の入力電力はすべて 図９ 発振周波数特性 損失となり，省エネルギーの観点からは，この無負荷時の 入力電力を削減することも大きなポイントとなる。 140 結果を図１１に示す。ほぼ全入力電圧範囲で 70 ％以上， 発振周波数（kHz） 120 最大で約 85 ％の損失を削減できている。この結果，無負 荷時の入力電力を AC 100 V の場合には 48 mW，AC 240 100 AC100V V の場合には 75 mW に抑えることができ，全入力電圧範 80 囲で無負荷時の入力電力を 100 mW 以下に収めることが AC240 V 60 できた。 40 あとがき 20 0 0 5 15 10 出力電力（W） 20 25 起動素子付きの低待機電力対応電源 IC について紹介し た。この分野は今後もさらに低消費電力化の要求が厳しく なってくることが予想されるため，さらなる機能強化・使 善することができた。 ４.４ 無負荷時の入力電力 無負荷時の入力電力の比較を行った。電源回路での無負 荷の状態は，例えば AC アダプタをコンセントに差し込ん 152（10） いやすさを追求した製品を開発していく所存である。 参考文献 （1） 丸山宏志．軽負荷時省電力機能付 PWM 制御 IC．富士時 報．vol.73，no.8，2000，p.427- 431． ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。