富士時報 Vol.75 No.10 2002 パワー MOSFET「SuperFAP-G シリーズ」とその適用 効果 徳西 弘之（とくにし ひろゆき） 山田 忠則（やまだ ただのり） 井上 正範（いのうえ まさのり） まえがき 上をターンオフ損失とオン抵抗損失が占めている。このこ とから，スイッチング電源の高効率化・低損失化を達成す 近年，IT（Information Technology）化の進展に伴い， るためには，オン抵抗損失とターンオフ損失の双方の改善 パソコン，サーバなどのネットワーク関連機器を中心に情 が必要である。一方，待機消費電力にあたる軽負荷時では， 報通信機器の出荷台数は急速に増加しており，省資源，省 ターンオフ損失が全体の約 90 ％を占めている。また，情 エネルギー，小型化の観点から情報通信機器の低消費電力 報通信機器の小型化に対応するため，スイッチング電源は 化が強く求められている。これら情報通信機器に使用され スイッチング周波数を高くすることで小型化を図っており， ているスイッチング電源に対しては，高効率化・低損失化 近年，そのスイッチング周波数はさらに高くなる傾向にあ が求められている。また，ファクシミリ，コピー機に代表 る。今後は，ターンオフ損失に代表されるスイッチング損 される待機動作時間の長い OA 機器については待機時消 失の低減の重要性がますます高まることが予想される。 費電力の低減も求められ， 「エネルギーの使用の合理化に 本稿では，これら市場ニーズに応えるべく開発した低損 関する法律」の改正法（改正省エネルギー法）などの法規 失・超高速パワー MOSFET「SuperFAP-G シリーズ」の 制とも相まって，さらに高効率・低損失のニーズは強まる 特徴，また実際のアプリケーションへ適用した場合の効果 傾向にある。 について，その概要を紹介する。 図１に代表的なスイッチング電源であるフォワードコン 特 徴 バータにおけるパワー MOSFET（Metal Oxide Semiconductor Field Effect Transistor）の損失シミュレーション 結果を示す。定常負荷時（出力電流 8 A）では，ターンオ パワー MOSFET のターンオフ損失は，ドレイン - ゲー フ損失が全損失の約 50 ％を占めている。次にオン抵抗 ト間の帰還容量（Crss）の充電時定数により決まり，ター （RDS（on））損失が約 32 ％となっており，全損失の 80 ％以 ンオフ損失を低減するためには，充電時定数であるゲー ト - ドレイン間電荷量（Qgd）を低減する必要がある。Qgd と RDS（on） は，トレードオフの関係にあり，パワー MOS 図１ フォワードコンバータの損失シミュレーション結果 FET の要求仕様であるオン抵抗損失の低減とターンオフ f ＝100 kHz，P o＝100 W， s 発生損失（W） 10 損失の低減を両立させるためには，このトレードオフの改 MOSFET（600 V/0.75Ω） 善が不可欠である。そのため従来 Ron・A（単位面積あた ：ターンオン損失 ：ターンオフ損失 ：オン抵抗損失 ：ドライブ損失 ：トータル損失 りのオン抵抗）で表現していたパワー MOSFET の性能指 数（FOM：Figure-of-Merit）を RDS（ on） と Qgd の積とし て今回新たに規定した。Ron・ Qgd の値が小さいほど高性 能な MOSFET といえる。 5 表１ に SuperFAP-G と同一オン抵抗の従来製品の特性 比較を示す。今回開発した 150 V 耐圧の代表機種における 性能指数は，0.675Ω・nC であり，従来製品に対して，性 能が約 2.5 倍向上している。このように性能指数の向上を 0 0 実現した設計施策について，以下に述べる。 5 出力電流 I o（A） 10 徳西 弘之 山田 忠則 井上 正範 パワー MOSFET の製品開発・設 パワー MOSFET の開発・設計に 宇宙パワー MOSFET の設計，品 計に従事。現在，松本工場パワー 従事。現在，富士日立パワーセミ 質保証に従事。現在，松本工場パ 半導体開発部。 コンダクタ（株）松本事業所開発設 ワー半導体第一品質保証部。 計部。 593（45） 富士時報 パワー MOSFET「SuperFAP-G シリーズ」とその適用効果 Vol.75 No.10 2002 ことにより，きわめて平面に近い接合のセルを実現した。 設計施策 この QPJ 構造により，シリコンの理論限界に対し 97 ％の 耐圧を達成し，その結果，ｎ−型シリコンの抵抗率を理論 SuperFAP-G シリーズでは，オン抵抗損失を改善する 限界の 108 ％にまで低減し，図３に示すシリコンの理論限 ため，擬平面接合：QPJ（Quasi-Plane-Junction）という 界値に対して 10 ％以内の低オン抵抗化を達成している。 新技術を開発した。図２に QPJ の構造を示す。 一方，ターンオフ損失を決めている Qgd を低減するため 中高耐圧パワー MOSFET のオン抵抗の大部分は，エピ は，ｎ−型シリコンの幅（電流経路）を狭く，かつ短くす タキシャル層のｎ−型シリコンの抵抗率で制限されている。 る必要がある。しかし，Qgd と RDS（on）にはトレードオフ よって，低オン抵抗を実現しようとした場合，ｎ−型シリ の関係があり，この電流経路を狭くするとオン抵抗が上 コンの抵抗率を下げることで可能となるが，この方法では， がってしまう問題がある。QPJ 構造では，浅い p−ウェル ドレイン - ソース間耐圧が低下する問題がある。理論的に により電流経路を短くしていることに加え，ｎ−型シリコ Ron・A は耐圧の 2.5 乗に比例するため，パワー MOSFET ンの電流経路に高濃度の n 型ドーピングを行い，オン抵 のオン抵抗を極限まで下げるためには，この理論限界に近 抗を上げずにｎ−型シリコンの電流経路を極限まで狭くし い低比抵抗のｎ−型シリコンを使用する必要がある。従来 ている。その結果，従来の同一オン抵抗製品に対し，約 のパワー MOSFET は，セルの構造が三次元的な凹凸を多 60 ％の Qgd 低減を実現している。 く含むため，電界強度の高い箇所ができて，シリコンの理 論限界に対して 80 ％程度の耐圧しか得られていなかった。 ３.１ SuperFAP-G シリーズ SuperFAP-G シリーズでは，すでに 450 ∼ 600 V 耐圧 これを補うためにはｎ−型シリコンの抵抗率を理論限界値 の 175 ％以上に高めることが必要であり，結果として Ron・A を小さくできなかった。SuperFAP-G シリーズの 図３ Vb と Ron・A の関係 QPJ 構造では，従来の高濃度で深い p＋ウェルに代えて， オン抵抗（面積抵抗率）R on・A（mΩ・cm2） 表１ SuperFAP-G の特性比較 項目 系列 型式 SuperFAP-G 2SK3474-01 従来製品 2SK2226-01 V DS 150 V 150 V ID 33 A 20 A PD 150 W 80 W V GS（th） 3∼5 V 1∼2.5 V R DS（on） （typ.） 54 mΩ 55 mΩ Qg 34 nC 100 nC Q gd 12.5 nC 30 nC 0.675 Ω・nC 1.65 Ω・nC 性能指数 R on・Q gd 200 100 80 60 従 来 の S パ up ワ er ー FA シ M リ P O -G コ S ン FE シ の リ T 理 ー 論 ズ 限 界 値 400 低濃度で浅い p−ウェルを稠密（ちゅうみつ）に配置する 40 20 400 800 1,000 600 耐圧 V B（V） 図２ SuperFAP-G のチップ構造（QPJ 構造） n＋ p＋ p n＋ p n＋ n＋ p p＋ p n＋ p＋ p p− n＋ n＋ p＋ p− n＋ n＋ p＋ p− n＋ 594（46） エピタキシャル層 n− サブストレート層 n＋ エピタキシャル層 サブストレート層 （a）従来設計MOSFET n＋ n＋ p＋ p− 電流経路 電流経路 n− n＋ n＋ p＋ p− （b）SuperFAP-G n＋ n＋ p＋ p− 富士時報 パワー MOSFET「SuperFAP-G シリーズ」とその適用効果 Vol.75 No.10 2002 表２ SuperFAP-Gシリーズ（新規追加分） 耐圧 BV DSS 100 V 150 V ゲートチャージ パッケージ 定格電流 ID オン抵抗 R DS（on（max.） ） QG Q gd TO-220 TO-220F T-PACK TFP TO-247 29 A 62 mΩ 22 nC 6 nC 2SK3598 2SK3599 2SK3600 2SK3601 ー 41 A 44 mΩ 32 nC 9 nC 2SK3644 2SK3645 2SK3646 2SK3647 ー 73 A 25 mΩ 52 nC 18 nC 2SK3586 2SK3587 2SK3588 2SK3589 ー 23 A 105 mΩ 21 nC 6 nC 2SK3602 2SK3603 2SK3604 2SK3605 ー 33 A 70 mΩ 34 nC 12.5 nC 2SK3648 2SK3649 2SK3650 2SK3474 ー 57 A 41mΩ 52 nC 18 nC 2SK3590 2SK3591 2SK3592 2SK3593 ー 18 A 170 mΩ 21nC 5 nC 2SK3606 2SK3607 2SK3608 2SK3609 ー 45 A 66 mΩ 51nC 16 nC 2SK3594 2SK3595 2SK3596 2SK3597 ー 14 A 260 mΩ 21nC 5 nC 2SK3610 2SK3611 2SK3612 2SK3613 ー 37 A 100 mΩ 44 nC 16 nC 2SK3554 2SK3555 2SK3556 2SK3535 ー 10 A 1.18 Ω 35 nC 10 nC ー 2SK3673 ー ー ー 12 A 0.93 Ω 31nC 9 nC ー 2SK3677 ー ー ー 7A 1.9 Ω 25 nC 7 nC 2SK3529 2SK3530 ー ー ー 6A 2.5 Ω 25 nC 7 nC 2SK3531 2SK3532 2SK3676 ー ー 7A 2.0 Ω 28 nC 8 nC 2SK3533 2SK3534 2SK3674 ー 2SK3675 9A 1.58 Ω 32 nC 7 nC 2SK3678 2SK3679 ー ー ー 10 A 1.4 Ω 37 nC 10 nC ー ー ー ー 2SK3549 200 V 250 V 700 V 800 V 900 V 図４ SuperFAP-G シリーズの外観 図５ 電流連続モード PFC 回路損失シミュレーション結果 パワーデバイス損失 シミュレーション条件： V DC＝380 V，PO＝300 W， f C＝71 kHz，T a＝100 ℃ ダイオード V F 損失（2 ％） ダイオード逆回復損失（21 ％） MOSFETオン抵抗損失（9 ％） MOSFETターンオフ損失（34％） MOSFETターンオン損失（34％） クラスで約 40 型式の製品開発を完了し量産を行っている。 機器において，入力高調波電流規制に対応するために昇圧 今回，加えて DC 12 ∼ 72 V 入力対応の DC-DC コンバー 型コンバータを応用した PFC 回路が搭載されている。こ タ用途に 100 ∼ 250 V の中耐圧クラス，および AC 200 V の PFC 回路を付加することにより，電力変換部が 2 回路 入力のスイッチング電源用に 700 ∼ 900 V 耐圧クラスのシ となるため，PFC 回路部での損失低減，効率向上が強く リーズ化を行った。 表 ２ に新しくシリーズ化した Super 求められている。 図５に電流連続モード PFC 回路におけ FAP-G シリーズの代表定格を示す。図４に SuperFAP-G るスイッチングデバイスの発生損失解析結果を示すが，約 シリーズのパッケージ外観を示す。 70 ％をパワー MOSFET の損失で占めており，このうち の約 90 ％がターンオン，ターンオフの両スイッチング損 SuperFAP-G シリーズの適用とその効果 失で占めている。 電流連続モード PFC 回路では， 図６の波形に示すよう SuperFAP-G シリーズの参考使用例として，PFC（力 にパワー MOSFET のターンオン損失は，出力ダイオード コンバータ回路の代表的な回路で の逆回復特性の影響を強く受け，ターンオン損失低減のた 率改善）回路，DC-DC の適用効果について以下に紹介する。 めには，ダイオードの逆回復電流（Irp）を低減すること が重要である。富士電機では，この逆回復特性を改善し電 ４.１ PFC 回路への適用 スイッチング電源などのコンデンサインプットタイプの 流連続モード PFC 用に最適設計を行った超高速ダイオー ド SuperLLD シリーズを開発し製品化した。SuperLLD 595（47） 富士時報 パワー MOSFET「SuperFAP-G シリーズ」とその適用効果 Vol.75 No.10 2002 図６ 電流連続モード PFC 回路（ターンオン波形） シリーズを適用することにより，パワー MOSFET のター ンオン損失は，従来型ダイオードに比べ約 40 ％の低減と （評価条件：V in ＝AC100 V，Po ≒250 W） （a）従来 MOSFET/従来ダイオード 一方，ターンオフ損失は図７の波形に示すようにパワー t：20 ns/div MOSFET 自 身 の ス イ ッ チ ン グ 特 性 で 決 ま る 。 Super ダイオード V R：200 V/div ダイオード I F：5 A/div 0 なっている。 FAP-G シリーズを適用することにより，同定格の従来型 パワー MOSFET に比べ，ターンオフ時間が約 60 ％高速 化されており，発生損失については約 80 ％の低減となっ ている。 この SuperFAP-G シリーズ，SuperLLD シリーズを組 MOSFET I D：5 A/div 0 MOSFET V DS：200 V/div み合わせて使用することにより市販されている電流連続 モード PFC 回路搭載スイッチング電源にて， 図８ ， 図９ に示すように，ヒートシンク温度上昇 6 ℃低減と効率約 １％向上の結果が得られた。 （b）SuperFAP-G/SuperLLD 電流連続モード PFC 回路での SuperFAP-G シリーズ， t：20 ns/div SuperLLD シリーズの推奨組合せ例を表３に示す。 ダイオード V R：200 V/div ４.２ DC-DC コンバータ回路への適用 ダイオード I F：5 A/div 0 MOSFET I D：5 A/div 情報通信機器のオンボード電源には，ブリックタイプの DC-DC コンバータが使用される。現在主流となっている 図８ 電流連続モード PFC（温度上昇測定結果） MOSFET V DS：200 V/div 0 図７ 電流連続モード PFC 回路（ターンオフ波形） （評価条件：V in ＝AC100 V，Po ≒250 W） （a）従来 MOSFET/従来ダイオード t：50 ns/div ダイオード I F：5 A/div ヒートシンク温度 T HS（℃） 60 55 50 従来MOSFET，従来ダイオード 45 40 35 SuperFAP-G，SuperLLD 30 50 ダイオード V R：200 V/div 0 評価条件（ V in＝AC100 V，f C＝63.7 kHz，T a＝25 ℃ 同一ヒートシンク上に，PFC用MOS，PFC用ダイオード， DC-DC用MOS実装状態 100 150 出力電力 PO（W） 200 250 MOSFET V DS：200 V/div MOSFET I D：5 A/div 0 図９ 電流連続モード PFC（変換効率測定結果） 70 評価条件（ V in＝AC100 V，f C ＝63.7 kHz，Ta ＝25 ℃） （b）SuperFAP-G/SuperLLD 69 t：50 ns/div ダイオード I F：5 A/div 0 ダイオード V R：200 V/div MOSFET V DS：200 V/div 変換効率 η AC-DC（％） SuperFAP-G，SuperLLD 68 従来MOSFET，従来ダイオード 67 66 65 64 63 0 596（48） MOSFET I D：5 A/div 62 50 100 150 出力電力 PO（W） 200 250 富士時報 パワー MOSFET「SuperFAP-G シリーズ」とその適用効果 Vol.75 No.10 2002 表３ 電流連続モード PFC 用 SuperFAP-G/SuperLLD 電源容量 PO 型 式 電気的特性 パッケージ 2SK3504-01 V DS ＝500 V I D ＝14 A R DS（on）＝0.46 Ω（max.） Q gd ＝10.5 nC（typ.） TO-220 YA961S6 V R ＝600 V I P ＝8 A V F ＝2.0 V（typ.） t rr ＝23 ns（max.） TO-220 2SK3522-01 V DS ＝500 V I D ＝21A R DS（on）＝0.26 Ω（max.） Q gd ＝20 nC（typ.） TO-247 YA962S6 V R ＝600 V I P ＝10 A V F ＝1.6 V（typ.） t rr ＝25 ns（max.） TO-220 2SK3680-01 V DS ＝500 V I D ＝43 A R DS（on）＝0.11Ω（max.） Q gd ＝50 nC（typ.） TO-247 YA963S6 V R ＝600 V I P ＝15 A V F ＝1.7 V（typ.） t rr ＝30 ns（max.） TO-220 ∼150 W ∼250 W ∼350 W 図１０ DC-DC コンバータ実装評価結果（低出力時） スイッチングデバイスの低損失化については，スイッチ ング周波数が 300 kHz を超える高周波で動作していること V in＝48 V， V o＝2.5 V，アクティブリセット方式 から，スイッチング損失およびドライブ損失を低減するこ 70 とが必要となる。 65 SuperFAP-G 変換効率η（％） 60 55 今回開発を行った 150 V/70 mΩの SuperFAP-G シリー 従来品 ズを市販されている代表的なクウォータブリックタイプ 50 45 DC-DC コンバータ（48 V 入力/2.5 V 出力/150 W）に実装 40 評価した結果を図１０，図１１に示す。 35 同定格の従来型パワー MOSFET に比べ，ゲートチャー 30 ジが約 60 ％低減されており，変換効率最大 4 ％の向上の 25 20 0 2 3 4 5 6 7 出力電力（W） 8 9 10 結果が得られた。また，小型化のニーズに応えるため小型 面実装の TFP パッケージでの系列化も行っている。 あとがき 図１１ DC-DC コンバータ実装評価結果（高出力時） 以上，富士電機が低損失・超高速スイッチングパワー V in＝48 V， V o＝2.5 V，アクティブリセット方式 MOSFET として開発した SuperFAP-G シリーズの設計 78 概要とアプリケーションへの適用効果について紹介した。 SuperFAP-G 76 変換効率η（％） 従来品 この SuperFAP-G シリーズをスイッチング電源，DC-DC 74 コンバータに適用することにより変換効率の向上，消費電 72 力の低減，温度上昇の低減が可能になり，機器の省エネル 70 ギー化，小型化に貢献できるものと確信している。 68 今後もさらに広範囲な電源仕様にマッチすべくシリーズ の拡充をしていく所存である。 66 64 10 20 30 40 50 60 70 出力電力（W） 80 90 100 参考文献 （1） Kobayashi, T. et al． High-Voltage Power MOSFETs Reached Almost to the Silicon Limit．Proceedings of the DC-DC コンバータは，従来のフルブリックタイプのもの から同一電力容量ながら外形の小さくなるハーフブリック （１/２）以下へと小型化と電力密度の増加が同時に進んで 13th ISPSD．2001，p.435- 438． （2 ） 北村祥司ほか．600 V スーパー LLD．富士時報．vol.74， no.2，2001，p.141- 144． いる。小型化と電力密度の向上を実現するためには，ス （3） 山田忠則ほか．低損失・超高速パワー MOSFET「Super イッチング周波数の高周波化による受動部品の小型化と， FAP- G シリーズ」富士時報．vol.74，no.2，2001，p.114- スイッチングデバイスの低損失化が必要となる。 117． 597（49） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。