富士時報 Vol.76 No.3 2003 1.8 V 起動 2 チャネル DC-DC コンバータ制御 IC 野村 一郎（のむら いちろう） 中橋 保徳（なかはし やすのり） まえがき ブロック図を示す。特徴は次のとおりである。 （1） 起動直後から制御回路切換なしで電源入力 1.8 ∼ 10 V ディジタルスチルカメラなどの携帯機器では，軽量化や の広範囲（起動後は 1.5 V まで）で動作可能 連続動作長時間化に対応し，待機時および動作時の低消費 一般的に電源入力 1.5 V の低電圧動作可能な電源 IC で 電力化，バッテリー搭載数低減のための低電圧動作，部品 は電源出力確立後には高精度の周波数動作になるが，起動 の小型化・削減の重要性が従来にも増して高まっている。 直後は周波数などが低精度の起動回路で動作せざるを得な い欠点がある。 富士電機ではこれらの要求に応え，電源入力 1.8 ∼ 10 V 動 作，低消費電力化に向けたパワー MOSFET（Metal 本 IC では起動時から定常時まで制御回路の切換なく周 Oxide Semiconductor Field Effect Transistor）の直結駆 波数やパルス幅制御回路が常に高精度で動作するため，電 動，待機時の低消費電流，厚さ 0.95 mm 小型パッケージ への搭載を達成した２チャネル出力 DC-DC コンバータ制 源回路設計がしやすい構成となっている。 （2 ） 高精度基準電圧内蔵：電源出力電圧設定用エラーアン プ反転入力 IN1-，IN2-端子しきい値電圧 0.5 V＋ −1 ％， REF 端子出力電圧 1.4 V＋ 1.2 ％ − 御 IC「FA7715J」を製品化したのでここに紹介する。 製品の特徴 （3） パワー MOSFET を直結駆動可能（ピーク＋ − 150 mA） チャネル 1 は npn トランジスタまたは n チャネル MOS FA7715J は，電源の出力数が比較的少ない機器，変圧 FET 駆動，チャネル 2 は SEL 端子がローレベル（0 V） 器などを使用して多出力電源の回路簡素化を図る機器を対 で npn トランジスタまたは n チャネル MOSFET 駆動， 象に， 2 チャネル出力制御用として開発した。図１に内部 SEL 端子がハイレベル（1.1 ∼ 1.7 V）で pnp トランジス タまたは p チャネル MOSFET 駆動が可能である。 図１ 内部ブロック図 （4 ） 動作周波数範囲が広い：50 kHz ∼ 1MHz （5） 低待機電流を実現：標準 7 µA，最大 20 µA ON/OFF1 REF CP IN1- FB1 CS1 VCC OUT1 16 15 14 13 12 11 10 9 （6 ） 最大デューティサイクル 88 ％（標準）に内部固定 基準 電圧 0.5V 1.4V BIAS 1V BIAS 70kΩ S.C.DET + - 0.5V ｴﾗｰｱﾝﾌﾟ2 + - 圧回路構成の場合の昇圧比を約５倍まで確保でき，種々の 電源入出力仕様に幅広く対応できる。 （7） 各チャネルごとにオンオフ制御可能 PWM ｺﾝﾊﾟﾚｰﾀ2 + + 極性選択 + 1.6 Ａ Dmax OSC することで電源入力と接地の短絡防止を図るとともに，昇 S.C.P + 0.6V/ 0.2V 1.4V UVLO 時比率（デューティサイクル）最大値を 100 ％より小さく + + + PWM ｺﾝﾊﾟﾚｰﾀ1 Dmax 1.6 Ａ ON/OFF 外付けトランジスタ駆動（OUT1，OUT2 端子）のオン 1.4V 60kΩ ｴﾗｰｱﾝﾌﾟ1 + 60kΩ 70kΩ 1.6 Ａ ON/OFF1，2 端子を 0.3 V 以下でオフに，1.2 V 以上の SW 低入力信号でオンとなるため，CPU から直接制御可能で あり，電源出力の起動シーケンス設定が容易である。 1.4V 1 2 3 4 5 6 7 8 ON/OFF2 RT IN2 - FB2 CS2 SEL GND OUT2 SEL=0Vで SWがオン UVLO：低電圧誤動作防止回路，OSC：発振器，PWM：パルス幅変調， BIAS：バイアス電流源，Dmax：最大デューティサイクル設定電圧， S.C.DET：短絡検知コンパレータ，S.C.P：短絡保護用コンパレータ， SW：スイッチ （8） 各チャネルごとにソフトスタート時間を設定可能 CS1，CS2 端子とも−1.6 µA の微小ソース電流による充 電のため，比較的小容量のコンデンサを使用できる。 （9） 低電圧誤動作防止回路内蔵 電源入力（VCC 端子）電圧に対し，スイッチング動作 野村 一郎 中橋 保徳 DC- DC コンバータ用，AC- DC スイッチング電源制御 IC の開発 コンバータ用などの電源制御 IC に従事。現在，松本工場 IC 第一 の開発に従事。現在，松本工場 開発部。 IC 第一開発部プリンシパルエン ジニア。 156（14） 富士時報 1.8 V 起動 2 チャネル DC-DC コンバータ制御 IC Vol.76 No.3 2003 図２ FA7715J の外観 図３ バイポーラトランジスタ駆動の応用回路例 1kΩ 7.5kΩ 1.5kΩ 1.8∼4 V（過渡動作：1.5∼4 V） ON/OFF ON/OFF1 IN1- CP REF 16 15 14 CS1 FB1 13 12 VCC 11 5 V/ 100 mA OUT1 9 10 Q1 FA7715J 10 V/ 20 mA 1 ON/OFF2 2 4 3 IN2 - RT FB2 5 6 CS2 SEL 7 8 OUT2 GND Q2 6.2kΩ 1kΩ 18kΩ 1kΩ ON/OFF 表１ FA7715Jの主要仕様 仕 様 項 目 機 能 2チャネル出力スイッチング 電源制御 電源電圧 1.8∼10 V （起動後は1.5 Vまで動作） 図４ MOSFET 駆動の応用回路例 ON/OFF1 16 15 14 IN1- FB1 13 CS1 12 VCC 11 14 V/ 100 mA OUT1 10 9 Q3 FA7715J オフ：−0.3∼0.3 V オン：1.2∼5.5 V Q4 1 −1.6 A（標準） ソフトスタート用CS1/CS2ソース電流 ON/OFF2 0.6 V/0.2 V（標準） 2 RT 4 3 IN2 - FB2 6.2kΩ ON/OFF 1kΩ 6 5 CS2 SEL 7 GND 2 V/ 300 mA 8 OUT2 1.1∼1.8 V 3kΩ −1.6 A（標準） CP端子ソース電流 待機時消費電流 7 A（標準） 動作時消費電流 2.4 mA（標準） パッケージ CP REF ±150 mA MOSFET駆動電流 タイマ・ラッチ短絡保護用CP端子 ラッチしきい値/解除しきい値 4∼12 V 50 kHz∼1MHz 動作周波数 ON/OFF1，ON/OFF2端子入力電圧 27kΩ 1kΩ ON/OFF SON16（厚さ最大0.95 mm） 製品概要と応用回路例 FA7715J の応用回路例を図３，図４に示す。 図 ３ は npn トランジスタ駆動の昇圧チョッパを 2 回路 の開始と停止のしきい値電圧をおのおの 1.55 V（標準）と 構成とした例であり，電源の入出力仕様は入力 1.8 ∼ 4 V 1.30 V（標準）としてヒステリシスを設け，乾電池 2 本レ （起動後は 1.5 V まで動作） ，出力は 2 系統で定格 5V/100 ベルの電圧まで電源リプルに対して安定動作が可能である。 （10） タイマ・ラッチ短絡保護回路内蔵 mA と 10V/20mA である。 OUT1 端子（9 番ピン）は ON/OFF1 端子，OUT2 端子 −1.6 µA の微小ソース電流による充電のため，比較的容 （8 番ピン）は ON/OFF2 端子にわずか 1.2 V 以上の低入 量値の小さいコンデンサを使用できる。また，ラッチ（ス 力信号の印加でスイッチングを開始できる。同印加のタイ イッチングの完全停止）と解除をおのおの 0.6 V/0.2 V と ミング設定により，各チャネル，すなわち OUT1 端子， してヒステリシス電圧を 0.4 V と大きくすることによりノ OUT2 端子で駆動する電源出力系の起動シーケンスを任 イズに対し安定したラッチ動作が得られている。 意に設定可能である。 保護動作のリセットは，ON/OFF1 端子と ON/OFF2 各電源出力系のスイッチング開始後の立上り時間は， 端子の電圧をともにローレベルにしたときのみ機能する CS1 端子，CS2 端子に接続のコンデンサ容量値により各外 CP 端子電圧の内部プルダウンで行う。 付け npn トランジスタのオン時比率を徐々に広げる時間 このため，出力短絡により VCC 端子電圧の過渡的な急 （ソフトスタート時間）を調整して設定可能である。 低下で低電圧誤動作防止回路のしきい値近傍の電圧になっ 過負荷や出力短絡などの異常により，電源出力電圧が設 ても短絡保護機能がリセットされず正常に機能するメリッ 定値に対し低下し一定時間経過した場合，タイマ・ラッチ トがある。 短絡保護回路が働き，スイッチング機能を完全に停止する。 （11） 小型・薄型の SON（Small Outline Non-lead）16 ピン パッケージを採用〔リードピンを含む外形：最大 5.4 × 4.7 × 0.95（mm） 〕 図２に FA7715J の外観を，表１に主な仕様を示す。 上記の一定時間，すなわちタイマ・ラッチ遅延時間は， CP 端子に接続するコンデンサの容量値で適宜設定できる。 なお，図３の npn トランジスタを n チャネル MOSFET に置き換える場合は，同 MOSFET のゲート駆動電圧を十 157（15） 富士時報 1.8 V 起動 2 チャネル DC-DC コンバータ制御 IC Vol.76 No.3 2003 分に確保するため，電源入力約 2.5 V 以上の印加が必要で あり，また，OUT1 端子，OUT2 端子と同 MOSFET ゲー ト電極の間は抵抗，コンデンサの接続なく直結が可能であ る。 図３，図４に対応した電力変換効率データをおのおの図 ７，図８に示す。 図７のバイポーラトランジスタ駆動の例では，電力損失 る。 図４は n チャネル MOSFET 駆動による昇圧チョッパ回 になる駆動電流の直流分が負荷電流の10 分の１程度のオー 路と p チャネル MOSFET 駆動による降圧チョッパ回路の ダーと比較的大きいことから，効率は 73 ∼ 77 ％程度と比 例であり，電源の入出力仕様は入力 4 ∼ 12 V，出力は 2 較的低くなっている。電源入力電圧上昇に伴い，電源入力 系統で定格 14 V/100 mA と 2 V/300 mA である。 電流低下のため IC 外付け主回路（npn トランジスタ，イ 図３に対し OUT2 端子の極性を変えるために SEL 端子 ンダクタ，ダイオード，電源出力の平滑コンデンサ）抵抗 に 1.1 ∼ 1.7 V の電圧を印加し p チャネル MOSFET 駆動 分による電力損失が減少する一方，npn トランジスタの とする。 ベース電流が上昇し電力損失増加の支配的な要素となる。 起動シーケンスやソフトスタートの設定は図３の場合と 同様である。 これらの電力損失減少・増加要素により，入力 2 V 近傍で 効率が最大となっている。 図３，図４の応用回路例に対応したスイッチング波形を 図８の MOSFET 駆動の場合，駆動電力がバイポーラト おのおの図５，図６に示す。npn トランジスタ Q1，Q2 の ランジスタの 10 分の 1 程度のオーダーと比較的小さいこ コレクタ電圧波形，および n チャネル/p チャネル MOS とから，約 84 ％の高効率を得ている。電源入力電圧上昇 FET Q3，Q4 のドレイン電圧波形に示すとおり，数十 ns に伴い，MOSFET を含む IC 外付け主回路抵抗分による の高速スイッチングを実現しており，本例の約 500 kHz の 電力損失は電源入力電流低下により減少する一方，MOS 高周波動作においてスイッチング損失を十分に小さくでき FET 駆動電力は増加するが，上記のとおり比較的小さい 値である。これらの電力損失減少・増加要素が打ち消し合 図５ バイポーラトランジスタ駆動例のスイッチング波形 （条件：電源入力 3 V，電源出力 5 V/100 mA，10 V/ い，入力電圧依存性の小さい効率特性となっている。 上記の例では MOSFET のオン抵抗を十分に下げる駆動 20 mA） 図７ バイポーラトランジスタ駆動例の電力変換効率 Q1コレクタ 5 V/div （条件：電源出力 5 V/100 mA，10 V/20 mA） 0V OUT1端子 5 V/div 0V 80 75 効率（％） Q2コレクタ 10 V/div 0V OUT2端子 0V 5 V/div 70 65 400 ns 60 0 2 1 4 3 5 電源入力電圧（V） 図６ MOSFET 駆動例のスイッチング波形 （条件：電源入力 8 V，電源出力 14 V/100 mA，2 V/ 300 mA） 図８ MOSFET 駆動例の電力変換効率 （条件：電源出力 14 V/100 mA，2 V/300 mA） Q3ドレイン 10 V/div 90 0V OUT1端子 10 V/div 0 V 効率（％） Q4ドレイン 10 V/div 85 0V 80 75 OUT2端子 10 V/div 0 V 70 400 ns 158（16） 0 5 10 電源入力電圧（V） 15 富士時報 1.8 V 起動 2 チャネル DC-DC コンバータ制御 IC Vol.76 No.3 2003 電圧が 2.5 V 以上程度であることを考慮して，電源入力 外付け部品の削減，高効率化など，電源仕様の向上に寄与 1.8 V 程度の低電圧動作に対しバイポーラトランジスタ駆 する制御方式の考案・採用が常に求められている。 動としたが，MOSFET 駆動しきい値電圧低下の方向で製 富士電機では今後もこれらの要求に応えるべく，独自の 品開発がされており，より低電圧動作に MOSFET が適用 有益なソリューションを提供する製品化を推進する所存で されていくと考える。このため，本 IC のように低電圧動 ある。 作と MOSFET 駆動が可能な制御 IC と低しきい値 MOS FET の採用により，今後は低入力電源の高効率化がさら に進展すると考える。 参考文献 （1） 野村一郎．1 チャネル CMOS DC- DC コンバータ制御 IC． 富士時報．vol.73，no.8，2000，p.432- 435． あとがき （2 ） 遠藤和弥．同期整流対応 6 チャネル DC- DC コンバータ制 御 IC．富士時報．vol.73，no.8，2000，p.436- 439． 携帯機器に適した電源入力 1.8V 起動が可能な 2 チャネ ル出力 DC-DC コンバータ制御 IC FA7715J の概要を紹介 した。この分野の制御 IC は機器のモデルごとに最適の チャネル数が必要になるとともに，パッケージの小型化， （3） 野村一郎，米田保．汎用 2 チャネル DC- DC コンバータ IC．富士時報．vol.74，no.10，2001，p.557- 560． （4 ） 山田谷政幸．LCD パネル用電源 IC．富士時報．vol.74， no.10，2001，p.561- 563． 159（17） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。