富士時報 Vol.74 No.10 2001 汎用 2 チャネル DC-DC コンバータ IC 野村 一郎（のむら いちろう） 米田 保（よねだ たもつ） まえがき 表１ FA7703とFA7704の出力極性と適用回路 型 式 ノートパソコンや携帯電話，ビデオカメラなどの携帯電 出力 端子 子機器は，高機能化に伴う高速動作化，表示パネルの大画 面・カラー化などにより消費電力が増大する方向にある。 一方，機器の小型化や連続通電時間の長時間化の市場要 SEL1端子 接続先 駆動素子 GND 端子 pチャネル MOSFET pnpトランジスタ OUT1 FA7703 V/M 昇圧回路または フライバック 回路 pチャネル MOSFET pnpトランジスタ 降圧回路または 極性反転回路 pチャネル MOSFET pnpトランジスタ 降圧回路 OUT2 タが使用された機器にも，小型・高効率化に有利な DC- GND 端子 DC コンバータの適用が広がりつつある。 この要求にこたえ，富士電機では，小型化に有利な高周 波 化 ， 高 効 率 化 に 有 利 な 低 消 費 電 流 化 と MOSFET OUT1 FA7704 V/M REG 端子 nチャネル MOSFET （2.2 V） npnトランジスタ 昇圧回路または フライバック 回路 nチャネル MOSFET npnトランジスタ 昇圧回路または フライバック 回路 （Metal Oxide Semiconductor Field Effect Transistor）駆 OUT2 動化に適する CMOS（Complementary Metal Oxide Semi- 降圧回路 REG 端子 nチャネル MOSFET （2.2 V） npnトランジスタ 求から，電源の小型・高効率化の必要性が高まっている。 このため，電源に関しては，従来はシリーズレギュレー 適用回路 conductor）型の DC-DC コンバータ IC（Integrated Circuit） （1）∼（4 ） の製品系列化を進めている。この系列として２チャネル出 （OUT2）降圧・極性反転用 力の IC「FA7703V/M」と「FA7704V/M」の開発を完了 したので，ここにその概要を報告する。 ™FA7704V/M： （OUT1）降圧・昇圧・フライバック用 （OUT2）昇圧・フライバック用 製品の概要 （5） 高精度基準電圧： 1 V ＋ − 1 ％（REF 端子） FA7703V/M，FA7704V/M は，直流安定化電源として 1 V＋ − 2 ％（チャネル 1 誤差増幅器） （6 ） 各チャネルとも，任意の最大オン時比率に設定可能 機能するための，駆動スイッチング素子のスイッチング周 （7） ソフトスタート機能（起動時にオン時比率を徐々に広 期に対するオン時比率（デューティサイクルともいう）の げて，電源出力電圧のオーバシュートなどを仰制）とタ 制御を行う基本機能のほか，電源の小型・高効率化に有利 イマ・ラッチ方式の短絡保護機能（電源出力の短絡が一 な以下の特長を有する。 定時間継続後にスイッチング動作を停止）を内蔵し， （1） 電源電圧範囲が広い： IC 電源入力 Vcc ＝ 2.5 ∼ 18 V CS 端子にコンデンサ 1 個のみの接続でこれら二つの機 （2 ） 動作周波数範囲が広い： 50 kHz ∼ 1 MHz 能を実現（当社特許） （3） 低電圧動作に有利な 0 V ∼ Vcc の振幅で n チャネルま （8） 消費電流が小さい： 1.7 mA（標準，190 kHz 時） ， （9） パッケージ： TSSOP-16〔最大 5.1 × 6.5 × 1.1（ mm） たはｐチャネル MOSFET を駆動可能： ™OUT1，OUT2 端子ハイサイドオン抵抗＝ 10 Ω 型式末尾： V〕の小型・薄型品と，許容損失が 400 mW ™OUT1，OUT2 端子ローサイドオン抵抗＝ 5 Ω ， と比較的大きい SOP-16〔最大 10.5 × 8.0 × 2.1（ mm） （ベース電流設定抵抗とスピードアップコンデンサの 型式末尾：Ｍ〕の 2 種を製品化 （10） 低 電 圧 誤 動 作 防 止 （ UVLO： Under Voltage Lock- 接続により，バイポーラトランジスタの駆動も可能） （4 ） 各回路方式に適した IC を選択可能（表１参照）： Out）回路を内蔵し，Vcc 約 2 V 以下でスイッチングを ™FA7703V/M： （OUT1）降圧・昇圧・フライバック用 停止するとともに，CS 端子を 0 V に引き下げ，電源投 野村 一郎 米田 保 リニア IC の開発に従事。現在， スイッチング電源制御 IC の開発 松本工場 IC 開発部。 に従事。現在，松本工場 IC 開発 部。 557（13） 富士時報 汎用 2 チャネル DC-DC コンバータ IC Vol.74 No.10 2001 構成しており，図３は SEL1 端子を GND 端子に接続し， 入前の状態にリセット （11） 外付部品が少ない：電圧検出抵抗を含め，抵抗11∼15 チャネル 1 で降圧回路，チャネル 2 で昇圧回路を構成して 個（アプリケーションに依存） ，コンデンサ 4 個で 2 チャ いる。これらの電源は，各種 IC や液晶パネルなどの負荷 ネルの MOSFET 駆動を実現 に電力を供給することが可能である。なお，前述のとおり， 参考として 図 １ に FA7703V/M と FA7704V/M 共通の 各 IC ともに適用可能な電源回路方式は種々あり，ここに 内部ブロック図を示す。2 種の IC の相違点は OUT2 端子 示す例はあくまでその一例である。 の出力極性のみであり，上記 で述べたとおり，所望の応 （4 ） 電源起動時には CS 端子に接続したコンデンサを内部２ μＡ電流源で約 0.6 V から約 1.1 V に充電する間に，外付け 用回路に応じて最適の IC を選択できる。 MOSFET のオン時比率が 0 から徐々に広がる前述のソフ 応用回路例 トスタート動作が働くことにより，電源出力の容量を急速 充電する過大な突入電流の防止ができるとともに，電源出 応用回路例として，図２に FA7703，図３に FA7704 を 力電圧が緩やかに上昇するため，フィードバック制御によ 使用した例を示す。 図２ は SEL1 端子を REG 端子に接続 る同電圧のオーバシュートが抑制できる。電源出力電圧が し，チャネル 1 で昇圧回路，チャネル 2 で極性反転回路を 設定値で安定する定常動作に移ると，CS 端子は内部で約 図１ FA7703 と FA7704 共通の内部ブロック図 REG DT1 REF IN1− FB1 SEL1 OUT1 VCC 16 15 14 13 12 11 10 9 誤差増幅器1 − 基準電圧 ＋ − ＋ 1V ＋ Ics 2.2 V ＋ オンオフ PWM コンパレータ1 1.27 V バイアス UVLO 1.5 V 短絡保護 ＋ − ＋ − − 2.0 V 短絡検知 電圧監視 オンオフ FA7703 ＋ − ＋ 誤差増幅器2 ＋ ＋ 発振器 FA7704 PWM コンパレータ2 − 1 2 3 4 5 6 7 8 RT CS DT2 IN2＋ IN2− FB2 GND OUT2 図２ FA7703 の応用回路例 10 1 kΩ 2.5∼8.0 V 9 kΩ H ＋ SC802-04 CPH3403 数十 ＋ 10 V/100 mA F 11 kΩ 10 kΩ REG 11 kΩ 0.1 F DT1 CPH3303 CS DT2 IN2＋ IN2− FB2 10 kΩ 10 kΩ 1 F 10 kΩ 10 kΩ 1 kΩ 16 kΩ 558（14） −7.5 V/100 mA REF IN1− FB1 SEL1 OUT1 VCC FA7703 RT SC802-04 10 GND OUT2 数十 H F ＋ Vol.74 No.10 2001 汎用 2 チャネル DC-DC コンバータ IC 1.27 V にクランプされる。 MOSFET のスイッチング損失（ターンオン時またはター 富士時報 電源の過負荷または出力短絡による出力電圧の異常低下 ンオフ時の電力損失）を小さくできる。ここでは図４の全 が生じると， 図 ２ では IN1 −端子または IN2 ＋端子にお 回路と図５のチャネル２の波形が不連続モードの動作のた いて， 図 ３ では IN1 −端子または IN2 −端子において出 め，インダクタ電流が 0 になる期間にインダクタと回路全 力電圧絶対値の低下を検知することにより CS 端子の約 体の容量との共振による数 MHz 程度のドレイン電圧振動 1.27 V 内部クランプ回路がはずれ，CS 端子接続コンデン が生じているが，正常な波形である。 サを再び内部２μＡ電流源で充電する。同端子が約 2 V を 図６および図７に各回路の電力変換効率データを示す。 超えるとタイマ・ラッチ短絡保護回路が働き，二つのチャ 図６の昇圧回路と極性反転回路を構成した例では，入力 ネルともスイッチング動作を停止する。この動作後には， 2.5 ∼ 8.0 V， 出 力 10 V/0.1 A と − 7.5 V/0.1 A で 約 82∼ 電源入力遮断などにより VCC 端子が約 2 V 以下に下がる 85 ％と高効率を得ている。電源入力電圧の上昇に対し， までスイッチング停止が維持される。 オン時比率が下がり外付け MOSFET のオン時電力損失が 定常動作時の外付け MOSFET のスイッチング波形を図 減少することと，同 MOSFET の駆動電力とスイッチング ４および図５に示す。二つの回路とも約 400 kHz の比較的 損失が増大することのトレードオフから，電源入力電圧の 高い周波数動作のため，メイン回路のインダクタ値および 変化に対して効率がほぼ一定になっている。 コンデンサ容量を小さくでき，電源の小型化が可能である。 図７の降圧回路と昇圧回路を構成した例においても，入 また，数十 ns 程度の高速スイッチングをしていること， 力 8 ∼ 18 V， 出 力 5 V/0.5 A と 30 V/20 mA で 約 84∼ およびインダクタ電流を連続モード （電流が常時 0 より大） 90 ％と高効率を得ている。 図６ に比べて電源入力電圧が と不連続モード（スイッチング周期内で電流が 0 になる期 高い領域にあるため，同電圧にほぼ比例する外付け MOS 間がある）の境界近傍で動作させていることから，これら FET の駆動電力とスイッチング損失が比較的大きくなり， 図３ FA7704 の応用回路例 CPH3303 1 kΩ 8∼18 V 4 kΩ 47 H ＋ 数十 F 5 V/500 mA ＋ SC802-04 22 REG DT1 RT CS REF IN1− FB1 SEL1 OUT1 VCC H SC802-04 数十 CPH3406 ＋ F 30 V/20 mA FA7704 11 kΩ 0.1 F DT2 IN2＋ IN2− FB2 GND OUT2 10 kΩ 10 kΩ 0.1 F 1.5 kΩ 43 kΩ 図４ FA7703 応用回路の MOSFET スイッチング波形 図５ FA7704 応用回路の MOSFET スイッチング波形 OUT1側 ゲート電圧 （5 V/div） 0V OUT1側 ゲート電圧 （10 V/div） 0V OUT1側 ドレイン電圧 （10 V/div） 0V OUT1側 ドレイン電圧 （10 V/div） 0V OUT2側 ゲート電圧 （5 V/div） 0V OUT2側 ゲート電圧 （10 V/div） 0V OUT2側 ドレイン電圧 （10 V/div） 0V （1 s/div） OUT2側 ドレイン電圧 （20 V/div） 0V （1 s/div） 559（15） 富士時報 汎用 2 チャネル DC-DC コンバータ IC Vol.74 No.10 2001 がる傾向にある。 図６ FA7703 応用回路の電力変換効率データ いずれの IC においても，オン時比率制御に用いる発振 100 器の三角波電圧を内蔵して外部端子に出力しない構成とし たため，一般の電源 IC に多い三角波電圧の出力端子の接 95 効率（％） 地または電源端子などとの短絡によるオン時比率 100 ％と 90 なるアブノーマルモードを回避することが可能である。 85 あとがき 80 75 70 2 携帯電子機器などの小型化，高効率化に有利な，高周波 動作，低消費電流，MOSFET 駆動に適した 2 チャネル出 3 4 5 6 入力電圧（V） 7 8 9 力の DC-DC コンバータ IC（４型式）の概要を紹介した。 富士電機では，今後も電源の小型化，高効率化，軽量化 および安全性向上に寄与すべく，高精度化，保護機能の充 図７ FA7704 応用回路の電力変換効率データ 実，制御方式の考案・改良などを行い，製品系列の拡大を 図っていく所存である。 100 参考文献 効率（％） 95 （1） 野村一郎．1 チャネル CMOS DC - DC コンバータ制御 IC． 90 富士時報．vol.73，no.8，2000，p.432- 435． 85 （2 ） 遠藤和弥．同期整流対応 6 チャネル DC- DC コンバータ制 御 IC．富士時報．vol.73，no.8，2000，p.436- 439． 80 （3） 山田谷政幸．3 チャネル DC- DC コンバータ用 IC．富士時 75 70 6 報．vol.71，no.8，1998，p.434- 437． （4 ） 遠藤和弥．6 チャネル DC- DC コンバータ用 IC．富士時報． 8 10 12 14 入力電圧（V） 16 18 20 vol.71，no.8，1998，p.438- 441． （5） 丸山宏志．カレントモード電源用 CMOSIC．富士時報． vol.71，no.8，1998，p.430- 433． 全損失に占める外付け MOSFET のオン時電力損失の割合 が小さくなるので，電源入力電圧の低下に対して効率が上 解 説 （6 ） 野村一郎，有村健一．DC- DC コンバータ制御用 IC．富士 時報．vol.68，no.7，1995，p.403- 406． CMOS-IC MOS 型〔駆動電極の金属など（Metal） ，絶縁物で あるシリコン酸化膜（Oxide） ，半導体（Semiconduc- 間平均値が小さく，かつ，駆動電流の流れる時間が短 いので，高周波動作，低消費電流動作に適している。 tor）のサンドイッチ構造〕の電界効果トランジスタ （Field Effect Transistor）で構成される半導体集積回 ＋電源 路（Integrated Circuit）の一種である。 ロー電圧駆動で導通する p チャネル MOSFET とハ G イ電圧駆動で導通する n チャネル MOSFET の 2 種に よ り 相 補 す る （ Complementary） MOSFET 構 成で S D 入力 （駆動電極） 駆動電流はスイッチング動作（ターンオン，ターン pチャネルMOSFET 出力 D nチャネルMOSFET 種々の回路が作りやすく，基本回路は右図のインバー タ（反転器）である。 寄生容量 （各電極間） G G：ゲート電極 D：ドレイン電極 S ：ソース電極 S 0V オフ）時に駆動電極（ゲート）まわりの比較的小さい 寄生容量を充放電する成分のみのため，駆動電流の時 560（16） CMOS 回路例（インバータ） ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。