Si2160-C60 DVB-C2/S2/S2X/T/C/S 数字电视解调器 说明 Si2160C 将符合第一代和第二代 DVB 标准（DVB-T/C/C2/S/S2 和 S2X）的数字解调器集成于一个高级的 CMOS 芯片中。Si2160C 利用成熟的 Silicon Labs 数字解调体系结构，为各种媒体提供了卓 越的接收性能，同时最大限度地降低了前端设计的复杂性、成本和 功耗。将 Si2160C 连接到混合电视调谐器或仅连接到数字调谐器 （例如 Silicon Labs 的 Si217x/5x/4x 设备）即可获得成本优化的高 性能电视或 STB 接收前端。 Silicon Labs 内部研发的 DVB-C2 解调器可接受标准 IF (36 MHz) 或低 IF 输入（差分），并且支持由 DVB-C2 标准指定的所有模 式。DVB-C2 模式的主要特点是具有 4096-QAM、6 或 8 MHz 的带 宽、凹 槽 插 入 管 理（宽 频 和 窄 频），以 及 支 持 多 个 数 据 切 片 和 PLP。 DVB-T、DVB-C2/C 和 DVB-S2/S 解调器是成熟且使用广泛的 Silicon Labs 设备 Si2169/68/67/66/64/62/60 的新一代增强版本。 卫 星 接 收 支 持 解 调 广 泛 应 用 的 DVB-S、DIRECTV™ (DSS)、 DVB-S2、DIRECTV™ (AMC) 旧标准，以及 DVB-S2 (S2X) 卫星广 播的新增第二部分标准。零 IF 接口（差分接口）可以无缝连接到 已获市场认可的卫星硅调谐器。Si2160C 内嵌用于卫星天线控制的 DiSEqC™ 2.0 LNB 接口和用于提供从天线到卫星调谐器输入之间 的长线馈送回波补偿的均衡器。 有 线 接 收 功 能 可 以 解 调 广 泛 部 署 的 DVB-C 旧 标 准 (ITU-T J.83 Annex A/C) 和美国有线标准 (ITU-T J.83 Annex B)。 Si2160C 提供了适用于 DVB-S/S2/S2X 和 DVB-C/C2 标准的片上 盲扫算法以及盲锁功能。Si2160C 可编程传输流输出接口提供灵活 多样的输出模式，且完全兼容所有 MPEG 解码器或条件接收模 块，支持任何客户应用。 功能 - 引脚对引脚兼容所有 Si216x/8x 单解调器产品系列 - API 兼容所有单解调器和所有双解调器系列产品 - DVB-C2 (ETSI EN 302 769) - 16-QAM 至 4096-QAM OFDM 解调 - DVB-S2（ETSI EN 302 307-1 V1.4.1） - QPSK/8PSK 解调器 - DVB-S2X (ETSI EN302 307-2 V1.1.1) - QPSK/8PSK、8/16/32APSK 解调器 - 滚降系数为 0.05 到 0.35 - DVB-T (ETSI EN 300 744) - OFDM 解调器和增强型 FEC 解码器 - 符合 NorDig Unified 2.5 和 D-Book 8 - DVB-C (ETSI EN 300 429) 和 ITU-T J.83 Annex A/B/C - QAM 解调器和 FEC 解码器 - 1 至 7.2 MSymbol/s - 支持 DVB-S 和 DSS - QPSK 解调器和增强型 FEC 解码器 - 1 至 45 MSymbol/s，符合所有卫星标准 - （32APSK 时 <40 MSps） 符合 C2 和 S2 标准的 LDPC 和 BCH FEC 解码 I2C 串行总线接口（主模块和主机） 固件控制（嵌入式 ROM/NVM） 可通过快速 SPI 或 I2C（支持广播模式）来下载补丁进行升级 灵活的 TS 输出接口（串行、并行和从属） DiSEqC™ 2.0 接口和 Unicable™ 卫星支持 适用于所有媒体的快速锁定时间 低功耗 两个电源：1.2 和 3.3 V 7x7 mm，QFN-48 引脚封装，符合无铅/RoHS 要求 应用 QPSK/8PSK/xAPSK Satellite ZIF Tuner S_ADC_IP S_ADC_IN S_ADC_QP S_ADC_QN ADC (I) ADC (Q) MP_C/_D (Sat.) MP_A/_B (T & C) Silicon Labs (Si217x/5x/4x) TV Tuner FRONT END AGCs TC_ADC_P TC_ADC_N DSP & SYNCHRO CTRL GPIO_0 GPIO TS_ERR/ GPIO_1 x(A)PSK QAM DEMOD EQUALIZER VITERBI RS OFDM DEMOD EQUALIZER LDPC BCH TS_SYNC TS_VAL TS_CLK TS_DATA 8 DVB-T/C/C2/S/S2 FEC MODULE ADC Ext. Clk or Xtal OSC & PLL Si2160C HDTV MPEG S.o.C. 2.0 RESETB MPEG TS DiSEqCTM 1.2, 3.3V INTERFACE DISEQC_IN DISEQC_OUT - iDTV：板载设计或 NIM 内嵌 - 高级多媒体 STB、PVR 和蓝光光盘刻录机 - PC-TV 配件 CLK_IN_OUT TUN_SDA TUN_SCL 数字解调器 I2C SWITCH 版权所有 © 2015 Silicon Laboratories I2C I/F HOST_SDA HOST_SCL 2015.11.20 Si2160-C60 DVB-C2/S2/S2X/T/C/S 数字电视解调器 所选电气规格 （TA = –10 至 75°C） Parameter Test Condition Min Typ Max Unit Input clock reference 4 — 30 MHz Supported XTAL frequency 16 — 30 MHz DVB-T1 — 182 — mW DVB-C22 — 327 — mW DVB-C3 — 142 — mW DVB-S24 — 421 — mW DVB-S5 — 230 — mW 2 layer PCB — 35 — °C/W 4 layer PCB — 23 — °C/W VDD_VCORE 1.14 1.20 1.30 V VDD_VANA 3.00 3.30 3.60 V VDD_VIO 3.00 3.30 3.60 V General Total power consumption Thermal resistance Power Supplies Notes: 1. Test conditions: 8 MHz, 8K FFT, 64-QAM, parallel TS. 2. Test conditions: 4096-QAM, CR = 5/6, GI = 1/128, C/N = 34 dB (at picture failure). 3. Test conditions: 6.9 Mbaud, 256-QAM, parallel TS. 4. Test conditions: 32 Mbaud, CR = 3/5, 8PSK, pilots On, parallel TS, C/N at picture failure. 5. Test conditions: 30 Mbaud, CR = 7/8, parallel TS, at QEF: BER = 2 x 10–4. 30 29 28 TS_DATA[7] 31 GND 32 TS_ERR/GPIO_1 XTAL_O 33 VDD_VCORE XTAL_I/CLK_IN 34 MP_C ADDR 35 RESETB GND 36 MP_D VDD_VANA 引脚分配 27 26 25 S_ADC_IP 37 24 TS_DATA[6] S_ADC_IN 38 23 TS_DATA[5] S_ADC_QP 39 22 VDD_VIO S_ADC_QN 40 TC_ADC_P 41 TC_ADC_N 42 Si2160C 21 GND (GND_PAD) 19 TS_DATA[4] NC 43 20 VDD_VCORE 18 TS_DATA[3] QFN-48 7x7mm CLK_IN_OUT 44 SDA_MAST 45 17 TS_DATA[2] 16 TS_DATA[1] SCL_MAST 46 15 TS_DATA[0]/TS_SER GND 47 14 TS_CLK VDD_VCORE 48 7 MP_A GPIO_0 DISEQC_CMD DISEQC_IN DISEQC_OUT VDD_VCORE 8 9 10 11 12 TS_VAL 6 SDA_HOST 5 SCL_HOST 4 GND 3 VDD_VIO 2 MP_B 13 TS_SYNC 1 选择指南 Part Number Description Si2160-C60-GM DVB-C2/S2/S2X/T/C/S Digital TV demodulator, 7x7 mm QFN-48 数字解调器 版权所有 © 2015 Silicon Laboratories Silicon Laboratories 和 Silicon Labs 均为 Silicon Laboratories Inc. 的商标。 本文中其他产品或品牌名称是各自所有者的商标或注册商标 2015.11.20