Si21672-D60 双 DVB-S2/S2X/T/C/S 数字电视解调器 说明 Si21672D 在一个单独的紧凑装置中集成了两个符合 DVB-T/C、 DVB-S2/S 和 DVB-S2X 标准的独立高性能数字解调器。Si21672D 利用成熟的 Silicon Labs 数字解调体系结构，为各种媒体提供了卓 越的接收性能，同时最大限度地降低了前端设计的复杂性、成本和 功耗。将 Si21672D 同时连接至一个双地面/有线电视调谐器和一个 双卫星调谐器，即可获得成本优化的高性能电视接收前端。 包括 ITU-T J.83 annex B 在内的 DVB-T 和 DVB-C 解调器是成熟且 使用广泛的 Silicon Labs 设备 Si2164/67/68/69 的增强版本。 卫 星 接 收 支 持 解 调 广 泛 应 用 的 DVB-S、DIRECTV™ (DSS)、 DVB-S2、DIRECTV™ (AMC) 旧标准，以及 DVB-S2 (S2X) 卫星广 播的新增第二部分标准。零 IF 接口（差分接口）可以无缝连接到 已获市场认可的卫星硅调谐器。它还集成了两个用于控制卫星天线 的 DiSEqC™ 2.0 LNB 接口，并且在每一个卫星解调器上，还提供 从 LNB 到卫星调谐器 RF 输入的用于补偿长线缆馈送回波的均衡 器。 Si21672D 提供了适用于 DVB-S/S2/S2X 和 DVB-C 标准的片上盲 扫算法以及盲锁功能。 Si21672D 内嵌两个独立的可编程传输流接口，用于提供灵活多样 的输出模式，包括交叉开关功能，且完全兼容所有 MPEG 解码器 或条件接收模块，能够支持所有客户应用。 功能 - 引脚对引脚兼容所有双解调器产品系列：Si216x2 和 Si218x2 - API 兼容所有单解调器和所有双解调器 - DVB-T (ETSI EN 300 744) - 符合 NorDig Unified 2.5 和 D-Book 8 - DVB-C (ETSI EN 300 429) / ITU-T J.83 Annex A/B/C - 1 至 7.2 MSymbol/s，符合 C-Book - DVB-S2（ETSI EN 302 307-1 V1.4.1） - QPSK/8PSK 解调器 - DVB-S2X (ETSI EN302 307-2 V1.1.1) - QPSK/8PSK、8/16/32APSK 解调器 - 滚降系数为 0.05 到 0.35 - 支持 TS 传输的信道绑定 - 支持 DVB-S (ETSI EN 300 421) 和 DSS - 双 DiSEqC™ 2.x 接口，支持 Unicable - 1 至 45 MSps，适用于所有卫星标准 （32APSK 时 <40 MSps） - I2C 串行总线接口（主模块和主机） - 可通过快速 SPI 或 I2C（支持广播模式）来下载固件补丁进行升级 - 适用于 T/C 调谐器的双独立差分 IF 输入和适用于卫星调谐器的 - 差分 ZIF I/Q 输入 GPIO 和多用途端口（每个解调器两个） 独立且灵活的 TS 接口，配有串行或并行输出和交叉开关功能 适用于所有标准的快速锁定时间 仅两个电源：1.2 和 3.3 V 8x8 mm，QFN-68 引脚封装，符合无铅/RoHS 要求 应用 - 多接收器 iDTV：板载或 NIM 内嵌 高级多媒体 PVR STB PC-TV 配件 PVR、DVD 和蓝光光盘刻录机 1.2, 3.3V MP_A_A MP_C_A TV Tuner ADC_A ADC_A TC_ADC_P_A TC_ADC_N_A ADC_A DiSEqC_OUT_A DiSEqC_CMD/IN_A DiSEqC_A DEMODULATOR_A CORE TS_A TC_ADC_P_B TC_ADC_N_B S_ADC_IP_B S_ADC_IN_B S_ADC_QP_B S_ADC_QN_B TS1_SYNC TS1_DATA TS1_VAL 8 TS1_CLK GPIO1/ TS_ERR_A I2C Block_A DiSEqC_IN_A_B SDA_MAST SCL_MAST XO XTAL_I/CLK_IN CLK_IN/OUT DiSEqC_OUT_B TV Tuner Si21672D ADDR_A SDA_HOST SCL_HOST ADDR_B DiSEqC_B ADC_B GPIO0/ TS_ERR_B I2C Block_B ADC_B TS_B DEMODULATOR_B CORE HDTV MPEG S.o.C. Dual Satellite Tuner S_ADC_IP_A S_ADC_IN_A S_ADC_QP_A S_ADC_QN_A RESETB TS2_SYNC TS2_DATA TS2_VAL 8 TS2_CLK ADC_B MP_B_B MP_D_B 双数字解调器 版权所有 © 2015 Silicon Laboratories 2015.11.5 Si21672-D60 双 DVB-S2/S2X/T/C/S 数字电视解调器 所选电气规格 （TA = –18 至 70 °C）。 Parameter General Input clock reference Supported XTAL frequency Total power consumption for each demodulator Test Condition Min Typ Max Unit DVB-T1 4 16 — — — 182 30 30 — MHz MHz mW DVB-C2 — 142 — mW mW — 421 — DVB-S4 — 230 — mW 4 layer PCB — 42 — °C/W 1.14 3.00 1.20 3.30 1.30 3.60 V V 3.00 3.30 3.60 V DVB-S2 Thermal resistance (θJA) Power Supplies VDD_VCORE VDD_VANA 3 VDD_VIO Notes: 1. Test conditions: 8 MHz, 8K FFT, 64-QAM, parallel TS. 2. Test conditions: 6.9 Mbaud, 256-QAM, parallel TS. 3. Test conditions: 32 Mbaud, CR = 3/5, 8PSK, pilots On, parallel TS, C/N at picture failure. 4. Test conditions: 30 Mbaud, CR = 7/8, parallel TS, at QEF: BER = 2 x 10–4. TS2_DATA[5] TS1_DATA[6] TS2_DATA[6] TS1_DATA[7] TS2_DATA[7] GPIO_1/TS_ERR_A VDD_CORE VDD_CORE MP_C_A MP_D_B RESETB XO XTAL_I/CLK_IN ADDR_A ADDR_B VDD_ANA S_ADC_IP_A 引脚分配 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 S_ADC_IN_A 52 34 TS1_DATA[5] S_ADC_QP_A 53 33 VDD_VIO S_ADC_QN_A 54 32 GND S_ADC_IP_B 55 31 VDD_CORE S_ADC_IN_B 56 30 VDD_CORE S_ADC_QP_B 57 S_ADC_QN_B 58 TC_ADC_P_A 59 TC_ADC_N_A 60 Si21672D 29 TS2_DATA[4] (GND_PAD) 27 TS2_DATA[3] QFN-68 8x8mm 25 TS2_DATA[2] TC_ADC_P_B 61 TC_ADC_N_B 62 CLK_IN_OUT 63 SDA_MAST 64 28 TS1_DATA[4] 26 TS1_DATA[3] 24 TS1_DATA[2] 23 TS2_DATA[1] 22 TS1_DATA[1] SCL_MAST 65 21 TS2_DATA[0]/TS2_SER 20 TS1_DATA[0]/TS1_SER GND 66 VDD_CORE 67 19 TS2_CLK 18 TS1_CLK GPIO_0/TS_ERR_B DISEQC_CMD/IN_A DISEQC_IN_A_B DISEQC_OUT_A DISEQC_OUT_B VDD_CORE TS2_SYNC MP_B_B 9 10 11 12 13 14 15 16 17 TS1_SYNC 8 TS2_VAL 7 TS1_VAL 6 SDA_HOST 5 SCL_HOST 4 VDD_VIO 3 GND 2 VDD_CORE 1 MP_A_A VDD_CORE 68 选择指南 Part # Description Si21672-D60-GM/R Dual Digital TV Demodulator for DVB-S2/S2X/T/C/S, 8x8 mm QFN-68 双数字解调器 版权所有 © 2015 Silicon Laboratories Silicon Laboratories 和 Silicon Labs 均为 Silicon Laboratories Inc. 的商标。 本文中其他产品或品牌名称是各自所有者的商标或注册商标 2015.11.5