小型指南 MT-230 One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com 噪声在高速转换器信号链中的考 虑因素 由于这一转换器裕量不断受限，每一款新的设计都会面临 作者：Rob Reeder ADI公司 的重要性，而这就是这种认识至为重要的原因。 保持−150 dBFS/Hz或更低的极低噪声频谱密度的挑战。设 计人员需认识到周边噪声贡献因素对整个信号链解决方案 诚然，有很多噪声原理。本指南涉及其中的两条原理：噪 声带宽和噪声源叠加。 引言 噪声带宽 本文介绍最常见的外部噪声源以及它们如何影响高速 噪声带宽不同于典型的放大器或滤波器截止点的−3 dB带 信号链的总动态系统性能，另外给出了一些模拟和数 宽。噪声波形具有不同的形状(矩形)，表示带宽的总积 字小技巧，可用来改善您下一款设计的信噪比(SNR)。 分。这表示考虑噪声带宽贡献因素时，您需要略为调整噪 声计算。 简介 对于一阶系统而言——比如一阶低通滤波器——噪声带宽 高速模拟信号链的设计可能非常具有挑战性，因为有如此 会宽57%。对于二阶系统，噪声带宽会宽22%；而三阶系 多的噪声源需加以考虑。无论频率为高速(>10 MHz)或低 统为15.5%，以此类推。在计算中纳入噪声带宽时，可快 速，转换器都应视为高速混频器，从而所有输入引脚—— 速参考表1。 无论它们pin信号的类型如何(比如模拟、时钟或电源)—— 都能让这些pin脚的噪声引入到输出频谱。 转换器受限于工艺水平会有特定的底噪，其取决于内部节 点和偏置。大部分情况下，高速ADC采用0.18 µCMOS设计， 这意味着模拟电源(AVDD)为+1.8 V。这种趋势会持续扩大 周边其它驱动模拟输入和时钟的支持器件极限，导致转换 器产生偏压。 表1. 噪声带宽与系统阶数 系统阶数 1 2 3 4 5 Rev. A | Page 1 of 8 噪声带宽 1.57 1.22 1.15 1.13 1.11 MS-234 目录 引言................................................................................................ 1 电源噪声 ....................................................................................... 6 噪声带宽 ....................................................................................... 1 在信号链设计中考虑噪声因素 ............................................... 6 噪声源 ........................................................................................... 3 信号链设计性能.......................................................................... 8 噪声贡献因素 .............................................................................. 5 致谢 .......................................................................................... 8 抖动................................................................................................ 6 修订历史 2015年4月—修订版0至修订版A 格式更新 .....................................................................................通篇 更改抖动部分 .................................................................................. 6 更改“在信号链设计中考虑噪声因素”部分、公式 ................. 7 2014年3月—修订版0： 初始版 Rev. A | Page 2 of 8 MT-230 SNR(dB ) 1.76 6.02 dB N + ∆N = − + = N +1 6.02 6.02 6.02 噪声源 噪声源五花八门；添加噪声源时，它们互不相关，并且会 (2) 分解为更小的单位，而非直接相叠加。因此，有利于突破 表2显示了对多个器件的输出进行求和后得到的SNR提升。 目前受单个器件所限制的极限。因此，它所带来的优势是 从简化设计角度来说，根据面积、功耗和封装等方面考 可以突破目前受单个器件所限制的极限。它所带来的优 虑，对四个器件求和显然是非常合适的选择。某些关键情 势——如果能够在应用中加以利用的话——就是您可以叠 况下，可能会用到更多数量的器件，具体取决于其它系统 加驱动器/放大器或转换器(或两者)来改善系统的SNR动态 规格(包括成本)以及可用的电路板面积，当然还有功耗。 范围。 例如，对四个ADC的输出求和可改善SNR 6 dB，或1位。每 表2. ADC数量与SNR增量 ADC数量 2 4 8 16 32 一个ADC的输入由信号项(VS)和噪声项(VN)组成。对四个 噪声电压源求和可产生总电压VT，数值为四个信号电压与 四个信号电压与四个噪声电压的RSS的线性求和参见公式 1：总噪声公式)。 SNR增量(dB) 3 6 9 12 15 (1) 14位ADC的理想SNR为(6.02 × 14) + 1.76 = 86.04 dB。典型的 由于VS1 = VS2 = VS3 = VS4，因此信号有效值扩大四倍，而转换 14位ADC数据手册中，SNR规格为74 dB，因而ENOB为12 器噪声——其RMS值相等——仅扩大两倍，从而信噪比提 位，如公式3所示。 VT = VS1 + VS 2 + VS 3 + VS 4 + VN 12 + VN 2 2 + VN 32 + VN 4 2 升的系数为2，即6.02 dB。因此，对四个类似的信号求和而 ENOB = 增加的6.02 dB(SNR增量)会带来1bit额外有效分辨率的收益。 (74 − 1.76 ) 6.02 = 12位 SNR(dB) = 6.02 N + 1.76，其中N为位数。有关多通道系统的 有效分辨率公式，请参见式2。 AD9253 ADC 1 ANALOG SIGNAL INPUT ANALOG FRONT END ADC 2 ADC 3 n n POST DIGITAL SUMMER Σ n+2 n 12184-001 ADC 4 CLOCK INPUT n CLOCK CIRCUITRY 图1. 四个并联ADC求和的基本框图 Rev. A | Page 3 of 8 (3) MS-234 84 最近，较新的设计会继续降低ADC的内核功耗，从而使得 四通道和八通道ADC可即刻投放市场，比如四通道、14 意味着部署更简单、节省的空间更多。因此，通过对四个 14位转换器输出进行求和，设计人员便可弥补额外的一 位，并将系统级ENOB扩展至13位(或80 dB)。 同样的技巧还可用于双通道和4道放大器，降低进入转换 SNR SUMMATION (dBRS) 位、125 MSPS ADC AD9253。对于多个ADC系统而言，这 AD9253 SINGLE CHANNEL AD9253 4-CHANNE L ADC SUMMATION AD9653 SINGLE CHANNEL AD9653 4-CHANNE L ADC SUMMATION 82 80 78 76 74 器的加性噪声。 70 0 10 20 30 40 ANALOG INPUT FREQUENCY (MHz) 图2. 求和SNR性能与频率的关系 Rev. A | Page 4 of 8 50 60 12184-002 72 MT-230 噪声贡献因素 几乎所有电路元件都存在一定的固有噪声，尤其是有源器 通过简单的计算便可以定义下述公式，并得到图3中放大 件。电阻是小噪声的源泉，会产生一定量的热噪声。它们的 器电路折合到输出(RTO)的总噪声。 贡献因素较小，但如果设计人员使用高数值电阻围绕放大器 电阻噪声 = 4 nV/√(Hz)(每1 kΩ) 来驱动转换器，则它的噪声贡献因素相比所需性能会变得非 在AD8138数据手册中可以找到En、In和噪声带宽(NBW)， 常巨大。在该电阻周围采用小增益会得到更大的噪声。 其中： NBW = 1.57 × 3 dB BW或320 MHz × 1.57 = 502.4 MHz 定义阻性噪声发生器很重要。误差Et表示为： En = 5 nV/√(Hz) √(4kTR∆f) In = 2 pA/√(Hz) 其中： Ei = (550/1000) × 4 nV = 2.2nV/√(Hz) k = 1.38 × 10−23 W/s/K = 玻尔兹曼常数 Ef = (557/1000) × 4 nV = 2.23 nV/√(Hz) T = 290开尔文 Rinput 电压噪声 = Ei × (1 + 557/605) = 4.23 nV/√(Hz) R = 电阻(欧姆) f = 系统噪声带宽(赫兹) AD8138电压噪声 = En × (1 + 557/605) = 9.6 nV/√(Hz) 例如，1 kΩ电阻在1 Hz带宽中等同于4 nV rms/Hz。您可以 AD8138电流噪声 = (In × 557 || 605) × (1 + 557/605) = 1.11 nV/√(Hz) 使用该测量单位，快速了解调节电路中所有阻性噪声源的 型。该模型显示了如何对所有电阻噪声求和并将增益纳入 前端噪声 = √((Rinput 电压噪声 )2 + (AD8138电压噪声 )2 + (AD8138电流噪声 )2 + (Ef)2) = √((4.23 nV2 + 9.6 nV2 + 1.11 nV2 + 2.23 nV2)) = 10.8 nV/√(Hz) 考虑，以便获得折合到输出的总噪声。 总噪声 = √(NBW) × 前端噪声 = 241.7 µV rms 大致情况。 例如，图3显示的是采用AD8138放大器的放大器噪声模 557Ω PAD Ei1 In1 Ei2 550Ω 由数据手册定义。 50Ω En1 110Ω 阻性元件。因此，噪声计算包含在总噪声贡献因素中，并 ADC AD8138 在数据手册中，它一般表示为“折合到输入”(RTI)的噪 900Ω 声。通过选择放大器电路增益，可以快速使用RTI数值， En2 50Ω In2 557Ω 并将其调整为： 12184-003 550Ω 注意，放大器与运算放大器的区别仅仅在于前者内部含有 Ef1 Ef2 RTI = 1.3 nV/√(Hz) 增益 = 16 dB 图3. 放大器噪声模型 注意，放大器具有某些电压噪声源(En1和En2)，以及某些电 流噪声源(In1和In2)。这些噪声源可在放大器数据手册的规 格中找到。另外，数据手册还会定义每一个电阻噪声源。 从而有：RTO = 1.3 × 10(16/20) = 8.2 nV/√(Hz) 出于噪声分析的目的，使用内置电阻的放大器要方便的多。 Rev. A | Page 5 of 8 MS-234 抖动 大部分情况下，在模拟电源域内(AVDD)，第一奈奎斯特 时钟噪声或抖动影响转换器性能。如果您对如何确定该噪 区的电源抑制为−40 dB至−60 dB。因此，为了简便起见，本 声的系数有初步了解——比如说在宽带中确定——那么很 例中假定为−40 dB。由此可知，有效噪声贡献为7.12 nV或 容易对该指标所导致的性能下降有所感受。 225 µV/√(100 kHz) × 10(−40/20)。记住，这只是一个电源域的 情况。所有电源域都需要进行同样的评估，而每一个域在 只需使用宽带抖动噪声数秒(最好是fs级别或更短的时间)以 及模拟输入频率或目标IF频率， 当时钟幅度为最大值并假 ADC、放大器等器件内可能具有不同的PSR值。 定输入为正弦波，那么就会产生最大误差。可以导出一个 在信号链设计中考虑噪声因素 简单的公式，以获得RMS电压误差。例如，30 MHz模拟输 下面的示例会帮助巩固这个原则，并将进一步展示整个信 入IF和100 fs时钟抖动便可产生18.8 µV或2 × π 30 M × 100 fs 号 链 的 总 动 态 性 能 。 该 示 例 采 用 ADL5566放 大 器 驱 动 的宽带电压噪声。 AD9643 ADC和独立电源(ADP1708和ADP1706)，并分别偏 置放大器和转换器，如图4所示。 电源噪声 探索电源噪声需要知道LDO本身的噪声及其测量频段。这 些数据同样可在调节器数据手册中找到。例如，一个调节 器在100 kHz带宽内可能具有225 µV噪声。如果这是已知的， 并且噪声视为白噪声，则可以用来估计它对ADC噪声性能 (SNR)的贡献。然而，您需要知道ADC电源抑制(PSR)。 +5V 8.2nF 10nF 0.1µF ANALOG INPUT 0.1µF XFMR 1:3Z TC3-1TX INPUT Z = 50Ω AVDD1 50Ω 25Ω 0.1µF 40nF 15Ω 10Ω AD9643 +5V 10kΩ 10kΩ 0.1µF DRVDD VIP1 ADL5566 VOCM1 G = 16dB VIN1 25Ω 0.1µF 100Ω 20kΩ 15pF 0.1µF 100Ω 40nF 15Ω 10Ω 2.5pF ADC INTERNAL INPUT Z VCM 8.2nF 1AVDD = DRVDD = +1.8V 图4. 示例信号链框图 Rev. A | Page 6 of 8 12184-004 50Ω MT-230 由于上一节完成了很多前期工作，下一步需要计算的就是 对于这个放大器示例而言，ADL5566在最大16的dB增益的 ADC热噪声。 条件下，RTO噪声为8.2 nV/√(Hz)。接下来，需定义带宽。 对于AD9643，模拟输入满量程为差分1.75 V p-p，其数据手 通常可在放大器输出以及转换器输入之间使用一个抗混叠 滤波器， 否则所有的放大器宽带噪声都会折回带内。对此 册中的SNR为71.7 dBFS。通过反向计算SNR公式，可知热噪 噪声进行限制，假定滤波器带宽为150 MHz(−3 dB点)。使 声为： 用此数值是因为AD9643是一个250 MSPS ADC，并且其奈 SNR = 20 × log(满量程 V rms)/热噪声 (V rms)) 或者 71.7 = 20 × log((1.75/2/√(2))/热噪声 (V rms)) 或者 热噪声 = 161 µV rms 奎斯特频段为fs/2或125 MHz。通常，为了捕捉整个目标奈 奎斯特频段，会将AAF设计得略大。如图7所示，放置一 个2阶或双极点LC滤波器用于抗混叠抑制。这样使得噪声 带宽为：150 MHZ × 1.22 = 183 MHz。因此，计算可知，放 下一步，确定电源的噪声贡献因素。示例计算表明ADC模 大器的噪声贡献因素为111 µV rms，或8.2 nV/√(183 MHZ)。 拟电源的AVDD贡献因素为7.12 nV rms。 现在，只需采用如下标准SNR公式，对所有示例中推导出 为转换器的DRVDD和放大器的AVDD电源执行同样的计 的噪声源执行RSS计算： 算。进行这些计算时，DRVDD的PSRR为−80 dB，放大器 SNR = 20 × log(((1.75/2)/√(2))/√(161 µVrms2 + 111 µVrms2 + 7.26 nVrms2 + 18.8 µVrms2)) = 69.96 dB AVDD的PSRR为−60 dB。在同一个频段内，这分别等于 71.2 pV rms和1.42 nV rms噪声贡献因素。 这样就得到了关于SNR的总信号动态范围。如果仔细查看 放大器AVDD = 450 µV/√(100 k) × 10(−60/20) = 1.42 nV 这些贡献因素，便可轻松理解信号链的哪一部分具有最大 ADC AVDD = 225 µV/√(100 k) × 10 的贡献。理解这些噪声源可以明白如何进行权衡取舍，才 (−40/20) = 7.12 nV 能让所选相关设备发挥最佳整体性能。 ADC DRVDD = 225 µV/√(100 k) × 10(−80/20) = 71.2 pV 如需计算电源的总噪声贡献因素，只需对这三个噪声源执行 RSS计算即可，结果可得7.26 nV rms，或√(7.12 nV2 + 71.2 pV2 + 1.42 nV2)。 0 SNRFS = 69.62dBFS AMPLITUDE (dBFS) –20 –40 –60 –80 –120 0 20 40 60 80 100 ANALOG INPUT FREQUENCY (MHz) 图5. ADL5566和AD9643测得的FFT/噪底性能 Rev. A | Page 7 of 8 120 12184-005 –100 MS-234 致谢 信号链设计性能 理解噪声权衡取舍以及信号链中产生噪声的根本原因可以 感谢David Brown和William Nguyen协助收集实验室测量 使前期的设计变得更为简单。这篇小型指南解释了所有器 结果。 件——无论有源器件或无源器件——如何在信号链中交 定制您的下一款设计时，可参考图6和图7提供的电子表格 互，以便准确预测整个信号链的SNR动态范围性能结果。 分析。更多问题，请访问在线技术支持社区EngineerZone 进行下一款信号链设计时，应牢记这些原则。 的应用工程组。 INPUT RESULT AMP ADC ADL5566 AD9643 SNR ADC AMP Number of Bits (Bits) ADC FullScale (Diff Vpp) 14 1.75 Amp Gain (Av) AMP BW (Hz) 6.3 4.50E+09 ADC BW (Hz) 1.00E+09 RTI (nV/√Hz) 1.3 AIN Freq (Hz) Sig BW (–3dB) Noise BW (–3dB) - 1st Order Noise BW (–3dB) - 2nd Order Noise BW (–3dB) - 3rd Order 9.00E+07 1.50E+08 2.36E+08 1.83E+08 1.73E+08 Gain (dB) RTO (nV/√Hz) 16 8.20 Sample Clock (Hz) Clock Jitter (Sec) 2.50E+08 1.00E-13 Ideal N-bit SNR (dBFS) Ro (Ω) = Rt1 (Ω) = Rs1 (Ω) = Rs2 (Ω) = Rt2 (Ω) = Radc (Ω) = Rtotal (Ω) = 50 200 30 20 100 2.00E+04 1.29E+02 Total Resistor Noise (nV/√Hz) 1.43E+00 Summary of Verrors Noise - Resistor (V) Noise - Power Supply (V) Noise - Jitter (V) Noise - ADC Thermal (V) Noise - Amp (V) 1.94E-05 7.26E-09 5.65E-05 1.61E-04 1.11E-04 SNR (dBFS) 69.62 71.7 1.44E-08 –152.67 3.77636E-05 12184-006 86.04 Actual ADC N-bit SNR (dBFS) ADC Noise Floor (V/√Hz) ADC Noise Density (dBFS/Hz) 1LSB or Bit (Vrms) 图6. SNR公式/结果 INPUT RESULT AMP-AVDD ADC-AVDD ADC-DRVDD ADP1708 ADP1706 ADP1706 SFDR AMP Freq (MHz) SFDR, typ (dBc) SFDR (dBc) 100 –94.7 POWER AMP AVDD ADC AVDD ADC DRVDD AMP/ADC PSRR (dB) LDO Noise (nV) LDO Noise BW (Hz) Total Noise (nV/√Hz) –60 4.50E-04 1.00E+05 1.42E-06 –40 2.25E-04 1.00E+05 7.12E-07 –80 2.25E-04 1.00E+05 7.12E-07 Effecitve Noise (nV/√Hz) 1.42E-09 7.12E-09 7.12E-11 ADC 90 –88 –87.16 +5V 8.2nF 10nF 0.1µF ANALOG INPUT 0.1µF XFMR 1:3Z TC3-1TX INPUT Z = 50Ω AVDD1 50Ω 0.1µF 25Ω 40nF 15Ω 10Ω AD9643 +5V 10kΩ 10kΩ DRVDD 100Ω VIP1 ADL5566 VOCM1 G = 16dB VIN1 25Ω 0.1µF 20kΩ 15pF 0.1µF 100Ω 0.1µF 40nF 15Ω 10Ω 2.5pF ADC INTERNAL INPUT Z VCM 8.2nF 1AVDD = DRVDD = +1.8V 图7. SFDR/电源公式/结果(信号链图解) ©2014–2015 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. MT12184sc-0-4/15(A) Rev. A | Page 8 of 8 12184-007 50Ω