电路笔记 CN-0278 Circuits from the Lab™ reference circuits are engineered and tested for quick and easy system integration to help solve today’s analog, mixed-signal, and RF design challenges. For more information and/or support, visit www.analog.com/CN0278. 连接/参考器件 AD5700, 低功耗HART调制解调器 AD5700-1 AD5422 16位电流和电压输出DAC 具有额外电压输出能力的完整4 mA至20 mA HART解决方案 评估和设计支持 电路功能与优势 电路评估板 图1所示电路使用业界功耗最低且尺寸的HART®1兼容型IC AD5422电路评估板(EVAL-AD5422EBZ，LFCSP版本) 调 制 解 调 器 AD5700和 16位 电 流 输 出 和 电 压 输 出 DAC AD5700-1/AD5700评估板(EVAL-AD5700-1EBZ) AD5422，构成完整的HART兼容型4 mA至20 mA解决方案。 设计和集成文件 该电路中采用OP184，使得IOUT和VOUT引脚能够短接在一 原理图、布局文件、物料清单 起，从而减少可编程逻辑控制(PLC)模块应用中所需的螺 丝连接数量。为了进一步节省空间，AD5700-1提供了精度 为0.5%的内部振荡器。 10µF *NC 10µF 2.7V TO 5.5V *C2 10kΩ DVCC CAP2 CAP1 AVDD REFOUT CLEAR SDIN 18Ω AD5422 +VSENSE 0V TO –26.4V D2 D1 SDO UART INTERFACE 0.1µF IOUT LATCH SCLK 10.8V TO 26.4V 0.1µF REFIN FAULT DIGITAL INTERFACE D4 C1 4.7nF 0.1µF *OP184 10kΩ AVSS D3 4mA TO 20mA CURRENT LOOP 500Ω RL VOUT AVSS 10µF –VSENSE RSET 0.1µF GND 0.1µF 15kΩ TXD HART_OUT RH 27kΩ CL 4.7nF RXD RTS REF CD AD5700 *OP184 WAS USED FOR THESE MEASUREMENTS BUT AN ALTERNATIVES SUCH AS THE OP1177 COULD ALSO BE USED FOR THIS PURPOSE. CH 8.2nF 1µF 1.2MΩ 300pF 150kΩ ADC_IP AGND DGND 1.2MΩ 150pF 10803-001 VCC 图1. AD5422 HART使能电路原理示意图 1 HART is a registered trademark of the HART Communication Foundation. Rev. A Circuits from the Lab™ circuits from Analog Devices have been designed and built by Analog Devices engineers. Standard engineering practices have been employed in the design and construction of each circuit, and their function and performance have been tested and verified in a lab environment at room temperature. However, you are solely responsible for testing the circuit and determining its suitability and applicability for your use and application. Accordingly, in no event shall Analog Devices be liable for direct, indirect, special, incidental, consequential or punitive damages due to any cause whatsoever connected to the use of any Circuits from the Lab circuits. (Continued on last page) One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2012–2014 Analog Devices, Inc. All rights reserved. CN-0278 应 用 笔 记 AN-1065描 述 了 为 符 合 HART通 信 标 准 而 对 电路描述 AD5420 IOUT DAC进行配置的方式。AN-1065概述了AD5700 图1显示AD5422如何与AD5700 HART调制解调器和UART接 HART调制解调器输出如何进行衰减并通过CAP2引脚交流 口配合使用，以使PLC和DCS系统常用的4 mA至20 mA电流 耦合至AD5420。AD5422也是如此。然而，如果应用中涉 输出支持HART。如果应用无需短接IOUT和VOUT引脚，则不 及特别恶劣的环境，则可采用一种电源抑制特性更加的替 一 定 需 要 连 接 至 +V SENSE引 脚 的 缓 冲 器 。 来 自 AD5700的 代电路配置。这种替代电路要求使用外部RSET电阻，并涉 HART_OUT信号经衰减后，交流耦合至AD5422的RSET引 及到将HART信号耦合至AD5420或AD5422的R SET 引脚。 脚。如果未使用外部RSET电阻，通过CAP2引脚连接AD5422 CN-0270描述了AD5420的这种解决方案，通常是在线路供 和AD5700的替代方法请参见应用笔记AN-1065，如前文所 电的发射器应用中。目前的电路笔记与AD5422相关；与 述。此方法只适用于AD5422的40引脚LFCSP封装选项，因 AD5420不同，该器件提供电压和电流输出引脚，因此特别 为引脚数量较少的24引脚TSSOP封装没有CAP2引脚。 适合PLC/分布式控制系统(DCS)应用。AD5422提供40引脚 LFCS和24引脚TSSOP封装，这点与电路特性的相关性将在 “电路描述”部分加以介绍。 虽然本电流电路笔记中描述的方法需要使用外部R SET 电 阻，但其电源抑制性能却高于替代应用笔记解决方案。无 论使用哪一种解决方案，AD5700 HART调制解调器输出均 该电路符合由HART通信基金会定义的HART物理层规范， 可在不影响电流直流电平的前提下调制4 mA至20 mA模拟 例如静默期间输出噪声和模拟变化率规格。 电流(如图2所示)。二极管保护电路(D1至D4)将在“瞬态电 多年来，过程控制仪器仪表中一直使用4 mA至20 mA通信。 压保护”部分详细论述。 此通信方式稳定可靠，对长距离通信中的环境干扰具有高 抗扰度。不过，其限制是每次只能进行一个过程变量的单 "1" = MARK 1.2kHz 向通信。 "0" = SPACE 2.2kHz 可寻址远程传感器高速通道(HART)标准的开发实现了高性 能的双向数字通信，同时支持传统仪器仪表设备所使用的 4 mA至20 mA模拟信号。它衍生出各种特性，例如远程校 START TXD 准、故障查询和额外过程变量的传输。简言之，HART是 STOP 一种数字双向通信，可在4 mA至20 mA模拟电流信号之上 调制一个1 mA峰峰值频移键控(FSK)信号。 8-BIT DATA + PARITY 图2. AD5700/AD5700-1样片调制器波形 Rev. A | Page 2 of 10 10803-002 HART_OUT CN-0278 确定外部元件值 表1. 个别元件值增加对频率响应的影响 C1和C2电容可配合器件的数字压摆率控制功能使用，以控 元件 fL (Hz) fH (kHz) G (dB) 制AD5422的IOUT信号压摆率。确定电容的绝对值时，要确 保调制解调器的FSK输出无失真通过。因此，调制解调器 输出信号的带宽必须通过1200 Hz和2200 Hz频率。图3显示了 实现此要求的电路。在此情况下，C2(如图1所示)保持开路。 C1 CAP1 CAP2 CL ↓ 无变化 ↓ 调制解调器的输出是一个FSK信号，包括1200 Hz和2200 Hz移 频。这个信号必须转换为1 mA峰峰值电流信号。为此，RSET 则其输出必须经过500/150 = 3.33倍衰减。此衰减通过RH和CL R3 BOOST 来实现。 IOUT 本电路笔记中的测量使用以下元件值完成： • C1 = 4.7 nF FAULT • RH = 27 kΩ • CL = 4.7 nF OP184 RSET +VSENSE • CH = 8.2 nF –VOUT RANGE SCALING –VSENSE CH AVSS CL CCOMP RH 频。通道1显示耦合至AD5422输出中的调制HART信号(设 RL 置为输出4 mA)，通道2则显示AD5700 TXD信号。 MEASURE CH1 MAX 280mV 10564-003 GND 图5表明在500 Ω负载电阻上分别测得了1200 Hz和2200 Hz移 VHART 图3. AD5422和AD5700 HART调制解调器连接 CH1 MIN –288mV 1 低通和高通滤波器电路通过RH、CL、CH和C1的相互作用并 CH1 p-p 568mV 配合AD5422的一些内部电路来形成。在计算这些元件的值 时，低通和高通频率截止点目标分别为>10 kHz和<500 Hz。 CH2 MAX NONE 图4显示了仿真频率响应的曲线图，表1显示了增加各元件 而剩余元件值保持恒定对频率响应的影响。 CH2 MIN NONE 2 –50 –55 CH1 200mV –60 CH2 2.00V M 500µs CH2 1.76V <10Hz 10803-005 12-/16-BIT DAC 图5. 在500 Ω负载上测得的FSK波形 –65 HART兼容性 –70 –75 图1中的电路要与HART兼容，必须符合HART物理层规 –80 –85 范。HART规范文档中包含了众多物理层规范。其中最重 –90 要的两个是静默期间输出噪声和模拟变化率。 –95 –100 –105 –110 1 10 100 1k FREQUENCY (Hz) 10k 100k 10803-004 I (IOUT) /HART (V) (dB) RH ↓ 无变化 ↓ 增益配置设计。假定调制解调器的输出幅度为500 mV p-p， R2 RSET CH ↓ 无变化 ↑ 引脚上的信号幅度必须衰减。这是因为AD5422采用内部电流 AVDD AD5422 RSET C1 ↓ ↓ ↓ 图4. 仿真频率响应 Rev. A | Page 3 of 10 CN-0278 静默期间输出噪声 AD5422输出电流设置为4 mA、12 mA和20 mA。对于所有这 当HART设备没有进行传输(静默)时，不应在HART扩展频 三个输出电流值，有带通滤波器时的结果十分相似，不过 带中将噪声耦合到网络上。噪声过高可能会干扰设备本身 电流输出值增加时，宽带宽噪声也略有增加。在输出电流 或网络上其它设备对HART信号的接收。 为4 mA的情况下，使用和不使用HCF_TOOL-31带通滤波器 时，测得的均方根值分别为143 μV rms和1.4 μV rms。这两个 对于在500 Ω负载上测得的电压噪声，其包含的扩展频带中 值均在要求的2.2 mV rms(使用HART滤波器)和138 mV rms(不 的宽带噪声和相关噪声总和不能超过2.2 mV rms。此噪声通 使用HART滤波器的宽带噪声)规范内。在输出电流为12 mA 过在500 Ω负载上连接HCF_TOOL-31滤波器(可从HART通信 的情况下，使用和不使用HCF_TOOL-31带通滤波器时， 基金会获得)并将滤波器输出连接到真均方根测量仪(参见 测得的均方根值分别为158 μV rms和2.1 μV rms，这两个值同 图6)来测量。也可使用示波器来检查输出波形峰峰值电压。 样都在HART协议规范要求的范围内。 2.7V TO 5.5V 10µF 10µF C1 4.7nF 0.1µF 10kΩ DVCC CAP2 12V 0.1µF AVDD CAP1 REFIN FAULT 0.1µF REFOUT CLEAR LATCH SCLK IOUT AD5422 SDIN AVSS VOUT –VSENSE 0.1µF RSET VCC HART_OUT RXD RTS DIGITAL TEST FILTER HCF_TOOL-31 OSCILLOSCOPE OR TRUE RMS METER 15kΩ CL 4.7nF 1µF 1.2MΩ 3.6864MHz 300pF AGND RL 500Ω REF XTAL1 XTAL2 36pF CH 8.2nF GND ADC_IP DGND 1.2MΩ 150kΩ 150pF 10803-006 36pF RH 27kΩ AD5700 CD OP184 +VSENSE SDO TXD 4mA TO 20mA CURRENT LOOP 图6. HART规范测试电路 Rev. A | Page 4 of 10 CN-0278 图7和图8分别显示4 mA和12 mA输出电流的示波器曲线图。 AD5422输出从4 mA变为20 mA的正常时间约为10 μs。这个 注意，滤波器的通带增益为10。每个曲线图上的通道1和 速度显然太快，而且会对HART网络造成重大破坏。为了 通道2分别显示滤波器的输入和输出。 降低变化率，AD5422提供了两种特性：一是在CAP1和 CAP2引脚处连接电容，二是提供内部线性数字压摆率控 MEASURE CH1 p-p 12.0mV 制功能(详情请参考AD5422数据手册)。对于较快的压摆 率，可在与AD5422通信的控制器/FPGA上实施一个非线性 CH1 NONE 数字斜坡发生器。 要使带宽降低到25 Hz以下，需要在CAP1和CAP2引脚处连 CH2 p-p 10.4mV 2 接非常大的电容值。最佳解决方案是结合使用外部电容和 AD5422的数字压摆率控制功能。两个电容C1和C2的作用 CH2 MAX 4.00mV CH1 20.0mV CH2 20.0mV M 50.0ms CH2 1.68mV 1.10428kHz 压摆率控制功能可以为变化率的设置提供灵活性。 MEASURE CH1 p-p 8.00V 10803-007 CH2 MIN –6.40mV 是降低模拟信号的变化率；不过还不足以满足规范。使能 图7. 输出电流为4 mA时HART滤波器输入(通道1) 和输出(通道2)端的噪声 CH1 FREQ 4.378Hz? 1 MEASURE CH1 p-p 16.8mV CH2 p-p 170mV CH1 NONE 1 2 CH2 MAX 82.0mV CH2 p-p 12.0mV 2 CH2 MIN –88.0mV CH2 MAX 4.80mV CH1 20.0mV CH2 20.0mV M 50.0ms CH2 1.68mV 36.4011kHz 图8. 输出电流为12 mA时HART滤波器输入(通道1) 和输出(通道2)端的噪声 M 50.0ms CH1 6.20V <10Hz 图9显示了AD5422的输出和HART滤波器的输出。滤波器 输出端的峰值电压为82 mV，处于规定范围以内。压摆率设 置为SR时钟= 3和SR阶跃= 2，从4 mA至20 mA的转换时间设 为约120 ms，C1 = 4.7 nF，C2未连接。如果这个变化率太低， 模拟变化率 此规范可确保当设备调节电流时，模拟电流的最大变化率 不会干扰HART通信。电流的阶跃变化会扰乱HART信号。 仍然使用如图6所示的相同测试电路。为进行这个测试， AD5422被编程为输出一个4 mA至20 mA切换的周期波形， 该波形在两个值上都没有延迟，以获得最大变化率。为了 符合HART规范，滤波器输出端波形的峰值电压不能大于 150 mV。符合这一要求可确保模拟信号的最大带宽处于规 定的直流至25 Hz频带中。 CH2 50.0mV 图9. AD5422输出(通道1)和HART滤波器输出(通道2)， SR时钟= 3，SR阶跃= 2，C1 = 4.7 nF，C2 = NC 10803-008 CH2 MIN –7.20mV CH1 5.00V 10803-009 1 可以缩短压摆时间。采用C1 = 4.7 nF且C2未连接的电路配置 时，可以发现压摆时间设为80 ms(SR时钟= 1，SR阶跃= 2)时， 所得到的模拟变化率符合HART规范。然而，如果将压摆 时间进一步缩短至60 ms(SR时钟= 0，SR阶跃= 2)，则会导致 结果超出150 mV规格范围。从CAP1连接至AVDD的电容可用 于抵消滤波器输出端因压摆时间过快而导致的峰值电压增 加。然而，选择此值时必须小心，因为它会影响“确定外 部元件值”部分讨论的低通滤波器截止频率。 Rev. A | Page 5 of 10 CN-0278 图10显示了压摆率控制设置改为SR时钟= 5、SR阶跃= 2且C1 ADI公司的iCoupler系列产品可隔离高于2.5 kV的电压。有 电容值保持4.7 nF不变的结果。这样，转换时间就会在240 ms 关iCoupler产品的详情，请访问www.analog.com/icouplers。 左右。滤波器输出端的峰值幅度可通过增加C1值、配置更 为了减少所需隔离器的数量，CLEAR等非关键信号可以连 慢的压摆率或通过两者的组合来进一步降低。 到GND；FAULT和SDO可以不连接，从而只需要隔离三个 信号。不过请注意，FAULT或SDO引脚是访问AD5422的故 MEASURE CH1 p-p 8.00V 障检测功能所必需的。 常见变化 CH1 FREQ ? 1 图1所示电路的一个常见变化是使用AD5420，它类似于 AD5422，但只有一个电流输出。因此，其输出端没有 CH2 p-p 88.0mV OP184缓冲器配置。这种AD5420和AD5700 HART调制解调 器 电 路 详 见 CN-0270。 电 路 笔 记 CN-0065提 供 有 关 IEC CH2 MAX 42.0mV 2 CH1 5.00V CH2 50.0mV M 50.0ms CH1 6.20V <10Hz 61000兼容解决方案的额外信息，该解决方案适合使用 AD5422和ADuM1401数字隔离器的全隔离式输出模块。电 10803-010 CH2 MIN –46.0mV 图10. AD5422输出(通道1)和HART滤波器输出(通道2)， SR时钟= 5，SR阶跃= 2，C1 = 4.7 nF，C2 = NC 路笔记CN-0233包含有关提供电源和数据隔离的信息，所 使用的是ADuM3471 PWM控制器和具有四通道隔离器的变 压器驱动器。 如果需要多个通道，可使用AD5755-1四通道电压和电流输 瞬态电压保护 AD5422内置ESD保护二极管，可防止正常操作造成的损 害。但是，工业控制环境会使I/O电路遭受高得多的瞬 变。为了防止过高瞬态电压影响AD5422，可能需要外部功 出DAC。该产品具有创新型片内动态电源控制功能，在电 流模式下，可以最大限度地降低封装功耗。各通道均有一 个 相 应 的 CHARTx引 脚 ， 因 此 HART信 号 可 以 耦 合 至 率二极管和浪涌电流限制电阻，如图1所示。对电阻值的 AD5755-1的电流输出端。 约束条件(图1中显示为18 Ω)是，在正常工作期间，IOUT的输 如果需要环路供电的4 mA至20 mA HART解决方案，可以组 出电平必须保持在其顺从电压限值(AVDD − 2.5 V)以内，并 合使用AD5421和AD5700 HART调制解调器。此类支持HART 且这两个保护二极管和电阻必须具有适当的额定功率。在 的 智 能 发 射 机 参 考 演 示 电 路 由 ADI公 司 开 发 ， 采 用 了 18 Ω的条件下，对于4 mA至20 mA输出，引脚处的顺从限值 AD5421、ADuCM360和AD5700调制解调器。该电路已通 降低V = IMAX × R = 0.36 V。OP184缓冲器的正输入端还连接了 过兼容性测试和验证，并注册为HART通信基金会认证的 一个10 kΩ电阻，用以限制瞬态期间的电流来保护放大器。 HART解决方案。 通过瞬态电压抑制器(TVS)或瞬态吸收器可实现进一步的 保护。这些元件包括单向和双向抑制器，可提供各种各样 的隔离和击穿电压额定值。TVS应尽量采用最低击穿电压 定标，同时在电流输出的功能范围内不导通。建议保护所 有远程连接节点。 在许多过程控制应用中，需要在控制器与受控单元之间提 电路评估与测试 要构建此电路，需要使用AD5422评估板(EVAL-AD5422EBZ， LFCSP版本)和AD5700-1评估板(EVAL-AD5700-1EBZ)，参 见图11。除了这两个评估板之外，该电路还需要三个外部 电容(C1、CH和CL)、一个电阻(RH)、一个负载电阻(RL)、一 个缓冲放大器以及一个UART接口。 供一个隔离栅，以保护和隔离控制电路，防止危险的共模 电压破坏电路。 Rev. A | Page 6 of 10 CN-0278 • 数字测试滤波器(HCF_TOOL-31，可从HART通信基金 设备要求 需要以下设备： 会获得) • 500 Ω负载电阻 • AD5422评估板(EVAL-AD5422EBZ，LFCSP版本) • OP184放大器(位于单独的试验板上且带有连接线) • AD5700评估板(EVAL-AD5700-1EBZ) • 外部电容C1 (4.7 nF)、CH (8.2 nF)和CL (4.7 nF)；电阻RH (27 kΩ) • 运行Windows® XP的PC，带USB端口 • 主机控制器和UART接口(标准微控制器，例如ADuC7060) • Tektronix DS1012B示波器或等同产品 • 10.8 V至60 V的电源 Rev. A | Page 7 of 10 CN-0278 EVAL-AD5422LFEBZ DVCC ADP3303-3.3 AVDD 10µF C53 “C1” 4.7nF 0.1µF J2-3 10µF 0.1µF 12V DVCC CAP2 CAP1 AVDD POWER SUPPLY REFIN 0.1µF REFOUT AD5422 J12-1 IOUT 4mA TO 20mA CURRENT LOOP 10kΩ FAULT EVAL BOARD CONTROLLER CLEAR J9-1 +VSENSE LATCH SCLK J10-1 VOUT SDIN SDO –VSENSE RSET *OP184 *OP184 OR EQUIVALENT RL 500Ω GND R1 15kΩ DVCC LK17 DIGITAL TEST FILTER CH 8.2nF USB PC CL 4.7nF RH 27kΩ EVAL-AD5700-1EBZ VCC J1-1 OSCILLOSCOPE J2-1 0.1µF J3 TXD HOST CONTROLLER + UART INTERFACE RXD RTS VCC HART_OUT AD5700 REF CD 36pF 3.6864MHz 36pF XTAL1 1µF 1.2MΩ 300pF XTAL2 AGND ADC_IP DGND 1.2MΩ J2-5 150kΩ 150pF 10803-011 J1-2 图11. 测试设置框图 静默期间噪声测量 — AD5422 LFCSP 模拟变化率测量 — AD5422 LFCSP 如前文所述，对于静默测试期间的输出噪声，AD5700调制 模拟变化率规范可确保当AD5422调节电流时，模拟电流的 解调器并未在发射数据(静默)。AD5422设置为输出所需的 最大变化率不会干扰HART通信。电流的阶跃变化会扰乱 电 流 并 通 过 HART通 信 基 金 会 带 通 滤 波 器 。 接 着 使 用 HART信号。为进行这个测试，AD5422被编程为输出一个 Tektronix TDS1012B示波器测量输出噪声；结果显示输出噪 4 mA至20 mA切换的周期波形，该波形在两个值上都没有延 声在HART通信基金会协议规范要求的范围内。 迟，以获得最大变化率。所用的压摆率设置为SR时钟= 3和 SR阶跃= 2，C1设置为4.7 nF，C2保持开路。 Rev. A | Page 8 of 10 CN-0278 此外，再将SR时钟设置改变为5而不是3，并保持其它所有 模拟变化率测量 — AD5422 TSSOP 设置和元件值不变，从而进一步降低压摆率，由此另外进 从模拟变化率测试的角度来看，无论有无C1，最大峰值结 行测量；至于相关影响，可比较图9和图10来得出。 果都相似。主要区别在于，没有C1时，峰峰值本底噪声要 大得多。图14和图15分别是压摆率为120 ms(SR时钟= 3和SR 另外还执行了额外测量，以模拟AD5422 TSSOP封装选项在 这种配置下的表现；不过，没有连接在CAP1引脚的电容 阶跃= 2)和240 ms(SR时钟= 5和SR阶跃= 2)时的模拟变化率 曲线图。 MEASURE CH1 p-p 8.00V (C1)(因为此器件的TSSOP版本没有CAP1引脚)。 虽然与有C1的LFCSP器件相比，没有C1时测得的静默期间 输出噪声值更大，但还是在HART通信基金会协议规范要 CH1 FREQ 4.371Hz? 1 求的范围内。图12和图13中的通道2显示了有HCF_TOOL31滤波器时的宽带噪声，IOUT为4 mA时结果为530 μV rms， IOUT为12 mA时结果为690 μV rms。可将这些曲线图与图7及 图8进行比较，以体现有无C1的影响如何。 CH2 p-p 198mV 2 CH2 MAX 104mV MEASURE CH1 p-p 74.0mV CH2 MIN –94.0mV CH1 50.0mV CH1 NONE M 50.0ms CH1 6.20V <10Hz 图14. AD5422输出(通道1)和HART滤波器输出(通道2)， SR时钟= 3，SR阶跃= 2，C1 = NC，C2 = NC CH2 p-p 34.0mV 2 CH2 50.0mV MEASURE CH1 p-p 8.00V CH2 MAX 16.0mV CH1 FREQ ? 1 CH1 50.0mV CH2 50.0mV M 50.0ms CH2 1.68mV 170.491kHz CH2 p-p 126mV 10803-012 CH2 MIN –20.0mV 图12. 无C1且输出电流为4 mA时HART滤波器输入(通道1) 和输出(通道2)端的噪声 2 CH2 MAX 56.0mV MEASURE CH1 p-p 132mV CH2 MIN –70.0mV CH1 5.00mV CH1 NONE 1 无C1的影响如何。虽然这种电路配置中所用的HART耦合 CH2 50.0mV M 50.0ms CH2 1.68mV 293.631kHz 技术要求采用外部R SET 电阻，但请注意，即使该电路的 HART部分未实施，添加缓冲器也会在使用内部RSET电阻时 10803-013 CH1 50.0mV CH2 6.20V <10Hz 同样，可将这些曲线图与图9及图10进行比较，以体现有 CH2 MAX 20.0mV CH2 MIN –24.0mV M 50.0ms 图15. AD5422输出(通道1)和HART滤波器输出(通道2)， SR时钟= 5，SR阶跃= 2，C1 = NC，C2 = NC CH2 p-p 44.0mV 2 CH2 50.0mV 10803-015 1 10803-014 静默期间噪声测量 — AD5422 TSSOP 造成IOUT精度略微降低。因此，在使用这种缓冲器配置将 电压和电流输出引脚连接在一起时，建议使用外部RSET电阻。 图13. 无C1且输出电流为12 mA时HART滤波器输入(通道1) 和输出(通道2)端的噪声 Rev. A | Page 9 of 10 CN-0278 了解详情 数据手册和评估板 CN0278 Design Support Package: http://www.analog.com/CN0278-DesignSupport AD5422 Data Sheet and Evaluation Boards (TSSOP and LFCSP available) CN-0270, Complete 4 mA to 20 mA HART Solution AD5700 Data Sheet and Evaluation Board Maurice Egan, Configuring the AD5420 for HART Communication Compliance, Application Note AN-1065, Analog Devices. AD5700-1 Data Sheet and Evaluation Board HART® Communication Foundation 修订历史 2014年5月—修订版0至修订版A 更改图6 ...............................................................................................4 更改图11 ...........................................................................................11 2012年6月—修订版0：初始版 (Continued from first page) Circuits from the Lab circuits are intended only for use with Analog Devices products and are the intellectual property of Analog Devices or its licensors. While you may use the Circuits from the Lab circuits in the design of your product, no other license is granted by implication or otherwise under any patents or other intellectual property by application or use of the Circuits from the Lab circuits. Information furnished by Analog Devices is believed to be accurate and reliable. However, Circuits from the Lab circuits are supplied "as is" and without warranties of any kind, express, implied, or statutory including, but not limited to, any implied warranty of merchantability, noninfringement or fitness for a particular purpose and no responsibility is assumed by Analog Devices for their use, nor for any infringements of patents or other rights of third parties that may result from their use. Analog Devices reserves the right to change any Circuits from the Lab circuits at any time without notice but is under no obligation to do so. ©2012–2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. CN10803sc-0-5/14(A) Rev. A | Page 10 of 10