中文数据手册

1 MSPS、超低功耗、12-Bit ADC，
采用10引脚LFCSP和MSOP封装
AD7091R
特性
电池供电系统
手持式计量表
医疗仪器
移动通信
仪表和控制系统
数据采集系统
光敏元件
诊断/监控功能
能量采集
REFIN/REFOUT
VDD
AD7091R
2.5V
REF
SDO
T/H
VIN
SCLK
SERIAL
INTERFACE
12-BIT
SAR
CS
VDRIVE
CLK
OSC
CONVERSION
CONTROL LOGIC
10494-001
CONVST
GND
图1.
1100
VDD
= VVDRIVE
3V
V
DD =
DRIVE ==3V
1000
900
800
700
600
500
VDD
400
300
200
100
0
VDRIVE
0
200
400
600
THROUGHPUT RATE (kSPS)
800
1000
10494-002
应用
功能框图
REGCAP
POWER (µW)
高吞吐速率：1 MSPS
额定电压(VDD)：2.7 V至5.25 V
逻辑电压(VDRIVE)：1.65 V至5.25 V
积分非线性(INL)：±1 LSB(最大值)
模拟输入范围：0 V至VREF
超低功耗
3 V、1 MSPS时为349 µA(典型值)
3 V、省电模式下为264 nA(典型值)
内置2.5 V基准电压源，典型漂移值为±4.5 ppm/°C
宽输入带宽
灵活的功耗/吞吐速率管理
高速串行接口
SPI®/QSPI™/MICROWIRE™/DSP兼容
BUSY指示
省电模式
10引脚、3 mm × 2 mm LFCSP和10引脚MSOP封装
工作温度范围：−40°C至+125°C
图2. 功耗与吞吐速率的关系
概述
AD7091R采用先进的设计和工艺技术，可在高吞吐速率下
AD7091R是一款12位逐次逼近型模数转换器(ADC)，可在
实现极低的功耗。片内包括一个2.5 V精密基准电压源。
高吞吐速率(50 MHz SCLK时为1 MSPS)下实现超低功耗(3V
和1 MSPS时典型值为349 µA)。该器件采用2.7 V至5.25 V单
电源供电，内置一个宽带宽采样保持放大器，可处理7 MHz
以上的输入频率。AD7091R还配有片内转换时钟、精密基
准电压源和高速串行接口。
产品特色
1. 功耗最低的12位SAR ADC。
2. 2.5 V片内精密基准电压源。
3. 高吞吐速率、超低功耗。
4. 灵活的功耗/吞吐速率管理。平均功耗与吞吐速率成正比。
转换过程与数据采集利用CONVST信号和内部振荡器进行
器件不执行转换时可进入省电模式以降低平均功耗。
控制。AD7091R在实现1 MSPS吞吐速率的同时，可以利用
5. 利用VDRIVE功能实现单电源供电。AD7091R采用2.7 V至
其串行接口在转换完成后读取数据。
Rev. 0
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
5.25 V单电源供电，VDRIVE功能使得串行接口能够直接
与1.8 V至3.3 V处理器接口连接。
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2011 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7091R
目录
特性................................................................................................... 1
应用................................................................................................... 1
功能框图 .......................................................................................... 1
概述................................................................................................... 1
产品特色 .......................................................................................... 1
修订历史 .......................................................................................... 2
技术规格 .......................................................................................... 3
时序规格..................................................................................... 5
绝对最大额定值............................................................................. 6
热阻 ............................................................................................. 6
ESD警告...................................................................................... 6
引脚配置和功能描述 .................................................................... 7
典型工作特性 ................................................................................ 8
术语................................................................................................. 11
工作原理 ........................................................................................ 12
电路信息................................................................................... 12
转换器操作 .............................................................................. 12
ADC传递函数 ......................................................................... 12
内部/外部基准电压................................................................ 12
典型连接图 .............................................................................. 13
模拟输入................................................................................... 13
工作模式................................................................................... 14
功耗 ........................................................................................... 14
串行接口 ........................................................................................ 16
使用BUSY指示 ........................................................................ 16
不使用BUSY指示.................................................................... 17
软件复位................................................................................... 18
与8/16位SPI接口 ..................................................................... 18
外形尺寸 ........................................................................................ 20
订购指南................................................................................... 20
修订历史
2012年8月—修订版0：初始版
Rev. 0 | Page 2 of 20
AD7091R
技术规格
除非另有说明，VDD = 2.7 V至5.25 V，VDRIVE = 1.65 V至5.25 V，VREF = 2.5 V(内部基准源)，fSAMPLE = 1 MSPS，fSCLK = 50 MHz，
TA = −40°C至+125°C。
表1.
参数
动态性能1
信噪比(SNR)2
测试条件/注释
fIN = 10 kHz正弦波
fSAMPLE = 500 kSPS
信纳比(SINAD)2
总谐波失真(THD)2
无杂散动态范围(SFDR)2
孔径延迟2
孔径抖动2
全功率带宽2
典型值
66.5
67.5
66
69
70
69
−84
−85
5
40
7.5
1.2
−3 dB时
−0.1 dB时
直流精度
分辨率
积分非线性(INL)2, 3
微分非线性(DNL)2
失调误差2
增益误差2
总不可调整误差(TUE)2
模拟输入
输入电压范围
直流漏电流
输入电容4
最小值
VDRIVE ≤ 3.3 V
VDRIVE > 3.3 V，采用外部VREF
保证12位无失码
±0.8
±0.3
±0.6
±0.8
−2
2.5
±4.5
LSB
LSB
LSB
LSB
LSB
LSB
VREF
±1
V
µA
pF
pF
2.525
VDD
±25
V
V
ppm/°C
0.3 × VDRIVE
±1
5
V
V
µA
pF
0.4
±1
5
V
V
µA
pF
650
350
1
ns
ns
MSPS
0.7 × VDRIVE
典型值10 nA，VIN = 0 V或VDRIVE
ISOURCE = 200 µA
ISINK = 200 µA
dB
dB
dB
dB
dB
ns
ps
MHz
MHz
±1
±1
±0.9
±2
±3
7
1
2.485
2.7
REFIN
单位
Bits
0
基准电压输入/输出
REFOUT
逻辑输出
输出高电压(VOH)
输出低电压(VOL)
悬空态漏电流
悬空态输出电容4
输出编码
转换速率
转换时间
采样保持器采集时间2, 4
吞吐速率
−79
−78
12
采集阶段
采集阶段之外
温漂
逻辑输入
输入高电压(VINH)
输入低电压(VINL)
输入电流(IIN)
输入电容(CIN)4
最大值
VDRIVE − 0.2
标准二进制
满量程阶跃输入
Rev. 0 | Page 3 of 20
AD7091R
参数
电源要求
VDD
VDRIVE
IDD
正常模式—静态5
测试条件/注释
最小值
典型值
2.7
1.65
最大值
单位
5.25
5.25
V
V
VIN = 0 V
VDD = 5.25 V
VDD = 3 V
22
21.6
60
33
µA
µA
VDD = 5.25 V, fSAMPLE = 1 MSPS
VDD = 3 V, fSAMPLE = 1 MSPS
VDD = 3 V, fSAMPLE = 100 kSPS
388
349
55
449
408
µA
µA
µA
VDD = 5.25 V
VDD = 5.25 V，TA = −40°C至+85°C
VDD = 3 V
VDD = 3 V，TA = −40°C至+85°C
VIN = 0 V
0.334
0.334
0.264
0.264
4.4
1.4
4.2
1.2
µA
µA
µA
µA
VDRIVE = 5.25 V
VDRIVE = 3 V
32
28
500
500
nA
nA
VDRIVE = 5.25 V, fSAMPLE = 1 MSPS
VDRIVE = 3 V, fSAMPLE = 1 MSPS
42
17
86
20
µA
µA
VDRIVE = 5.25 V
VDRIVE = 3 V
7
2
41
28
nA
nA
VDD = VDRIVE = 5.25 V
VDD = VDRIVE = 3 V
116
65
318
101
µW
µW
VDD = VDRIVE = 5.25 V, fSAMPLE = 1 MSPS
VDD = VDRIVE = 3 V, fSAMPLE = 1 MSPS
2.3
1
2.9
1.3
mW
mW
VDD = VDRIVE = 5.25 V
VDD = VDRIVE = 3 V
1.8
0.8
24
13
µW
µW
正常模式—工作状态
省电模式
IDRIVE
正常模式—静态6
正常模式—工作状态
省电模式
总功耗(PDD + PDRIVE)
正常模式—静态5
VIN = 0 V
正常模式—工作状态
省电模式
1
2
3
4
5
6
动态性能采用突发SCLK实现。采集阶段使用自由振荡SCLK会降低动态性能。
参见术语部分。
针对VDRIVE < VDD + 0.7 V。
样片在初次发布期间均经过测试，以确保符合标准要求。
SCLK工作在突发模式，CS为空闲高电平。使用自由振荡SCLK且CS拉低时，IDD静态电流会增加30 µA(典型值，VDD = 5.25 V)。
SCLK工作在突发模式，CS为空闲高电平。使用自由振荡SCLK且CS拉低时，IDRIVE静态电流会增加32 µA(典型值，VDRIVE = 5.25 V)。
Rev. 0 | Page 4 of 20
AD7091R
时序规格
除非另有说明，VDD = 2.75 V至5.25 V，VDRIVE = 1.65 V至5.25 V，TA = −40°C至+125°C。1
表2.
参数
在TMIN、TMAX的限值
单位
描述
fSCLK
t1
t2
t3
t4
t5
t6
t7
t8
t9
50
8
7
0.4 tSCLK
3
0.4 tSCLK
15
10
650
6
MHz(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
ns(最大值)
串行读取时钟频率
从转换结束到SDO三态禁用的延迟
SCLK下降沿后的数据访问时间
SCLK高电平脉宽
SCLK到数据的有效保持时间
SCLK低电平脉宽
SCLK下降沿到SDO高阻态
CONVST 脉冲宽度
转换时间
t10
18
ns(最大值)
从CS到SDO三态禁用的延迟
t11
8
ns(最大值)
转换结束前的CS高电平时间
t12
8
ns(最大值)
t13
50
100
50
ms(典型值)
µs(最大值)
ns(最大值)
从转换结束到CS下降沿的延迟
采用内部基准电压源的上电时间2
采用外部基准电压源的上电时间
上一个SCLK沿与下一个CONVST脉冲之间的时间
tQUIET
1
2
转换结束前的CS低电平时间
样片在初次发布期间均经过测试，以确保符合标准要求。
采用2.2 μF基准电容。
Rev. 0 | Page 5 of 20
AD7091R
绝对最大额定值
除非另有说明，TA = 25°C。
热阻
表3.
参数
VDD至GND
VDRIVE至GND
模拟输入电压至GND
数字输入电压至GND
数字输出电压至GND
输入电流至除电源外的任何引脚1
工作温度范围
存储温度范围
结温
ESD
HBM
FICDM
1
表4. 热阻
额定值
−0.3 V至+7 V
−0.3 V至+7 V
−0.3 V至VREF + 0.3 V
−0.3 V至VDRIVE + 0.3 V
−0.3 V至VDRIVE + 0.3 V
±10 mA
−40°C 至+125°C
−65°C 至+150°C
150°C
封装类型
10引脚LFCSP
10引脚MSOP
θJA
33.2
25.67
θJC
4
1.67
单位
°C/W
°C/W
ESD警告
±2.5 kV
±1.5 kV
100 mA以下的瞬态电流不会造成硅控整流器(SCR)闩锁。
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
Rev. 0 | Page 6 of 20
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
AD7091R
引脚配置和功能描述
VDD 1
REGCAP 4
AD7091R
9
SDO
TOP VIEW
(Not to Scale)
8
SCLK
7
CS
6
CONVST
GND 5
NOTES
1. THE EXPOSED PAD IS NOT CONNECTED INTERNALLY.
FOR INCREASED RELIABILITY OF THE SOLDER JOINTS AND
FOR MAXIMUM THERMAL CAPABILITY, SOLDER THE EXPOSED
PAD TO THE SUBSTRATE, GND.
10
VDRIVE
REFIN/REFOUT 2
AD7091R
9
SDO
VIN 3
TOP VIEW
(Not to Scale)
8
SCLK
7
CS
6
CONVST
VDD 1
REGCAP 4
GND 5
图3. 引脚配置(10引脚LFCSP)
10494-004
VIN 3
10 VDRIVE
10494-003
REFIN/REFOUT 2
图4. 引脚配置(10引脚MSOP)
表5. 引脚功能描述
引脚编号
LFCSP MSOP
1
1
引脚名称
VDD
2
2
REFIN/REFOUT
3
4
3
4
VIN
REGCAP
5
6
5
6
GND
CONVST
7
7
CS
8
9
8
9
SCLK
SDO
10
10
VDRIVE
11
N/A
EPAD
描述
电源输入引脚。VDD范围为2.7 V至5.25 V。应将此电源引脚去耦至GND。
推荐的典型值是10 µF和0.1 µF。
基准电压输入/输出引脚。应将此引脚去耦至GND。推荐的典型去耦电容值为2.2 µF。
用户既可使用内部2.5 V基准电压，也可利用外部施加的电压过载内部基准电压。
外部基准电压的输入范围为2.7 V至VDD。
模拟输入。单端模拟输入范围为0 V至VREF。
内部稳压器电压输出的去耦电容引脚。应将此输出引脚通过一个1 μF电容独立去耦至GND。
此引脚的电压典型值为1.8 V。
模拟地。此引脚是AD7091R上所有电路的接地基准点。模拟输入信号应参考此GND电压。
转换开始。低电平有效边沿触发逻辑输入。CONVST下降沿使采样保持器进入保持模式，
并且启动转换。
片选。低电平有效逻辑输入。CS处于低电平时，串行总线使能；这种模式下，
CS用于通过SPI总线实现输出数据的帧传输。
串行时钟。此引脚用作串行时钟输入。
串行数据输出。转换输出数据以串行数据流形式提供给此引脚。
各位在SCLK输入的下降沿逐个输出。数据以MSB优先方式提供。
逻辑电源输入。此引脚的电源电压决定逻辑接口的工作电压。VDRIVE与GND之间应连接去耦电容。
推荐的典型值是10 µF和0.1 µF。此引脚的电压范围为1.65 V至5.25 V。
裸露焊盘。底部焊盘不在内部连接。为提高焊接接头的可靠性并实现最大散热效果，
应将裸露焊盘焊接到基板GND。
Rev. 0 | Page 7 of 20
AD7091R
典型工作特性
72
0
VDD = 2.7V
VDRIVE = 3.3V
TA = 25°C
fIN = 10kHz
–20
fSAMPLE = 1 MSPS
–40
–60
2.7V
3.0V
5.0V
68
SNR = 69.32dB
SINAD = 68.66dB
THD = –84.42dB
SNR (dB)
SNR (dB)
70
–80
66
64
–100
62
–120
100
200
300
400
500
FREQUENCY (kHz)
10494-005
0
60
1
图8. 不同电源电压下SNR与模拟输入频率的关系
1.0
0
VDD = 2.7V
VDRIVE = 3.3V
TA = 25°C
fSAMPLE = 1 MSPS
0.6
–20
–30
0.2
–40
THD (dB)
0.4
0.0
–0.2
–50
–70
–0.6
–80
–90
–1.0
–100
1024
1536
2048
2560
3072
3584
4096
CODE
10494-006
–0.8
512
2.7V
3.0V
5.0V
–60
–0.4
0
TA = 25°C
fSAMPLE = 1MSPS
–10
1
10
10494-009
0.8
100
INPUT FREQUENCY (kHz)
图9. 不同电源电压下THD与模拟输入频率的关系
图6. 典型INL性能
–50
1.0
VDD = 2.7V
VDRIVE = 3.3V
TA = 25°C
fSAMPLE = 1 MSPS
0.8
0.6
TA = 25°C
VDD = 3V
fIN = 10kHz
fSAMPLE = 1MSPS
–55
–60
0.4
THD (dB)
0.2
0.0
–0.2
–0.4
–65
–70
–75
–0.6
–80
–1.0
0
512
1024
1536
2048
2560
CODE
3072
3584
4096
10494-007
–0.8
–85
10
100
1k
SOURCE IMPEDANCE (Ω)
图10. THD与源阻抗的关系
图7. 典型DNL性能
Rev. 0 | Page 8 of 20
10k
10494-010
INL (LSB)
100
INPUT FREQUENCY (kHz)
图5. 典型动态性能
DNL (LSB)
10
10494-008
TA = 25°C
–140
AD7091R
2.502
72
VDD = VDRIVE = 3V
2.500
70
2.498
2.7V
3.0V
5.0V
2.496
VREF (V)
66
2.494
2.492
2.490
+25°C
–40°C
+85°C
+125°C
2.488
62
2.486
TA = 25°C
10
100
2.484
INPUT FREQUENCY (kHz)
450
VDD = VDRIVE = 3V
65k SAMPLES
TA = 25°C
430
40
30
20
10
0
6458
2046
2047
5655
2048
2049
2050
350
330
310
290
90
VDRIVE = 1.8V, +25°C
IDRIVE SUPPLY CURRENT (µA)
80
VDRIVE = 1.8V, –40°C
VDRIVE = 3V, +125°C
4
VDRIVE = 3V, +25°C
VDRIVE = 3V, –40°C
2
–40°C
+25°C
+85°C
+125°C
3.2
3.7
4.2
4.7
10
20
30
40
SDO CAPACITANCE LOAD (pF)
5.2
fSAMPLE = 1MSPS
VIN = 0V
70
60
50
40
30
20
–40°C
+25°C
+85°C
+125°C
10
50
0
1.65
10494-013
tSDO DELAY (ns)
370
图15. 不同温度下IDD 工作电流与VDD 电源电压的关系
8
0
390
VDD SUPPLY VOLTAGE (V)
12
6
100
fSAMPLE = 1MSPS
250
2.7
图12. 码中心(VREF /2)处的码直方图
10
80
270
CODE
VDRIVE = 1.8V, +125°C
60
410
IDD SUPPLY CURRENT (µA)
50
40
图14. 不同温度下基准电压输出与电流负载的关系
10494-012
NUMBER OF OCCURRENCES (k)
53423
20
CURRENT LOAD (µA)
图11. 不同电源电压下SINAD与模拟输入频率的关系
60
0
10494-015
1
10494-011
60
10494-014
64
2.65
3.65
4.65
VDRIVE SUPPLY VOLTAGE (V)
图13. tSDO 延迟与SDO电容负载和VDRIVE 的关系
图16. 不同温度下IDRIVE 工作电流与VDRIVE 电源电压的关系
Rev. 0 | Page 9 of 20
10494-031
SINAD (dB)
68
AD7091R
4000
3500
VDD = 3V, VDRIVE = 3V
VDD = 5V, VDRIVE = 5V
VDD = 5V, VDRIVE = 3.3V
2500
2000
1500
1000
500
0
–40
25
85
OPERATING TEMPERATURE (°C)
125
10494-032
TOTAL CURRENT (nA)
3000
图17. 不同电源电压下省电模式总功耗
(IDD 和IDRIVE )与温度的关系
Rev. 0 | Page 10 of 20
AD7091R
术语
积分非线性(INL)
INL指ADC传递函数与一条通过ADC传递函数端点的直线
的最大偏差。对于AD7091R，传递函数有两个端点，起点
在低于第一个码转换的0.5 LSB处的零电平，终点在高于最
后一个码转换的0.5 LSB处的满量程。
微分非线性(DNL)
DNL指ADC中任意两个相邻码之间所测得变化值与理想的
1 LSB变化值之间的差异。
失调误差
失调误差是指第一个码转换(00 ... 000到00 ... 001)的跃变点
与理想点(例如GND + 0.5 LSB)的偏差。
增益误差
增益误差指在失调误差调零之后，最后一个码转换(从111 ...
110到111 ... 111)的跃变点与理想点(例如VREF − 1.5 LSB)的偏差。
TUE是一个综合性指标，包括增益、线性度和失调误差。
总谐波失真(THD)
THD指所有谐波均方根和与基波的比值。对于AD7091R，
THD定义为
THD (dB ) = 20 log
V2 2 + V3 2 + V4 2 + V5 2 + V6 2
V1
其中：
V1是基波幅度的均方根值。
V2、V3、V4、V5及V6是二次到六次谐波幅度的均方根值。
无杂散动态范围(SFDR)
SFDR也称为峰值谐波或杂散噪声，是指在ADC输出频谱
(一直到fSAMPLE/2，直流信号除外)中，下一个最大分量的均
方根值与基波均方根值之比。通常情况下，此参数值由频
谱内的最大谐波决定，但对于谐波淹没于本底噪声内的
ADC，最大谐波为噪声峰值。
采样保持器采集时间
采样保持放大器在转换结束后恢复跟踪模式。采样保持器
采集时间是指转换结束后，采样保持放大器输出达到最终
值(在±0.5 LSB内)所需的时间(更多信息参见“串行接口”部分)。
孔径延迟
孔径延迟是指采样时钟前沿与ADC采样点之间的测量间隔。
信噪比(SNR)
SNR是指在ADC输出端测得的信号对噪声比。这里的信号
是基波幅值的均方根值。噪声为除了直流信号以外一直到
半采样频率(fSAMPLE/2)的所有非基波信号之和。
全功率带宽
全功率带宽是指针对满量程输入，重构基波幅度减小0.1 dB
或3 dB的输入频率。
孔径抖动
孔径抖动指样本与样本之间在采样的有效时间点上的差异。
在数字化过程中，这个比值的大小取决于量化级数：量化
级数越多，量化噪声就越小。对于一个正弦波输入的理想
N位转换器，信噪比理论值计算公式为：
Signal-to-Noise Ratio = (6.02N + 1.76) dB
因此，12位转换器的SNR理论值为74dB。
信纳比(SINAD)
SINAD是指在ADC输出端测得的信号对噪声及失真比。信
号为正弦波的均方根值；噪声为一直到半采样频率
(fSAMPLE/2)的所有非基波信号的均方根和，包括谐波，
但直流信号除外。
总不可调整误差(TUE)
Rev. 0 | Page 11 of 20
AD7091R
工作原理
CHARGE
REDISTRIBUTION
DAC
电路信息
AD7091R还提供省电选项，可在两次转换间隙进入省电
状态。省电特性通过标准串行接口实现，详见工作模式
部分。
图19. ADC转换阶段
ADC传递函数
AD7091R的输出编码方式为标准二进制。所设计的码跃迁在
连续整数LSB值的中间(即0.5 LSB、1.5 LSB等等)进行。AD7091R
的LSB大小为VREF/4096。其理想传递特性如图20所示。
111 ... 111
111 ... 110
10494-017
SW2
LDO/2
ADC CODE
111 ... 000
1LSB = VREF /4096
011 ... 111
000 ... 010
000 ... 001
000 ... 000
0V 1LSB
VREF – 1LSB
ANALOG INPUT
AD7091R允许选用内部基准电压源或外部基准电压源。
CONTROL
LOGIC
COMPARATOR
GND
COMPARATOR
内部/外部基准电压
SAMPLING
CAPACITOR
ACQUISITION
PHASE
CONTROL
LOGIC
SW2
图20. AD7091R理想传递特性
CHARGE
REDISTRIBUTION
DAC
SW1
B
CONVERSION
PHASE
LDO/2
AD7091R是一款基于电荷再分配DAC的逐次逼近型ADC。
图18和图19显示了该ADC的原理示意图。图18显示的是采
样阶段的ADC。SW2闭合，SW1置于A，比较器保持在平
衡状态，采样电容采集VIN的信号。
VIN
SW1
B
GND
转换器操作
A
SAMPLING
CAPACITOR
A
10494-018
AD7091R提供片内采样保持ADC和串行接口，采用小型10
引脚LFCSP和10引脚MSOP封装。这些封装与其它解决方
案相比，非常节省空间。串行时钟输入访问器件产生的
数 据 。 该 逐 次 逼 近 型 ADC所 用 的 时 钟 由 内 部 产 生 。
AD7091R所用的基准电压由片内精密基准电压源产生。模
拟输入范围是0 V至VREF。
VIN
10494-019
AD7091R是一款12位逐次逼近型模数转换器(ADC)，可在
高吞吐速率(50 MHz SCLK时为1 MSPS)下实现超低功耗(3V
和1 MSPS时典型值为349 µA)。该器件可以采用2.7 V至5.25 V
单电源供电。
图18. ADC采样阶段
当ADC启动转换时，SW2断开，而SW1移至位置B(见图19)，
使比较器变得不平衡。控制逻辑和电荷再分配DAC可以加
上和减去采样电容中的固定电荷数量，使得比较器恢复到
平衡状态。当比较器重新平衡后，转换就已经完成。控制逻
辑产生ADC的输出代码。图20显示了理想ADC的传递函数。
内部基准电压源提供2.5 V精密低温漂基准电压。内部基准电
压通过REFIN/REFOUT引脚提供。使用内部基准源时，为实
现额定性能，此引脚应利用一个典型值2.2 µF的电容去耦。
2.2 µF基准电容完全充电后，内部基准电压达到2.5 V REFOUT电
平需要50 ms(典型值)。
省电模式下，内部基准电压源关断。退出省电模式后，应
等待足够长的时间让基准电容再充电，然后才能执行转
换。基准电容再充电所需的时间取决于退出省电模式时电
容上的剩余电荷量。
如果AD7091R的外部电路使用片内基准电压源，建议对此
基准电压进行缓冲，然后再供应外部电路。
也可以从外部施加AD7091R基准电压。如果将外部基准电
压施加于器件，内部基准电压源自动过载。外部施加的基
准电压应在2.7 V到5.25 V范围内，并且应连接到REFIN/REFOUT
引脚。
Rev. 0 | Page 12 of 20
AD7091R
典型连接图
VDD
2.7 V至5.25 V的正电源应连接到VDD引脚，去耦电容的典型
值为100 nF和10 µF。这些电容应尽可能靠近器件引脚。电
源连接到VDD引脚且AD7091R采用2.5 V内部基准电压时，为实
现额定性能并提供0 V至VREF的模拟输入范围，REFIN/REFOUT引
脚应利用典型值为2.2 µF的电容去耦。稳压器旁路去耦电容
(REGCAP)的典型值为1 µF。VDRIVE输入上施加的电压控制串行
接口的电压，因此，此引脚应连接到微处理器的电源电压。
VDRIVE可以在1.65 V至5.25 V范围内设置，其去耦电容的典
型值为100 nF和10 µF。转换结果以12位字输出，MSB优先。
VREF
D1
D3
R1
VIN
C1
1pF
D2
C3
2.5pF
NOTES
1. DURING THE CONVERSION PHASE, THE SWITCH IS OPEN.
DURING THE TRACK PHASE, THE SWITCH IS CLOSED.
图21. 等效模拟输入电路
图21中的电容C1通常约为1 pF，主要是引脚寄生电容。电阻
R1是由开关导通电阻构成的集总元件，通常约为500 Ω。电
容C2是ADC采样电容，典型值为3.6 pF。
上电时，AD7091R要求用户启动软件复位(参见“软件复位”
部分)。
如果将外部基准电压施加于器件，内部基准电压源自动
过载。外部施加的基准电压应在2.7 V到5.25 V范围内，并且
应连接到REFIN/REFOUT引脚。
在对谐波失真和信噪比要求严格的应用中，模拟输入应采
用一个低阻抗源进行驱动。高源阻抗会显著影响ADC的交
流特性。这可能需要使用一个输入缓冲放大器，如图22
所示。通常根据具体应用来选择运算放大器。
如果需要BUSY指示功能，应将与VDRIVE相连的典型值为100 kΩ
的上拉电阻连接到SDO引脚。此外，对于要求低功耗的
应用，可以利用省电模式来改善ADC的功耗性能(更多信
息参见“工作模式”部分)。
不用放大器来驱动模拟输入端时，应将源阻抗限制在较低
的值。源阻抗最大值取决于可容许的总谐波失真(THD)。
总谐波失真随着输入源阻抗的增加而增大，从而使ADC性
能下降。图10显示了3 V电源电压和1 MSPS采样速率时的THD
与源阻抗的关系。
模拟输入
图21显示了AD7091R模拟输入结构的等效电路。二极管D1
和D2提供模拟输入的ESD保护。二极管D3是VIN与VREF之间
的寄生二极管。为防止二极管正偏和导通电流，应确保模
拟输入信号不超过VREF或VDD 300 mV以上。这些二极管可
以导通但不会导致器件彻底损坏的最大电流为10 mA。
为实现额定性能，应将一个外部滤波器连接到AD7091R的
模拟输入端，例如图22所示的单极点低通RC滤波器或类似
元件。
WITH BUSY
INDICATION
VDRIVE
1.65V TO 5.25V
100kΩ
2.7V TO 5.25V
100nF
10µF
VDD
VDRIVE
REGCAP
AD7091R
1µF
51Ω
ANALOG
INPUT
4.7nF
VIN
GND
100nF
SDO
SCLK
CS
MICROPROCESSOR/
MICROCONTROLLER/
DSP
REFIN/ CONVST
REFOUT
2.2µF
图22. AD7091R典型连接图
Rev. 0 | Page 13 of 20
10494-020
10µF
C2
3.6pF
10494-021
图22给出了AD7091R的典型连接图。
AD7091R
工作模式
转换完成时，通过控制CONVST信号的逻辑状态，可以选
择AD7091R的工作模式。
转换结束时CONVST引脚的逻辑电平决定AD7091R是保持
正常模式，还是进入省电模式(参见“正常模式”和“省电模
式 ”部 分 )。 类 似 地 ， 如 果 器 件 已 经 处 于 省 电 模 式 ， 则
CONVST可以控制器件是返回正常模式，还是继续保持省
电模式。这些工作模式提供灵活的电源管理选项，允许针
对不同的应用要求优化功耗与吞吐速率之比。
AD7091R的串行接口在省电模式下仍能工作，因此，在器
件进入省电模式后，用户可以回读转换结果。
若 要 退 出 这 种 工 作 模 式 并 使 AD7091R上 电 ， 只 需 将
CONVST拉高。在CONVST的上升沿，器件开始上电。从
省电模式上电，AD7091R的内部电路需要100 μs。如果使用内
部基准电压源，基准电容必须再次充满电后才能进行精确
的转换。
退出省电模式后，要启动下一次转换，应按照“正常模式”
所述操作接口。
正常模式
功耗
正常工作模式旨在用于实现最快的吞吐速率性能。用户不
必担心上电时间，因为AD7091R始终处于完全上电状态。
图29显示了AD7091R在正常模式下的一般时序图。
对于AD7091R的两种工作模式(正常模式和省电模式，更多信
息见“工作模式”部分)，其功耗与吞吐速率有着不同的关系。
综合使用正常模式和省电模式可实现最佳的功耗性能。
这种模式下，如“串行接口”部分所述，转换在CONVST的
下降沿启动。为确保器件始终处于完全上电状态，t7 后
CONVST必须变为高电平，并且保持高电平状态直到转换
完成。转换结束时(图27中用EOC表示)会测试CONVST的
逻辑状态。
要计算总功耗，还应考虑IDRIVE电流。图16显示了不同电源
电压下的IDRIVE电流。图23和图24显示了不同吞吐速率下
VDRIVE的功耗。
若要回读转换结果寄存器中存储的数据，应等待转换完 成，
然后将CS拉低。转换数据随后通过SDO引脚输出(见图29)。
输出移位寄存器为12位宽，因此数据作为12位字在串行时
钟输入(SCLK)的控制下移出器件。读取数据后，用户可以再
次拉低CONVST，tQUIET时间过去后即可开始下一次转换。
省电模式
省电模式旨在用于需要较低吞吐速率和较低功耗的应用。
这种模式下，可以在每次转换完成后关断ADC，或者以高
吞吐速率执行一系列转换，然后将ADC关断相对较长的时
间，直到迎来下一系列的转换。当AD7091R处于省电模式
时，包括内部基准电压源在内的所有模拟电路均关断，但
串行接口仍然有效。
要进入省电模式，CONVST应拉低并保持低电平，直到转
换结束(图30中用EOC表示)。转换完成后会测试CONVST
引脚的逻辑电平。如果CONVST信号此时为逻辑低电平，
器件将进入省电模式。
精心挑选V DD 和V DRIVE 电源电压及SDO线路电容(见图15
和图16)，可以改善AD7091R的功耗性能。
正常模式
3 V VDD电源和1 MSPS吞吐速率时，器件在正常工作模式下
的IDD功耗为349 μA(包括21.6 μA的静态电流和转换过程中的
327.4 μA动态电流)。动态功耗与吞吐速率成正比。
下例计算AD7091R在正常模式、500 kSPS吞吐速率和3 V电
源下的功耗。
动态转换的功耗为491 μW，如下式所示：
((500 kSPS/1 MSPS) × 327.4 A) × 3 V = 491
正常模式静态功耗为：
21.6 A × 3 V = 65
因此，500 kSPS时的总功耗为
Rev. 0 | Page 14 of 20
491
5
6
AD7091R
正常模式与省电模式结合
典型功耗与吞吐速率的关系。VDRIVE电源的功耗计算原理
正常模式和省电模式的结合可实现最佳的功耗性能。
与VDD电源相同。
从省电模式上电，AD7091R的内部电路需要100 μs。因此，在
10 kSPS以下的采样速率时，可以使用省电模式。
此外，如图24所示，在较低吞吐速率时，与仅使用正常模
式相比，使用省电模式可以降低功耗。
使用片内基准电压源时，还应考虑基准电容的再充电。
AD7091R可以在50 ms的时间(典型值)内将2.2 µF基准电容充
满电。然而，基准电容再充电所需的时间取决于退出省电
模式时电容上的剩余电荷量。基准电容损失电荷的速度非
常慢，因此再充电时间要快得多。
1100
VDD
= VVDRIVE
3V
V
DD =
DRIVE ==3V
1000
900
POWER (µW)
800
图25显示了AD7091R综合运用正常模式和省电模式的转换
顺序，吞吐速率为5 kSPS，使用外部基准电压源。VDD电源电压
为3 V时，静态电流为21.6 μA。1 MSPS时的动态电流为
327.4 μA。省电模式消耗的电流为264 nA。完成转换需要650 ns；
使用外部基准电压源时，AD7091R从省电模式上电需要100 μs。
700
600
500
VDD
400
300
200
100
VDRIVE
0
200
((5 kSPS/1 MSPS) × 327.4 A) × 3 V = 4.9 W
600
800
1000
图23. 功耗与吞吐速率的关系(全部范围)
正常模式静态运行和省电模式的功耗为：
1000
((100.6 s/200 s) × 21.6 A) × 3 V +
100
((99.4 s/200 s) × 264 nA) × 3 V = 33 W
静态运行时间包括650 ns的转换时间。
VDD = VDRIVE = 3V
VIN = 0V
EXTERNAL REFERENCE
POWER (µW)
10
因此，5 kSPS时的总功耗为
37.9
1
0.1
图23和图24显示了VDD和VDRIVE电源均为3 V时，AD7091R的
VDD (NO PD)
VDRIVE (NO PD)
VDD
VDRIVE
0.01
0.001
0.01
0.1
1
10
100
THROUGHPUT RATE (kSPS)
图24. 功耗与吞吐速率的关系(较低范围)
EOC
CONVST
650ns
CONVERSION
99µs
POWER-DOWN
100µs
POWER-UP
SDO
DATA
200µs
图25. 10 SPS、正常模式和省电模式
Rev. 0 | Page 15 of 20
10494-022
CS
10494-117
4.9 W + 33
400
THROUGHPUT RATE (kSPS)
10494-016
0
动态转换的功耗为4.9 μW，如下式所示：
AD7091R
串行接口
AD7091R串 行 接 口 由 四 个 信 号 构 成 ： SDO、 SCLK、
CONVST和CS。串行接口用于访问结果寄存器中的数据以
及控制器件的工作模式。SCLK是器件的串行时钟输入，
SDO数据传输与此SCLK相关。CONVST信号用于启动转换
过程以及选择AD7091R的工作模式(见“工作模式”部分)。
CS用于实现数据的帧传输。CS的下降沿使SDO线脱离
高阻态。CS的上升沿使SDO线返回高阻态。
持模式并对模拟输入进行采样。如果用户不想AD7091R进
入省电模式，应在转换结束前将CONVST置于高电平。
完成转换需要650 ns。转换过程结束后，采样保持器回到跟踪
模式。转换结束前，拉低CS可启用BUSY指示功能。
在SCLK的控制下，根据转换结束时CS的逻辑状态，转换
结果以12位字从器件移出。转换结束时，SDO变为低电平。
SDO将保持低电平，直到转换结果的MSB (DB11)在SCLK
的第一个下降沿输出。DB10至DB0在SCLK的后续下降沿
输出。第13个SCLK下降沿使SDO线返回高阻态。数据在
SCLK下降沿传播，在下一个SCLK的上升沿和下降沿均有效。
图27给出了这种模式的时序图。
转换结束时CS的逻辑电平决定是否使能BUSY指示功能。
此功能影响MSB相对于CS和SCLK的传播。
使用BUSY指示
启用BUSY指示功能时，SDO引脚可以用作中断信号，指
示转换已完成。图26给出了这种配置的连接图。注意，
VDRIVE的上拉电阻需要连接到SDO引脚，以便主机在转换
结束后检测SDO引脚何时退出三态状态。这种模式需要13
个SCLK周期：12个时钟周期用于输出数据，还有一个时钟
周期用于使SDO引脚返回三态状态。
如果需要再一次转换，应再次将CONVST拉低，并重复读
取周期。
CS1
CONVERT
VDRIVE
CS
100kΩ
CONVST
AD7091R
DIGITAL HOST
DATA IN
SDO
SCLK
IRQ
CLK
10494-025
要启用BUSY指示功能，首先应启动转换。CONVST从高
电平变为低电平就会启动转换，从而将采样保持器置于保
图26. 使用BUSY指示的连接图
EOC
t7
CONVST
tQUIET
t8
CS
t9
THREE-STATE
3
2
4
t2
DB11
10
5
11
t4
DB10
DB9
DB8
DB7
DB2
NOTES
1. EOC IS THE END OF A CONVERSION.
图27. 使用BUSY指示的串行端口时序
Rev. 0 | Page 16 of 20
12
t5
13
t6
DB1
DB0
THREE-STATE
10494-026
t1
SDO
t3
1
SCLK
AD7091R
不使用BUSY指示
数据作为12位字在SCLK和CS的控制下移出器件。MSB(位
DB11)在CS的下降沿输出。DB10至DB0在SCLK的后续下降
沿输出。第12个SCLK下降沿使SDO线返回高阻态。输出所
有数据后，再次将CS拉高。这种模式下，SCLK应为空闲
低电平，确保MSB不会丢失。数据在SCLK下降沿传播，在
下一个SCLK的上升沿和下降沿均有效。图28给出了这种操
作的时序图。
要使用AD7091R而不启用BUSY指示功能，首先应启动
转换。CONVST从高电平变为低电平就会启动转换，从而
将采样保持器置于保持模式并对模拟输入进行采样。如果
用 户 不 想 AD7091R进 入 省 电 模 式 ， 应 在 转 换 结 束 前 将
CONVST置于高电平。完成转换需要650 ns。转换过程结
束后，采样保持器回到跟踪模式。为防止启用BUSY指示
功能，应确保转换结束前将CS拉高。
如果需要再一次转换，应将CONVST拉低，并重复读取
周期。
EOC
t7
CONVST
tQUIET
t8
t12
CS
t11
t3
1
SCLK
3
4
5
10
12
11
t5
t2
t10
SDO
2
THREE-STATE
DB11
DB10
t6
t4
DB9
DB8
DB7
DB2
DB0
THREE-STATE
10494-027
NOTES
1. EOC IS THE END OF A CONVERSION.
DB1
图28. 不使用BUSY指示的串行端口时序
Rev. 0 | Page 17 of 20
AD7091R
软件复位
8与8/16位SPI接口
首次通电时，AD7091R要求用户启动软件复位。应当注意，
未应用正确的软件复位命令可能会导致器件工作不正常。
也可以让AD7091R与传统的8/16位SPI总线连接。
执行软件复位的步骤如下：
1. 启动转换。
2. 转换完成后，将CS拉低以回读转换结果。
3. 在第二个和第八个SCLK周期之间，将CS拉高以缩短读
取操作时间。
4. 在下一次转换结束时，执行软件复位。
将主机SPI接口配置为16位，可以执行转换和读取结果，不
过与标准接口方法相比(参见“使用BUSY指示”和“不使用
BUSY指示”部分)，需要再提供4个SCLK周期才能完成转换。
在第13个SCLK下降沿(启用BUSY指示功能时)或第12个
SCLK下降沿(禁用BUSY指示功能时)之后，SDO返回高阻态。
主机应将额外的4位视为无关位。所有其它时序参见图27
和图28，tQUIET开始于第16个SCLK周期之后。
如果使用片内基准电压源，用户应等待基准电容充满电，
以便实现额定性能。
将SPI总线配置为8位，并执行“软件复位”部分所述的操作，
可以执行软件复位。
图31给出了这种操作的时序图。
EOC
t7
CONVST
t8
t12
CS
t10
CONVERSION DATA
SDO
1.
10494-028
NOTES
DON’T CARE.
2. EOC IS THE END OF A CONVERSION.
图29. 串行接口读取时序—正常模式
EOC
POWER-DOWN MODE
CONVST
t13
t8
t12
CS
t10
SDO
CONVERSION DATA
1.
10494-029
NOTES
DON’T CARE.
2. EOC IS THE END OF A CONVERSION.
图30. 进入/退出省电模式
Rev. 0 | Page 18 of 20
AD7091R
EOC/
SOFTWARE
RESET
EOC
t7
t7
CONVST
t8
t8
t12
CS
t10
SHORT CYCLE READ
SDO
t3
SCLK
1
2
6
7
8
t5
NOTES
DON’T CARE.
10494-030
1.
2. EOC IS THE END OF A CONVERSION.
图31. 软件复位时序
Rev. 0 | Page 19 of 20
AD7091R
外形尺寸
2.54
2.44
2.34
3.10
3.00
2.90
2.10
2.00
1.90
PIN 1 INDEX
AREA
1.00
0.90
0.80
EXPOSED
PAD
0.35
0.30
0.25
5
1
BOTTOM VIEW
TOP VIEW
0.05 MAX
0.02 NOM
0.30
0.25
0.20
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.203 REF
05-06-2010-B
0.80
0.75
0.70
SEATING
PLANE
0.50 BSC
10
6
COMPLIANT TO JEDEC STANDARDS MO-229-WCED-3
图32. 10引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 2 mm，超薄体，双排引脚
(CP-10-12)
图示尺寸单位：mm
3.10
3.00
2.90
3.10
3.00
2.90
10
5.15
4.90
4.65
6
1
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
6°
0°
0.23
0.13
COMPLIANT TO JEDEC STANDARDS MO-187-BA
0.70
0.55
0.40
091709-A
0.15
0.05
COPLANARITY
0.10
图33. 10引脚超小型MSOP封装
(RM-10)
图示尺寸单位：mm
订购指南
型号1
AD7091RBCPZ-RL
AD7091RBCPZ-RL7
AD7091RBRMZ
AD7091RBRMZ-RL7
EVAL-AD7091RSDZ
EVAL-SDP-CB1Z
1
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
封装描述
10引脚引脚架构芯片级封装[LFCSP_WD]
10引脚引脚架构芯片级封装[LFCSP_WD]
10引脚超小型封装[MSOP]
10引脚超小型封装[MSOP]
评估板
评估控制板
Z = 符合RoHS标准的器件。
©2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10494sc-0-8/12(0)
Rev. 0 | Page 20 of 20
封装选项
CP-10-12
CP-10-12
RM-10
RM-10
标识
C7P
C7P
DRQ
DRQ
AD7091R
外形尺寸
2.54
2.44
2.34
3.10
3.00
2.90
2.10
2.00
1.90
PIN 1 INDEX
AREA
1.00
0.90
0.80
EXPOSED
PAD
0.35
0.30
0.25
5
1
BOTTOM VIEW
TOP VIEW
0.05 MAX
0.02 NOM
0.30
0.25
0.20
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.203 REF
05-06-2010-B
0.80
0.75
0.70
SEATING
PLANE
0.50 BSC
10
6
COMPLIANT TO JEDEC STANDARDS MO-229-WCED-3
图32. 10引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 2 mm，超薄体，双排引脚
(CP-10-12)
图示尺寸单位：mm
3.10
3.00
2.90
3.10
3.00
2.90
10
5.15
4.90
4.65
6
1
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
6°
0°
0.23
0.13
COMPLIANT TO JEDEC STANDARDS MO-187-BA
0.70
0.55
0.40
091709-A
0.15
0.05
COPLANARITY
0.10
图33. 10引脚超小型MSOP封装
(RM-10)
图示尺寸单位：mm
订购指南
型号1
AD7091RBCPZ-RL
AD7091RBCPZ-RL7
AD7091RBRMZ
AD7091RBRMZ-RL7
EVAL-AD7091RSDZ
EVAL-SDP-CB1Z
1
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
封装描述
10引脚引脚架构芯片级封装[LFCSP_WD]
10引脚引脚架构芯片级封装[LFCSP_WD]
10引脚超小型封装[MSOP]
10引脚超小型封装[MSOP]
评估板
评估控制板
Z = 符合RoHS标准的器件。
©2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10494sc-0-8/12(0)
Rev. 0 | Page 20 of 20
封装选项
CP-10-12
CP-10-12
RM-10
RM-10
标识
C7P
C7P
DRQ
DRQ