日本語データシート（参考） 最新英語データシートはこちらをご覧ください。 10ピンLFCSPまたはMSOP採用の 1 MSPS、超低消費電力12ビットADC AD7091R データシート 機能ブロック図 特長 REGCAP 高速スループット・レート: 1 MSPS VDD = 2.7 V～5.25 V で仕様を規定 ロジック電圧 VDRIVE: 1.65 V～5.25 V INL: ±1 LSB 最大 アナログ入力範囲: 0 V～VREF 超低消費電力 3 V、1 MSPS で 349 µA (typ) 3 V、パワーダウン・モードで 264 nA (typ) ±4.5 ppm/°C (typ)ドリフトの 2.5 V リファレンス電圧を内蔵 広い入力帯域幅 柔軟な消費電力／スループット・レート管理 高速シリアル・インターフェース SPI®/QSPI™/MICROWIRE™/DSP に互換 BUSY インジケータ パワーダウン・モード 10 ピンの 3 mm × 2 mm LFCSP パッケージまたは 10 ピンの MSOP パッケージを採用 温度範囲: −40°C～+125°C REFIN/REFOUT VDD AD7091R 2.5V REF SDO T/H VIN SCLK SERIAL INTERFACE 12-BIT SAR CS VDRIVE CLK OSC CONVERSION CONTROL LOGIC 10494-001 CONVST GND 図 1. 1100 V = V VDD VDRIVE 3V DD = DRIVE == 3V 1000 900 POWER (μW) 800 アプリケーション バッテリ駆動のシステム ハンドヘルド型計測器 医用計測機器 モバイル通信 計装システムおよび制御システム データ･アクイジション･システム 光センサー 診断／モニタ機能 エネルギー・ハーベスト 700 600 500 VDD 400 300 200 100 VDRIVE 0 200 400 600 800 1000 THROUGHPUT RATE (kSPS) 10494-002 0 図 2.消費電力とスループット・レートとの関係 て、高いスループット・レートで非常に小さい消費電力を可能に しています。正確な 2.5 Vのリファレンス電圧を内蔵しています。 概要 AD7091Rは、超低消費電力(3 V、1 MSPSで 349 µA (typ))と同時に 高速スループット・レート (50 MHz SCLK で 1 MSPS)を提供する 12 ビット逐次比較型 A/Dコンバータ (ADC)です。このデバイスは 2.7～5.25 Vの単電源で動作し、7 MHzを超える入力周波数を処理 できる広帯域トラック・アンド・ホールド・アンプを内蔵してい ます。また、AD7091Rは、変換クロック、正確なリファレンス電 圧、高速シリアル・インターフェースも内蔵しています。 変換プロセスとデータ・アクイジションは、CONVST信号と内蔵 発振器を使って制御されます。AD7091R は、変換後にデータの読 出しを可能にすると同時に 1 MSPS のスループット・レートを実 現するシリアル・インターフェースを内蔵しています。 この AD7091Rでは高度なデザイン技術と製造プロセス技術を使っ 製品のハイライト 1. 2. 3. 4. 5. 最小消費電力の 12 ビット SAR ADC を提供。 正確な 2.5 V リファレンス電圧を内蔵。 超低消費電力で高いスループット・レート。 フレキシブルな消費電力／スループット・レート管理平均消 費電力がスループット・レートに比例。パワーダウン・モード により、デバイスの変換非実行時に平均消費電力を削減可能。 VDRIVE 機能付き単電源動作。AD7091Rは 2.7 V～5.25 V の単 電源で動作します。VDRIVE 機能を使うと、シリアル・インタ ーフェースを 1.8 V～3.3 Vのプロセッサへ容易に接続するこ とができます。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. 0 ©2012 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 AD7091R データシート 目次 特長......................................................................................................... 1 回路説明........................................................................................... 12 アプリケーション ................................................................................. 1 コンバータの動作 ........................................................................... 12 機能ブロック図 ..................................................................................... 1 ADCの伝達関数............................................................................... 12 概要......................................................................................................... 1 内蔵／外付けリファレンス電圧 ................................................... 12 製品のハイライト ................................................................................. 1 代表的な接続図 ............................................................................... 13 改訂履歴................................................................................................. 2 アナログ入力 ................................................................................... 13 仕様......................................................................................................... 3 動作モード....................................................................................... 14 タイミング仕様................................................................................. 5 消費電力........................................................................................... 14 絶対最大定格 ......................................................................................... 6 シリアル・インターフェース............................................................ 16 熱抵抗................................................................................................. 6 BUSY インジケータ使用時............................................................ 16 ESDの注意 ......................................................................................... 6 BUSY インジケータ非使用時........................................................ 17 ピン配置およびピン機能説明 ............................................................. 7 ソフトウェア・リセット ............................................................... 18 代表的な性能特性 ................................................................................. 8 8/16 ビット SPIとのインターフェース ......................................... 18 用語....................................................................................................... 11 外形寸法 ............................................................................................... 20 動作原理............................................................................................... 12 オーダー・ガイド ........................................................................... 20 改訂履歴 8/12—Revision 0: Initial Version Rev. 0 － 2/20 － AD7091R データシート 仕様 特に指定がない限り、VDD = 2.7 V～5.25 V、VDRIVE = 1.65 V～5.25 V、VREF = 2.5 V 内蔵リファレンス電圧、fSAMPLE = 1 MSPS、fSCLK = 50 MHz、TA = −40°C～+125°C。 表 1. Parameter Test Conditions/Comments DYNAMIC PERFORMANCE 1 fIN = 10 kHz sine wave Signal-to-Noise Ratio (SNR) 2 fSAMPLE = 500 kSPS Signal-to-Noise-and-Distortion Ratio (SINAD)2 Min Typ 66.5 69 67.5 70 dB 66 69 dB Total Harmonic Distortion (THD)2 Spurious Free Dynamic Range (SFDR) 2 Max Unit dB −84 −79 dB −85 −78 dB Aperture Delay2 5 ns Aperture Jitter2 40 ps At −3 dB 7.5 MHz At −0.1 dB 1.2 MHz Full Power Bandwidth2 DC ACCURACY Resolution Integral Nonlinearity (INL) 12 Bits 2, 3 VDRIVE ≤ 3.3 V ±0.8 VDRIVE > 3.3 V with external VREF Differential Nonlinearity (DNL)2 Guaranteed no missing codes to 12 bits ±1 LSB ±1 LSB ±0.3 ±0.9 LSB ±0.6 ±2 LSB Gain Error2 ±0.8 ±3 LSB Total Unadjusted Error (TUE)2 −2 Offset Error2 LSB ANALOG INPUT Input Voltage Range 0 DC Leakage Current VREF V ±1 µA Input Capacitance 4 During acquisition phase 7 pF Outside acquisition phase 1 pF VOLTAGE REFERENCE INPUT/OUTPUT REFOUT 2.485 REFIN 2.7 Drift 2.5 ±4.5 2.525 V VDD V ±25 ppm/°C LOGIC INPUTS Input High Voltage (VINH) 0.7 × VDRIVE V Input Low Voltage (VINL) Input Current (IIN) Typically 10 nA, VIN = 0 V or VDRIVE Input Capacitance (CIN)4 0.3 × VDRIVE V ±1 µA 5 pF LOGIC OUTPUTS Output High Voltage (VOH) ISOURCE = 200 µA Output Low Voltage (VOL) ISINK = 200 µA VDRIVE − 0.2 V 0.4 V Floating State Leakage Current ±1 µA Floating State Output Capacitance4 5 pF Output Coding Straight binary CONVERSION RATE Conversion Time Track-and-Hold Acquisition Time2, 4 Full-scale step input Throughput Rate Rev. 0 － 3/20 － 650 ns 350 ns 1 MSPS AD7091R データシート Parameter Test Conditions/Comments Min Typ Max Unit POWER REQUIREMENTS VDD 2.7 5.25 V VDRIVE 1.65 5.25 V IDD VIN = 0 V Normal Mode—Static 5 VDD = 5.25 V 22 60 µA VDD = 3 V 21.6 33 µA Normal Mode—Operational VDD = 5.25 V, fSAMPLE = 1 MSPS 388 449 µA VDD = 3 V, fSAMPLE = 1 MSPS 349 408 µA VDD = 3 V, fSAMPLE = 100 kSPS 55 VDD = 5.25 V 0.334 4.4 VDD = 5.25 V, TA = −40°C to +85°C 0.334 1.4 µA VDD = 3 V 0.264 4.2 µA VDD = 3 V, TA = −40°C to +85°C 0.264 1.2 µA VDRIVE = 5.25 V 32 500 nA VDRIVE = 3 V 28 500 nA VDRIVE = 5.25 V, fSAMPLE = 1 MSPS 42 86 µA VDRIVE = 3 V, fSAMPLE = 1 MSPS 17 20 µA VDRIVE = 5.25 V 7 41 nA VDRIVE = 3 V 2 28 nA µA Power-Down Mode IDRIVE µA VIN = 0 V Normal Mode—Static 6 Normal Mode—Operational Power-Down Mode Total Power Dissipation (PDD + PDRIVE) VIN = 0 V Normal Mode—Static5 VDD = VDRIVE = 5.25 V 116 318 µW VDD = VDRIVE = 3 V 65 101 µW VDD = VDRIVE = 5.25 V, fSAMPLE = 1 MSPS 2.3 2.9 mW VDD = VDRIVE = 3 V, fSAMPLE = 1 MSPS 1 1.3 mW VDD = VDRIVE = 5.25 V 1.8 24 µW VDD = VDRIVE = 3 V 0.8 13 µW Normal Mode—Operational Power-Down Mode 1 ダイナミック性能は、バースト SCLK で実現します。 アクイジション・フェーズでフリー･ランニング SCLK 動作させると、ダイナミック性能が低下します。 2 用語のセクションを参照してください。 3 VDRIVE < VDD + 0.7 V の場合。 4 初期リリース時はサンプル・テストにより適合性を保証。 5 SCLK はバースト・モードで動作し、CSはハイ・レベルでアイドル。 フリー･ランニング SCLK 動作でCSをロー・レベルした場合、IDD スタティック電流は VDD = 5.25 V で 30 µA (typ)増加します。 6 SCLK はバースト・モードで動作し、CSはハイ・レベルでアイドル。 フリー･ランニング SCLK 動作でCSをロー・レベルした場合、IDRIVE スタティック電流は VDRIVE = 5.25 V で 32 µA (typ)増加します。 Rev. 0 － 4/20 － AD7091R データシート タイミング仕様 特に指定がない限り、VDD = 2.75 V～5.25 V、VDRIVE = 1.65 V～5.25 V、TA = −40°C～+125°C。1 表 2.Parameter Limit at TMIN, TMAX Unit Description fSCLK t1 t2 t3 t4 t5 t6 t7 50 8 7 0.4 tSCLK 3 0.4 tSCLK 15 10 MHz max ns max ns max ns min ns min ns min ns max ns min Frequency of serial read clock Delay from the end of a conversion until SDO three-state is disabled Data access time after SCLK falling edge SCLK high pulse width SCLK to data valid hold time SCLK low pulse width SCLK falling edge to SDO high impedance CONVST pulse width t8 t9 650 6 ns max ns min Conversion time t10 18 ns max Delay from CS until SDO three-state is disabled t11 8 ns min CS high time before the end of a conversion t12 8 ns min Delay from the end of a conversion until CS falling edge t13 50 100 50 ms typ µs max ns min Power-up time with internal reference 2 Power-up time with external reference Time between last SCLK edge and next CONVST pulse tQUIET 1 初期リリース時はサンプル・テストにより適合性を保証。 2 2.2 µF のリファレンス・コンデンサを使用。 Rev. 0 CS low time before the end of a conversion － 5/20 － AD7091R データシート 絶対最大定格 特に指定のない限り、TA = 25 °C。 熱抵抗 表 3. 表 4.熱抵抗 Parameter Rating VDD to GND VDRIVE to GND Analog Input Voltage to GND Digital Input Voltage to GND Digital Output Voltage to GND Input Current to Any Pin Except Supplies1 Operating Temperature Range Storage Temperature Range Junction Temperature ESD HBM FICDM −0.3 V to +7 V −0.3 V to +7 V −0.3 V to VREF + 0.3 V −0.3 V to VDRIVE + 0.3 V −0.3 V to VDRIVE + 0.3 V ±10 mA −40°C to +125°C −65°C to +150°C 150°C 1 Package Type θJA θJC Unit 10-Lead LFCSP 10-Lead MSOP 33.2 25.67 4 1.67 °C/W °C/W ESDの注意 ±2.5 kV ±1.5 kV 最大 100 mA までの過渡電流では SCR ラッチ・アップは生じません。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久 的な損傷を与えることがあります。この規定はストレス定格の規 定のみを目的とするものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼 性に影響を与えます。 Rev. 0 － 6/20 － ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 AD7091R データシート ピン配置およびピン機能説明 VDD 1 10 VDRIVE REGCAP 4 9 SDO TOP VIEW (Not to Scale) 8 SCLK 7 CS 6 CONVST GND 5 NOTES 1. THE EXPOSED PAD IS NOT CONNECTED INTERNALLY. FOR INCREASED RELIABILITY OF THE SOLDER JOINTS AND FOR MAXIMUM THERMAL CAPABILITY, SOLDER THE EXPOSED PAD TO THE SUBSTRATE, GND. VDD 1 10 VDRIVE REFIN/REFOUT 2 AD7091R 9 SDO VIN 3 TOP VIEW (Not to Scale) 8 SCLK 7 CS 6 CONVST REGCAP 4 GND 5 10494-004 VIN 3 AD7091R 10494-003 REFIN/REFOUT 2 図 4.10 ピン MSOP のピン配置 図 3.10 ピン LFCSP のピン配置 表 5.ピン機能の説明 ピン番号 LFCSP MSOP 記号 説明 1 1 VDD 電源入力。VDD 範囲は 2.7 V～5.25 V。この電源ピンは GND へデカップリングする必要があります。推奨 コンデンサ値は、10 µF と 0.1 µF です。 2 2 REFIN/REFOUT リファレンス電圧入出力。このピンは GND へデカップリングしてください。推奨デカップリング・コン デンサ値は 2.2 µF です。内蔵 2.5 V リファレンスを使用するか、あるいは内蔵リファレンス電圧を外付け 電源電圧でオーバードライブすることができます。外付けリファレンスのリファレンス電圧範囲は 2.7 V ～VDD です。 3 3 VIN アナログ入力。シングルエンド・アナログ入力範囲は 0 V～VREF です。 4 4 REGCAP 内蔵レギュレータの電圧出力に対するデカップリング・コンデンサ・ピン。この出力ピンは、1 μF のコン デンサを使って個別に GND へデカップリングする必要があります。このピンの電圧は 1.8 V (typ)です。 5 5 GND アナログ・グラウンド。このピンは、AD7091Rの全回路に対するグラウンド基準ポイントです。アナログ 入力信号はこのGND電圧を基準とする必要があります。 6 6 CONVST 変換開始。アクティブ・ローのエッジ・トリガ・ロジック入力。CONVSTの立下がりエッジで、トラッ ク・アンド・ホールドがホールド・モードになり、変換が開始されます。 7 7 CS チップ・セレクト。アクティブ・ローのロジック入力。CS をロー・レベルにするとシリアル・バスがイ ネーブルされ、このモードで CSは SPI バス上の出力データのフレーム化に使用されます。 8 8 SCLK シリアル・クロック。このピンはシリアル・クロック入力としても機能します。 9 9 SDO シリアル・データ出力。変換出力データがこのピンにシリアル・データ・ストリームとして出力されま す。ビットは SCLK 入力の立下がりエッジで出力されます。データは MSB ファーストです。 10 10 VDRIVE ロジック電源入力。 このピンに入力される電圧により、インターフェースの動作電圧が決定されます。 VDRIVE と GND の間にデカップリング・コンデンサを接続する必要があります。推奨値は 10 µF と 0.1 µF です。このピンの電圧範囲は 1.65 V～5.25 V です。 11 N/A EPAD エクスポーズド・パッド。エクスポーズド・パッドは内部で接続されていません。ハンダ接続の信頼性と 熱能力を向上させるために、このエクスポーズド・パッドをサブストレート GND にハンダ付けしてくだ さい。 Rev. 0 － 7/20 － AD7091R データシート 代表的な性能特性 0 72 VDD = 2.7V VDRIVE = 3.3V TA = 25°C fIN = 10kHz –20 fSAMPLE = 1 MSPS SNR = 69.32dB SINAD = 68.66dB THD = –84.42dB –60 2.7V 3.0V 5.0V 68 SNR (dB) –40 SNR (dB) 70 –80 66 64 –100 –120 62 –140 60 100 200 300 400 500 FREQUENCY (kHz) 100 図 8.様々な電源電圧でのアナログ入力周波数対 SNR 1.0 0 VDD = 2.7V VDRIVE = 3.3V TA = 25°C fSAMPLE = 1 MSPS 0.6 –20 –30 0.2 –40 THD (dB) 0.4 0.0 –0.2 –50 –70 –0.6 –80 –90 –1.0 –100 1024 1536 2048 2560 3072 3584 4096 CODE 10494-006 –0.8 512 2.7V 3.0V 5.0V –60 –0.4 0 TA = 25°C fSAMPLE = 1MSPS –10 1 10 10494-009 0.8 INL (LSB) 10 INPUT FREQUENCY (kHz) 図 5.ダイナミック性能 100 INPUT FREQUENCY (kHz) 図 9.様々な電源電圧でのアナログ入力周波数対 THD 図 6.INL 性能 –50 1.0 VDD = 2.7V VDRIVE = 3.3V TA = 25°C fSAMPLE = 1 MSPS 0.8 0.6 TA = 25°C VDD = 3V fIN = 10kHz fSAMPLE = 1MSPS –55 –60 0.4 0.2 THD (dB) DNL (LSB) 1 10494-008 0 10494-005 TA = 25°C 0.0 –0.2 –0.4 –65 –70 –75 –0.6 –80 0 512 1024 1536 2048 2560 CODE 3072 3584 4096 –85 10494-007 –1.0 100 1k SOURCE IMPEDANCE (Ω) 図 10.ソース・インピーダンス対 THD 図 7.DNL 性能 Rev. 0 10 － 8/20 － 10k 10494-010 –0.8 AD7091R データシート 2.502 72 VDD = VDRIVE = 3V 2.500 70 2.498 2.7V 3.0V 5.0V 2.496 VREF (V) 66 64 2.494 2.492 2.490 +25°C –40°C +85°C +125°C 2.488 62 2.486 TA = 25°C 1 10 2.484 10494-011 60 100 INPUT FREQUENCY (kHz) 0 53423 NUMBER OF OCCURRENCES (k) 50 40 60 80 100 CURRENT LOAD (µA) 図 11.様々な電源電圧でのアナログ入力周波数対 SINAD 60 20 10494-014 SINAD (dB) 68 図 14.様々な温度でのリファレンス電流負荷対電圧出力 450 VDD = VDRIVE = 3V 65k SAMPLES TA = 25°C 430 fSAMPLE = 1MSPS 40 30 20 390 370 350 330 310 290 6458 0 2046 2047 5655 2048 2049 2050 CODE 250 2.7 3.2 3.7 4.2 4.7 図 15.様々な温度での VDD 電源電圧対動作 IDD 電源電流 12 90 VDRIVE = 1.8V, +25°C 80 IDRIVE SUPPLY CURRENT (µA) 10 8 VDRIVE = 1.8V, –40°C VDRIVE = 3V, +125°C 6 4 VDRIVE = 3V, +25°C VDRIVE = 3V, –40°C 2 fSAMPLE = 1MSPS VIN = 0V 70 60 50 40 30 20 –40°C +25°C +85°C +125°C 10 20 30 40 SDO CAPACITANCE LOAD (pF) 図 13. SDO 容量負荷および VDRIVE 対 tSDO 遅延 Rev. 0 50 0 1.65 10494-013 10 2.65 3.65 VDRIVE SUPPLY VOLTAGE (V) 4.65 10494-031 VDRIVE = 1.8V, +125°C 0 5.2 VDD SUPPLY VOLTAGE (V) 図 12. コード中心 (VREF/2)でのコードのヒストグラム tSDO DELAY (ns) –40°C +25°C +85°C +125°C 270 10494-012 10 10494-015 IDD SUPPLY CURRENT (µA) 410 図 16.様々な温度での VDRIVE 電源電圧対動作 IDRIVE 電源電流 － 9/20 － AD7091R データシート 4000 3500 VDD = 3V, VDRIVE = 3V VDD = 5V, VDRIVE = 5V VDD = 5V, VDRIVE = 3.3V TOTAL CURRENT (nA) 3000 2500 2000 1500 1000 0 –40 25 85 OPERATING TEMPERATURE (°C) 125 10494-032 500 図 17.様々な電源電圧での総合パワーダウン電源電流 (IDD およ び IDRIVE)温度特性 Rev. 0 － 10/20 － AD7091R データシート 用語 積分非直線性(INL) ADC伝達関数の両端を結ぶ直線からの最大許容誤差をいいます。 AD7091Rの場合、伝達関数の両端とは、ゼロスケール(最初のコー ド遷移より 0.5 LSB下のポイント)とフルスケール(最後のコード遷 移より 0.5 LSB上のポイント)をいいます。 微分非直線性(DNL) ADC の 2 つの隣接コード間における 1LSB 変化の測定値と理論値 の差をいいます。 オフセット誤差 オフセット誤差は、最初のコード変化 (00 ... 000)→(00 ... 001) の理 論値 (GND + 0.5 LSB など)からの差をいいます。 ゲイン誤差 オフセット誤差調整後の最後のコード変化((111...110)→(111...111)) と理論値(VREF - 1.5 LSB など)との差をいいます。 トラック・アンド・ホールド・アクイジション・タイム 変換終了後、トラック・アンド・ホールド・アンプはトラック・ モードに戻ります。トラック・アンド・ホールド・アクイジショ ン時間は、変換終了後にトラック・アンド・ホールド・アンプが 最終値の±0.5 LSB 以内に出力が収まるために要する時間です(詳細 については、シリアル・インターフェースのセクションご覧くだ さい)。 信号対ノイズ比(SNR) SNR は、ADC 出力での信号のノイズに対する測定された比です。 信号は基本波の rms 振幅で表します。ノイズは 1/2 サンプリング周 波数(fSAMPLE/2)までの全非基本波の和で表します(DC を除く)。 この比はデジタル化処理の量子化レベル数に依存し、レベル数が 大きいほど、量子化ノイズは小さくなります。正弦波を入力した 場合の、理想 N ビット・コンバータに対する信号対ノイズ比の理 論値は次式で表されます。 総合未調整誤差(TUE) TUE は包括的な仕様で、ゲイン、リニアリティ、オフセットの誤 差を含みます。 全高調波歪み(THD) THDは高調波のrms値総和と基本波の比です。 AD7091Rの場合、 THDは次のように定義されます。 THD dB 20 log V1 ここで、 V1 は基本波の rms 振幅。V2、V3、V4、V5、V6 は、2 次～6 次の高調 波の rms 振幅。 スプリアス・フリー・ダイナミックレンジ(SFDR) 高調波またはスプリアス・ノイズと呼ばれる SFDR は、ADC 出力 スペクトル内の(DC を除いて fSAMPLE/2 まで)次に大きい成分の rms 値の、基本波 rms 値に対する比として定義されます。一般に、こ の仕様の値はスペクトル内の最大の高調波により決定されますが、 高調波がノイズ・フロアに埋めこまれている ADC の場合は、最 大の高調波はノイズ・ピークになります。 アパーチャ遅延 サンプリング・クロックの前縁エッジと ADC がサンプルを取得 するポイントとの間の時間間隔の測定値。 アパーチャ・ジッタ 実際にデータがサンプルされる時点のサンプル間での変動。 フル・パワー帯域幅 再生された基本波が 0.1 dB 低下する入力周波数、またはフルスケ ール入力に対して 3 dB 低下する入力周波数を意味します。 信号対ノイズ比 = (6.02N + 1.76) dB したがって、12 ビット・コンバータの場合、 SNR は 74 dB になり ます。 信号対ノイズおよび歪み比(SINAD) SINAD は、A/D コンバータ出力での信号対(ノイズ+歪み)比の測定 値です。信号は正弦波の rms 値で、ノイズはサンプリング周波数 の 1/2 (fSAMPLE/2)までのすべての非基本波信号の rms 和です(DC 以 外の高調波を含む)。 Rev. 0 V 2 2 V 32 V 4 2 V 5 2 V 6 2 － 11/20 － AD7091R データシート 動作原理 回路説明 AD7091Rはパワーダウン・オプションを持っているため、変換の 間で消費電力を節約することができます。パワーダウン機能は標 準のシリアル・インターフェースを使って実現されています(動作 モードのセクション参照)。 VIN SAMPLING CAPACITOR A SW1 B LDO/2 図 19.ADC 変換フェーズ ADCの伝達関数 AD7091Rの出力コーディングはストレート・バイナリです。デザ イン上のコード変化はLSBの連続する整数値の中間(0.5 LSB、1.5 LSBなど)で発生します。AD7091RのLSB サイズはVREF/4096 にな ります。AD7091Rの理論伝達特性を図 20 に示します。 111 ... 111 111 ... 110 ADC CODE AD7091Rは、電荷再分配型DACを採用した逐次比較型ADCです。 図 18 と図 19 に、ADCの簡略化した回路図を示します。図 18 に、 アクイジション・フェーズにあるADCを示します。SW2 は閉じて、 SW1 は位置Aにあり、コンパレータは平衡状態にあり、サンプリ ング・コンデンサはVIN上の信号を取得します。 内蔵／外付けリファレンス電圧 SW2 COMPARATOR GND VREF – 1LSB ANALOG INPUT 図 20.AD7091Rの理論伝達特性 CONTROL LOGIC LDO/2 10494-017 ACQUISITION PHASE 1LSB = VREF /4096 011 ... 111 0V 1LSB SAMPLING CAPACITOR SW1 B 111 ... 000 000 ... 010 000 ... 001 000 ... 000 CHARGE REDISTRIBUTION DAC A CONTROL LOGIC SW2 COMPARATOR GND コンバータの動作 VIN CONVERSION PHASE 10494-018 AD7091Rは、トラック・アンド・ホールドADCとシリアル・イン ターフェースを内蔵しており、10 ピンLFCSPまたは 10 ピンMSOP パッケージを採用しています。このパッケージは、代替ソリュー ションに比べて大幅なスペース削減を提供します。このデバイスか らのデータのアクセスには、シリアル・クロック入力を使います。 逐次比較型ADC のクロックは内部で発生されます。AD7091Rのリ ファレンス電圧は、正確な内蔵リファレンス・ソースにより内部 で発生されます。AD7091Rのアナログ入力範囲は 0 V～VREFです。 CHARGE REDISTRIBUTION DAC 10494-019 AD7091Rは、超低消費電力(3 V、1 MSPSで 349 µA (typ))と同時に 高速スループット・レート (50 MHz SCLK で 1 MSPS)を提供する 12 ビット逐次比較型 A/Dコンバータ (ADC)です。このデバイスは 2.7 V～5.25 Vの単電源で動作することができます。 図 18.ADC アクイジション・フェーズ ADC が変換を開始すると、SW2 が開いて、SW1 が位置 B に移動 して、コンパレータが不平衡状態になります(図 19)。コントロー ル・ロジックと電荷再配分式 DAC を使って、サンプリング・コ ンデンサに対して一定量の電荷を加算および減算して、コンパレ ータを平衡状態に戻すようにします。コンパレータが平衡状態に 戻ると、変換が完了します。コントロール・ロジックは ADC の 出力コードを発生します。図 20 に、ADC の伝達関数を示します。 AD7091Rでは、内蔵リファレンス電圧または外付けリファレンス 電圧を選択することができます。 内蔵リファレンス電圧は、正確な 2.5 V の低温度ドリフト・リファ レンス電圧を提供します。この内蔵リファレンス電圧は REFIN/REFOUT ピンに出力されます。内蔵リファレンス電圧を使用 する場合、規定性能を実現するため、このピンを 2.2 µF (typ)のコ ンデンサでデカップリングする必要があります。フル放電の 2.2 µF リファレンス・コンデンサを使用する場合、この内蔵リファレン ス電圧は 2.5 V REFOUT 電圧レベルまでフル充電するために 50 ms (typ)を要します。 パワーダウン・モードでは、内蔵リファレンス電圧はシャットダウ ンします。パワーダウン・モードが終わった後、リファレンス・ コンデンサを再充電して変換を開始するまでに十分な時間が必要 です。 リファレンス・コンデンサの再充電に必要な時間は、パワ ーダウン・モードを終了するときにコンデンサに残っていた電荷 量に依存します。 内蔵リファレンスを AD7091Rの外部で使用する場合、このリファ レンスをバッファした後に外部回路へ供給することが推奨されま す。 あるいは、AD7091R リファレンス電圧を外部から供給することも できます。外付けリファレンスをデバイスへ入力すると、内蔵リ ファレンス電圧が自動的に上書きされます。外付けリファレンス 電圧範囲は 2.7 V～5.25 Vである必要があり、 REFIN/REFOUT ピン に接続します。 Rev. 0 － 12/20 － AD7091R データシート 最大電流は 10 mAです。 VDD 図 22 に、 AD7091Rの一般的な接続図を示します。 2.7 V～5.25 V範囲の正電源をVDD ピンに接続し、デカップリン グ・コンデンサのtyp値は 100 nFと 10 µFとします。これらのコン デンサはできるだけデバイス・ピンの近くに配置します。電源を VDD ピンへ接続し、AD7091Rを内蔵 2.5 V リファレンスで動作さ せ、規定の性能を実現するため REFIN/REFOUT ピンを 2.2 µF (typ) のコンデンサでデカップリングし、アナログ入力範囲は 0 V～ VREFとします。レギュレータ・バイパス・デカップリング・コン デンサ (REGCAP) のtyp値は 1 µFです。VDRIVE入力へ加えられる電 圧が、シリアル・インターフェースの電圧を制御します。したが って、このピンをマイクロプロセッサの電源に接続する必要があ ります。VDRIVEの範囲は 1.65 V～5.25 Vとすることができます。 VDRIVE デカップリング・コンデンサのtyp値は 100 nFと 10 µFです。 変換結果はMSBファーストの 12 ビット・ワードで出力されます。 VREF D1 D3 R1 VIN C1 1pF D2 C3 2.5pF NOTES 1. DURING THE CONVERSION PHASE, THE SWITCH IS OPEN. DURING THE TRACK PHASE, THE SWITCH IS CLOSED. 図 21.アナログ入力の等価回路 図 21 に示すコンデンサ C1 は約 1 pF(typ)で、主にピン容量に起因 します。抵抗 R1 はスイッチのオン抵抗で構成される集中定数部 品です。この抵抗は約 500 Ω (typ)です。コンデンサ C2 は ADC の サンプリング・コンデンサで、容量は 3.6 pF (typ)です。 AD7091Rのパワーアップ時に、ユーザーがソフトウェア・リセッ トを開始する必要があります (ソフトウェア・リセット のセクシ ョン参照)。 高調波歪みと信号対ノイズ比が重要であるアプリケーションでは、 アナログ入力を低インピーダンス・ソースで入力する必要があり ます。ソース・インピーダンスが大きいと、ADC の AC 性能が大 きく影響を受けます。このために、図 22 に示す入力バッファ・ア ンプの使用が必要になります。オペ・アンプの選択は、アプリケ ーションに依存します。 外付けリファレンスをデバイスへ入力すると、内蔵リファレンス 電圧が自動的に上書きされます。外付けリファレンス電圧範囲は 2.7 V～5.25 V である必要があり、 REFIN/REFOUT ピンに接続しま す。 BUSY インジケータ機能が必要な場合は、100 kΩ (typ)のプルアッ プ抵抗を VDRIVE と SDO ピンの間に接続する必要があります。さ らに、消費電力が問題となるアプリケーションに対しては、パワ ーダウン・モードを使って、ADC 消費電力性能を向上させること ができます (詳細については、動作モードのセクション参照)。 アンプを使わないでアナログ入力を駆動するときは、ソース・イ ンピーダンスを小さい値に制限する必要があります。最大ソー ス・インピーダンスは、許容可能な全高調波歪み(THD)の大きさ に依存します。ソース・インピーダンスが増加すると THD が大 きくなるため、性能が低下します。図 10 に、電源電圧 = 3 V、サ ンプリング・レート = 1 MSPS の場合の、THD とソース・インピ ーダンスの関係を示します。 アナログ入力 図 21 に、AD7091Rのアナログ入力構造の等価回路を示します。 D1 とD2 のダイオードにより、アナログ入力のESD 保護機能を提 供します。D3 ダイオードは、VINとVREFの間の寄生ダイオードで す。ダイオードが順方向バイアスされて、電流が流れるのを防止 するため、アナログ入力信号がVREFまたはVDDを 300 mV以上超え ないようにしてください。各ダイオードが損傷なしに許容できる 外付けフィルタを—例えば、1 極のローパス RC フィルタ、また は図 22 と同等— AD7091Rに接続されたアナログ入力に接続して 規定性能を実現してください。 WITH BUSY INDICATION VDRIVE 1.65V TO 5.25V 100kΩ 2.7V TO 5.25V 100nF 10µF VDD VDRIVE REGCAP AD7091R 1µF 51Ω ANALOG INPUT 4.7nF VIN GND 100nF SDO SCLK CS REFIN/ CONVST REFOUT 2.2µF 図 22.AD7091Rの代表的な接続図 Rev. 0 MICROPROCESSOR/ MICROCONTROLLER/ DSP － 13/20 － 10494-020 10µF C2 3.6pF 10494-021 代表的な接続図 AD7091R データシート 動作モード AD7091Rの動作モードは、変換完了時にCONVST信号のロジック 状態を制御することにより選択されます。 変換終了時のCONVST ピンのロジック・レベルにより、AD7091R のノーマル・モードを維持するか、パワーダウン・モードを開始 するかが決定されます (ノーマル動作モードとパワーダウン・モ ード のセクション参照)。同様に、すでにパワーダウン・モード にある場合、デバイスがノーマル動作に戻るか、パワーダウン・ モードに留まるかがCONVSTによって制御されます。これらの動 作モードは、柔軟なパワー・マネジメント・オプションを提供し、 様々なアプリケーション条件に対して消費電力とスループット・ レートの比を最適化するために選択することができます。 ノーマル動作モード このモードは最高のスループット・レート性能を得るためのモー ドです。ノーマル・モードでは、AD7091Rが常時フル・パワーオ ン状態にあるためパワーアップ時間を気にする必要はありません。 図 29 に、ノーマル・モードでの AD7091Rの一般的なタイミング 図を示します。 このモードでは、変換はシリアル・インターフェースのセクショ ンで説明するようにCONVSTの立下がりエッジで開始されます。 デ バ イ ス を 常 時 パ ワ ー ア ッ プ さ せ て お く た め に は 、 t7 後 に CONVST信号がハイ・レベルに戻り、変換が完了するまでハイ・ レベルに維持しておく必要があります。変換の終わりに (図 27 で は EOC と表示)、CONVSTのロジック状態が調べられます。 変換結果レジスタに格納されているデータをリードバックするとき は、変換が完了して、CSがロー・レベルになるのを待つ必要があ ります。 変換データはその後 SDO ピンに出力されます (図 29 参照)。 出力シフトレジスタは 12 ビット幅であるため、データはシリア ル・クロック入力(SCLK)の制御のもとで 12 ビットのワードとし てデバイスからシフト出力されます。データをリードバックした 後、tQUIET 時間経過後に、CONVSTを再度ロー・レベルにして次の 変換を開始することができます。 パワーダウン・モード パワーダウン動作モードは、低いスループット・レートと低消費 電力が要求されるアプリケーションでの使用を目的としています。 このモードでは、ADCが各変換の間にパワーダウンされるか、ま たは一連の変換を高いスループット・レートで実行した後に、こ れら複数の変換バーストの間の比較的長い期間にADCがパワーダ ウンされます。AD7091Rがパワーダウン・モードになると、内蔵 リファレンスを含む全アナログ回路がパワーダウンされますが、 シリアル・インターフェースは動作を続けます。 この動作モードを終了して AD7091Rをパワーアップさせるときは、 CONVSTを任意の時にハイ・レベルにします。CONVSTの立上が りエッジで、デバイスはパワーアップを開始します。AD7091Rの 内部回路は、パワーダウン・モードからのパワーアップに 100 μs を要します。内蔵リファレンス電圧を使用する場合、正確な変換 が可能になるまでに、リファレンス・コンデンサをフルに再充電 する必要があります。 パワーダウン・モードを終了した後に次の変換を開始するときは、 インターフェースをノーマル動作モード のセクションで説明する ように動作させます。 消費電力 AD7091Rの 2 つの動作モードでは —ノーマル・モードとパワーダ ウン・モード (詳細については、動作モードのセクション参照)— 消費電力とスループット・レート性能の関係は異なります。ノー マル・モードとパワーダウン・モードの組み合わせを使うと、最 適な消費電力性能を実現することができます。 デバイス全体の消費電力を計算するときは、IDRIVE 電流も考慮する 必要があります。図 16 に、様々な電源電圧での IDRIVE 電流を示し ます。図 23 と図 24 に、様々なスループット・レートに対する VDRIVE 消費電力を示します。 AD7091R消費電力の改善は、VDD 電源電圧、VDRIVE 電源電圧、 SDO ライン容量を注意深く選択することにより実現することがで きます (図 15 と図 16 参照)。 ノーマル動作モード VDD 電源 = 3 V、かつスループット・レート = 1 MSPS で、ノー マル動作モードのデバイス IDD 消費電流は 349 μA です (内訳は 21.6 μA のスタティック電流と変換時の 327.4 μA のダイナミック 電流)。ダイナミック消費電流はスループット・レートに比例しま す。 次の計算例では、スループット・レート = 500 kSPS、電源 = 3 V のノーマル動作モードで動作する場合の AD7091R消費電力を計算 しています。 全体の消費電力に対するダイナミック変換時間の部分は、次のよ うに 491 μW です。 ((500 kSPS/1 MSPS) × 327.4 μA) × 3 V = 491 μW ノーマル・モードのスタティック動作での総合消費電力に対して 占める部分は、 21.6 μA × 3 V = 65 μW したがって、500 kSPS での総合消費電力は、 パワーダウン・モードを開始するときは、CONVSTをロー・レベ ルにし、変換が終わるまで(図 30 では EOC と表示)ロー・レベルを 維持します。変換の完了後、CONVST ピンのロジック・レベルが 調べられます。この時点でCONVST 信号がロー・レベルの場合、 デバイスはパワーダウン・モードを開始します。 AD7091Rのシリアル・インターフェースはパワーダウン・モード で動作を続けるため、デバイスがパワーダウン・モードを開始し た後に変換結果をリードバックすることができます。 Rev. 0 － 14/20 － 491 μW + 65 μW = 556 μW AD7091R データシート ノーマル・モードとパワーダウン・モードの組み合わせを使うと、 最適な消費電力性能を実現することができます。 さらに、図24に、パワーダウン・モードを使用した場合に実現で きる消費電力の削減を、低スループット・レートでノーマル・モ ードのみを使用した場合に比較して示します。 AD7091Rの内部回路は、パワーダウン・モードからのパワーアッ プに 100 μs を要します。したがって、パワーダウン・モードは 10 kSPSより低いサンプリング・レートで動作することができます。 1100 内蔵リファレンス電圧を使うときは、リファレンス・コンデンサ の再充電も考慮する必要があります。 AD7091Rでは 2.2 µF のリ ファレンス・コンデンサを 50 ms (typ)でフル充電することができ ますが、リファレンス・コンデンサの充電時間はパワーダウン・ モード終了時にコンデンサに残っている電荷に依存します。リフ ァレンス・コンデンサの電荷消失速度は小さいため、再充電時間 はかなり短くなります。 800 VDD = V V VDRIVE 3V DD = DRIVE == 3V 1000 POWER (μW) 900 700 600 500 VDD 400 300 200 図 25 に、外付けリファレンス電圧使用、スループット = 5 kSPS、 ノーマル・モードとパワーダウン・モードの組み合わせを使用し た AD7091R 変換シーケンス示します。 VDD 電源電圧 = 3 Vでは、 スタティック電流は 21.6 μAになります。1 MSPSでのダイナミッ ク電流は 327.4 μAです。パワーダウン・モードでの消費電流は 264 nAです。AD7091Rでの変換の完了には 650 nsを要し、外付け リファレンスを使用する場合、パワーダウン・モードからのパワ ーアップには 100 μs を要します。 100 0 VDRIVE 0 200 400 600 800 1000 THROUGHPUT RATE (kSPS) 10494-016 ノーマル・モードとパワーダウン・モードの組み合わせ 図 23.スループット・レート対消費電力 (フル・レンジ) 1000 全体の消費電力に対するダイナミック変換時間の部分は、次のよ うに 4.9 μW です。 100 VDD = VDRIVE = 3V VIN = 0V EXTERNAL REFERENCE ((5 kSPS/1 MSPS) × 327.4 μA) × 3 V = 4.9 μW 10 POWER (μW) ノーマル・モードのスタティック動作とパワーダウン・モードで の総合消費電力に対して占める部分は、 ((100.6 μs/200 μs) × 21.6 μA) × 3 V + ((99.4 μs/200 μs) × 264 nA) × 3 V = 33 μW 1 0.1 変換時間 650 ns はスタティック動作時間に含まれません。 VDD (NO PD) VDRIVE (NO PD) VDD VDRIVE 0.01 4.9 μW + 33 μW = 37.9 μW 0.001 0.01 図23 と図24に、VDD 電源 = 3 V、かつVDRIVE 電源 = 3 Vでの AD7091Rの消費電力(typ)とスループット・レートの関係を示しま す。VDRIVE 電源の消費電力は、VDD 電源の場合と同じ方法で計算 できます。 0.1 1 10 100 THROUGHPUT RATE (kSPS) 図 24.スループット・レート対消費電力 (下側レンジ) EOC CONVST 650ns CONVERSION 99µs POWER-DOWN 100µs POWER-UP SDO DATA 200µs 図 25.10 SPS、ノーマル・モードとパワーダウン・モード使用 Rev. 0 － 15/20 － 10494-022 CS 10494-117 5 kSPS での総合消費電力は、 AD7091R データシート シリアル・インターフェース AD7091R の シ リ ア ル ・ イ ン タ ー フ ェ ー ス は 、 SDO 、 SCLK 、 CONVST、CSの 4 本の信号から構成されています。シリアル・イ ンターフェースは、変換結果レジスタからのデータのアクセスと デバイス動作モードの制御に使用されます。SCLKはデバイスの シリアル・クロック入力であり、SDO のデータ転送は、この SCLKを基準として実行されます。CONVST 信号は変換プロセス の起動と AD7091R動作モードの選択に使われます (動作モードの セクション参照)。CSはデータのフレーム化に使われます。CSの立 下がりエッジで SDOは高インピーダンス状態から抜け出します。 CSの立上りエッジで SDOは高インピーダンス状態へ戻ります。 必要があります。変換の完了には 650 nsを要します。変換プロセ スが終了すると、トラック・アンド・ホールドはトラック・モー ドに戻ります。BUSY インジケータ機能をイネーブルするときは、 変換終了の前にCSをロー・レベルにしてください。 変換結果は、SCLK と変換終了時のCSロジック状態の制御のもと で 12 ビットのワードとしてデバイスからシフト出力されます。変 換終了時に、SDO はロー・レベルになります。変換結果の MSB (DB11)が SCLK の最初の立下がりエッジで出力されるまで、SDO はロー・レベルを維持します。DB10～DB0 は、SCLK の後続立下 がりエッジでシフト出力されます。 SCLK の 13 番目の立下がりエ ッジで、SDO は高インピーダンス状態に戻ります。データは SCLK の立下がりエッジで伝送され、次の SCLK の立上がりエッ ジと立下がりエッジで有効になります。このモードのタイミング 図を図 27 に示します。 変換終了時のCSのロジック・レベルで、BUSY インジケータ機能 のイネーブル／ディスエーブルが指定されます。この機能は、 CSと SCLK を基準とする MSB の伝搬遅延に影響を与えます。 BUSY インジケータ使用時 さらに変換が必要な場合は、CONVSTを再度ロー・レベルにし、 読出しサイクルを繰り返します。 VDRIVE 100kΩ CONVST CS AD7091R DIGITAL HOST DATA IN SDO SCLK BUSY インジケータ機能をイネーブルするときは、先に変換を開 始させる必要があります。CONVSTがハイ・レベルからロー・レ ベルへ変化すると、変換が開始されます。これにより、トラッ ク・アンド・ホールドかホールド・モードになり、この時点でア ナログ入力がサンプルされます。AD7091R をパワーダウン・モー ドにしない場合は、変換完了前にCONVST をハイ・レベルにする CS1 CONVERT IRQ CLK 10494-025 BUSY インジケータ機能をイネーブルすると、SDO ピンを変換完 了を示す割込み信号とし使用することができます。この構成の接 続図を図 26 に示します。VDRIVE と SDO ピンの間にプルアップ抵 抗が必要なことに注意してください。このプルアップ抵抗により、 ホストは変換完了後に SDO ピンがスリー・ステート状態を抜け 出すタイミングを検出することができます。このモードでは、 SCLK で 13 サイクルが必要です。すなわち、12 クロック・サイ クルはデータの出力に、残りのクロック・サイクルは SDO ピン をスリー・ステート状態に戻すために、それぞれ必要です。 図 26. BUSY インジケータ使用時の接続図 EOC t7 CONVST tQUIET t8 CS t9 THREE-STATE 3 2 4 11 12 t5 t2 DB11 10 5 t6 t4 DB10 DB9 DB8 DB7 DB2 13 DB1 DB0 NOTES 1. EOC IS THE END OF A CONVERSION. 図 27.BUSY インジケータ使用時のシリアル・ポートのタイミング Rev. 0 － 16/20 － THREE-STATE 10494-026 t1 SDO t3 1 SCLK AD7091R データシート データは、SCLK とCSの制御のもとで 12 ビットのワードとしてデ バイスからシフト出力されます。MSB (ビット DB11)は、CSの立下 がりエッジで出力されます。DB10～DB0 は、SCLK の後続立下が りエッジでシフト出力されます。 SCLK の 12 番目の立下がりエッ ジで、SDO は高インピーダンス状態に戻ります。すべてのデータ が出力された後、CS をハイ・レベルに戻します。このモードでは SCLK をロー・レベルにアイドルさせて、MSB が失われないよう にする必要があります。データは SCLK の立下がりエッジで伝送 され、次の SCLK の立上がりエッジと立下がりエッジで有効にな ります。図 28 に、動作タイミング図を示します。 BUSY インジケータ非使用時 BUSY インジケータ機能をイネーブルしないで AD7091Rを動作さ せるときは、先に変換を開始させる必要があります。CONVSTが ハイ・レベルからロー・レベルへ変化すると、変換が開始されま す。これにより、トラック・アンド・ホールドかホールド・モー ドになり、この時点でアナログ入力がサンプルされます。 AD7091R をパワーダウン・モードにしない場合は、変換完了前に CONVST をハイ・レベルにする必要があります。変換の完了には 650 nsを要します。変換プロセスが終了すると、トラック・アン ド・ホールドはトラック・モードに戻ります。BUSY インジケー タ機能がイネーブルされるのを防止するため、変換終了前にCSを ハイ・レベルにする必要があります。 さらに変換が必要な場合は、CONVSTを再度ロー・レベルにし、 読出しサイクルを繰り返します。 EOC t7 CONVST tQUIET t8 t12 CS t11 t3 1 SCLK 3 4 5 10 11 THREE-STATE t2 DB11 DB10 t6 t4 DB9 DB8 DB7 DB2 DB1 DB0 THREE-STATE 10494-027 NOTES 1. EOC IS THE END OF A CONVERSION. 図 28.BUSY 非使用時のシリアル・ポートのタイミング Rev. 0 12 t5 t10 SDO 2 － 17/20 － AD7091R データシート ソフトウェア・リセット 8/16 ビット SPIとのインターフェース AD7091Rの電源を加えるとき、ユーザーはソフトウェア・リセッ トを起動する必要があります。ソフトウェア・リセット・コマン ドを正しく実行しないと、デバイス故障が発生する可能性がある ことに注意してください。 AD7091Rを従来型の 8/16 ビット SPI バスとインターフェースさせ ることもできます。 変換の実行と変換結果の読出しは、ホスト SPI インターフェース を 16 ビットに設定して実現することができます。この設定によ り、標準インターフェース方法に比べて変換の完了には SCLK で 4 サイクルの追加が必要です(BUSY インジケータ使用時と BUSY イ ンジケータ非使用時 のセクション参照)。BUSY インジケータ機能 をイネーブルした場合は 13 番目の SCLK 立下がりエッジの後に、 BUSY インジケータ機能をディスエーブルした場合は 12 番目の SCLK 立下がりエッジ後に、SDO は高インピーダンス状態に戻り ます。ホストでは、追加の 4 ビットを don’t care として扱う必要が あります。その他の全タイミングを図 27 と図 28 に示します。こ こでは、tQUIET は 16 番目の SCLK サイクルの後に開始されていま す。 ソフトウェア・リセットを起動するときは、 1. 2. 3. 4. 変換を開始します。 変換完了後にCSをロー・レベルにして変換結果をリードバッ クします。 2 番目と 8 番目の SCLK サイクルの間、 CS をハイ・レベル にして、読出し動作サイクルを短くします。 次の変換の終わりに、ソフトウェア・リセットが実行されま す。 内蔵リファレンス電圧を使用する場合、リファレンス・コンデン サがフル充電されて規定性能を満たすまで待つ必要があります。 ソフトウェア・リセットは、SPI バスを 8 ビットに設定し、ソフ トウェア・リセットのセクションで説明する動作を実行すること により、実行することができます。 図 31 に、動作タイミング図を示します。 EOC t7 CONVST t8 t12 CS t10 CONVERSION DATA SDO 1. 10494-028 NOTES DON’T CARE. 2. EOC IS THE END OF A CONVERSION. 図 29.シリアル・インターフェース読出しタイミング—ノーマル・モード EOC POWER-DOWN MODE CONVST t13 t8 t12 CS t10 CONVERSION DATA SDO 1. 10494-029 NOTES DON’T CARE. 2. EOC IS THE END OF A CONVERSION. 図 30.パワーダウン・モードの開始／終了 Rev. 0 － 18/20 － AD7091R データシート EOC/ SOFTWARE RESET EOC t7 t7 CONVST t8 t8 t12 CS t10 SDO SHORT CYCLE READ t3 SCLK 1 2 6 7 8 t5 NOTES DON’T CARE. 10494-030 1. 2. EOC IS THE END OF A CONVERSION. 図 31.ソフトウェア・リセットのタイミング Rev. 0 － 19/20 － AD7091R データシート 外形寸法 2.54 2.44 2.34 3.10 3.00 2.90 0.50 BSC 10 6 2.10 2.00 1.90 PIN 1 INDEX AREA 0.35 0.30 0.25 5 1 BOTTOM VIEW TOP VIEW 0.05 MAX 0.02 NOM 0.30 0.25 0.20 PIN 1 INDICATOR (R 0.15) FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.203 REF 05-06-2010-B 0.80 0.75 0.70 SEATING PLANE 1.00 0.90 0.80 EXPOSED PAD COMPLIANT TO JEDEC STANDARDS MO-229-WCED-3 図 32.10 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP_WD] 3 mm × 2 mm ボディ、極薄、デュアル・リード (CP-10-12) 寸法: mm 3.10 3.00 2.90 3.10 3.00 2.90 10 1 5.15 4.90 4.65 6 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 6° 0° 0.23 0.13 0.70 0.55 0.40 COMPLIANT TO JEDEC STANDARDS MO-187-BA 091709-A 0.15 0.05 COPLANARITY 0.10 図 33.10 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP] (RM-10) 寸法: mm オーダー・ガイド Model 1 Temperature Range Package Description Package Option Branding AD7091RBCPZ-RL AD7091RBCPZ-RL7 AD7091RBRMZ AD7091RBRMZ-RL7 EVAL-AD7091RSDZ EVAL-SDP-CB1Z −40°C to +125°C −40°C to +125°C −40°C to +125°C −40°C to +125°C 10-Lead Lead Frame Chip Scale Package [LFCSP_WD] 10-Lead Lead Frame Chip Scale Package [LFCSP_WD] 10-Lead Mini Small Outline Package [MSOP] 10-Lead Mini Small Outline Package [MSOP] Evaluation Board Evaluation Controller Board CP-10-12 CP-10-12 RM-10 RM-10 C7P C7P DRQ DRQ 1 Z = RoHS 準拠製品。 Rev. 0 － 20/20 －