中频分集接收机 AD6649 fS/4输出NCO支持实信号输出 幅度检测位支持实现高效AGC 节能的关断模式 抽取交错式实信号LVDS数据输出 特性 信噪比(SNR)：73.4 dBFS(95 MHz带宽、185 MHz AIN、 245.76 MSPS时) 无杂散动态范围(SFDR)：85 dBc(185 MHz AIN、250 MSPS时) 应用 输入噪声密度：−151.2 dBFS/Hz(185 MHz、−1 dBFS 通信 分集无线电系统 多模式数字接收机(3G) TD-SCDMA、 WiMax、 WCDMA、 CDMA2000、 GSM、EDGE、LTE 通用软件无线电 宽带数据应用 AIN、250 MSPS时) 总功耗：1 W(含固定频率NCO、95 MHz FIR滤波器) 电源电压：1.8 V LVDS(ANSI-644电平)输出 1至8整数输入时钟分频器(最大输入频率625MHz) 集成双通道ADC 采样速率最高达250 MSPS 概述 中频采样频率达400 MHz AD6649是一款混合信号中频(IF)接收机，内置双通道14位 ADC内部基准电压源 灵活的输入范围 250 MSPS ADC和一个宽带数字下变频器(DDC)，旨在为低 1.4 V p-p至2.1 V p-p(标称值1.75 V) 成本、小尺寸、宽带宽、多功能通信应用提供解决方案。 ADC时钟占空比稳定器 这款双通道ADC内核采用多级、差分流水线架构，并集成 95 dB通道隔离/串扰 了输出纠错逻辑。每个ADC均具有宽带宽输入，支持用户 集成宽带数字处理器 可选的各种输入范围。集成基准电压源可简化设计。占空 32位复数数控振荡器(NCO) 比稳定器可用来补偿ADC时钟占空比的波动，使转换器保 FIR滤波器，支持2种模式 持出色的性能。 功能框图 FDA DRVDD I AD6649 SELECTABLE FIR FILTER VIN+A DIGITAL INTERLEAVING ADC VIN–A Q DC CORRECTION REFERENCE SELECTABLE FIR FILTER fS/4 NCO 32-BIT TUNING NCO DC CORRECTION Q SELECTABLE FIR FILTER ADC VIN+B I FDB D0+/D0– DCO GENERATION DCO+ DCO– SYNC PROGRAMMING DATA SELECTABLE FIR FILTER THRESHOLD DETECT AGND D13+/D13– CLK– MULTICHIP SYNC VIN–B OR– CLK+ DIVIDE 1 TO 8 DUTY CYCLE STABILIZER OR+ SPI PDWN OEB SDIO SCLK CSB 09635-001 THRESHOLD DETECT DDR LVDS OUTPUT BUFFER AVDD 图1 Rev. A Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2011 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD6649 目录 特性.................................................................................................... 1 NCO和FIR滤波器模式 ........................................................... 22 应用.................................................................................................... 1 fS/4固定频率NCO .................................................................... 22 概述.................................................................................................... 1 数控振荡器(NCO) ........................................................................ 23 功能框图 ........................................................................................... 1 频率转换.................................................................................... 23 修订历史 ........................................................................................... 2 NCO同步 ................................................................................... 23 产品聚焦 ........................................................................................... 3 NCO幅度与相位扰动 ............................................................. 23 技术规格 ........................................................................................... 4 FIR滤波器....................................................................................... 24 ADC直流规格 ............................................................................ 4 FIR同步 ...................................................................................... 24 ADC交流规格 ............................................................................ 5 滤波器性能 ............................................................................... 24 数字规格...................................................................................... 6 输出NCO................................................................................... 25 开关规格...................................................................................... 8 ADC超量程与增益控制 .............................................................. 26 时序规格...................................................................................... 9 ADC超量程(OR)...................................................................... 26 绝对最大额定值............................................................................ 10 增益开关.................................................................................... 26 热特性 ........................................................................................ 10 直流校正 ......................................................................................... 27 ESD警告..................................................................................... 10 通道/芯片同步............................................................................... 28 引脚配置和功能描述 ................................................................... 11 串行端口接口(SPI) ....................................................................... 29 典型工作特性 ................................................................................ 13 使用SPI的配置 ......................................................................... 29 等效电路 ......................................................................................... 16 硬件接口.................................................................................... 29 工作原理 ......................................................................................... 17 SPI访问特性.............................................................................. 30 ADC架构 ................................................................................... 17 存储器映射..................................................................................... 31 模拟输入考虑 ........................................................................... 17 读取存储器映射寄存器表 ..................................................... 31 基准电压源 ............................................................................... 19 存储器映射寄存器表.............................................................. 32 时钟输入考虑 ........................................................................... 19 存储器映射寄存器描述 ......................................................... 36 功耗和待机模式....................................................................... 20 应用信息 ......................................................................................... 39 数字输出.................................................................................... 21 设计指南.................................................................................... 39 超量程(OR) ............................................................................... 21 外形尺寸 ......................................................................................... 40 数字处理 ......................................................................................... 22 订购指南.................................................................................... 40 数控振荡器(NCO)................................................................... 22 修订历史 2011年9月—修订版0至修订版A 更改表1 ............................................................................................. 4 更改表3 ............................................................................................. 6 更改表4 ............................................................................................. 8 更改表8 ........................................................................................... 11 增加“超量程(OR)”部分 ............................................................... 21 更改“通道/芯片同步”部分.......................................................... 28 更改NCO/FIR SYNC引脚控制(寄存器0x59) .......................... 38 2011年4月—修订版0：初始版 Rev. A | Page 2 of 40 AD6649 ADC数据输出端在内部直接与接收机的数字下变频器 方法相比，能大幅度降低器件的成本和复杂度。在分集应 (DDC)相连。双通道数字接收机具有灵活的处理能力。每 用中，由于最终NCO将输出中心频率偏移到fS/4，因此输 个接收通道有4个级联的信号处理级：一个32位频率转换 出数据格式为实数。 器(数控振荡器，简称为NCO)、一个可选的采样速率转换 需要时，灵活的关断选项可以明显降低功耗。 器、一个固定FIR滤波器和一个fS/4固定频率NCO。 设置与控制编程可以利用三线式SPI兼容型串行接口来完 除了配有接收机DDC，AD6649还具备其他功能，能够简 化系统接收机的自动增益控制(AGC)。利用ADC的快速检 测输出位，可编程阈值检测器可以监控输入信号功率。如 成。 AD6649采用64引脚LFCSP封装，额定温度范围为−40°C至 果输入信号电平超过可编程阈值，快速检测指示器就会变 +85°C工业温度范围。该产品受美国专利保护。 为高。由于该阈值指示器的延迟极短，因此用户能够快速 产品聚焦 调低系统增益，从而避免ADC输入端出现超量程现象。 1. 集成双通道、14位250 MSPS ADC。 经过数字处理后，数据可以直接路由至14位输出端口，这 2. 集成宽带滤波器和32位复数NCO。 些输出以ANSI或小摆幅LVDS信号电平工作。 AD6649接收机能够对很宽的中频频谱进行数字化处理。 每个接收机均设计用来同时接收主通道和分集通道的信 号。该IF采样架构与传统的模拟技术或较低集成度的数字 3. 快速超量程和阈值检测。 4. 取得专利的差分输入在最高至400 MHz的输入频率下仍 保持出色的信噪比(SNR)性能。 5. SYNC输入可在多个设备之间实现同步。 6. 三线式、1.8V SPI端口可用于寄存器编程和寄存器回读。 Rev. A | Page 3 of 40 AD6649 技术规格 ADC直流规格 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、最大采样速率、VIN = −1.0 dBFS差分输入1、1.75 V p-p满量程输入范围、 占空比稳定器(DCS)使能、NCO使能、FIR滤波器使能。 表1. 参数 分辨率 精度 无失码 失调误差 增益误差 匹配特性 失调误差 增益误差 温度漂移 失调误差 增益误差 输入端参考噪声 VREF = 1.0 V 模拟输入 输入范围 输入电容2 输入电阻3 输入共模电压 电源 电源电压 AVDD DRVDD 电源电流 IAVDD4 IDRVDD4(固定频率NCO，95 MHz FIR滤波器) IDRVDD4(可调频率NCO，100 MHz FIR滤波器) 功耗 正弦波输入(固定频率NCO，95 MHz FIR滤波器) 正弦波输入(可调频率NCO，100 MHz FIR滤波器) 待机功耗5 关断模式功耗 - 温度 全 全 全 全 最小值 14 典型值 最大值 单位 位 ±10 +2.5 mV %FSR ±13 ±2.5 mV %FSR 保证 −5.5 全 全 全 全 ±5 ±100 ppm/°C ppm/°C 25°C 1.32 LSB rms 全 全 全 全 1.75 2.5 20 0.9 V p-p pF kΩ V 1.8 1.8 1.9 1.9 V V 全 全 全 271 283 375 275 300 mA mA mA 全 全 全 全 997 1163 104 10 1035 mW mW mW mW 全 全 1.7 1.7 采用固定频率NCO和95 MHz FIR滤波器时，模拟输入端上−1.0 dBFS的输入电平对应于−2.5 dBFS的输出电平。采用可调频率NCO和100 MHz FIR滤波器时，输出 电平为−1.3 dBFS。这些相应的输出电平下降是由FIR滤波器损耗引起的。详情见“FIR滤波器”部分。 2 输入电容指一个差分输入引脚与AGND之间的有效电容。 3 输入电阻指一个差分输入引脚与其互补引脚之间的有效电阻。 4 测量条件为：两个通道均采用185 MHz满量程正弦波输入且NCO频率为62.5 MHz (fS /4)。 5 待机功耗的测量条件为：直流输入且CLK引脚无动作(设为AVDD或AGND)。 1 Rev. A | Page 4 of 40 AD6649 ADC交流规格 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、最大采样速率、VIN = −1.0 dBFS差分输入1、1.75 V p-p满量程输入范围、 DCS使能、NCO使能、FIR滤波器使能。 表2. 参数2 信噪比(SNR) 3 fIN = 30 MHz fIN = 90 MHz fIN = 140 MHz fIN = 185 MHz fIN = 220 MHz 信纳比(SINAD) fIN = 30 MHz fIN = 90 MHz fIN = 140 MHz fIN = 185 MHz fIN = 220 MHz 最差的二次或三次谐波 fIN = 30 MHz fIN = 90 MHz fIN = 140 MHz fIN = 185 MHz fIN = 220 MHz 无杂散动态范围(SFDR) fIN = 30 MHz fIN = 90 MHz fIN = 140 MHz fIN = 185 MHz fIN = 220 MHz 最差其它谐波或杂散 fIN = 30 MHz fIN = 90 MHz fIN = 140 MHz fIN = 185 MHz fIN = 220 MHz 双音无杂散动态范围(SFDR) fIN = 184.12 MHz, 187.12 MHz (−7 dBFS) 串扰4 模拟输入带宽 温度 25°C 25°C 25°C 25°C 全 25°C 25°C 25°C 25°C 25°C 全 25°C 最小值 典型值 最大值 单位 74.5 74.2 73.9 73.4 dBFS dBFS dBFS dBFS dBFS dBFS 70.9 72.9 73.4 73.0 72.3 71.7 dBFS dBFS dBFS dBFS dBFS dBFS 68.7 71.0 25°C 25°C 25°C 25°C 全 25°C −92 −88 −85 −85 −89 dBc dBc dBc dBc dBc dBc 25°C 25°C 25°C 25°C 全 25°C 92 88 85 85 dBc dBc dBc dBc 84 dBc 25°C 25°C 25°C 25°C 全 25°C −95 −94 −93 −93 −84 dBc dBc dBc dBc dBc dBc 25°C 全 25°C 88 95 1000 dBc dB MHz −80 80 −80 采用固定频率NCO和95 MHz FIR滤波器时，模拟输入端上−1.0 dBFS的输入电平对应于−2.5 dBFS的输出电平。采用可调频率NCO和100 MHz FIR滤波器时，输出 电平为−1.3 dBFS。这些相应的输出电平下降是由FIR滤波器损耗引起的。详情见“FIR滤波器”部分。 2 如需了解完整的定义，请参阅应用笔记AN-835：“了解高速ADC测试和评估”。 3 SNR规格针对经过滤波的95 MHz带宽。 4 串扰的测量条件：一个通道参数为−1 dBFS、100 MHz且另一个通道上无输入信号。 1 Rev. A | Page 5 of 40 AD6649 数字规格 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、最大采样速率、VIN = −1.0 dBFS 差分输入1、1.0 V内部基准电压、DCS使 能。 表3. 参数 差分时钟输入(CLK+、CLK−) 逻辑兼容 内部共模偏置 差分输入电压 输入电压范围 输入共模范围 高电平输入电流 低电平输入电流 输入电容 输入电阻 同步输入 逻辑兼容 内部偏置 输入电压范围 高电平输入电压 低电平输入电压 高电平输入电流 低电平输入电流 输入电容 输入电阻 逻辑输入(CSB)2 高电平输入电压 低电平输入电压 高电平输入电流 低电平输入电流 输入电阻 输入电容 逻辑输入(SCLK)3 高电平输入电压 低电平输入电压 高电平输入电流 低电平输入电流 输入电阻 输入电容 逻辑输入/输出(SDIO)2 高电平输入电压 低电平输入电压 高电平输入电流 低电平输入电流 输入电阻 输入电容 逻辑输入(OEB、PDWN)3 高电平输入电压 低电平输入电压 高电平输入电流 低电平输入电流 Rev. A | Page 6 of 40 温度 最小值 全 全 全 全 全 全 全 全 CMOS/LVDS/LVPECL 0.9 0.3 3.6 AGND AVDD 0.9 1.4 +10 +22 −22 −10 4 8 10 12 V V p-p V V µA µA pF kΩ 全 全 全 全 全 全 全 全 CMOS/LVDS 0.9 AGND AVDD 1.2 AVDD AGND 0.6 −5 +5 −5 +5 1 12 16 20 V V V V µA µA pF kΩ 全 全 全 全 全 全 1.22 0 −5 −80 全 全 全 全 全 全 1.22 0 45 −5 全 全 全 全 全 全 1.22 0 45 −5 全 全 全 全 1.22 0 45 −5 典型值 最大值 单位 2.1 0.6 +5 −45 V V µA µA kΩ pF 2.1 0.6 70 +5 V V µA µA kΩ pF 2.1 0.6 70 +5 V V µA µA kΩ pF 2.1 0.6 70 +5 V V µA µA 26 2 26 2 26 5 AD6649 参数 输入电阻 输入电容 数字输出 FDA和FDB 高电平输出电压 IOH = 50 µA IOH = 0.5 mA 低电平输出电压 IOL = 1.6 mA IOL = 50 µA LVDS数据和OR输出 差分输出电压(VOD)，ANSI模式 输出偏移电压(VOS)，ANSI模式 差分输出电压(VOD)，小摆幅模式 输出偏移电压(VOS)，小摆幅模式 温度 全 全 最小值 全 全 1.79 1.75 典型值 最大值 26 5 V V 全 全 全 全 全 全 250 1.15 150 1.15 单位 kΩ pF 350 1.22 200 1.22 0.2 0.05 V V 450 1.35 280 1.35 mV V mV V 采用固定频率NCO和95 MHz FIR滤波器时，模拟输入端上−1.0 dBFS的输入电平对应于−2.5 dBFS的输出电平。采用可调频率NCO和100 MHz FIR滤波器时，输出 电平为−1.3 dBFS。这些相应的输出电平下降是由FIR滤波器损耗引起的。详情见“FIR滤波器”部分。 2 上拉。 3 下拉。 1 Rev. A | Page 7 of 40 AD6649 开关规格 表4. 参数 时钟输入参数 输入时钟速率 转换速率1 时钟周期—一分频模式(tCLK) 时钟脉宽高电平(tCH) 一分频模式，DCS使能 一分频模式，DCS禁用 三分频至八分频模式，DCS使能 数据输出参数(DATA和OR) 数据传播延迟(tPD) DCO传播延迟(tDCO) DCO至数据偏斜(tSKEW) 流水线延迟—固定频率NCO，95 MHz FIR滤波器(延迟) 流水线延迟—可调频率NCO，100 MHz FIR滤波器(延迟) 孔径延迟(tA) 孔径不确定性(抖动，tJ) 唤醒时间(待机) 唤醒时间(关断模式) 超范围恢复时间 1 温度 最小值 典型值 最大值 全 全 全 40 4.0 全 全 全 1.8 1.9 0.8 全 全 全 全 全 全 全 全 全 全 转换速率指分频之后的时钟速率。 Rev. A | Page 8 of 40 0.3 2.0 2.0 4.8 5.5 0.7 23 43 1.0 0.1 10 250 3 单位 625 250 MHz MSPS ns 2.2 2.1 ns ns ns 1.1 ns ns ns 周期 周期 ns ps rms µs µs 周期 AD6649 时序规格 表5. 参数 同步时序要求 tSSYNC tHSYNC SPI时序要求 tDS tDH tCLK tS tH tHIGH tLOW tEN_SDIO tDIS_SDIO 条件 最小值 典型值 最大值 单位 SYNC至CLK上升沿建立时间 SYNC至CLK上升沿保持时间 0.3 0.4 数据与SCLK上升沿之间的建立时间 数据与SCLK上升沿之间的保持时间 SCLK周期 CSB与SCLK之间的建立时间 CSB与SCLK之间的保持时间 SCLK应处于逻辑高电平状态的最短时间 SCLK应处于逻辑低电平状态的最短时间 相对于SCLK下降沿，SDIO引脚从输入状态切换到输出状态所需的时间 相对于SCLK上升沿，SDIO引脚从输出状态切换到输入状态所需的时间 ns ns 2 2 40 2 2 10 10 10 10 ns ns ns ns ns ns ns ns ns 时序图 tCH tCLK CLK+ CLK– tDCO DCO+ DCO– D0+ TO D13+ CHA0 CHB0 CHA1 CHB1 CHA2 CHB2 CHA3 CHB3 CHA4 CHB4 CHA5 图2. 交错LVDS模式数据输出时序 CLK+ tSSYNC tHSYNC 09635-016 D0– TO D13– SYNC 图3. 同步时序输入 Rev. A | Page 9 of 40 CHB5 CHA6 CHB6 09635-002 tSKEW tPD AD6649 绝对最大额定值 表6. 参数 电气参数 AVDD至AGND DRVDD至AGND VIN+A/VIN+B、VIN−A/VIN−B至AGND CLK+、CLK−至AGND SYNC至AGND VCM至AGND CSB至AGND SCLK至AGND SDIO至AGND OEB至AGND PDWN至AGND D0−/D0+至D13−/D13+至AGND FDA/FDB至AGND OR+/OR−至AGND DCO+/DCO−至AGND 环境参数 工作温度范围 (环境) 偏置条件下的最大结温 存储温度范围 (环境) 热特性 额定值 -0.3 V至+2.0 V -0.3 V至+2.0 V −0.3 V至AVDD + 0.2 V −0.3 V至AVDD + 0.2 V −0.3 V至AVDD + 0.2 V −0.3 V至AVDD + 0.2 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V −0.3 V至DRVDD + 0.3 V LFCSP封装的裸露焊盘必须焊接到接地层。将裸露焊盘焊 接到客户板上，可提高焊接可靠性，从而最大限度发挥封 装的热性能。 表7. 热阻 封装类型 64引脚LFCSP 9 mm × 9 mm (CP-64-4) 气流速度 (m/s) 0 1.0 2.0 θJA1, 2 26.8 21.6 20.2 θJC1, 3 1.14 θJB1, 4 10.4 单位 °C/W °C/W °C/W 按照JEDEC 51-7，加上JEDEC 25-5 2S2P测试板。 按照JEDEC JESD51-2(静止空气)或JEDEC JESD51-6(流动空气)。 3 按照MIL-Std 883、方法 1012.1。 4 按照JEDEC JESD51-8(静止空气)。 1 2 θJA典型值的测试条件为带实接地层的四层PCB。如表7所 示，气流可改善散热，从而降低θJA。另外，直接与封装引 −40°C至+85°C 脚接触的金属，包括金属走线、通孔、接地层、电源层， 可降低θJA。 150°C −65°C至+125°C ESD警告 ESD(静电放电)敏感器件。 注意，超出上述绝对最大额定值可能会导致器件永久性损 带电器件和电路板可能会在没有察觉的情况下放电。 坏。这只是额定最值，不表示在这些条件下或者在任何其 尽管本产品具有专利或专有保护电路，但在遇到高 它超出本技术规范操作章节中所示规格的条件下，器件能 能量ESD时，器件可能会损坏。因此，应当采取适当 够正常工作。长期在绝对最大额定值条件下工作会影响器 件的可靠性。 Rev. A | Page 10 of 40 的ESD防范措施，以避免器件性能下降或功能丧失。 AD6649 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 AVDD AVDD VIN+B VIN–B AVDD AVDD DNC VCM DNC DNC AVDD AVDD VIN–A VIN+A AVDD AVDD 引脚配置和功能描述 PIN 1 INDICATOR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 AD6649 TOP VIEW (Not to Scale) PDWN OEB CSB SCLK SDIO OR+ OR– D13+ (MSB) D13– (MSB) D12+ D21– DRVDD D11+ D11– D10+ D10– NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 2. THE EXPOSED THERMAL PADDLE ON THE BOTTOM OF THE PACKAGE PROVIDES THE ANALOG GROUND FOR THE PART. THIS EXPOSED PADDLE MUST BE CONNECTED TO GROUND FOR PROPER OPERATION. 09635-004 D4– D4+ DRVDD D5– D5+ D6– D6+ DCO– DCO+ D7– D7+ DRVDD D8– D8+ D9– D9+ 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 CLK+ CLK– SYNC FDA FDB DNC DNC D0– (LSB) D0+ (LSB) DRVDD D1– D1+ D2– D2+ D3– D3+ 图4. LFCSP交错并行LVDS引脚配置(俯视图) 表8. 引脚功能描述(交错并行LVDS模式) 引脚编号 ADC电源 10, 19, 28, 37 49, 50, 53, 54, 59, 60, 63, 64 6, 7, 55, 56, 58 0 ADC模拟 51 52 62 61 57 1 2 ADC快速检测输出 4 5 数字输入 3 数字输出 9 8 12 11 14 13 16 引脚名称 类型 描述 DRVDD AVDD DNC AGND、 裸露焊盘 电源 电源 数字输出驱动器电源(标称值1.8 V)。 模拟电源(标称值1.8 V)。 不连接。请勿连接该引脚。 模拟地。封装底部的裸露热焊盘为器件提供模拟地。该焊盘 必须与地相连，才能正常工作。 VIN+A VIN−A VIN+B VIN−B VCM 输入 输入 输入 输入 输出 CLK+ CLK− 输入 输入 通道A的差分模拟输入引脚(+)。 通道A的差分模拟输入引脚(−)。 通道B的差分模拟输入引脚(+)。 通道B的差分模拟输入引脚(−)。 模拟输入的共模电平偏置输出。该引脚应通过一个0.1 μF电容 去耦至地。 ADC时钟输入(+)。 ADC时钟输入(−)。 FDA FDB 输出 输出 通道A快速检测指示器(CMOS电平)。 通道B快速检测指示器(CMOS电平)。 SYNC 输入 数字同步引脚。仅用于从机模式。 D0+ (LSB) D0− (LSB) D1+ D1− D2+ D2− D3+ 输出 输出 输出 输出 输出 输出 输出 通道A/通道B LVDS输出数据0(+)。 通道A/通道B LVDS输出数据0(−)。 通道A/通道B LVDS输出数据1(+)。 通道A/通道B LVDS输出数据1(−)。 通道A/通道B LVDS输出数据2(+)。 通道A/通道B LVDS输出数据2(−)。 通道A/通道B LVDS输出数据3(+)。 地 Rev. A | Page 11 of 40 AD6649 引脚编号 15 18 17 21 20 23 22 27 26 30 29 32 31 34 33 36 35 39 38 41 40 43 42 25 24 SPI控制 45 44 46 输出使能和 关断 47 48 引脚名称 D3− D4+ D4− D5+ D5− D6+ D6− D7+ D7− D8+ D8− D9+ D9− D10+ D10− D11+ D11− D12+ D12− D13+ (MSB) D13− (MSB) OR+ OR− DCO+ DCO− 类型 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 输出 描述 通道A/通道B LVDS输出数据3(−)。 通道A/通道B LVDS输出数据4(+)。 通道A/通道B LVDS输出数据4(−)。 通道A/通道B LVDS输出数据5(+)。 通道A/通道B LVDS输出数据5(−)。 通道A/通道B LVDS输出数据6(+)。 通道A/通道B LVDS输出数据6(−)。 通道A/通道B LVDS输出数据7(+)。 通道A/通道B LVDS输出数据7(−)。 通道A/通道B LVDS输出数据8(+)。 通道A/通道B LVDS输出数据8(−)。 通道A/通道B LVDS输出数据9(+)。 通道A/通道B LVDS输出数据9(−)。 通道A/通道B LVDS输出数据10(+)。 通道A/通道B LVDS输出数据10(−)。 通道A/通道B LVDS输出数据11(+)。 通道A/通道B LVDS输出数据11(−)。 通道A/通道B LVDS输出数据12(+)。 通道A/通道B LVDS输出数据12(−)。 通道A/通道B LVDS输出数据13(+)。 通道A/通道B LVDS输出数据13(−)。 通道A/通道B LVDS超量程(+)。 通道A/通道B LVDS超量程(-)。 通道A/通道B LVDS数据时钟输出(+)。 通道A/通道B LVDS数据时钟输出(−)。 SCLK SDIO CSB 输入 输入/输出 输入 SPI串行时钟。 SPI串行数据输入/输出。 SPI片选(低电平有效)。 OEB PDWN 输入/输出 输入/输出 输出使能输入(低电平有效)。 关断输入(高电平有效)。该引脚的工作方式取决于SPI模式， 并可配置为关断或待机(见表14)。 Rev. A | Page 12 of 40 AD6649 典型工作特性 除非另有说明，AVDD = 1.8 V、DRVDD = 1.8 V、采样速率 = 250 MSPS、DCS使能、1.75 V p-p差分输入、VIN = −1.0 dBFS、 32k采样、TA = 25°C、固定频率NCO、95 MHz BW FIR滤波器。如果第二、三谐波位于滤波器通频带之内，则在下面的FFT 图中会有标注。 采用固定频率NCO和95 MHz FIR滤波器时，模拟输入端上−1.0 dBFS的输入电平对应于−2.5 dBFS的输出电 平。采用可调频率NCO和100 MHz FIR滤波器时，输出电平为−1.3 dBFS。这些相应的输出电平下降是由FIR滤波器损耗引起 的。详情见“FIR滤波器”部分。 –20 –40 –60 –80 SECOND HARMONIC THIRD HARMONIC –100 –140 0 10 20 30 40 50 60 70 80 FREQUENCY (MHz) –40 –60 THIRD HARMONIC –80 –100 –120 09635-112 –120 fS = 250MSPS fIN = 185.1MHz @ –1.0dBFS SNR = 70.5dB (73.0dBFS) SFDR = 84.5dBc (IN-BAND) –20 SNR = 72dB (74.5dBFS) SFDR = 92dBc (IN-BAND) AMPLITUDE (dBFS) AMPLITUDE (dBFS) 0 fS = 250MSPS fIN = 30.1MHz @ –1.0dBFS –140 90 100 110 120 09635-215 0 0 10 图5. AD6649单音FFT(fIN = 30.1 MHz) –40 –60 THIRD HARMONIC SECOND HARMONIC –100 –140 0 10 20 30 40 50 60 70 80 FREQUENCY (MHz) SNR = 69.8dB (72.3dBFS) SFDR = 84dBc (IN-BAND) –40 –60 SECOND HARMONIC –80 THIRD HARMONIC –100 –140 90 100 110 120 0 10 图6. AD6649单音FFT(fIN = 90.1 MHz) 40 SNR = 71.1dB (73.6dBFS) SFDR = 85dBc (IN-BAND) AMPLITUDE (dBFS) SECOND HARMONIC THIRD HARMONIC –100 –120 0 10 20 30 40 50 60 70 80 FREQUENCY (MHz) 90 100 110 120 –40 SECOND HARMONIC –60 THIRD HARMONIC –80 –100 –120 –140 90 100 110 120 图7. AD6649单音FFT(fIN = 140.1 MHz) 09635-117 –60 –80 50 60 70 80 FREQUENCY (MHz) fS = 250MSPS fIN = 305.1MHz @ –1.0dBFS SNR = 68.5dB (71.0dBFS) SFDR = 83.5dBc (IN-BAND) –20 09635-114 AMPLITUDE (dBFS) 30 0 fS = 250MSPS fIN = 140.1MHz @ –1.0dBFS –40 –140 20 图9. AD6649单音FFT(fIN = 220.1 MHz) 0 –20 90 100 110 120 –120 09635-113 –120 50 60 70 80 FREQUENCY (MHz) fS = 250MSPS fIN = 220.1MHz @ –1.0dBFS –20 AMPLITUDE (dBFS) AMPLITUDE (dBFS) 0 SNR = 71.6dB (74.1dBFS) SFDR = 87.5dBc (IN-BAND) –80 40 图8. AD6649单音FFT(fIN = 185.1 MHz) fS = 250MSPS fIN = 90.1MHz @ –1.0dBFS –20 30 09635-216 0 20 0 10 20 30 40 50 60 70 80 FREQUENCY (MHz) 90 100 110 120 图10. AD6649单音FFT(fIN = 305.1 MHz) Rev. A | Page 13 of 40 AD6649 120 0 SFDR (dBFS) –20 SFDR/IMD3 (dBc AND dBFS) SNR (dBFS) 80 60 40 SFDR (dBc) 20 SFDR (dBc) –40 IMD3 (dBc) –60 –80 SFDR (dBFS) –100 SNR (dBc) IMD3 (dBFS) INPUT AMPLITUDE (dBFS) –120 –90.0 09635-118 –100 –95 –90 –85 –80 –75 –70 –65 –60 –55 –50 –45 –40 –35 –30 –25 –20 –15 –10 –5 0 0 100 0 95 –20 –44.0 –32.5 –21.0 –9.5 250MSPS 89.12MHz @ –7.0dBFS 92.12MHz @ –7.0dBFS SFDR = 88dBc (96.5dBFS) SFDR (dBc) 90 AMPLITUDE (dBFS) 85 80 SNR (dBFS) –40 –60 –80 –100 100 150 200 250 300 350 400 450 INPUT FREQUENCY (MHz) –140 09635-119 65 50 09635-122 –120 0 10 20 30 40 50 60 70 80 90 100 110 120 FREQUENCY (MHz) 图12. AD6649单音SNR/SFDR与输入频率(fIN )的关系 图15. AD6649双音FFT(fIN1 = 89.12 MHz、fIN2 = 92.12 MHz、 fS = 250 MSPS) 0 0 250MSPS 184.12MHz @ –7.0dBFS 187.12MHz @ –7.0dBFS SFDR = 85dBc (93.5dBFS) –20 –20 AMPLITUDE (dBFS) SFDR (dBc) –40 IMD3 (dBc) –60 –80 –40 –60 –80 –100 SFDR (dBFS) –100 –120 09635-123 SNR/SFDR (dBFS and dBc) –55.5 图14. AD6649双音SFDR/IMD3与输入幅度(AIN )的关系 (fIN1 = 184.12 MHz、fIN2 = 187.12 MHz、fS = 250 MSPS) 70 IMD3 (dBFS) –120 –90.0 –78.5 –67.0 –55.5 –44.0 –32.5 –21.0 –9.5 INPUT AMPLITUDE (dBFS) 09635-120 SFDR/IMD3 (dBc AND dBFS) –67.0 INPUT AMPLITUDE (dBFS) 图11. AD6649单音SNR/SFDR与输入幅度(AIN ) 的关系(fIN = 90.1 MHz) 75 –78.5 09635-121 SNR/SFDR (dBc AND dBFS) 100 图13. AD6649双音SFDR/IMD3与输入幅度(AIN )的关系 (fIN1 = 89.12 MHz、fIN2 = 92.12 MHz、fS = 250 MSPS) –140 0 10 20 30 40 50 60 70 80 90 100 110 120 FREQUENCY (MHz) 图16. AD6649双音FFT(fIN1 = 184.12 MHz、fIN2 = 187.12 MHz、 fS = 250 MSPS) Rev. A | Page 14 of 40 AD6649 6000 100 5000 90 4000 3000 OUTPUT CODE 图17. AD6649单音SNR/SFDR与采样速率(fS )的关系 (fIN = 90.1 MHz) 图18. AD6649接地输入直方图 Rev. A | Page 15 of 40 N+5 09635-125 N+4 N+3 N+2 N+1 SAMPLE RATE (MSPS) N 0 N–1 70 N–2 1000 09635-124 75 N–3 2000 N–4 80 SFDR CHANNEL A (dBc) SFDR CHANNEL B (dBc) SNR CHANNEL A (dBFS) SNR CHANNEL B (dBFS) N–5 85 NUMBER OF HITS 95 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190 200 210 220 230 240 250 SNR/SFDR (dBFS/dBc) 1.32 LSB rms 16,378 TOTAL HITS AD6649 等效电路 AVDD 350 Ω SCLK, PDWN, OR OEB 26kΩ 09635-008 09635-012 VIN 图19. 等效模拟输入电路 图23. 等效SCLK、PDWN或OEB输入电路 AVDD AVDD AVDD AVDD 0.9V 15kΩ 350 Ω CSB 15kΩ CLK– 09635-014 09635-009 CLK+ 26kΩ 图20. 等效时钟输入电路 图24. 等效CSB输入电路 DRVDD AVDD V+ AVDD V– DATAOUT– DATAOUT+ V– SYNC V+ 0.9V 图21. 等效LVDS输出电路 图25. 等效SYNC输入电路 DRVDD 350Ω 26kΩ 09635-011 SDIO 图22. 等效SDIO电路 Rev. A | Page 16 of 40 09635-025 09635-010 16kΩ 0.9V AD6649 工作原理 AD6649具有两个模拟输入通道、两个滤波器通道和两个 须能够对采样电容充电，且在半个时钟周期内完成建立。 数字输出通道。中频(IF)输入信号需要经过多级的滤波和 每个输入端都串联一个小电阻，可以降低驱动源输出级所 选择性地抽取处理，才能成为出现在输出端的数字信号。 需的峰值瞬态电流。在两个输入端之间可配置一个并联电 双ADC设计可用于信号分集接收；两个ADC以相同方式 容，以提供动态充电电流。此无源网络能在ADC输入端形 处理来自两个独立天线的相同载波。另外，两个ADC还可 成低通滤波器；因此，模数转换的精度取决于应用。 处理相互独立的模拟输入信号。用户能够借助ADC输入端 在中频(IF)欠采样应用中，需要去掉并联电容。因为并联 的低通滤波器或带通滤波器，对从直流到300 MHz频率范围 内的信号进行采样，且不会明显降低ADC的性能。ADC 电容与驱动源阻抗共同作用，会限制输入带宽。关于此话 题的更多信息，请参阅应用笔记AN-742“开关电容ADC的 可对400 MHz模拟输入信号进行处理，但这会加大ADC的 频域响应”、应用笔记AN-827“放大器与开关电容ADC接口 噪声和失真。 的谐振匹配方法”和模拟对话文章“用于宽带模数转换器的 同步功能用于多个器件之间的同步定时。 变压器耦合前端”。 BIAS 借助一个三线型SPI兼容的串行接口，可对AD6649进行编 S 程和控制。 S CFB CS ADC架构 VIN+ CPAR1 CPAR2 数字校正逻辑中最终形成一个14位转换结果。流水线结构 允许第一级处理新的输入采样点，而其它级继续处理之前 S S H 型开关电容ADC组成。各个级的量化输出组合在一起，在 CS VIN– CPAR1 的采样点。采样在时钟的上升沿进行。 CPAR2 S S CFB BIAS 09635-034 AD6649架构由一个双前端采样保持电路和其后的流水线 图26. 开关电容输入 除最后一级以外，流水线的每一级都包括一个低分辨率 Flash型ADC、一个开关电容数模转换器(DAC)和一个级间 为得到最佳动态性能，必须保证驱动VIN+的源阻抗与驱 余量放大器(MDAC)。MDAC用于放大重构DAC输出与闪 动VIN−的源阻抗相匹配，并且使两输入保持差分平衡。 存型输入之间的差，以用于流水线的下一级。为了便于实 输入共模 现Flash误差的数字校正，每一级设定了1位的冗余量。最 AD6649的模拟输入端无内部直流偏置。在交流耦合应用 后一级仅由一个闪存型ADC组成。 中，用户必须提供外部偏置。为了获得最佳性能，建议该 每个通道的输入级包含一个差分采样电路，可在差分或单 器件设置为VCM = 0.5 × AVDD(或0.9 V)。芯片通过VCM引 端模式下完成交流耦合或直流耦合。输出级模块能够实现 脚提供板上共模基准电压。建议使用VCM输出来设置输 数据对准、错误校正，且能将数据传输到输出缓冲器。输 入共模。通过VCM引脚提供模拟输入共模电压(典型值为 出缓冲器需要单独供电，以便将数字输出噪声与模拟内核 0.5 × AVDD)时，可实现芯片的最佳性能。必须用一个0.1 µF电 隔离。在掉电期间，输出缓冲器进入高阻态。 容对VCM引脚去耦到地，如“应用信息”部分所述。该去耦 电容应靠近该引脚，以便将该器件和该电容之间的串联电 模拟输入考虑 AD6649的模拟输入端是一个差分开关电容电路，其处理 阻和电感降至最低。 差分输入信号的性能极佳。 输入根据时钟信号，在采样模式和保持模式之间切换(参 见图26所示配置)。当输入切换到采样模式时，信号源必 Rev. A | Page 17 of 40 AD6649 差分输入配置 当输入频率处于第二或更高奈奎斯特区域时，大多数放大 通过差分输入配置驱动AD6649时，可实现芯片的最佳性 器的噪声性能无法满足要求以达到AD6649真正的SNR性 能。在基带应用中，AD8138、ADA4937-2、ADA4938-2和 能。在SNR为关键参数的应用中，建议使用的输入配置是 ADA4930-2差分驱动器能够为ADC提供出色的性能和灵活 差分双巴伦耦合(见图30)。在这种配置中，输入交流耦 的接口。 合，CML通过一个33 Ω电阻提供给各输入。这些电阻补偿 通过AD6649的VCM引脚，可以方便地设置ADA4930-2的 输入巴伦的损耗，向驱动器提供50 Ω阻抗。 输出共模电压(见图27)；驱动器可以配置为Sallen-Key滤波 在双巴伦和变压器配置中，输入电容和电阻的值取决于输 器拓扑电路结构，从而对输入信号进行带宽限制。 入频率和源阻抗。根据这些参数，可能需要调整输入电阻 和电容的值，或者可能需要移除一些元件。表9列出了不 15pF 同输入频率范围下设置RC网络的建议值。不过，这些值 200Ω 取决于输入信号和带宽，且只能用作初始参考。请注意， VIN– 5pF ADA4930-2 33Ω 120Ω 表9给出的值针对图28和图30中显示的各个R1、R2、C2和 ADC 15Ω R3元件。 VCM VIN+ 表9. RC网络示例 15pF 200Ω 33Ω 09635-039 0.1µF 0.1µF 图27. 利用ADA4930-2进行差分输入配置 在SNR为关键参数的基带应用中，建议使用的输入配置是 串联 电阻 R1 (Ω) 差分 电容 C1 (pF) 串联 电阻 R2 (Ω) 并联 电容 C2 (pF) 并联 电阻 R3 (Ω) 0至100 100至250 33 15 8.2 3.9 0 0 15 8.2 49.9 49.9 频率在第二奈奎斯特区域内的时候，除了使用变压器耦合 差分变压器耦合，如图28的示例。为实现模拟输入偏置， 输入外，还可以使用带可变增益放大器。数字可变增益放 须将VCM电压连接到至变压器次级绕组的中心抽头处。 大器(DVGA) AD8375或AD8376具备驱动AD6649所需的良 好性能。图29显示了一个由AD8376通过一个带通抗混叠 C2 R3 频率 范围 (MHz) R2 滤波器驱动AD6649的例子。 VIN+ R1 2V p-p 49.9Ω 1000pF C1 R2 R1 1µH VCM VIN– AD8376 33Ω C2 301Ω 5.1pF 1nF 1000pF 图28. 差分变压器耦合配置 165Ω VPOS 1µH 09635-040 0.1µF R3 0.1µF 180nH 220nH ADC 3.9pF 165Ω VCM 1nF 在工作频率低于几兆赫兹时，产生饱和现象。信号功率过 C2 R3 0.1µF 2V p-p R1 R2 VIN+ 33Ω S S P 0.1µF AD6649 180nH 220nH 图29. 利用AD8376进行差分输入配置 大也可导致磁芯饱和，从而导致失真。 0.1µF 2.5kΩ║2pF 68nH NOTES 1. ALL INDUCTORS ARE COILCRAFT® 0603CS COMPONENTS WITH THE EXCEPTION OF THE 1µH CHOKE INDUCTORS (COILCRAFT 0603LS). 2. FILTER VALUES SHOWN ARE FOR A 20MHz BANDWIDTH FILTER CENTERED AT 140MHz. 选择变压器时，必需考虑其信号特性。大多数射频变压器 PA 15pF 33Ω 0.1µF C1 R1 ADC R2 VIN– VCM 33Ω R3 C2 图30. 差分双巴伦输入配置 Rev. A | Page 18 of 40 0.1µF 09635-115 90Ω 15Ω 09635-041 76.8Ω VIN 33Ω AD6649 基准电压源 AD6649内置稳定、精确的基准电压源。通过改变籍由SPI 施加的基准电压，可以调整满量程输入范围。ADC输入范 CLOCK INPUT 390pF ADC 25Ω 390pF CLK+ 围跟随基准电压呈线性变化。 390pF SCHOTTKY DIODES: HSMS2822 25Ω 为了充分发挥芯片的性能，应利用一个差分信号作为 09635-049 CLK– 时钟输入考虑 图33. 巴伦耦合差分时钟(频率可达625 MHz) AD6649采样时钟输入端(CLK+和CLK−)的时钟信号。该信 号通常使用变压器或电容器交流耦合到CLK+和CLK−引脚 如果没有低抖动的时钟源，那么，另一种方法是将差分 内。CLK+和CLK−引脚有内部偏置(见图31)，无需外部偏 PECL信号交流耦合至采样时钟输入引脚(如图34所示)。 置。如果这些输入悬空，应将CLK−引脚拉低以防止杂散 AD9510/AD9511/AD9512/AD9513/AD9514/AD9515/AD951 时钟。 6/AD9517/AD9518/AD9520/AD9522/AD9523/AD9524和 ADCLK905/ADCLK907/ADCLK925时钟驱动器具有出色的 AVDD 抖动性能。 0.9V CLK– CLOCK INPUT 0.1µF CLK+ AD95xx 4pF 09635-044 4pF 0.1µF CLOCK INPUT 0.1µF PECL DRIVER 100Ω ADC 0.1µF CLK– 50kΩ 50kΩ 240Ω 09635-050 CLK+ 240Ω 图31. 简化的等效时钟输入电路 图34. 差分PECL采样时钟(频率可达625 MHz) AD6649的 时 钟 输 入 结 构 非 常 灵 活 。 CMOS、 LVDS、 LVPECL或正弦波信号均可作为其时钟输入信号。无论采 用哪种信号，都必须考虑到时钟源抖动(见“抖动考虑”部分 说明)。 第三种方法是将差分LVDS信号交流耦合至采样时钟输入引脚 ( 如 图 35所 示 ) 。 AD9510/AD9511/AD9512/AD9513/ AD9514/AD9515/AD9516/AD9517/AD9518/AD9520/ AD9522/AD9523/AD9524时钟驱动器具有出色的抖动性能。 图32和图33显示两种为AD6649提供时钟信号的首选方法 (时钟速率可达625 MHz)。利用射频巴伦或射频变压器，可将 0.1µF 0.1µF CLOCK INPUT CLK+ AD95xx 低抖动时钟源的单端信号转换成差分信号。 对于125 MHz至625 MHz的时钟频率，建议采用射频巴伦配 CLOCK INPUT 置；对于10 MHz至200 MHz的时钟频率，建议采用射频变 0.1µF LVDS DRIVER 100Ω ADC 0.1µF CLK– 50kΩ 50kΩ 09635-051 时钟输入选项 图35. 差分LVDS采样时钟(频率可达625 MHz) 压器配置。跨接在变压器次级上的背对背肖特基二极管可 以将输入到AD6649中的时钟信号限制为约差分0.8 V p-p。 输入时钟分频器 这样，既可以防止时钟的大电压摆幅馈通至AD6649的其 AD6649内置一个输入时钟分频器，可对输入时钟进行1至 它部分，还可以保留信号的快速上升和下降时间，这一点 8整数倍分频。占空比稳定器(DCS)上电时默认使能。 对低抖动性能来说非常重要。 390pF 50Ω Mini-Circuits® ADT1-1WT, 1:1Z 390pF XFMR 过对寄存器0x3A的位1和位2进行写操作，可以设置每次收 ADC 到SYNC信号或者仅第一次收到SYNC信号后，对时钟分频 器再同步。有效SYNC可使分频器复位至初始状态。该同 CLK+ 100Ω 步特性可让多个器件的时钟分频器对准，从而保证同时进 390pF CLK– SCHOTTKY DIODES: HSMS2822 09635-048 CLOCK INPUT 利用外部SYNC输入信号，可同步AD6649时钟分频器。通 行输入采样。 图32. 变压器耦合差分时钟(频率可达200 MHz) Rev. A | Page 19 of 40 AD6649 时钟占空比 晶体控制振荡器可提供最佳时钟源。如果时钟信号来自其 典型的高速ADC利用两个时钟边沿产生不同的内部定时信 它类型的时钟源(通过门控、分频或其它方法)，则需要在 号，因此，它对时钟占空比非常敏感。通常，为保持ADC 最后一步中利用原始时钟进行重定时。 的动态性能，时钟占空比容差应为±5%。 如需了解更多与ADC相关的抖动性能信息，请参阅应用笔 AD6649内置一个占空比稳定器(DCS)，可对非采样边沿 记AN-501“孔径不确定性与ADC系统性能”和应用笔记 (下降沿)进行重新定时，并提供标称占空比为50%的内部 AN-756“采样系统与时钟相位噪声和抖动的影响”。 时钟信号。因此，用户可提供的时钟输入占空比范围非常 功耗和待机模式 广，且不会影响AD6649的性能。 如图37所示，AD6649的功耗与其采样速率成比例关系。 输入时钟上升沿的抖动依然非常重要，且无法借助占空比 图37中的数据采用与测量典型性能特性相同的工作条件 稳定器降低这种抖动。当时钟速率低于40 MHz(标称值) 得出。 0.9 定输入信号前，都需要等待1.5 µs至5 µs的时间。在环路处 0.8 于非锁定状态时，DCS环路被旁路，内部器件定时取决于 0.7 稳定器。在所有其它应用中，建议使能DCS电路，以便获 得最佳交流性能。 抖动考虑 0.4 TOTAL POWER 0.3 0.6 0.5 IAVDD 0.4 0.2 IDRVDD 0.3 0.2 高速、高分辨率ADC对时钟输入信号的质量非常敏感。在 给定的输入频率(fIN)下，由于抖动(tJ)造成的信噪比(SNR) 0.1 0.1 0 下降计算公式如下： 40 60 80 100 120 140 160 180 200 220 ENCODE FREQUENCY (MSPS) SNRHF = −10 log[(2π × fIN × tJRMS)2 + 10 ( / SNRLF /10) ] 250 0 09635-037 输入时钟信号的占空比。在此类应用中，建议禁用占空比 0.5 SUPPLY CURRENT (A) 1.0 时，必须考虑与环路相关的时间常量。在DCS环路重新锁 TOTAL POWER (W) 时，占空比控制环路没有作为。当时钟速率产生动态变化 图37. AD6649功率和电流与采样速率的关系 公式中，均方根孔径抖动表示所有抖动源(包括时钟输入 置位PDWN(通过SPI端口或将PDWN引脚置位高电平)，可 信号和模拟输入信号和ADC孔径抖动规格)的均方根。中 使AD6649进入关断模式。在这种状态下，ADC的典型功 频欠采样应用对抖动尤其敏感(如图36所示)。 耗为10 mW。在关断模式下，输出驱动器处于高阻抗状态。 将PDWN引脚置位低电平后，AD6649返回正常工作模 80 SNR (dBFS) 式。注意，PDWN以数据输出驱动器电源电压(DRVDD)为 75 基准，且不得高于该电压。 70 在关断模式下，通过关闭基准电压、基准电压缓冲器、偏 置网络以及时钟，可实现低功耗。进入低调电模式时，内 0.05ps 0.20ps 0.50ps 1.00ps 1.50ps MEASURED 65 60 部电容放电；返回正常工作模式时，内部电容必须重新充 电。因此，唤醒时间与处于关断模式的时间有关；处于关 断模式的时间越短，则相应的唤醒时间越短。 55 1 10 100 1000 INPUT FREQUENCY (MHz) 09635-140 50 使用SPI端口接口时，用户可将ADC置于关断模式或待机 图36. 信噪比(95 MHz BW)与输入频率和抖动的关系 模式。如需较短的唤醒时间，可以使用待机模式，该模式 下内部基准电压电路处于通电状态。欲了解更多信息，请 参阅“存储器映射寄存器描述”部分或应用笔记AN-877“通 当孔径抖动可能影响AD6649的动态范围时，应将时钟输 过SPI与高速ADC接口”。 入信号视为模拟信号。时钟驱动器电源应与ADC输出驱动 器电源分离，以免在时钟信号内混入数字噪声。低抖动的 Rev. A | Page 20 of 40 AD6649 数字输出 时序 使用一个1.8 V DRVDD电源，可将AD6649输出配置用于ANSI AD6649提供流水线延迟为23或43个输入采样时钟周期的 LVDS或低电压驱动LVDS。 锁存数据，具体取决于工作模式。在经过时钟信号上升沿 如应用笔记AN-877“通过SPI与高速ADC接口”中所述，在 后的一个传播延迟时间(tPD)之后，产生输出数据。 SPI控制模式下，数据的输出格式可选择偏移二进制、二 为降低AD6649内的瞬时现象，应尽可能缩短输出数据线 进制补码或格雷码。 的长度并降低输出负载。瞬时现象可降低转换器的动态性 能。 数据输出使能功能(OEB) AD6649的数字输出引脚具有灵活的三态功能。三态模式 AD6649的典型最低转换速率为40 MSPS。当时钟速率低于 通过OEB引脚或SPI接口使能。若OEB引脚处于低电平状 40 MSPS时，芯片的动态性能会有所下降。 态，则使能输出数据驱动器。若OEB引脚处于高电平状 数据时钟输出(DCO) 态，则将输出数据驱动器置于高阻态。OEB功能不适用于 此外，AD6649还提供数据时钟输出(DCO)，用于采样外 快速访问数据总线。注意，OEB以数据输出驱动器电源电 部寄存器中的数据。图2为AD6649输出模式时序图。 压(DRVDD)为基准，且不得高于该电压。 超量程(OR) 使用SPI接口时，通过寄存器0x14的位4(输出使能位)，可 AD6649输入端检测到超量程时，超量程指示器将置位。 以独立设置每个通道的数据和快速检测输出的三态。由于 超量程条件在流水线ADC输出端确定；因此，需要10个 输出数据格式是交错式的，如果只禁用了两个通道中的一 ADC时钟周期延迟。当输入端发生超量程10个时钟周期 个，剩余通道的数据会在输出时钟上升和下降周期内重 后，该位可指示超量程。 复。 表10. 输出数据格式 输入(V) VIN+ − VIN– VIN+ − VIN– VIN+ − VIN– VIN+ − VIN– VIN+ − VIN– VIN+ − VIN−， 输入范围 = 1.75 V p-p (V) <–0.875 –0.875 0 +0.875 >+0.875 偏移二进制输出模式 00 0000 0000 0000 00 0000 0000 0000 10 0000 0000 0000 11 1111 1111 1111 11 1111 1111 1111 Rev. A | Page 21 of 40 二进制补码模式(默认) 10 0000 0000 0000 10 0000 0000 0000 00 0000 0000 0000 01 1111 1111 1111 01 1111 1111 1111 OR 1 0 0 0 1 AD6649 数字处理 AD6649内置一个数字处理模块，可提供信号滤波。该数 两个固定系数FIR滤波器提供滤波功能。可以选择低延迟 字处理模块由一个数控振荡器(NCO)、一个可选择的FIR FIR或高性能FIR。它可以消除负频率镜像，避免在输出的 滤波器(高性能或低延迟)和一个辅助粗调NCO(固定频率 实信号中混入负频率信号。图38、图39和图40显示了使用 为fS/4)组成，用于转换输出频率(复数信号至实信号)。这 固定频率NCO和95 MHz FIR滤波器且采样速率为245.76 MSPS 些子模块有多种配置方式，可以实现不同的信号处理功 时，95 MHz带宽信号通过滤波器级的连续变化情况。可以改 能。有关AD6649的功能框图，参见图1。 用可调频率NCO并采用类似工作方式。在这些模式下，假 数控振荡器(NCO) 定采样速率为245.76 MSPS，输出的中心频率为61.44 MHz。 利用两个通道之间共享的NCO可实现频率转换。可以通过 fS/4固定频率NCO 使能片上幅度和相位扰动功能改善NCO的噪声和杂散性 能。 固定频率(fS/4) NCO用于将经滤波、抽取后的信号从直流转换 成频率为fS/4的信号，从而产生实信号输出。由于不支持 由于滤波会造成部分奈奎斯特频谱不能使用，因此，需要 从器件产生复数输出，因此所有工作模式下都需要f S /4 一种机制，将采样输入频谱转换为抽取滤波器可用的频率 NCO。 范围。32位调谐复数NCO可实现这一功能。该NCO/混频 REAL ADC INPUT 器可将输入频谱调整为直流信号，由后面的滤波器对其进 使用低延迟FIR时，NCO必须调节至fS/4(0x40000000)。这 样可以防止无用混叠信号回到目标频段内。 –108.94 –61.44 –13.94 0 13.94 61.44 108.94 122.88 09635-042 行有效滤波，防止信号混叠。 图38. AD6649 95 MHz带宽输入实信号示例 (中心频率：61.44 MHz，fADC = 245.76 MHz) NCO和FIR滤波器模式 NCO和FIR模块支持两种工作模式，具体取决于应用的带 COMPLEX ADC OUTPUT/NCO OUTPUT 宽和延迟要求。这些模块的两种模式如表11所示。 FIR 低延迟 (默认) 高性能 245.76 MSPS 时的输出带宽 95 MHz –122.88 –75.38 –47.5 0 47.5 75.38 TUNED NCO OUTPUT 99.5 MHz 0 13.94 61.44 108.94 122.88 图40.将AD6649 95 MHz带宽输出信号调谐至fS /4的 示例(NCO频率为61.44 MHz) Rev. A | Page 22 of 40 122.88 图39. 利用NCO将AD6649 95 MHz带宽输入信号调谐至DC的 示例(NCO频率为61.44 MHz) 09635-247 模式 固定频率NCO， 95 MHz FIR滤波器 可调频率NCO， 100 MHz FIR滤波器 09635-043 表11. 信号路径模式 AD6649 数控振荡器(NCO) 频率转换 NCO同步 该处理模块包含一个由32位复数数控振荡器 (NCO)构成的 借助外部SYNC输入信号，可实现单个器件内或多个器件 数字调谐器。该NCO始终使能。NCO模块可以接受来自 的AD6649 NCO同步。通过对寄存器0x58的位0和位1进行写 ADC级的输入实信号，并将其转换成频移复数(I、Q)输出 操作，可以选择每次收到SYNC信号或仅第一次收到SYNC 信号。 信号后，对NCO进行再同步。有效的SYNC信号可控制 可以利用寄存器0x52至寄存器0x55来设置NCO频率。这4 NCO从所编程的相移值处重新启动。 个8位寄存器组成一个32位无符号频率编程字。下列频率 NCO幅度抖动与相位扰动 字代表−CLK/2和+CLK/2之间的频率值： NCO模块具有幅度和相位扰动功能，可改善杂散性能。幅 • 0x80000000代表−CLK/2指定频率； 度扰动可在NCO的角度至笛卡尔转换中使幅度量化误差随 机化，从而改善性能。该选项可以降低杂散，但噪底会略 • 0x00000000代表直流频率(0 Hz)； 有上升。使能幅度扰动功能时，NCO的SNR大于93 dB， • 0x7FFFFFFF代表CLK/2 − CLK/232。 SFDR大于115 dB。禁用幅度扰动功能时，SNR会升高到96 dB NCO频率的计算公式如下： 以上，但SFDR性能会降至100 dB。建议使能NCO幅度和相 Mod( f , f CLK ) NCO_FREQ = 2 32 × f CLK 其中： 位扰动功能，方法是将寄存器0x51的位1和位2置1。 NCO_FREQ是代表NCO频率寄存器的32位二进制补码数值。 f是所需的载波频率，单位为赫兹。 fCLK是AD6649 ADC时钟速率，单位为赫兹。 Rev. A | Page 23 of 40 AD6649 FIR滤波器 可以使用两种类型的FIR滤波器，即47抽头、高性能、固 SPI寄存器0x50至0xB0。在该模式下，NCO频率必须为 定系数FIR滤波器或21抽头、低延迟、固定系数FIR滤波 fS/4，且寄存器0x5A的低延迟NCO选择位(位0)必须置1。 器。这些滤波器非常有用，能在器件输出端提供混叠抑 必须注意，使用低延迟FIR滤波器时，模拟输入端上−1.0 dBFS 制。高性能FIR是一种简单的47抽头、21位固定系数、乘 的输入电平对应于−2.5 dBFS的输出电平。输出电平下降是 积和FIR滤波器。注意，该滤波器不提供抽取功能。表12 因为该模式下FIR滤波器存在−1.5 dB的通带衰减，不过并不 中列出了本方案所用的归一化系数和相应的十进制值。 会影响转换器的动态范围性能。 表12. 高性能FIR滤波器系数 –1 AMPLITUDE (dBc) –2 –4 09635-144 –3 0 30.72 61.44 92.16 122.88 FILTER RESPONSE (MHz) 图41. 245.76 MSPS时的低延迟FIR滤波器复合响应 (固定频率NCO，95 MHz FIR滤波器模式) –1.000 –1.125 –1.250 –1.375 FIR同步 –1.500 09635-145 归一化系数 −0.0001335 −0.0009689 −0.0024185 −0.0019341 0.0023584 0.0051260 −0.0009680 −0.0086231 −0.0011368 0.0142097 0.0064697 −0.0207596 −0.0161047 0.0274601 0.0310631 −0.0348339 −0.0557785 0.0415993 0.0986786 −0.0463982 −0.1893501 0.0505829 0.6113434 0.9171314 AMPLITUDE (dBc) 系数号 C0, C46 C1, C45 C2, C44 C3, C43 C4, C42 C5, C41 C6, C40 C7, C39 C8, C38 C9, C37 C10, C36 C11, C35 C12, C34 C13, C33 C14, C32 C15, C31 C16, C30 C17, C29 C18, C28 C19, C27 C20, C26 C21, C25 C22, C24 C23 0 十进制系数 (21位) −140 −1016 −2536 −2028 2473 5375 −1015 −9042 −1192 14900 6784 −21768 −16887 28794 32572 −36526 −58488 43620 103472 −48652 −198548 53040 641040 961682 0 30.72 61.44 92.16 122.88 借助外部SYNC输入信号，可实现单个器件内或多个器件 FILTER RESPONSE (MHz) 的AD6649滤波器同步。滤波器可以配置为每次收到SYNC 图42. 245.76 MSPS时的低延迟FIR滤波器通带响应 (固定频率NCO，95 MHz FIR滤波器模式) 信号时再同步，或者仅在写入SPI控制寄存器后第一次收 到SYNC信号时进行再同步。有效的同步信号可控制FIR滤 波器从所编程的抽取相位值处重新启动。通过对寄存器 0x58的位4和位5进行写操作，可以选择每次收到SYNC信 号或仅第一次收到SYNC信号后，对FIR进行再同步。 使用可调频率NCO和100 MHz FIR滤波器时，输出速率等 于采样时钟速率。高性能FIR滤波器的响应情况如图43所 示。该模式的通带响应细节如图44所示。要将器件置于该 模式，请设置SPI寄存器0x50至0xA0。使用高性能FIR滤波 器时，模拟输入端上−1.0 dBFS的输入电平对应于−1.3 dBFS 滤波器性能 使用固定频率NCO和95 MHz FIR滤波器时，输出速率等于 的输出电平。这是因为该模式下FIR滤波器存在−0.3 dB的通 带衰减，不过并不会影响转换器的动态范围性能。 采样时钟速率。该模式的复合响应如图41所示。该模式的 通带响应细节如图42所示。要将器件置于该模式，请设置 Rev. A | Page 24 of 40 AD6649 输出NCONCO 0 AMPLITUDE (dBc) –10 –20 32位微调NCO的输出数据是复数信号；通常其中心频率接 –30 近直流。该复数输出经95 MHz或100 MHz FIR滤波器处理，可 –40 提供恰当的抗混叠滤波。最终的NCO可从将复数输出信号 –50 从直流频率搬移，从而使AD6649输出实信号。输出NCO –60 将直流输出信号转换成频率为输出频率四分之一(fS/4)的信 –70 号。这样，用户可得到中心频率为fS/4的输出信号。 –80 –90 借助外部SYNC输入信号，可实现单个器件内或多个器件 09635-146 –100 –110 –120 0 30.72 61.44 92.16 122.88 FILTER RESPONSE (MHz) 的AD6649输出NCO同步。通过对寄存器0x58的位7和位6 进行写操作，可以选择每次收到SYNC信号或仅第一次收 到SYNC信号后，对输出NCO进行再同步。 图43. 245.76 MSPS时的高性能FIR滤波器通带响应 (可调频率NCO，100 MHz FIR滤波器) 0 –0.1 –0.3 –0.4 –0.5 –0.6 –0.7 –0.8 09635-147 AMPLITUDE (dBc) –0.2 –0.9 –1.0 0 15.36 30.72 46.08 61.44 FILTER RESPONSE (MHz) 图44. 245.76 MSPS时的高性能FIR滤波器通带响应 (可调频率NCO，100 MHz FIR滤波器) Rev. A | Page 25 of 40 AD6649 ADC超量程与增益控制 在接收机应用中，需要一种可靠的机制，能够决定转换器 快速阈值检测(FDA和FDB) 何时发生箝位。标准的溢出指示器能够为模拟输入状态提 当输入信号幅度超过快速检测阈值上限寄存器(寄存器 供延迟信息，因而在防止箝位方面作用有限。因此，最好 0x47、0x48)的设置值时，FD指示器置位。选定阈值寄存 可以设定低于满量程的可编程阈值，以便在发生前降低增 器的值与ADC输出的信号幅度进行比较。快速阈值上限检 益。另外，由于输入信号的压摆率可能非常高，因此该功 测具有4个时钟周期的延迟。阈值上限幅度由如下公式 能的延迟时间很关键。 定义： 阈值上限幅度 (dBFS) = 20 log(阈值幅度/213) 利用SPI端口，用户可设置使FD输出有效的阈值。利用SPI 寄存器0x45的位0，用户可以选择该阈值电平。只要信号 在信号降至阈值下限以下且保持时间超过设定的驻留时间 低于选定阈值，FD输出即会保持低电平状态。在该模式 之前，FD指示器不会清零。阈值下限在快速检测阈值下 下，计算时需要考虑数据的大小，但无需考虑数据的符 限寄存器(寄存器0x49、0x4A)中进行设置。15位快速检测 号。阈值检测以相同的方式处理那些超出期望范围(幅度) 阈值下限寄存器的值与ADC输出的信号幅度进行比较。比 的正、负信号。 较受ADC流水线延迟的控制；比较精度取决于转换器分辨 ADC超量程(OR) 率。阈值下限幅度由如下公式定义： ADC输入端检测到超量程时，ADC超量程指示器将置 阈值下限幅度 (dBFS) = 20 log(阈值幅度/213) 位。超量程条件在ADC流水线输出端确定；因此，需要7 个ADC时钟周期延迟。当输入端发生超量程7个时钟周期 驻留时间可以在1至65,535个采样时钟周期范围内设置，方 后，该位可指示超量程。 法是将所需值写入快速检测驻留时间寄存器(寄存器 增益开关 0x4B、0x4C)。 AD6649内置电路，可满足存在大动态范围或采用增益范 阈值上限和下限寄存器工作以及驻留时间的情况如图45所 围放大器应用的需要。该电路允许设置数字阈值，从而可 示。 以对阈值上限和下限进行编程。 其中一个用途是检测特定输入条件下，何时ADC将达到满 量程。最终目的是提供一个指示器，以快速插入衰减器， 防止ADC过驱。 UPPER THRESHOLD DWELL TIME LOWER THRESHOLD DWELL TIME FDA OR FDB 图45. FDA和FDB信号的阈值设置 Rev. A | Page 26 of 40 TIMER COMPLETES BEFORE SIGNAL RISES ABOVE LT 09635-148 MIDSCALE TIMER RESET BY RISE ABOVE LT AD6649 直流校正 由于ADC的直流偏置可能比所测信号大得多，因此，测量 直流校正回读 功率前，应利用直流校正电路消除直流偏置。此外，直流 各通道的直流校正值可在寄存器0x41和寄存器0x42中回 校正电路还可以切换至主信号通路；但如果ADC正在对带 读。直流校正值为16位值，可以达到整个ADC输入范围。 有大量直流电流的时变信号(例如：GSM)进行数字转换 直流校正冻结 时，则不建议进行切换。 将寄存器0x40的位6置1可在当前状态下冻结直流校正，并 直流校正带宽 继续将最近一次更新值用作直流校正值。清除该位，可重 直流校正电路是一个可编程带宽高通滤波器，其带宽范围 新开始直流校正，并将当前计算值与数据相加。 为0.29 Hz2.387 kHz通过对4位直流校正带宽选择寄存器(寄 直流校正使能位 存器0x40的位[5:2])进行写操作，可以控制带宽。下面的公 将寄存器0x40的位1置1可以使能直流校正功能，以便用于 式可计算直流校正电路的带宽值： 输出数据信号路径。 DC _ Corr _ BW = 2 / k / 14 f × CLK 2× π 其中： K是寄存器0x40的位[5:2]中设置的4位值(0和13之间的值对 k有效；设置14或15与设置13效果相同)。 fCLK是AD6649 ADC采样速率，单位为赫兹。 Rev. A | Page 27 of 40 AD6649 通道/芯片同步 AD6649有一个同步(SYNC)输入端，允许用户通过灵活的 SYNC输入信号在内部与采样时钟同步，但为避免多个器 同步选项实现内部模块同步。SYNC特性可保证多个ADC 件之间出现时序不确定性，SYNC输入信号应与输入时钟 同步运行。利用SYNC输入可以实现输入时钟分频器、 信号同步。SYNC输入信号应由单端CMOS型信号驱动。 NCO、FIR滤波器和输出fS/4 NCO同步。通过将寄存器0x58中 如果使用寄存器0x59的位1，SYNC输入可以设置为电平敏 的相应位置1，可以使能各模块，以便在第一次或每次出 感模式或边沿敏感模式。如果将SYNC输入设置为边沿敏 现SYNC信号时进行同步。 感模式，可以使用寄存器0x59的位0来确定是使用上升沿 还是下降沿。写入寄存器0x59的设置仅适用于FIR滤波器 和NCO。 Rev. A | Page 28 of 40 AD6649 串行端口接口(SPI) AD6649串行端口接口(SPI)允许用户利用ADC内部的一个 所有数据均由8位字组成。串行数据的每个字节的第一位 结构化寄存器空间来配置转换器，以满足特定功能和操作 表示发出的是读命令还是写命令。这样，就能将串行数据 的需要。SPI具有灵活性，可根据具体的应用进行定制。 输入/输出(SDIO)引脚的数据传输方向设置为输入或输 通过串行端口，可访问地址空间、对地址空间进行读写。 出。 存储空间以字节为单位进行组织，并且能进一步划分成多 除了字长，指令周期还决定串行帧是读操作指令还是写操 个区域。各个区域的说明见“存储器映射”部分。如需了解 作指令，从而通过串行端口对芯片编程或读取片上存储器 详细操作信息，请参阅应用笔记AN-877“通过SPI与高速 内的数据。如果指令是回读操作，则执行回读操作会使串 ADC接口”。 行数据输入/输出(SDIO)引脚的数据传输方向，在串行帧 使用SPI的配置 的一定位置由输入改为输出。 该ADC的SPI由三部分组成：SCLK引脚、SDIO引脚和CSB 数据可通过MSB优先模式或LSB优先模式发送。芯片上电 引脚(见表13)。SCLK(串行时钟)引脚用于同步从ADC读出 后，默认采用MSB优先的方式，可以通过SPI端口配置寄 的数据和写入ADC的数据。SDIO(串行数据输入/输出)引 存器来更改数据发送方式。如需了解更多关于该特性及其 脚是一个双功能引脚，可通过此引脚将数据发送至内部 它特性的信息，请参阅应用笔记AN-877“通过SPI与高速 ADC存储器映射寄存器或从该寄存器中读出数据。CSB ADC接口”。 (片选信号)引脚是低电平有效控制引脚，它能够使能或者 禁用读写周期。 表13中所描述的引脚包括用户编程器件与AD6649的串行 表13. 串行端口接口引脚 引脚 SCLK SDIO CSB 硬件接口 功能 串行时钟。串行移位时钟输入，用来同步串行接口 的读、写操作。 串行数据输入/输出。双功能引脚；通常用作输入或 输出，取决于发送的指令和时序帧中的相对位置。 片选信号。低电平有效控制信号，用来选通读写周期。 端口之间的物理接口。当使用SPI接口时，SCLK引脚和 CSB引脚用作输入引脚。SDIO引脚是双向引脚，在写入阶 段，用作输入引脚；在回读阶段，用作输出引脚。 SPI接口非常灵活，FPGA或微控制器均可控制该接口。应 用笔记AN-812“基于微控制器的串行端口接口(SPI)启动电 CSB的下降沿与SCLK的上升沿共同决定帧的开始。图46为 路”中详细介绍了一种SPI配置方法。 串行时序图范例，相应的定义见表5。 当需要转换器充分发挥其全动态性能时，应禁用SPI端 CSB可以在多种模式下工作。CSB可始终维持在低电平状 口。通常SCLK信号、CSB信号和SDIO信号与ADC时钟是 态，从而使器件一直处于使能状态；这称作流。CSB可以 异步的，因此，这些信号中的噪声会降低转换器性能。如 在字节之间停留在高电平，这样可以允许其他外部时序。 果其它器件使用板上SPI总线，则可能需要在该总线与 CSB引脚拉高时，SPI功能处于高阻抗模式。在该模式下， AD6649之间连接缓冲器，以防止这些信号在关键的采样 可以开启SPI引脚的第二功能。 周期内，在转换器的输入端发生变化。 在一个指令周期内，传输一条16位指令。在指令传输后将 进行数据传输，数据长度由W0位和W1位共同决定。 Rev. A | Page 29 of 40 AD6649 SPI访问特性 表14简要说明了可通过SPI访问的一般特性。如需详细了 解这些特性，请参阅应用笔记AN-877“通过SPI与高速ADC 接口”。AD6649特定器件特性详见“存储器映射寄存器描 述”部分。 表14. 可通过SPI访问的特性 特性名称 模式 时钟 失调 测试I/O 输出模式 输出相位 输出延迟 VREF 数字处理 描述 允许用户设置关断模式或待机模式 允许用户通过SPI访问DCS 允许用户以数字方式调整转换器失调 允许用户设置测试模式，以便在输出位上获得已知数据 允许用户设置输出 允许用户设置输出时钟极性 允许用户改变DCO延迟 允许用户设置基准电压 允许用户使能NCO、FIR滤波器和同步功能 tHIGH tDS tS tDH tCLK tH tLOW CSB SCLK DON’T CARE R/W W1 W0 A12 A11 A10 A9 A8 A7 D5 D4 D3 D2 D1 D0 DON’T CARE 09635-079 SDIO DON’T CARE DON’T CARE 图46. 串行端口接口时序图 Rev. A | Page 30 of 40 AD6649 存储器映射 读取存储器映射寄存器表 逻辑电平 存储器映射寄存器表的每一行有8位。存储器映射大致分 以下是逻辑电平的术语说明： 为四个部分：芯片配置寄存器(地址0x00至地址0x02)；通 • “置位”指将某位设置为逻辑1或向某位写入逻辑1。 道索引和传送寄存器(地址0x05和地址0xFF)；ADC功能寄 • “清除位”指将某位设置为逻辑0或向某位写入逻辑0。 存器，包括设置寄存器、控制寄存器和测试寄存器(地址 0x08至地址0x3A)；以及数字特性控制寄存器(地址0x40至 地址0x5A)。 传送寄存器映射 地址0x08至地址0x20、地址0x3A、地址0x40至地址0x42、 地址0x45至0x4C和地址0x50至地址0x5A被屏蔽。因此，向 存储器映射寄存器表(见表15)记录了每个十六进制地址及 这些地址进行写操作不会影响器件运行，除非向地址0xFF 其十六进制默认值。位7(MSB)栏为给定十六进制默认值的 写入0x01，设置了传输位，从而发出了传输命令。这样， 起始位。例如，输出模式寄存器(地址0x14)的十六进制默 设置传输位时，就可以在内部同时更新这些寄存器。设置 认值为0x05。这表明，位0 = 1，而其余位均为0。该设置 传输位时，内部进行更新，然后传输位自动清零。 是默认输出格式值，为二进制补码。如需了解更多关于该 功能及其它功能的信息，请参阅应用笔记AN-877“通过SPI 与高速ADC接口”。该文档详细描述了寄存器0x00至寄存 器0x25控制的功能。“存储器映射寄存器描述”部分还介绍 了其它寄存器(寄存器0x3A至寄存器0x5A)。 特定通道寄存器 可通过编程分别为每个通道设置某些通道功能(例如：信 号监控阈值)。在这些情况下，可在内部为每个通道复制 通道地址位置。这些寄存器及相应的局部寄存器位，见表 15。通过设置寄存器0x05的通道A位或通道B位，可访问这 禁用位置和保留位置 些局部寄存器及相应位。如果这两个位均置位，后续写操 此器件目前不支持表15中未包括的所有地址和位。有效地 作将影响两个通道的寄存器。在一个读周期内，仅允许将 址中未使用的位应写为0。在该地址(例如：地址0x18)仅有 一个通道位(通道A位或通道B位)置位，以便对其中的一个 部分位处于禁用状态时，才可以对这些位置进行写操作。 或两个寄存器执行读操作。如果在一个SPI读周期内置位 如果整个地址(例如：地址0x13)均禁用，则不应对该地址 两个通道位，则器件返回通道A的值。表15给出的全局寄 进行写操作。 存器及相应位会影响整个器件和通道的特性，不允许分别 默认值 设置每个通道。寄存器0x05中的设置不影响全局寄存器及 AD6649复位后，将向关键寄存器内载入默认值。表15(存 相应位的值。 储器映像寄存器表)内列出了各寄存器的默认值。 Rev. A | Page 31 of 40 AD6649 存储器映射寄存器表 此器件目前不支持表15中未包括的所有地址和位。 表15. 存储器映射寄存器 地址 (十六 进制) 寄存器名称 芯片配置寄存器 0x00 SPI端口 配置 (全局)1 0x01 芯片ID (全局) 0x02 芯片等级 (全局) 位7 (MSB) 位6 位5 位4 位3 位2 0 LSB优先 软复位 1 1 软复位 8位芯片ID[7:0] (AD6649 = 0xA1) (默认) 速度等级ID 禁用 00 = 250 MSPS 禁用 禁用 通道索引和传送寄存器 0x05 通道索引 (全局) 禁用 禁用 禁用 禁用 0xFF 禁用 禁用 禁用 ADC功能 0x08 功耗模式 (局部) 禁用 禁用 0x09 全局时钟 (全局) 禁用 禁用 0x0B 时钟分频 (全局) 禁用 禁用 传送 (全局) 位1 位0 (LSB) 默认值 (十六 进制) LSB优先 0 0x18 半字节之间 是镜像关 系，使得无 论在何种移 位模式下， LSB优 先 或 MSB优先模 式寄存器均 能正确记录 数据。 0xA1 只读。 默认值 注释 禁用 禁用 禁用 禁用 禁用 ADC B (默认) ADC A (默认) 0x03 设置这些位 以决定片内 何器件接收 下一个写命 令；仅适用 于局部寄存 器。 禁用 禁用 禁用 禁用 传送 0x00 从主移位寄 存器向从移 位寄存器同 步传输数 据。 外部关断 引脚功能 (局部) 0 = 关断 1 = 待机 禁用 禁用 禁用 0x00 决定芯片的 一般工作模 式。 禁用 禁用 禁用 禁用 输入时钟分频器相位调整 000 = 无延迟 001 = 1输入时钟周期 010 = 2输入时钟周期 011 = 3输入时钟周期 100 = 4输入时钟周期 101 = 5输入时钟周期 110 = 6输入时钟周期 111 = 7输入时钟周期 Rev. A | Page 32 of 40 内部关断模式(局 部) 00 = 正常工作 01 = 完全关断 10 = 待机 11 = 保留 禁用 时钟分频比 000 = 1分频 001 = 2分频 010 = 3分频 011 = 4分频 100 = 5分频 101 = 6分频 110 = 7分频 111 = 8分频 占空比 稳定器 (默认) 0x01 0x00 000以 外 的 时钟分频值 会使占空比 稳定器自动 启用。 AD6649 地址 (十六 进制) 寄存器名称 位7 (MSB) 用户测试 模式控制 0 = 连续/ 重复模式 1 = 单一 模式， 然后为0 位6 位5 位4 禁用 产生复位Z PN长序列 产生复位 PN短序列 禁用 禁用 0x0D 测试模式 (局部) 0x0E BIST使能 (局部) 失调调整 (局部) 输出模式 禁用 禁用 禁用 禁用 禁用 禁用 禁用 0x15 输出调整 (全局) 禁用 禁用 禁用 0x16 时钟相位 控制 (全局) DCO输出 延迟(全局) 反转 DCO时钟 禁用 禁用 使能 DCO 时钟 延迟 禁用 禁用 0x18 输入范围 选择(全局) 禁用 禁用 禁用 0x19 用户测试码 1 LSB (全局) 用户测试码 1 MSB (全局) 用户测试码 2 LSB (全局) 用户测试码 2 MSB (全局) 用户测试码 3 LSB (全局) 用户测试码 3 MSB (全局) 0x10 0x14 0x17 0x1A 0x1B 0x1C 0x1D 0x1E 位3 位2 位1 输出测试模式 0000 = 关(默认) 0001 = 中间电平短路 0010 = 正FS 0011 = 负FS 0100 = 交替棋盘形式 0101 = PN长序列 0110 = PN短序列 0111 = 1/0字反转 1000 = 用户测试模式 1001至1110 = 未用 1111 = 斜坡输出 位0 (LSB) 复位BIST 禁用 BIST使能 序列 失调调整以LSB为单位，从+31到−32 (二进制补码格式) 输出反转 输出格式 输出使能 禁用 (局部) 00 = 偏移二进制 (局部) 01 = 二进制补码 1 = 正常 (默认) (默认) 10 = 格雷码 0 = 反相 11 = 保留(局部) 禁用 LVDS输出驱动电流调整 0000 = 3.72 mA输出驱动电流 0001 = 3.5 mA输出驱动电流(默认) 0010 = 3.30 mA输出驱动电流 0011 = 2.96 mA输出驱动电流 0100 = 2.82 mA输出驱动电流 0101 = 2.57 mA输出驱动电流 0110 = 2.27 mA输出驱动电流 0111 = 2.0 mA输出驱动电流(缩小范围) 1000至1111 = 保留 禁用 禁用 禁用 禁用 禁用 DCO时钟延迟 [延迟 = (3100 ps × 寄存器值/31 +100)] 00000 = 100 ps 00001 = 200 ps 00010 = 300 ps … 11110 = 3100 ps 11111 = 3200 ps 满量程输入电压选择 01111 = 2.087 V p-p … 00001 = 1.772 V p-p 00000 = 1.75 V p-p(默认) 11111 = 1.727 V p-p … 10000 = 1.383 V p-p 禁用 默认值 (十六 进制) 0x00 0x00 0x00 0x05 配置输出和 数据格式。 0x01 0x00 0x00 0x00 用户测试码1[7:0] 0x00 用户测试码1[15:8] 0x00 用户测试码2[7:0] 0x00 用户测试码2[15:8] 0x00 用户测试码3[7:0] 0x00 用户测试码3[15:8] 0x00 Rev. A | Page 33 of 40 默认值 注释 设置此寄存 器后，测试 数据将取代 正常数据被 置于输出引 脚上。 满量程输入 调整，步进 为0.022 V。 AD6649 地址 (十六 进制) 0x1F 0x20 0x24 0x25 0x3A 寄存器名称 用户测试码 4 LSB (全局) 用户测试码 4 MSB (全局) BIST签名 LSB(局部) BIST签名 MSB(局部) 同步控制 (全局) 数字特性控制寄存器 0x40 直流校正控制 (局部) 0x41 0x42 0x45 0x47 直流校正 值0(局部) 直流校正 值1(局部) 快速检测 控制 (局部) 快速检测 阈值上限 0(局部) 0x48 快速检测 阈值上限 1(局部) 0x49 快速检测 阈值下限 0(局部) 0x4A 快速检测 阈值下限 1(局部) 0x4B 快速检测 驻留时间 0(局部) 快速检测 驻留时间 1(局部) 滤波器控制 (局部) 0x4C 0x50 位7 (MSB) 位6 禁用 禁用 禁用 直流校正 冻结 位5 禁用 位4 位3 用户测试码4[7:0] 位2 位1 位0 (LSB) 默认值 (十六 进制) 0x00 用户测试码4[15:8] 0x00 BIST签名[7:0] 0x00 只读。 BIST签名[15:8] 0x00 只读。 禁用 禁用 时钟分频 器仅与下 一同步脉 冲同步 直流校正带宽选择 0000 = 2387.32 Hz 0001 = 1193.66 Hz 0010 = 596.83 Hz 0011 = 298.42 Hz 0100 = 149.21 Hz 0101 = 74.60 Hz 0110 = 37.30 Hz 0111 = 18.65 Hz 1000 = 9.33 Hz 1001 = 4.66 Hz 1010 = 2.33 Hz 1011 = 1.17 Hz 1100 = 0.58 Hz 1101 = 0.29 Hz 1110 = 保留 1111 = 保留 直流校正值[7:0] 时钟分频 器同步使 能 主机同步缓 冲器使能 0x00 直流校正 使能 禁用 0x00 只读。 直流校正值[15:8] 禁用 禁用 禁用 禁用 强制FD输 出使能 只读。 强制FD输 出值 保留 使能快速 检测输出 禁用 禁用 0x00 快速检测阈值上限[12:8] 0x00 快速检测阈值下限[7:0] 禁用 1 禁用 保留 禁用 1 0x00 0x00 快速检测阈值上限[7:0] 禁用 默认值 注释 0x00 快速检测阈值下限[12:8] 快速检测驻留时间[7:0] 0x00 快速检测驻留时间[15:8] 0x00 FIR模式 0 = 高性 能 1=低 延迟 输出增益 0 = 0 dB 1 = −6 dB Rev. A | Page 34 of 40 9位 输 出 模式使能 数据路径增益 00 = 0 dB 01 = −6 dB 10 = −12 dB 11 = −18 dB 0xB0 AD6649 地址 (十六 进制) 寄存器名称 0x51 NCO控制 (局部) 0x52 NCO 频率3 (局部) NCO 频率2 (局部) NCO 频率1 (局部) NCO 频率0 (局部) NCO相位 失调1(局部) NCO相位 失调0(局部) 同步控制 (局部) 0x53 0x54 0x55 0x56 0x57 0x58 0x59 NCO/FIR 同步引脚 控制 (局部) 0x5A NCO控制2 (局部) 1 位7 (MSB) 保留 位6 位5 位4 位3 位2 位1 NCO32至 fS/4 NCO同 步使能 频谱反转 1 保留 NCO32幅度 扰动使能 NCO32 相位扰 动使能 1 默认值 (十六 进制) 0x51 NCO频率值[31:24] 0x40 NCO频率值[23:16] 0x00 NCO频率值[15:8] 0x00 NCO频率值[7:0] 0x00 NCO相位值[15:8] 0x00 NCO相位值[7:0] 0x00 fS/4 NCO仅 fS/4 NCO同 与下一同步 步使能 脉冲同步 禁用 禁用 FIR仅 与 下 FIR同步 一同步脉冲 使能 同步 禁用 禁用 保留 保留 禁用 禁用 禁用 禁用 禁用 禁用 禁用 位0 (LSB) 禁用 写入地址0x00时，通道索引寄存器(地址0x05)应设置为0x03(默认)。 Rev. A | Page 35 of 40 NCO32仅 与 下一同步脉 冲同步 SYNC引脚敏 感性 0 = 高电平同 步 1 = 边沿同步 NCO32同 步 使能 0x00 SYNC引脚边 沿敏感性 0 = 下降沿同 步 1 = 上升沿同 步 0x00 禁用 低延迟 NCO选择 0x01 默认值 注释 AD6649 存储器映射寄存器描述 位2—强制FD输出值 如需了解有关寄存器0x00至寄存器0x25所控制功能的更多 向位3写入高电平时，器件会强制在FD引脚处输出写入位 信息，请参阅应用笔记AN-877“通过SPI与高速ADC接 2的值。 口”。 位1—保留 同步控制(寄存器0x3A) 位0—使能快速检测输出 位[7:3]—保留 此位设置为高电平可使能阈值上限FD比较器的输出来驱 位2—时钟分频器仅与下一同步脉冲同步 动FD输出引脚。 如果主机同步缓冲器使能位(地址0x3A的位0)和时钟分频 快速检测阈值上限(寄存器0x47和寄存器0x48) 器同步使能位(地址0x3A的位1)均为高电平，则位2允许时 寄存器0x48的位[7:5]—保留 钟分频器与它接收到的第一个同步脉冲同步，并忽略其它 寄存器0x48的位[4:0]—快速检测阈值上限[12:8] 同步脉冲。同步后，时钟分频器同步使能位(地址0x3A的 寄存器0x47的位[7:0]—快速检测阈值上限[7:0] 位1)复位。 这些寄存器提供阈值上限。该13位值会与ADC模块的输出 位1—时钟分频器同步使能 幅度进行比较。ADC幅度超过该阈值时，如果寄存器0x45 位1选通时钟分频器的同步脉冲。当位1为高电平且位0为 的位0置位，那么FD输出引脚置位。 高电平时，同步信号使能。这是连续同步模式。 快速检测阈值下限(寄存器0x49和寄存器0x4A) 位0—主机同步缓冲器使能 寄存器0x4A的位[7:5]—保留 要使能任何同步功能，位0必须为高电平。如果不用同步 寄存器0x4A的位[4:0]—快速检测阈值下限[12:8] 功能，此位应保持低电平以省电。 寄存器0x49的位[7:0]—快速检测阈值下限[7:0] 直流校正控制(寄存器 0x40) 这些寄存器提供阈值下限。该13位值会与ADC模块的输出 幅度进行比较。如果ADC幅度小于该阈值且保持时间达到 位7—保留 驻留时间寄存器中设置的周期数，那么FD输出位清零。 位6—直流校正冻结 当位6为高电平时，不再向信号监控模块更新直流校正， 快速检测驻留时间(寄存器0x4B和寄存器0x4C) 该模块保留最后一次计算的直流值。 寄存器0x4C的位[7:0]—快速检测驻留时间[15:8] 寄存器0x4B的位[7:0]—快速检测驻留时间[7:0] 位[5:2]—直流校正带宽选择 位[5:2]设置信号监控直流校正功能的均值时间。该4位字 根据以下公式设置校正模块的带宽： 这些寄存器值以ADC采样时钟周期(时钟分频器后)方式， 设置FD输出位清零之前、信号需要保持在阈值下限之下 的最短时间。 滤波器控制(寄存器0x50) 其中： 位7—保留(回读结果为1) K是寄存器0x40的位[5:2]中设置的4位值(0和13之间的值对 位6—保留 k有效；设置14或15与设置13效果相同)。 位5—保留(回读结果为1) fCLK是AD6649 ADC采样速率，单位为赫兹。 位4—FIR模式 此位设置为低电平可使能高性能FIR滤波器。此位设置为 位1—直流校正使能 此位设置为高电平时，器件会将直流测量模块的输出与信 高电平可使能低延迟FIR。 号路径中的数据相加，从而从信号路径中移除直流失调。 位3—输出增益 位0—保留 此位设置为高电平可将输出增益设为−6 dB。此位值为0时， 增益设为0 dB。 快速检测控制(寄存器0x45) 位[7:4]—保留 位3—强制FD输出使能 此位设置为高电平时，器件会强制FD引脚输出写入该寄 存器(寄存器0x45)位2中的值。这使得用户可以强制在FD 引脚处输出已知值来用于调试。 Rev. A | Page 36 of 40 AD6649 位2—9位输出模式使能 NCO相位偏移(寄存器 0x56和寄存器0x57) 该位置位时，旁路NCO和滤波器，且器件输出9位数据。 寄存器0x56的位[7:0]—NCO相位值[15:8] 这9个位出现在输出总线的9个MSB上(即位D13至D5)。 寄存器0x57的位[7:0]—NCO相位值[7:0] NCO相位值寄存器中设置的16位值会在每次NCO启动时 位[1:0]—数据路径增益 或收到NCO SYNC信号时载入NCO模块。此过程使得NCO 这些位按如下方式设置数据路径增益： 能够从已知的非零相位启动。 00 = 0 dB增益 NCO相移值的计算公式如下： 01 = −6 dB增益 NCO_PHASE = 216 × PHASE/360 10 = −12 dB增益 11 = −18 dB增益 其中，NCO_PHASE是一个十进制数，等于通过编程写入 NCO控制(寄存器0x51) 寄存器0x56和寄存器0x57内的16位二进制数，PHASE则是 位7—保留 所需的NCO相位值(单位为度)。 位6—NCO32至fS/4 NCO同步使能 SYNC控制(寄存器0x58) 当NCO32设置为fS/4，且使用固定频率NCO和95 MHz FIR 滤波器时，此位应设置为高电平。使用可调频率NCO和 100 MHz FIR滤波器时，该位应禁用。 位7—fS/4 NCO仅与下一同步脉冲同步 如果主机同步缓冲器使能位(寄存器0x3A的位0)和fS/4 NCO 同步使能位(寄存器0x58的位6)均为高电平，则位7允许fS/4 位5—频谱反转 NCO与它接收到的第一个同步脉冲同步，并忽略其它同步 若要反转输出频谱，则此位应设置为高电平。 脉冲。如果位7置位，则寄存器0x58的位6会在此同步发生 后复位。 位4—保留(回读结果为1) 位3—保留 位6—fS/4 NCO同步使能 位2—NCO32幅度扰动使能 位6选通fS/4 NCO的同步脉冲。当位6设置为高电平时，同 位2置位时，使能NCO中的幅度扰动功能。位2清零时，则 步信号会促使fS/4 NCO进行同步。仅当主机同步缓冲器使 禁用幅度扰动功能。 能位(寄存器0x3A的位0)为高电平时，该同步才有效。这 是连续同步模式。 位1—NCO32相位扰动使能 位1置位时，使能NCO中的相位扰动功能。位1清零时，则 位5—FIR仅与下一同步脉冲同步 禁用相位扰动功能。 如果主机同步缓冲器使能位(寄存器0x3A的位0)和FIR同步 使能位(寄存器0x58的位4)均为高电平，则位5允许FIR与它 位0—保留(回读结果为1) 接收到的第一个同步脉冲同步，并忽略其它同步脉冲。如 NCO频率(寄存器0x52至寄存器0x55) 果位5置位，则寄存器0x3A的位4会在此同步发生后复位。 寄存器0x52的位[7:0]—NCO频率值[31:24] 寄存器0x53的位[7:0]—NCO频率值[23:16] 位4—FIR同步使能 寄存器0x54的位[7:0]—NCO频率值[15:8] 位4选通FIR滤波器的同步脉冲。当位4设置为高电平时， 寄存器0x55的位[7:0]—NCO频率值[7:0] 同步信号会使半带再同步。仅当主机同步缓冲器使能位 此32位值用于设置NCO调谐频率。要设置的频率值可通过 (寄存器0x3A的位0)为高电平时，该同步才有效。这是连 以下公式计算： 续同步模式。 NCO_FREQ = 2 32 × 其中： Mod( f , f CLK ) f CLK 位[3:2]—保留 位1—NCO32仅与下一同步脉冲同步 如果主机同步缓冲器使能位(寄存器0x3A的位0)和NCO32 NCO_FREQ是代表NCO频率寄存器的32位二进制补码数 同步使能位(寄存器0x58的位0)均为高电平，则位1允许 值。 NCO32与它接收到的第一个同步脉冲同步，并忽略其它同 f是所需的载波频率，单位为赫兹。 fCLK是AD6649 ADC时钟速率，单位为赫兹。 步脉冲。如果位1置位，则寄存器0x58的位0会在同步发生 后复位。 Rev. A | Page 37 of 40 AD6649 位0—NCO32同步使能 位0—SYNC引脚边沿敏感性 位0选通32位NCO的同步脉冲。此位设置为高电平时，同 如果位1设置为高电平，则将位0设置为0可使得SYNC输入 步信号促使NCO进行再同步，并从NCO相移值开始。仅 信号响应下降沿。如果该位置位，SYNC输入响应上升 当主机同步缓冲器使能位(寄存器0x3A的位0)为高电平 沿。 时，该同步才有效。这是连续同步模式。 NCO控制2(寄存器0x5A) NCO/FIR SYNC引脚控制(寄存器0x59) 位[7:1]—保留 位[7:2]—保留 位0—低延迟NCO选择 位1—SYNC引脚敏感性 如果位0设置为1，则选择低延迟NCO。对于固定频率 如果位1设置为0，则SYNC输入信号响应电平。如果该位 NCO、95 MHz FIR滤波器工作模式，应选择此位。此位置 设置为低电平，则SYNC输入信号响应地址0x59位0中设置 位时，NCO值必须设置为0x40000000或0xC0000000。 的边沿(上升沿或下降沿)。 Rev. A | Page 38 of 40 AD6649 应用信息 设计指南 VCM 在进行AD6649的系统级设计和布局之前，建议设计人员 VCM引脚应通过一个0.1 μF电容去耦至地(见图28)。为获得 先熟悉下述设计指南，其中探讨了某些引脚所需的特殊电 最佳通道间隔离性能，AD6649 VCM引脚和通道A模拟输入 路连接和布局布线要求。 网络连接之间以及AD6649 VCM引脚和通道B模拟输入网络 电源和接地建议 连接之间均应连接一个33 Ω电阻。 当连接电源至AD6649时，建议使用两个独立的1.8 V电源： SPI端口 一个电源用于模拟(AVDD)部分，另一电源用于数字输出 当需要转换器充分发挥其全动态性能时，应禁用SPI端 (DRVDD)部分。设计人员使用多个不同的去耦电容以适用 口。通常SCLK信号、CSB信号和SDIO信号与ADC时钟是 于高频和低频。去耦电容应放置在接近PCB入口点和接近 异步的，因此，这些信号中的噪声会降低转换器性能。如 器件引脚的位置，尽可能地缩短走线长度。 果其它器件使用板上SPI总线，则可能需要在该总线与 AD6649仅需要一个PCB接地层。对PCB模拟、数字和时钟 模块进行合理去耦和巧妙分隔，可以轻松获得最佳性能。 AD6649之间连接缓冲器，以防止这些信号在关键的采样 周期内，在转换器的输入端发生变化。 裸露焊盘散热块建议 为获得最佳的电气性能和热性能，必须将ADC底部的裸露 焊盘连接至模拟地(AGND)。PCB上裸露(无阻焊膜)的连续 铜平面应与AD6649的裸露焊盘(引脚0)匹配。 铜平面上应有多个通孔，获得尽可能低的热阻路径以通过 PCB底部进行散热。应采用绝缘环氧化物来填充或堵塞这 些通孔。 为了最大化地实现ADC与PCB之间的覆盖与连接，应在 PCB上覆盖一个丝印层，以便将PCB上的连续平面划分为 多个均等的部分。这样，在回流焊过程中，可在ADC与 PCB之间提供多个连接点。而一个连续的、无分割的平面 则仅可保证在ADC与PCB之间有一个连接点。有关PCB布 局布线范例，请参考评估板。如需了解有关封装和芯片级 封装PCB布局布线的详细信息，请参阅应用笔记AN-772 “引脚架构芯片级(LFCSP)封装设计与制造指南”。 Rev. A | Page 39 of 40 AD6649 外形尺寸 0.60 MAX 9.00 BSC SQ 0.60 MAX 48 64 49 1 PIN 1 INDICATOR PIN 1 INDICATOR 0.50 BSC 0.50 0.40 0.30 1.00 0.85 0.80 SEATING PLANE 33 32 16 17 0.05 MAX 0.02 NOM 0.30 0.23 0.18 0.25 MIN 7.50 REF 0.80 MAX 0.65 TYP 12° MAX 6.35 6.20 SQ 6.05 EXPOSED PAD (BOTTOM VIEW) 0.20 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4 091707-C 8.75 BSC SQ TOP VIEW 图47. 64引脚引脚架构芯片级封装[LFCSP_VQ]， 9 mm x 9 mm超薄四方体 (CP-64-4) 图示尺寸单位：mm 订购指南 型号1 AD6649BCPZ AD6649BCPZRL7 AD6649EBZ 1 温度范围 −40°C至+85°C −40°C至+85°C 封装描述 64引脚 引脚架构芯片级封装[LFCSP_VQ] 64引脚 引脚架构芯片级封装[LFCSP_VQ] AD6649评估板 Z = 符合RoHS标准的器件。 ©2011 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D09635sc-0-9/11(A) Rev. A | Page 40 of 40 封装选项 CP-64-4 CP-64-4