中文数据手册

8位、250 MSPS、1.8 V
双通道模数转换器(ADC)
AD9284
特性
概述
1.8 V单电源供电
SNR:49.3 dBFS(200 MHz输入、250 MSPS时)
SFDR:65 dBc(200 MHz输入、250 MSPS时)
低功耗:314 mW(250 MSPS时)
片内集成基准电压源和采样保持器
各通道1.2 V p-p模拟输入范围
差分输入、500 MHz带宽
LVDS兼容数字输出
DNL: ±0.2 LSB
串行端口控制选项
数据格式:偏移二进制、格雷码或二进制补码
可选时钟占空比稳定器
内置可选数字测试码生成功能
引脚可编程的关断功能
提供48引脚LFCSP封装
AD9284是一款双通道8位单芯片采样模数转换器(ADC),
应用
3.关断选项通过引脚可编程设置进行控制。
支持同步工作模式,专门针对低成本、低功耗和易用性进
行了优化。各ADC的转换速率高达250 MSPS,动态性能卓
越。
该ADC外接1.8 V单电源供电以及编码时钟信号,以充分发
挥其工作性能。无需外部基准源器件即可满足多种应用需
求。数字输出兼容LVDS。
AD9284采用48引脚无铅LFCSP封装,额定温度范围为−
40°C至+85°C工业温度范围。
产品聚焦
1.集成双通道8位、250 MSPS ADC。
2.1.8 V单电源供电,提供LVDS输出。
通信
分集无线电系统
I/Q解调系统
电池供电仪表
手持式示波器
低成本数字示波器
OTS:光纤视频
功能框图
SDIO/
PWDN CSB SCLK
LVDS
OUTPUT BUFFER
OE
SPI
CLK+
CLK–
VIN+A
ADC
VIN–A
D7+ (MSB), D7– (MSB)
D0+ (LSB), D0– (LSB)
(CHANNEL A)
VCM
×1.5
CLOCK
MANAGEMENT
1.0V
VREF
DCO
GENERATION
LVDS
OUTPUT BUFFER
REF
SELECT
VREF
VIN–B
ADC
VIN+B
DCO+
DCO–
D7+ (MSB), D7– (MSB)
D0+ (LSB), D0– (LSB)
(CHANNEL B)
RBIAS
Rev. 0
AGND
AVDD
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
DRVDD
DRGND
09085-001
AD9284
图1.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2011 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供
的最新英文版数据手册。
AD9284
目录
特性....................................................................................................... 1
基准电压源................................................................................. 13
应用....................................................................................................... 1
RBIAS........................................................................................... 13
概述....................................................................................................... 1
时钟输入考虑 ............................................................................ 14
产品聚焦 .............................................................................................. 1
数字输出 ..................................................................................... 14
功能框图 .............................................................................................. 1
内置自测(BIST)和输出测试 ........................................................... 15
修订历史 .............................................................................................. 2
内置自测(BIST) ........................................................................ 15
技术规格 .............................................................................................. 3
输出测试模式 ............................................................................ 15
直流规格 ......................................................................................... 3
串行端口接口(SPI) .......................................................................... 16
交流特性 ......................................................................................... 4
使用SPI的配置........................................................................... 16
数字规格 ......................................................................................... 5
硬件接口 ..................................................................................... 17
开关规格 ......................................................................................... 6
不使用SPI的配置 ...................................................................... 17
SPI时序规格 ................................................................................... 6
SPI访问特性 ............................................................................... 17
绝对最大额定值................................................................................. 7
存储器映射......................................................................................... 18
热阻 .................................................................................................. 7
读取存储器映射寄存器表 ...................................................... 18
ESD警告 .......................................................................................... 7
存储器映射寄存器表 ............................................................... 19
引脚配置和功能描述 ........................................................................ 8
存储器映射寄存器描述........................................................... 21
典型工作特性 ................................................................................... 10
应用信息 ............................................................................................. 22
等效电路 ............................................................................................ 12
设计指南 ..................................................................................... 22
工作原理 ............................................................................................ 13
外形尺寸 ............................................................................................. 23
ADC架构 ....................................................................................... 13
订购指南 ..................................................................................... 23
模拟输入考虑............................................................................... 13
修订历史
2011年1月—修订版0:初始版
Rev. 0 | Page 2 of 24
AD9284
技术规格
直流规格
除非另有说明,AVDD = 1.8 V、DRVDD = 1.8 V、ADC内部1.0 V基准电压。
表1
参数1
分辨率
直流精度
微分非线性
积分非线性
无失码
失调误差
增益误差
匹配特性
失调误差
增益误差
温度漂移
失调误差
增益误差
模拟输入
输入范围
输入共模电压
输入电阻(差分)
输入电容(差分)
全功率带宽
基准电压源
内部基准电压
输入电阻
电源
电源电压
AVDD
DRVDD
电源电流
IAVDD
IDRVDD
功耗
正弦波输入2
关断模式的功耗
1
2
温度
全
最小值
8
典型值
最大值
单位
位
±0.4
±0.3
LSB
LSB
±2.1
±2.8
% FS
% FS
±2.6
±0.7
% FS
% FS
全
全
全
全
全
0
0
±0.2
±0.1
保证
±0.4
±2.5
全
全
0
0
±0.5
±0.1
全
全
±2
±20
ppm/°C
ppm/°C
全
全
全
全
全
1.2
1.4
16
250
700
V p-p
V
kΩ
fF
MHz
全
全
0.97
0.98
3
0.99
V
kΩ
全
全
1.7
1.7
1.8
1.8
1.9
1.9
V
V
全
全
124
51
128
54
mA
mA
全
全
314
0.3
330
1.7
mW
mW
如需了解完整的定义以及关于这些测试如何完成的详细说明,请参阅应用笔记AN-835:“了解高速ADC测试和评估”。
测量条件为:低频、满量程正弦波、每个输出位的负载约为5 pF。
Rev. 0 | Page 3 of 24
AD9284
交流特性
除非另有说明,AVDD = 1.8 V、DRVDD = 1.8 V、ADC内部1.0 V基准电压、最大采样速率、VIN = −1.0
dBFS差分输入。
表2
参数
信噪比(SNR)
fIN = 10.3 MHz
fIN = 70 MHz
fIN = 96.6 MHz
fIN = 220 MHz
温度
25°C
25°C
全
25°C
信纳比(SINAD)
fIN = 10.3 MHz
fIN = 70 MHz
fIN = 96.6 MHz
fIN = 220 MHz
有效位数(ENOB)
fIN = 10.3 MHz
fIN = 70 MHz
fIN = 96.6 MHz
fIN = 220 MHz
最差的二次或三次谐波
fIN = 10.3 MHz
fIN = 70 MHz
fIN = 96.6 MHz
fIN = 220 MHz
无杂散动态范围(SFDR)
fIN = 10.3 MHz
fIN = 70 MHz
fIN = 96.6 MHz
fIN = 220 MHz
最差其它谐波或杂散
fIN = 10.3 MHz
fIN = 70 MHz
fIN = 96.6 MHz
fIN = 220 MHz
串扰
典型值
最大值
单位
49.3
49.3
49.3
49.3
dBFS
dBFS
dBFS
dBFS
49.2
49.2
49.2
49.2
dBFS
dBFS
dBFS
dBFS
7.9
7.9
7.9
7.9
Bits
Bits
Bits
Bits
25°C
25°C
全
25°C
−70
−70
−70
−65
dBc
dBc
dBc
dBc
25°C
25°C
全
25°C
70
70
69
65
dBc
dBc
dBc
dBc
−71
−71
−70
−67
−80
dBc
dBc
dBc
dBc
dBc
25°C
25°C
全
25°C
25°C
25°C
全
25°C
25°C
25°C
全
25°C
全
Rev. 0 | Page 4 of 24
最小值
48.7
48.5
7.8
61
−61
−64
AD9284
数字规格
除非另有说明,AVDD = 1.8 V、DRVDD = 1.8 V、ADC内部1.0 V基准电压、整个温度范围。
表3
参数1
时钟输入(CLK+、CLK−)
逻辑兼容
内部共模偏置
差分输入电压2
输入电压范围
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电阻(差分)
输入电容
逻辑输入
CSB
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电阻
输入电容
SCLK、SDIO/PWDN、OE
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电阻
输入电容
数字输出(D7+、D7−至D0+、D0−)、LVDS
DRVDD = 1.8 V
差分输出电压(VOD)
输出失调电压(VOS)
输出编码(默认)
1
2
温度
全
全
全
全
全
全
全
25°C
25°C
最小值
典型值
最大值
LVDS/PECL
1.2
0.2
AVDD − 0.3
1.2
0
−10
−10
6
AVDD + 1.6
3.6
0.8
+10
+10
20
4
全
全
全
全
25°C
25°C
1.2
0
−5
−80
全
全
全
全
25°C
25°C
1.2
0
50
−5
全
全
290
1.15
−0.4
−63
30
2
57
−0.4
30
2
345
1.25
偏移二进制
如需了解完整的定义以及关于这些测试如何完成的详细说明,请参阅应用笔记AN-835:“了解高速ADC测试和评估”。
仅针对LVDS和LVPECL。
Rev. 0 | Page 5 of 24
单位
V
V p-p
V
V
V
kΩ
pF
DRVDD + 0.3
0.8
+5
−50
V
V
kΩ
pF
DRVDD + 0.3
0.8
70
+5
V
V
kΩ
pF
400
1.35
mV
V
AD9284
开关规格
除非另有说明,AVDD = 1.8 V、DRVDD = 1.8 V、最大采样速率、−1.0 dBFS 差分输入、1.0 V内部基准电压。
.
表4
参数
时钟输入参数
输入时钟速率
时钟周期(tCLK)
时钟脉宽高电平(tCH)
数据输出参数
数据传播延迟(tPD)
DCO传播延迟(tDCO)
DCO至数据偏斜(tSKEW)
流水线延迟
孔径延迟(tA)
孔径不确定(抖动,tJ)
唤醒时间1
超范围恢复时间
1
温度
最小值
全
全
全
30
7.4
全
全
全
全
全
全
最大值
典型值
250
-280
全
单位
3.7
MHz
ns
ns
3.7
−60
10.5
1.0
0.1
500
2
ns
ns
ps
Cycles
ns
ps rms
µs
周期
+100
唤醒时间取决于去耦电容的值。
SPI时序规格
表5
参数
SPI 时序要求
tDS
tDH
tCLK
tS
tH
tHIGH
tLOW
tEN_SDIO
tDIS_SDIO
描述
最小值
数据与SCLK上升沿之间的建立时间
数据与SCLK上升沿之间的保持时间
SCLK周期
CSB与SCLK之间的建立时间
CSB与SCLK之间的保持时间
SCLK高电平脉冲宽度
SCLK低电平脉冲宽度
相对于SCLK下降沿,SDIO引脚从输入状态
切换到输出状态所需的时间
相对于SCLK上升沿,SDIO引脚从输出状态
切换到输入状态所需的时间
最大值
典型值
2
2
40
2
2
10
10
10
ns
ns
ns
ns
ns
ns
ns
ns
10
ns
时序图
M–1
M+4
M
VIN±A
N–1
tA
M+1
N+4
M+2
N
VIN±B
N+5
N+3
N+1
tCH
M+5
M+3
N+2
tCLK
CLK+
DCO+, DCO–
CH A, CH B
DATA CH A, CH B
tDCO
tSKEW
N – 11 M – 10 N – 10
M–9
tPD
图2. 输出数据时序
Rev. 0 | Page 6 of 24
N–9
M–8
N–8
M–7
N–7
09085-002
CLK–
AD9284
绝对最大额定值
注意,超出上述绝对最大额定值可能会导致器件永久性损
表6
参数
额定值
电气参数
AVDD至AGND
DRVDD至DRGND
AGND至DRGND
AVDD至DRVDD
D0+/D0−到D7+/D7−
至DRGND
DCO+、DCO−至DRGND
CLK+、CLK−至AGND
VIN±A、VIN±B至AGND
SDIO/PWDN至DRGND
CSB至AGND
SCLK至AGND
环境参数
存储温度范围
工作温度范围
引脚温度(焊接,10秒)
结温
−0.3 V至+2.0 V
坏。这只是额定最值,不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下,器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
−0.3 V至+2.0 V
件的可靠性。
−0.3 V至+0.3 V
−2.0 V至+2.0 V
−0.3 V至DRVDD + 0.3 V
−0.3 V至DRVDD + 0.3 V
−0.3 V至AVDD + 0.2 V
热阻
θJA针对最差条件,即器件焊接在电路板上以实现表贴封
−0.3 V至AVDD + 0.2 V
装。
−0.3 V至DRVDD + 0.3 V
表7. 热阻
−0.3 V至DRVDD + 0.3 V
−0.3 V至DRVDD + 0.3 V
封装类型
48引脚LFCSP (CP-48-12)
−65°C至+125°C
ESD警告
θJA
30.4
θJC
2.9
单位
°C/W
−40°C至+85°C
ESD(静电放电)敏感器件。
300°C
带电器件和电路板可能会在没有察觉的情况下放
电。尽管本产品具有专利或专有保护电路,但在
遇到高能量ESD时,器件可能会损坏。因此,应
当采取适当的ESD防范措施,以避免器件性能下
降或功能丧失。
150°C
Rev. 0 | Page 7 of 24
AD9284
48
47
46
45
44
43
42
41
40
39
38
37
AVDD
VIN–B
VIN+B
AVDD
AVDD
VREF
AVDD
VCM
AVDD
VIN+A
VIN–A
AVDD
引脚配置和功能描述
AVDD
AVDD
1
2
PIN 1
INDICATOR
DNC 3
DNC 4
RBIAS 5
DNC 6
DRGND 7
DRVDD 8
D0– (LSB) 9
D0+ (LSB) 10
D1– 11
D1+ 12
AD9284
AVDD
AVDD
CLK+
CLK–
CSB
SDIO/PWDN
SCLK
OE
DRGND
DRVDD
D7+ (MSB)
D7– (MSB)
NOTES
1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN.
2. THE EXPOSED PADDLE MUST BE SOLDERED TO THE PCB ANALOG
GROUND TO ENSURE PROPER FUNCTIONALITY AND HEAT
DISSIPATION, NOISE, AND MECHANICAL STRENGTH BENEFITS.
09085-003
D2–
D2+
D3–
D3+
DCO–
DCO+
D4–
D4+
D5–
D5+
D6–
D6+
13
14
15
16
17
18
19
20
21
22
23
24
TOP VIEW
(Not to Scale)
36
35
34
33
32
31
30
29
28
27
26
25
图3. 引脚配置
表8. 引脚功能描述
引脚编号
ADC电源引脚
1, 2, 35, 36, 37, 40, 42,
44, 45, 48
8, 27
7, 28
0
引脚名称
类型
描述
AVDD
电源
模拟电源(标称值1.8 V)。
DRVDD
电源
数字输出驱动器电源(标称值1.8 V)。
DRGND
地
数字输出地。
AGND
地
模拟地。引脚0为封装底部的裸露焊盘。这是唯一的接地连接,
必须焊接到PCB模拟地,以确保正常工作和散热,并获得低
噪声和机械强度方面的好处。
ADC模拟引脚
39
38
46
47
43
5
41
34
33
数字输入
29
数字输入
26
25
24
23
22
21
20
19
VIN+A
VIN−A
VIN+B
VIN−B
VREF
RBIAS
VCM
CLK+
CLK−
输入
输入
输入
输入
输入/输出
输入/输出
输出
输入
输入
通道A的差分模拟输入引脚(+)。
通道A的差分模拟输入引脚(−)。
通道B的差分模拟输入引脚(+)。
通道B的差分模拟输入引脚(−)。
基准电压输入/输出。
外部基准偏置电阻。RBIAS通过10 kΩ电阻连接到AGND。
模拟输入的共模电平偏置输出。
ADC时钟输入(+)。
ADC时钟输入(−)。
OE
输入
数字使能(低电平有效)至三态输出数据引脚。
D7+ (MSB)
D7− (MSB)
D6+
D6−
D5+
D5−
D4+
D4−
输出
输出
输出
输出
输出
输出
输出
输出
通道A/通道B LVDS输出数据7(+)。
通道A/通道B LVDS输出数据7(−)。
通道A/通道B LVDS输出数据6(+)。
通道A/通道B LVDS输出数据6(−)。
通道A/通道B LVDS输出数据5(+)。
通道A/通道B LVDS输出数据5(−)。
通道A/通道B LVDS输出数据4(+)。
通道A/通道B LVDS输出数据4(−)。
Rev. 0 | Page 8 of 24
AD9284
引脚编号
16
15
14
13
12
11
10
9
18
17
SPI控制引脚
30
31
32
不连接
3, 4, 6
引脚名称
D3+
D3−
D2+
D2−
D1+
D1−
D0+ (LSB)
D0− (LSB)
DCO+
DCO−
类型
输出
输出
输出
输出
输出
输出
输出
输出
输出
输出
描述
通道A/通道B LVDS输出数据3(+)。
通道A/通道B LVDS输出数据3(−)。
通道A/通道B LVDS输出数据2(+)。
通道A/通道B LVDS输出数据2(−)。
通道A/通道B LVDS输出数据1(+)。
通道A/通道B LVDS输出数据1(−)。
通道A/通道B LVDS输出数据0(+)。
通道A/通道B LVDS输出数据0(−)。
通道A/通道B LVDS数据时钟输出(+)。
通道A/通道B LVDS数据时钟输出(−)。
SCLK
SDIO/PWDN
CSB
输入
输入/输出
输入
SPI串行时钟。
SPI串行数据输入/输出(SDIO),外部模式下则为关断输入(PWDN)。
SPI片选(低电平有效)。
DNC
N/A
不连接。请勿连接该引脚。
Rev. 0 | Page 9 of 24
AD9284
典型工作特性
除非另有说明,AVDD = 1.8 V、DRVDD = 1.8 V、采样速率 = 250 MSPS、DCS使能、1.2 V p-p差分输入、
VIN = −1.0 dBFS、64k采样、TA = 25°C。
0
250MSPS
96.6MHz @ –1dBFS
SNR = 48.3dB (49.3dBFS)
ENOB = 7.7
SFDR = 70.0dBc
–20
AMPLITUDE (dBFS)
–20
–40
SECOND HARMONIC
–60
THIRD HARMONIC
–80
–100
–40
SECOND HARMONIC
–60
THIRD HARMONIC
–80
–100
0
25
50
75
100
125
FREQUENCY (MHz)
–120
09085-107
–120
0
25
0
0
250MSPS
330.3MHz @ –1dBFS
SNR = 48.2dB (49.2dBFS)
–20
ENOB = 7.6
SFDR = 60.9dBc
AMPLITUDE (dBFS)
THIRD HARMONIC
100
125
250MSPS
29.2MHz @ –7dBFS
32.2MHz @ –7dBFS
SFDR = 69.6dBc (76.6dBFS)
–20
–40
SECOND HARMONIC
–40
–60
–80
–80
–100
–120
0
0
25
50
75
100
125
FREQUENCY (MHz)
25
50
75
100
125
FREQUENCY (MHz)
09085-108
–120
09085-111
–100
图8. 双音FFT(fIN1 = 29.1 MHz、fIN2 = 32.1 MHz)
图5. 单音FFT(fIN = 220.3 MHz)
80
80
70
IMD3 (dBFS)
70
SFDR (dBFS)
60
60
REFERENCE LINE
SFDR/IMD3 (dB)
50
40
SFDR (dBFS)
SNR (dBFS)
SFDR (dBc)
30
50
40
IMD3 (dBc)
30
SFDR (dBc)
20
20
SNR (dBc)
0
–45
10
–40
–35
–30
–25
–20
–15
–10
AIN POWER (dBFS)
–5
0
0
–45
–40
–35
–30
–25
–20
–15
–10
–5
AIN POWER (dBFS)
图9. 双音SFDR/IMD3与输入幅度(AIN)的关系
(fIN1 = 29.1 MHz,fIN2 = 32.1 MHz)
图6. SFDR/SNR与输入幅度(AIN)的关系
(fIN = 2.2 MHz)
Rev. 0 | Page 10 of 24
0
09085-112
10
09085-109
SFDR/SNR (dB)
AMPLITUDE (dBFS)
75
图7. 单音FFT(fIN = 96.6 MHz)
图4. 单音FFT(fIN = 4.3 MHz)
–60
50
FREQUENCY (MHz)
09085-110
AMPLITUDE (dBFS)
0
250MSPS
4.3MHz @ –1dBFS
SNR = 48.3dB (49.3dBFS)
ENOB = 7.7
SFDR = 70.3dBc
50.0
70
49.8
SFDR: SIDE A
65
SFDR: SIDE B
49.6
SNRFS: SIDE A
49.4
60
SNRFS: SIDE B
0.15
0.10
INL ERROR (LSB)
75
SNRFS (dBFS)
SFDR (dBc)
AD9284
0.05
0
–0.05
49.2
55
75
100
125
150
175
200
225
49.0
250
ENCODE (MSPS)
图10. SNRFS/SFDR与编码的关系(fIN = 2.4 MHz)
0.05
0
–0.05
–0.10
–0.15
64
96
128
160
192
OUTPUT CODE
224
256
09085-115
DNL ERROR (LSB)
0.10
32
0
32
64
96
128
160
192
OUTPUT CODE
图12. INL误差(fIN = 4.3 MHz)
0.15
0
–0.15
图11. DNL误差(fIN = 4.3 MHz)
Rev. 0 | Page 11 of 24
224
256
09085-117
50
50
09085-113
–0.10
AD9284
等效电路
AVDD
AVDD
DRVDD
AVDD
1.2V
10kΩ
10kΩ
CLK–
350Ω
SCLK, OE,
AUXCLKEN
30kΩ
09085-022
09085-019
CLK+
DRVDD
图16. SCLK、OE
图13. 时钟输入
AVDD
BUF
AVDD
DRVDD
350Ω
8kΩ
AVDD
BUF
VCML
~1.4V
30kΩ
8kΩ
SDIO
09085-020
BUF
VIN–
CTRL
09085-023
VIN+
图17. SDIO
图14. 模拟输入(VCML = ~1.4 V)
DRVDD
DRVDD
DRVDD
D7– TO D0–
V–
D7+ TO D0+
V–
V+
09085-024
350Ω
V+
DRVDD
09085-021
CSB
30kΩ
图18. LVDS输出驱动器
图15. CSB
Rev. 0 | Page 12 of 24
AD9284
工作原理
差分输入配置
AD9284是一款流水线型转换器。输入缓冲器为差分形式,
通过差分输入配置驱动AD9284时,可实现芯片最佳性能。
两路输入均内部偏置,因此可以使用交流或直流输入模
在基带应用中,ADA4937-1差分驱动器能够为ADC提供出
式。多级流水线转换器内核的第一级集成了一个采样保持
色的性能和灵活的接口(参见图19)。AD9284的输出共模电
放大器。输出级模块为流水线各级实现数据对齐、错误校
压可以方便地设置为1.4
正,并且将数据送到输出缓冲器。两个ADC通道通过一个
滤波器拓扑电路结构,从而对输入信号进行带宽限制。
V;驱动器可以配置为Sallen-Key
200Ω
编码时钟同步采样。用户选择的所有选项均通过专用数字
200Ω
ADC架构
33Ω
–
AD9284
4.7pF
ADA4937-1
AD9284的每个通道均包括一个差分输入缓冲器,后接一个
227.4Ω
0.1µF
+
采样保持放大器(SHA)。SHA后接一个流水线型开关电容
新的输入采样点,而其它级继续处理之前的采样点。
除最后一级外,流水线的每一级都包括一个低分辨率Flash
型 ADC、 一 个 开 关 电 容 DAC和 一 个 级 间 余 量 放 大 器
VCM
图19. 利用ADA4937-1进行差分输入配置
AD9284也可以用差分变压器耦合输入以无源方式驱动(参
见图20)。为实现模拟输入偏置,可将VCM电压连接到变
压器次级绕组的中心抽头处。
33Ω
(MDAC)。余量放大器用于放大重构DAC输出与Flash型输
入之间的差,用于流水线的下一级。为了便于实现Flash误
VIN
–
33Ω
200Ω
ADC。各个级的量化输出组合在一起,在数字校正逻辑中
最终形成一个8位转换结果。流水线结构允许第一级处理
+
1.2V p-p
AD9284
49.9Ω
差的数字校正,每一级设定了1位的冗余量。最后一级由
4.7pF
一个Flash型ADC组成。
33Ω
+
–
VIN
VCM
输入级包含一个差分SHA,可在差分或单端模式下完成交
流耦合或直流耦合。输出级模块实现数据对齐,执行错误
0.1µF
校正,并且将数据传输到输出缓冲器。输出缓冲器需要单
09085-026
输入引脚或串行端口接口(SPI)编程。
61.9Ω
09085-025
1.2V p-p
图1. 典型应用电路
独供电,允许调整输出电压摆幅。在关断期间,输出缓冲
选择变压器时,必需考虑其信号特性。大多数射频变压器
器进入高阻态。
在工作频率低于几兆赫兹时,产生饱和现象。信号功率过
模拟输入考虑
AD9284的模拟输入端采用差分缓冲。为得到最佳动态性
大也可导致磁芯饱和,从而导致失真。
能,必须保证驱动VIN+A、VIN+B、VIN−A和VIN−B的源
基准电压源
阻抗相匹配,从而保证共模建立误差是对称的。模拟输入
内部差分基准电压源用于形成正负基准电压,进而决定
端经过优化,可提供出色的宽带性能,必须以差分方式驱
ADC内核的1.2 V p-p固定范围。内部基准电压可通过SPI控
动。如果用单端信号驱动模拟输入端,SNR和SINAD性能
制功能进行调整,也可以采用稳定的片外基准电压源驱
会显著降低。
动。更多信息参见存储器映射寄存器描述部分。
诸如Mini-Circuits® ADT1-1WT之类的宽带变压器可以为要
RBIAS
求单端转差分的应用提供差分模拟输入。两路模拟输入均
AD9284要求用户在RBIAS引脚与地之间安置一个10 kΩ电
由片内电阻分压器自偏置到标称电压1.4 V。
阻。该电阻用来设置ADC内核的主基准电流,应具有1%的
容差。
Rev. 0 | Page 13 of 24
AD9284
时钟输入考虑
如果没有低抖动的时钟源,那么,另一种方法是对差分
为了充分发挥芯片性能,应利用一个差分信号作为AD9284
PECL信号进行交流耦合,并传输至采样时钟输入引脚(如
采样时钟输入端(CLK+和CLK−)的时钟信号。该信号通常
图23所示)。AD9510/AD9511/AD9512/ AD9513 / AD9514 /
使用变压器或电容器交流耦合到CLK+和CLK−引脚内。
AD9515/AD9516/AD9517的时钟驱动器均具有出色的抖动
性能。
AD9284的时钟输入结构非常灵活。LVDS、LVPECL或正
弦波信号均可作为其时钟输入信号。本部分所述的每种配
置均适用于CLK+和CLK−。
图21和图22显示了两种为AD9284提供时钟信号的首选方
CLOCK
INPUT
CLK+
AD951x
CLOCK
INPUT
50kΩ
0.1µF
背肖特基二极管可以将输入到AD9284中的时钟信号限制为
约差分0.8 V p-p。
PECL DRIVER
240Ω
第三种方法是对差分LVDS信号进行交流耦合,并传输至
采 样 时 钟 输 入 引 脚 ( 如 图 24所 示 ) 。 AD9510/AD9511/
驱动器均具有出色的抖动性能。
CLOCK
INPUT
低抖动性能来说非常重要。
0.1µF
0.1µF
CLK+
AD951x
50Ω
240Ω
图23. 差分PECL采样时钟
部分,还可以保留信号的快速上升和下降时间,这一点对
CLOCK
INPUT
50kΩ
Mini-Circuits®
ADT1-1WT, 1:1 Z
XFMR
100Ω
LVDS DRIVER
100Ω
0.1µF
ADC
图24. 差分LVDS采样时钟
CLK–
SCHOTTKY
DIODES:
HSM2822
09085-027
0.1µF
ADC
CLK–
50kΩ
CLK+
0.1µF
0.1µF
0.1µF
09085-030
CLOCK
INPUT
ADC
AD9512/AD9513/AD9514/AD9515/AD9516/AD9517的时钟
这样,既可以防止时钟的大电压摆幅馈通至AD9284的其它
0.1µF
100Ω
0.1µF
CLK–
50kΩ
法。利用射频变压器或射频巴伦,可将低抖动时钟源的单
端信号转换成差分信号。跨接在变压器/巴伦次级上的背对
0.1µF
0.1µF
09085-029
时钟输入选项
图21. 变压器耦合的差分时钟
数字输出
数据输出使能功能(OE)
AD9284的数字输出引脚具有灵活的三态功能。三态模式通
过OE引脚使能。若OE设置为逻辑高电平,则两条数据总
线的输出驱动器均被置于高阻态。
1nF
CLOCK
INPUT
CLK+
0.1µF
ADC
1nF
CLK–
0.1µF
SCHOTTKY
DIODES:
HSM2822
09085-028
50Ω
图22. 巴伦耦合的差分时钟
Rev. 0 | Page 14 of 24
AD9284
内置自测(BIST)和输出测试
向寄存器0x0E写入值0x05将运行BIST测试。这将使能寄存
AD9284包括内置自测功能,支持对各通道的完整性验证,
器0x0E的位0(BIST使能),并复位PN序列发生器(BIST启
同时也有利于电路板级调试。内置自测(BIST)功能可以对
动,寄存器0x0E的位2)。BIST完成后,寄存器0x0E的位0自
AD9284数字数据路径的完整性进行验证。此外还提供各种
动清0。向寄存器0x0E的位2写入0,可以使PN序列从上一
输出测试选项,以便对AD9284的输出值进行预测。
个值继续运行。不过,如果PN序列未复位,测试结束时签
内置自测(BIST)
名计算结果将不等于预定值。此时,用户必须验证输出数
BIST能够对所选AD9284信号路径的数字部分进行详尽的
据。
测试。复位后执行BIST测试可确保器件处于已知状态。在
输出测试模式
BIST测试期间,来自内部伪随机噪声(PN)源的数据从ADC
输出测试选项见表12的地址0x0D部分所述。当使能输出测
模块输出开始,驱动通过两个通道的数字数据路径。在数
试模式时,ADC的模拟部分与数字后端模块断开,测试码
据路径输出端,CRC逻辑计算数据签名。BIST序列运行
经过输出格式化模块。有些测试码需要进行输出格式化,
512个周期后停止。测试完成后,BIST将签名结果与预定
有些则不需要。将寄存器0x0D的位4或位5置1,可以将PN
值进行比较。如果二者一致,则BIST将寄存器0x0E的位0
序列测试的PN发生器复位。执行这些测试时,模拟信号可
置1,表示测试通过。如果BIST测试失败,寄存器0x0E的
有可无(如有,则忽略模拟信号),但编码时钟必不可少。
位0清0。测试期间输出相连,因此可以观察到PN序列的运
如需了解更多信息,请参阅应用笔记AN-877:“通过SPI与
行过程。
高速ADC接口”。
Rev. 0 | Page 15 of 24
AD9284
串行端口接口(SPI)
AD9284的串行端口接口(SPI)允许用户利用ADC内部的一
CSB的下降沿与SCLK的上升沿共同决定帧的开始。图25显
个结构化寄存器空间来配置转换器,以满足特定功能和操
示了串行时序图范例及其定义。
作的需要。SPI具有灵活性,可根据具体的应用进行定
CSB可以在多种模式下工作。CSB引脚可始终维持在低电
制。通过串行端口,可访问地址空间、对地址空间进行读
平状态,从而使器件一直处于使能状态;这称作流。CSB
写。存储空间以字节为单位进行组织,并且可以进一步细
可以在字节之间停留在高电平,这样可以允许其他外部时
分成多个区域,如存储器映射部分所述。如需了解详细操
序。CSB引脚拉高时,SPI功能处于高阻态模式。在该模式
作信息,请参阅应用笔记AN-877:“通过SPI与高速ADC接
下,可以开启SPI引脚的第二功能。
口”。
在一个指令周期内,传输一条16位指令。在指令传输后将
使用SPI的配置
进行数据传输,数据长度由W0位和W1位共同决定,如图
该ADC的SPI由三个引脚进行规定:SCLK、SDIO和CSB(见
25所示。
表9)。SCLK(串行时钟)引脚用于同步ADC数据的读出和写
所有数据均由8位字组成。多字节串行数据传输帧的第一
入。SDIO(串行数据输入/输出)双功能引脚允许将数据发送
个字节的第一位表示发出的是读命令还是写命令。这样就
至内部ADC存储器映射寄存器或从寄存器中读出数据。
能在串行帧的适当位置,将串行数据输入/输出(SDIO)引脚
CSB(片选信号)引脚是低电平有效控制引脚,它能够使能
的数据传输方向设置为输入或输出。
或者禁用读写周期。
除了字长,指令周期还决定串行帧是读操作指令还是写操
表9. 串行端口接口引脚
引脚
SCLK
SDIO
CSB
作指令,从而通过串行端口对芯片编程或读取片上存储器
功能
串行时钟。串行移位时钟输入,用来同步串行接
口的读写操作。
串行数据输入/输出。双功能引脚;通常用作输
入或输出,取决于发送的指令和时序帧中的相对
位置。
片选信号。低电平有效控制信号,用来选通读写
周期。
内的数据。如果指令是回读操作,则串行数据输入/输出
(SPIO)引脚的数据传输方向会在串行帧的一定位置由输入
改为输出。
数据可通过MSB优先模式或LSB优先模式发送。芯片上电
后,默认采用MSB优先的方式,可以通过SPI端口配置寄存
器来更改数据发送方式。如需了解更多关于该特性及其它
特性的信息,请参阅应用笔记AN-877:“通过SPI与高速
ADC接口”。
tHIGH
tDS
tS
tDH
tCLK
tH
tLOW
CSB
SDIO DON’T CARE
DON’T CARE
R/W
W1
W0
A12
A11
A10
A9
A8
A7
图25. 串行端口接口时序图
Rev. 0 | Page 16 of 24
D5
D4
D3
D2
D1
D0
DON’T CARE
09085-004
SCLK DON’T CARE
AD9284
硬件接口
不使用SPI的配置
表9中所描述的引脚构成用户编程器件与AD9284串行端口
在不使用SPI控制寄存器接口的应用中,SDIO/PWDN引脚
之间的物理接口。当使用SPI接口时,SCLK引脚和CSB引
用作独立的CMOS兼容控制引脚。当器件上电后,假设用
脚用作输入引脚。SDIO引脚是双向引脚,在写入阶段,用
户希望将SDIO、SCLK和CSB引脚用作静态控制线,以控
作输入引脚;在回读阶段,用作输出引脚。
制输出使能和关断特性。在此模式下,将CSB片选引脚与
SPI接口非常灵活,FPGA或微控制器均可控制该接口。应
AVDD相连,可以禁用串行端口接口。
用笔记AN-812“基于微控制器的串行端口接口(SPI)启动电
SPI访问特性
路”中详细介绍了一种SPI配置方法。
表11简要说明了可通过SPI访问的一般特性。如需详细了解
.
当需要转换器充分发挥其全动态性能时,在ADC进行数据
转换期间应禁用SPI端口。通常SCLK信号、CSB信号和
这些特性,请参阅应用笔记AN-877:“通过SPI与高速ADC
接口”。AD9284的特定器件特性详见表12。
SDIO信号与ADC时钟是异步的,因此,这些信号中的噪
声会降低转换器性能。如果其它器件使用板上SPI总线,
则可能需要在该总线与AD9284之间连接缓冲器,以防止这
表11. 可通过SPI访问的特性
些信号在关键的采样周期内,在转换器的输入端发生变
特性
描述
化。
模式
允许用户设置关断模式或待机模式
时钟
允许用户通过SPI访问DCS
不使用SPI接口时,SDIO/PWDN引脚可以发挥第二功能。
失调
允许用户以数字方式调整转换器失调
在器件上电期间,当该引脚与AVDD或地绑定时,它可起
测试I/O
允许用户设置测试模式,以便在输出位上
到特定的作用。模式选择表(见表10)介绍了AD9268支持的
输出模式
获得已知数据
绑定功能。
输出相位
允许用户设置输出
输出延迟
允许用户设置输出时钟极性
基准电压源
允许用户改变DCO延迟
表10. 模式选择
引脚
SDIO/PWDN
OE
外部电压
AVDD(默认)
AGND
AVDD
AGND(默认)
配置
器件完全关断
正常工作
输出处于高阻态
输出使能
允许用户设置基准电压
Rev. 0 | Page 17 of 24
AD9284
逻辑电平
存储器映射
以下是逻辑电平的术语说明:
读取存储器映射寄存器表
•
“置位”指将某位设置为逻辑1或向某位写入逻辑1。
大致分为三个部分:芯片配置寄存器(地址0x00至地址
•
“清除位”指将某位设置为逻辑0或向某位写入逻辑0。
0x02)、器件索引和传送寄存器(地址0x05和地址0xFF)以及
传送寄存器映射
程序寄存器(地址0x08至地址0x25)。
地址0x08至地址0x38被屏蔽,因此向这些地址进行写操作
表12列出了每个十六进制地址的十六进制默认值。位7
不会影响器件运行,除非向地址0xFF写入0x01,设置了传
(MSB)栏为给定十六进制默认值的起始位。如需了解更多
输位,从而发出了传输命令。设置传输位后,就可以在内
关于该功能及其它功能的信息,请参阅应用笔记AN-877:
部同时更新这些寄存器。设置传输位时,内部进行更新,
“通过SPI与高速ADC接口”。该文档详细描述了寄存器0x00
然后传输位自动清零。
至寄存器0xFF控制的功能。
特定通道寄存器
禁用的地址
某些通道设置功能可通过编程,单独为每个通道设置。在
此器件目前不支持SPI映射中未包括的所有地址和位。有
这些情况下,可在内部为每个通道复制通道地址位置。这
效地址中未使用的位应写为0。当一个地址仅有部分位处
些寄存器及相应的位在存储器映射寄存器表中指定为局部
于禁用状态时,才需要对这些位置进行写操作。如果整个
寄存器。这些局部寄存器及相应位可通过设置寄存器0x05
地址均禁用,则SPI映射中不包括该地址(例如地址0x13),
的通道A(位0)位或通道B(位1)位进行访问。
不应对该地址进行写操作。
如果这两个位均置位,后续写操作将影响两个通道的寄存
默认值
器。在一个读周期内,仅允许设置一个通道(通道A或通道
AD9284复位后,关键寄存器将载入默认值。存储器映像寄
B)来读取两个寄存器中的一个。如果在一个SPI读周期内同
存器表(见表12)列出了各寄存器的默认值。
时置位两个通道位,则器件返回通道A的值。存储器映射
存储器映射寄存器表(见表12)的每一行有8位。存储器映射
寄存器表指定的全局寄存器及相应位会影响整个器件或通
道的特性,因此,不允许分别设置每个通道。寄存器0x05
中的设置不影响全局寄存器及相应位的值。
Rev. 0 | Page 18 of 24
AD9284
存储器映射寄存器表
此器件目前不支持表12中未包括的所有地址和位。
表12. 存储器映射寄存器
地址
(十六
寄存器名称
进制)
芯片配置寄存器
0x00
SPI端口配置
0x01
芯片ID
(全局)
0x02
芯片等级
(全局)
位7
(MSB)
位6
位5
位4
位3
位2
位1
位0
(LSB)
0
LSB优先
软复位
1
1
软复位
LSB优先
0
传送
0x0D
0x0E
时钟
(全局)
测试模式
(局部)
BIST (局部)
ADC B
(默认)
禁用
禁用
程序寄存器(可以由也可以不由器件索引进行索引)
0x08
模式
(全局)
0x09
半字节之间
是镜像关系,
使得无论在何
种移位模式下
,LSB优先或M
SB优先模式寄
存器均能正确
记录数据。
0x0A
唯一芯片ID用
来区分器件;
只读
0x00
唯一速度等级
ID用来区分器
件;只读
ADC A
(默认)
0xFF
设置这些位以
决定片内哪一
个器件接收下
一个写命令;
默认值为片内
所有器件
传送
0xFF
从主移位寄存
器向从移位寄
存器同步传输
数据
0x00
决定芯片的
一般工作模
式
禁用
速度等级ID
000 = 250 MSPS
器件索引和传送寄存器
0x05
器件索引A
0xFF
0x18
8位芯片ID
禁用
禁用
内部关断模式
00: 芯片运行
01: 完全关断
10: 保留
11: 保留
禁用
禁用
时钟增强
复位
复位
PN23发生器 PN9发生器
禁用
Rev. 0 | Page 19 of 24
占空比稳
定器
输出测试模式
000: 关闭
001: 中间电平短路
010: +FS短路
011: −FS短路
100: 棋盘形式输出
101: PN23序列
110: PN9序列
111: 1/0字反转
BIST启动
禁用
禁用
默认值(
十六进制) 默认值注释
BIST使能
0x01
0x00
设置测试模
式后,测试
数据将取代
正常数据置
于输出引脚
上
0x00
BIST模式
配置
AD9284
地址
(十六
进制)
0x0F
寄存器名称
位7
(MSB)
位6
位5
ADC输入
(全局/局部)
0x10
失调(局部)
0x14
输出模式
(局部)
0x16
输出相位
(全局)
0x18
基准电压
(全局)
0x24
MISR LSB
(局部)
0x25
MISR MSB
(局部)
位4
位3
禁用
禁用
禁用
DCO反相
位2
位1
模拟断
开(局部)
共模输入
使能(全
局)
禁用
失调调整(二进制补码格式)
0111: +7
0110: +6
…
0001: +1
0000: 0
1111: −1
…
1001: −7
1000: −8
输出使能
禁用
输出反向
禁用
禁用
位0
(LSB)
数据格式选择
00: 偏移二进制
01: 二进制补码
10: 格雷码
11: 保留
默认
值(十
六进制) 默认值注释
0x00
0x00
器件失调
调整
0x00
配置输出
和数据格
式
0x00
0x00
选择/调整
VREF
多输入移位寄存器(MISR)的LSB
0x00
MISR最低
有效字节
;只读
多输入移位寄存器(MISR)的MSB
0x00
MISR最高
有效字节
;只读
基准电压和输入满量程调整(见表13)
Rev. 0 | Page 20 of 24
AD9284
存储器映射寄存器描述
表13. VREF与输入满量程(寄存器0x18)
如需了解有关寄存器0x00至寄存器0xFF所控制功能的更多
信息,请参阅应用笔记AN-877:“通过SPI与高速ADC接
口”。
基准电压(寄存器0x18)
位[7:5]—保留
位[4:0]—基准电压
位[4:0]用于调整内部产生的基准电压,因此也会改变模拟
输入的满量程。该寄存器内的基准电压驱动器可以通过减
小容性负载进行配置,更便于由外部驱动。
VREF电压与输入满量程的关系可以用下式1来表示。寄存器
设置的完整列表参见表13。
输入满量程 = VREF × 1.2
(1)
Value
0x14
0x15
0x16
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
0x1E
0x1F
0x00
0x01
0x02
0x03
0x04
0x05
0x06
0x07
0x08
0x09
0x0A
0x0B
0x0C
0x0D
0x0E
0x0F
0x10
0x11
0x12
0x13
Rev. 0 | Page 21 of 24
VREF (V)
0.844
0.857
0.87
0.883
0.896
0.909
0.922
0.935
0.948
0.961
0.974
0.987
1
1.013
1.026
1.039
1.052
1.065
1.078
1.091
1.104
1.117
1.13
1.143
1.156
1.169
1.182
1.195
1.208
1.221
1.234
外部
满量程 (V)
1.013
1.028
1.044
1.060
1.075
1.091
1.106
1.122
1.138
1.153
1.169
1.184
1.200
1.216
1.231
1.247
1.262
1.278
1.294
1.309
1.325
1.340
1.356
1.372
1.387
1.403
1.418
1.434
1.450
1.465
1.481
外部 x 1.2
AD9284
应用信息
为了最大化地实现ADC与PCB之间的覆盖与连接,应在
PCB上覆盖一个丝印层,以便将PCB上的连续平面划分为
设计指南
在进行AD9284的系统设计和布局之前,建议设计者先熟悉
下述设计指南,其中讨论了某些引脚所需的特殊电路连接
和布局布线要求。
PCB之间提供多个连接点。而一个连续的、无分割的平面
则仅可保证在ADC与PCB之间有一个连接点。如需了解有
关封装和芯片级封装PCB布局布线的详细信息,请参阅应
电源和接地建议
强烈建议使用两个独立的1.8
多个均等的部分。这样,在回流焊过程中,可在ADC与
V电源为AD9284供电:一个
用于模拟端(AVDD),一个用于数字输出端(DRVDD)。如
果必须共用一个1.8 V AVDD和DRVDD电源,则必须用铁
用 笔 记 AN-772: “LFCSP封 装 设 计 与 制 造 指 南 ”
(www.analog.com)。
VCM
氧体磁珠或滤波扼流圈隔离AVDD与DRVDD域,并分别
VCM引脚应通过一个0.1 μF电容去耦至地。
用去耦电容去耦。可以使用多个不同的去耦电容以支持高
RBIAS
频和低频。去耦电容应放置在接近印刷电路板(PCB)入口
AD9284要求在RBIAS引脚与地之间安置一个10
点和接近器件引脚的位置,并尽可能缩短走线长度。
该电阻用来设置ADC内核的主基准电流,其容差至少应为
AD9284仅需要一个PCB接地层。对PCB模拟、数字和时钟
模块进行合理去耦和巧妙分隔,可以轻松获得最佳性能。
kΩ电阻。
1%。
基准电压源去耦
VREF引脚应通过外部一个低ESR 0.1 μF陶瓷电容和一个低
裸露焊盘散热块建议
裸露焊盘(引脚0)是AD9284唯一的接地连接,因此,必须
ESR 1.0 μF电容的并联去耦至地。
将它连接到客户PCB的模拟地(AGND)。为实现最佳的电
SPI端口
气性能和热性能,PCB上裸露(无阻焊膜)的连续铜平面应
当需要转换器充分发挥其全动态性能时,应禁用SPI端
与AD9284的裸露焊盘(引脚0)匹配。
口。通常SCLK信号、CSB信号和SDIO信号与ADC时钟是
铜平面上应有多个通孔,获得尽可能低的热阻路径以通过
PCB底部进行散热。应采用绝缘环氧化物来填充或堵塞这
些通孔。
异步的,因此,这些信号中的噪声会降低转换器性能。如
果其它器件使用板上SPI总线,则可能需要在该总线与
AD9284之间连接缓冲器,以防止这些信号在关键的采样周
期内,在转换器的输入端发生变化。
Rev. 0 | Page 22 of 24
AD9284
外形尺寸
0.30
0.23
0.18
0.60 MAX
0.60 MAX
37
36
PIN 1
INDICATOR
6.85
6.75 SQ
6.65
0.50
REF
48
(BOTTOM VIEW)
1.00
0.85
0.80
12° MAX
0.80 MAX
0.65 TYP
0.50
0.40
0.30
13
12
0.25 MIN
5.50 REF
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
PIN 1
INDICATOR
*4.70
4.60 SQ
4.50
EXPOSED
PAD
25
24
TOP VIEW
1
*COMPLIANT TO JEDEC STANDARDS MO-220-VKKD-2
WITH EXCEPTION TO EXPOSED PAD DIMENSION.
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
04-22-2010-A
7.10
7.00 SQ
6.90
图26. 48引脚引脚架构芯片级封装[LFCSP_VQ],
7 mm x 7 mm超薄四方体(CP-48-12),
尺寸单位:mm
订购指南
型号1
温度范围
封装描述
封装选项
AD9284BCPZ-250
AD9284BCPZRL7-250
AD9284-250EBZ
−40°C至+85°C
−40°C至+85°C
48引脚引脚架构芯片级封装[LFCSP_VQ]
48引脚引脚架构芯片级封装[LFCSP_VQ]
评估板
CP-48-12
CP-48-12
1
Z = 符合RoHS标准的器件。
Rev. 0 | Page 23 of 24
AD9284
注释
©2011 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09085sc-0-5/11(0)
Rev. 0 | Page 24 of 24