3.2Gbpsのバッファ付き、シングル、 マルチプレクサ／デマルチプレクサ・スイッチ AD8153 機能ブロック図 特長 シングル・レーン：2：1 Mux／1：2 Demux データレート：3.2Gbps∼DC 次のいずれかの機能により、3.2Gbpsで40インチを超える FR4バックプレーンを補償： 2つの入力レベル・イコライゼーション 4つのレベルの出力プリエンファシス ACまたはDC結合の差動入出力動作 低い確定ジッタ：16ps p-p（typ） 低いランダム・ジッタ：500fs RMS（typ） オンチップ終端 1：2デマルチプレクサ機能でユニキャスト／バイキャストに対応 全ポート上でのループバック機能 3.3Vコア電源 フレキシブルな入出力電源 低消費電力：基本構成で200mW（typ）1 32ピンLFCSPパッケージ 動作温度範囲：−40∼＋85℃ 送信 プリエンファシス 受信 イコライゼーション 入力A EQ 入力B EQ 出力C 受信 イコライゼーション 出力A EQ 入力C 送信 プリエンファシス 2：1マルチプレクサ／ 1：2デマルチプレクサ 制御ロジック AD8153 アプリケーション SEL BICAST LB_A LB_B LB_C MODE RESETB EQ_A/(SCL) EQ_B/(SDA) EQ_C PE_A/(I2C_A[0]) PE_B/(I2C_A[1]) PE_C/(I2C_A[2]) 06393-001 出力B 図1 低価格の冗長スイッチ SONET OC48／SDH16および低データレート バックプレーン上を伝送するギガビット イーサネット バックプレーン上を伝送する1.06Gbps／2.12Gbps ファイバ・チャンネル シリアル高速IO PCI Express Gen1 バックプレーンのInfiniBand 概要 AD8153は、3個の差動CML入力と3個の差動CML出力を備え たプロトコル不問の非同期シングル・レーン 2 ： 1 スイッチで す。Xstream 製品ラインに属するもう一つのAD8159は、複数 のレーンを必要とする同種のアプリケーションに適していま す。 ターフェースを使ってデバイスの制御を行います。このモード では、追加のプリエンファシス設定、出力ディスエーブルなど のアドバンスト機能にアクセスできます。ミックスド・モード ではI2C機能を使ってアドバンスト機能にアクセスできますが、 外部ピンを使ってレーンの切替えを制御することもできます。 AD8153は、主にシリアル・リンクのライン・インターフェー AD8153は、NRZ信号処理（ポート当たりの最大データレート 3.2Gbps）用に動作が最適化されています。各ポートは、2つの レベルの入力イコライゼーションと4 つのレベルの出力プリエ ス側とバックプレーン側の両方で冗長性を可能にするために使 用します。ユニキャスト／バイキャスト機能を備えているため、 1＋1または1：1の冗長性に対応できます。 ンファシスが設定できます。 バイキャスト・モードとループバック・モードを組み合せて使 用し、受信データを複製してそれを目的のポートと試験装置に 同時に送信すれば、高速シリアル・リンクをテストすることも できます。 AD8153は、2：1マルチプレクサ（MUX）と1：2デマルチプ レクサ（DEMUX ）で構成されています。このデバイスには、 ピン・モード、シリアル・モード、ミックスド・モードという 3つの動作モードがあります。ピン・モードでは、外部ピンを 使ってレーンの切替え、イコライゼーション、プリエンファシ スの制御のみを行います。シリアル・モードでは、 I 2 C イン REV. 0 アナログ・デバイセズ株式会社 1 プリエンファシスなしで2ポートがアクティブ アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2007 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868 AD8153 目次 特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 I2Cタイミング仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 スイッチ設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 受信イコライゼーション. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 送信プリエンファシス. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 I2Cシリアル制御インターフェース. . . . . . . . . . . . . . . . . . . . . . . . 15 レジスタ設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 一般的な機能. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 I2Cデータ書込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 I2Cデータ読出し . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 PCB設計のガイドライン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 AD8153とのインターフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 端子の構造. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 入力信号の守るべき条件. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 出力信号の守るべき条件. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 改訂履歴 4/07―Revision 0: Initial Version ―2― REV. 0 AD8153 仕様 特に指定のない限り、VCC＝VTTI＝VTTO＝3.3V、VEE＝0V、RL＝50Ω、2出力アクティブ、プリエンファシスなし、データレート＝ 3.2Gbps、AC結合、PRBS7テスト・パターン、VID＝800mVp-p、TA＝25℃。1 表1 パラメータ Min 条件 Typ Max 単位 3.2 Gbps 動的性能 データレート／チャンネル（NRZ） DC ディターミニスティック・ジッタ データレート＝3.2Gbps、ハイレベルEQ 16 ps p-p ランダム・ジッタ RMS、ハイレベルEQ 500 fs 伝播遅延 入力から出力まで 640 ps 55 ps レーン間スキュー スイッチ切替え時間 出力立上がり／立下がり時間 20∼80% 5 ns 85 ps 入力特性 入力電圧振幅 差動 200 2000 mV p-p 入力電圧範囲 同相電圧、VID＝800mVp-p VEE＋1.0 VCC＋0.3 V 2 入力容量 pF 出力特性 出力電圧振幅 差動、@DC 700 出力電圧範囲 シングルエンド絶対電圧レベル VCC−1.6 出力電流 プリエンファシスなし 16 mA 出力電流 最大プリエンファシス、全ポート 28 mA 2 pF 100 Ω 0.1 Ω/℃ 出力容量 800 900 VCC＋0.6 mV p-p V 終端特性 抵抗 差動 温度係数 電源 動作範囲 VCC VEE＝0V VTTI VEE＝0V VCC V VTTO VEE＝0V VCC V 電源電流 ICC 3.0 ICC 3.6 V 2出力アクティブ、プリエンファシスなし、 400mV I/O振幅（800mVp-p差動） II/O＝ITTO＋ITTI 電源電流 3.3 27 31 35 mA 26 32 39 mA 53 58 63 mA 74 84 95 mA ＋85 ℃ 3出力アクティブ、最大プリエンファシス、 400mV I/O振幅（800mVp-p差動） II/O＝ITTO＋ITTI 熱特性 −40 動作温度範囲 θJA 30.0 自然空冷 ℃/W ロジック入力特性 1 ハイレベル入力電圧（VIH） 2.4 VCC V ローレベル入力電圧（VIL） VEE 0.8 V VID：入力差動電圧振幅 REV. 0 ―3― AD8153 I2Cタイミング仕様 SDA tf tLOW tf tSU;DAT tr tHD;STA tSP tBUF tr tHD;STA S tHD;DAT tSU;STO tSU;STA tHIGH Sr 図2. 06393-006 SCL P S 2 I Cタイミング仕様 表2 パラメータ 記号 Min Max 単位 SCLクロック周波数 fSCL 0 400＋ kHz スタート条件のホールド時間 tHD;STA 0.6 − µs 反復スタート条件のセットアップ時間 tSU;STA 0.6 − µs SCLクロックのローレベル期間 tLOW 1.3 − µs SCLクロックのハイレベル期間 tHIGH 0.6 − µs データ・ホールド時間 tHD;DAT 0 − µs データ・セットアップ時間 tSU;DAT 10 − ns SDAとSCLの立上がり時間 tr 1 300 ns SDAとSCLの立下がり時間 tf 1 300 ns ストップ条件のセットアップ時間 tSU;STO 0.6 − µs ストップ条件とスタート条件の間のバス・フリー時間 tBUF 1 − ns 各I/Oピンの容量 Ci 5 7 pF ―4― REV. 0 AD8153 絶対最大定格 表3 パラメータ 定格値 VCC∼VEE 3.7V 左記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作セクションに記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。 VTTI VCC＋0.6V VTTO VCC＋0.6V 内部電力消費 4.1W 差動入力電圧 2.0V ESD（静電放電）の影響を受けやすいデバイス ロジック入力電圧 VEE−0.3V＜VIN＜VCC＋0.6V 保存温度範囲 −65∼＋125℃ ピン温度 300℃ ジャンクション温度 150℃ です。電荷を帯びたデバイスや回路ボードは、 検知されないまま放電することがあります。本 製品は当社独自の特許技術であるESD保護回路 を内蔵してはいますが、デバイスが高エネル ギーの静電放電を被った場合、損傷を生じる可 能性があります。したがって、性能劣化や機能 低下を防止するため、ESDに対する適切な予防 措置を講じることをお勧めします。 REV. 0 ESDに関する注意 ―5― AD8153 32 31 30 29 28 27 26 25 VEE IPC INC PE_A/(I2C_A[0]) OPC ONC PE_B/(I2C_A[1]) PE_C/(I2C_A[2]) ピン配置と機能の説明 1 2 3 4 5 6 7 8 1番ピン 識別マーク AD8153 上面図 24 23 22 21 20 19 18 17 MODE RESETB SEL BICAST LB_A LB_B LB_C EQ_A/(SCL) 注 EPADはVEEに電気的に接続する必要があります。 図3. 表4. 06393-002 VCC ONB OPB VCC INB IPB EQ_C EQ_B/(SDA) 9 10 11 12 13 14 15 16 VCC VTTO ONA OPA VTTI INA IPA VEE ピン配置 ピン機能の説明 ピン番号 記号 タイプ 説明 1、9、12 VCC 電源 正側電源 2 VTTO 電源 出力終端電源 3 ONA I/O 高速反転出力 4 OPA I/O 高速出力 5 VTTI 電源 入力終端電源 6 INA I/O 高速反転入力 7 IPA I/O 高速入力 8、32、EPAD VEE 電源 負側電源 10 ONB I/O 高速反転出力 11 OPB I/O 高速出力 13 INB I/O 高速反転入力 14 IPB I/O 高速入力 15 EQ_C 制御 ポートCの入力イコライゼーション制御 16 EQ_B/(SDA) 制御 ポートBの入力イコライゼーション制御／ （MODE＝1のときのI2Cデータ） 17 EQ_A/(SCL) 制御 ポートAの入力イコライゼーション制御／ （MODE＝1のときのI2Cクロック） 18 LB_C 制御 ポートCのループバックをイネーブル 19 LB_B 制御 ポートBのループバックをイネーブル 20 LB_A 制御 ポートAのループバックをイネーブル 21 BICAST 制御 バイキャストをイネーブル 22 SEL 制御 A/Bの選択 23 RESETB 制御 設定レジスタのリセット 24 MODE 制御 設定モード。シリアル／ミックスド・モード：1、ピン・モード：0 25 PE_C/(I2C_A[2]) 制御 ポートCのプリエンファシス制御／ （MODE＝1のときのI2Cスレーブ・アドレス・ビット2） 26 PE_B/(I2C_A[1]) 制御 ポートBのプリエンファシス制御／ （MODE＝1のときのI2Cスレーブ・アドレス・ビット1） 27 ONC I/O 高速反転出力 28 OPC I/O 高速出力 29 PE_A/(I2C_A[0]) 制御 ポートAのプリエンファシス制御／ （MODE＝1のときのI2Cスレーブ・アドレス・ビット0） 30 INC I/O 高速反転入力 31 IPC I/O 高速入力 ―6― REV. 0 AD8153 代表的な性能特性 特に指定のない限り、VCC＝VTTI＝VTTO＝3.3V、VEE＝0V、RL＝50Ω、2出力アクティブ、プリエンファシスなし、ハイレベルEQ、 データレート＝3.2Gbps、AC結合、PRBS7テスト・パターン、VID＝800mVp-p、TA＝25℃。1 データ出力 2 50Ωケーブル 2 入力 ピン 出力 ピン 2 50Ωケーブル 2 50Ω AD8153 パターン・ ジェネレータ AC結合 評価用ボード TP2 高速 サンプリング・ オシロスコープ 06393-014 TP1 標準テスト回路（チャンネルなし） 図5. REV. 0 40ps/DIV 3.2Gbps入力アイパターン（図4のTP1） 図6. 3.2Gbps出力アイパターン、チャンネルなし （図4のTP2） ―7― 06393-022 40ps/DIV 06393-021 150mV /DIV 150mV /DIV 図4. AD8153 150mV /DIV データ出力 2 50Ωケーブル 2 50Ωケーブル 2 2 FR4テスト・ バックプレーン 差動ストリップライン・パターン TP1 幅8mil、スペース8mil、 誘電体の高さ8mil パターン長＝20インチ、40インチ 50Ωケーブル 2 50Ω AD8153 TP2 AC結合 評価用 ボード TP3 高速 サンプリング・ オシロスコープ 06393-015 パターン・ ジェネレータ 出力 2 ピン 入力 ピン 40ps/DIV TP1のリファレンス・アイパターン図 入力イコライゼーション・テスト回路 06393-026 40ps/DIV 06393-024 150mV /DIV 150mV /DIV 図7. 40ps/DIV 図10. 3.2Gbps出力アイパターン、20インチFR4入力 チャンネル、ハイレベルEQ（図7のTP3） 06393-027 40ps/DIV 06393-025 150mV /DIV 150mV /DIV 図8. 3.2Gbps入力アイパターン、20インチFR4入力 チャンネル（図7のTP2） 40ps/DIV 図9. 3.2Gbps入力アイパターン、40インチFR4入力 チャンネル（図7のTP2） 図11. ―8― 3.2Gbps出力アイパターン、40インチFR4入力 チャンネル、ハイレベルEQ（図7のTP3） REV. 0 AD8153 50Ωケーブル 2 出力 2 ピン 50Ωケーブル 150mV /DIV データ出力 2 2 入力 ピン AD8153 パターン・ ジェネレータ 2 50Ωケーブル 2 50Ω 差動ストリップライン・パターン TP2 幅8mil、スペース8mil、 誘電体の高さ8mil パターン長＝20インチ、40インチ AC結合 評価用 ボード TP3 高速 サンプリング・ オシロスコープ 06393-013 TP1 FR4テスト・ バックプレーン 40ps/DIV TP1のリファレンス・アイパターン図 出力プリエンファシス・テスト回路 3.2Gbps出力アイパターン、プリチャンネル、PE＝2 （図12のTP2） 図15. REV. 0 40ps/DIV 3.2Gbps出力アイパターン、プリチャンネル、PE＝3 （図12のTP2） 図16. ―9― 3.2Gbps出力アイパターン、40インチFR4出力 チャンネル、PE＝3（図12のTP3） 06393-020 06393-018 40ps/DIV 図14. 3.2Gbps出力アイパターン、20インチFR4出力 チャンネル、PE＝2（図12のTP3） 150mV /DIV 150mV /DIV 図13. 40ps/DIV 06393-019 40ps/DIV 06393-017 150mV /DIV 150mV /DIV 図12. AD8153 80 80 ローレベルEQ 50 40 ハイレベルEQ 30 20 10 0 0 10 30 20 40 FR4 入力チャンネル長（IN） 図17. PE = 0 60 PE = 2 50 PE = 3 40 30 20 10 0 0 10 20 40 30 FR4 出力チャンネル長（IN） FR4入力チャンネル長 対 図20. ディターミニステック・ジッタ 06393-041 ディターミ二スティック・ジッタ（ps） 60 70 06393-028 ディターミ二スティック・ジッタ（ps） PE = 1 70 FR4出力チャンネル長 対 ディターミニステック・ジッタ 20 80 サンプル：557k 70 ジッタ（ps） 60 15 50 40 10 ディターミニスティック・ジッタ 30 20 5 ランダム・ジッタ 1.5 2.0 2.5 3.0 3.5 4.0 データレート（Gbps） 80 70 70 60 60 ジッタ（ps） 80 50 40 30 ディターミニスティック・ジッタ 20 –1ps 図21. データレート 対 ジッタ 0.0s 1ps 2ps ランダム・ジッタ・ヒストグラム （3.2Gbps） 50 40 30 20 ディターミニスティック・ジッタ 10 10 ランダム・ジッタ 0 0.2 0.4 0.6 0.8 1.0 1.2 ランダム・ジッタ 1.4 1.6 差動入力振幅（V） 図19. 1.8 2.0 0 0.8 1.3 1.8 2.3 2.8 3.3 入力同相電圧（Gbps） 図22. 差動入力振幅 対 ジッタ ― 10 ― 3.8 06393-035 0 06393-032 ジッタ（ps） 図18. 0 –2ps 06393-038 0 1.0 06393-039 10 入力同相電圧 対 ジッタ REV. 0 80 80 70 70 60 60 ジッタ（ps） 50 40 30 ディターミニスティック・ジッタ 20 50 40 30 ディターミニスティック・ジッタ 20 10 10 ランダム・ジッタ 0 3.0 3.1 3.2 3.3 3.4 3.5 3.6 VCC（V） 図23. 06393-033 ランダム・ジッタ 0 2 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 VTTO（V） 図26. コア電源電圧 対 ジッタ 06393-031 ジッタ（ps） AD8153 出力終端電圧 対 ジッタ 100 80 立上がり／立下がり時間（ps） 70 ジッタ（ps） 60 50 40 30 20 ディターミニスティック・ジッタ 95 90 85 80 10 20 40 60 80 100 温度（℃） 図27. ジッタの温度特性 700 700 650 650 600 550 3.1 3.2 3.3 3.4 3.5 VCC（V） 図25. REV. 0 0 20 40 60 80 100 100 立上がり／立下がり時間の温度特性 600 550 3.6 500 –40 06393-030 500 3.0 –20 温度（℃） 伝播遅延（ps） 伝播遅延（ps） 図24. 75 –40 06393-029 0 06393-040 –20 06393-037 ランダム・ジッタ 0 –40 –20 0 20 40 60 温度（℃） 図28. コア電源電圧 対 伝播遅延 ― 11 ― 伝播遅延の温度特性 80 1000 900 900 800 800 700 600 500 400 300 700 600 500 400 300 200 200 100 100 0 3.0 3.1 3.2 3.3 3.4 3.5 VCC（V） 図29. 3.6 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 データレート（Gbps） 図30. コア電源電圧 対 アイパターンの高さ ― 12 ― 4.0 06393-036 アイパターンの高さ（mV） 1000 06393-034 アイパターンの高さ（mV） AD8153 データレート 対 アイパターンの高さ REV. 0 AD8153 動作原理 AD8153は、2：1マルチプレクサと1：2デマルチプレクサで構 成されています。このデバイスには、ピン・モード、シリア ル・モード、ミックスド・モードという3 つの動作モードがあ ります。ピン・モードでは、外部ピンを使ってレーンの切替え、 イコライゼーション、プリエンファシスの制御を行います。シ リアル・モードでは、 I 2 C インターフェースを使ってデバイス の制御を行います。このモードでは、追加のプリエンファシス 設定、出力ディスエーブルなどのアドバンスト機能にアクセス できます。ミックスド・モードでは、 I 2 C 機能を使ってアドバ ンスト機能にアクセスできますが、外部ピンを使ってレーンの 切替えを制御することもできます。 スイッチ設定 バイキャスト・モードがオフのときは、ポート A または B のど ちらかの出力がアイドル状態となります。アイドル状態では、 出力のテール電流が0 に設定され、レーンのP側とN側が内蔵の 終端抵抗を介して出力終端電圧にプルアップされます。 AD8153は、図31に示す全ポートのループバックをサポートし ています。任意のポートでループバックをイネーブルにすると、 制御ビットのBICASTとSELによる設定があってもループバッ クされます。表5 は、実行可能なスイッチ設定を要約したもの です。 AD8153の出力ディスエーブル機能を使って、出力をアイドル （パワーダウン）状態にできます。この機能には、シリアル制 御インターフェースを介してのみアクセスできます。 AD8153 のデマルチプレクサ側では、 BICAST ビットと SEL ビットの状態に応じて、入力ポートCで受信したデータを出力 ポート A と B の一方または両方に送信します。マルチプレクサ 側では、 SEL ビットの状態に応じて、入力ポート A または B で 受信したデータを出力ポートCに送信します。 出力A 1:2 DEMUX 入力C 出力B ポートAのループバック ポートBのループバック ポートCのループロック 入力A 2:1 MUX 出力C 06393-003 入力B 図31. 表5. ループバック構成 スイッチ構成 LB_A LB_B LB_C SEL BICAST 出力A 出力B 出力C 0 0 0 0 0 入力C アイドル 入力A 0 0 0 0 1 入力C 入力C 入力A 0 0 0 1 0 アイドル 入力C 入力B 0 0 0 1 1 入力C 入力C 入力B 0 0 1 0 0 入力C アイドル 入力C 0 0 1 X 1 入力C 入力C 入力C 0 0 1 1 0 アイドル 入力C 入力C 0 1 0 0 X 入力C 入力B 入力A 0 1 0 1 0 アイドル 入力B 入力B 0 1 0 1 1 入力C 入力B 入力B 0 1 1 0 X 入力C 入力B 入力C 0 1 1 1 0 アイドル 入力B 入力C 0 1 1 X 1 入力C 入力B 入力C 1 0 0 0 0 入力A アイドル 入力A 1 0 0 0 1 入力A 入力C 入力A REV. 0 ― 13 ― AD8153 LB_A LB_B LB_C SEL BICAST 出力A 出力B 出力C 1 0 0 1 X 入力A 入力C 入力B 1 0 1 0 0 入力A アイドル 入力C 1 0 1 X 1 入力A 入力C 入力C 1 0 1 1 X 入力A 入力C 入力C 1 1 0 0 X 入力A 入力B 入力A 1 1 0 1 X 入力A 入力B 入力B 1 1 1 X X 入力A 入力B 入力C 受信イコライゼーション 送信プリエンファシス バックプレーン・アプリケーションの場合、AD8153は長いパ ターンによって生じる信号劣化を補償する必要があります。こ のデバイスは、ポート単位で設定でき2 つのレベルの入力イコ ライゼーションをサポートしています。表6 は、各設定と高周 波の漸近ゲイン・ブーストを要約したものです。 送信のプリエンファシスのレベルは、 I 2 C インターフェースの 使用時にピン制御または制御レジスタによって設定できます。 ピン制御では2 通りのプリエンファシス設定、制御レジスタで はさらに2通りの追加設定を行うことができます。 表7. 表6. 受信イコライゼーション設定 EQ_A/B/C EQブースト 0 6dB 1 12dB ― 14 ― プリエンファシス設定 シリアル・ モード PE_A/B/C設定 ピン・ モード 0 0 0 0 1 N/A 25 1.9 2 1 50 3.5 3 N/A 75 4.9 PE_A/B/C PEブースト PEブースト （%） （dB） REV. 0 AD8153 I2Cシリアル制御インター フェース レジスタ設定 AD8153は、ピン・モード、シリアル・モード、ミックスド・ モードのいずれか1 つで制御できます。ピン・モードではパッ ケージ・ピンからAD8153を制御し、シリアル・モードでは内 部レジスタ・セットで制御します。ミックスド・モードでは、 外部ピンでスイッチングを制御し、内部レジスタでイコライ ゼーションとプリエンファシスを制御します。AD8153に対す るデータの書込み／読出し方法については、 「I2Cデータ書込み」 2 セクションと「I Cデータ読出し」セクションで説明します。 モードはMODEピンで制御します。デバイスをピン・モードに 設定するには、MODEをローレベル（VEE）にします。 MODE をハイレベル（ VCC ）にすると、デバイスはシリア ル・モードまたはミックスド・モードに設定されます。 ピン・モードでは、すべての制御を外部ピンで行います。シリ アル・モードでは、表8 に示すように、各チャンネルのイコラ イゼーションとプリエンファシスをレジスタでのみ制御しま す。また、シリアル・モードにはこれ以外の機能もあり、出力 イネーブル制御ビットで各チャンネルの出力をイネーブルまた はディスエーブルにすることもできます。ピン・モードには、 この機能がありません。以下で説明するように、AD8153のス イッチングをシリアル・モードに変更するには、マスク・ビッ ト（レジスタ0x00）を1に設定します。すなわち、このレジス タに値0x1Fを書き込みます。マスク・ビットをすべて1に設定 した場合は、レジスタ・セットのLB_A、LB_B、LB_C、SEL、 BICASTの各ビットでスイッチングを制御します。 ミックスド・モードでは、レジスタを使って各チャンネルのイ コライゼーションとプリエンファシスを制御します。ただし、 スイッチングは外部ピンまたは内部レジスタ・セットを使って 表8. 制御できます。このどちらを使うかは、マスク・ビット（レジ スタ0x00）を使って選択します。マスク・ビットを0に設定す ると外部ピンが制御源として機能し、マスク・ビットを1 に設 定すると該当する内部レジスタが制御源として機能します。た とえば、レジスタ 0x00 の値が 0x0C に設定されている場合は、 内部レジスタ・セット（レジスタ 0x04 のビット 0 とレジスタ 0X03のビット3）でSELおよびLB_C制御を行い、外部ピンで BICAST、 LB_A、LB_B制御を行います。 一般的な機能 AD8153のレジスタ・セットは、2線式のI2Cインターフェース を使って制御します。AD8153は、I2Cスレーブ・デバイスとし てのみ動作します。したがって、システム内の I 2 C バスには、 AD8153を設定するためのI2Cマスターが必要になり、そのバス に他のI2Cデバイスが接続されているかもしれません。MODE ピンがロジック 1 に設定されている場合は、 2 つの I 2 C ワイヤ、 すなわち入力クロック・ピン（ SCL ）と双方向データ・ピン （SDA）を使ってデータ転送を制御します。 AD8153のI2Cインターフェースは、標準（100kHz）モードま たは高速モード（ 400kHz ）で実行できます。 SDA ラインは、 2つの例外を除き、SCLピンがローレベルのときだけ値が変化 します。転送の開始または継続を示すには、SCLピンがハイレ ベルのときにSDAピンをローレベルに駆動します。また、転送 の終了を示すには、SCLラインがハイレベルのときにSDAピン をハイレベルに駆動します。スタート・コンディション、リ ピーテッド・スタート・コンディション、およびストップ・コ ンディションを示す場合でない限り、SDAラインが安定してい るときにのみSCLクロックがトグルするよう制御することが重 要です。 レジスタ・マップ ビット2 ビット1 ビット0 デフォルト 00000000 (0x00) バイキャスト・ SEL MASK マスク LB_C MASK LB_B MASK LB_A MASK 00000000 (0x00) 00000001 (0x01) 出力ディス エーブルA LB_A EQ_A PE_A[1] PE_A[0] 00000000 (0x00) 00000010 (0x02) 出力ディス エーブルB LB_B EQ_B PE_B[1] PE_B[0] 00000000 (0x00) 00000011 (0x03) 出力ディス エーブルC LB_C EQ_C PE_C[1] PE_C[0] 00000000 (0x00) バイキャスト SEL 00000000 (0x00) アドレス ビット7 ビット6 ビット5 ビット4 ビット3 00000100 (0x04) REV. 0 ― 15 ― AD8153 I2Cデータ書込み 10. リピーテッド・スタート・コンディションを送信し（SCL ラインをハイレベルに維持して、SDAラインをローレベル にプルダウン）、この手順のステップ2を引き続き実行して AD8153のレジスタ・セットにデータを書き込むには、マイク ロコントローラ、その他の I 2 C マスターは、 AD8153 のスレー 別の書込みを行います。 ブ・デバイスに制御信号を送信する必要があります。以下に必 要な手順を示します。この場合は、特に規定がない限り、信号 はI 2 C マスターで制御します。図32 は、この書込み手順を示し ます。 11. リピーテッド・スタート・コンディションを送信し（SCL ラインをハイレベルに維持して、SDAラインをローレベル にプルダウン）、読出し手順（「I2C読出しデータ」を参照） のステップ2を引き続き実行して別のアドレスからの読出し 1. スタート・コンディションを送信します（ SCL ラインをハ イレベルに維持して、SDA ラインをローレベルにプルダウ を行います。 ン）。 12. リピーテッド・スタート・コンディションを送信し（SCL ラインをハイレベルに維持して、SDAラインをローレベル にプルダウン）、読出し手順（「I2C読出しデータ」を参照） のステップ8を引き続き実行して、ステップ5で設定したア 2. AD8153デバイスのアドレス（7ビット）を送信します。こ のアドレスの上位4ビットは特定の値（b1001）であり、下 位 3 ビットは入力ピン I2C_A[2 ： 0] で制御されます。この データ転送はMSBファーストです。 ドレスからの読出しを行います。 図32にAD8153の書込みプロセスを示します。ここには、SCL 信号、一般的な書込み動作、および特定の例を示します。この 例では、デバイス・アドレス0x4Bを持つAD8153デバイスのア ドレス0x6Dにデータ0x92を書き込みます。デバイスのアドレ スは 7 ビット幅で、 AD8153 の特定の値である上位 4 ビット （b1001）とピン・プログラマブルな下位3ビット （ I2C_ADDR[2 ： 0] ）から構成されています。この例では、 I2C_ADDRビットをb011に設定します。図32では波形の下側 に、ステップに対応する丸印の番号を示します。SCLラインは I2Cマスターによって駆動しますが、AD8153スレーブからは駆 動しません。SDAラインについては、影を付けた領域のデータ はAD8153によって駆動し、影の付いていない領域のデータは I2Cマスターによって駆動します。図の9aは終了状態の例を示 します。 3. 書込みを示すビット（0）を送信します。 4. AD8153が要求にアクノレッヂ応答するのを待ちます。 5. データの書込み先のレジスタ・アドレス（8ビット）を送信 します。このデータ転送はMSBファーストです。 6. AD8153が要求にアクノレッヂ応答するのを待ちます。 7. ステップ5でアドレスを設定したレジスタに書き込むデータ （8ビット）を送信します。このデータ転送はMSBファース トです。 8. AD8153が要求にアクノレッヂ応答するのを待ちます。 9. ストップ・コンディションを送信して（ SCL ラインをハイ レベルに維持して、SDAラインをハイレベルにプルアップ）、 バスの制御を解除します。 ここでは次の点が重要です。すなわち、スタート・コンディ ション、ストップ・コンディション、またはリピーテッド・ス タート・コンディションを送信する場合（このケースではス テップ1とステップ9）を除き、SCLラインがローレベルのとき だけSDAラインは変化します。 SCL SDA スタート （一般的な場合） 固定のデバイス・ アドレス ADDR [2:0] RW ACK レジスタ・アドレス ACK データ ACK ストップ 1 2 2 3 4 図32. 5 6 7 8 9a 06393-004 SDA （例） 2 I C書込み図 ― 16 ― REV. 0 AD8153 I2Cデータ読出し 13. ストップ・コンディションを送信して（SCLラインをハイ レベルに維持して、 SDA ラインをハイレベルにプルアッ AD8153のレジスタ・セットからデータを読み出すには、マイ クロコントローラ、その他のI2Cマスターが、AD8153のスレー プ）、バスの制御を解除します。 ブ・デバイスに制御信号を送信する必要があります。以下に必 要な手順を示します。この場合は、特に規定がない限り、信号 はI 2 C マスターで制御します。図33 は、この書込み手順を示し ます。 14. リピーテッド・スタート・コンディションを送信します （ SCL ラインをハイレベルに維持して、 SDA ラインをロー レベルにプルダウン）。書込みの手順（「I2Cデータ書き込み」 を参照）のステップ 2 を引き続き実行して書込みを行いま す。 1. スタート・コンディションを送信します（SCLラインをハ イレベルに維持して、SDAラインをローレベルにプルダウ 15. リピーテッド・スタート・コンディションを送信し（SCL ラインをハイレベルに維持して、SDAラインをローレベル にプルダウン）、この手順のステップ2を引き続き実行して ン）。 2. AD8153デバイスのアドレス（7ビット）を送信します。こ のアドレスの上位4ビットは特定な値（b1001）であり、下 位 3 ビットは入力ピン I2C_ADDR[2 ： 0] で制御されます。 このデータ転送はMSBファーストです。 別のアドレスから読出しを行います。 16. リピーテッド・スタート・コンディションを送信し（SCL ラインをハイレベルに維持して、SDAラインをローレベル にプルダウン）、この手順のステップ8を引き続き実行して 3. 書込みを示すビット（0）を送信します。 同じアドレスからの読出しを行います。 4. AD8153が要求にアクノレッヂ応答するのを待ちます。 図 33 に、 AD8153 の読出しプロセスを示します。ここには、 SCL信号、一般的な読出し動作、および特定の例を示します。 この例では、デバイス・アドレス0x4Bを持つAD8153デバイス のアドレス0x6Dからデータ0x49を読み出しています。デバイ スのアドレスは 7 ビット幅で、 AD8153 の特定な値である上位 4 ビット（ b1001 ）とピン・プログラマブルな下位 3 ビット （ I2C_ADDR[2 ： 0] ）から構成されています。この例では、 I2C_ADDRビットをb011に設定します。図33では波形の下側 に、ステップに対応する丸印の番号を示します。SCLラインは I2Cマスターによって駆動しますが、AD8153スレーブからは駆 動しません。SDAラインについては、影を付けた領域のデータ がAD8153によって駆動し、影の付いていない領域のデータは I2Cマスターによって駆動します。図の13aは終了状態の例を示 5. データの読出し先のレジスタ・アドレス（8ビット）を送信 します。このデータ転送は MSB ファーストです。レジス タ・アドレスは、デバイスがリセットされるかレジスタ・ アドレスが同じ手順（ステップ1∼6）で上書きされるまで、 AD8153のメモリ内に保持されます。 6. AD8153が要求にアクノレッヂ応答するのを待ちます。 7. リピーテッド・スタート・コンディションを送信します （ SCL ラインをハイレベルに維持して、 SDA ラインをロー レベルにプルダウン）。 8. AD8153デバイスのアドレス（7ビット）を送信します。こ のアドレスの上位4ビットは特定な値（b1001）であり、下 位 3 ビットは入力ピン I2C_ADDR[1 ： 0] で制御されます。 このデータ転送はMSBファーストです。 します。 ここでは次の点が重要です。すなわち、スタート・コンディ ション、ストップ・コンディション、またはリピーテッド・ス タート・コンディション（このケースではステップ1 、ステッ プ7、ステップ13）を送信する場合を除き、SCLラインがロー レベルのときだけSDAラインは変化します。図33のAは、図32 のACK同じです。リピーテッド・スタート・コンディションSr では、SCLが立ち上がる前にSDAラインがハイレベルになりま す。この後、 SCL はハイレベルのうちに SDA はローに落ちま す。 9. 読出しを示すビット（1）を送信します。 10. AD8153が要求にアクノレッヂ応答するのを待ちます。 11. AD8153は、ステップ5でアドレス・セットにより示したレ ジスタ内のデータ（8ビット）をシリアルに転送します。 12. データをアクノレッヂ応答します。 SCL SDA 固定のデバイス・ ADDR スタート [2:0] （一般的な場合） アドレス R W A レジスタ・ アドレス A Sr 固定のデバイス・ ADDR [2:0] アドレス R A W データ A ストップ 11 12 13a 1 2 2 3 4 5 図33. REV. 0 6 2 7 I C読出し図 ― 17 ― 8 8 9 10 06393-005 SDA （例） AD8153 アプリケーション情報 AD8153は、高速シリアル・リンクを評価する試験装置にも適 用できます。図36は、AD8153を適用した単純なリンク・テス AD8153の主なアプリケーションでは、主にバックプレーン側 とシリアル・リンクのライン・インターフェース側で冗長性を 持たせることです。図34は、代表的なバックプレーン・システ ムの冗長構成を示します。各ライン・カードは 2 つのスイッ チ・ファブリック（一次側と冗長側）に接続されています。ま た、1＋1または1：1の構成も可能です。 物理的な インター フェース タを示します。 一次 スイッチ・ ファブリック デジタル・エンジン AD8153 ライン・カード デジタル・エンジン AD8153 ファブリック・カード バックプレーン 図34. SFP CDR SFP CDR 冗長スイッチ・アプリケーション 処理エンジン／ クロスバー／ バックプレーン 06393-008 AD8153 図35. 06393-007 物理的な インター フェース 冗長 スイッチ・ ファブリック 冗長ライン・インターフェース・アプリケーション DUT コネクタ コネクタ コネクタ AD8153 プロトコル・ アナライザ 06393-009 FPGA 図36. 試験装置アプリケーション ― 18 ― REV. 0 AD8153 PCB設計のガイドライン 最適性能を得るには、正しいRF PCB設計技術の使用が必要で す。 電源接続とグラウンド・プレーン 低インピーダンスのグラウンド・プレーンを1 つ使用すること をお薦めします。VEEピンはグラウンド・プレーンに直接ハン ダ付けして、直列インダクタンスを減らす必要があります。グ ラウンド・プレーンが内部プレーンで、かつビアを使ってグラ ウンド・プレーンへの接続を行う場合は、複数のビアを並列に 使用して直列インダクタンスを減らす必要があります。リフ ロー中にハンダがビアを通して漏れるのを防ぐために、エクス ポーズド・パッドはプラグ型ビアを使ってVEEプレーンに接続 してください。 3.3V電源をPCBに投入する箇所には、VCCとVEEの間に10µF の電解コンデンサを接続するとよいでしょう。0.1µFと1nFのセ ラミック・チップ・コンデンサは、高周波電源デカップリング を良好に行うために、各電源ピンで並列に接続することを推奨 します。0.1µFと1nFのセラミック・チップ・コンデンサを使用 するときは、これらをIC電源ピン（VCC、VTTI、VTTO）と VEEに間のできる限り電源ピンの近くに接続する必要がありま す。 伝送ライン 反射を最小限に抑えるために、すべての高周波入力および出力 信号には50Ωの伝送ラインを使用する必要があります。差動パ ターン間のスキューを避けるために、差動入力パターンの高速 ペアや差動出力パターンの高速ペアは長さが一致するようにし ます。 チップ・スケール・パッケージのハンダ付けのガイド ライン 32ピンLFCSPのランドは長方形です。これに対して、PCBの パッドはパッケージのランド長より0.1mm長く、パッケージの ランド幅より0.05mm広くし、ランドの中心はパッドの中心と します。これは、ハンダ接続部のサイズを最大にすることにな ります。チップ・スケール・パッケージの底部には、中央にエ クスポーズド・パッドがあります。PCB上のパッドは、このエ クスポーズド・パッドと同じかそれ以上の大きさが必要です。 このエクスポーズド・パッドは、リフロー中にハンダがビアを 通して漏れるのを防ぐためにプラグ型ビアを使ってVEEに接続 します。これによって、エクスポーズド・パッドとVEE間は切 れ目なく接続されます。 隣接する電源と GND プレーンを使用し、プレーン間の間隔を 狭くすれば、優れた高周波デカップリングが可能です。この容 量は次式で表すことができます。 CPLANE＝0.88εr A/d（pF） ここで、 εr は、PCB材料の誘電率です。 A は、電源プレーンと GND プレーンの重なり合う領域（ cm 2 ） です。 dは、プレーン間のセパレーション（mm）です。 FR4の場合、εr ＝4.4、間隔は0.25mm、Cは約15pF/cm2です。 REV. 0 ― 19 ― AD8153 AD8153とのインターフェース 端子の構造 AC結合 AD8153 の高速ピンへの最適な接続方法を決めるには、まず、 入力回路を簡素化して、さまざまな駆動デバイスとの互換性を 持たせるために、AC結合を利用できます。これには、AD8153 入力回路とドライバの DC 同相レベルをアイソレートする効果 があります。AC結合では、図39に示すようにコンデンサを各 シングルエンド入力信号と直列に接続し、PCBの高速信号品質 を損なわないような方法で行う必要があります。 内蔵端子の構造をユーザにご理解いただく必要があります。こ の端子構造には、入力ポートと出力ポートの２タイプがありま す（図37と図38を参照）。 VCC V CC VTTI 55Ω V CC V TTI 55Ω 50Ω 50Ω IPX CP CN 1173Ω IP IN 55Ω 55Ω 1173Ω INX VEE 図37. ドライバ 図39. 簡略化したレシーバの回路図 AD8153のACカップリング入力信号 AC 結合を使用するとき、デバイスへの入力の同相電圧レベル はVTTIと同じになります。シングルエンド入力信号は、VTTIの 上下に等しくスイングします。表1の仕様を参照して、AD8153 VCC VTTO 50Ω VEE 06393-042 06393-010 AD8153 の入力範囲を満たす入力信号の振幅レベルを決めることができ ます。 50Ω OPX DC 結合が必要な場合は、入力同相電圧レベルを決めるのはそ V IP ONX れほど簡単ではありません。ドライバの設定も考慮する必要が あるからです。ほとんどの場合は、AD8153のVTTIをドライバ の出力終端電圧と同じレベルに設定します。これによって、連 続直流電流が2 つの電源ネット間に流れるのを防ぎます。実際 には、両デバイスを同じ物理電源ネットに終端させることがで きます。 IT VEE 図38. 06393-011 V IN 簡略化したトランスミッタの回路図 入力ポートの端子構造は、端子電源に接続された2 個の55Ω 抵 抗と差動入力にまたがって接続された1173Ωの抵抗からなり、 後者はイコライザの有限な差動入力インピーダンスによって決 まります。 出力ポートの端子構造では、2 個の50Ω 抵抗が端子電源に接続 されています。両構造の差動入力抵抗は同じ100Ωとなります。 入力信号の守るべき条件 許容入力電圧範囲は、アクティブ入力回路の基本的な制限に よって決まります。この信号範囲は、一般に電源電圧、信号の 振幅、および入力信号の同相電圧レベルによって決まります。 ある任意の入力信号振幅については、高電圧と低電圧の可動域 として許容制限内にあるべきという同相電圧範囲があります。 また、任意の同相入力電圧については、最大許容入力信号振幅 が存在します。さらに、アクティブな入力回路で適正に処理で きる最小信号振幅も存在します。仕様については、表1 を参照 してください。 次の例を考えてみましょう。AD8153の入力にはドライバがDC 結合されているものとします。AD8153の入力終端電圧（VTTI） とドライバ出力終端電圧は（VTTOD）は両方とも同じレベルに 設定されています。すなわち、VTTI＝VTTOD＝3.3Vとなります。 800mVの差動p-p電圧が必要な場合、ドライバの全出力電流は 16mAとなります。平衡な状態で、出力電流は差動信号経路の 両側で均等（それぞれ 8mA ）に分割されます。この 8mA の電 流は、並列に接続されたAD8153側の55Ω入力終端抵抗とドラ イバ側の50Ω出力終端抵抗を流れるため、以下の同相電圧レベ ルが得られます。 VTTI−8mA×（50Ω || 55Ω）＝VTTI−209mV ここで、800mVp-pの差動振幅に基づいて入力コンプライアン ス範囲を満たすVTTIの許容範囲値を決めることができます。 ― 20 ― REV. 0 AD8153 図40は、AD8153の出力のシングルエンド波形を示します。同 相電圧レベル（VOCM）とこの波形の振幅（VOSE）は、出力テー ル電流（IT）、出力終端電源電圧（VTTO）、遠端レシーバのトポ ロジ、AC結合／DC結合の使用によって決まります。ここでは、 出力テール電流がプリエンファシス・レベルに応じて変化する という点を留意する必要があります。出力の高電圧（VH）と低 電圧（ V L ）の可動域としてシングルエンドの絶対電圧範囲内 （表1に規定）を越えないようにしてください。AC結合／DC結 合の選択や出力信号レベルを正しく理解していないと、トラン ジスタ飽和や伝送性能の低下を招く恐れがあります。 表9. 表 9 は出力レベルの代表的な計算例を示します。この場合、 VCC＝VTTO＝3.3Vで、50Ωの遠端終端が3.3V電源に接続されて います。 V TTO VH V OCM V OSE-DC V OSE-BOOST VL 約320ps 図40. シングルエンド出力波形 出力電圧レベル PE設定 IT（mA） VOSE-DC（mV p-p） DC結合 AC結合 VOSE-BOOST（mV p-p） VOCM（V） VH（V） VL（V） VOCM（V） VH（V） VL（V） 0 16 400 400 3.1 3.3 2.9 2.9 3.1 2.7 1 20 400 500 3.05 3.3 2.8 2.8 3.05 2.55 2 24 400 600 3 3.3 2.7 2.7 3 2.4 3 28 400 700 2.95 3.3 2.6 2.6 2.95 2.25 表10. 記号の定義 記号 式 定義 VOSE-DC IT｜PE＝0×25Ω セトリング後のシングルエンド出力電圧振幅 VOSE-BOOST IT×25Ω I VTTO − T ×25Ω 2 上昇したシングルエンド出力電圧振幅 VOCM（DC結合） VH IT ×50Ω 2 VOCM＋VOSE-BOOST/2 VL VOCM−VOSE-BOOST/2 VOCM（AC結合） REV. 0 VTTO − 出力がDC結合されている場合の同相電圧 出力がAC結合されている場合の同相電圧 大きなシングルエンド出力電圧振幅 小さなシングルエンド出力電圧振幅 ― 21 ― 06393-012 出力信号の守るべき条件 AD8153 外形寸法 5.00 BSC SQ 0.60 MAX 0.60 MAX 25 24 0.50 BSC 4.75 BSC SQ 上面図 0.50 0.40 0.30 1.00 0.85 0.80 （底面図） 9 8 0.20 MIN 3.50 REF 0.80 MAX 0.65 TYP 12° MAX 2.85 2.70 SQ 2.55 * 露出 パッド 17 16 1番ピン 識別マーク D06393-0-4/07(0)-J 1番ピン 識別マーク 32 1 0.05 MAX 0.02 NOM 0.30 0.25 0.18 実装面 0.20 REF 平坦性 0.08 図41. 032807-A JEDEC規格MO-220-VHHD-2に準拠 *AD8153は熱放散を助ける伝導性放熱板を使用して、工業用温度範囲の全域でデバイスの高信頼動作を保証しています。 この放熱板はパッケージの底面に露出しており、電気的にVEEに接続されています。 伝導性放熱板に接触するパッケージの下にはPCBパターンまたはビアを配置しないことを推奨します。 32ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VQ］ 5mm×5mmボディ、極薄クワッド （CP-32-8） 寸法単位：mm オーダー・ガイド 温度範囲 AD8153ACPZ1 −40∼＋85℃ 32ピン・リード・フレーム・チップ・スケール・パッケージ ［LFCSP_VQ］ CP-32-8 AD8153ACPZ-RL71 −40∼＋85℃ 32ピン・リード・フレーム・チップ・スケール・パッケージ ［LFCSP_VQ］ CP-32-8 AD8153-EVALZ1 1 パッケージ・ オプション モデル パッケージ 評価用ボード Z＝RoHS準拠製品 ― 22 ― REV. 0