16位、500 kSPS PulSAR ADC，采用MSOP/QFN封装 AD7686 产品特性 功能框图 16位分辨率、无失码 0.5V TO 5V 5V 吞吐速率：500 kSPS 积分非线性(INL)：典型值±0.6 LSB，最大值±2 LSB(FSR的 ±0.003%) REF VDD VIO SDI 0 TO VREF 信纳比(SINAD)：92.5 dB(20 kHz) IN+ 总谐波失真(THD)：-110 dB(20 kHz) IN– AD7686 SCK 3- OR 4-WIRE INTERFACE (SPI, DAISY CHAIN, CS) SDO GND 伪差分模拟输入范围 1.8V TO VDD CNV 02969-002 0 V至VREF(VREF可高达VDD) 无流水线延迟 图2. 5 V单电源供电 表1. MSOP、QFN (LFCSP)/SOT-23 14/16/18位PulSAR ADC 1.8 V/2.5 V/3 V/5 V逻辑接口 串行接口：SPI®/QSPI™/MICROWIRE™/DSP兼容 以菊花链形式连接多个ADC，并能提供繁忙指示 功耗 类型 18-位真 差分 16-位真 差分 16-位伪 差分 14-位伪 差分 3.75 μW (5 V/100 SPS) 3.75 mW (5 V/100 kSPS) 待机电流：1 nA 10引脚MSOP(MSOP-8尺寸)和 3 mm × 3 mm、10引脚QFN (LFCSP)(SOT-23尺寸) 与10引脚MSOP/QFN PulSAR® ADC引脚兼容 100 kSPS 250 kSPS AD7691 AD7684 AD7687 AD7680 AD7683 AD7940 AD7685 AD7694 AD7942 400 kSPS 至 500 kSPS AD7690 AD7982 AD7688 AD7693 AD7686 AD7946 1000 kSPS AD7982 AD7980 ADC 驱动器 ADA4941 ADA4841 ADA4941 ADA4841 ADA4841 ADA4841 应用 概述 电池供电设备 AD7686是一款16位、电荷再分配、逐次逼近型模数转 换器(ADC)，采用5 V单电源(VDD)供电。它内置一个低 功耗、高速、16位无失码的采样ADC、一个内部转换时 钟和一个多功能串行接口端口。还集成了一个低噪声、 宽带宽、短孔径延迟的采样保持电路。在/CNV上升 沿，AD7686对IN+与IN-之间的模拟输入电压差进行采 样，范围从0V至REF。基准电压(REF)由外部提供，最 高可设置为电源电压， 数据采集 仪器仪表 医疗仪器 过程控制 2.0 POSITIVE INL = +0.52LSB NEGATIVE INL = –0.38LSB 1.5 1.0 其功耗和吞吐量呈线性变化关系。 INL (LSB) 0.5 SPI兼容串行接口还能够利用SDI输入，将几个ADC以菊 花链形式连结到单个三线式总线上，或提供一个可选的 指示。采用独立电源VIO时，该器件与1.8 V、2.5 V、3 V 或5 V逻辑兼容。 0 –0.5 –1.0 02969-007 –1.5 –2.0 0 Rev. B 16384 32768 CODE 49152 AD7686采用10引脚MSOP封装或10引脚QFN(LFCSP)封 装，工作温度范围为−40°C至+85°C。 65535 图1. 积分非线性与代码的关系 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2005–2007 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7686 目录 特性................................................................................................ 1 驱动放大器选择....................................................................... 15 应用................................................................................................ 1 基准电压输入............................................................................ 15 功能框图 ....................................................................................... 1 电源 ............................................................................................. 15 概述................................................................................................ 1 从基准电压源为ADC供电 ..................................................... 16 修订历史 ....................................................................................... 2 数字接口 .................................................................................... 16 技术规格 ....................................................................................... 3 CS 模式(三线式且无繁忙指示)............................................. 17 时序规格 ....................................................................................... 5 CS 模式(三线式且有繁忙指示)............................................. 18 绝对最大额定值.......................................................................... 6 CS 模式(四线式且无繁忙指示)............................................. 19 ESD警告................................................................................... 6 CS 模式(四线式且有繁忙指示)............................................. 20 引脚配置和功能描述 ................................................................. 7 链模式(无繁忙指示)................................................................ 21 术语................................................................................................ 8 链模式(有繁忙指示)................................................................ 22 典型性能参数 .............................................................................. 9 应用须知 ......................................................................................... 23 工作原理 ..................................................................................... 12 布局布线 .................................................................................... 23 电路信息................................................................................ 12 性能评估 .................................................................................... 23 转换器操作 ........................................................................... 12 真16位隔离应用示例............................................................... 24 典型连接图 ........................................................................... 13 外形尺寸 ......................................................................................... 25 模拟输入................................................................................ 14 订购指南 .................................................................................... 26 修订历史 2007年3月—修订版A至修订版B 更改“产品特性”和表1.................................................................... 1 2006年4月—修订版0至修订版A 更新格式 .................................................................................... 通篇 更改表3 ............................................................................................. 4 更新“外形尺寸”............................................................................ 25 将图3和图4移到页.......................................................................... 5 更改“订购指南”............................................................................ 26 更改图13和图15 ............................................................................ 10 2005年4月—版本0:初始版 更改图26 ......................................................................................... 13 更改表8 ........................................................................................... 15 更改图31 ......................................................................................... 16 更改图42 ......................................................................................... 21 更改图44 ......................................................................................... 22 更新“外形尺寸”............................................................................. 25 更改“订购指南”............................................................................. 26 Rev. B | Page 2 of 28 AD7686 技术规格 除非另有说明，VDD = 4.5 V至5.5 V，VIO = 2.3 V至VDD，VREF = VDD，TA = –40°C至+85°C。 表2. 参数 分辨率 模拟输入 电压范围 绝对输入电压 模拟输入CMRR 25°C时漏电流 输入阻抗 精度 无失码 微分线性误差 积分线性误差 跃迁噪声 增益误差2，TMIN至TMAX 增益误差温漂 失调误差2，TMIN至TMAX 失调温漂 电源灵敏度 吞吐速率 转换速率 瞬态响应 交流精度 信噪比 无杂散动态范围 总谐波失真 信纳比 B级 最小值 典型值 最大值 16 条件 IN+ − IN− IN+ IN− fIN = 200 kHz 采集阶段 0 −0.1 −0.1 C级 最小值 典型值 最大值 16 VREF 0 VDD + 0.1 −0.1 +0.1 −0.1 VREF V VDD + 0.1 V +0.1 V 65 dB 1 nA 见“模拟输入”部分 65 1 见“模拟输入”部分 16 −1 −3 REF = VDD = 5 V VDD = 5 V ± 5% ±0.7 ±1 0.5 ±2 ±0.3 ±0.1 ±0.3 ±0.05 0 89 89 交调失真4 +3 ±1.6 92 87.5 −106 −106 92 32 −110 LSB表示最低有效位。5 V输入范围时，1 LSB = 76.3 μV。 参见“术语”部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。 3 所有以dB为单位的特性均参考满量程输入FSR。除非另有说明，测试条件为输入信号比满量程低0.5 dB。 4 fIN1 = 21.4 kHz，fIN2 = 18.9 kHz，每个信号音均位于满量程以下−7 dB。 1 2 Rev. B | Page 3 of 28 16 −1 −2 ±8 500 400 满量程阶跃 fIN = 20 kHz, VREF = 5 V fIN = 20 kHz, VREF = 2.5 V fIN = 20 kHz fIN = 20 kHz fIN = 20 kHz, VREF = 5 V fIN = 20 kHz, VREF = 5 V, −60 dB输入 单位 位 ±0.5 ±0.6 0.45 ±2 ±0.3 ±0.1 ±0.3 ±0.05 0 91 91 +1.5 +2 ±6 ±1.6 500 400 92.7 88 −110 −110 92.5 33.5 −115 位 LSB 1 LSB1 LSB1 LSB1 ppm/°C mV ppm/°C LSB1 kSPS ns dB 3 dB2 dB2 dB2 dB2 dB2 dB2 AD7686 除非另有说明，VDD = 4.5 V至5.5 V，VIO = 2.3 V至VDD，VREF = VDD，TA = –40°C至+85°C。 表3. 参数 基准电压 电压范围 负载电流 采样动态性能 −3 dB输入带宽 孔径延迟 数字输入 逻辑电平 VIL VIH IIL IIH 数字输出 数据格式 流水线延迟 VOL VOH 电源 VDD VIO VIO范围 待机电流1,2 功耗 温度范围3 额定性能 条件 最小值 典型值 0.5 最大值 单位 VDD + 0.3 500 kSPS, REF = 5 V 100 V µA VDD = 5 V 9 2.5 MHz ns –0.3 0.7 × VIO −1 −1 +0.3 × VIO VIO + 0.3 +1 +1 串行16位直接二进制 转换完成后转换结果立即可用 0.4 ISINK = +500 µA ISOURCE = −500 µA VIO − 0.3 4.5 2.3 1.8 额定性能 额定性能 VDD and VIO = 5 V, 25°C VDD = 5 V, 100 SPS 吞吐速率 VDD = 5 V, 100 kSPS 吞吐速率 VDD = 5 V, 500 kSPS 吞吐速率 TMIN 至 TMAX 1 3.75 3.75 15 −40 1 根据需要，所有数字输入强制接VIO或GND。 在采集阶段。 3 扩展温度范围请咨询销售人员。 2 Rev. B | Page 4 of 28 5.5 VDD + 0.3 VDD + 0.3 50 V V µA µA V V 4.3 21.5 V V V nA µW mW mW +85 °C AD7686 时序规格 除非另有说明，−40°C至+85°C，VDD = 4.5 V至5.5 V，VIO = 2.3 V至5.5 V或VDD + 0.3 V(以较小者为准)。 负载条件参见图3和图4。 表4. 参数 转换时间：CNV上升沿至数据可用 采集时间 转换间隔时间 CNV脉冲宽度(CS模式) SCK周期(CS模式) SCK周期(链模式) VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V SCK低电平时间 SCK高电平时间 SCK下降沿至数据仍然有效 SCK下降沿至数据有效延迟时间 VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V CNV或SDI低电平至SDO D15 MSB有效(CS模式) VIO高于4.5 V VIO高于2.7 V VIO高于2.3 V CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式) CNV上升沿至SDI有效建立时间(CS模式) CNV上升沿至SDI有效保持时间(CS模式) CNV上升沿至SCK有效建立时间(链模式) CNV上升沿至SCK有效保持时间(链模式) SCK下降沿至SDI有效建立时间(链模式) SCK下降沿至SDI有效保持时间(链模式) SDI高电平至SDO高电平(链模式且有繁忙指示) VIO高于4.5 V VIO高于2.3 V tSCKL tSCKH tHSDO tDSDO 最小值 典型值 最大值 0.5 1.6 400 2 10 15 单位 µs ns µs ns ns 17 18 19 20 7 7 5 ns ns ns ns ns ns ns 15 18 22 25 ns ns ns ns ns ns ns ns ns ns tDIS tSSDICNV tHSDICNV tSSCKCNV tHSCKCNV tSSDISCK tHSDISCK tDSDOSDI 15 26 ns ns 15 0 5 5 3 4 70% VIO IOL 30% VIO 1.4V 12V IF VIO ABOVE 2.5V, VIO – 0.5V IF 20.8V IF VIO ABOVE 2.5V, 0.5V IF VIO 02969-003 IOH tDELAY 2V OR VIO – 0.5V1 0.8V OR 0.5V2 CL 50pF 500µA ns ns ns ns tEN tDELAY TO SDO 14 15 16 17 VIO BELOW 2.5V. BELOW 2.5V. 图4. 时序的电平 图3. 数字接口时序的负载电路 Rev. B | Page 5 of 28 2V OR VIO – 0.5V1 0.8V OR 0.5V2 02969-004 500µA 符号 tCONV tACQ tCYC tCNVH tSCK tSCK AD7686 绝对最大额定值 表5. 参数 模拟输入 IN+ 1 , IN−1 REF 电源电压 VDD, VIO至GND VDD至VIO 数字输入至GND 数字输出至GND 存储温度范围 结温 θJA热阻 θJC热阻 引脚温度 1 额定值 GND − 0.3 V至VDD + 0.3 V 或±130 mA GND − 0.3 V至VDD + 0.3 V −0.3 V至+7 V ±7 V −0.3 V至VIO + 0.3 V −0.3 V至VIO + 0.3 V −65°C至+150°C 150°C 200°C/W (MSOP-10) 44°C/W (MSOP-10) JEDEC J-STD-20 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何 其它超出本技术规范操作章节中所示规格的条件下，推 断器件能否正常工作。长期在绝对最大额定值条件下工 作会影响器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 参见“模拟输入”部分。 Rev. B | Page 6 of 28 AD7686 引脚配置和功能描述 REF 1 VIO VDD 2 AD7686 9 SDI IN+ 3 TOP VIEW (Not to Scale) 8 SCK 7 SDO 6 CNV VDD 2 IN+ 3 IN– 4 GND 5 IN– 4 GND 5 图5. 10引脚MSOP的引脚配置 10 VIO AD7686 TOP VIEW (Not to Scale) 9 SDI 8 SCK 7 SDO 6 CNV 02969-006 10 02969-005 REF 1 图6. 10引脚QFN (LFCSP)引脚配置 表6. 引脚功能描述 引脚编号 引脚名称 1 REF 类型1 AI 2 3 4 5 6 VDD IN+ IN− GND CNV P AI AI P DI 7 8 9 SDO SCK SDI DO DI DI 10 VIO P 1 描述 基准输入电压。REF范围为0.5 V至VDD。此引脚参考GND引脚，应通过与之靠近的10 μF电容 去耦至GND引脚。 电源。 模拟输入。相对于IN−。电压范围(也即IN+与IN−的差值)为0 V至VREF。 模拟输入检测地。它连接到模拟接地层或远端检测地。 电源地。 转换输入。此输入具有多个功能。在上升沿可启动转换并选择接口模式：链模式或CS模式。 CS模式下，CNV为低电平时SDO引脚使能。链模式下，数据应在CNV为高电平时读取。 串行数据输出。转换结果通过此引脚输出。它与SCK同步。 串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。 串行数据输入。此输入提供多个功能。如下选择ADC接口模式： 如果SDI在CNV上升沿期间为低电平，则选择链模式。此模式下，SDI用作数据输入，以将两个或 更多ADC的转换结果以菊花链方式传输到单一SDO线路上。SDI上的数字数据电平通过SDO输出， 延迟16个SCK周期。如果SDI在CNV上升沿期间为高电平，则选择CS模式。此模式下，SDI或CNV 在低电平时均可使能串行输出信号。当转换完成时，如果SDI或CNV为低电平，繁忙指示功能被 使能。 输入/输出接口数字电源。一般与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。 AI = 模拟输入，DI = 数字输入，DO = 数字输出，而P = 电源。 Rev. B | Page 7 of 28 AD7686 术语 积分非线性误差(INL) INL是指每个码与一条从负满量程画到正满量程的直线 偏差。用作负满量程的该点出现在第一个码跃迁之前 的½ LSB处。正满量程定义为超出最后一个码跃迁1½ LSB的一个电平。从各码的中心到该直线的距离即为 偏差(见图25)。 微分非线性误差(DNL) 在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值 与此理想值的最大偏差。经常用保证无失码的分辨率 来描述这一规格。 失调误差 第一个码跃迁应对应于一个比模拟地高½ LSB的电平(对于 0 V至5 V范围，它等于38.1 μV)。失调误差是指实际跃 迁与该点的偏差。 增益误差 当模拟电压低于标称满量程1½ LSB时(对于0 V至5 V范 围，应在4.999886 V)，发生最后一个码跃迁(从111 … 10跃迁至111 … 11)。增益误差是指在消除失调误差之 后，最后一个码跃迁的实际电平与理想电平的偏差。 无杂散动态范围(SFDR) SFDR指输入信号与峰值杂散信号的均方根幅值之 差，用分贝(dB)表示。 有效位数(ENOB) ENOB指利用正弦波输入测得的分辨率。与SINAD的关 系为： ENOB = (SINADdB − 1.76)/6.02 它用位表示。 总谐波失真(THD) THD指前五个谐波成分的均方根和与满量程输入信 号的均方根值之比，用dB表示。 信噪比(SNR) SNR指实际输入信号的均方根值与奈奎斯特频率以下 除谐波和直流以外所有其它频谱成分的均方根和之 比，用dB表示。 信纳比(SINAD) SINAD指实际输入信号的均方根值与奈奎斯特频率以 下包括谐波但直流除外的所有其它频谱成分的均方根 和之比，用dB表示。 孔径延迟 孔径延迟用于衡量采集性能，指从CNV输入的上升 沿到输入信号被保持以用于转换的时间。 瞬态响应 瞬态响应是指施加满量程阶跃信号之后，ADC对输 入进行精确采集所需的时间。 Rev. B | Page 8 of 28 AD7686 典型性能参数 1.5 1.0 1.0 0.5 0.5 0 0 –0.5 –1.0 –1.0 –1.5 –1.5 02969-007 –0.5 –2.0 0 16384 32768 CODE 49152 POSITIVE DNL = +0.35LSB NEGATIVE DNL = –0.36LSB 1.5 DNL (LSB) INL (LSB) 2.0 POSITIVE INL = +0.52LSB NEGATIVE INL = –0.38LSB –2.0 65535 02969-010 2.0 0 16384 图7. 积分非线性与代码的关系 250000 49152 65535 图10. 差分非线性与代码的关系 160000 VDD = REF = 5V VDD = REF = 5V 140000 202719 200000 32768 CODE 133575 124164 120000 100000 COUNTS 100000 60000 0 26 8026 8027 8028 22 0 8029 802A 802B 802C 802D CODE IN HEX 0 20000 0 0 802E 图8. 一个直流输入的直方图(码中心) 0 –60 1703 8026 8027 8028 CODE IN HEX 1678 0 0 8029 802A 802B 95 –105 –108 94 THD 93 SNR (dB) –80 –100 –111 SNR 92 –114 91 –117 –140 –160 –180 0 20 40 60 80 100 120 140 160 180 200 220 240 FREQUENCY (kHz) 图9. FFT曲线图 90 –10 –8 –6 –4 INPUT LEVEL (dB) –2 图12. SNR和THD与输入电平的关系 Rev. B | Page 9 of 28 0 –120 02969-012 –120 02969-009 AMPLITUDE (dB OF FULL SCALE) –40 0 8025 图11. 一个直流输入的直方图(码跃迁) 8192 POINT FFT VDD = REF = 5V fS = 500kSPS fIN = 19.99kHz SNR = 92.8dB THD = –108.7dB SECOND HARMONIC = –110.1dB THIRD HARMONIC = –119.2dB –20 8024 THD (dB) 0 30770 02969-011 27583 0 80000 40000 50000 02969-008 COUNTS 150000 AD7686 100 17.0 –90 –95 16.0 95 –100 THD 70 2.3 2.7 3.1 3.5 3.9 4.3 4.7 REFERENCE VOLTAGE (V) 13.0 5.5 5.1 SFDR –110 –115 –120 14.0 85 –105 –125 –130 2.3 02969-016 ENOB THD, SFDR (dB) 15.0 90 ENOB (Bits) SINAD 02969-013 SNR, SINAD (dB) SNR 2.7 图13. SNR、SINAD和ENOB与基准电压的关系 3.1 3.5 3.9 4.3 4.7 REFERENCE VOLTAGE (V) –90 VREF = 5V VREF = 5V –100 THD (dB) 90 –120 80 –55 02969-014 85 –110 –35 –15 5 25 45 65 TEMPERATURE (°C) 85 105 –130 –55 125 02969-017 SNR (dB) 95 –35 –15 图14. SNR与温度的关系 5 25 45 65 TEMPERATURE (°C) 85 105 125 图17. THD与温度的关系 100 –60 95 –70 VREF = 5V, –10dB –80 VREF = 5V, –1dB 85 VREF = 5V, –1dB –90 –100 75 –110 02969-015 80 0 50 100 FREQUENCY (kHz) 150 200 图15. SINAD与频率的关系 –120 VREF = 5V, –10dB 02969-018 THD (dB) 90 SINAD (dB) 5.5 图16. THD、SFDR与基准电压的关系 100 70 5.1 0 50 100 FREQUENCY (kHz) 150 图18. THD与频率的关系 Rev. B | Page 10 of 28 200 AD7686 1000 4 fS = 100kSPS OFFSET, GAIN ERROR (LSB) 500 250 VIO 0 4.50 4.75 5.00 SUPPLY (V) 5.25 2 OFFSET ERROR 1 –0 GAIN ERROR –1 –2 –3 –4 –55 5.50 图19. 工作电流与电源的关系 –15 5 25 45 65 TEMPERATURE (°C) 85 105 125 25 20 750 TDSDO DELAY (ns) 500 250 15 VDD = 5V, 85°C 10 VDD = 5V, 25°C 5 0 –55 –35 –15 5 25 45 65 TEMPERATURE (°C) 85 02969-020 VDD + VIO 105 125 图20. 关断电流与温度的关系 fS = 100kSPS VDD = 5V 750 500 02969-021 250 VIO –35 –15 5 25 45 65 TEMPERATURE (°C) 85 0 20 40 60 80 SDO CAPACITIVE LOAD (pF) 100 图23. tDSDO 延迟与电容负载和电源的关系 1000 0 –55 0 02969-023 POWER-DOWN CURRENTS (nA) –35 图22. 失调和增益误差与温度的关系 1000 OPERATING CURRENTS (µA) 02969-022 750 02969-019 OPERATING CURRENTS (µA) 3 VDD 105 125 图21. 工作电流与温度的关系 Rev. B | Page 11 of 28 120 AD7686 工作原理 IN+ SWITCHES CONTROL MSB REF 32,768C 16,384C LSB 4C 2C C SW+ C BUSY COMP GND 32,768C 16,384C 4C 2C C MSB CONTROL LOGIC OUTPUT CODE C LSB SW– 02969-024 CNV IN– 图24. ADC原理示意图 电路信息 AD7686是一款快速、低功耗、单电源、精密16位 ADC，使用逐次逼近型架构。 AD7686每秒能够转换500,000个样本(500 kSPS)，两次转 换之间处于省电状态器件关断。例如，以100 SPS速率 工作时，该器件的典型功耗为3.75 μW，非常适合电池 供电的应用。 AD7686为用户提供片内采样保持，没有任何流水线 延迟，堪称多路复用多通道应用的理想之选。 AD7686的额定工作电压为4.5 V至5.5 V，可以与任何1.8 V 至5 V数字逻辑系列接口。提供10引脚MSOP封装或小 型10引脚QFN (LFCSP)封装，节省空间，配置灵活。 该器件与AD7685、AD7687和AD7688引脚兼容。 转换器操作 AD7686是一款基于电荷再分配DAC的逐次逼近型 ADC。 图 24显 示 了 一 个 简 化 的 ADC原 理 图 。 容 性 DAC包含两个完全相同的16位二进制加权电容阵列， 分别连接到比较器的两个输入端。 在采集阶段，与比较器输入相连的阵列端子通过SW+ 和SW-连接到GND。所有独立开关都连接到模拟输入 端。因此，电容阵列用作采样电容，并采集IN+和IN− 输入端的模拟信号。当采集阶段完成且CNV输入变 为高电平时，就会启动转换阶段。当转换阶段开始时， SW+和SW-首先断开。 然后，两个电容阵列从输入端断开，并连接到GND 输入端。因此，采集阶段结束时捕获的输入(IN+和 IN−)之间的差分电压施加于比较器输入端，导致比较 器不平衡。 通过在GND与REF之间切换电容阵列的各元件，比较 器输入将按照二进制加权电压步进(VREF/2、VREF/4 ... VREF /65536)变化。控制逻辑从MSB开始切换这些开 关，以便使比较器重新回到平衡状态。完成此过程后， 器件返回采集阶段，而控制逻辑将产生ADC输出码 和繁忙信号指示。AD7686具有一个片上转换时钟用 于转换过程，转换过程不需要串行时钟SCK。 Rev. B | Page 12 of 28 AD7686 传递函数 表7. 输出码和理想输入电压 描述 FSR – 1 LSB 中间电平+ 1 LSB 中间电平 中间电平– 1 LSB –FSR + 1 LSB –FSR 111...111 111...110 111...101 模拟输入 VREF = 5 V 4.999924 V 2.500076 V 2.5 V 2.499924 V 76.3 µV 0V 数字输出码 (十六进制) FFFF 1 8001 8000 7FFF 0001 0000 2 典型连接图 图26所示的例子为采用多个电源时AD7686的建议连接图。 000...010 000...001 –FSR + 1 LSB +FSR – 1 LSB +FSR – 1.5 LSB –FSR + 0.5 LSB ANALOG INPUT 1 这也是超量程模拟输入(VIN+ − VIN−大于VREF − VGND)对应的代码。 2 这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的代码。 图25. ADC理想传递函数 ≥7V REF1 5V 10µF2 100nF 1.8V TO VDD ≥7V 100nF 33Ω REF VDD IN+ VIO SDI 0 TO VREF 3 ≤–2V AD7686 2.7nF 4 IN– GND SCK SDO 3- OR 4-WIRE INTERFACE5 CNV 1SEE THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION. 2C REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R). 3SEE DRIVER AMPLIFIER CHOICE SECTION. 4OPTIONAL FILTER. SEE ANALOG INPUT SECTION. 5SEE DIGITAL INTERFACE SECTION FOR MOST CONVENIENT INTERFACE MODE. 图26. 采用多个电源的典型应用电路 Rev. B | Page 13 of 28 02969-026 000...000 –FSR 02969-025 ADC CODE (STRAIGHT BINARY) AD7686的理想传递特性如图25和表7所示。 AD7686 模拟输入 在采集阶段，模拟输入(IN+或IN−)的阻抗可以看成是 由RIN和CIN串联构成的网络与电容CPIN的并联组合。 CPIN主要是包括引脚电容。RIN典型值为600 Ω，是由一 些串联电阻与开关的导通电阻构成的集总元件。CIN 典型值为30 pF，主要包括ADC采样电容。在转换阶段， 开关断开，输入阻抗仅包括CPIN。RIN和CIN构成一个 单极低通滤波器，可以降低不良混叠效应并限制噪 声。 图27显示了AD7686输入结构的等效电路。两个二极 管D1和D2为模拟输入IN+和IN−提供ESD保护。切记， 模拟输入信号不得超过供电轨0.3 V以上，否则会造成 二极管正偏，并开始传导电流。这些二极管可以处理 最高130 mA的正偏电流。例如，当输入缓冲器(U1)的 电源与VDD不同时，最终可能会发生这种情况。这 种情况下，可以利用具有短路电流限制的输入缓冲器 保护器件。 VDD D1 CPIN CIN RIN D2 02969-027 IN+ OR IN– GND 当驱动电路的源阻抗较低时，可以直接驱动 AD7686。高源阻抗会显著影响交流特性，特别是 THD。直流特性对输入阻抗的敏感度相对较低。最 大的源阻抗取决于可容许的总谐波失真(THD)。THD 性能下降程度是源阻抗和最大输入频率的函数，如图 29所示。 图27. 等效模拟输入电路 –80 该模拟输入结构支持IN+和IN−之间差分信号的采样。 利用此差分输入可以抑制两个输入共有的共模小信号， 如图28所示，它显示了典型共模抑制比(CMRR)与频 率的关系。例如，如果利用IN−检测远程信号地，则 传感器与本地ADC地之间的地电位差将被消除。 –85 THD (dB) –90 80 –95 RS = 250 –100 –105 –110 60 RS = 50 RS = 33 0 25 50 FREQUENCY (kHz) 75 图29. THD与模拟输入频率和源电阻的关系 50 40 02969-028 CMRR (dB) VDD = 5V RS = 100 02969-030 70 1 10 100 FREQUENCY (kHz) 1000 10000 图28. 模拟输入CMRR与频率的关系 Rev. B | Page 14 of 28 100 AD7686 驱动放大器选择 基准电压输入 虽然AD7686很容易驱动，但驱动放大器应当满足下列要 求： AD7686基准电压输入REF具有动态输入阻抗，因此应利 用低阻抗源驱动，REF与GND引脚之间应有效去耦，如 “布局布线”部分所述。 • 驱 动 器 放 大 器 所 产 生 的 噪 声 需 尽 可 能 低 ， 以 保持 AD7686的SNR和转换噪声性能。请注意，AD7686的噪 声远低于大多数其它16位ADC，因此，在满足给定系 统噪声要求的条件下，驱动放大器的噪声可以相对较 高。来自放大器的噪声由RIN和CIN所构成的AD7686模 拟输入电路单极低通滤波器进行滤波，或者由外部滤 波器(如有)进行滤波。AD7686的典型噪声为37 μV rms，因此 放大器引起的SNR性能降低为： 利用极低阻抗源(例如使用AD8031或AD8605的基准电压 缓冲器)驱动REF时，10 μF(X5R，0805尺寸)陶瓷芯片电容 可实现最佳性能。 如果使用无缓冲基准电压，去耦值取决于所使用的基准 电压源。例如，使用低温漂基准电压源ADR43x时，22 μF (X5R，1206尺寸)陶瓷芯片电容可实现最佳性能。 如果需要，可以使用低至2.2 μF的小去耦电容，它对性能 (特别是DNL)的影响极小。 无论如何，REF与GND引脚之间不需要额外的低值陶瓷 去耦电容(如100 nF)。 其中： f–3dB为AD7686的输入带宽(9 MHz)，单位为兆赫，或者 是输入滤波器(如有)的截止频率。 N为放大器的噪声增益(例如，缓冲器配置时为1)。 eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。 • 对于交流应用，驱动器的THD性能应与AD7686相当。 图18所示为驱动器应该超过的THD与频率的关系。 • 对于多通道、多路复用应用，驱动放大器和AD7686 模拟输入电路必须使电容阵列以16位水平(0.0015%)建 立满量程阶跃。在放大器的数据手册中，更常见的是 规定0.1%至0.01%的建立时间。这可能与16位水平的 建立时间显著不同，因此选择之前应进行验证。 典型应用 极低噪声、低功耗 5 V单电源、低功耗 5 V单电源、低功耗 低功耗、低噪声、低频 极低噪声、高频 极低噪声、高频 小型、低功耗、低频 高频、低功耗 VIO和VDD的上电时序无关不会影响AD7686。此外，该 器件在很宽的频率范围内对电源变化非常不敏感，如图 30所示。该图显示了PSRR与频率的关系。 110 100 90 80 VDD = 5V 70 60 50 40 30 02969-031 放大器 ADA4841-x AD8605, AD8615 AD8655 OP184 AD8021 AD8022 AD8519 AD8031 AD7686的额定工作电压为4.5 V至5.5 V。该器件使用两个 电源引脚：内核电源(VDD)以及数字输入/输出接口电源 (VIO)。VIO可以与1.8 V至VDD范围的任何逻辑直接接口。 为减少所需的电源，VIO和VDD可以连在一起。 PSRR (dB) 表8. 推荐的驱动放大器 电源 1 10 100 FREQUENCY (kHz) 1000 图30. PSRR与频率的关系 Rev. B | Page 15 of 28 10000 AD7686 AD7686在每个转换阶段结束时自动进入省电状态，因 此功耗与采样速率成线性比例关系，如图31所示。这使 得该器件非常适合低采样速率(甚至几赫兹)和电池供电 的应用。 10000 OPERATING CURRENTS (µA) 1000 VDD = 5V 100 10 VIO 1 尽管引脚数很少，AD7686在串行接口模式上仍具有 灵活性。 CS模 式 下 ， AD7686与 SPI、 QSPI、 数 字 主 机 和 Blackfin® ADSP-BF53x或ADSP-219x等DSP兼容。此接 口可使用三线式或四线式接口。三线式接口使用 CNV、SCK和SDO信号，可将线路连接减至最少，在 隔离应用中非常有用。四线式接口使用SDI、CNV、SCK 和SDO信号，用于使启动转换的CNV与回读时序(SDI) 独立，这在低抖动采样或同步采样应用中很有用。 链模式下，AD7686提供菊花链特性，利用SDI输入可 在类似移位寄存器的单条数据线上实现多个ADC的 级联。 0.1 10 100 1000 10000 SAMPLING RATE (SPS) 100000 02969-032 0.01 0.001 数字接口 1000000 图31. 工作电流与采样速率的关系 从基准电压源为ADC供电 对于简单的应用，由于工作电流很低，AD7686可以直 接采用图32所示的基准电压源电路供电。基准电压线路 可以通过以下任一方式驱动： • 直接采用系统电源。 • 具有足够电流输出能力的基准电压源，例如ADR43x。 • 基准电压缓冲器，如AD8031等，它也能对系统电源进 行滤波，如图32所示。 5V 5V 器件工作模式取决于CNV上升沿出现时的SDI电平。 如果SDI为高电平，选择CS模式，而如果SDI为低电 平，则选择链模式。SDI保持时间使是当SDI和CNV 连接在一起时，始终选择链模式。 任一模式下，AD7686均提供在数据位前强制加入起 始位的灵活性。此起始位可用作繁忙信号指示，以中 断数字主机并触发数据读取。如果无繁忙指示，用户 必须在回读前等待最大转换时间。 繁忙指示功能在下列情况下使能： • CS模式下，如果ADC转换结束时CNV或SDI为低电平 (参见图36和图40)。 • 链模式下，如果CNV上升沿期间SCK为高电平(参见 图44)。 10Ω 5V 10kΩ 1µF AD8031 10µF 1µF 1 REF VDD VIO 1OPTIONAL REFERENCE BUFFER AND FILTER. 02969-033 AD7686 图32. 应用电路示例 Rev. B | Page 16 of 28 AD7686 CS 模式(三线式且无繁忙指示) 数据在SCK的上升沿和下降沿均有效。虽然上升沿可 以用于捕捉数据，但使用SCK下降沿的数字主机能实 现更快的读取速率，只要它具有合理的保持时间。在 第16个SCK下降沿之后，或者当CNV变为高电平时(以最 先出现者为准)，SDO返回高阻态。 在将单个AD7686连接到兼容SPI的数字控制器主机时， 通常会使用此模式。连接图如图33所示，相应的时序 如图34所示。 将SDI连接到VIO时，CNV上的上升沿启动转换，选 择CS模式，并强制SDO进入高阻态。启动转换后， 无论CNV为何状态，转换都会执行到完成为止。例 如，可用于拉低CNV来选择其它SPI器件，如模拟多 路复用器。不过，在最小转换时间逝去前，CNV必 须返回高电平，接着在最大转换时间内保持高电平， 以避免生成繁忙信号指示。转换完成后，AD7686进 入采集阶段并进入省电关断状态。CNV变为低电平 时，MSB输出至SDO。剩余数据位则在随后的SCK下 降沿逐个输出。 CONVERT DIGITAL HOST CNV VIO SDI AD7686 DATA IN SDO 02969-034 SCK CLK 图33. CS模式(三线式且无繁忙指示) 连接图(SDI高电平) SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 14 tHSDO 16 tSCKH tDSDO tEN SDO 15 D15 D14 D13 tDIS D1 图34. CS模式(三线式且无繁忙指示)串行接口时序(SDI高电平) Rev. B | Page 17 of 28 D0 02969-035 SCK AD7686 CS 模式(三线式且有繁忙指示) 虽然上升沿可以用于捕捉数据，但使用SCK下降沿的 数字主机能实现更快的读取速率，只要它具有合理的 保持时间。在可选的第17个SCK下降沿之后，或者当 CNV变为高电平时(以最先发生者为准)，SDO返回高 阻态。 在将单个AD7686连接到具有中断输入的兼容SPI的数 字控制器主机时，通常会使用此模式。连接图如图35 所示，相应的时序如图36所示。 将SDI连接到VIO时，CNV上的上升沿启动转换，选 择CS模式，并强制SDO进入高阻态。无论CNV状态 如何，SDO都会保持高阻态，直至转换完成。最小转 换时间之前，CNV可用于选择其它SPI器件，如模拟 多路复用器。不过，在最小转换时间逝去前，CNV 必须返回低电平，接着在最大转换时间内保持低电平， 以保证生成繁忙信号指示。转换完成时，SDO从高阻 态变为低阻态。结合SDO线路上的上拉，此转换可用 作中断信号，以启动由数字主机控制的数据读取。 AD7686接着进入采集阶段并进入省电关断状态。数 据位则在随后的SCK下降沿逐个输出，MSB优先。数 据在SCK的上升沿和下降沿均有效。 如果同时选择多个AD7686，SDO输出引脚可在不造 成损坏或引起闩锁的情况下处理此连接。同时，建议 此连接尽可能短暂，以限制额外功耗。 CONVERT VIO DIGITAL HOST CNV SDI AD7686 47kΩ DATA IN SDO SCK IRQ 02969-036 VIO CLK 图35. CS模式(三线式且有繁忙指示) 连接图(SDI高电平) SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 tHSDO 15 16 17 tSCKH tDSDO SDO tDIS D15 D14 D1 图36. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平) Rev. B | Page 18 of 28 D0 02969-037 SCK AD7686 CS 模式(四线式且无繁忙指示) AD7686进入采集阶段并进入省电关断状态。每个 ADC结果可通过将SDI输入拉低来读取，从而将MSB 输出至SDO。剩余数据位则在随后的SCK下降沿逐个 输出。数据在SCK的上升沿和下降沿均有效。虽然上 升沿可以用于捕捉数据，但使用SCK下降沿的数字主 机能实现更快的读取速率，只要它具有合理的保持时 间。在第16个SCK下降沿之后，或者当SDI变为高电 平时(以最先出现者为准)，SDO返回高阻态，可读取 另一个AD7686。 在将多个AD7686连接到兼容SPI的数字控制器主机 时，通常会使用此模式。使用两个AD7686器件的连 接图示例如图37所示，相应的时序如图38所示。 将SDI置为高电平时，CNV上的上升沿启动转换，选 择 CS模 式 ， 并 强 制 SDO进 入 高 阻 态 。 此 模 式 下 ， CNV在转换阶段和随后的数据回读期间必须保持高 电 平 。 ( 如 果 SDI和 CNV为 低 电 平 ， SDO变 为 低 电 平。)最小转换时间之前，SDI可用于选择其它SPI器 件，如模拟多路复用器，但SDI必须在最小转换时间 逝去前返回高电平，接着在最大转换时间内保持高电 平，以避免生成繁忙信号指示。转换完成后， CS2 CS1 CONVERT CNV SDI DIGITAL HOST CNV AD7686 SDO SDI AD7686 SCK SDO SCK 02969-038 DATA IN CLK 图37. CS模式(四线式且无繁忙指示)连接图 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI(CS1) tHSDICNV SDI(CS2) tSCK tSCKL SCK 1 2 tHSDO D14 D13 15 16 17 18 30 31 32 tSCKH tDIS D1 D0 D15 D14 D1 D0 02969-039 D15 14 tDSDO tEN SDO 3 图38. CS模式(四线式且无繁忙指示)串行接口时序 Rev. B | Page 19 of 28 AD7686 CS 模式(四线式且有繁忙指示) 结合SDO线路上的上拉，此转换可用作中断信号，以 启动由数字主机控制的数据回读。AD7686接着进入 采集阶段并进入省电关断状态。数据位则在随后的 SCK下降沿逐个输出，MSB优先。数据在SCK的上升 沿和下降沿均有效。虽然上升沿可以用于捕捉数据， 但使用SCK下降沿的数字主机能实现更快的读取速率， 只要它具有合理的保持时间。在可选的第17个SCK下 降沿之后，或者当SDI变为高电平时(以最先出现者为 准)，SDO返回高阻态。 在将单个AD7686连接到具有中断输入的兼容SPI的数 字控制器主机时，以及用于对模拟输入采样的CNV 与用于选择数据读取的信号需要相互保持独立时，通 常会使用此模式。该要求在需要CNV低抖动的应用 中尤其重要。连接图如图39所示，相应的时序如图40 所示。 将SDI置为高电平时，CNV上的上升沿启动转换，选 择 CS模 式 ， 并 强 制 SDO进 入 高 阻 态 。 此 模 式 下 ， CNV在转换阶段和随后的数据回读期间必须保持高 电平。(如果SDI和CNV为低电平，SDO变为低电平。)最 小转换时间之前，SDI可用于选择其它SPI器件，如模 拟多路复用器，但SDI必须在最小转换时间逝去前返 回低电平，接着在最大转换时间内保持低电平，以保 证生成繁忙信号指示。转换完成时，SDO从高阻态变 为低阻态。 CS1 CONVERT VIO DIGITAL HOST CNV AD7686 DATA IN SDO SCK IRQ 02969-040 SDI 47kΩ CLK 图39. CS模式(四线式且有繁忙指示)连接图 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI tSCK tHSDICNV tSCKL 1 2 3 tHSDO tEN SDO 15 16 17 tSCKH tDSDO tDIS D15 D14 图40. CS模式(四线式且有繁忙指示)串行接口时序 Rev. B | Page 20 of 28 D1 D0 02969-041 SCK AD7686 链模式(无繁忙指示) 转换完成后，MSB输出至SDO，而AD7686进入采集 阶段并进入省电关断状态。存储在内部移位寄存器中 的剩余数据位则在随后的SCK下降沿逐个输出。对于 每个ADC，SDI馈入内部移位寄存器入，并通过SCK 下降沿逐个输出。链内每个ADC首先输出数据MSB， 回读N个ADC需要16 × N个时钟。数据在SCK的上升 沿和下降沿均有效。虽然上升沿可以用于捕捉数据， 但使用SCK下降沿的数字主机能实现更快的读取速 率，从而在链中容纳更多AD7686，只要数字主机具 有合理的保持时间。最大转换速率可因总回读时间而 降低。例如，利用3 ns数字主机建立时间和3 V接口， 最多可在一个三线式端口上以菊花链形式连接四个转 换速率为360 kSPS的AD7686。 此模式可用于在三线式串行接口上以菊花链形式连接 多个AD7686。这一特性有助于减少器件数量和线路 连接；例如在隔离式多转换器应用或接口能力有限的 系统中。数据回读与读取移位寄存器相似。 使用两个AD7686的连接图示例如图41所示，相应的 时序如图42所示。 SDI和CNV为低电平时，SDO变为低电平。将SCK置 为低电平时，CNV上的上升沿启动转换，选择链模 式，并禁用繁忙指示。此模式下，CNV在转换阶段 和随后的数据回读期间保持高电平。 CONVERT CNV AD7686 SDO DIGITAL HOST AD7686 SDI A SDO DATA IN B SCK SCK 02969-042 SDI CNV CLK 图41. 链模式(无繁忙指示)连接图 SDIA = 0 tCYC CNV tACQ CONVERSION ACQUISITION tSCK tSCKL tSSCKCNV SCK 1 tHSCKCNV 2 3 14 15 tSSDISCK 16 17 18 DA15 DA14 30 31 32 DA1 DA0 tSCKH tHSDISCK tEN SDOA = SDIB DA15 DA14 DA13 DA1 DA0 DB15 DB14 DB13 DB1 DB0 tHSDO tDSDO SDOB 图42. 链模式(无繁忙指示)串行接口时序 Rev. B | Page 21 of 28 02969-043 ACQUISITION tCONV AD7686 此模式可用于在三线式串行接口上以菊花链形式连接 多个AD7686，同时提供繁忙指示。这一特性有助于 减少器件数量和线路连接；例如在隔离式多转换器应 用或接口能力有限的系统中。数据回读与读取移位寄 存器相似。使用三个AD7686的连接图示例如图43所 示，相应的时序如图44所示。 SDO上的这一转换可用作繁忙指示，以触发由数字主 机控制的数据回读。AD7686接着进入采集阶段并进 入省电关断状态。存储在内部移位寄存器中的剩余数 据位则在随后的SCK下降沿以MSB优先方式逐个输 出。对于每个ADC，SDI馈入内部移位寄存器入，并 通过SCK下降沿逐个输出。链内每个ADC首先输出数 据MSB，回读N个ADC需要16 × N + 1个时钟。 SDI和CNV为低电平时，SDO变为低电平。将SCK置 为高电平时，CNV上的上升沿启动转换，选择链模 式，并启用繁忙指示功能。此模式下，CNV在转换 阶段和随后的数据回读期间保持高电平。链内所有 ADC完成转换后，近端ADC(图43中的ADC C)的SDO 驱动为高电平。 虽然上升沿可以用于捕捉数据，但使用SCK下降沿的 数字主机能实现更快的读取速率，从而在链中容纳更 多AD7686，只要数字主机具有合理的保持时间。例 如，利用3 ns数字主机建立时间和3 V接口，最多可将 四个转换速率为360 kSPS的AD7686以菊花链形式连接 到一个三线式端口。 链模式(有繁忙指示) CONVERT SDI AD7686 CNV SDO SDI A AD7686 SDO SDI B SCK DIGITAL HOST CNV AD7686 DATA IN SDO C SCK SCK IRQ 02969-044 CNV CLK 图43. 链模式(有繁忙指示)连接图 tCYC ACQUISITION tCONV tACQ ACQUISITION CONVERSION tSSCKCNV SCK tHSCKCNV tSCKH 1 tEN tSSDISCK SDOA = SDIB SDOB = SDIC 2 3 4 15 16 17 18 19 31 32 33 34 35 tSCKL tHSDISCK DA15 DA14 DA13 tDSDOSDI tSCK DA1 48 49 tDSDOSDI DA0 tHSDO tDSDO tDSDOSDI DB15 DB14 DB13 DB1 DB0 DA15 DA14 DA1 DA0 DC15 DC14 DC13 DC1 DC0 DB15 DB14 DB1 DB0 DA15 DA14 tDSDOSDI SDOC 47 tDSDOSDI 图44. 链模式(有繁忙指示)串行接口时序 Rev. B | Page 22 of 28 DA1 DA0 02969-045 CNV = SDIA AD7686 应用须知 布局 AD7686所在的印刷电路板(PCB)应采用模拟部分与数 字部分分离设计，并限制在电路板的一定区域内。 AD7686的所有模拟信号位于左侧，所有数字信号位 于右侧，这种引脚排列可以简化设计。 避免在器件下方布设数字线路，否则会将噪声耦合至 芯片，除非在AD7686下方铺一个接地层用作屏蔽。 诸如CNV或时钟之类的快速开关信号不应靠近模拟 信号路径。应避免数字信号与模拟信号交叠。 02969-046 至少应使用一个接地层。数字和模拟部分可以共用或 分割使用接地层。对于后一种情况，接地层应在器件 下方连接。 AD7686的基准电压输入REF具有动态输入阻抗，应进 行去耦，并使寄生电感最小。实现方法是将基准电压 源的去耦陶瓷电容靠近(理想情况是正对)REF和GND 引脚放置，并用较宽的低阻抗走线进行连接。 图45. AD7686的布局布线示例(顶层) 最后，AD7686的电源VDD和VIO应通过陶瓷电容(其 值通常为100 nF)去耦，并且该电容应靠近AD7686放置， 并用短而宽的走线连接。这样可提供低阻抗路径并减 小电源线路上的毛刺噪声影响。图45和图46是遵循这 些规则的布局布线示例。 性能评估 02969-047 评估板(EVAL-AD7686CB)的文档中给出了AD7686的 其它推荐布局布线。评估板套件包括装配完善且经过 测试的评估板、文档以及用于从PC通过通用评估控 制板(EVAL-CONTROL BRD3)控制评估板的软件。 图46. AD7686的布局布线示例(底层) Rev. B | Page 23 of 28 AD7686 该偏斜为数字隔离器的通道间匹配传播延迟(tPSKCD)。 因此，串行接口能够以数字隔离器的最大速度工作 （ADuM1402C为45 Mbps），否则串行接口可能要受 到数字隔离器传播延迟级联的限制。例如，4个工作 速率为330 kSPS的AD7686器件能以链方式连接在一起。 真16位隔离应用示例 在功率监控、电机控制和一些医疗设备等要求高精度 和隔离的应用中，图47所示采用AD7686和ADuM1402C 数字隔离器的电路提供了一种紧凑的高性能解决方案。 多个AD7686器件以菊花链形式连接，以减少要隔离 的信号数。注意，AD7686时钟的回读信号SCKOUT 相对于DATA信号具有一个非常短的偏斜。 完整的模拟信号链采用5 V单电源供电，该电源由ADR391 低压差基准电压源和轨到轨CMOS AD8618放大器产生， 同时提供真双极性输入范围。 5V 100nF 5V REF ±10V INPUT GND2 VIA VOA SDO VIB VOB SCK CNV VOC VIC VOD VID 100nF 1kΩ 5V REF VDD VIO IN+ 2V REF AD7686 IN– GND SDI 1/4 AD8618 5V REF 4kΩ 2.7V TO 5V 100nF DATA SCKOUT SCKIN CONVERT 5V 10µF ±10V INPUT VDD2 , VE2 GND1 5V 10µF 4kΩ VDD1 , VE1 100nF ADuM1402C 1kΩ 5V REF VDD VIO IN+ 2V REF SDO AD7686 SCK CNV SDI IN– GND 1/4 AD8618 5V REF 5V 10µF 4kΩ 1kΩ 5V REF VDD VIO IN+ 2V REF SDO AD7686 SCK CNV IN– GND 1kΩ 1kΩ 5V SDI 1/4 AD8618 5V REF 5V REF 5V 10µF ±10V INPUT 4kΩ ADR391 100nF 1kΩ 5V REF VDD VIO IN+ 2V REF IN OUT GND 1kΩ SCK CNV SDI 1/4 AD8618 图47. 真16位隔离同步采样采集系统 Rev. B | Page 24 of 28 2V REF 4k SDO AD7686 IN– GND 5V 10µF 100nF 02969-048 ±10V INPUT 100nF AD7686 外形尺寸 3.10 3.00 2.90 10 3.10 3.00 2.90 6 1 5 5.15 4.90 4.65 PIN 1 0.50 BSC 0.95 0.85 0.75 1.10 MAX 0.15 0.05 0.33 0.17 SEATING PLANE 0.23 0.08 0.80 0.60 0.40 8° 0° COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图48. 10引脚超小型MSOP封装 (RM-10) 图示尺寸单位：mm 3.00 BSC SQ PIN 1 INDICATOR 1 10 1.50 BSC SQ 0.50 BSC (BOT TOM VIEW) 6 0.80 0.75 0.70 SEATING PLANE 0.80 MAX 0.55 TYP SIDE VIEW 0.30 0.23 0.18 2.48 2.38 2.23 EXPOSED PAD TOP VIEW 0.50 0.40 0.30 5 1.74 1.64 1.49 0.05 MAX 0.02 NOM PADDLE CONNECTED TO GND. THIS CONNECTION IS NOT REQUIRED TO MEET THE ELECTRICAL PERFORMANCES 0.20 REF 图49. 10引脚引线框芯片级封装[QFN (LFCSP_WD)] 3 mm x 3 mm，超薄体，双引线 (CP-10-9) 图示尺寸单位：mm Rev. B | Page 25 of 28 022207-A INDEX ARE A AD7686 订购指南 型号 AD7686BCPZRL 1 AD7686BCPZRL71 AD7686BRM AD7686BRMRL7 AD7686BRMZ1 AD7686BRMZRL71 AD7686CCPZRL1 AD7686CCPZRL71 AD7686CRM AD7686CRMRL7 AD7686CRMZ1 AD7686CRMZRL71 EVAL-AD7686CB 2 EVAL-AD7686CBZ1, 2 EVAL-CONTROL BRD2 3 EVAL-CONTROL BRD33 1 2 3 积分非线性 最大值±3 LSB 最大值±3 LSB 最大值±3 LSB 最大值±3 LSB 最大值±3 LSB 最大值±3 LSB 最大值±2 LSB 最大值±2 LSB 最大值±2 LSB 最大值±2 LSB 最大值±2 LSB 最大值±2 LSB 温度范围 –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C –40°C至+85°C 订购数量 卷盘，5000 卷盘，1500 卷带，50 卷盘，1000 卷带，50 卷盘，1000 卷盘，5000 卷盘，1500 卷带，50 卷盘，1000 卷带，50 卷盘，1000 Z = 符合RoHS标准的器件，#表示符合RoHS标准的器件产品可能在顶部或底部进行标识。 此板可单独用作评估板，或与EVAL-CONTROL BRDx配合用于评估/演示。 这些电路板允许PC对所有带CB标志后缀的ADI评估板进行控制并与之通信。 Rev. B | Page 26 of 28 封装描述 10-引脚QFN (LFCSP_WD) 10-引脚QFN (LFCSP_WD) 10-引脚MSOP 10-引脚MSOP 10-引脚MSOP 10-引脚MSOP 10-引脚QFN (LFCSP_WD) 10-引脚QFN (LFCSP_WD) 10-引脚MSOP 10-引脚MSOP 10-引脚MSOP 10-引脚MSOP 评估板 评估板 控制板 控制板 封装选项 CP-10-9 CP-10-9 RM-10 RM-10 RM-10 RM-10 CP-10-9 CP-10-9 RM-10 RM-10 RM-10 RM-10 标识 C02# C02# C02 C02 C3N C3N C2G# C2G# C2G C2G C3P C3P AD7686 注释 Rev. B | Page 27 of 28 AD7686 注释 ©2005–2007 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D02969sc-0-3/07(B) Rev. B | Page 28 of 28