16位、1 MSPS PulSAR ADC，采用 MSOP/QFN封装 AD7980 应用框图示例 特性 16位分辨率、无失码 吞吐速率：1 MSPS 低功耗 4 mW(1 MSPS，仅VDD) 7 mW(1 MSPS，总功耗) 70 μW (10 kSPS) INL：±0.6 LSB(典型值)，±1.25 LSB(最大值) SINAD：91.25 dB (10 kHz) THD：−110 dB(10 kHz时) 伪差分模拟输入范围 0 V至VREF(VREF在2.5 V至5.5 V之间) 任意输入范围，可利用ADA4841轻松驱动 无流水线延迟 采用2.5 V单电源供电，提供1.8 V/2.5 V/3 V/5 V逻辑接口 串行接口：SPI/QSPI™/MICROWIRE™/DSP兼容 以菊花链形式连接多个ADC，并能提供繁忙指示 10引脚MSOP和10引脚3 mm × 3 mm QFN (LFCSP)，占用空间 同SOT-23 宽工作温度范围：−40°C至+125°C 2.5V TO 5V 0 TO VREF IN+ IN– 2.5V REF VDD VIO SDI AD7980 SCK SDO 3- OR 4-WIRE INTERFACE (SPI, DAISY CHAIN, CS) CNV 06392-001 GND 1.8V TO 5V 图1. 概述 AD7980是一款16位、逐次逼近型模数转换器(ADC)，采用 单电源(VDD)供电。它内置一个低功耗、高速、16位采样 ADC和一个多功能串行接口端口。在CNV上升沿，该器件 对IN+与IN-之间的模拟输入电压差进行采样，范围从0 V至 REF。基准电压(REF)由外部提供，并且可以独立于电源电 压(VDD)。功耗和吞吐速率呈线性变化关系。 SPI兼容串行接口还能够利用SDI输入，将几个ADC以菊花 链形式连接到一条三线式总线上，并提供可选的繁忙指 示。采用独立电源VIO时，它与1.8 V、2.5 V、3 V和5 V逻辑 兼容。 应用 电池供电设备 通信 自动测试设备 数据采集 医疗仪器 AD7980采用10引脚MSOP封装或10引脚QFN (LFCSP)封装，工 作温度范围为−40°C至+125°C。 表1. MSOP、QFN (LFCSP)14/16/18位PulSAR® ADC 类型 18位 100 kSPS 250 kSPS AD7691 1 400 kSPS至500 kSPS AD76901 1000 kSPS AD79821 16位 AD7680 AD7683 AD7684 AD7940 AD76851 AD76871 AD7694 AD79421 AD76861 AD76881 AD76931 AD79461 AD79801 14位 1 ADC驱动器 ADA4941 ADA4841 ADA4941 ADA4841 引脚兼容 Rev. C Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Speci cations subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2007–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7980 目录 特性.................................................................................................. 1 应用.................................................................................................. 1 应用框图示例 ................................................................................ 1 概述.................................................................................................. 1 修订历史 ......................................................................................... 2 技术规格 ......................................................................................... 3 时序规格 ......................................................................................... 5 绝对最大额定值............................................................................ 6 ESD警告..................................................................................... 6 引脚配置和功能描述 ................................................................... 7 术语.................................................................................................. 8 典型性能参数 ................................................................................ 9 工作原理 ....................................................................................... 13 电路信息.................................................................................. 13 转换器操作 ............................................................................. 13 典型连接图 ............................................................................. 14 模拟输入.................................................................................. 15 驱动放大器选择..................................................................... 15 基准电压输入 ......................................................................... 16 电源 .......................................................................................... 16 数字接口.................................................................................. 16 CS 模式(三线式且无繁忙指示) .......................................... 17 CS 模式(三线式且有繁忙指示) .......................................... 18 CS 模式(四线式且无繁忙指示) .......................................... 19 CS 模式(四线式且有繁忙指示) .......................................... 20 链模式(无繁忙指示) ............................................................. 21 链模式(有繁忙指示) ............................................................. 22 应用须知 ....................................................................................... 23 布局布线.................................................................................. 23 评估AD7980性能 ................................................................... 23 外形尺寸 ....................................................................................... 24 订购指南.................................................................................. 25 修订历史 2013年8月—修订版B至修订版C 更改特性部分 ................................................................................ 1 更改表3 ........................................................................................... 4 更改图5 ........................................................................................... 7 表6增加EPAD行 ............................................................................ 7 更改“评估AD7980性能”部分 ................................................... 23 更新“外形尺寸”........................................................................... 24 更改“订购指南”........................................................................... 25 2009年6月—修订版A至修订版B 更改表5 ........................................................................................... 6 更改图25 ....................................................................................... 13 更新“外形尺寸”部分.................................................................. 24 更改“订购指南”部分.................................................................. 25 2008年9月—修订版0至修订版A 删除QFN尾注 ..........................................................................通篇 更改“订购指南”部分.................................................................. 24 2007年8月—修订版0：初始版 Rev. C | Page 2 of 28 AD7980 技术规格 除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，VREF = 5 V，TA = –40°C至+125°C。 表2. 参数 分辨率 模拟输入 电压范围 绝对输入电压 模拟输入CMRR 25°C时漏电流 输入阻抗 精度 无失码 微分线性误差 积分线性误差 跃迁噪声 增益误差(TMIN至TMAX)2 增益误差温漂 零电平误差(TMIN至TMAX)2 零温漂 电源灵敏度 吞吐速率 转换速率 瞬态响应 交流精度 动态范围 过采样动态范围 信噪比(SNR) 无杂散动态范围(SFDR) 总谐波失真(THD) 信纳比(SINAD) 1 2 3 条件 IN+ − IN− IN+ IN− fIN = 100 kHz 采集阶段 A级 最小值 典型值 16 最大值 B级 最小值 典型值 最大值 16 0 −0.1 −0.1 VREF VREF + 0.1 +0.1 0 −0.1 −0.1 60 1 参见“模拟输入”部分 16 −1.0 REF = 5 V REF = 2.5 V REF = 5 V REF = 2.5 V REF = 5 V REF = 2.5 V −2.5 −1.0 VDD = 2.5 V ± 5% ±0.5 ±0.7 ±1.5 ±1.65 0.75 1.2 ±2 ±0.35 ±0.08 0.54 ±0.1 0 VIO ≥ 2.3 V(85°C及以下) VIO ≥ 3.3 V(85°C以上至125°C) 满量程阶跃 VREF = 5 V VREF = 2.5 V fO = 10 kSPS fIN = 10 kHz, VREF = 5 V fIN = 10 kHz, VREF = 2.5 V fIN = 10 kHz fIN = 10 kHz fIN = 10 kHz, VREF = 5 V fIN = 10 kHz, VREF = 2.5 V 60 1 参见“模拟输入”部分 +2.0 16 −0.9 +2.5 −1.25 +1.0 −0.5 1 0 ±0.4 ±0.55 ±0.6 ±0.65 0.6 1.0 ±2 ±0.35 ±0.08 0.54 ±0.1 290 91 86 110 90 85.5 −103.5 −101 90.5 86.0 LSB表示最低有效位。5 V输入范围时，1 LSB = 76.3 μV。 参见术语部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。 除非另有说明，所有用分贝(dB)表示的规格均参考满量程输入FSR，并用低于满量程0.5 dB的输入信号进行测试。 Rev. C | Page 3 of 28 VREF VREF + 0.1 +0.1 90 92 87 111 91 86.5 −110 −114 91.5 87.0 +0.9 +1.25 +0.5 单位 位 V V V dB nA 位 LSB 1 LSB1 LSB1 LSB1 LSB1 LSB1 LSB1 ppm/°C mV ppm/°C LSB1 1 MSPS 290 ns dB 3 dB3 dB3 dB3 dB3 dB3 dB3 dB3 dB3 AD7980 除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，VREF = 5 V，TA = –40°C至+125°C。 表3. 参数 基准电压 电压范围 负载电流 采样动态性能 −3 dB输入带宽 孔径延迟 数字输入 逻辑电平 VIL VIH VIL VIH IIL IIH 数字输出 数据格式 流水线延迟 VOL VOH 电源 VDD VIO VIO范围 待机电流1, 2 功耗 总计 仅VDD 仅REF 仅VIO 每次转换的能量 温度范围3 额定性能 1 2 3 条件 最小值 典型值 2.4 最大值 单位 5.1 1 MSPS, REF = 5 V 330 V µA VDD = 2.5 V 10 2.0 MHz ns VIO > 3V VIO > 3V VIO ≤ 3V VIO ≤ 3V –0.3 0.7 × VIO –0.3 0.9 × VIO −1 −1 串行16位直接二进制 转换完成后转换结果立即可用 0.4 VIO − 0.3 ISINK = 500 µA ISOURCE = −500 µA 2.375 2.3 1.8 额定性能 VDD和VIO = 2.5 V，25°C VDD = 2.625 V，VREF = 5 V， VIO = 3 V 10 kSPS吞吐速率 1 MSPS吞吐速率，B级 1 MSPS吞吐速率，A级 TMIN至T MAX 0.3 × VIO VIO + 0.3 0.1 × VIO VIO + 0.3 +1 +1 2.5 2.625 5.5 5.5 0.35 70 7.0 7.0 4 1.7 1.3 7.0 −40 根据需要，所有数字输入强制接VIO或GND。 在采集阶段。 扩展温度范围请咨询销售人员。 Rev. C | Page 4 of 28 9.0 10 +125 V V µA µA µA V V V V V nA µW mW mW mW mW mW nJ/采样 °C AD7980 时序规格 除非另有说明，−40°C至+125°C，VDD = 2.37 V至2.63 V，VIO = 3.3 V至5.5 V。负载条件参见图2和图3。 表4. 参数 转换时间：CNV上升沿至数据可用 采集时间 转换间隔时间 CNV脉冲宽度(CS模式) SCK周期(CS模式) VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V SCK周期(链模式) VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V SCK低电平时间 SCK高电平时间 SCK下降沿至数据仍然有效 SCK下降沿至数据有效延迟时间 VIO高于4.5 V VIO高于3 V VIO高于2.7 V VIO高于2.3 V CNV或SDI低电平至SDO D15 MSB有效(CS模式) VIO高于3 V VIO高于2.3 V CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式) CNV上升沿至SDI有效建立时间 CNV上升沿至SDI有效保持时间(CS模式) CNV上升沿至SDI有效保持时间(链模式) CNV上升沿至SCK有效建立时间(链模式) CNV上升沿至SCK有效保持时间(链模式) SCK下降沿至SDI有效建立时间(链模式) SCK下降沿至SDI有效保持时间(链模式) SDI高电平至SDO高电平(链模式且有繁忙指示) 最小值 500 290 1000 10 10.5 12 13 15 tSCK 11.5 13 14 16 4.5 4.5 3 tSCKL tSCKH tHSDO tDSDO tDIS tSSDICNV tHSDICNV tHSDICNV tSSCKCNV tHSCKCNV tSSDISCK tHSDISCK tDSDOSDI IOL 06513-002 IOH ns ns ns ns 10 15 20 ns ns ns ns ns ns ns ns ns ns ns 15 Y% VIO1 tDELAY VIH2 VIL2 1.4V 500µA 9.5 11 12 14 5 2 0 5 5 2 3 X% VIO1 CL 20pF 单位 ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns tEN tDELAY TO SDO 典型值 最大值 710 1FOR VIH2 VIL2 VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V X = 70, AND Y = 30. VIH AND MAXIMUM VIL USED. SEE DIGITAL INPUTS SPECIFICATIONS IN TABLE 3. 2MINIMUM 图3. 时序的电平 图2. 数字接口时序的负载电路 Rev. C | Page 5 of 28 06392-003 500µA 符号 tCONV tACQ tCYC tCNVH tSCK AD7980 绝对最大额定值 表5. 参数 模拟输入 IN+1、IN−1至GND 电源电压 REF、VIO至GND VDD至GND VDD至VIO 数字输入至GND 数字输出至GND 存储温度范围 结温 θJA热阻(10引脚MSOP) θJC热阻(10引脚MSOP) 引脚温度 气相(60秒) 红外(15秒) 1 额定值 −0.3 V至V REF + 0.3 V或±130 mA −0.3 V至+ 6 V −0.3 V至+3 V +3 V至−6 V −0.3 V至VIO + 0.3 V −0.3 V至VIO + 0.3 V −65°C至+150°C 150°C 200°C/W 44°C/W 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 215°C 220°C 参见模拟输入部分。 Rev. C | Page 6 of 28 AD7980 引脚配置和功能描述 IN+ 3 REF 1 10 VIO VDD 2 9 GND 5 6 CNV GND 5 AD7980 TOP VIEW (Not to Scale) 9 SDI 8 SCK 7 SDO 6 CNV NOTES 1. CONNECT THE EXPOSED PAD TO GND. THIS CONNECTION IS NOT REQUIRED TO MEET THE ELECTRICAL PERFORMANCES. 06392-004 AD7980 SDI 8 SCK TOP VIEW (Not to Scale) 7 SDO IN– 4 IN+ 3 IN– 4 10 VIO 图4. 10引脚MSOP的引脚配置 06392-005 REF 1 VDD 2 图5. 10引脚QFN (LFCSP)引脚配置 表6. 引脚功能描述 引脚 编号 1 引脚名称 REF 类型1 AI 2 3 4 5 6 VDD IN+ IN− GND CNV P AI AI P DI 7 8 9 SDO SCK SDI DO DI DI 10 VIO EPAD P 1 描述 基准输入电压。REF范围为2.4 V至5.1 V。此引脚参考GND引脚，应通过与之靠近的10 μF电容去耦至 GND引脚。 电源。 模拟输入引脚。参考IN−。电压范围(例如，IN+与IN−的差值)为0 V至VREF。 模拟输入地检测。应连接到模拟接地层或远端检测地。 电源地。 转换输入。此输入具有多个功能。在上升沿可启动转换并选择器件的接口模式：链模式或CS模式。 CS模式下，CNV为低电平时SDO引脚使能。链模式下，数据应在CNV为高电平时读取。 串行数据输出。转换结果通过此引脚输出。它与SCK同步。 串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。 串行数据输入。此输入提供多个功能。如下选择ADC接口模式： 如果SDI在CNV上升沿期间为低电平，则选择链模式。此模式下，SDI用作数据输入，以将两个或更 多ADC的转换结果以菊花链方式传输到单一SDO线路上。SDI上的数字数据电平通过SDO输出，延迟 16个SCK周期。 如果SDI在CNV上升沿期间为高电平，则选择CS模式。此模式下，SDI或CNV在低电平时均可使能串 行输出信号。当转换完成时，如果SDI或CNV为低电平，繁忙指示功能被使能。 输入/输出接口数字电源。此引脚的标称电源与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。 裸露焊盘。对于10引脚QFN(仅针对LFCSP封装)，将裸露焊盘连接至GND。此连接无需满足电气性能。 AI = 模拟输入，DI = 数字输入，DO = 数字输出，而P = 电源。 Rev. C | Page 7 of 28 AD7980 术语 积分非线性误差(INL) INL是指每个码与一条从负满量程画到正满量程的直线偏 差。用作负满量程的该点出现在第一个码跃迁之前的½ LSB 处。正满量程定义为超出最后一个码跃迁1½ LSB的一个电 平。从各码的中心到该直线的距离即为偏差(见图26)。 微分非线性误差(DNL) 在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与 此理想值的最大偏差。经常用保证无失码的分辨率来描述 这一规格。 失调误差 第一个码跃迁应对应于一个比模拟地高½ LSB的电平(对于0 V 至5 V范围，它等于38.1 μV)。失调误差是指实际跃迁与该点 的偏差。 增益误差 当模拟电压低于标称满量程1½ LSB时(对于0 V至5 V范围， 应在4.999886 V)，发生最后一个码跃迁(从111 … 10跃迁至 111 … 11)。增益误差是指在消除失调误差之后，最后一个 码跃迁的实际电平与理想电平的偏差。 无杂散动态范围(SFDR) SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分 贝(dB)表示。 有效位数(ENOB) ENOB指利用正弦波输入测得的分辨率。它与SINAD的关 系可以表示为： 有效分辨率 有效分辨率的计算公式如下： 有效分辨率 = log2(2N/均方根输入噪声 ) 它用位表示。 总谐波失真(THD) THD指前五个谐波成分的均方根和与满量程输入信号的均 方根值之比，用dB表示。 动态范围 动态范围指满量程的均方根值与输入短接在一起时测得的 总均方根噪声之比，用dB表示。它使用−60 dBF下的信号测 得，因此包括所有噪声源和DNL伪像。 信噪比(SNR) SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐 波和直流以外所有其它频谱成分的均方根和之比，用dB表示。 信纳比(SINAD) SINAD指实际输入信号的均方根值与奈奎斯特频率以下包 括谐波但直流除外的所有其它频谱成分的均方根和之比， 用dB表示。 孔径延迟 孔径延迟衡量采集性能，指从CNV输入的上升沿到输入信 号被保持并可进行转换的时间。 瞬态响应 瞬态响应是指施加满量程阶跃信号之后，ADC对输入进行 精确采集所需的时间。 ENOB = (SINADdB − 1.76)/6.02 它用位表示。 无噪声代码分辨率 无噪声代码分辨率是指这样一个位数，如果超过该位数， 则无法明确无误地解析各个代码，其计算公式为： 无噪声代码分辨率 = log2(2N/峰峰值噪声 ) 它用位表示。 Rev. C | Page 8 of 28 AD7980 典型性能参数 除非另有说明，VDD = 2.5 V，VREF = 5.0 V，VIO = 3.3 V。 1.25 1.00 POSITIVE INL: +0.33 LSB NEGATIVE INL: –0.39 LSB 1.00 POSITIVE INL: +0.18 LSB NEGATIVE INL: –0.21 LSB 0.75 0.75 0.50 0.25 DNL (LSB) INL (LSB) 0.50 0 –0.25 0.25 0 –0.25 –0.50 –0.50 –0.75 0 16384 32768 49152 –1.00 65536 06392-039 –1.25 –0.75 06392-036 –1.00 0 16384 32768 49152 CODE CODE 图6. 积分非线性与码的关系，REF = 5 V 图9. 微分非线性与码的关系，REF = 5 V 1.25 1.00 POSITIVE INL: +0.47 LSB NEGATIVE INL: –0.26 LSB 1.00 65536 POSITIVE INL: +0.25 LSB NEGATIVE INL: –0.22 LSB 0.75 0.75 0.50 0.25 DNL (LSB) INL (LSB) 0.50 0 –0.25 0.25 0 –0.25 –0.50 –0.50 –0.75 16384 32768 49152 06392-061 32768 49152 图7. 积分非线性与码的关系，REF = 2.5 V 图10. 微分非线性与码的关系，REF = 2.5 V 0 fS = 1 MSPS fIN = 10kHz –60 –80 –100 –120 –140 06392-038 –160 100 200 300 400 500 FREQUENCY (kHz) SNR = 86.8dB THD = –111.4dB SFDR = 105.9dB SINAD = 86.8dB –40 –60 –80 –100 –120 –140 –160 –180 0 100 200 300 400 FREQUENCY (kHz) 图8. FFT曲线图，REF = 5 V 图11. FFT曲线图，REF = 2.5 V Rev. C | Page 9 of 28 65536 fS = 1 MSPS fIN = 10kHz –20 SNR = 91.27dB THD = –114.63dB SFDR = 110.10dB SINAD = 91.25dB –40 0 16384 CODE –20 –180 0 CODE 0 AMPLITUDE (dB of FULL SCALE) –1.00 65536 06392-058 0 AMPLITUDE (dB of FULL SCALE) –1.25 –0.75 06392-060 –1.00 500 AD7980 180k 60k 168591 52212 160k 50k 140k 40k 32417 COUNTS 100k 80k 60k 20k 52710 38751 40k 10k 0 27 0 1201 829 33 2 0 0 06392-042 20k 0 31340 30k 0 7225 0 0 8003 8004 8005 8006 8007 8008 8009 800A 800B 800C 800D 800E 800F 0 6807 539 16 502 14 0 06392-059 COUNTS 120k 0 7FFA 7FFB 7FFC 7FFD 7FFE 7FFF 8000 8001 8002 8003 8004 8005 8006 CODE IN HEX CODE IN HEX 图15. 一个直流输入的直方图(码中心)，REF = 2.5 V 图12. 一个直流输入的直方图(码中心)，REF = 5 V 95 70k 94 59691 59404 60k 93 92 40k SNR (dB) COUNTS 50k 30k 91 90 89 88 20k 0 2 150 93 3 06392-043 0 86 85 –10 7FFF 8000 8001 8002 8003 8004 8005 8006 8007 8008 –9 –7 –6 –5 –4 –3 –2 100 –95 16 SNR SINAD ENOB 0 115 –100 110 SFDR 14 –105 105 –110 100 –115 85 SFDR (dB) 90 THD (dB) 15 ENOB (BITS) 95 95 THD 13 2.75 3.25 3.75 4.25 4.75 12 5.25 06392-044 –120 80 2.25 –1 图16. SNR与输入电平的关系 图13. 一个直流输入的直方图(码跃迁)，REF = 5 V SNR, SINAD (dB) –8 INPUT LEVEL (dB OF FULL SCALE) CODE IN HEX –125 2.25 90 2.75 3.25 3.75 4.25 4.75 REFERENCE VOLTAGE (V) REFERENCE VOLTAGE (V) 图14. SNR、SINAD和ENOB与基准电压的关系 图17. THD、SFDR与基准电压的关系 Rev. C | Page 10 of 28 85 5.25 06392-047 0 6295 5428 06392-046 87 10k AD7980 100 –85 –90 –95 –100 THD (dB) 90 –105 –110 –115 85 06392-063 –120 80 10 –125 10 1000 100 06392-064 SINAD (dB) 95 FREQUENCY (kHz) 图21. THD与频率的关系 95 –110 93 –112 91 –114 THD (dB) 89 –116 87 06392-049 –118 –35 –15 5 25 45 65 85 105 –120 –55 125 06392-052 SNR (dB) 图18. SINAD与频率的关系 85 –55 –35 –15 TEMPERATURE (°C) 85 105 125 85 105 125 1.4 1.4 IVDD IVDD 1.2 1.0 1.0 CURRENT (mA) 1.2 0.8 0.6 IREF 0.8 0.6 IREF 0.4 0.4 IVIO 2.425 2.475 2.525 VDD VOLTAGE (V) IVIO 0.2 2.575 0 –55 2.625 06392-053 0.2 06392-050 CURRENT (mA) 5 25 45 65 TEMPERATURE (°C) 图22. THD与温度的关系 图19. SNR与温度的关系 0 2.375 1000 100 FREQUENCY (kHz) –35 –15 5 25 45 65 TEMPERATURE (°C) 图23. 工作电流与温度的关系 图20. 工作电流与电源的关系 Rev. C | Page 11 of 28 AD7980 8 7 5 4 3 IVDD + IVIO 2 1 0 –55 06392-054 CURRENT (µA) 6 –35 –15 45 65 5 25 TEMPERATURE (°C) 85 105 125 图24. 关断电流与温度的关系 Rev. C | Page 12 of 28 AD7980 工作原理 IN+ MSB LSB 32,768C 16,384C 4C 2C C SWITCHES CONTROL SW+ C BUSY REF COMP GND 32,768C 16,384C 4C 2C C CONTROL LOGIC OUTPUT CODE C LSB SW+ CNV 06392-011 MSB IN– 图25. ADC简化电路图 电路信息 AD7980是一款快速、低功耗、单电源、精密16位ADC， 使用逐次逼近型架构。 AD7980每秒能够转换1,000,000个样本(1 MSPS)，两次转换之 间器件关断。以10 kSPS速率工作时，典型功耗为70 μW，非 常适合电池供电的应用。 AD7980为用户提供片内采样保持，没有任何流水线延迟， 堪称多路复用多通道应用的理想之选。 AD7980可与任何1.8 V至5 V数字逻辑系列接口，提供10引脚 MSOP封装或小型10引脚QFN (LFCSP)封装，节省空间，配 置灵活。 它与18位AD7982引脚兼容。 在采集阶段，与比较器输入相连的阵列端子通过SW+和 SW-连接到GND。所有独立开关都连接到模拟输入端。因 此，电容阵列用作采样电容，并采集IN+和IN−输入端的模 拟信号。当采集阶段完成且CNV输入变为高电平时，就会 启动转换阶段。当转换阶段开始时，SW+和SW-首先断 开。然后，两个电容阵列从输入端断开，并连接到GND输 入端。因此，采集阶段结束时捕获的输入(IN+和IN−)之间 的差分电压施加于比较器输入端，导致比较器不平衡。在 GND和REF之间切换电容阵列的各元件，比较器输入将按 照二进制加权电压步进(VREF/2、VREF/4 … VREF/65,536)变 化。控制逻辑从MSB开始切换这些开关，以便使比较器重 新回到平衡状态。完成此过程后，器件返回采集阶段，而 控制逻辑将产生ADC输出码和繁忙信号指示。 AD7980具有一个片上转换时钟用于转换过程，转换过程不 需要串行时钟SCK。 转换器操作 AD7980是一款基于电荷再分配DAC的逐次逼近型ADC。 图25显示了该ADC的简化电路图。容性DAC包含两个完全 相同的16位二进制加权电容阵列，分别连接到比较器的两 个输入端。 Rev. C | Page 13 of 28 AD7980 传递函数 表7. 输出码和理想输入电压 AD7980的理想传递特性如图26和表7所示。 描述 FSR – 1 LSB 中间电平 + 1 LSB 中间电平 中间电平– 1 LSB –FSR + 1 LSB –FSR 111 ... 101 1 2 模拟输入 数字输出码(十六进制) FFFF1 8001 8000 7FFF 0001 00002 这也是超量程模拟输入(VIN+ − VIN−高于VREF − VGND)对应的代码。 这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的代码。 典型连接图 图27所示的例子为采用多个电源时AD7980的建议连接图。 000 ... 010 000 ... 001 –FSR –FSR + 1LSB –FSR + 0.5LSB +FSR – 1 LSB +FSR – 1.5 LSB ANALOG INPUT 图26. ADC理想传递函数 REF1 V+ 2.5V 10µF2 100nF V+ 1.8V TO 5V 100nF 20Ω 0 TO VREF REF 2.7nF V– VDD VIO IN+ SDI SCK AD7980 4 IN– GND 3- OR 4-WIRE INTERFACE SDO CNV 06392-013 000 ... 000 06392-012 ADC CODE (STRAIGHT BINARY) 111 ... 111 111 ... 110 VREF = 5 V 4.999924 V 2.500076 V 2.5 V 2.499924 V 76.3 µV 0V 1SEE THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION. 2C REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R). 3SEE THE DRIVER AMPLIFIER CHOICE SECTION. 4OPTIONAL FILTER. SEE THE ANALOG INPUT SECTION. 5SEE THE DIGITAL INTERFACE FOR THE MOST CONVENIENT INTERFACE MODE. 图27. 采用多个电源的典型应用电路 Rev. C | Page 14 of 28 AD7980 模拟输入 驱动放大器选择 图28显示了AD7980输入结构的等效电路。 虽然AD7980很容易驱动，但驱动放大器需要满足下列要求： 两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。 切记，模拟输入信号不得超过供电轨0.3 V以上，否则会造成 二极管正偏，并开始传导电流。这些二极管可以处理最高 130 mA的正偏电流。例如，当输入缓冲器(U1)的电源与VDD 不同时，最终可能会发生这种情况。此时，如果输入缓冲 器短路，限流功能可以保护器件。 • 驱动器放大器所产生的噪声需尽可能低，以保持AD7980 的SNR和转换噪声性能。来自驱动器的噪声由RIN和CIN 所构成的AD7980模拟输入电路单极低通滤波器进行滤 波，或者由外部滤波器(如有)进行滤波。AD7980的典型 噪声为47.3 μV rms，因此放大器引起的SNR性能降低为： REF SNRLOSS D1 IN+ OR IN– CIN 其中： f–3dB为AD7980的输入带宽(10 MHz)，单位为兆赫，或者 是输入滤波器(如有)的截止频率。 D2 GND 06392-014 CPIN RIN 47.3 = 20 log π 2 2 47.3 + f −3dB (Ne N ) 2 图28. 等效模拟输入电路 模拟输入结构支持IN+和IN−之间真差分信号的采样。借助 这些差分输入，可以抑制两个输入端的共模信号。 N为放大器的噪声增益(例如，缓冲器配置时为1)。 eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。 在采集阶段，模拟输入(IN+和IN−)的阻抗可以看成是由RIN 和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要包 括引脚电容。RIN典型值为400 Ω，是由一些串联电阻与开关 的导通电阻构成的集总元件。CIN典型值为30 pF，主要包括 ADC采样电容。在转换阶段，开关断开，输入阻抗仅包括 CPIN。RIN和CIN构成一个单极低通滤波器，可以降低不良混 叠效应并限制噪声。 • 对于交流应用，驱动器的THD性能应与AD7980相当。 • 对于多通道、多路复用应用，驱动放大器和AD7980模 拟输入电路必须使电容阵列以16位水平(0.0015%，15 ppm) 建立满量程阶跃。在放大器的数据手册中，更常见的是 规定0.1%至0.01%的建立时间。这可能与16位水平的建 立时间显著不同，因此选择之前应进行验证。 当驱动电路的源阻抗较低时，可以直接驱动AD7980。高源 阻抗会显著影响交流特性，特别是THD。直流特性对输入 阻抗的敏感度相对较低。最大的源阻抗取决于可容许的总 谐波失真(THD)。THD性能下降程度是源阻抗和最大输入 频率的函数。 表8. 推荐的驱动放大器 放大器 ADA4841 AD8021 AD8022 OP184 AD8655 AD8605, AD8615 Rev. C | Page 15 of 28 典型应用 极低噪声、小尺寸、低功耗 极低噪声、高频 低噪声、高频 低功耗、低噪声、低频 5 V单电源、低噪声 5 V单电源、低功耗 AD7980 10.000 利用极低阻抗源(例如使用AD8031或AD8605的基准电压缓 冲器)驱动REF时，陶瓷芯片电容可实现最佳性能。 如果使用无缓冲基准电压，去耦值取决于所使用的基准电压 源。例如，使用低温漂基准电压源ADR43x时，22 μF(X5R， 1206尺寸)陶瓷芯片电容可实现最佳性能。 如果需要，可以使用低至2.2 μF的基准电压去耦电容，它对 性能(特别是DNL)的影响极小。 无论如何，REF与GND引脚之间不需要额外的低值陶瓷去 耦电容(如100 nF)。 电源 AD7980使用两个电源引脚：内核电源(VDD)以及数字输入/ 输出接口电源(VIO)。VIO可以与1.8 V至5.0 V的任何逻辑直 接接口。为减少所需的电源数，VIO和VDD引脚可以连在 一起。AD7980中VIO和VDD的电源时序无关。此外，该器件 在很宽的频率范围内对电源变化非常不敏感，如图29所示。 0.100 IREF IVIO 0.010 0.001 10000 100000 SAMPLING RATE (SPS) 1000000 图30. 工作电流与采样速率的关系 数字接口 尽管引脚数很少，AD7980在串行接口模式上仍具有灵活性。 CS模式下，AD7980与SPI、QSPI和数字主机兼容。此接口 可使用三线式或四线式接口。三线式接口使用CNV、SCK 和SDO信号，可将线路连接减至最少，在隔离应用中非常 有用。四线式接口使用SDI、CNV、SCK和SDO信号，用 于启动转换的CNV与回读时序(SDI)独立，这在低抖动采样 或同步采样应用中很有用。 器件工作模式取决于CNV上升沿出现时的SDI电平。如果 SDI为高电平，选择CS模式，而如果SDI为低电平，则选择 链模式。SDI保持时间是当SDI和CNV连接在一起时，就会 选择链模式。 75 PSRR (dB) IVDD 链模式下，AD7980提供菊花链特性，利用SDI输入可在类 似移位寄存器的单条数据线上实现多个ADC的级联。 80 70 65 任一模式下，AD7980均提供在数据位前强制加入起始位的 灵活性。此起始位可用作繁忙信号指示，以中断数字主机 并触发数据读取。如果无繁忙指示，用户必须在回读前等 待最大转换时间。 06392-062 60 55 1.000 06392-055 AD7980基准电压输入REF具有动态输入阻抗，因此应利用 低阻抗源驱动，REF与GND引脚之间应有效去耦，如“布局 布线”部分所述。 OPERATING CURRENTS (mA) 基准电压输入 1 10 100 1000 繁忙指示功能在下列情况下使能： FREQUENCY (kHz) 图29. PSRR与频率的关系 为确保最佳性能，VDD应大致为基准输入电压REF的一 半。例如，如果REF为5.0 V，VDD应设置为2.5 V (±5%)。 • CS模式下，如果ADC转换结束时CNV或SDI为低电平 (参见图34和图38)。 • 链模式下，如果CNV上升沿期间SCK为高电平(参见图42)。 AD7980在每个转换阶段结束时自动关断，因此功耗与采样 速率成线性比例关系。这使得该器件非常适合低采样速率 (甚至几赫兹)和电池供电的应用。 Rev. C | Page 16 of 28 AD7980 CNV变为低电平时，MSB输出至SDO。剩余数据位则在随 后的SCK下降沿逐个输出。数据在SCK的上升沿和下降沿 均有效。虽然上升沿可以用于捕捉数据，但使用SCK下降 沿的数字主机能实现更快的读取速率，只要它具有合理的 保持时间。在第16个SCK下降沿之后，或者当CNV变为高 电平时(以最先出现者为准)，SDO返回高阻态。 CS 模式(三线式且无繁忙指示) 在将单个AD7980连接到兼容SPI的数字控制器主机时，通 常会使用此模式。连接图如图31所示，相应的时序如图32 所示。 将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS 模式，并强制SDO进入高阻态。启动转换后，无论CNV为 何状态，转换都会执行到完成为止。这点非常有用，例如 可用于拉低CNV来选择其它SPI器件，如模拟多路复用 器；不过，在最小转换时间逝去前，CNV必须返回高电 平，接着在最大转换时间内保持高电平，以避免生成繁忙 信号指示。转换完成后，AD7980进入采集阶段并关断。 CONVERT DIGITAL HOST CNV VIO AD7980 SDI SDO DATA IN 06392-015 SCK CLK 图31. CS模式(三线式且无繁忙指示)连接图(SDI高电平) SDI=1 tCYC tCNVH CNV AQUISITION tCONV tACQ CONVERSION AQUISITION tSCK tSCKL 2 3 14 tHSDO 16 tSCKH tEN SDO 15 tDSDO D15 D14 D13 tDIS D1 图32. CS模式(三线式且无繁忙指示)串行接口时序(SDI高电平) Rev. C | Page 17 of 28 D0 06392-016 1 SCK AD7980 CS 模式(三线式且有繁忙指示) 如果同时选择多个AD7980，SDO输出引脚可在不造成损坏 或引起闩锁的情况下处理此竞争。同时，建议此竞争尽可 能短暂，以限制额外功耗。 在将单个AD7980连接到具有中断输入的兼容SPI的数字控 制器主机时，通常会使用此模式。 连接图如图33所示，相应的时序如图34所示。 将SDI连接到VIO时，CNV上的上升沿启动转换，选择CS 模式，并强制SDO进入高阻态。无论CNV状态如何，SDO 都会保持高阻态，直至转换完成。最小转换时间之前， CNV可用于选择其它SPI器件，如模拟多路复用器，但 CNV必须在最小转换时间逝去前返回低电平，接着在最大 转换时间内保持低电平，以保证生成繁忙信号指示。转换 完成时，SDO从高阻态变为低阻态。结合SDO线路上的上 拉，此转换可用作中断信号，以启动由数字主机控制的数 据读取。AD7980接着进入采集阶段并关断。数据位则在随 后的SCK下降沿逐个输出，MSB优先。数据在SCK的上升 沿和下降沿均有效。虽然上升沿可以用于捕捉数据，但使 用SCK下降沿的数字主机能实现更快的读取速率，只要它 具有合理的保持时间。在可选的第17个SCK下降沿之后， 或者当CNV变为高电平时(以最先出现者为准)，SDO返回 高阻态。 SDI = 1 图33. CS模式(三线式且有繁忙指示)连接图(SDI高电平) tCYC tCNVH CNV AQUISITION tCONV tACQ CONVERSION AQUISITION tSCK tSCKL 1 2 3 15 tHSDO 16 17 tSCKH tDIS tDSDO SDO D15 D14 D1 图34. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平) Rev. C | Page 18 of 28 D0 06392-018 SCK AD7980 CS 模式(四线式且无繁忙指示) 转换完成后，AD7980进入采集阶段并关断。每个ADC结 果 可 通 过 将 SDI输 入 拉 低 来 读 取 ， 从 而 将 MSB输 出 至 SDO。剩余数据位则在随后的SCK下降沿逐个输出。数据 在SCK的上升沿和下降沿均有效。虽然上升沿可以用于捕 捉数据，但使用SCK下降沿的数字主机能实现更快的读取 速率，只要它具有合理的保持时间。在第16个SCK下降沿 之后，或者当SDI变为高电平时(以最先出现者为准)，SDO 返回高阻态，可读取另一个AD7980。 在将多个AD7980连接到SPI兼容数字主机时，通常会使用 此模式。 使用两个AD7980的连接图示例如图35所示，相应的时序如 图36所示。 将SDI置为高电平时，CNV上的上升沿启动转换，选择CS 模式，并强制SDO进入高阻态。此模式下，CNV在转换阶 段和随后的数据回读期间必须保持高电平。(如果SDI和 CNV为低电平，SDO变为低电平。)最小转换时间之前， SDI可用于选择其它SPI器件，如模拟多路复用器，但SDI 必须在最小转换时间逝去前返回高电平，接着在最大转换 时间内保持高电平，以避免生成繁忙信号指示。 CS2 CS1 CONVERT CNV SDI CNV AD7980 SDO SDI DIGITAL HOST AD7980 SCK SDO SCK 06392-019 DATA IN CLK 图35. CS模式(四线式且无繁忙指示)连接图 tCYC CNV AQUISITION tCONV tACQ CONVERSION AQUISITION tSSDICNV SDI(CS1) tHSDICNV SDI(CS2) tSCK tSCKL SCK 2 3 14 tHSDO SDO 15 16 17 18 D1 D0 D15 D14 30 31 32 D1 D0 tSCKH tEN tDIS tDSDO D15 D14 D13 图36. CS模式(四线式且无繁忙指示)串行接口时序 Rev. C | Page 19 of 28 06392-020 1 AD7980 CS 模式(四线式且有繁忙指示) 结合SDO线路上的上拉，此转换可用作中断信号，以启动 由数字主机控制的数据回读。AD7980接着进入采集阶段并 关断。数据位则在随后的SCK下降沿逐个输出，MSB优 先。数据在SCK的上升沿和下降沿均有效。虽然上升沿可 以用于捕捉数据，但使用SCK下降沿的数字主机能实现更 快的读取速率，只要它具有合理的保持时间。在可选的第 17个SCK下降沿之后，或者当SDI变为高电平时(以最先出 现者为准)，SDO返回高阻态。 在将单个AD7980连接到具有中断输入的SPI兼容数字主机 时，以及用于采样模拟输入的CNV与用于选择数据读取的 信号需要相互保持独立时，通常会使用此模式。该要求在 需要CNV低抖动的应用中尤其重要。 连接图如图37所示，相应的时序如图38所示。 将SDI置为高电平时，CNV上的上升沿启动转换，选择CS 模式，并强制SDO进入高阻态。此模式下，CNV在转换阶 段和随后的数据回读期间必须保持高电平。(如果SDI和 CNV为低电平，SDO变为低电平。)最小转换时间之前， SDI可用于选择其它SPI器件，如模拟多路复用器，但SDI 必须在最小转换时间逝去前返回低电平，接着在最大转换 时间内保持低电平，以保证生成繁忙信号指示。转换完成 时，SDO从高阻态变为低阻态。 CS1 CONVERT VIO CNV AD7980 SDO DATA IN SCK IRQ 06392-021 SDI DIGITAL HOST 47kΩ CLK 图37. CS模式(四线式且有繁忙指示)连接图 tCYC CNV AQUISITION tCONV tACQ CONVERSION AQUISITION tSSDICNV SDI tSCK tHSDICNV tSCKL 2 3 15 tHSDO 16 17 tSCKH tDIS tDSDO SDO tEN D15 D14 D1 图38. CS模式(四线式且有繁忙指示)串行接口时序 Rev. C | Page 20 of 28 D0 06392-022 1 SCK AD7980 SDI和CNV为低电平时，SDO变为低电平。将SCK置为低 电平时，CNV上的上升沿启动转换，选择链模式，并禁用 繁忙指示。此模式下，CNV在转换阶段和随后的数据回读 期 间 保 持 高 电 平 。 转 换 完 成 后 ， MSB输 出 至 SDO， 而 AD7980进入采集阶段并关断。存储在内部移位寄存器中的 剩余数据位则在随后的SCK下降沿逐个输出。对于每个 ADC，SDI馈入内部移位寄存器的输入，并通过SCK下降 沿逐个输出。链内每个ADC首先输出数据MSB，回读N个 ADC需要16 × N个时钟。数据在SCK的上升沿和下降沿均 有效。虽然上升沿可以用于捕捉数据，但使用SCK下降沿 的数字主机能实现更快的读取速率，从而在链中容纳更多 AD7980，只要数字主机具有合理的保持时间。最大转换速 率可因总回读时间而降低。 链模式(无繁忙指示) 此模式可用于在三线式串行接口上以菊花链形式连接多个 AD7980。这一特性有助于减少器件数量和线路连接；例如 在隔离式多转换器应用或接口能力有限的系统中。数据回 读与读取移位寄存器相似。 使用两个AD7980的连接图示例如图39所示，相应的时序如 图40所示。 CONVERT CNV SDI CNV AD7980 SDO SDI DIGITAL HOST AD7980 A SCK SDO DATA IN B SCK 06392-023 CLK 图39. 链模式(无繁忙指示)连接图 SDIA = 0 tCYC CNV AQUISITION tCONV tACQ CONVERSION AQUISITION tSCK tSCKL tSSDICNV SCK 1 2 3 15 16 17 18 30 31 32 DA1 DA0 tSCKH tHSDISC tEN SDOA = SDIB 14 tSSDISCK tHSDICNV DA15 DA14 DA13 D A1 DA 0 DB 1 DB0 tDSDO SDOB DB15 DB14 DB13 DA15 图40. 链模式(无繁忙指示)串行接口时序 Rev. C | Page 21 of 28 DA14 06392-024 tHSDO AD7980 SDI和CNV为低电平时，SDO变为低电平。将SCK置为高 电平时，CNV上的上升沿启动转换，选择链模式，并启用 繁忙指示功能。此模式下，CNV在转换阶段和随后的数据 回读期间保持高电平。链内所有ADC完成转换后，将最靠 近数字主机的ADC的SDO引脚(参见图41中标示为C的ADC AD7980)驱动为高电平。SDO上的这一转换可用作繁忙指 示，以触发由数字主机控制的数据回读。AD7980接着进入 采集阶段并关断。存储在内部移位寄存器中的剩余数据位 则在随后的SCK下降沿以MSB优先方式逐个输出。对于每 个ADC，SDI馈入内部移位寄存器的输入，并通过SCK下 降沿逐个输出。链内每个ADC首先输出数据MSB，回读N 个ADC需要16 × N + 1个时钟。虽然上升沿可以用于捕捉数 据，但使用SCK下降沿的数字主机能实现更快的读取速 率，从而在链中容纳更多AD7980，只要数字主机具有合理 的保持时间。 链模式(有繁忙指示) 此模式也可用于在三线式串行接口上以菊花链形式连接多 个AD7980，同时提供繁忙指示。这一特性有助于减少器件 数量和线路连接；例如在隔离式多转换器应用或接口能力 有限的系统中。数据回读与读取移位寄存器相似。 使用三个AD7980的连接图示例如图41所示，相应的时序如 图42所示。 CONVERT AD7980 SDI CNV SDO SDI AD7980 CNV SDO DIGITAL HOST AD7980 SDI A B C SCK SCK SCK SDO DATA IN IRQ 06392-025 CNV CLK 图41. 链模式(有繁忙指示)连接图 tCYC CNV = SDIA AQUISITION tCONV tACQ CONVERSION AQUISITION tSCK tSCKH tSSDICNV 1 2 3 4 15 16 tSSDISCK tHSDICNV DA15 SDOA = SDIB DA14 DA13 18 19 31 32 33 34 35 tSCKL tHSDISC tEN 17 DA1 tDSDOSDI DB15 DB14 DB13 DB1 DB0 DA15 DA14 DA1 DA0 DC15 DC14 DC13 DC1 DC0 DB15 DB14 D B1 D B0 tDSDOSDI SDOC 49 DA0 tDSDO SDOB = SDIC 48 tDSDOSDI tHSDO tDSDOSDI 47 tDSDODSI 图42. 链模式(有繁忙指示)串行接口时序 Rev. C | Page 22 of 28 DA15 DA14 D A1 D A0 06392-026 SCK AD7980 应用须知 布局布线 AD7980所在的印刷电路板(PCB)应采用模拟部分与数字部 分分离设计，并限制在电路板的一定区域内。AD7980的所 有模拟信号位于左侧，所有数字信号位于右侧，这种引脚 排列可以简化设计。 AD7980 至少应使用一个接地层。数字和模拟部分可以共用或分割 使用接地层。对于后一种情况，接地层应在AD7980下方 连接。 06392-028 避免在器件下方布设数字线路，否则会将噪声耦合至芯片 管芯，除非在AD7980下方铺一个接地层用作屏蔽。诸如 CNV或时钟之类的快速开关信号不应靠近模拟信号路径。 应避免数字信号与模拟信号交叠。 图43. AD7980的示例布局布线(顶层) AD7980的基准电压输入REF具有动态输入阻抗，应进行去 耦，并使寄生电感最小。实现方法是将基准电压源的去耦 陶瓷电容靠近(理想情况是正对)REF和GND引脚放置，并 用较宽的低阻抗走线进行连接。 最后，AD7980的电源VDD和VIO应通过陶瓷电容去耦， 其值通常为100 nF，靠近AD7980放置，并用短而宽的走线连 接，以提供低阻抗路径并减小电源线路上的毛刺噪声影响。 图43和图44是遵循这些规则的布局布线示例。 AD7980评估板(EVAL-AD7980-CB)的文档中给出了AD7980 的其它推荐布局布线。评估板套件包括装配完善且经过测 试的评估板、文档以及用于从PC通过EVAL-SDP-CB1Z控制 评估板的软件。 Rev. C | Page 23 of 28 06392-027 评估AD7980性能 图44. AD7980的示例布局布线(底层) AD7980 外形尺寸 3.10 3.00 2.90 10 3.10 3.00 2.90 1 5.15 4.90 4.65 6 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 0.70 0.55 0.40 0.23 0.13 6° 0° 091709-A 0.15 0.05 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图45. 10引脚超小型封装[MSOP] (RM-10) 尺寸单位：mm 2.48 2.38 2.23 3.10 3.00 SQ 2.90 0.50 BSC 10 6 1.74 1.64 1.49 EXPOSED PAD 0.50 0.40 0.30 1 5 BOTTOM VIEW TOP VIEW 0.80 0.75 0.70 SEATING PLANE 0.30 0.25 0.20 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 MIN PIN 1 INDICATOR (R 0.15) FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.20 REF 图46. 10引脚引脚架构芯片级封装[QFN (LFCSP_WD)] 3 mm × 3 mm， 超薄体，双列引脚(CP-10-9) 图示尺寸单位：mm 欲了解该器件的非RoHS兼容版本，请联系销售代表。 Rev. C | Page 24 of 28 02-05-2013-C PIN 1 INDEX AREA AD7980 订购指南 型号1，2，3 AD7980ARMZ AD7980ARMZRL7 AD7980BRMZ AD7980BRMZRL7 AD7980ACPZ-RL AD7980ACPZ-RL7 AD7980BCPZ-RL AD7980BCPZ-RL7 AD7980BCPZ-R2 EVAL-AD7980SDZ EVAL-SDP-CB1Z 1 2 3 积分非线性 最大值2.5 LSB 最大值2.5 LSB 最大值±1.25 LSB 最大值±1.25 LSB 最大值2.5 LSB 最大值2.5 LSB 最大值±1.25 LSB 最大值±1.25 LSB 最大值±1.25 LSB 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C 订购数量 卷带，50 卷盘，1,000 卷带，50 卷盘，1,000 卷盘，5,000 卷盘，1,000 卷盘，5,000 卷盘，1,000 卷盘，1,000 Z = 符合RoHS标准的器件。 EVAL-AD7980SDZ可单独用作评估板，或与EVAL-SDP-CB1Z配合用于评估/演示。 EVAL-SDP-CB1Z允许PC对所有带SDZ标志后缀的ADI评估板进行控制并与之通信。 Rev. C | Page 25 of 28 封装描述 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 QFN (LFCSP_WD) 10引脚 QFN (LFCSP_WD) 10引脚 QFN (LFCSP_WD) 10引脚 QFN (LFCSP_WD) 10引脚 QFN (LFCSP_WD) 评估板 控制板 封装选项 RM-10 RM-10 RM-10 RM-10 CP-10-9 CP-10-9 CP-10-9 CP-10-9 CP-10-9 标识 C5X C5X C5D C5D C5X C5X C5D C5D C5D AD7980 注释 Rev. C | Page 26 of 28 AD7980 注释 Rev. C | Page 27 of 28 AD7980 注释 ©2007–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D06392sc-0-8/13(C) Rev. C | Page 28 of 28