3チャンネル・デジタル・ アイソレータ ADuM1300/ADuM1301 特長 概要 低消費電力動作 5V動作: 0 ∼2Mbpsでチャンネル当たり最大1.2mA 10Mbpsでチャンネル当たり最大3.5mA 90Mbpsでチャンネル当たり最大32mA 3V動作: 0 ∼2Mbpsでチャンネル当たり最大0.8mA 10Mbpsでチャンネル当たり最大2.2mA 90Mbpsでチャンネル当たり最大20mA 双方向通信 3V/5Vレベル変換 高温動作:105℃ 高速データレート:DC∼100Mbps (NRZ) 高精度なタイミング特性: パルス幅歪み:最大2ns チャンネル間マッチング:最大2ns 高コモン・モード過渡耐圧:25kV/μs以上 出力イネーブル機能 ワイドの16ピンSOICパッケージ、鉛フリー製品あり 安全性規格認定 UL認定:2500V rms、1分間のUL 1577規格に準拠 CSA component acceptance notice #5Aに準拠 VDE適合性認定 DIN EN 60747-5-2 (VDE 0884 Part 2):2003-01 DIN EN 60950 (VDE 0805):2001-12;EN 60950:2000 VIORM=560Vピーク ADuM130xは、アナログ・デバイセズのiCoupler®技術に基づく3 チャンネルのデジタル・アイソレータです。ADuM130xは高速 CMOS技術とモノリシック・トランス技術の組み合わせにより、 フォトカプラ・デバイスなどの置換品より格段に優れた性能特性 を提供します。 i CouplerデバイスはLEDとフォトダイオードを使用しないので、 一般にフォトカプラに起因する設計の難しさを回避できます。一 般的なフォトカプラにとっては、不確かな電流交換比や非直線的 な伝達関数、温度や寿命の影響などが問題でしたが、iCouplerの シンプルなデジタル・インターフェースや安定した性能特性によ って、こうした問題点は解消されています。これらのiCoupler製 品では、外付けドライバやその他のディスクリート部品は不要で す。さらに、iCouplerデバイスは信号データレートが同程度の場 合、フォトカプラの消費電力の1/10∼1/6で動作します。 ADuM130xアイソレータ・ファミリーは、独立した3つのアイソ レーション・チャンネルをさまざまなチャンネル構成とデータレ ートで提供します(「オーダー・ガイド」参照)。ADuM130xの両 モデルは、両側とも2.7∼5.5Vの電源電圧で動作するため、低電 圧システムと互換性を持ち、さらに絶縁バリアをまたぐ電圧変換 機能も可能にします。さらに、ADuM130xはパルス幅歪みが小さ く(CRWグレードで2ns未満)、かつチャンネル間マッチングが 優れています(CRWグレードで2ns未満)。ADuM130xアイソレー タは、他のフォトカプラとは異なり、入力ロジックに遷移がない 場合およびパワーアップ/パワーダウン時に、DCを正確に維持 する特許取得済みのリフレッシュ機能を持っています。 アプリケーション 汎用のマルチチャンネル・アイソレーション SPI®インターフェース/データ・コンバータのアイソレーション RS-232/422/485トランシーバ 工業用フィールド・バスのアイソレーション VDD1 1 16 VDD2 VDD1 1 16 VDD2 GND1 2 15 GND2 GND1 2 15 GND2 VIA 3 エンコード デコード 14 VOA VIA 3 エンコード デコード 14 VOA VIB 4 エンコード デコード 13 VOB VIB 4 エンコード デコード 13 VOB VIC 5 エンコード デコード 12 VOC VOC 5 エンコード デコード 12 VIC 11 NC NC 6 11 NC NC 7 10 VE2 VE1 7 10 VE2 OR V GND1 8 9 GND2 03789-0-001 NC 6 図1. ADuM1300の機能ブロック図 GND1 8 9 GND2 03789-0-002 機能ブロック図 図2. ADuM1301の機能ブロック図 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期して いますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許や権利 の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または 特許の権利の使用を明示的または暗示的に許諾するものでもありません。本紙記載の商 標および登録商標は、各社の所有に属します。 ©2004 Analog Devices, Inc. All rights reserved. REV.B アナログ・デバイセズ株式会社 本 社/東京都港区海岸1-16-1 電話03 (5402)8200 〒105-6891 ニューピア竹芝サウスタワービル 大阪営業所/大阪府大阪市淀川区宮原3-5-36 電話06(6350)6868(代) 〒532-0003 新大阪MTビル2号 ADuM1300/ADuM1301 目次 代表的な性能特性……………………………………………………14 アプリケーション情報………………………………………………16 PCボードのレイアウト …………………………………………16 伝搬遅延に関係するパラメータ…………………………………16 DC精度と磁界耐性 ………………………………………………16 消費電力……………………………………………………………17 外形寸法………………………………………………………………18 オーダー・ガイド…………………………………………………18 仕様 ……………………………………………………………………3 電気的特性―5V動作時 ………………………………………………3 電気的特性―3V動作時 ………………………………………………5 電気的特性―5V/3V動作時または3V/5V動作時……………………7 パッケージ特性………………………………………………………10 適用規格………………………………………………………………10 絶縁および安全性関連の仕様……………………………………10 DIN EN 60747-5-2 (VDE 0884 Part 2)絶縁特性 …………………11 推奨動作条件…………………………………………………………11 絶対最大定格…………………………………………………………12 ESDに関する注意 …………………………………………………12 ピン配置および機能の説明 ………………………………………13 改訂履歴 5/04-Data Sheet Changed from Rev.A to Rev.B. Changes to the Format…………………………………………Universal Changes to the Features ………………………………………………1 Changes to Table 7 and Table 8 ………………………………………14 Changes to Table 9 ……………………………………………………15 Changes to the DC Correctness and Magnetic Field Immunity Section…………………………………………………………………19 Changes to the Power Consumption Section …………………………20 Changes to the Ordering Guide ………………………………………21 9/03-Data Sheet Changed from Rev.0 to Rev.A. Edits to Regulatory Information ………………………………………13 Edits to Absolute Maximum Ratings …………………………………15 Deleted the Package Branding Information …………………………16 2 REV.A ADuM1300/ADuM1301 仕様 電気的特性―5V動作時1 4.5V ≦VDD1 ≦ 5.5V、4.5V ≦VDD2 ≦ 5.5V。特に指定のない限り、全推奨動作範囲に対してすべてのMin/Max仕様が適用されます。すべ てのTyp値はTA=25℃、VDD1=VDD2=5Vでの値です。 表1 パラメータ DC仕様 チャンネル当たりの入力電源電流、静止時 チャンネル当たりの出力電源電流、静止時 ADuM1300の3チャンネル合計の電源電流2 DC∼2Mbps VDD1電源電流 VDD2電源電流 10Mbps (BRWとCRWグレードのみ) VDD1電源電流 VDD2電源電流 90Mbps (CRWグレードのみ) VDD1電源電流 VDD2電源電流 ADuM1301の3チャンネル合計の電源電流2 DC∼2Mbps VDD1電源電流 VDD2電源電流 10Mbps (BRWとCRWグレードのみ) VDD1電源電流 VDD2電源電流 90Mbps (CRWグレードのみ) VDD1電源電流 VDD2電源電流 すべてのモデルに対して 入力電流 ロジック・ハイレベル入力の閾値 ロジック・ローレベル入力の閾値 ロジック・ハイレベル出力電圧 ロジック・ローレベル出力電圧 スイッチング仕様 ADuM130xARW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH-tPHL|5 伝搬遅延スキュー6 チャンネル間マッチング7 ADuM130xBRW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH-tPHL|5 REV.B 記号 Min Typ Max 単位 IDDI(Q) IDDO(Q) 0.50 0.19 0.53 0.21 mA mA IDD1(Q) IDD2(Q) 1.6 0.7 2.5 1.0 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 IDD1(10) IDD2(10) 6.5 1.9 8.1 2.5 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 IDD1(100) IDD2(100) 57 16 77 18 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 IDD1(Q) IDD2(Q) 1.3 1.0 2.1 1.4 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 IDD1(10) IDD2(10) 5.0 3.4 6.2 4.2 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 IDD1(100) IDD2(100) 43 29 57 37 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 IIA、IIB、IIC、 -10 IE1、IE2 +0.01 +10 μA 0 ≦VIA、VIB、VIC ≦VDD1 またはVDD2、0 ≦VE1 VE2 ≦VDD1またはVDD2 VIH、VEH 2.0 VIL、VEL VOAH、VOBH、 VDD1、VDD2−0.1 5.0 VOCH VDD1、VDD2−0.4 4.8 VOAL、VOBL、 0.0 VOCL 0.04 0.2 0.1 0.1 0.4 PW 1000 tPHL、tPLH PWD tPSK tPSKCD/OD 1 50 65 PW tPHL、tPLH PWD 0.8 100 40 50 50 100 10 20 32 3 50 3 テスト条件 V V V V V V V IOx=−20μA、VIx=VIxH IOx=−4mA、VIx=VIxH IOx=20μA、VIx=VIxL IOx=400μA、VIx=VIxL IOx=4mA、VIx=VIxL ns Mbps ns ns ns ns CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル ns Mbps ns ns CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル ADuM1300/ADuM1301 パラメータ 温度による変化 伝搬遅延スキュー6 チャンネル間マッチング、同方向 チャンネル間7 チャンネル間マッチング、反対方 向チャンネル間7 ADuM130xCRW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH-tPHL|5 温度による変化 伝搬遅延スキュー6 チャンネル間マッチング、同方向 チャンネル間7 チャンネル間マッチング、反対方 向チャンネル間7 すべてのモデルに対して 出力ディスエーブル伝搬遅延 (ハイ/ローレベルから ハイ・インピーダンスへ) 出力イネーブル伝搬遅延 (ハイ・インピーダンスから ハイ/ローレベルへ) 出力立上がり/立下がり時間 (10∼90%値) ロジック・ハイレベル出力でのコ モン・モード過渡耐圧8 ロジック・ローレベル出力でのコ モン・モード過渡耐圧8 リフレッシュ・レート チャンネル当たりの入力ダイナ ミック電源電流9 チャンネル当たりの出力ダイナ ミック電源電流9 記号 Min Typ Max 単位 テスト条件 tPSK tPSKCD 15 3 ps/℃ ns ns CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル tPSKOD 6 ns CL=15pF、CMOS信号レベル 10 CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル 5 PW tPSK tPSKCD 10 2 ns Mbps ns ns ps/℃ ns ns tPSKOD 5 ns CL=15pF、CMOS信号レベル tPHL、tPLH PWD 6.7 150 27 0.5 3 90 18 32 2 tPHZ、tPLH 6 8 ns CL=15pF、CMOS信号レベル tPZH、tPZL 6 8 ns CL=15pF、CMOS信号レベル tR/tF 2.5 ns CL=15pF、CMOS信号レベル VIx=VDD1=VDD2、VCM=1000V 過渡電圧振幅=800V VIx=0V、VCM=1000V 過渡電圧振幅=800V |CMH| 25 35 kV/μs |CML| 25 35 kV/μs fr IDDI(D) 1.2 0.19 Mbps mA/Mbps IDDO(D) 0.05 mA/Mbps 注 1 すべての電圧はそれぞれのグラウンドを基準とします。 2 電源電流値は、同一データレートで動作する全3チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合です。所定のデータレートで動作する個々のチャンネル動作に対応する電源電流は、 20ページの「消費電力」の説明に従って計算することができます。無負荷および有負荷状態に対するデータレートの関数としてのチャンネル当たりの電源電流については、図6∼8を参照してください。 ADuM1300/ADuM1301チャンネル構成に対するデータレートの関数としてのIDD1とIDD2の合計電源電流については、図9∼12を参照してください。 3 最小パルス幅は、規定のパルス幅歪みが保証される最短のパルス幅です。 4 最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。 5 伝搬遅延tPHLは、VIx信号の立下がりエッジの50%レベルからVOx信号の立下がりエッジの50%レベルまでを測定した値です。伝搬遅延tPLHは、VIx信号の立上がりエッジの50%レベルからVOx信号の立上がり エッジの50%レベルまでを測定した値です。 6 tPSKは、tPHLまたはtPLHにおけるワースト・ケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。 7 同方向チャンネル間マッチングは、絶縁バリアの同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、絶縁バリアの反対側に入力を持つ2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 8 CMHは、VO > 0.8VDD2を維持している間に保持されるコモン・モード電圧の最大スルーレートです。CMLはVO < 0.8Vを維持している間に保持されるコモン・モード電圧の最大スルーレートです。コモ ン・モード電圧スルーレートは、コモン・モード電圧の立上がりと立下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードを超える範囲を表します。 9 ダイナミック電源電流は、信号データレートを1Mbps増やすのに必要な電源電流の増分を表します。無負荷および有負荷状態に対するチャンネル当たりの電源電流については、図6∼8を参照してくださ い。所与のデータレートに対するチャンネル当たりの電源電流の計算については、20ページの「消費電力」を参照してください。 4 REV.B ADuM1300/ADuM1301 電気的特性―3V動作時1 2.7V ≦VDD1 ≦ 3.6V、2.7V ≦VDD2 ≦ 3.6V。特に指定のない限り、全推奨動作範囲に対してすべてのMin/Max仕様が適用されます。 すべてのTyp値はTA=25℃、VDD1=VDD2=3.0Vでの値です。 表2 パラメータ DC仕様 チャンネル当たりの入力電源電流、静止時 チャンネル当たりの出力電源電流、静止時 ADuM1300の3チャンネル合計の電源電流2 DC∼2Mbps VDD1電源電流 VDD2電源電流 10Mbps (BRWとCRWグレードのみ) VDD1電源電流 VDD2電源電流 90Mbps (CRWグレードのみ) VDD1電源電流 VDD2電源電流 ADuM1301の3チャンネル合計の電源電流2 DC∼2Mbps VDD1電源電流 VDD2電源電流 10Mbps (BRWとCRWグレードのみ) VDD1電源電流 VDD2電源電流 90Mbps (CRWグレードのみ) VDD1電源電流 VDD2電源電流 すべてのモデルに対して 入力電流 ロジック・ハイレベル入力の閾値 ロジック・ローレベル入力の閾値 ロジック・ハイレベル出力電圧 ロジック・ローレベル出力電圧 スイッチング仕様 ADuM130xARW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH-tPHL|5 伝搬遅延スキュー6 チャンネル間マッチング7 ADuM130xBRW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH−tPHL|5 温度による変化 伝搬遅延スキュー6 REV.B 記号 Min Typ Max 単位 IDDI(Q) IDDO(Q) 0.26 0.11 0.31 0.14 mA mA IDD1(Q) IDD2(Q) 0.9 0.4 1.7 0.7 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 IDD1(10) IDD2(10) 3.4 1.1 4.9 1.6 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 IDD1(100) IDD2(100) 31 8 48 13 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 IDD1(Q) IDD2(Q) 0.7 0.6 1.4 0.9 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 IDD1(10) IDD2(10) 2.6 1.8 3.7 2.5 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 IDD1(100) IDD2(100) 24 16 36 23 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 IIA、IIB、IIC、 −10 IE1、IE2 +0.01 +10 μA 0 ≦VIA、VIB、VIC ≦VDD1 またはVDD2、0 ≦VE1 VE2 ≦VDD1またはVDD2 VIH、VEH 1.6 VIL、VEL VOAH、VOBH、 VDD1、VDD2−0.1 3.0 VOCH VDD1、VDD2−0.4 2.8 VOAL、VOBL、 0.0 VOCL 0.04 0.2 0.1 0.1 0.4 PW 1000 tPHL、tPLH PWD tPSK tPSKCD/OD 1 50 75 PW tPHL、tPLH PWD 0.4 100 40 50 50 100 10 20 38 50 3 5 tPSK 26 5 テスト条件 V V V V V V V IOx=−20μA、VIx=VIxH IOx=−4mA、VIx=VIxH IOx=20μA、VIx=VIxL IOx=400μA、VIx=VIxL IOx=4mA、VIx=VIxL ns Mbps ns ns ns ns CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル ns Mbps ns ns ps/℃ ns CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル ADuM1300/ADuM1301 パラメータ チャンネル間マッチング、同方向 チャンネル間7 チャンネル間マッチング、反対方 向チャンネル間7 ADuM130xCRW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH−tPHL|5 温度による変化 伝搬遅延スキュー6 チャンネル間マッチング、同方向 チャンネル間7 チャンネル間マッチング、反対方 向チャンネル間7 すべてのモデルに対して 出力ディスエーブル伝搬遅延 (ハイ/ローレベルから ハイ・インピーダンスへ) 出力イネーブル伝搬遅延 (ハイ・インピーダンスから ハイ/ローレベルへ) 出力立上がり/立下がり時間 (10∼90%値) ロジック・ハイレベル出力でのコ モン・モード過渡耐圧8 ロジック・ローレベル出力でのコ モン・モード過渡耐圧8 リフレッシュ・レート チャンネル当たりの入力ダイナ ミック電源電流9 チャンネル当たりの出力ダイナ ミック電源電流9 Max 単位 テスト条件 tPSKCD 記号 Min Typ 3 ns CL=15pF、CMOS信号レベル tPSKOD 6 ns CL=15pF、CMOS信号レベル 10 CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル PW tPSK tPSKCD 16 2 ns Mbps ns ns ps/℃ ns ns tPSKOD 5 ns CL=15pF、CMOS信号レベル tPHL、tPLH PWD 6.7 150 34 0.5 3 90 20 45 2 tPHZ、tPLH 6 8 ns CL=15pF、CMOS信号レベル tPZH、tPZL 6 8 ns CL=15pF、CMOS信号レベル tR/tF 3 ns CL=15pF、CMOS信号レベル VIx=VDD1=VDD2、VCM=1000V 過渡電圧振幅=800V VIx=0V、VCM=1000V 過渡電圧振幅=800V |CMH| 25 35 kV/μs |CML| 25 35 kV/μs fr IDDI(D) 1.1 0.10 Mbps mA/Mbps IDDO(D) 0.03 mA/Mbps 注 1 すべての電圧はそれぞれのグラウンドを基準とします。 2 電源電流値は、同一データレートで動作する全3チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合です。所定のデータレートで動作する個々のチャンネル動作に対応する電源電流は、 20ページの「消費電力」の説明に従って計算することができます。無負荷および有負荷状態に対するデータレートの関数としてのチャンネル当たりの電源電流については、図6∼8を参照してください。 ADuM1300/ADuM1301チャンネル構成に対するデータレートの関数としてのIDD1とIDD2の合計電源電流については、図9∼12を参照してください。 3 最小パルス幅は、規定のパルス幅歪みが保証される最短のパルス幅です。 4 最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。 5 伝搬遅延tPHLは、VIx信号の立下がりエッジの50%レベルからVOx信号の立下がりエッジの50%レベルまでを測定した値です。伝搬遅延tPLHは、VIx信号の立上がりエッジの50%レベルからVOx信号の立上がり エッジの50%レベルまでを測定した値です。 6 tPSKは、tPHLまたはtPLHにおけるワースト・ケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。 7 同方向チャンネル間マッチングは、絶縁バリアの同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、絶縁バリアの反対側に入力を持つ2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 8 CMHは、VO > 0.8VDD2を維持している間に保持されるコモン・モード電圧の最大スルーレートです。CMLはVO < 0.8Vを維持している間に保持されるコモン・モード電圧の最大スルーレートです。コモ ン・モード電圧スルーレートは、コモン・モード電圧の立上がりと立下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードを超える範囲を表します。 9 ダイナミック電源電流は、信号データレートを1Mbps増やすのに必要な電源電流の増分を表します。無負荷および有負荷状態に対するチャンネル当たりの電源電流については、図6∼8を参照してくださ い。所与のデータレートに対するチャンネル当たりの電源電流の計算については、20ページの「消費電力」を参照してください。 6 REV.B ADuM1300/ADuM1301 電気的特性―5V/3V動作時または3V/5V動作時1 5V/3V動作:4.5V ≦VDD1 ≦ 5.5V、2.7V ≦VDD2 ≦ 3.6V。3V/5V動作:2.7V ≦VDD1 ≦ 3.6V、4.5V ≦VDD2 ≦ 5.5V。特に指定の ない限り、全推奨動作範囲に対してすべてのMin/Max仕様が適用されます。すべてのTyp値はTA=25℃、VDD1=3.0V、VDD2= 5V、またはVDD1=5V、VDD2=3.0Vでの値です。 表3 パラメータ DC仕様 チャンネル当たりの入力電源電流、静止時 5V/3V動作時 3V/5V動作時 チャンネル当たりの出力電源電流、静止時 5V/3V動作時 3V/5V動作時 ADuM1300の3チャンネル合計の電源電流2 DC∼2Mbps VDD1電源電流 5V/3V動作時 3V/5V動作時 VDD2電源電流 5V/3V動作時 3V/5V動作時 10Mbps (BRWとCRWグレードのみ) VDD1電源電流 5V/3V動作時 3V/5V動作時 VDD2電源電流 5V/3V動作時 3V/5V動作時 90Mbps (CRWグレードのみ) VDD1電源電流 5V/3V動作時 3V/5V動作時 VDD2電源電流 5V/3V動作時 3V/5V動作時 ADuM1301の3チャンネル合計の電源電流2 DC∼2Mbps VDD1電源電流 5V/3V動作時 3V/5V動作時 VDD2電源電流 5V/3V動作時 3V/5V動作時 10Mbps (BRWとCRWグレードのみ) VDD1電源電流 5V/3V動作時 3V/5V動作時 VDD2電源電流 5V/3V動作時 3V/5V動作時 90Mbps (CRWグレードのみ) VDD1電源電流 5V/3V動作時 REV.B 記号 Min Typ Max 単位 テスト条件 0.50 0.26 0.53 0.31 mA mA 0.11 0.19 0.14 0.21 mA mA 1.6 0.9 2.5 1.7 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 0.4 0.7 0.7 1.0 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 6.5 3.4 8.1 4.9 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 1.1 1.9 1.6 2.5 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 57 31 77 48 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 8 16 13 18 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 1.3 0.7 2.1 1.4 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 0.6 1.0 0.9 1.4 mA mA DC∼1MHzのロジック信号周波数 DC∼1MHzのロジック信号周波数 5.0 2.6 6.2 3.7 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 1.8 3.4 2.5 4.2 mA mA 5MHzのロジック信号周波数 5MHzのロジック信号周波数 43 57 mA 50MHzのロジック信号周波数 IDDI(Q) IDDO(Q) IDD1(Q) IDD2(Q) IDD1(10) IDD2(10) IDD1(100) IDD2(100) IDD1(Q) IDD2(Q) IDD1(10) IDD2(10) IDD1(100) 7 ADuM1300/ADuM1301 パラメータ 3V/5V動作時 VDD2電源電流 5V/3V動作時 3V/5V動作時 すべてのモデルに対して 入力電流 ロジック・ハイレベル入力の閾値 5V/3V動作時 3V/5V動作時 ロジック・ローレベル入力の閾値 5V/3V動作時 3V/5V動作時 ロジック・ハイレベル出力電圧 ロジック・ローレベル出力電圧 スイッチング仕様 ADuM130xARW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH−tPHL|5 伝搬遅延スキュー6 チャンネル間マッチング7 ADuM130xBRW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH-tPHL|5 温度による変化 伝搬遅延スキュー6 チャンネル間マッチング、同方向 チャンネル間7 チャンネル間マッチング、反対方 向チャンネル間7 ADuM130xCRW 最小パルス幅3 最大データレート4 伝搬遅延5 パルス幅歪み、|tPLH−tPHL|5 温度による変化 伝搬遅延スキュー6 チャンネル間マッチング、同方向 チャンネル間7 チャンネル間マッチング、反対方 向チャンネル間7 すべてのモデルに対して 出力ディスエーブル伝搬遅延 (ハイ/ローレベルから ハイ・インピーダンスへ) 出力イネーブル伝搬遅延 (ハイ・インピーダンスから ハイ/ローレベルへ) 出力立上がり/立下がり時間 (10∼90%値) 記号 Min Typ Max 単位 テスト条件 24 36 mA 50MHzのロジック信号周波数 16 29 23 37 mA mA 50MHzのロジック信号周波数 50MHzのロジック信号周波数 +0.01 +10 μA 0 ≦VIA、VIB、VIC ≦VDD1 またはVDD2、0 ≦VE1 VE2 ≦VDD1またはVDD2 IDD2(100) IIA、IIB、IIC、 −10 IE1、IE2 VIH、VEH 2.0 1.6 V V VIL、VEL 0.8 0.4 VOAH、VOBH、 VDD1、VDD2−0.1 VDD1/VDD2 VOCH VDD1、VDD2−0.4 VDD1/VDD2−0.2 VOAL、VOBL、 0.0 0.1 VOCL 0.04 0.1 0.2 0.4 PW tPHL、tPLH PWD tPSK tPSKCD/OD 1000 1 50 70 PW 100 40 50 50 V V IOx=−20μA VIx=VIxH IOx=−4mA、VIx=VIxH IOx=20μA VIx=VIxL IOx=400μA、VIx=VIxL IOx=4mA、VIx=VIxL ns Mbps ns ns ns ns CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF,CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル V V tPSK tPSKCD 6 3 ns Mbps ns ns ps/℃ ns ns tPSKOD 22 ns CL=15pF、CMOS信号レベル 10 CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル CL=15pF、CMOS信号レベル tPHL、tPLH PWD 100 V V V 10 15 35 50 3 5 PW tPSK tPSKCD 14 2 ns Mbps ns ns ps/℃ ns ns tPSKOD 5 ns CL=15pF、CMOS信号レベル tPHL、tPLH PWD 6.7 150 30 0.5 3 90 20 40 2 tPHZ、tPLH 6 8 ns CL=15pF、CMOS信号レベル tPZH、tPZL 6 8 ns CL=15pF、CMOS信号レベル tR/tf CL=15pF、CMOS信号レベル 8 REV.B ADuM1300/ADuM1301 パラメータ 5V/3V動作時 3V/5V動作時 ロジック・ハイレベル出力でのコ モン・モード過渡耐圧8 ロジック・ローレベル出力でのコ モン・モード過渡耐圧8 リフレッシュ・レート 5V/3V動作時 3V/5V動作時 チャンネル当たりの入力ダイナ ミック電源電流9 5V/3V動作時 3V/5V動作時 チャンネル当たりの出力ダイナ ミック電源電流9 5V/3V動作時 3V/5V動作時 記号 Min Typ |CMH| 25 3.0 2.5 35 Max ns ns kV/μs 単位 |CML| 25 35 kV/μs 1.2 1.1 Mbps Mbps 0.19 0.10 mA/Mbps mA/Mbps 0.03 0.05 mA/Mbps mA/Mbps テスト条件 VIx=VDD1=VDD2、VCM=1000V 過渡電圧振幅=800V VIx=0V、VCM=1000V 過渡電圧振幅=800V fr IDDI(D) IDDI(D) 注 1 すべての電圧はそれぞれのグラウンドを基準とします。 2 電源電流値は、同一データレートで動作する全3チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合です。所定のデータレートで動作する個々のチャンネル動作に対応する電源電流は、 20ページの「消費電力」の説明に従って計算することができます。無負荷および有負荷状態に対するデータレートの関数としてのチャンネル当たりの電源電流については、図6∼8を参照してください。 ADuM1300/ADuM1301チャンネル構成に対するデータレートの関数としてのIDD1とIDD2の合計電源電流については、図9∼12を参照してください。 3 最小パルス幅は、規定のパルス幅歪みが保証される最短のパルス幅です。 4 最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。 5 伝搬遅延tPHLは、VIx信号の立下がりエッジの50%レベルからVOx信号の立下がりエッジの50%レベルまでを測定した値です。伝搬遅延tPLHは、VIx信号の立上がりエッジの50%レベルからVOx信号の立上がり エッジの50%レベルまでを測定した値です。 6 tPSKは、tPHLまたはtPLHにおけるワースト・ケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。 7 同方向チャンネル間マッチングは、絶縁バリアの同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、絶縁バリアの反対側に入力を持つ2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 8 CMHは、VO > 0.8VDD2を維持している間に保持されるコモン・モード電圧の最大スルーレートです。CMLはVO < 0.8Vを維持している間に保持されるコモン・モード電圧の最大スルーレートです。コモ ン・モード電圧スルーレートは、コモン・モード電圧の立上がりと立下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードを超える範囲を表します。 9 ダイナミック電源電流は、信号データレートを1Mbps増やすのに必要な電源電流の増分を表します。無負荷および有負荷状態に対するチャンネル当たりの電源電流については、図6∼8を参照してくださ い。所与のデータレートに対するチャンネル当たりの電源電流の計算については、20ページの「消費電力」を参照してください。 REV.B 9 ADuM1300/ADuM1301 パッケージ特性 表4 パラメータ 記号 抵抗(入力-出力)1 容量(入力-出力)1 入力容量2 ICジャンクション-ケース間熱抵抗、サイド1 RI-O CI-O CI θJCI Min 1012 1.7 4.0 33 Typ Max Ω pF pF ℃/W 単位 ICジャンクション-ケース間熱抵抗、サイド2 θJCO 28 ℃/W テスト条件 f=1MHz パッケージ下側の中央に熱電対 を配置 注 1 2ピン・デバイスを想定。1、2、3、4、5、6、7、8の各ピンを互いに接続し、9、10、11、12、13、14、15、16の各ピンを互いに接続。 2 入力容量は任意の入力データ・ピンとグラウンド間で測定。 適用規格 ADuM130xは表5に示す機関から認定取得済みです。 表5 UL 1577部品認定プログラムによる認定1 2500V rms絶縁電圧での二重絶縁 File E214100 CSA VDE 「CSA Component Acceptance Notice #5A」 による認定 400V rmsの最大動作電圧による CSA 60950-1-03およびIEC 60950-1に 準拠した強化絶縁 File 205078 DIN EN 60747-5-2 (VDE 0884 Part 2): 2003-01による認定2 560Vピークによる基本絶縁 DIN EN 60747-5-2 (VDE 0884 Part 2):2003-01、 DIN EN 60950 (VDE 0805):2001-12に準拠。 560Vピーク、EN 60950:2000強化絶縁 File 2471900-4880-0001 注 1 UL 1577に従い、ADuM130xの各モデルに3000V rms以上の絶縁テスト電圧を1秒間加えたテストで保証されています(リーク電流検出の規定値=5μA) 。 2 DIN EN 60747-5-2に従い、ADuM130xの各モデルに1050Vピーク以上の絶縁テスト電圧を1秒間加えたテストで保証されています(部分放電の検出規定値=5pC)。「*」マーク付のブランドは、DIN EN 60747-5-2認定品を表します。 絶縁および安全性関連の仕様 表6 パラメータ 記号 値 単位 条件 定格絶縁電圧 最小外部空間距離(クリアランス) L(I01) 2500 最小8.40 Vrms mm 最小外部沿面距離(クリページ) L(I02) 最小8.10 mm 最小内部空間距離(内部クリアランス) 耐トラッキング性(トラッキング指数) 絶縁グループ CTI 最小0.017 >175 IIIa mm V 1分間継続 入力ピンから出力ピンまでの空間最短距離を 測定 入力ピンから出力ピンまでのボディ表面に 沿う最短パスを測定 絶縁体を通過する絶縁距離 DIN IEC 112/VDE 0303 Part 1 材料グループ(DIN VDE 0110、1/89、Table 1) 10 REV.B ADuM1300/ADuM1301 DIN EN 60747-5-2 (VDE 0884 Part 2)絶縁特性 表7 説明 DIN VDE 0110による絶縁分類 定格メイン電圧≦150V rmsの場合 定格メイン電圧≦300V rmsの場合 定格メイン電圧≦400V rmsの場合 環境による分類 汚染度(DINVDE 0110、Table I) 最大動作絶縁電圧 入力-出力間テスト電圧、メソッドb1 VIORM×1.875=VPR、100%の出荷テスト、 tm=1秒、部分放電< 5pC 入力-出力間テスト電圧、メソッドa 環境テスト・サブグループ1の後 VIORM×1.6=VPR、tm=60秒、部分放電< 5pC 入力および/または安全性テスト・サブグループ2/3の後 VIORM×1.2=VPR、tm=60秒、部分放電< 5pC 最大許容過電圧(過渡過電圧、tTR=10秒) 安全性限界値 (故障時に許容できる最大値、図3の温度ディレーティング・カーブも参照) ケース温度 サイド1(ピン1∼8)電流 サイド2(ピン9∼16)電流 TS、VIO=500Vでの絶縁抵抗 記号 特性 単位 VIORM VPR I−IV I−III I−II 40/105/21 2 560 1050 Vピーク Vピーク 896 672 Vピーク Vピーク VTR 4000 Vピーク TS IS1 IS2 RS 150 265 335 >109 ℃ mA mA Ω VPR このアイソレータは、安全性限界値データ以内での基本絶縁用です。安全性データは、保護回路を使って遵守してください。 安全性限界電流(mA) パッケージ表面の「*」マークは、560Vピーク動作電圧に対してDIN EN 60747-5-2認定済みであることを表示します。 350 推奨動作条件 300 表8 250 サイド2 200 150 サイド1 パラメータ 記号 Min Max 単位 動作温度 電源電圧1 入力信号の立上がり および立下がり時間 TA VDD1、VDD2 −40 2.7 +105 5.5 1.0 ℃ V ms 注 100 1 すべての電圧はそれぞれのグラウンドを基準とします。外部磁界耐性については、16ページの 「DC精度と磁界耐性」を参照してください。 0 0 50 100 ケース温度(℃) 150 200 03787-0-003 50 図3. 温度ディレーティング・カーブ、DIN EN 60747-5-2に よるケース温度に対する安全性限界電流の依存性 REV.B 11 ADuM1300/ADuM1301 絶対最大定格 表9 パラメータ 記号 Min Max 単位 保存温度 動作時周囲温度 電源電圧1 入力電圧1、2 出力電圧1、2 ピンの平均出力電流3 サイド1(ピン1∼8) サイド2(ピン9∼16) コモン・モード過渡電圧4 TST TA VDD1、VDD2 VIA、VIB、VIC、VE1、VE2 VOA、VOB、VOC −65 −40 −0.5 −0.5 −0.5 +150 +105 +7.0 VDDI+0.5 VDDO+0.5 ℃ ℃ V V V IO1 IO2 −23 −30 −100 +23 +30 +100 mA mA kV/μs 注 1 2 3 4 すべての電圧はそれぞれのグラウンドを基準とします。 VDDIとVDDOはそれぞれ、各チャンネルの入力側と出力側の電源電圧を表します。 「PCボードのレイアウト」を参照してください。 種々の温度に対する最大定格電流値は図3を参照してください。 絶縁バリアを超えるコモン・モード過渡電圧を表します。絶対最大定格を超えるコモン・モード過渡電圧を加えると、ラッチアップまたは恒久的損傷が生じることがあります。 上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを指定するものであり、 この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。長時間デバイスを絶対最大定格状態に置くと、デバイスの信頼 性に影響を与えることがあります。特に指定のない限り、周囲温度は25℃です。 注意 ESD(静電放電)の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積さ れ、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバ イスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化 や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。 表10. WARNING! ESD SENSITIVE DEVICE 真理値表(正論理) 1 VIX入力 VEX入力2 VDDI状態1 VDDO状態1 VOX出力1 H L X X X X HまたはNC HまたはNC L HまたはNC L X 電源オン 電源オン 電源オン 電源オフ 電源オフ 電源オン 電源オン 電源オン 電源オン 電源オン 電源オン 電源オフ H L Z H Z 不定 注 出力はVDDI電源回復から1μs以内に入力状態に戻ります。 VEX状態がHまたはNCの場合、出力はVDDO電源回復から 1μs以内に入力状態に戻ります。VEX状態がLの場合、出力 はVDDO電源回復から8ns以内にハイ・インピーダンス状態に 戻ります。 注 1 VIXとVOXはそれぞれ、チャンネル(A、B、C)の入力信号と出力信号を表します。VEXは、VOX出力と同じ側の出力イネーブル信号を表します。VDDIとVDDOはそれぞれ、各チャンネルの入力側と出力側の 電源電圧を表します。 2 ノイズの多い環境では、VEXを外部のロジック・ハイレベルまたはローレベルに接続することを推奨します。 12 REV.B ADuM1300/ADuM1301 ピン配置および機能の説明 16 VDD2 VDD1 1 16 VDD2 *GND1 2 ADuM1301 15 GND2* 上面図 VIA 3 14 VOA VIB 4 (実寸ではありません) 13 VOB 12 VOC VOC 5 12 VIC NC 6 11 NC NC 6 11 NC NC 7 *GND1 8 10 VE2 10 VE2 9 GND2* VE1 7 *GND1 8 9 GND2* NC=未接続 03787-0-004 VIC 5 NC=未接続 図4. ADuM1300のピン配置 03787-0-005 VDD1 1 *GND1 2 ADuM1300 15 GND2* 上面図 VIA 3 14 VOA VIB 4 (実寸ではありません) 13 VOB 図5. ADuM1301のピン配置 *ピン2と8は内部で接続されています。両ピンはGND1に接続することを推奨します。ピン9と15は内部で接続されています。両ピンはGND2に接続することを推奨します。出力を常にイネーブルしておく場 合には、ADuM1300の出力イネーブル (ピン10)を開放状態にしておくことができます。出力を常にイネーブルしておく場合には、ADuM1301の出力イネーブル(ピン7と10)を開放状態にしておくこと ができます。ノイズの多い環境では、ピン7(ADuM1301の場合)とピン10(両モデル)を外部のロジック・ハイレベルまたはローレベルに接続することを推奨します。 表11. ADuM1300ピン機能の説明 表12. ADuM1301ピン機能の説明 ピン番号 記号 機能 ピン番号 記号 機能 1 VDD1 1 VDD1 2 GND1 2 GND1 3 4 5 6 7 8 VIA VIB VIC NC NC GND1 3 4 5 6 7 VIA VIB VOC NC VE1 9 GND2 10 VE2 アイソレータのサイド1の電源電圧、2.7∼ 5.5V。 グラウンド1。アイソレータのサイド1のグラ ウンド基準。 ロジック入力A ロジック入力B ロジック入力C 未接続 未接続 グラウンド1。アイソレータのサイド1のグラ ウンド基準。 グラウンド2。アイソレータのサイド2のグラ ウンド基準。 出力イネーブル2。アクティブ・ハイレベルの ロジック入力。VE2がハイレベルまたは開放の とき、V OA、V OB、V OCの各出力がイネーブル になります。V E2 がローレベルのとき、V OA 、 VOB、VOCの各出力がディスエーブルになりま す。ノイズの多い環境では、VE2を外部のロジ ック・ハイレベルまたはローレベルに接続す ることを推奨します。 未接続 ロジック出力C ロジック出力B ロジック出力A グラウンド2。アイソレータのサイド2のグラ ウンド基準。 アイソレータのサイド2の電源電圧、2.7∼ 5.5V。 8 GND1 9 GND2 10 VE2 11 12 13 14 15 NC VIC VOB VOA GND2 16 VDD2 アイソレータのサイド1の電源電圧、2.7∼ 5.5V。 グラウンド1。アイソレータのサイド1のグラ ウンド基準 ロジック入力A ロジック入力B ロジック出力C 未接続 出力イネーブル1。アクティブ・ハイレベルの ロジック入力。VE1がハイレベルまたは開放の とき、V OC出力がイネーブルになります。V E1 がローレベルのとき、VOCがディスエーブルに なります。ノイズの多い環境では、VE1を外部 のロジック・ハイレベルまたはローレベルに 接続することを推奨します。 グラウンド1。アイソレータのサイド1のグラ ウンド基準。 グラウンド2。アイソレータのサイド2のグラ ウンド基準。 出力イネーブル2。アクティブ・ハイレベルの ロジック入力。VE2がハイレベルまたは開放の とき、VOAとVOBの各出力がイネーブルになり ます。VE2がローレベルのとき、VOAとVOBの各 出力がディスエーブルになります。ノイズの 多い環境では、VE2を外部のロジック・ハイレ ベルまたはローレベルに接続することを推奨 します。 未接続 ロジック入力C ロジック出力B ロジック出力A グラウンド2。アイソレータのサイド2のグラ ウンド基準。 アイソレータのサイド2の電源電圧、2.7∼ 5.5V。 11 12 13 14 15 NC VOC VOB VOA GND2 16 VDD2 REV.B 13 ADuM1300/ADuM1301 代表的な性能特性 20 60 18 50 14 40 12 電流(mA) 電流/チャンネル(mA) 16 5V 10 8 30 5V 20 6 3V 3V 4 10 40 60 データレート(Mbps) 80 100 100 03787-0-011 20 100 03787-0-012 0 100 03787-0-013 0 03787-0-008 2 0 0 図6. 5Vおよび3V動作でのデータレート対 代表的なチャンネル当たりの入力電源電流 20 40 60 データレート(Mbps) 80 図9. 5Vおよび3V動作でのデータレート対 代表的なADuM1300 VDD1電源電流 16 6 14 5 10 電流(mA) 電流/チャンネル(mA) 12 4 3 5V 8 5V 6 2 3V 3V 4 1 0 0 20 40 60 データレート(Mbps) 80 100 03787-0-009 2 0 0 40 60 データレート(Mbps) 80 図10. 5Vおよび3V動作でのデータレート対 代表的なADuM1300 VDD1電源電流 50 9 45 8 40 7 35 6 30 電流(mA) 10 5 4 25 5V 20 5V 3V 3 15 3V 2 10 1 5 0 0 20 40 60 データレート(Mbps) 80 100 03787-0-010 電流/チャンネル(mA) 図7. 5Vおよび3V動作でのデータレート対 代表的なチャンネル当たりの出力電源電流(出力無負荷) 20 0 0 図8. 5Vおよび3V動作でのデータレート対 代表的なチャンネル当たりの出力電源電流(出力負荷15pF ) 14 20 40 60 データレート(Mbps) 80 図11. 5Vおよび3V動作でのデータレート対 代表的なADuM1301 VDD1電源電流 REV.B ADuM1300/ADuM1301 30 40 25 3V 35 伝搬遅延(ns) 電流(mA) 20 15 5V 10 30 3V 5 0 20 40 60 データレート(Mbps) 80 100 25 −50 0 25 温度(℃) 50 75 図13. 伝搬遅延の温度特性(Cグレード) 図12. 5Vおよび3V動作でのデータレート対 代表的なADuM1301 VDD2電源電流 REV.B −25 15 100 03787-0-019 0 03787-0-014 5V ADuM1300/ADuM1301 DC精度と磁界耐性 アイソレータの入力における信号の遷移(ハイレベル/ローレベ ル時)により、狭いパルス(約1ns)がトランス経由でデコーダに 送信されます。デコーダはハイレベルでもローレベルでも安定し ており、したがって、パルスによるセットまたはリセットで入力 ロジックの遷移を表します。入力に2μs以上ロジック遷移がない 場合、出力のDC精度を確保するため、正しい入力状態を表す周 期的なリフレッシュ・パルスのセットが送出されます。デコーダ が約5μs間以上この内部パルスを受信しないと、入力側が電源オ フまたは非動作状態にあるとみなされ、ウォッチドッグ・タイマ 回路によりアイソレータの出力が強制的にデフォルト状態(表10 参照)となります。 アプリケーション情報 PCボードのレイアウト ADuM130xデジタル・アイソレータには、ロジック・インターフ ェース用の外付けインターフェース回路は不要です。入力電源ピ ンと出力電源ピンにはバイパス・コンデンサを接続することを強 く推奨します(図14)。バイパス・コンデンサはVDD1ではピン1と 2の間に、VDD2ではピン15と16の間に接続するのが便利です。コ ンデンサの値は、0.01∼0.1μFにします。コンデンサの両端と入 力電源ピンとの間の合計リード長は20mmを超えないようにしま す。各パッケージ側のグラウンド対がパッケージのすぐ近くで接 続されていない限り、ピン1と8の間およびピン9と16の間でバイ パスしてください。 VDD2 GND2 VOA VOB VOC/IC NC VE2 GND2 ADuM130xは、外部磁界に対して極めて強い耐性を持っています。 ADuM130xの磁界耐性の限界は、トランスの受信側コイルに発生 する誘導電圧が十分大きくなり、デコーダを誤セットまたはリセ ットさせる状態が発生する条件で決まります。この状態が発生す る条件を、以下の解析により求めます。ADuM130xは3V動作が 最も感度の高い動作モードなので、この条件を調べます。 03787-0-015 VDD1 GND1 VIA VIB VIC/OC NC VE1 GND1 図14. PCボードの推奨レイアウト トランス出力でのパルスは、1.0V以上の振幅になります。デコー ダは約0.5Vの検出閾値を持つため、誘導電圧に対しては0.5Vの余 裕を持っています。受信側コイルでの誘導電圧は、次式で求めら れます。 高いコモン・モード過渡電圧が発生するアプリケーションでは、 絶縁バリアを越えるようなボード上での結合が起こらないように 注意する必要があります。さらに、いかなる結合も部品側のすべ てのピンで等しくなるようにボード・レイアウトを設計する必要 があります。この注意を怠ると、ピン間で発生する電位差がデバ イスの絶対最大定格を超えてしまい、ラッチアップまたは恒久的 な損傷が発生することがあります。 V = (−dB /d t)ΣΠrn 2; n = 1, 2,..., N ここで、 β=磁束密度(ガウス) N=受信側コイルの巻き数 rn=受信側コイル巻き数n回目の半径(cm) 伝搬遅延に関係するパラメータ 伝搬遅延時間は、ロジック信号が部品を通過するのに要する時間 を表すパラメータです。ロジック・ローレベル出力への伝搬遅延 は、ロジック・ハイレベルへの伝搬遅延と異なることがあります。 入力 (VIX) ADuM130x受信側コイルの形状と、誘導電圧がデコーダにおける 0.5V余裕の最大50%であるという条件を前提にすると、最大許容 磁界は図16のように計算されます。 t PLH t PHL 出力 (VOX) 50% 03787-0-016 50% 図15. 伝搬遅延のパラメータ パルス幅歪みはこれら2つの伝搬遅延値の間の最大の差をいい、 入力信号のタイミングが部品の出力信号で再現される精度を表し ます。 チャンネル間マッチングは、1個のADuM130x製品内にある複数 チャンネル間の伝搬遅延差の最大値を表します。 伝搬遅延スキューは、同じ条件で動作する複数のADuM130x製品 間での伝搬遅延差の最大値を表します。 16 REV.B ADuM1300/ADuM1301 強い磁界に高周波が重なると、PCボードのパターンで形成され るループに十分大きな誤差電圧が誘導されて、後段回路の閾値が トリガされてしまうことに注意が必要です。パターンのレイアウ トでは、これを防止するように注意する必要があります。 10.000 0.100 消費電力 ADuM130xアイソレータ内のあるチャンネルの電源電流は、電源 電圧、チャンネルのデータレート、チャンネルの出力負荷の関数 です。 0.010 各入力チャンネルに対して、電源電流は次式で求められます。 1.000 0.001 1k 10k 100k 1M 磁界周波数(Hz) 10M 100M IDDI=IDDI(Q) IDDI=IDDI(D)×(2f−fr)+IDDI(Q) 03787-0-017 最大許容磁束密度(キロ・ガウス) 100.000 f ≦ 0.5fr f > 0.5fr 各出力チャンネルに対して、電源電流は次式で求められます。 図16. 最大許容外部磁束密度 たとえば、磁界周波数=1MHzで、最大許容磁界=0.2キロ・ガウ スの場合、受信側コイルでの誘導電圧は0.25Vになります。これ は検出閾値の約50%にあたり、出力遷移の誤動作はありません。 同様に、仮にこのような条件が送信パルス内に存在して(さらに 最悪ケースの極性であって)、受信パルスが1.0V以上から0.75Vへ 減少されても、デコーダの検出閾値0.5Vよりも余裕を持っていま す。 IDDO=IDDO(Q) f ≦ 0.5fr IDDO=(IDDO(D)+(0.5×10−3)×CLVDDO)×(2f−fr)+IDDO(Q) f > 0.5fr ここで、 IDDI(D)とIDDO(D)はそれぞれ、チャンネル当たりの入力および出力ダ イナミック電源電流です(mA/Mbps)。 前述の磁束密度値は、所与の距離だけADuM130xトランスから離 れた特定の電流値に対応します。図17に、周波数の関数としての 許容電流値を、所与の距離に対して示します。図から読み取れる ように、ADuM130xの耐性は極めて高く、影響を受けるのは、高 周波でかつこのICに近接して流れる極めて大きな電流の場合に限 られます。前述の1MHzの例では、部品動作に影響を与えるには、 0.5kAの電流をADuM130xから5mmの距離まで近づける必要があ ります。 CL=出力負荷容量(pF) VDDO=出力電源電圧(V) f =入力ロジック信号周波数(MHz、入力データレートの1/2、 NRZシグナリング) fr=入力ステージ・リフレッシュ・レート(Mbps) 1000.00 IDDI(Q)とIDDO(Q)はそれぞれ、指定された入力および出力静止電源電 流です(mA)。 距離 = 1m 最大許容電流(kA) 100.00 IDD1とIDD2の合計電源電流を計算するために、IDD1とIDD2に対応する チャンネルの入力と出力の電源電流を計算して合計します。図6 と7に、無負荷状態の出力に対して、データレートの関数として のチャンネル当たりの電源電流を示します。図8に、15pF負荷の 出力に対して、データレートの関数としてのチャンネル当たりの 電源電流を示します。図9∼12に、ADuM1300/ ADuM1301のチャ ンネル構成に対して、データレートの関数としての電源電流IDD1 とIDD2の合計を示します。 10.00 距離 = 100mm 1.00 距離 = 5mm 0.01 1k 10k 100k 1M 10M 磁界周波数(Hz) 100M 03787-0-018 0.10 図17. 電流とADuM130x間のさまざまな距離に 対する最大許容電流 REV.B 17 ADuM1300/ADuM1301 外形寸法 10.50 (0.4134) 10.10 (0.3976) 9 16 7.60 (0.2992) 7.40 (0.2913) 1.27 (0.0500) BSC 0.30 (0.0118) 0.10 (0.0039) 平坦性 0.10 10.65 (0.4193) 10.00 (0.3937) 8 1 0.51 (0.0201) 0.31 (0.0122) 0.75 (0.0295) × 45° 0.25 (0.0098) 2.65 (0.1043) 2.35 (0.0925) 実装面 8° 0.33 (0.0130) 0° 0.20 (0.0079) 1.27 (0.0500) 0.40 (0.0157) JEDEC規格MS-013AAに準拠 括弧内のインチ寸法はミリメートル値の概数であり、参考用に表示しています。 設計には使用しないでください。 図18. 16ピン標準SOP[SOIC]―ワイド(RW-16) 寸法単位:mm(インチ) オーダー・ガイド 製品モデル 入力数 VDD1側 入力数 VDD2側 最大データ・ レート (Mbps) 最大伝搬 遅延、5V (ns) 最大パルス 幅歪み (ns) ADuM1300ARW2 ADuM1300BRW2 ADuM1300CRW2 ADuM1300ARWZ2,3 ADuM1300BRWZ2,3 ADuM1300CRWZ2,3 ADuM1301ARW2 ADuM1301BRW2 ADuM1301CRW2 ADuM1301ARWZ2,3 ADuM1301BRWZ2,3 ADuM1301CRWZ2,3 3 3 3 3 3 3 2 2 2 2 2 2 0 0 0 0 0 0 1 1 1 1 1 1 1 10 90 1 10 90 1 10 90 1 10 90 100 50 32 100 50 32 100 50 32 100 50 32 40 3 2 40 3 2 40 3 2 40 3 2 温度範囲 (℃) −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ −40∼105℃ パッケージ・ オプション1 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 RW-16 1 RW-16=16ピン・ワイドのSOIC 2「テープ&リール」も提供しています。製品モデルの末尾に「-RL」が付いている場合、直径13インチ(1000個入り)の「テープ&リール」をオプションとして提供しています。 3 Z=鉛フリー製品 18 REV.B ADuM1300/ADuM1301 REV.B 19 TDS07/2004/PDF ADuM1300/ADuM1301 C03787-0-5/04(B)-J 20 REV.B