日本語版

4チャンネル・デジタル・
アイソレータ
ADuM1400/ADuM1401/ADuM1402
特長
概要
低消費電力動作
5V動作：
0∼2Mbpsでチャンネル当たり最大1.0mA
10Mbpsでチャンネル当たり最大3.5mA
90Mbpsでチャンネル当たり最大31mA
3V動作：
0∼2Mbpsでチャンネル当たり最大0.7mA
10Mbpsでチャンネル当たり最大2.1mA
90Mbpsでチャンネル当たり最大20mA
双方向通信
3V/5Vレベル変換
高温動作：105℃
高速データレート：DC∼100Mbps (NRZ)
高精度なタイミング特性：
パルス幅歪み：最大2ns
チャンネル間マッチング：最大2ns
高コモン・モード過渡耐圧：25kV/μs以上
出力イネーブル機能
ワイドの16ピンSOICパッケージ、鉛フリー製品あり
安全規格認定
UL認定：2500V rms、1分間のUL 1577規格に準拠
CSA component acceptance notice #5Aに準拠
VDE適合性認定
DIN EN 60747-5-2 (VDE 0884 Part 2)：2003-01
DIN EN 60950 (VDE 0805)：2001-12；EN 60950：2000
VIORM＝560V peak
ADuM140xは、アナログ・デバイセズのiCoupler®技術に基づく4
チャンネルのデジタル・アイソレータです。高速CMOS技術と空
気コアを使ったモノリシック・トランス技術の組み合わせによ
り、ADuM140xはフォトカプラ・デバイスなどの置換品に比べて、
格段に優れた性能特性を提供します。
iCouplerデバイスはLEDと光ダイオードを使用しないので、一般
にフォトカプラに起因する設計の難しさが回避されます。一般的
なフォトカプラにとっては、不確かな電流交換比や非直線的な伝
達関数、温度や寿命の影響などが問題でしたが、iCouplerのシン
プルなデジタル・インターフェースや安定した性能特性によっ
て、こうした問題点は解消されています。これらのiCoupler製品
では、外付けドライバやその他のディスクリート部品は不要です。
さらに、 i Couplerデバイスは信号データレートが同程度の場合、
フォトカプラの消費電力の1/10∼1/6で動作します。
ADuM140xアイソレータ・ファミリーは、独立した4つのアイソ
レーション・チャンネルをさまざまなチャンネル構成とデータレ
ートで提供します(「オーダー・ガイド」参照）。ADuM140xの全
モデルは、両側とも2.7∼5.5Vの電源電圧で動作するため、低電
圧システムと互換性を持ち、さらに絶縁バリアをまたぐ電圧変換
機能も可能にします。さらに、ADuM140xはパルス幅歪みが小さ
く（CRWグレードで2ns未満）、かつチャンネル間マッチングが
優れています（CRWグレードで2ns未満）。ADuM140xアイソレー
タは、他のフォトカプラとは異なり、入力ロジックに遷移がない
場合およびパワーアップ／パワーダウン時に、DCを正確に維持
する特許取得済みのリフレッシュ機能を持っています。
アプリケーション
汎用のマルチチャンネル・アイソレーション
SPI®インターフェース／データ・コンバータのアイソレーション
RS-232/422/485トランシーバ
工業用フィールド・バスのアイソレーション
VDD1 1
16
VDD2
VDD1 1
16
VDD2
VDD1 1
16
VDD2
GND1 2
15
GND2
GND1 2
15
GND2
GND1 2
15
GND2
VIA 3
エンコード
デコード
14
VOA
VIA
3
エンコード
デコード
14
VOA
VIA 3
エンコード
デコード
14
VOA
VIB 4
エンコード
デコード
13
VOB
VIB
4
エンコード
デコード
13
VOB
VIB 4
エンコード
デコード
13
VOB
VIC 5
エンコード
デコード
12
VOC
VIC 5
デコード
エンコード
12
VOC
VOC 5
デコード
エンコード
12
VIC
VID 6
エンコード
デコード
デコード
エンコード
デコード
エンコード
VOD 6
11
VID
VOD 6
VE2
VE1 7
10
VE2
VE1 7
GND1 8
9
GND1 8
9
図1. ADuM1400の機能ブロック図
GND2
GND2
図2. ADuM1401の機能ブロック図
03786-0-002
VOD
10
03786-0-001
11
NC 7
GND1
8
11
VID
10
VE2
9
GND2
03786-0-003
機能ブロック図
図3. ADuM1402の機能ブロック図
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期して
いますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許や権利
の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または
特許の権利の使用を明示的または暗示的に許諾するものでもありません。本紙記載の商
標および登録商標は、各社の所有に属します。
©2004 Analog Devices, Inc. All rights reserved.
REV.A
アナログ・デバイセズ株式会社
本 社／東京都港区海岸1-16-1 電話03
（5402）8200 〒105-6891
ニューピア竹芝サウスタワービル
大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06（6350）6868（代） 〒532-0003
新大阪MTビル2号
ADuM1400/ADuM1401/ADuM1402
目次
ESDに関する注意 …………………………………………………12
ピン配置および機能の説明…………………………………………13
代表的な性能特性……………………………………………………15
アプリケーション情報………………………………………………17
PCボードのレイアウト……………………………………………17
伝搬遅延に関係するパラメータ…………………………………17
DC精度と磁界耐性 ………………………………………………17
消費電力……………………………………………………………18
外形寸法………………………………………………………………19
オーダー・ガイド…………………………………………………19
仕様 ……………………………………………………………………3
電気的特性―5V動作時 ………………………………………………3
電気的特性―3V動作時 ………………………………………………5
電気的特性―5V/3V動作時または3V/5V動作時……………………7
パッケージ特性………………………………………………………10
適用規格………………………………………………………………10
絶縁および安全性関連の仕様……………………………………10
DIN EN 60747-5-2 (VDE 0884 Part 2)絶縁特性 …………………11
推奨動作条件………………………………………………………11
絶対最大定格…………………………………………………………12
改訂履歴
5/04-Date Sheet Changed from Rev.0 to Rev.A.
Updated Format ………………………………………………Universal
Changes to the Fearures…………………………………………………1
Changes to Table 7 and Table 8 ………………………………………14
Changes to Table 9 ……………………………………………………15
Changes to the DC Correctness and Magnetic Field Immunity
Section…………………………………………………………………20
Changes to the Power Consumption Section …………………………21
Changes to the Ordering Guide ………………………………………22
9/03-Revision 0: Initial Version.
2
REV.0
ADuM1400/ADuM1401/ADuM1402
仕様
電気的特性―5V動作時1
4.5V ≦VDD1 ≦ 5.5V、4.5V ≦VDD2 ≦ 5.5V。特に指定のない限り、全推奨動作範囲に対してすべてのMin/Max仕様が適用されます。
すべてのTyp値はTA＝25℃、VDD1＝VDD2＝5Vでの値です。
表1
パラメータ
DC仕様
チャンネル当たりの入力電源電流、静止時
チャンネル当たりの出力電源電流、静止時
ADuM1400の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
VDD2電源電流
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
VDD2電源電流
90Mbps （CRWグレードのみ）
VDD1電源電流
VDD2電源電流
ADuM1401の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
VDD2電源電流
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
VDD2電源電流
90Mbps （CRWグレードのみ）
VDD1電源電流
VDD2電源電流
ADuM1402の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1またはVDD2電源電流
記号
Min
Typ
Max
単位
IDDI(Q)
IDDO(Q)
0.50
0.19
0.53
0.21
mA
mA
IDD1(Q)
IDD2(Q)
2.2
0.9
2.8
1.4
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
IDD1(10)
IDD2(10)
8.6
2.6
10.6
3.5
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
IDD1(100)
IDD2(100)
76
21
100
25
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
IDD1(Q)
IDD2(Q)
1.8
1.2
2.4
1.8
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
IDD1(10)
IDD2(10)
7.1
4.1
9.0
5.0
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
IDD1(100)
IDD2(100)
62
35
82
43
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
IDD1(Q)、
IDD2(Q)
1.5
2.1
mA
DC∼1MHzのロジック信号周波数
5.6
7.0
mA
5MHzのロジック信号周波数
49
62
mA
50MHzのロジック信号周波数
＋0.01
＋10
μA
0 ≦VIA、VIB、VIC、VID ≦
VDD1またはVDD2、0 ≦VE1、
VE2 ≦VDD1またはVDD2
10Mbps （BRWとCRWグレードのみ）
VDD1またはVDD2電源電流
IDD1(10)、
IDD2(10)
90Mbps （CRWグレードのみ）
IDD1(100)、
VDD1またはVDD2電源電流
IDD2(100)
すべてのモデルに対して
入力電流
IIA、IIB、IIC、 −10
IID、IE1、IE2
ロジック・ハイレベル入力の閾値
ロジック・ローレベル入力の閾値
ロジック・ハイレベルの出力電圧
ロジック・ローレベルの出力電圧
スイッチング仕様
ADuM140xARW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
REV.A
VIH、VEH
2.0
VIL、VEL
VOAH、VOBH、 VDD1、VDD2−0.1 5.0
VOCH、VODH
VDD1、VDD2−0.4 4.8
VOAL、VOBL、
0.0
VOCL、VODL
0.04
0.2
0.1
0.1
0.4
PW
1000
tPHL、tPLH
PWD
1
50
65
3
0.8
100
40
テスト条件
V
V
V
V
V
V
V
IOx＝−20μA、VIx＝VIxH
IOx＝−4mA、VIx＝VIxH
IOx＝20μA、VIx＝VIxL
IOx＝400μA、VIx＝VIxL
IOx＝4mA、VIx＝VIxL
ns
Mbps
ns
ns
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
ADuM1400/ADuM1401/ADuM1402
パラメータ
伝搬遅延スキュー6
チャンネル間マッチング7
ADuM140xBRW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
温度による変化
伝搬遅延スキュー6
チャンネル間マッチング、同方向
チャンネル間7
チャンネル間マッチング、反対方
向チャンネル間7
ADuM140xCRW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
温度による変化
伝搬遅延スキュー6
チャンネル間マッチング、同方向
チャンネル間7
チャンネル間マッチング、反対方
向チャンネル間7
すべてのモデルに対して
出力ディスエーブル伝搬遅延
（ハイ／ローレベルからハイ・
インピーダンスへ）
出力イネーブル伝搬遅延
（ハイ・インピーダンスからハイ／
ローレベルへ）
出力立上がり／立下がり時間
（10∼90%値）
ロジック・ハイレベル出力でのコ
モン・モード過渡耐圧8
ロジック・ローレベル出力でのコ
モン・モード過渡耐圧8
リフレッシュ・レート
チャンネル当たりの入力ダイナ
ミック電源電流9
チャンネル当たりの出力ダイナ
ミック電源電流9
記号
Min
Typ
tPSK
tPSKCD/OD
PW
Max
単位
テスト条件
50
50
ns
ns
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
100
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
tPSK
tPSKCD
15
3
ns
Mbps
ns
ns
ps/℃
ns
ns
tPSKOD
6
ns
CL＝15pF、CMOS信号レベル
10
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
tPHL、tPLH
PWD
10
20
32
50
3
5
PW
tPSK
tPSKCD
10
2
ns
Mbps
ns
ns
ps/℃
ns
ns
tPSKOD
5
ns
CL＝15pF、CMOS信号レベル
tPHL、tPLH
PWD
6.7
150
27
0.5
3
90
18
32
2
tPHZ、tPLH
6
8
ns
CL＝15pF、CMOS信号レベル
tPZH、tPZL
6
8
ns
CL＝15pF、CMOS信号レベル
tR/tF
2.5
ns
CL＝15pF、CMOS信号レベル
VIx＝VDD1＝VDD2
VCM＝1000V、過渡電圧振幅＝800V
VIx＝0V、VCM＝1000V
過渡電圧振幅＝800V
｜CMH｜
25
35
kV/μs
｜CML｜
25
35
kV/μs
fr
IDDI(D)
1.2
0.19
Mbps
mA/Mbps
IDDO(D)
0.05
mA/Mbps
注
1 すべての電圧はそれぞれのグラウンドを基準とします。
2 電源電流値は、同一データレートで動作する全4チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合です。所定のデータレートで動作する個々のチャンネル動作に対応する電源電流は、
21ページの「消費電力」の説明に従って計算することができます。無負荷および有負荷状態に対するデータレートの関数としてのチャンネル当たりの電源電流については、図11∼13を参照してくださ
い。ADuM1400/ADuM1401/ADuM1402チャンネル構成に対するデータレートの関数としてのIDD1とIDD2の合計電源電流については、図14∼17を参照してください。
3 最小パルス幅は、規定のパルス幅歪みが保証される最短のパルス幅です。
4 最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
5 伝搬遅延tPHLは、VIx信号の立下がりエッジの50%レベルからVOx信号の立下がりエッジの50%レベルまでを測定した値です。伝搬遅延tPLHは、VIx信号の立上がりエッジの50%レベルからVOx信号の立上がり
エッジの50%レベルまでを測定した値です。
6 tPSKは、tPHLまたはtPLHにおけるワースト・ケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7 同方向チャンネル間マッチングは、絶縁バリアの同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、絶縁バリアの反対側に入力を持つ2
つのチャンネル間の伝搬遅延の差の絶対値を表します。
8 CMHは、VO > 0.8VDD2を維持している間に保持されるコモン・モード電圧の最大スルーレートです。CMLはVO < 0.8Vを維持している間に保持されるコモン・モード電圧の最大スルーレートです。コモ
ン・モード電圧スルーレートは、コモン・モード電圧の立上がりと立下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードを超える範囲を表します。
9 ダイナミック電源電流は、信号データレートを1Mbps増やすのに必要な電源電流の増分を表します。無負荷および有負荷状態に対するチャンネル当たりの電源電流については、図11∼13を参照してくだ
さい。所定のデータレートに対するチャンネル当たりの電源電流の計算については、21ページの「消費電力」を参照してください。
4
REV.A
ADuM1400/ADuM1401/ADuM1402
電気的特性―3V動作時1
2.7V ≦VDD1 ≦ 3.6V、2.7V ≦VDD2 ≦ 3.6V。特に指定のない限り、全推奨動作範囲に対してすべてのMin/Max仕様が適用されます。
すべてのTyp値はTA＝25℃、VDD1＝VDD2＝3.0Vでの値です。
表2
パラメータ
DC仕様
チャンネル当たりの入力電源電流、静止時
チャンネル当たりの出力電源電流、静止時
ADuM1400の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
VDD2電源電流
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
VDD2電源電流
90Mbps （CRWグレードのみ）
VDD1電源電流
VDD2電源電流
ADuM1401の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
VDD2電源電流
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
VDD2電源電流
90Mbps （CRWグレードのみ）
VDD1電源電流
VDD2電源電流
ADuM1402の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1またはVDD2電源電流
10Mbps （BRWとCRWグレードのみ）
VDD1またはVDD2電源電流
90Mbps （CRWグレードのみ）
VDD1またはVDD2電源電流
すべてのモデルに対して
入力電流
ロジック・ハイレベル入力の閾値
ロジック・ローレベル入力の閾値
ロジック・ハイレベル出力電圧
ロジック・ローレベル出力電圧
スイッチング仕様
ADuM140xARW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
伝搬遅延スキュー6
チャンネル間マッチング7
REV.A
記号
Min
Typ
Max
単位
IDDI(Q)
IDDO(Q)
0.26
0.11
0.31
0.14
mA
mA
IDD1(Q)
IDD2(Q)
1.2
0.5
1.9
0.9
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
IDD1(10)
IDD2(10)
4.5
1.4
6.5
2.0
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
IDD1(100)
IDD2(100)
42
11
65
15
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
IDD1(Q)
IDD2(Q)
1.0
0.7
1.6
1.2
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
IDD1(10)
IDD2(10)
3.7
2.2
5.4
3.0
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
IDD1(100)
IDD2(100)
34
19
52
27
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
IDD1(Q)、
IDD2(Q)
IDD1(10)、
IDD2(10)
IDD1(100)、
IDD2(100)
IIA、IIB、IIC、 -10
IID、IE1、IE2
0.9
1.5
mA
DC∼1MHzのロジック信号周波数
3.0
4.2
mA
5MHzのロジック信号周波数
27
39
mA
50MHzのロジック信号周波数
＋0.01
＋10
μA
0 ≦VIA、VIB、VIC、VID ≦
VDD1またはVDD2、0 ≦VE1
VE2 ≦VDD1またはVDD2
VIH、VEH
1.6
VIL、VEL
VOAH、VOBH、 VDD1、VDD2−0.1 3.0
VOCH、VODH
VDD1、VDD2−0.4 2.8
VOAL、VOBL、
0.0
VOCL、VODL
0.04
0.2
0.1
0.1
0.4
PW
1000
tPHL、tPLH
PWD
tPSK
tPSKCD/OD
1
50
75
5
0.4
100
40
50
50
テスト条件
V
V
V
V
V
V
V
IOx＝−20μA、VIx＝VIxH
IOx＝−4mA、VIx＝VIxH
IOx＝20μA、VIx＝VIxL
IOx＝400μA、VIx＝VIxL
IOx＝4mA、VIx＝VIxL
ns
Mbps
ns
ns
ns
ns
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
ADuM1400/ADuM1401/ADuM1402
パラメータ
ADuM140xBRW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
温度による変化
伝搬遅延スキュー6
チャンネル間マッチング、同方向
チャンネル間7
チャンネル間マッチング、反対方
向チャンネル間7
ADuM140xCRW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
温度による変化
伝搬遅延スキュー6
チャンネル間マッチング、同方向
チャンネル間7
チャンネル間マッチング、反対方
向チャンネル間7
すべてのモデルに対して
出力ディスエーブル伝搬遅延
（ハイ／ローレベルからハイ・
インピーダンスへ）
出力イネーブル伝搬遅延
（ハイ・インピーダンスから
ハイ／ローレベルへ）
出力立上がり／立下がり時間
（10∼90%値）
ロジック・ハイレベル出力でのコ
モン・モード過渡耐圧8
ロジック・ローレベル出力でのコ
モン・モード過渡耐圧8
リフレッシュ・レート
チャンネル当たりの入力ダイナ
ミック電源電流9
チャンネル当たりの出力ダイナ
ミック電源電流9
記号
Min
Typ
PW
Max
単位
テスト条件
100
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
tPSK
tPSKCD
22
3
ns
Mbps
ns
ns
ps/℃
ns
ns
tPSKOD
6
ns
CL＝15pF、CMOS信号レベル
10
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
tPHL、tPLH
PWD
10
20
38
50
3
5
PW
tPSK
tPSKCD
16
2
ns
Mbps
ns
ns
ps/℃
ns
ns
tPSKOD
5
ns
CL＝15pF、CMOS信号レベル
tPHL、tPLH
PWD
6.7
150
34
0.5
3
90
20
45
2
tPHZ、tPLH
6
8
ns
CL＝15pF、CMOS信号レベル
tPZH、tPZL
6
8
ns
CL＝15pF、CMOS信号レベル
tR/tF
3
ns
CL＝15pF、CMOS信号レベル
VIx＝VDD1＝VDD2
VCM＝1000V、過渡電圧振幅＝800V
VIx＝0V、VCM＝1000V
過渡電圧振幅＝800V
｜CMH｜
25
35
kV/μs
｜CML｜
25
35
kV/μs
fr
IDDI(D)
1.1
0.10
Mbps
mA/Mbps
IDDO(D)
0.03
mA/Mbps
注
1 すべての電圧はそれぞれのグラウンドを基準とします。
2 電源電流値は、同一データレートで動作する全4チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合です。所定のデータレートで動作する個々のチャンネル動作に対応する電源電流は、
21ページの「消費電力」の説明に従って計算することができます。無負荷および有負荷状態に対するデータレートの関数としてのチャンネル当たりの電源電流については、図11∼13を参照してくださ
い。ADuM1400/ADuM1401/ADuM1402チャンネル構成に対するデータレートの関数としてのIDD1とIDD2の合計電源電流については、図14∼17を参照してください。
3 最小パルス幅は、規定のパルス幅歪みが保証される最短のパルス幅です。
4 最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
5 伝搬遅延tPHLは、VIx信号の立下がりエッジの50%レベルからVOx信号の立下がりエッジの50%レベルまでを測定した値です。伝搬遅延tPLHは、VIx信号の立上がりエッジの50%レベルからVOx信号の立上がり
エッジの50%レベルまでを測定した値です。
6 tPSKは、tPHLまたはtPLHにおけるワースト・ケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7 同方向チャンネル間マッチングは、絶縁バリアの同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、絶縁バリアの反対側に入力を持つ2
つのチャンネル間の伝搬遅延の差の絶対値を表します。
8 CMHは、VO > 0.8VDD2を維持している間に保持されるコモン・モード電圧の最大スルーレートです。CMLはVO < 0.8Vを維持している間に保持されるコモン・モード電圧の最大スルーレートです。コモ
ン・モード電圧スルーレートは、コモン・モード電圧の立上がりと立下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードを超える範囲を表します。
9 ダイナミック電源電流は、信号データレートを1Mbps増やすのに必要な電源電流の増分を表します。無負荷および有負荷状態に対するチャンネル当たりの電源電流については、図11∼13を参照してくだ
さい。所定のデータレートに対するチャンネル当たりの電源電流の計算については、21ページの「消費電力」を参照してください。
6
REV.A
ADuM1400/ADuM1401/ADuM1402
電気的特性―5V/3V動作時または3V/5V動作時1
5V/3V動作：4.5V ≦VDD1 ≦ 5.5V、2.7V ≦VDD2 ≦ 3.6V。3V/5V動作：2.7V ≦VDD1 ≦ 3.6V、4.5V ≦VDD2 ≦ 5.5V。特に指定の
ない限り、全推奨動作範囲に対してすべてのMin/Max仕様が適用されます。すべてのTyp値はTA＝25℃、VDD1＝3.0V、VDD2＝
5V、またはVDD1＝5V、VDD2＝3.0Vでの値です。
表3
パラメータ
DC仕様
チャンネル当たりの入力電源電流、静止時
5V/3V動作時
3V/5V動作時
チャンネル当たりの出力電源電流、静止時
5V/3V動作時
3V/5V動作時
ADuM1400の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
90Mbps （CRWグレードのみ）
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
ADuM1401の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
90Mbps （CRWグレードのみ）
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
REV.A
記号
Min
Typ
Max
単位
テスト条件
0.50
0.26
0.53
0.31
mA
mA
0.11
0.19
0.14
0.21
mA
mA
2.2
1.2
2.8
1.9
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
0.5
0.9
0.9
1.4
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
8.6
4.5
10.6
6.5
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
1.4
2.6
2.0
3.5
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
76
42
100
65
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
11
21
15
25
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
1.8
1.0
2.4
1.6
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
0.7
1.2
1.2
1.8
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
7.1
3.7
9.0
5.4
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
2.2
4.1
3.0
5.0
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
62
34
82
52
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
19
27
mA
50MHzのロジック信号周波数
IDDI(Q)
IDDO(Q)
IDD1(Q)
IDD2(Q)
IDD1(10)
IDD2(10)
IDD1(100)
IDD2(100)
IDD1(Q)
IDD2(Q)
IDD1(10)
IDD2(10)
IDD1(100)
IDD2(100)
7
ADuM1400/ADuM1401/ADuM1402
パラメータ
3V/5V動作時
ADuM1402の4チャンネル合計の電源電流2
DC∼2Mbps
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
10Mbps （BRWとCRWグレードのみ）
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
90Mbps （CRWグレードのみ）
VDD1電源電流
5V/3V動作時
3V/5V動作時
VDD2電源電流
5V/3V動作時
3V/5V動作時
すべてのモデルに対して
入力電流
ロジック・ハイレベル入力の閾値
5V/3V動作時
3V/5V動作時
ロジック・ローレベル入力の閾値
5V/3V動作時
3V/5V動作時
ロジック・ハイレベル出力電圧
ロジック・ローレベル出力電圧
スイッチング仕様
ADuM140xARW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
伝搬遅延スキュー6
チャンネル間マッチング7
ADuM140xBRW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
記号
Min
Typ
Max
単位
テスト条件
35
43
mA
50MHzのロジック信号周波数
1.5
0.9
2.1
1.5
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
0.9
1.5
1.5
2.1
mA
mA
DC∼1MHzのロジック信号周波数
DC∼1MHzのロジック信号周波数
5.6
3.0
7.0
4.2
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
3.0
5.6
4.2
7.0
mA
mA
5MHzのロジック信号周波数
5MHzのロジック信号周波数
49
27
62
39
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
27
49
39
62
mA
mA
50MHzのロジック信号周波数
50MHzのロジック信号周波数
＋0.01
＋10
μA
0 ≦VIA、VIB、VIC、VID ≦
VDD1またはVDD2、0 ≦VE1、
VE2 ≦VDD1またはVDD2
IDD1(Q)
IDD2(Q)
IDD1(10)
IDD2(10)
IDD1(100)
IDD2(100)
IIA、IIB、IIC、 −10
IID、IE1、IE2
VIH、VEH
2.0
1.6
V
V
VIL、VEL
0.8
0.4
VOAH、VOBH、 VDD1/VDD2−0.1
VOCH、VODH
VDD1/VDD2−0.4
VOAL、VOBL、
VOCL、VODL
VDD1/VDD2
VDD1/VDD2−0.2
0.0
0.1
0.04
0.1
0.2
0.4
PW
tPHL、tPLH
PWD
tPSK
tPSKCD/OD
1000
1
50
70
PW
tPHL、tPLH
PWD
100
40
50
50
100
10
15
35
8
50
3
V
V
V
V
V
V
V
IOx＝−20μA、VIx＝VIxH
IOx＝−4mA、VIx＝VIxH
IOx＝20μA、VIx＝VIxL
IOx＝400μA、VIx＝VIxL
IOx＝4mA、VIx＝VIxL
ns
Mbps
ns
ns
ns
ns
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
ns
Mbps
ns
ns
CL＝15pF,CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
REV.A
ADuM1400/ADuM1401/ADuM1402
パラメータ
温度による変化
伝搬遅延スキュー6
チャンネル間マッチング、同方向
チャンネル間7
チャンネル間マッチング、反対方
向チャンネル間7
ADuM140xCRW
最小パルス幅3
最大データレート4
伝搬遅延5
パルス幅歪み、｜tPLH-tPHL｜5
温度による変化
伝搬遅延スキュー6
チャンネル間マッチング、同方向
チャンネル間7
チャンネル間マッチング、反対方
向チャンネル間7
すべてのモデルに対して
出力ディスエーブル伝搬遅延
（ハイ／ローレベルから
ハイ・インピーダンスへ）
出力イネーブル伝搬遅延
（ハイ・インピーダンスから
ハイ／ローレベルへ）
出力立上がり／立下がり時間
（10∼90%値）
5V/3V動作時
3V/5V動作時
ロジック・ハイレベル出力でのコ
モン・モード過渡耐圧8
ロジック・ローレベル出力でのコ
モン・モード過渡耐圧8
リフレッシュ・レート
5V/3V動作時
3V/5V動作時
チャンネル当たりの入力ダイナ
ミック電源電流9
5V/3V動作時
3V/5V動作時
チャンネル当たりの出力ダイナ
ミック電源電流9
5V/3V動作時
3V/5V動作時
記号
Min
Typ
Max
単位
テスト条件
tPSK
tPSKCD
22
3
ps/℃
ns
ns
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
tPSKOD
6
ns
CL＝15pF、CMOS信号レベル
10
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
CL＝15pF、CMOS信号レベル
5
PW
tPSK
tPSKCD
14
2
ns
Mbps
ns
ns
ps/℃
ns
ns
tPSKOD
5
ns
CL＝15pF、CMOS信号レベル
tPHL、tPLH
PWD
6.7
150
30
0.5
3
90
20
40
2
tPHZ、tPLH
6
8
ns
CL＝15pF、CMOS信号レベル
tPZH、tPZL
6
8
ns
CL＝15pF、CMOS信号レベル
tR/tf
CL＝15pF、CMOS信号レベル
｜CMH｜
25
3.0
2.5
35
ns
ns
kV/μs
｜CML｜
25
35
kV/μs
1.2
1.1
Mbps
Mbps
0.19
0.10
mA/Mbps
mA/Mbps
0.03
0.05
mA/Mbps
mA/Mbps
VIx＝VDD1/VDD2、VCM＝1000V、
過渡電圧振幅＝800V
VIx＝0V、VCM＝1000V、
過渡電圧振幅＝800V
fr
IDDI(D)
IDDO(D)
注
1 すべての電圧はそれぞれのグラウンドを基準とします。
2 電源電流値は、同一データレートで動作する全4チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合です。所定のデータレートで動作する個々のチャンネル動作に対応する電源電流は、
21ページの「消費電力」の説明に従って計算することができます。無負荷および有負荷状態に対するデータレートの関数としてのチャンネル当たりの電源電流については、図11∼13を参照してくださ
い。ADuM1400/ADuM1401/ADuM1402チャンネル構成に対するデータレートの関数としてのIDD1とIDD2の合計電源電流については、図14∼17を参照してください。
3 最小パルス幅は、規定のパルス幅歪みが保証される最短のパルス幅です。
4 最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
5 伝搬遅延tPHLは、VIx信号の立下がりエッジの50%レベルからVOx信号の立下がりエッジの50%レベルまでを測定した値です。伝搬遅延tPLHは、VIx信号の立上がりエッジの50%レベルからVOx信号の立上が
りエッジの50%レベルまでを測定した値です。
6 tPSKは、tPHLまたはtPLHにおけるワースト・ケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7 同方向チャンネル間マッチングは、絶縁バリアの同じ側に入力を持つ2つのチャンネル間の伝搬遅延の差の絶対値を表します。反対方向チャンネル間マッチングは、絶縁バリアの反対側に入力を持つ2
つのチャンネル間の伝搬遅延の差の絶対値を表します。
8 CMHは、VO > 0.8VDD2を維持している間に保持されるコモン・モード電圧の最大スルーレートです。CMLはVO < 0.8Vを維持している間に保持されるコモン・モード電圧の最大スルーレートです。コモ
ン・モード電圧スルーレートは、コモン・モード電圧の立上がりと立下がりの両エッジに適用されます。過渡電圧振幅は、コモン・モードを超える範囲を表します。
9 ダイナミック電源電流は、信号データレートを1Mbps増やすのに必要な電源電流の増分を表します。無負荷および有負荷状態に対するチャンネル当たりの電源電流については、図11∼13を参照してくだ
さい。所定のデータレートに対するチャンネル当たりの電源電流の計算については、21ページの「消費電力」を参照してください。
REV.A
9
ADuM1400/ADuM1401/ADuM1402
パッケージ特性
表4
パラメータ
記号
1
Min
Typ
Max
単位
12
抵抗（入力-出力間）
容量（入力-出力間）1
入力容量2
ICジャンクション-ケース間熱抵抗、サイド1
RI-O
CI-O
CI
θJCI
10
2.2
4.0
33
Ω
pF
pF
℃/W
ICジャンクション-ケース間熱抵抗、サイド2
θJCO
28
℃/W
テスト条件
f＝1MHz
パッケージ下側の中央に熱電対
を配置
注
1 2ピン・デバイスを想定。1、2、3、4、5、6、7、8の各ピンを互いに接続し、9、10、11、12、13、14、15、16の各ピンを互いに接続。
2 入力容量は任意の入力データ・ピンとグラウンド間で測定。
適用規格
ADuM140xは表5に示す機関から認定取得済みです。
表5
UL
1577部品認定プログラムによる認定
CSA
1
2500V rms絶縁電圧での二重絶縁
File E214100
VDE
「CSA Component Acceptance Notice #5A」
による認定
400V rmsの最大動作電圧によるCSA
60950-1-03およびIEC 60950-1に準拠した
強化絶縁
File 205078
DIN EN 60747-5-2 (VDE 0884 Part 2)：
2003-01による認定2
560Vピーク基本絶縁
DIN EN 60747-5-2 (VDE 0884 Part 2)：2003-01、
DIN EN 60950 (VDE 0805)：2001-12に準拠。
560Vピーク、EN 60950：2000強化絶縁
File 2471900-4880-0001
注
1 UL1577に従い、ADuM140xの各モデルに3000V rms以上の絶縁テスト電圧を1秒間加えたテストで保証されています（リーク電流検出の規定値＝5μA）
。
2 DIN EN 60747-5-2に従い、ADuM140xの各モデルに1050Vピーク以上の絶縁テスト電圧を1秒間加えたテストで保証されています（部分放電の検出規定値＝5pC）。「*」マーク付のブランドは、DIN EN
60747-5-2認定品を表します。
絶縁および安全性関連の仕様
表6
パラメータ
記号
値
単位
条件
定格絶縁電圧
最小外部空間距離（クリアランス）
L(I01)
2500
最小8.40
V rms
mm
最小外部沿面距離（クリページ）
L(I02)
最小8.10
mm
最小内部空間距離（クリアランス）
耐トラッキング性（トラッキング指数）
絶縁グループ
CTI
最小0.017
>175
IIIa
mm
V
1分間継続
入力ピンから出力ピンまでの空間最短距離を
測定
入力ピンから出力ピンまでのボディ表面に沿
う最短パスを測定
絶縁体を通過する絶縁距離
DIN IEC 112/VDE 0303 Part 1
材料グループ(DIN VDE 0110、1/89、Table 1)
10
REV.A
ADuM1400/ADuM1401/ADuM1402
DIN EN 60747-5-2 (VDE 0884 PART 2）絶縁特性
表7
説明
DIN VDE 0110による絶縁分類
定格メイン電圧≦150V rmsの場合
定格メイン電圧≦300V rmsの場合
定格メイン電圧≦400V rmsの場合
環境による分類
汚染度（DIN VDE 0110、Table I）
最大動作絶縁電圧
入力-出力間テスト電圧、メソッドb1
VIORM×1.875＝VPR、100%の出荷テスト、
tm＝1秒、部分放電< 5 pC
入力-出力間テスト電圧、メソッドa
環境テスト・サブグループ1の後
VIORM×1.6＝VPR、tm＝60秒、部分放電< 5 pC
入力および／または安全性テスト・サブグループ2/3の後
VIORM×1.2＝VPR、tm＝60秒、部分放電< 5 pC
最大許容過電圧
（過渡過電圧、tTR＝10秒）
安全性限界値
（故障時に許容できる最大値、図4の温度ディレーティング・カーブも参照）
ケース温度
サイド1（ピン1∼8）電流
サイド2（ピン9∼16）電流
TS、VIO＝500Vでの絶縁抵抗
記号
特性
単位
VIORM
VPR
I−IV
I−III
I−II
40/105/21
2
560
1050
Vピーク
Vピーク
896
Vピーク
672
Vピーク
VTR
4000
Vピーク
TS
IS1
IS2
RS
150
265
335
>109
℃
mA
mA
Ω
VPR
このアイソレータは、安全性限界値データ以内での安全な電気的絶縁用です。安全性データは、保護回路を使って遵守してください。
安全性限界電流(mA)
パッケージ表面の「*」マークは、560Vピーク動作電圧に対してDIN EN 60747-5-2認定済みであることを表示します。
350
推奨動作条件
300
表8
250
サイド2
200
150
サイド1
パラメータ
記号
Min
Max
単位
動作温度
電源電圧1
入力信号の立上がり
および立下がり時間
TA
VDD1、VDD2
−40
2.7
＋105
5.5
1.0
℃
V
ms
注
100
1 すべての電圧はそれぞれのグラウンドを基準とします。
外部磁界耐性については、17ページの「DC精度と磁界耐性」を参照してください。
0
0
50
100
ケース温度(℃)
150
200
03787-0-003
50
図4. 温度ディレーティング・カーブ、DIN EN 60747-5-2に
よるケース温度に対する安全性限界電流の依存性
REV.A
11
ADuM1400/ADuM1401/ADuM1402
絶対最大定格
表9
パラメータ
記号
Min
Max
単位
保存温度
動作時周囲温度
電源電圧1
入力電圧1、2
出力電圧1、2
ピンの平均出力電流3
サイド1（ピン1∼8）
サイド2（ピン9∼16）
コモン・モード過渡電圧4
TST
TA
VDD1、VDD2
VIA、VIB、VIC、VID、VE1、VE2
VOA、VOB、VOC、VOD
−65
−40
−0.5
−0.5
−0.5
＋150
＋105
＋7.0
VDDI＋0.5
VDDO＋0.5
℃
℃
V
V
V
IO1
IO2
−18
−22
−100
＋18
＋22
＋100
mA
mA
kV/μs
注
1
2
3
4
すべての電圧はそれぞれのグラウンドを基準とします。
VDDIとVDDOはそれぞれ、各チャンネルの入力側と出力側の電源電圧を表します。
「PCボードのレイアウト」を参照してください。
種々の温度に対する最大定格電流値は図4を参照してください。
絶縁バリアを超えるコモン・モード過渡電圧を表します。絶対最大定格を超えるコモン・モード過渡電圧を加えると、ラッチアップまたは恒久的損傷が生じることがあります。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定の
みを指定するものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。長時間デ
バイスを絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。特に指定のない限り、周囲温度は25℃です。
注意
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積さ
れ、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバ
イスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化
や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。
表10.
WARNING!
ESD SENSITIVE DEVICE
真理値表（正論理）
1
VIX入力
VEX入力2
VDDI状態1
VDDO状態1
VOX出力1
H
L
X
X
X
X
HまたはNC
HまたはNC
L
HまたはNC
L
X
電源オン
電源オン
電源オン
電源オフ
電源オフ
電源オン
電源オン
電源オン
電源オン
電源オン
電源オン
電源オフ
H
L
Z
H
Z
不定
注
出力はVDDI電源回復から1μs以内に入力状態に戻ります。
VEX状態がHまたはNCの場合、出力はVDDO電源回復から
1μs以内に入力状態に戻ります。VEX状態がLの場合、出力
はVDDO電源回復から8ns以内にハイ・インピーダンス状態
に戻ります。
注
1 VIXとVOXはそれぞれ、チャンネル（A、B、C、D）の入力信号と出力信号を表します。VEXは、VOX出力と同じ側の出力イネーブル信号を表します。VDDIとVDDOはそれぞれ、各チャンネルの入力側と出力
側の電源電圧を表します。
2 ノイズの多い環境では、VEXを外部のロジック・ハイレベルまたはローレベルに接続することを推奨します。
12
REV.A
ADuM1400/ADuM1401/ADuM1402
ピン配置および機能の説明
16
VDD2
VDD1 1
16
VDD2
*GND1 2 ADuM1402 15 GND2*
VIA 3
14 VOA
上面図
VIB 4 （実寸ではありません） 13 VOB
12
VOC
VOC 5
12
VIC
VID 6
11
VOD
VOD 6
11
VID
NC 7
*GND1 8
10
VE2
10
VE2
9
GND2*
VE1 7
*GND1 8
9
GND2*
NC＝未接続
03786-0-005
VIC 5
図5. ADuM1400のピン配置
VDD1 1
16
03786-0-007
VDD1 1
*GND1 2 ADuM1400 15 GND2*
上面図
VIA 3
14 VOA
VIB 4 （実寸ではありません） 13 VOB
図7. ADuM1402のピン配置
VDD2
VIC 5
12
VOC
VOD 6
11
VID
VE1 7
*GND1 8
10
VE2
9
GND2*
03786-0-006
*GND1 2 ADuM1401 15 GND2*
VIA 3
14 VOA
上面図
VIB 4 （実寸ではありません） 13 VOB
図6. ADuM1401のピン配置
*ピン2と8は内部で接続されています。両ピンはGND1に接続することを推奨します。ピン9と15は内部で接続されています。両ピンはGND2に接続することを推奨します。出力を常にイネーブルしておく場
合には、ADuM1400の出力イネーブル（ピン10 ）を開放状態にしておくことができます。出力を常にイネーブルしておく場合には、ADuM1401/ADuM1402の出力イネーブル（ピン7と10）を開放状態に
しておくことができます。ノイズの多い環境では、ピン7（ADuM1401とADuM1402）とピン10（全モデル）を外部のロジック・ハイレベルまたはローレベルに接続することを推奨します。
REV.A
13
ADuM1400/ADuM1401/ADuM1402
ピン機能の説明
表11.
ADuM1400ピン機能の説明
表13.
ADuM1402ピン機能の説明
ピン番号
記号
機能
ピン番号
記号
機能
1
VDD1
1
VDD1
2
GND1
2
GND1
3
4
5
6
7
8
VIA
VIB
VIC
VID
NC
GND1
3
4
5
6
7
VIA
VIB
VOC
VOD
VE1
9
GND2
10
VE2
アイソレータ・サイド1の電源電圧、2.7∼
5.5V。
グラウンド1。アイソレータのサイド1のグラ
ウンド基準。
ロジック入力A
ロジック入力B
ロジック入力C
ロジック入力D
未接続
グラウンド1。アイソレータのサイド1のグラ
ウンド基準。
グラウンド2。アイソレータのサイド2のグラ
ウンド基準。
出力イネーブル2。アクティブ・ハイレベルの
ロジック入力。VE2がハイレベルまたは開放の
とき、VOA、VOB、VOC、VODの各出力がイネー
ブルになります。V E2 がローレベルのとき、
VOA、VOB、VOC、VODの各出力がディスエーブ
ルになります。ノイズの多い環境では、VE2を
外部のロジック・ハイレベルまたはローレベ
ルに接続することを推奨します。
ロジック出力D
ロジック出力C
ロジック出力B
ロジック出力A
グラウンド2。アイソレータのサイド2のグラ
ウンド基準。
アイソレータのサイド2の電源電圧、2.7∼5.5V。
8
GND1
9
GND2
10
VE2
11
12
13
14
15
VID
VIC
VOB
VOA
GND2
16
VDD2
アイソレータのサイド1の電源電圧、2.7∼
5.5V。
グラウンド1。アイソレータのサイド1のグラ
ウンド基準。
ロジック入力A
ロジック入力B
ロジック出力C
ロジック出力D
出力イネーブル1。アクティブ・ハイレベルの
ロジック入力。VE1がハイレベルまたは開放の
とき、VOCとVODの各出力がイネーブルになり
ます。VE1がローレベルのとき、VOCとVODの各
出力がディスエーブルになります。ノイズの
多い環境では、VE1を外部のロジック・ハイレ
ベルまたはローレベルに接続することを推奨
します。
グラウンド1。アイソレータのサイド1のグラ
ウンド基準。
グラウンド2。アイソレータのサイド2のグラ
ウンド基準。
出力イネーブル2。アクティブ・ハイレベルの
ロジック入力。VE2がハイレベルまたは開放の
とき、VOAとVOBの各出力がイネーブルになり
ます。VE2がローレベルのとき、VOAとVOBの各
出力がディスエーブルになります。ノイズの
多い環境では、VE2を外部のロジック・ハイレ
ベルまたはローレベルに接続することを推奨
します。
ロジック入力D
ロジック入力C
ロジック出力B
ロジック出力A
グラウンド2。アイソレータのサイド2のグラ
ウンド基準。
アイソレータのサイド2の電源電圧、2.7∼
5.5V。
11
12
13
14
15
VOD
VOC
VOB
VOA
GND2
16
VDD2
表12.
ADuM1401ピン機能の説明
ピン番号
記号
機能
1
2
VDD1
GND1
3
4
5
6
7
VIA
VIB
VIC
VOD
VE1
8
GND1
9
GND2
10
VE2
11
12
13
14
15
VID
VOC
VOB
VOA
GND2
16
VDD2
アイソレータのサイド1の電源電圧、2.7∼ 5.5V。
グラウンド1。アイソレータのサイド1のグラ
ウンド基準。
ロジック入力A
ロジック入力B
ロジック入力C
ロジック出力D
出力イネーブル1。アクティブ・ハイレベルの
ロジック入力。VE1がハイレベルまたは開放の
とき、V OD出力がイネーブルになります。V E1
がローレベルのとき、VODがディスエーブルに
なります。ノイズの多い環境では、VE1を外部
のロジック・ハイレベルまたはローレベルに
接続することを推奨します。
グラウンド1。アイソレータのサイド1のグラ
ウンド基準。
グラウンド2。アイソレータのサイド2のグラ
ウンド基準。
出力イネーブル2。アクティブ・ハイレベルの
ロジック入力。VE2がハイレベルまたは開放の
とき、V OA、V OB、V OCの各出力がイネーブル
になります。V E2 がローレベルのとき、V OA 、
VOB、VOCの各出力がディスエーブルになりま
す。ノイズの多い環境では、VE2を外部のロジ
ック・ハイレベルまたはローレベルに接続す
ることを推奨します。
ロジック入力D
ロジック出力C
ロジック出力B
ロジック出力A
グラウンド2。アイソレータのサイド2のグラ
ウンド基準。
アイソレータ・サイド1の電源電圧、2.7∼ 5.5V。
14
REV.A
ADuM1400/ADuM1401/ADuM1402
代表的な性能特性
80
20
70
60
50
電流(mA)
電流／チャンネル(mA)
15
10
5V
40
5V
30
3V
5
3V
20
0
20
40
60
データレート(Mbps)
80
100
0
0
図8. 5Vおよび3V動作でのデータレート対
代表的なチャンネル当たりの入力電源電流
40
60
データレート(Mbps)
80
100
図11. 5Vおよび3V動作でのデータレート対
代表的なADuM1400 VDD1電源電流
20
6
5
電流／チャンネル(mA)
20
04407-0-014
0
04407-0-011
10
15
電流(mA)
4
3
5V
10
10
5V
2
3V
3V
20
40
60
データレート(Mbps)
80
100
100
04407-0-015
0
04407-0-012
0
100
04407-0-016
5
1
0
0
図9. 5Vおよび3V動作でのデータレート対
代表的なチャンネル当たりの出力電源電流（出力無負荷）
20
40
60
データレート(Mbps)
80
図12. 5Vおよび3V動作でのデータレート対
代表的なADuM1400 VDD2電源電流
10
50
30
8
電流／チャンネル(mA)
25
電流(mA)
6
4
20
15
5V
5V
10
3V
2
3V
0
0
20
40
60
データレート(Mbps)
80
100
04407-0-013
5
0
0
図10. 5Vおよび3V動作でのデータレート対
代表的なチャンネル当たりの出力電源電流（出力負荷15pF ）
REV.A
15
20
40
60
データレート(Mbps)
80
図13. 5Vおよび3V動作でのデータレート対
代表的なADuM1401 VDD1電源電流
ADuM1400/ADuM1401/ADuM1402
40
40
35
30
3V
35
伝搬遅延(ns)
20
5V
15
30
3V
10
5V
0
0
20
40
60
データレート(Mbps)
80
100
04407-0-017
5
25
−50
−25
0
25
温度(℃)
50
75
100
03786-0-023
電流(mA)
25
図16. 伝搬遅延の温度特性（Cグレード）
図14. 5Vおよび3V動作でのデータレート対
代表的なADuM1401 VDD2電源電流
50
45
40
30
25
20
5V
15
3V
10
5
0
0
20
40
60
データレート(Mbps)
80
100
04407-0-018
電流(mA)
35
図15. 5Vおよび3V動作でのデータレート対
代表的なADuM1402 VDD1またはVDD2電源電流
16
REV.A
ADuM1400/ADuM1401/ADuM1402
DC精度と磁界耐性
アイソレータの入力における信号の遷移（ハイレベル／ローレベ
ル時）により、狭いパルス（約1ns）がトランス経由でデコーダ
に送信されます。デコーダはハイレベルでもローレベルでも安定
しており、したがってパルスによるセットまたはリセットで入力
ロジックの遷移を表します。入力に2μs以上ロジック遷移がない
場合、出力のDC精度を確保するため、正しい入力状態を表す周
期的なリフレッシュ・パルスのセットが送出されます。デコーダ
が約5μs間以上この内部パルスを受信しないと、入力側が電源オ
フまたは非動作状態にあるとみなされ、ウォッチドッグ・タイマ
回路によりアイソレータ出力が強制的にデフォルト状態（表10参
照）となります。
アプリケーション情報
PCボードのレイアウト
ADuM140xデジタル・アイソレータには、ロジック・インターフ
ェース用の外付けインターフェース回路は不要です。入力電源ピ
ンと出力電源ピンにはバイパス・コンデンサを接続することを強
く推奨します（図17）。バイパス・コンデンサはVDD1ではピン1と
2の間に、VDD2ではピン15と16の間に接続するのが便利です。コ
ンデンサの値は、0.01∼0.1μFにします。コンデンサの両端と入
力電源ピンとの間の合計リード長は20mmを超えないようにしま
す。各パッケージ側のグラウンド対がパッケージのすぐ近くで接
続されていない限り、ピン1と8の間およびピン9と16の間でバイ
パスしてください。
VDD2
GND2
VOA
VOB
VOC/IC
VOD/ID
VE2
GND2
ADuM140xの磁界耐性の限界は、トランスの受信側コイルに発生
する誘導電圧が十分大きくなり、デコーダを誤セットまたはリセ
ットさせる状態が発生する条件で決まります。この状態が発生す
る条件を、以下の解析により求めます。ADuM140xは3V動作が
最も感度の高い動作モードなので、この条件を調べます。
03786-0-019
VDD1
GND1
VIA
VIB
VIC/OC
VID/OD
VE1
GND1
トランス出力でのパルスは、1.0V以上の振幅になります。デコー
ダは約0.5Vの検出閾値を持つため、誘導電圧に対しては0.5Vの余
裕を持っています。受信側コイルでの誘導電圧は次式で求められ
ます。
図17. PCボードの推奨レイアウト
高いコモン・モード過渡電圧が発生するアプリケーションでは、
絶縁バリアを超えるようなボード上での結合が起こらないように
注意する必要があります。さらに、いかなる結合も部品側のすべ
てのピンで等しくなるようにボード・レイアウトを設計する必要
があります。この注意を怠ると、ピン間で発生する電位差がデバ
イスの絶対最大定格を超えてしまい、ラッチアップまたは恒久的
な損傷が発生することがあります。
V = (−dB /d t )ΣΠrn2; n = 1, 2,..., N
ここで、
β＝磁束密度（ガウス）
N＝受信側コイルの巻き数
rn＝受信側コイル巻き数n回目の半径(cm)
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号が部品を通過するのに要する時間
を表すパラメータです。ロジック・ローレベル出力への伝搬遅延
は、ロジック・ハイレベルへの伝搬遅延と異なることがあります。
入力 (VIX)
ADuM140x受信側コイルの形状と、誘導電圧がデコーダにおける
0.5V余裕の最大50%であるという条件を前提にすると、最大許容
磁界は図19のように計算されます。
t PLH
t PHL
出力 (VOX)
50%
03786-0-020
50%
図18. 伝搬遅延のパラメータ
パルス幅歪みはこれら2つの伝搬遅延値の間の最大の差をいい、
入力信号のタイミングが部品の出力信号で再現される精度を表し
ます。
チャンネル間マッチングは、1個のADuM140x製品内にある複数
チャンネル間の伝搬遅延差の最大値を表します。
伝搬遅延スキューは、同じ条件で動作する複数のADuM140x製品
間での伝搬遅延差の最大値を表します。
REV.A
17
ADuM1400/ADuM1401/ADuM1402
強い磁界に高周波が重なると、PCボードのパターンで形成され
るループに十分大きな誤差電圧が誘導されて、後段回路の閾値が
トリガされてしまうことに注意が必要です。パターンのレイアウ
トでは、これを防止するように注意する必要があります。
10.000
0.100
消費電力
ADuM140xアイソレータ内のあるチャンネルの電源電流は、電源
電圧、チャンネルのデータレート、チャンネルの出力負荷の関数
です。
0.010
各入力チャンネルに対して、電源電流は次式で求められます。
1.000
0.001
1k
10k
1M
100k
磁界周波数(Hz)
10M
100M
IDDI＝IDDI(Q)
IDDI＝IDDI(D)×(2f−fr)＋IDDI(Q)
03786-0-021
最大許容磁束密度（キロ・ガウス)
100.000
f ≦ 0.5fr
f > 0.5fr
各出力チャンネルに対して、電源電流は次式で求められます。
図19. 最大許容外部磁束密度
たとえば、磁界周波数＝1MHzで、最大許容磁界＝0.2キロ・ガウ
スの場合、受信側コイルでの誘導電圧は0.25Vになります。これ
は検出閾値の約50%にあたり、出力遷移の誤動作はありません。
同様に、仮にこのような条件が送信パルス内に存在しても（さら
にワースト・ケースの極性であっても）、受信パルスが1.0V以上
から0.75Vへ減少されるため、デコーダの検出閾値0.5Vよりも余
裕を持っています。
IDDO＝IDDO(Q)
f ≦ 0.5fr
IDDO＝(IDDO(D)＋（0.5×10−3）×CLVDDO)×(2f−fr)＋IDDO(Q)
f > 0.5fr
ここで、
IDDI(D)とIDDO(D)はそれぞれ、チャンネル当たりの入力および出力ダ
イナミック電源電流です(mA/Mbps)。
前述の磁束密度値は、所与の距離だけADuM140xトランスから離
れた特定の電流値に対応します。図20に、周波数の関数としての
許容電流値を、所与の距離に対して示します。図から読み取れる
ように、ADuM140xの耐性は極めて高く、影響を受けるのは、高
周波でかつこのICに近接して流れる極めて大きな電流の場合に限
られます。前述の1MHzの例では、部品動作に影響を与えるには、
0.5kAの電流をADuM140xから5mmの距離まで近づける必要があ
ります。
CL＝出力負荷容量(pF)
VDDO＝出力電源電圧(V)
f ＝入力ロジック信号周波数（MHz、入力データレートの1/2、
NRZシグナリング）
fr＝入力ステージ・リフレッシュ・レート(Mbps)
1000.00
IDDI(Q)とIDDO(Q)はそれぞれ、指定された入力および出力静止電源電
流です(mA)。
距離＝1m
IDD1とIDD2の合計電源電流を計算するために、IDD1とIDD2に対応する
各チャンネルの入力と出力の電源電流を計算して合計します。図
8と9に、無負荷状態の出力に対して、データレートの関数として
のチャンネル当たりの電源電流を示します。図10に、15pF負荷
の出力に対して、データレートの関数としてのチャンネル当たり
の電源電流を示します。図11∼14に、ADuM1400/ADuM1401/
ADuM1402のチャンネル構成に対して、データレートの関数とし
ての電源電流IDD1とIDD2の合計を示します。
10.00
距離＝100mm
1.00
距離＝5mm
0.10
0.01
1k
10k
100k
1M
10M
100M
磁界周波数(Hz)
03786-0-022
最大許容電流(kA)
100.00
図20. 電流とADuM140x間のさまざまな距離に対する、
最大許容電流
18
REV.A
ADuM1400/ADuM1401/ADuM1402
外形寸法
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
平坦性 0.10
10.65 (0.4193)
10.00 (0.3937)
8
1
0.51 (0.0201)
0.31 (0.0122)
0.75 (0.0295)
× 45°
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
実装面
8°
0.33 (0.0130) 0°
0.20 (0.0079)
1.27 (0.0500)
0.40 (0.0157)
JEDEC規格MS-013AAに準拠
括弧内のインチ寸法はミリメートル値の概数であり、参考用に表示しています。
設計には使用しないでください。
図21. 16ピン標準SOP[SOIC]―ワイド(RW-16)
寸法単位：mm（インチ）
オーダー・ガイド
製品モデル
入力数、
VDD1側
入力数、
VDD2側
最大データ・
レート
(Mbps)
最大伝搬
遅延、5V
(ns)
最大パルス
幅歪み
(ns)
ADuM1400ARW2
ADuM1400BRW2
ADuM1400CRW2
ADuM1400ARWZ2,3
ADuM1400BRWZ2,3
ADuM1400CRWZ2,3
ADuM1401ARW2
ADuM1401BRW2
ADuM1401CRW2
ADuM1401ARWZ2,3
ADuM1401BRWZ2,3
ADuM1401CRWZ2,3
ADuM1402ARW2
ADuM1402BRW2
ADuM1402CRW2
ADuM1402ARWZ2,3
ADuM1402BRWZ2,3
ADuM1402CRWZ2,3
4
4
4
4
4
4
3
3
3
3
3
3
2
2
2
2
2
2
0
0
0
0
0
0
1
1
1
1
1
1
2
2
2
2
2
2
1
10
90
1
10
90
1
10
90
1
10
90
1
10
90
1
10
90
100
50
32
100
50
32
100
50
32
100
50
32
100
50
32
100
50
32
40
3
2
40
3
2
40
3
2
40
3
2
40
3
2
40
3
2
温度範囲
（℃）
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
−40∼105℃
パッケージ・
オプション1
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
RW-16
1 RW-16＝16ピン・ワイドのSOIC
2「テープ＆リール」も提供しています。製品モデルの末尾に「-RL」が付いている場合、直径13インチ（1000個入り）の「テープ＆リール」をオプションとして提供しています。
3 Z=鉛フリー製品
REV.A
19
TDS07/2004/PDF
ADuM1400/ADuM1401/ADuM1402
C03786-0-5/04(A)-J
20
REV.A