中文数据手册

锂离子电池监控系统
AD7280A
特性
VDD
CB1
CB2
CB3
CB4
CB5
CB6
6个模拟输入通道，共模范围：0.5 V至27.5 V
SCLKhi
SDIhi
SDOhi
ALERThi
CShi
PDhi
CNVSThi
功能框图
12位ADC，转换时间：1 μs/通道
6个辅助ADC输入
片内电压调节器
电池平衡接口
菊花链接口
内部基准电压源：±3 ppm/°C
关断电流：1.8 μA
高输入阻抗
内置报警功能的串行接口
1个SPI接口，可用于多达48个通道
读写命令具有CRC保护
片内寄存器可用于通道时序控制
VDD工作电压：8 V至30 V
VIN6
VIN5
VIN4
VIN3
VIN2
VIN1
VIN0
AUX6
AUX5
AUX4
AUX3
AUX2
AUX1
HV
MUX
DAISY-CHAIN
INTERFACE
CELL
BALANCING
INTERFACE
AD7280A
REGULATOR
DGND
12-BIT ADC
CLOCK
VREF
REFGND
温度范围：−40°C至+105°C
VSS
锂离子电池监控
电动和混合动力汽车
备用电源
电动工具
概述
AD7280A1内置对混合动力电动汽车、备用电池应用和电
动工具所用叠层锂离子电池进行通用监控所需的全部功
能。该器件具有多路复用电池电压和辅助ADC测量通道，
可用于最多6个电池的电池管理。同时提供±3 ppm/°C内部
AGND
SDOlo ALERTlo
SCLK
SDI
SDO
ALERT
CS
PD
CNVST
MASTER
图1
通过汽车应用认证
应用
AVCC
CONTROL LOGIC
AND SELF-TEST
LIMIT REG
SQN LOGIC
DATA MEMORY
SPI INTERFACE
2.5V
REF
CREF
DVCC
VDRIVE
LV
MUX
AUXTERM
48引脚LQFP
VREG
09435-001
电池电压精度：±1.6 mV
ADC输入通道，可用于温度测量或系统诊断。
AD7280A内置片内寄存器，可根据应用要求对通道测量的
时序进行编程。
另外还内置动态报警功能，可检测电池电压或辅助ADC输
入是否超出用户定义的上限或下限。AD7280A具有电池平
衡接口输出，用来控制外部FET晶体管，允许各电池放
电。
AD7280A内置的自测功能可在内部将一个已知电压施加于
ADC输入。
基准电压，使电池电压精度可达±1.6 mV。ADC分辨率为
利用菊花链接口，最多可将八个器件堆叠起来，而无需单
12位，转换48个单元只需7 μs时间。
独的器件隔离。
AD7280A采用单VDD电源供电，电源电压范围为8 V至30 V
AD7280A仅需一个电源引脚，正常工作条件下接受6.9 mA
(绝对最大额定值为33 V）。该器件提供六个差分模拟输入
电流，转换速率为1 MSPS。
通道，以处理整个VDD范围内的大共模信号。各通道允许
所有这些功能全都集成于48引脚LQFP封装之内，工作温
的输入信号范围(VIN(+)至VIN(−)）为1 V至5 V。输入引
度范围为−40°C至+105°C。
脚可接受六个串联叠置的电池。此外，器件内置六个辅助
1
正在申请专利。
Rev. 0
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2011 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7280A
目录
特性.................................................................................................... 1
寄存器映射..................................................................................... 28
应用.................................................................................................... 1
电池电压寄存器....................................................................... 28
功能框图 ........................................................................................... 1
辅助ADC寄存器 ...................................................................... 28
概述.................................................................................................... 1
自测寄存器 ............................................................................... 28
修订历史 ........................................................................................... 2
控制寄存器 ............................................................................... 28
技术规格 ........................................................................................... 3
电池过压寄存器....................................................................... 29
电源规格...................................................................................... 5
电池欠压寄存器....................................................................... 30
时序规格...................................................................................... 6
AUX ADC过压寄存器 ............................................................ 30
绝对最大额定值.............................................................................. 7
AUX ADC欠压寄存器 ............................................................ 30
热阻 .............................................................................................. 7
报警寄存器 ............................................................................... 30
ESD警告....................................................................................... 7
电池平衡寄存器....................................................................... 30
引脚配置和功能描述 ..................................................................... 8
CBx定时器寄存器 ................................................................... 30
典型工作特性 ................................................................................ 11
PD定时器寄存器 ..................................................................... 31
术语.................................................................................................. 14
读取寄存器 ............................................................................... 31
工作原理 ......................................................................................... 15
CNVST 控制寄存器 ................................................................ 31
电路信息.................................................................................... 15
串行接口 ......................................................................................... 32
转换器操作 ............................................................................... 15
写入AD7280A........................................................................... 32
模拟输入结构 ........................................................................... 16
读取AD7280A........................................................................... 33
传递函数.................................................................................... 16
菊花链接口..................................................................................... 34
典型连接图 ............................................................................... 17
回读转换或寄存器数据时的AD7280A寻址 ...................... 34
基准电压.................................................................................... 19
AD7280A初始化 ...................................................................... 34
转换电池电压和辅助ADC输入............................................ 19
写应答 ........................................................................................ 35
转换以菊花链连接的多个AD7280A的电池
循环冗余校验 ........................................................................... 35
电压和辅助ADC输入 ............................................................. 21
与AD7280A接口示例................................................................... 38
转换窗口.................................................................................... 22
转换和回读程序....................................................................... 38
自测转换.................................................................................... 22
示例 ............................................................................................ 38
少于6个电压单元的连接 ....................................................... 22
EMC指南 ........................................................................................ 44
辅助ADC输入........................................................................... 23
原理图和布局布线指南 ......................................................... 44
电源要求.................................................................................... 23
在高噪声环境下工作.............................................................. 44
关断 ............................................................................................ 24
软件流程图 ............................................................................... 45
上电时间.................................................................................... 25
外形尺寸 ......................................................................................... 46
电池平衡输出 ........................................................................... 25
订购指南.................................................................................... 46
报警输出.................................................................................... 27
汽车应用产品 ........................................................................... 46
修订历史
2011年4月—修订版0：初始版
Rev. 0 | Page 2 of 48
AD7280A
技术规格
除非另有说明，VDD = 8 V至30 V，VSS = 0 V，DVCC = AVCC = VREG，VDRIVE = 2.7 V至5.5 V，TA = −40°C至+105°C。
表1
参数
直流精度(VIN0至VIN6)1
分辨率
积分非线性
微分非线性
失调误差
失调误差匹配
增益误差
增益误差匹配
ADC不可调整误差2, 3
总不可调整误差4, 5
最小值
典型值
测试条件/注释
无失码
±9
±10
±14.5
位
LSB
LSB
LSB
LSB
LSB
LSB
mV
mV
mV
mV
±1
±0.8
±1
1
±1
1
±1.2
1
VCM − VREF
0.5
2 × VREF
VCM + VREF
27.5
±70
±3
±5
15
12
±1
±0.8
±2
2
±2
2
±1.2
±1.6
辅助ADC输入(AUX1至AUX6)
输入电压范围
静态漏电流7
动态漏电流7
输入电容
基准电压
基准电压
单位
12
±1.6
电池电压输入(VIN0至VIN6)
伪差分输入电压
VIN(x） − VIN(x − 1）
绝对输入电压
共模输入电压
静态漏电流7
动态漏电流7
输入电容
直流精度(AUX1至AUX6)1, 8
分辨率
积分非线性
微分非线性
失调误差
失调误差匹配
增益误差
增益误差匹配
ADC不可调整误差9
总不可调整误差10
最大值
0
±20
±22
2 × VREF
±15
±3
15
2.494
2.494
基准电压温度系数
2.5
2.5
±3
输出电压迟滞
长期漂移
±11
50
150
线路调整率
开启建立时间11, 12
±5
5.5
V
V
V
nA
nA
pF
位
LSB
LSB
LSB
LSB
LSB
LSB
mV
mV
mV
V
nA
nA
pF
VIN范围6 = 1 V至4.1 V，−10°C至+85°C
VIN范围6 = 1 V至4.1 V，−40°C至+85°C
VIN范围6 = 1 V至4.1 V，−40°C至+105°C
CNVST 脉冲每100 ms一次
无失码
−40°C至+85°C
−40°C至+105°C
CNVST 脉冲每100 ms一次
2.506
2.509
±15
V
V
ppm/°C
−40°C至+85°C
−40°C至+105°C
−40°C至+85°C
−40°C至+105°C
−40°C至+105°C
10
ppm/°C
ppm
ppm/1000
hours
ppm/V
ms
Rev. 0 | Page 3 of 48
VREG = 1 µF, VREF = 1 µF, CREF = 100 nF
AD7280A
参数
调节器输出(VREG)
输入电压范围
输出电压，VREG13
输出电流14
线性调整率
负载调整率
内部短路保护限值
电池平衡输出15
输出高电压VOH
输出低电压VOL
CB1输出上斜坡时间16
CB1输出下斜坡时间17
CB2至CB6输出上斜坡时间16
CB2至CB6输出下斜坡时间17
逻辑输入
输入高电压VINH
输入低电压VINL
输入电流IIN
输入电容CIN
逻辑输出
输出高电压VOH
输出低电压VOL
悬空态漏电流
悬空态输出电容
输出编码
最小值
典型值
最大值
单位
8
4.9
5.2
30
5.5
5
V
V
mA
mV/V
mV/mA
mA
0.5
2.5
25
VREG − 1
0
5
VREG + 0.2
30
30
380
30
2.4
V
V
µs
µs
µs
µs
0.4
±10
V
V
µA
pF
0.4
±10
V
V
µA
pF
5
VDRIVE × 0.9
5
标准二进制
测试条件/注释
5 mA外部负载
10 Ω短路
ISOURCE = 415 nA
80 pF负载
80 pF负载
80 pF负载
80 pF负载
ISOURCE = 200 µA
ISINK = 200 µA
对于直流精度规格，电池电压测量的LSB大小为(2 × VREF − 1 V)/4096。辅助ADC输入电压测量的LSB大小为(2 × VREF)/4096。
ADC不可调整误差包括ADC的INL和VIN0至VIN6输入通道的增益和失调误差。
3
电池平衡期间的转换精度由于电池平衡电路激活而降低。ADC不可调整误差提高4倍。
4
总不可调整误差包括ADC的INL和VIN0至VIN6输入通道的增益和失调误差，以及基准电压误差，即理想与实际基准电压的差异和2.5 V基准电压源的温度系数。
5
电池平衡期间的转换精度由于电池平衡电路激活而降低。总不可调整误差提高4倍。
6
对于整个模拟输入范围，即1 V至2 × VREF，总不可调整误差提高20%。
7
转换时输入引脚上测得的总电流等于静态和动态漏电流之和，参见“术语”部分。
8
控制寄存器的位D3设为0(未使用热敏电阻端接电阻功能)。
9
ADC不可调整误差包括ADC的INL和AUXx输入通道的增益和失调误差。
10
总不可调整误差包括ADC的INL和AUXx输入通道的增益和失调误差，以及基准电压误差，即理想与实际基准电压的差异和2.5 V基准电压源的温度系数。
11
开启建立时间指从PD信号的上升沿到转换结果建立至规定精度的时间，包括调节器和基准电压源上电所需的时间。注意，基准电压源上电还需要CNVST输入的上
升沿，该上升沿应出现在PD上升沿之后。
12
样片在初次发布期间均经过测试，以确保符合标准要求。
13
除了驱动AD7280A AVCC、DVCC和VDRIVE电源所需的电流外，调节器输出电压还通过一个外部5 mA负载来规定。
14
此参数指可供外部使用的最大调节器输出电流。
15
CBx输出可以相对于被平衡电池单元的负极设置为0 V或VREG。
16
CB1至CB6输出上斜坡时间指从CS命令的上升沿到CB输出超过VREG − 1 V(相对于被平衡电池单元的负极)的时间。
17
CB1至CB6输出下斜坡时间指从CS命令的上升沿到CB输出降至50 mV以下(相对于被平衡电池单元的负极)的时间。
1
2
Rev. 0 | Page 4 of 48
AD7280A
电源规格
除非另有说明，VDD = 8 V至30 V，VSS = 0 V，DVCC = AVCC = VREG，VDRIVE = 2.7 V至5.5 V，TA = −40°C至+105°C。
表2
参数
电源要求
VDD
主器件
IDD(转换期间)
IDD(数据回读期间)
IDD(电池平衡期间)
IDD(软件关断)
IDD(完全关断模式)
从器件
IDD(转换期间)
IDD(数据回读期间)
IDD(电池平衡期间)
IDD(软件关断)
IDD(完全关断模式)
功耗
主器件
转换期间
数据回读期间
电池平衡期间
软件关断
完全关断模式
从器件
转换期间
数据回读期间
电池平衡期间
软件关断
完全关断模式
最小值
典型值
最大值
单位
30
V
5.6
5.3
5.1
2.5
1.8
7.3
7.0
6.8
2.9
5
mA
mA
mA
mA
µA
6.9
6.5
6.4
3.8
1.8
8.7
8.2
8.0
4.2
5
mA
mA
mA
mA
µA
170
160
155
75
54
220
210
205
90
150
mW
mW
mW
mW
µW
210
195
192
115
54
265
250
240
130
150
mW
mW
mW
mW
µW
8
测试条件/注释
VDD = 30 V
VDD = 30 V
Rev. 0 | Page 5 of 48
AD7280A
时序规格
除非另有说明，VDD = 8 V至30 V，VSS = 0 V，DVCC = AVCC = VREG，VDRIVE = 2.7 V至5.5 V，TA = −40°C至+105°C。
表3
最小值
典型值
最大值
单位
425
425
560
695
720
ns
ns
340
340
400
465
470
ns
ns
665
665
800
1010
1030
ns
ns
1005
1005
1200
1460
1510
ns
ns
1340
1340
1600
1890
1945
250
ns
ns
ns
描述
ADC转换时间
−40°C至+85°C
−40°C至+105°C
ADC采集时间，控制寄存器的位[D6:D5]设为00
−40°C至+85°C
−40°C至+105°C
ADC采集时间，控制寄存器的位[D6:D5]设为01
−40°C至+85°C
−40°C至+105°C
ADC采集时间，控制寄存器的位[D6:D5]设为10
−40°C至+85°C
−40°C至+105°C
ADC采集时间，控制寄存器的位[D6:D5]设为11
−40°C至+85°C
−40°C至+105°C
菊花链中相邻器件的CNVST下降沿之间的传播延迟
tACQ
tACQ
tACQ
tACQ
tDELAY
200
tWAIT
5
fSCLK
tQUIET
200
t1 2
t2
t3
t4
t5
t6 3
t7
t8
t9
t10 4
t11
t12
转换结束至开始回读转换结果所需的时间
0.4
10
1
MHz
ns
串行读取时钟频率
串行读取结束至下一次转换开始所需的最短静默时间
50
µs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
µs
CNVST低电平脉冲
CS下降沿到SCLK上升沿
从CS下降沿到SDO三态禁用的延迟
SCLK下降沿之前的SDI建立时间
SCLK下降沿之后的SDI保持时间
SCLK上升沿之后的数据访问时间
SCLK到数据的有效保持时间
SCLK高电平脉冲宽度
SCLK低电平脉冲宽度
CS上升沿到SCLK上升沿
CS上升沿到SDO高阻抗状态
每个32位写/读命令之间所需的CS高电平时间
20
5
4
28
20
0.45 × tSCLK
0.45 × tSCLK
100
S
10
3
0
参数1
tCONV
样片在初次发布期间均经过测试，以确保符合标准要求。所有输入信号均指定tR = tF = 5 ns（10％到90％的VDRIVE）并从1.6V电平起开始计时。所有时序规格均
是在25 pF负载电容下测得。
2
允许的最长CNVST低电平脉冲时间，确保CNVST引脚未选通时不进入软件关断状态。
3
输出跨越0.4 V或2.4 V所需的时间。
4
使用连续SCLK时适用t10。通过设计保证。
1
时序图
CS
2
3
t3
SDO
SDI
THREE-STATE
t6
MSB
t4
t7
t9
t11
LSB
MSB – 1
t5
MSB
32
4
LSB
MSB – 1
图2. 串行接口时序图
Rev. 0 | Page 6 of 48
THREE-STATE
9435-020
1
CLK
t12
t10
t8
t2
AD7280A
绝对最大额定值
除非另有说明，TA = 25°C。
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
表4
参数
VDD至VSS、AGND
VSS至AGND、DGND
VIN0-VIN5电压至VSS、AGND
VIN6电压至VSS、AGND
CB1输出至VSS、AGND
CBx输出至VIN(x − 1)1
AUX1-AUX6电压至VSS、AGND
AUXTERM电压至VSS、AGND
AVCC至VSS、AGND、DGND
DVCC至AVCC
DVCC至VSS、DGND
VDRIVE至VSS、AGND
AGND至DGND
数字输入电压至VSS、DGND
数字输出电压至VSS、DGND
输入电流至除电源引脚外
的任何引脚2
工作温度范围
存储温度范围
结温
无铅回流焊温度
额定值
−0.3 V至+33 V
−0.3 V至+0.3 V
VSS − 0.3 V至VDD + 0.3 V
VDD − 0.3 V至VDD + 1 V
−0.3 V至DVCC + 0.3 V
−0.3 V至VIN(x − 1)1 + 7 V
−0.3 V至AVCC + 0.3 V
−0.3 V至AVCC + 0.3 V
−0.3 V至+7 V
−0.3 V至+0.3 V
−0.3 V至+7 V
−0.3 V至+7 V
−0.3 V至+0.3 V
−0.3 V至VDRIVE + 0.3 V
−0.3 V至VDRIVE + 0.3 V
±10 mA
ESD
2 kV
1
2
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
为了符合IPC 2221工业标准，建议对高压引脚使用符合标
准要求的涂层。
热阻
θJA针对最差条件，即器件以表贴封装焊接在电路板上。
表5. 热阻
封装类型
48引脚LQFP (ST-48)
θJA
76.2
θJC
17
单位
°C/W
ESD警告
ESD(静电放电)敏感器件。
−40°C至+105°C
−65°C至+150°C
150°C
260(+0)°C
带电器件和电路板可能会在没有察觉的情况下放电。尽管
本产品具有专利或专有保护电路，但在遇到高能量ESD
时，器件可能会损坏。因此，应当采取适当的ESD防范措
施，以避免器件性能下降或功能丧失。
x = 2至6。
100 mA以下的瞬态电流不会造成SCR闩锁。
Rev. 0 | Page 7 of 48
AD7280A
AUX2
CREF
AUX1
VREF
ALERThi
REFGND
CNVSThi
SDIhi
SCLKhi
SDOhi
PDhi
CShi
引脚配置和功能描述
48 47 46 45 44 43 42 41 40 39 38 37
VIN6 1
CB6
36 AUX3
PIN 1
2
35 AUX4
VIN5 3
34 AUX5
CB5 4
33 AUX6
VIN4 5
32 AUXTERM
AD7280A
CB4 6
31 AGND
TOP VIEW
(Not to Scale)
VIN3 7
30 AVCC
CB3 8
29 VDRIVE
VIN2 9
28 ALERTlo
CB2 10
27 ALERT
VIN1 11
26 SDO
CB1 12
25 SDOlo
09435-003
CNVST
SDI
CS
SCLK
DVCC
DGND
VSS
VREG
PD
VDD
VIN0
MASTER
13 14 15 16 17 18 19 20 21 22 23 24
图3. 引脚配置
表6. 引脚功能描述
引脚编号
1, 3, 5, 7, 9,
11, 13
引脚名称
VIN6至VIN0
描述
模拟输入6至模拟输入0。VIN0应连接到串联电池单元的底端，VIN1应连接到电池单元1的顶端，
VIN2应连接到电池单元2的顶端，依此类推(见图28和图29)。
2, 4, 6, 8,
10, 12
CB6至CB1
电池平衡输出6至电池平衡输出1。这些引脚提供的电压输出可以用来为外部电池平衡晶体管的栅极
驱动器供电。每个CBx输出提供0 V或5 V电压输出，以被平衡电池单元的负极绝对幅度为基准。
14
MASTER
电压输入。通过一个10 kΩ电阻将直接连到DSP/微处理器的AD7280A的MASTER引脚连接到VDD电源引脚。
在以菊花链连接两个或更多AD7280A的应用中，菊花链中其余AD7280A的MASTER引脚应通过10 kΩ电阻
连接到相应的VSS电源引脚。
15
PD
关断输入。该输入用于关断AD7280A。当AD7280A用作主器件时，PD输入由DSP/微处理器提供。当
AD7280A用作菊花链中的从器件时，PD输入应连接到菊花链中下一个电位较低的AD7280A的PDhi
输出。
16
VDD
AD7280A高压模拟输入结构的正电源电压。该电源必须大于最低电压8 V。VDD可以由AD7280A监控的四
/五/六单元电池组中电位最高的电池单元直接供电。VDD与VSS之间应施加的最大电压为30 V。VDD引脚上
应放置10 μF和100 nF去耦电容。
17
VSS
AD7280A高压模拟输入结构的负电源电压。该输入应与AGND/DGND电压保持相同电位。
18
VREG
模拟电压输出，5.2 V。此引脚提供内部产生的VREG电压，以便在AD7280A外部使用，为ADC内核提
供电源电压。VREG引脚上应放置1 μF和100 nF去耦电容。
19
DVCC
数字电源电压，4.9 V至5.5 V。DVCC和AVCC电压在理想情况下应保持相同电位。为实现最佳性能，建
议将DVCC和AVCC引脚短接在一起，确保二者之间的电压差(甚至在瞬态电压存在情况时)绝不超过0.3 V。
应将此电源去耦至DGND。DVCC引脚上应放置100 nF去耦电容。DVCC电源引脚应连接到VREG输出。
20
DGND
数字地。AD7280A上所有数字电路的接地基准点。DGND和AGND电压在理想情况下应保持等电位，
并且电位差(甚至在瞬态电压存在情况时)不得超过0.3 V。
Rev. 0 | Page 8 of 48
AD7280A
引脚编号
引脚名称
描述
21
CS
片选输入引脚。CS输入用于实现SPI和菊花链接口上的输入输出数据的帧传输。在AD7280A主器件上，
CS输入由DSP/微处理器提供。当AD7280A用作菊花链中的从器件时，此输入应连接到菊花链中下一个
电位较低的AD7280A的CShi输出。
22
SCLK
串行时钟输入。在AD7280A主器件上，SCLK输入由DSP/微处理器提供。当AD7280A用作菊花链中的从
器件时，此输入应连接到菊花链中下一个电位较低的AD7280A的SCLKhi输出。
23
SDI
串行数据输入。待写入片内寄存器的数据通过此输入提供，并在 SCLK输入的下降沿逐个输入
AD7280A。在AD7280A主器件上，SDI为SPI接口的数据输入。当AD7280A用作菊花链中的从器件时，此
输入接受来自菊花链中下一个电位较低的AD7280A的SDOhi输出数据。
24
CNVST
转换开始输入。转换在CNVST的下降沿启动。在AD7280A主器件上，CNVST脉冲由DSP/微处理器提供。
此输入也可以连接到DVCC，转换通过串行接口启动。当AD7280A用作菊花链中的从器件时，此输入应
连接到菊花链中下一个电位较低的AD7280A的CNVSThi输出。
25
SDOlo
菊花链模式中的串行数据输出。在AD7280A主器件上，此输出应直接或通过一个1 kΩ下拉电阻连接到
VSS。当AD7280A用作菊花链中的从器件时，此输出应连接到菊花链中下一个电位较低的AD7280A的
SDIhi输入。
26
SDO
串行数据输出。转换输出数据或寄存器输出数据以串行数据流的形式提供给该引脚。各位在SCLK输入
的上升沿逐个输出，访问数据需要32个SCLK周期。在AD7280A主器件上，SDO输出应连接到DSP/微处
理器。菊花链中其余AD7280A的SDO输出应直接或通过一个1 kΩ下拉电阻连接到VSS。
27
ALERT
数字输出。此标志引脚指示电池或辅助ADC输入过压或欠压。AD7280A主器件的ALERT输出应连接到
DSP/微处理器。菊花链中其余AD7280A的ALERT输出应直接或通过一个1 kΩ下拉电阻连接到VSS。
28
ALERTlo
菊花链模式中的报警输出。在AD7280A主器件上，此输出应直接或通过一个1 kΩ下拉电阻连接到VSS。
当AD7280A用作菊花链中的从器件时，此输出应连接到菊花链中下一个电位较低的AD7280A的ALERThi
输入。
29
VDRIVE
逻辑电源输入。此引脚的电源电压决定SPI接口的工作电压。应将此引脚去耦至DGND。在AD7280A主
器件上，此引脚的电压范围为2.7 V至5.5 V。VDRIVE电压可以不同于AVCC和DVCC电压，但不得超过任一电压
0.3 V以上。菊花链中其余AD7280A的VDRIVE引脚应连接到VREG。
30
AVCC
ADC内核的模拟电源电压，4.9 V至5.5 V。AVCC和DVCC电压在理想情况下应保持相同电位。为实现最佳性
能，建议将AVCC和DVCC引脚短接在一起，确保二者之间的电压差(甚至在瞬态电压存在情况时)绝不超过
0.3 V。应将此电源去耦至AGND。AVCC引脚上应放置100 nF去耦电容。AVCC电源引脚应连接到VREG输出。
31
AGND
模拟地。此引脚是AD7280A上所有模拟电路的接地基准点。此输入应与串联电池单元的底端保持相同
电位。GND和DGND电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超
过0.3 V。
32
AUXTERM
热敏电阻端接电阻输入。如果应用中不需要此功能，建议通过一个10 kΩ电阻将此引脚连接到VREG。
33 至 38
AUX6至AUX1
辅助单端5 V ADC输入。如果应用中不需要任一输入，建议通过一个10 kΩ电阻将相应引脚连接到VREG。
39
CREF
基准电压电容。此引脚应通过一个100 nF电容去耦至REFGND。
40
VREF
基准电压输出，2.5 V。此引脚提供片上基准电压，供AD7280A外部使用。此引脚应通过一个1 μF电容去
耦至REFGND。
41
REFGND
基准电压地。此引脚是AD7280A上内部带隙基准电压电路的接地基准点。REFGND电压应与AGND电压
保持相同电位。
42
ALERThi
菊花链模式中的报警输入。菊花链中各AD7280A的报警信号通过各AD7280A的ALERTlo输出和ALERThi输
入传递，最后通过主AD7280A的ALERT输出提供给DSP/微处理器。此输入应连接到菊花链中下一个电位
较高的AD7280A的ALERTlo输出。电池组中电位最高的AD7280A不需要报警输入，这种情况下，该引脚
应通过一个1 kΩ电阻连接到VDD。
Rev. 0 | Page 9 of 48
AD7280A
引脚编号
43
引脚名称
SDIhi
描述
菊花链模式中的串行数据输入。菊花链中各AD7280A的数据通过各AD7280A的SDOlo输出和SDIhi输入
传递，最后通过主AD7280A的SDO输出提供给DSP/微处理器。此输入应连接到菊花链中下一个电位较
高的AD7280A的SDOlo输出。在菊花链模式下，电池组中电位最高的AD7280A不需要串行数据输入，这
种情况下，该引脚应通过一个1 kΩ电阻连接到VDD。
44
CNVSThi
菊花链模式中的转换开始输出。转换开始信号由DSP/微处理器提供给主AD7280A的CNVST输入，然后
通过CNVST输入和CNVSThi输出传递给各AD7280A。此输出应连接到菊花链中下一个电位较高的
AD7280A的CNVST引脚。电池组中电位最高的AD7280A不需要菊花链转换开始输出，这种情况下，该引
脚应连接到VDD。
45
SDOhi
菊花链模式中的串行数据输出。串行数据输入由DSP/微处理器提供给主AD7280A的SDI输入，然后通过
SDI输入和SDOhi输出传递给各AD7280A。此输出应连接到菊花链中下一个电位较高的AD7280A的SDl输
入。电池组中电位最高的AD7280A不需要菊花链串行数据输出，这种情况下，该引脚应连接到VDD。
46
SCLKhi
菊花链模式中的串行时钟输出。时钟信号由DSP/微处理器提供给主AD7280A的SCLK输入，然后通过
SCLK输入和SCLKhi输出传递给各AD7280A。此输出应连接到菊花链中下一个电位较高的AD7280A的
SCLK输入。电池组中电位最高的AD7280A不需要菊花链串行时钟输出，这种情况下，该引脚应连接到
VDD。
47
CShi
菊花链模式中的片选输出。片选信号由DSP/微处理器提供给主AD7280A的CS输入，然后通过CS输入和
.
CShi输出传递给各AD7280A。此输出应连接到菊花链中下一个电位较高的AD7280A的CS输入。电池组
中电位最高的AD7280A不需要菊花链片选输出，这种情况下，该引脚应连接到VDD。
48
PDhi
菊花链模式中的关断输出。关断信号由DSP/微处理器提供给主AD7280A的PD输入，然后通过PD输入和
PDhi输出传递给各AD7280A。此输出应连接到菊花链中下一个电位较高的AD7280A的PD输入。电池组
中电位最高的AD7280A不需要菊花链关断输出，这种情况下，该引脚应连接到VDD。
Rev. 0 | Page 10 of 48
AD7280A
典型工作特性
8
= 8V
= 10V
= 22.5V
= 29.9V
7
MASTER CURRENTS
5.1
0
20
40
60
80
100
1
–40
09435-102
–20
0
20
40
60
80
100
图7. 不同电源电压下电池平衡期间IDD 与温度的关系
8
= 8V
= 10V
= 22.5V
= 29.9V
SLAVE, VDD = 8V
SLAVE, VDD = 10V
SLAVE, VDD = 29.9V
MASTER, VDD = 8V
MASTER, VDD = 10V
MASTER, VDD = 29.9V
7
6
5.3
IDD (mA)
VREG VOLTAGE (V)
VDD
VDD
VDD
VDD
–20
TEMPERATURE (°C)
图4. 不同电源电压下VREG 与温度的关系，
VREG 连接到AVCC 和DVCC
5.2
5.1
5
SLAVE CURRENTS
4
3
5.0
MASTER CURRENTS
2
–20
0
20
40
60
80
100
TEMPERATURE (°C)
1
–40
09435-103
4.9
–40
SLAVE, VDD = 8V
SLAVE, VDD = 10V
SLAVE, VDD = 29.9V
MASTER, VDD = 8V
MASTER, VDD = 10V
MASTER, VDD = 29.9V
2
TEMPERATURE (°C)
5.4
4
3
5.0
5.5
5
09435-105
5.2
4.9
–40
SLAVE CURRENTS
6
5.3
IDD (mA)
VREG VOLTAGE (V)
5.4
VDD
VDD
VDD
VDD
–20
0
20
40
60
80
100
TEMPERATURE (°C)
09435-106
5.5
图8. 不同电源电压下软件关断期间IDD 与温度的关系
图5. 不同电源电压下VREG 与温度的关系，
VREG 连接到AVCC 和DVCC ，5 mA外部负载
8
10,000
9149
SLAVE CURRENTS
5
4
SLAVE, VDD = 8V
SLAVE, VDD = 10V
SLAVE, VDD = 29.9V
MASTER, VDD = 8V
MASTER, VDD = 10V
MASTER, VDD = 29.9V
3
2
1
–40
–20
0
20
40
60
80
100
TEMPERATURE (°C)
8000
6000
4000
2000
0
5
2660
2661
2662
460
2663
386
2664
2665
2666
2667
2668
CODE
图9. 10,000样本的码字直方图，奇数电池电压通道
图6. 不同电源电压下转换期间IDD 与温度的关系
Rev. 0 | Page 11 of 48
09435-107
MASTER CURRENTS
09435-104
IDD (mA)
6
NUMBER OF OCCURRENCES
7
AD7280A
10,000
2.508
8000
2.506
VREF VOLTAGE (V)
6000
4000
2000
2663
2664
2665
2666
2667
2668
CODE
2.500
–20
0
20
VDD
VDD
VDD
VDD
VDD
TOTAL UNADJUSTED ERROR (mV)
NUMBER OF OCCURRENCES
6.0
8000
6000
4000
2000
692
236
4.5
0
–1.5
–3.0
2.502
2.501
2.500
2.499
2.498
2.497
0
20
20
40
60
80
TEMPERATURE (°C)
40
VDD
VDD
VDD
VDD
VDD
6.0
2.503
–20
0
7.5
= 8V
= 10V
= 16.8V
= 22.5V
= 29.9V
2.504
2.496
–40
–20
60
80
100
图14. 不同电源电压下偶数电池电压通道的总
不可调整误差(绝对值)与温度的关系
100
4.5
= 8V
= 10V
= 16.8V
= 22.5V
= 29.9V
3.0
1.5
0
–1.5
–3.0
–4.5
–40
09435-212
VREF VOLTAGE (V)
2.505
= 8V
= 10V
= 16.8V
= 22.5V
= 29.9V
TEMPERATURE (°C)
TOTAL UNADJUSTED ERROR (mV)
2.506
100
1.5
图11. 10,000样本的码字直方图，辅助通道
VDD
VDD
VDD
VDD
VDD
80
3.0
–4.5
–40
09435-109
CODE
60
图13. 不同器件的VREF 与温度的关系
7.5
2942 2943 2944 2945 2946 2947 2948 2949 2950 2951 2952
40
TEMPERATURE (°C)
9072
2.507
3
6
9
12
2.502
2.496
–40
10,000
2.508
PART
PART
PART
PART
2.504
图10. 10,000样本的码字直方图，偶数电池电压通道
0
2
5
8
11
09435-214
2662
09435-108
2661
PART
PART
PART
PART
09435-111
167
7
2660
1
4
7
10
2.498
956
0
PART
PART
PART
PART
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图12. 不同电源电压下VREF 与温度的关系
图15. 不同电源电压下奇数电池电压通道的总
不可调整误差(绝对值)与温度的关系
Rev. 0 | Page 12 of 48
09435-215
NUMBER OF OCCURRENCES
8870
AD7280A
7.5
VDD
VDD
VDD
VDD
VDD
4.5
5
4
VOLTAGE (V)
3.0
1.5
0
3
2
–1.5
1
–20
0
20
40
60
80
100
0
TEMPERATURE (°C)
0
4
VOLTAGE (V)
4
3
2
2
4
6
10
8
10
8
TIME (ms)
PD
VREG
VREF
3
2
1
PD
VREG
VREF
0
09435-115
VOLTAGE (V)
5
0
6
图19. 上电时间，VREF 和VREG 引脚上放置10 μF电容
5
0
4
TIME (ms)
图16. 不同电源电压下辅助通道的总
不可调整误差(绝对值)与温度的关系
1
2
0
2
4
6
10
8
TIME (ms)
图17. 上电时间，VREF 和VREG 引脚上放置1 μF电容
09435-118
–4.5
–40
09435-117
PD
VREG
VREF
–3.0
09435-216
TOTAL UNADJUSTED ERROR (mV)
6.0
= 8V
= 10V
= 16.8V
= 22.5V
= 29.9V
图20. 关断时间，VREF 和VREG 引脚上放置10 μF电容
5.2
5
3
2
4.4
4.0
0
2
4
6
8
TIME (ms)
10
图17. 上电时间，VREF 和VREG 引脚上放置1 μF电容
3.2
0
100
200
300
400
500
600
700
LOAD CURRENT (nA)
图21. CBx输出电压与负载电流的关系
Rev. 0 | Page 13 of 48
800
09435-119
0
4.8
3.6
1
09435-116
VOLTAGE (V)
4
CBx OUTPUT VOLTAGE (V)
PD
VREG
VREF
AD7280A
术语
微分非线性(DNL)
输出电压迟滞
DNL指ADC中任意两个相邻码之间所测得变化值与理想的
输出电压迟滞或热滞定义为器件经历T_HYS+或T_HYS−温
1 LSB变化值之间的差异。
度循环后，基准输出电压的绝对最大变化：
T_HYS+ = +25°C 至 TMAX to +25°C
T_HYS− = +25°C 至 TMIN to +25°C
输出电压迟滞用ppm表示，计算公式如下：
积分非线性(INL)
INL指ADC传递函数与一条通过ADC传递函数端点的直线
的最大偏差。传递函数有两个端点，起点在低于第一个码
转换的1 LSB处的零电平，终点在高于最后一个码转换的1 LSB
处的满量程。
失调误差
其中：
失调误差适用于直接二进制输出编码方式。它是指第一个
VREF(25°C)为25°C时的VREF。
码转换(000 . . . 000到000 . . . 001)与理想值(AUX1至AUX6为
AGND + 1 LSB，VIN0至VIN6为1 V + AGND + 1 LSB)的偏差。
VREF(T_HYS)为VREF在T_HYS+或T_HYS−下的最大变化。
静态漏电流
失调误差匹配
静态漏电流指器件处于静态(不转换)时，在电池电压和/或
失调误差匹配是指所有6个通道的零代码误差的差值。
辅助ADC输入端测得的电流。
增益误差
动态漏电流
增益误差适用于直接二进制输出编码方式。它是指调整失
动态漏电流指器件转换时，在电池电压和/或辅助ADC输
调误差之后，最后一个码转换(111 . . . 110到111 . . . 111)与
入端测得的电流减去静态漏电流的结果。动态漏电流特性
理想值(2 × VREF − 1 LSB)的偏差。
指定10 Hz的转换开始脉冲频率(即每隔100 ms转换一次)。
增益误差匹配
不同转换速率下的动态漏电流可通过下式计算：
增益误差匹配是指所有6个通道的增益误差的差值。
ADC不可调整误差
ADC不可调整误差包括ADC和测量通道的INL误差及增益
和失调误差。
其中：
IDYN(A)为转换开始频率fCNVST(A)下的动态漏电流(见表1)。
总不可调整误差(TUE)
TUE指输出代码与理想值的最大偏差。总不可调整误差包
IDYN(B)为所需转换开始频率fCNVST(B)下的动态漏电流。
括INL误差、增益和失调误差及基准电压误差。基准电压
误差包括实际与理想基准电压(2.5 V)之间的偏差和基准电
压温度系数。
基准电压温度系数
基准电压温度系数由TMIN和TMAX时测得的最大和最小
基准输出电压(VREF)得出，用ppm/°C表示，计算公式如下：
其中：
VREF(Max)为TMIN和TMAX之间测得的最大VREF。
VREF(Min)为TMIN和TMAX之间测得的最小VREF。
TMAX = +85°C或+105°C。
TMIN = −40°C。
Rev. 0 | Page 14 of 48
AD7280A
工作原理
电路信息
AD7280A具有一个菊花链接口。单个AD7280A器件可以监
AD7280A是一款锂离子(Li-Ion)电池监控芯片，可以监控4
控6个电池单元的电池电压和温度。通过菊花链连接的多
个、 5个或 6个串联锂离子电池单元的电压和温度。
个AD7280A可以监控更多电池单元的电池电压和温度。菊
AD7280A还提供一个接口，用来控制外部晶体管以实现电
花链中每个AD7280A的转换数据通过单个SPI接口传递给
池平衡。
系统控制器。同样，控制数据也可以通过SPI沿着菊花链
AD7280A所需的VDD和VSS电源应由受监控的电池单元提
传递给各AD7280A。
供。器件内部产生一个VREG轨来为ADC和内部接口电路供
AD7280A片内集成一个2.5 V基准电压源，该基准电压可供
电。此VREG电压可以通过输出引脚提供给AD7280A外部使
AD7280A外部使用。
用。
AD7280A还具有V DRIVE 特性，可控制串行接口的工作电
AD7280A内置一个高压输入多路复用器、一个低压输入多
压。V DRIVE特性使ADC能够轻松与3 V和5 V处理器接口。
路复用器和一个SAR型ADC。高压多路复用器支持测量4
例如，在推荐配置中，AD7280A采用5 V电源供电，但VDRIVE
个、5个或6个串联的锂离子电池单元。低压多路复用器为
引脚可以采用3 V电源供电，使得低压数字处理器具有较大
用户提供6路单端ADC输入，这些输入可以与外部热敏电
的动态范围。
阻一起使用，以测量各电池单元的温度。辅助ADC输入也
转换器操作
可以用于应用的外部诊断。启动所有12个通道，即6个电
AD7280A的转换路径由高压输入多路复用器或低压输入多
池电压通道和 6个辅助 ADC通道的转换，只需要一个
CNVST脉冲。另外，转换也可以通过CS的上升沿启动。
路复用器与SAR型ADC组成。高压多路复用器选择要转换
的模拟输入对VIN0至VIN6。各电池单元的电压测量方法
各转换结果存储在相应的结果寄存器中(见表13)。
是转换相邻模拟输入的压差，即VIN1 − VIN0、VIN2 − VIN1
各个电池单元电压和辅助ADC测量至少需要1 μs来采集和
等等(见表22和表23)。低压多路复用器选择要转换的辅助
完成转换。根据AD7280A模拟输入端连接的外部元件不
ADC输入AUX1至AUX6。各电池电压和辅助ADC输入的
同，可能需要更多的采集时间。更长的采集时间可以通过
转换结果可以在所设定的转换序列完成时间tWAIT后访问。
控制寄存器选择。AD7280A还提供一个转换均值选项，可
2次、4次或8次电池电压和辅助ADC测量的均值。均值转
VIN6
换结果存储在结果寄存器中。上电时，默认的采集和转换
VIN5
总时间为1 μs，均值寄存器设为0，即每通道转换一次。
VIN4
电池电压和辅助ADC转换的结果通过4线串行外设接口
VIN3
(SPI)回读。SPI还用于写入或读取内部寄存器。
VIN2
AD7280A具有报警功能，如果电压转换结果或辅助ADC转
VIN1
换结果超过用户选择的最大和最小电压阈值，就会触发报
VIN0
警功能。报警模式和阈值电平通过写入内部寄存器进行
图22. VIN1至VIN0采样期间的多路复用器配置
选择。
AD7280A提供6路模拟输出电压，可用来控制作为电池平
衡电路一部分的外部晶体管。每路电池平衡输出提供0 V或
5 V电压(相对于各电池单元的底端电位)，可以将该电压施
加于外部电池平衡晶体管的栅极。
Rev. 0 | Page 15 of 48
ADC V IN+
ADC V IN–
09435-004
以通过控制寄存器进行选择。利用该选项，用户可以获得
AD7280A
模拟输入结构
VIN6
AD7280A模拟输入结构的等效电路如图26所示。二极管提
VIN5
供ESD保护。电阻是由输入多路复用器的导通电阻、内部
VIN4
跟踪电阻和其它内部开关构成的集总元件。这些电阻的典
VIN3
型值约为300 Ω。电容C1也是一个由引脚电容、ESD二极管
和开关电容构成的集总元件，而电容C2则是ADC的采样
VIN2
电容。C1和C2的集总电容约为15 pF。
VIN1
VIN0
ADC V IN–
09435-005
ADC V IN+
VDD
图23. VIN2至VIN1采样期间的多路复用器配置
D
VIN+
ADC是逐次逼近型寄存器模数转换器(SAR ADC)，由比较
C1
器、SAR、控制逻辑和两个容性DAC组成。图24显示了转
VSS
闭合，采样电容阵列采集输入信号。
VDD
D
SW3
VSS
CONTROL
LOGIC
CAPACITIVE
DAC
VREF
图26. 等效模拟输入电路
传递函数
AD7280A的输出编码方式为直接二进制。所设计的码跃迁
图24. 采集阶段的ADC配置
当ADC启动转换时，SW3断开，而SW1和SW2移至位置
B，使得比较器变得不平衡(见图25)。控制逻辑和容性
DAC可以加上和减去固定的电荷数量，使得比较器恢复到
平衡状态。当比较器重新平衡后，转换就已经完成。控制
逻辑产生ADC的输出代码。然后，此输出代码存储在已转
换输入的适当寄存器中。
VREF
A SW1
A SW2
COMPARATOR
SW3
取决于所测量的是电池单元电压还是辅助ADC输入。电压
输入的模拟输入范围是1 V到5 V，辅助ADC输入的模拟输
入范围是0 V到5 V。理想的传递特性如图27所示。
表7. 各模拟输入范围的LSB大小
所选输入
电池单元电压
辅助ADC输入
CAPACITIVE
DAC
CS
B
在连续整数LSB值上(即1 LSB、2 LSB等等)进行。LSB大小
CONTROL
LOGIC
CAPACITIVE
DAC
ADC CODE
VREF
输入范围
1 V至5 V
0 V至5 V
满量程范围 LSB大小
4 V/4096
976 µV
5 V/4096
1.22 mV
111...111
111...110
CS
B
09435-007
VIN–
D
CS
B
VIN+
C2
09435-008
A SW1
A SW2
R1
图25. 转换阶段的ADC配置
111...000
011...111
000...010
000...001
000...000
1V + 1LSB
AGND + 1LSB
5V – 1LSB
5V – 1LSB
ANALOG INPUT
图27. 理想传递特性
Rev. 0 | Page 16 of 48
4V INPUT RANGE
5V INPUT RANGE
09435-009
VIN–
C1
COMPARATOR
09435-006
VIN+
CS
B
VIN–
CAPACITIVE
DAC
C2
D
换器的原理示意图。在采集阶段，开关SW1、SW2和SW3
VREF
R1
AD7280A
典型连接图
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10kΩ
10µF
VIN6
10kΩ
VDD
MASTER
VREG
CB6
DVCC
VIN5
AVCC
CB5
VDRIVE
VIN4
VREF
CB4
AD7280A
CREF
VIN3
0.1µF
0.1µF
1µF
0.1µF
OPTIONAL INTERFACE PINS
CB3
ALERT
VIN2
CNVST
PD
CB2
SDO
VIN1
DSP/MICROPROCESSOR
SCLK
SDI
CB1
VIN0
1µF
VSS
CS
4-WIRE SPI INTERFACE
09435-010
0.1µF
图28. 监控6个电池单元的AD7280A配置图
AD7280A可以监控4个、5个或6个串联电池单元。六单元
输入端串联的10 kΩ电阻与相邻差分输入端上的100 nF电容
电池监控应用的典型配置如图28所示。然而，锂离子电池
构成一个低通滤波器。如果模拟输入发生过压或欠压，例
应用需要大量电池单元来提供所需的输出电压。图29所示
如任一电池电压输入不当地短接到VDD或VSS，10 kΩ电阻可以
为监控更大电池组的AD7280A推荐菊花链配置。AD7280A
为这些输入提供保护。当AD7280A菊花链初始连接到电池
的菊花链接口支持各AD7280A与其上或其下的AD7280A通
组时，这些电阻也能提供保护。有关菊花链接口的更多信
信。利用菊花链接口，AD7280A可以电气连接到电池管理
息，请参阅“菊花链接口”部分。
芯片，相邻AD7280A之间无需隔离器件。
在含有安全机构以便使电池组开路的应用中，断点以上的
如图29所示，建议在各AD7280A的电源上放置一个齐纳二
极管，用以防止AD7280A菊花链初始连接到电池组时各
AD7280A的电源过压。建议使用电压额定值为30 V的齐纳
二极管，但视具体应用，也可以使用额定值更低的器件。
AD7280A与电池管理芯片之间需要额外的隔离。
外部电池平衡电路的建议配置如图28所示。该配置还包括
与电池平衡输出串联的10 kΩ电阻，如果这些输入过压或
欠压，这些电阻可以保护电池平衡输出。更多信息请参阅
“电池平衡输出”部分。
Rev. 0 | Page 17 of 48
AD7280A
1kΩ
VDDn
10kΩ
100nF
10kΩ
100nF
10kΩ
100nF
10kΩ
100nF
SDIhi
CShi
VIN5
ALERThi
100nF
SDOhi
10kΩ
CNVSThi
100nF
SCLKhi
10kΩ
VIN6
PDhi
10kΩ
VREG
DVCC
AVCC
0.1µF
1µF
VDRIVE
VIN4
ALERT
AD7280A
VIN3
SDO
VIN2
MASTER
VIN1
1kΩ
1kΩ
10kΩ
VREF
ALERTlo
SDOlo
SDI
SCLK
PD
CNVST
1µF
VIN0
CS
VDD(n – 1)
VSS
100nF
VDDn
100nF
VDD
10µF
CREF
0.1µF
VDD(n – 1)
22pF
22pF
22pF
22pF
22pF
7
22pF
FERRITE
VDD1
10kΩ
100nF
10kΩ
100nF
10kΩ
100nF
10kΩ
100nF
VIN5
SDIhi
VREG
DVCC
AVCC
0.1µF
VDRIVE
VIN4
ALERT
AD7280A
VIN3
SDO
VIN2
MASTER
VIN1
1kΩ
1kΩ
10kΩ
1µF
NOTES
1 ALL AD7280A DEVICES ON THE DAISY CHAIN
SHOULD BE LOCATED ON THE SAME PCB.
2
3
VREF
ALERTlo
SDOlo
SDI
SCLK
CS
PD
CNVST
1µF
VIN0
22pF
CREF
22pF
3
ROUTE VDD AND VSS TRACES TO ENSURE
A LOW IMPEDANCE CONNECTION BETWEEN THEM.
4
ROUTE DAISY-CHAIN TRACKS ON AN INNER
PCB LAYER.
0.1µF
VDD0
4
5
22pF
22pF
2
22pF
22pF
10kΩ
100nF
10kΩ
100nF
10kΩ
100nF
10kΩ
100nF
SDIhi
SDOhi
SCLKhi
CShi
ALERThi
10kΩ
100nF
VIN6
PDhi
10kΩ
VIN5
VIN4
VSS0
PLACE AD7280A PARTS AS CLOSE TOGETHER
AS POSSIBLE ON THE BOARD TO MINIMIZE
THE LENGTH OF THE DAISY-CHAIN TRACKS.
FERRITES ON THE VDD LINES CAN BE REPLACED
WITH 20Ω RESISTORS EXCEPT IN THE CASE OF THE
VSS0 CONNECTION. IN THIS CASE, THE 20Ω RESISTOR
SHOULD BE REPLACED WITH A 0Ω RESISTOR.
1µF
0.1µF
OPTIONAL INTERFACE PINS
CNVST
PD
SDOlo
VREF
CREF
0.1µF
1µF
ALERTlo
SDO
VIN1
VIN0
AVCC
ADD A VSS PLANE FROM THE UPPER SLAVE
DEVICE EXTENDED DOWN OVER AND UNDER
THE DAISY CHAIN TO ACT AS A SHIELD FOR
THE DAISY CHAIN.
ALERT
AD7280A
VIN3
VIN2
100nF
VREG
DVCC
VDRIVE
VSS
10kΩ
MASTER
VDD
100nF
7
5
10kΩ
100nF
CNVSThi
VDD0
10µF
6
6
22pF
PLACE 22pF DAISY-CHAIN CAPACITORS
AS CLOSE AS POSSIBLE TO THEIR
TERMINATING PINS, THAT IS, CLOSE TO
THE PIN THAT HAS THE ARROW POINTING
TO IT ON THE DIAGRAM.
SCLK
DSP/MICROPROCESSOR
SDI
CS
1kΩ
4-WIRE SPI INTERFACE
图29. AD7280A菊花链配置
Rev. 0 | Page 18 of 48
09435-011
100nF
ALERThi
10kΩ
SDOhi
100nF
CNVSThi
10kΩ
VIN6
SCLKhi
10kΩ
CShi
PDhi
100nF
VSS
VDD0
VDD
10µF
100nF
22pF
AD7280A
基准电压
转换序列，即电池电压和辅助ADC输入的转换顺序，如图
内部基准电压源提供温度补偿的2.5 V电压，基准电压经过
31和图32所示。电池单元电压输入以逆序转换，即首先是
调整，典型温漂为±3 ppm/°C。如图30所示，内部基准电
单元6，然后是单元5，依此类推。辅助ADC输入则是按编
压电路由一个1.2 V带隙基准电压源和一个基准电压缓冲器
号递增的顺序转换，即首先是AUX1，然后是AUX2，依此
组成。2.5 V基准电压由VREF引脚提供。VREF引脚应通过一
类推。例如，选择所有12路输入进行转换时，完成单元1
个1 μF或更大的陶瓷电容去耦到REFGND。C REF引脚应通
的转换(即VIN1至VIN0)后，接着进行AUX1输入的转换。
过一个0.1 μF或更大的陶瓷电容去耦到REFGND。2.5 V基
完成所有选定的转换后，通过多路复用器再次选择VIN6
准电压能够驱动高达10 kΩ的外部负载。
和VIN5电压输入，并且采集单元6上的电压，为下一次转
换请求做好准备。这是多路复用器的默认状态。
REFGND
BAND GAP
1.2V
ADC SELF-TEST
VOLTAGE
ADC输入。共有4个选项可用，参见表8。
09435-012
AVCC
控制寄存器的位[D15:D14]选择要转换的电池电压和辅助
VREF
CREF
表8. 电池电压和辅助ADC输入选择
Figure 30. AD7280A Internal Reference
位[D15:D14]
00
01
10
11
转换电池电压和辅助ADC输入
利用CNVST输入或串行接口可以启动AD7280A转换(参见
“转换起始格式 ”部分 ) 。单个转换命令就能启动对
AD7280A所有选定通道的转换。如“转换器操作”部分所
电压输入
6至1
6至1
6至1
ADC自测
辅助ADC输入
1至6
1、3、5
无
无
各电压和辅助ADC输入转换至少需要1 μs来采集和转换电
述，各电池单元的电压通过转换相邻模拟输入之差来测
池电压或辅助ADC输入电压。例如，当位[D15:D14]设为
量。发出转换开始命令后，第一个要转换的单元是单元
00时，CNVST的下降沿触发连续12个转换，这至少需要
6，它等于 VIN6与 VIN5之差。第一个转换结束时，
12 μs才能转换完单个AD7280A的所有选定测量。如果不需
AD7280A产生一个内部转换结束(EOC)信号，此信号通过
要辅助ADC输入转换，位[D15:D14]应设为10。这种情况
多路复用器选择下一个电池单元电压输入进行测量，即
下，转换请求触发连续6个转换，至少需要6 μs。
VIN5与VIN4之差。采集到新输入后，产生第二个内部转
换开始信号以启动转换。以上过程重复执行，直到所有选
定的电压和辅助ADC输入均已完成转换。
t1
tACQ
tCONV
INTERNAL ADC
CONVERSIONS
VOLT 6
VOLT 5
tCONV
VOLT 4
AUX6
09435-013
CNVST
图31. AD7280A的ADC转换
CONVERSION WINDOW
t1
CNVST
tWAIT
SERIAL READ
OPERATION
VOLT VOLT VOLT
6
5
4
tQUIET
VOLT VOLT
6
5
AUX6
DATA READBACK — ALL DEVICES
图32. AD7280A的ADC转换和回读
Rev. 0 | Page 19 of 48
09435-014
INTERNAL ADC
CONVERSIONS
AD7280A
注意，对位[D15:D14]进行更改后，必须等待90 μs才能启
转换均值
动任何转换，此时间是从写入控制寄存器以更改所选转换
AD7280A包括一个选项，允许重复采集和转换各单元输
到启动第一个转换的时间。
入，并将平均转换结果存储在相应寄存器中。像标准转换
由CS引脚的上升沿启动的转换需要对控制寄存器执行两个
独立的写命令，第一个命令配置AD7280A所需的采集时
间，经过90 μs延迟后，第二个命令在CS的上升沿启动转换。
完成所有请求的转换后，利用SPI和菊花链接口可以从单
个器件或菊花链中的所有器件回读结果。更多信息请参阅
“串行接口”部分和“菊花链接口”部分。
结果一样，平均转换结果也可以通过SPI接口回读。通过
控制寄存器的位[D10:D9]，可以将AD7280A设置为完成1
次、2次、4次或8次转换。上电默认设置为每通道单次转
换，即不计算均值。
通过控制寄存器选择2次、4次或8次平均选项时，高压和
低压输入多路复用器的控制序列均会重新配置，以便能够
完成更多次数的采集和转换。无论选用何种设置，每个通
如图 32所示，转换完成到回读启动之间需要等待时间
道都会完成请求数量的转换，然后才开始序列中下一个通
tWAIT，这是为了同步高速转换时钟和AD7280A所有其它操
道的采集和转换。例如，如果请求两次转换的均值，则新
作使用的较低速度时钟。tWAIT的最小值为5 μs。
序列为：电压通道6、电压通道6、电压通道5、电压通道
采集时间
5、电压通道4……依此类推。
采集输入信号所需的时间取决于采样电容的充电速度，后
还应注意，当高压多路复用器重新配置时，启动任何转换
者又取决于输入阻抗和模拟输入端的外部元件。初始上电
前应等待90 μs，此时间是从写入控制寄存器以选择均值到
时，AD7280A的默认采集时间为400 ns。此时间可以400 ns
启动第一个转换的时间。由CS引脚的上升沿启动的转换需
的增量递增，最长为1.6 μs，以便用户能够灵活选择模拟
要对控制寄存器执行两个独立的写命令，第一个命令配置
输入端的外部元件。采集时间通过写入控制寄存器的位
AD7280A所需的均值设置，经过90 μs延迟后，第二个命令
[D6:D5]进行选择(参见表9)。
在CS的上升沿启动转换。
模拟输入端的外部元件建议配置
表9. 模拟输入采集时间
位[D6:D5]
00
01
10
11
如“采集时间”部分所述，AD7280A的采集时间通过控制寄
采集时间
400 ns
800 ns
1.2 µs
1.6 µs
存器的位[D6:D5]状态来选择，这就允许用户灵活选择模
拟输入端的外部元件。AD7280A模拟输入端的外部元件建
议配置如图33所示。
所需的采集时间根据以下公式计算：
tACQ = 10 × ((RSOURCE + R) × C)
AD7280A
10kΩ
10kΩ
100nF
10kΩ
100nF
R SOURCE应包括外部电容(100 nF)与输入引脚之间的模拟输
10kΩ
100nF
入端的任何额外源阻抗。它不包括电池单元与外部电容之
10kΩ
100nF
间的任何额外源阻抗，如10 kΩ串联电阻等。
10kΩ
100nF
R为采样保持放大器在输入端看到的电阻300 Ω。
10kΩ
100nF
其中：
VIN5
VIN4
VIN3
VIN2
VIN1
VIN0
09435-016
C为采样电容15 pF。
VIN6
图33. 外部串联电阻和并联电容
Rev. 0 | Page 20 of 48
AD7280A
模拟输入端串联10 kΩ电阻，如果这些输入过压或欠压，
AD7280A的数目。所有电池电压和辅助ADC输入转换的总
这些电阻可以保护模拟输入端。差分输入端上的100 nF电
转换时间可以通过下式计算：
容与10 kΩ电阻一起构成一个低通滤波器，其截止频率为
总转换时间 = ((tACQ + tCONV) × ( 每个器件的转换
次数 )) − tACQ + ((N − 1) × tDELAY)
80 Hz。采用这些外部元件时，可以使用400 ns的默认采集
时间，此时采集和转换总时间为1 μs。
以菊花链连接的多个AD7280A的电池电压和辅助
ADC输入转换
其中：
AD7280A配有一个菊花链接口，支持将最多八个器件堆叠
tCONV为AD7280A的转换时间，参见表3。“每个器件的转换
起来，而无需单独隔离。菊花链接口的特性之一是可以通
次数”等于选定要转换的输入数(6、9或12，如表8所示)乘
过单个转换开始命令启动菊花链堆叠中的所有器件的转
以每路输入选择的均值次数(1、2、4或8)。
换。转换开始命令沿着菊花链向上传递，从主器件依次传
N是菊花链中AD7280A的数目。
递到各AD7280A。各AD7280A之间的延迟时间为tDELAY，
tDELAY为相邻AD7280A器件之间传递转换开始命令的延迟时
如图34所示。菊花链中主AD7280A转换开始与最后一个
间，参见表3。
AD7280A器件转换开始之间的最大延迟等于tDELAY乘以从
表10列出了AD7280A的三种可能配置的总转换时间。
tACQ为AD7280A的模拟输入采集时间(见表9)。
TOTAL CONVERSION TIME =
((tACQ + tCONV) × (#CONVERSIONS PER PART)) – tACQ + ((N – 1) × tDELAY )
CNVST
tCONV
INTERNAL ADC
CONVERSIONS
PART 1
SERIAL READ
OPERATION
PART 3
tDELAY
tACQ + tCONV
VOLT 5
VOLT 4
AUX6
tDELAY
VOLT 12
VOLT 11
VOLT 10
AUX12
tACQ + tCONV
tDELAY
tDELAY
VOLT 18
VOLT 17
VOLT 16
AUX18
tACQ + tCONV
09435-015
SERIAL READ
OPERATION
PART 2
VOLT 6
图34. 菊花链连接的三个AD7280A的ADC转换和回读
表10. 三个AD7280A配置示例的转换时间，TA = −40°C至+85°C
位
[D15:D14]
00
位
[D10:D9]
00
10
00
00
11
位
[D6:D5]
00
01
10
11
00
01
10
11
00
01
10
11
配置
12通道；tCONV = 695 ns；tACQ = 465 ns；均值 = 0
12通道；tCONV = 695 ns；tACQ = 1.01 μs；均值 = 0
12通道；tCONV = 695 ns；tACQ = 1.46 μs；均值 = 0
12通道；tCONV = 695 ns；tACQ = 1.89 μs；均值 = 0
6通道；tCONV = 695 ns；tACQ = 465 ns；均值 = 0
6通道；tCONV = 695 ns；tACQ = 1.01 μs；均值 = 0
6通道；tCONV = 695 ns；tACQ = 1.46 μs；均值 = 0
6通道；tCONV = 695 ns；tACQ = 1.89 μs；均值 = 0
12通道；tCONV = 695 ns；tACQ = 465 ns；均值 = 8
12通道；tCONV = 695 ns；tACQ = 1.01 μs；均值 = 8
12通道；tCONV = 695 ns；tACQ = 1.46 μs；均值 = 8
12通道；tCONV = 695 ns；tACQ = 1.89 μs；均值 = 8
Rev. 0 | Page 21 of 48
每个器件的
转换时间
13.46 µs
19.45 µs
24.4 µs
29.13 µs
6.5 µs
9.22 µs
11.47 µs
13.62 µs
110.9 µs
162.67 µs
205.42 µs
246.27 µs
48通道堆叠的
总转换时间
15.2 µs
21.2 µs
26.15 µs
30.9 µs
8.23 µs
10.97 µs
13.22 µs
15.37 µs
112.65 µs
164.42 µs
207.17 µs
248.02 µs
.
AD7280A
转换窗口
少于6个电压单元的连接
如“转换电池电压和辅助ADC输入”部分所述，AD7280A
AD7280A提供6个输入通道用于电池单元电压测量。它
以预定的序列转换所选的电池电压和辅助ADC输入(参见
也可以用于需要6个以下电压测量的应用中。在这类应用
图31)。如“电路信息”部分所述，AD7280A主要由高压输
中，应注意确保各电池电压之和仍然超过最小V DD 电源
入多路复用器、低压输入多路复用器和 SAR型 ADC组
电压。因此，推荐连接到各AD7280A的最少电池单元数
成。高压多路复用器依次将 6个电池电压通道提供给
量为4。还应注意确保VIN6输入上的电压始终大于或等
ADC，控制权然后转移给低压多路复用器，以便转换6
于V DD电源引脚上的电压。例如，在5个电池单元连接到
个辅助ADC通道。完成所有选定的转换后，控制权交回
AD7280A的应用中，应将单元5的电池电压施加于VIN6
高压多路复用器，AD7280A准备接收下一个有效转换开
和VIN5上，VIN4和VIN5输入应短接在一起。图35显示
始命令。
了四电池单元监控应用中电池与AD7280A的连接示例。
AD7280A的转换窗口包括选定通道的实际转换时间(见表
10)，以及将控制权交还高压多路复用器并配置为开始采
集VIN6与VIN5之间的电池电压所需的额外时间。转换
AD7280A
VIN6
窗口决定了连续转换开始命令之间应等待的最短时间。
VIN5
AD7280A的转换窗口可以通过下式计算：
10kΩ
10kΩ
100nF
10kΩ
100nF
其中，“总转换时间”可以针对单个器件或一系列器件计
10kΩ
100nF
算，如“转换电池电压和辅助ADC输入”部分所述。
10kΩ
100nF
VIN3
VIN2
VIN1
VIN0
09435-017
转换窗口 = 总转换时间 + 80 µs
VIN4
自测转换
AD7280A可以执行自测转换，以便验证ADC和基准电压
缓冲器的工作状态。自测转换是对内部1.2 V带隙基准电
压执行，转换的电压范围是0 V至5 V。自测转换既可以在
单个 AD7280A上启动，也可以在菊花链中的所有
AD7280A上同时启动。
转换结果可以通过 “串行接口 ”部分说明的读取协议回
读。自测转换结果一般在代码970与990之间。
图35. 四电池单元应用的典型连接
无论用户应用需要多少电池单元电压测量，AD7280A都
会采集和转换全部6个电池电压输入通道上的电压。所有
6个电压通道的转换数据通过SPI/菊花链接口提供给DSP/
微处理器。用户应忽略应用不需要的转换数据。
还可以从菊花链中的各器件回读单个电池电压转换结
果，方法是将各器件的读取寄存器设置为回读所需的转
自测转换也可以用来验证报警输出的工作状态，如“报警
输出”部分所述。
换结果(参见“与AD7280A接口示例”部分中的示例4)。然
而，如上文所述，所有6个电池电压通道都会被转换。在
这种模式下使用器件时，总转换采样速率应受相应通道
数(通过控制寄存器的位[D15:D14]选择)需要的转换窗口
限制。
使用报警功能时，用户应正确设置报警寄存器，确保短
接通道不会错误地触发报警报警输出(参见“报警输出”
部分)。
Rev. 0 | Page 22 of 48
AD7280A
辅助ADC输入
AD7280A
VSS
AD7280A向 AD C提供 6路单端模拟输入 ——AUX1至
RTERM
AUX TERM
AUX6，可用来转换热敏电阻温度测量电路的电压输出。
AUX1
如果不需要温度测量，或者不需要测量个别单元的温度，
AUX2
则可以利用辅助ADC输入转换任何其它0 V至5 V的输入
AUX3
信号。
AUX4
AD7280A可以配置为对所有6个辅助ADC通道、3个辅助
ADC通道(AUX1、AUX3和AUX5)或0个辅助ADC输入通道
VREG
进行转换。转换次数通过控制寄存器的位[D15:D14]设
置。AD7280A提供给DSP/微处理器回读的转换结果数量通
AUX6
09435-018
AUX5
图36. 使用热敏电阻端接电阻的典型电路
过控制寄存器的位[D13:D12]设置。还可以从菊花链中的
电源要求
各器件回读单个辅助ADC转换结果，方法是将各器件的读
正常工作时，即非关断模式下，AD7280A的功耗取决于器
取寄存器设置为回读所需的转换结果(参见“与AD7280A接
件的工作模式。该器件有如下三种不同的工作模式：
口示例”部分中的示例4)。如果在这种模式下使用器件，
• 电压和辅助ADC输入转换
总转换采样速率应受相应通道数(通过控制寄存器的位
• AD7280A配置和数据回读
[D15:D14]选择)需要的转换窗口限制。
在使用报警功能但只需一两路辅助ADC输入的应用中，首
先应将控制寄存器的位 [D15:D12]设置为 0101，使
AD7280A完成并回读仅三路辅助ADC转换。通道AUX5和
AUX3可以通过写入报警寄存器的位[D1:D0]而免于报警检
测(参见“报警输出”部分的表12)。
• 电池平衡
将电压和/或辅助ADC输入转换为数字输出时，AD7280A
的功耗最高。转换时间最短为6 μs，具体取决于AD7280A
的配置。转换期间，AD7280A的典型功耗为6.9 mA(参见
表2)。
当配置菊花链连接的多个 AD7280A时，或者从多个
AD7280A回读电压和 /或辅助 AD C转换结果时，各
热敏电阻端接输入
如果使用热敏电阻电路测量各电池单元的温度，则对于每
路辅助 ADC输入测量，可以使用热敏电阻端接引脚
AUXTERM端接热敏电阻输入，这样就能将端接电阻要求从6
个电阻减至1个。使用AUXTERM输入时，控制寄存器的位
AD7280A的典型功耗为6.5 mA(参见表2)。从48个锂离子电
池单元回读电压转换结果所需的时间最短为1.54 ms，具体
取决于接口(SCLK)时钟速度。
当电池平衡输出开启时，AD7280A的典型功耗为6.4 mA
D3应设为1。
(参见表2)。电池平衡输出的开启时间由用户定义。
注意，由于建立时间要求，热敏电阻端接电阻选项只能用
当AD7280A不是在上述任何一种工作模式下工作时，建议
在AD7280A的采集时间被设置为最高值(1.6 μs)的情况下。
关断器件，详见“关断”部分。这会显著降低菊花链中各
采集时间通过设置控制寄存器的位[D6:D5]进行配置(参见
AD7280A的功耗，避免不必要地消耗锂离子电池单元的电
表9)。
力，并且有助于整个电池组上的各器件之间的电流匹配。
在图36中，端接电阻置于VSS与AUXTERM之间。AUXTERM输
入可以将热敏电阻输入端接至热敏电阻电路的高电压或低
电压。
Rev. 0 | Page 23 of 48
AD7280A
VDD
0.1µF
AD7280A提供两种关断选项：
• 完全关断(硬件)
10µF
10kΩ
VDD MASTER
VREG
• 软件关断
DVCC
完全关断(硬件)
AVCC
AD7280A的PD引脚上有一个数字延迟滤波器，防止硬件
0.1µF
0.1µF
VDRIVE
拉低PD引脚可以将AD7280A置于完全关断模式，此时最
大功耗仅5 μA。PD引脚的下降沿关断所有模拟和数字电路。
1µF
AD7280A
MUST GO TO 0V
IN HARDWARE
POWER-DOWN
PD引脚上的噪声或毛刺引起关断。要启动硬件关断，PD
CREF
AUXTERM
引脚应保持低电平约130 μs。同样，要使AD7280A退出关
VREF
AUX5
数字延迟滤波器不起作用。PD上升沿后约5 μs时，AD7280A
AUX3
接受上电请求。
AUX1
0.1µF
ALERT
AUX6
断模式，PD引脚也应保持高电平约130 μs。初始上电时，
1µF
SDO
DSP/MICROPROCESSOR
SDI
AUX4
SCLK
CS
AUX2
PD
VSS
将AD7280A置于完全关断模式时，AVCC和DVCC必须降至0 V，
CNVST
MUST GO TO 0V IN
HARDWARE POWER-DOWN
不得通过任何外部途径保持高电平。如果辅助ADC输入大
09435-023
关断
图37. VDRIVE 由VREG 供电
于内部ESD保护二极管的正偏电压，AVCC和DVCC可能会意
外保持高电平。因此，当器件被置于完全关断模式时，建
VDD
议让辅助ADC输入回到0 V。
0.1µF
10µF
10kΩ
此外，当器件被置于完全关断模式时，AD7280A主器件上
的所有数字输入都必须回到0 V(参见图37)。然而，如果使
VDD MASTER VREG
用外部VDRIVE电源，即VDRIVE未连接到VREG，则只有CNVST
DVCC
线必须回到低电平(参见图38)。
AVCC
AD7280A
过1 μF电容去耦，器件必须保持完全关断状态至少2 ms。
这是为了确保 V REG 和 V REF 去耦电容充分放电，以便在
VDRIVE
MUST GO TO 0V
IN HARDWARE
POWER-DOWN
VREF
CREF
AD7280A重新上电时，内部上电复位电路能够启动。
此时间从 PD引脚的下降沿开始计算。图 18显示了
AUXTERM
AUX5
通过1 μF电容去耦。图20所示为类似的曲线，不过VREG和
AUX3
VREF引脚上的去耦电容为10 μF。
0.1µF
2.7V TO 5.5V SUPPLY
0.1µF
10µF
1µF
0.1µF
ALERT
AUX6
AD7280A关断时VREG和VREF引脚上的电压曲线，这些引脚
0.1µF
SDO
SDI
AUX4
SCLK
DSP/MICROPROCESSOR
CS
AUX2
PD
AUX1
VSS
CNVST
MUST GO TO 0V IN
HARDWARE POWER-DOWN
图38. VDRIVE 由DSP/微处理器供电
Rev. 0 | Page 24 of 48
09435-024
当AD7280A被置于完全关断模式，并且VREG和VREF引脚通
1µF
AD7280A
软件关断
电池平衡输出
通过串行接口将控制寄存器的位 D8设为 1，可以将
AD7280A提供6路电池平衡输出，可用来驱动作为电池平
AD7280A置于软件关断模式，此时功耗为3.8 mA。产生软
衡电路一部分的外部晶体管的栅极。每个CBx输出可设置
件关断之前，应关闭CNVST引脚(参见CNVST控制寄存器
为提供0 V或5 V输出，以被平衡电池单元的负极绝对幅度为基
部分)。当AD7280A通过串行接口关断时，调节器、基准
准。例如，CB6输出提供相对于VIN5模拟输入电压的0 V或5 V
电压源和菊花链电路保持上电，其余模拟和数字电路关
输出。CBx输出通过写入电池平衡寄存器来设置。上电时
断。这是为了确保器件或菊花链连接的多个器件能够正确
电池平衡寄存器的默认值为0x00。
接收到上电信号。
VIN6
关断定时器
PD定时器寄存器允许用户设置一定的时间，经过该时间
10kΩ
后，AD7280A自动关断。该定时器的作用是在PD输入的下
CB6
VIN5
降沿(或将控制寄存器的位D8置1)与AD7280A关断之间产
10kΩ
生一个时间延迟。PD定时器可以设置0分钟到36.9分钟的
CB5
VIN4
值，分辨率为71.5秒。用户首先应写入PD定时器寄存器，
10kΩ
以定义所需的延迟时间。随后，在PD输入的下降沿或将控
AD7280A
CB4
VIN3
制寄存器的位D8设为1时，PD定时器就会启动。经过设定
10kΩ
的时间后，AD7280A检查PD引脚的状态。如果PD引脚为
低电平，则AD7280A关断。如果PD引脚为高电平，器件不
CB3
VIN2
会关断，而是继续正常工作。上电时PD定时器寄存器的默
10kΩ
认值为0x00。
CB2
VIN1
10kΩ
为0。计数器随后会自动重新启动，无需用户再次输入，
CB1
VIN0
计数到PD定时器寄存器中的新值。如果PD定时器寄存器
09435-019
计数器启动后，如果写入PD定时器寄存器，则计数器复位
图39. 电池平衡配置
中的新值为0，则器件检查PD引脚的状态，如果PD引脚为
低电平，则器件关断。注意，当PD定时器活动时(例如由
如“关断定时器”部分所述，可以设置AD7280A的关断定时
PD引脚的下降沿激活)，PD引脚上随后的上升沿不会禁用
器。利用该定时器，可以使电池平衡发生在AD7280A关断
活动的PD定时器。建议PD引脚保持低电平，直到活动的
之前的一定时间。关断定时器独立于电池平衡定时器。如
PD定时器超时为止。
果未设置关断定时器，即PD定时器寄存器为默认值0x00，
上电时间
则PD引脚的下降沿关闭CBx输出并关断AD7280A。如果设
如“关断”部分所述，AD7280A完全关断时(PD输入低电平
置了关断定时器，则经过设定的关断时间并且AD7280A关
有效)，所有模拟和数字电路均关断。当内部基准电压源
断后，CBx输出关断。
通过1 μF电容去耦时，从硬件关断状态上电的推荐时间为
在以菊花链连接两个或更多AD7280A的应用中，建议在
5.5 ms。在此期间，建议不要启动任何转换，否则可能导致
AD7280A的CBx输出与外部电池平衡晶体管的栅极之间放
数据不准确。
置串联电阻。如果外部电池平衡晶体管在监控电路与电池
软件关断会关断AD7280A内除调节器、1.2 V带隙基准电压源
组的初始连接期间损坏，这些电阻可以保护AD7280A。还
和菊花链电路以外的所有模拟和数字电路。当VREF引脚通过
应考虑在监控电路与电池组的初始连接期间为这些外部晶
1 μF电容去耦时，从软件关断状态上电的推荐时间为1 ms。
体管提供保护。
Rev. 0 | Page 25 of 48
AD7280A
可以通过一个例子来说明外部晶体管如何损坏，假设一个
设置电池平衡定时器
连接序列如下：首先提供系统地(菊花链中主AD7280A的
建议在激活CB计数器之前，将所需的CBx定时器值写入各
地电源)，然后连接任何一个电池单元，其电位足够高，超
CBx定时器寄存器。在计数器运行时更改CBx定时器值是
过电池平衡晶体管的VGS，例如40 V。如果这两个连接是系
可能的，但写入活动的CBx定时器寄存器会复位计数器，
统首先进行的连接，则40 V电压会通过一个串联电阻施加
如“电池平衡定时器”部分所述。
于AD7280A的VINx引脚之一。40 V电池连接也会直接施加
电池平衡定时器示例1
于电池平衡晶体管之一的源极输入。然而，由于没有为
AD7280A的VDD引脚提供电源，因此所有CBx输出均为0 V。
这就导致外部晶体管的VGS上出现40 V的反向电压，因而可
能会损坏器件。
下列步骤将214.5秒的值写入CB1和CB2定时器寄存器。
1. 将CB1定时器寄存器和CB2定时器寄存器的位[D4:D3]设
为高电平。
电池平衡定时器
2. 将电池平衡寄存器的位[D3:D2]设为高电平。
AD7280A提供6个电池平衡定时器寄存器，以便用户设置
3. 等待60秒。
各CBx输出的开启时间。CBx定时器可以设置0分钟到36.9
4. 将CB3定时器寄存器的位[D4:D3]设为高电平。
分钟的值，分辨率为71.5秒。CBx定时器寄存器的值为0x00
时，表示定时器未激活。CBx定时器寄存器中设置的非零
5. 将电池平衡寄存器的位[D4:D2]设为高电平。
值可配置CBx定时器以供使用，但只有写入电池平衡寄存
本例中，CB1和CB2输出开启，电池平衡计数器活动。等
器后，CBx输出和CBx定时器才会启动。在设定的各CBx时
待60秒后，将214.5秒的值写入CB3定时器寄存器，CB3输
间结束时，相应的CBx输出回到默认的0 V输出状态，以被
出开启，CB1和CB2输出保持开启状态。本例中，所有三
平衡电池单元的负极绝对幅度为基准。与此同时，电池平
路CB输出同时关闭(214.5 sec)，这是因为在设置CB3定时器
衡寄存器复位，CBx定时器寄存器继续保持设定的值。上
寄存器并选择CB3输出之前，CB计数器已经激活。
电时CBx定时器寄存器的默认值为0x00。
电池平衡定时器示例2
使用电池平衡定时器特性时，应注意各电池平衡输出的定
本例的步骤序列与“电池平衡定时器示例1”部分所述相同，
时器采用单个CB计数器工作。将任意CBx定时器寄存器设
但等待时间从60秒延长到214.5秒以上的任何值。
置为非零值时，对电池平衡寄存器写入非零值会激活此计
数器。计数器的当前值与各CBx定时器寄存器的设定值每
隔4.5秒(71.5秒/16)比较一次。.当计数器中的值达到CBx定
时器寄存器中的值时，与该CBx定时器寄存器相对应的电
池平衡输出关闭。注意，电池平衡寄存器的优先级高于
CBx定时器寄存器。即使未达到CBx定时器寄存器中的
初始步骤设置CB1和CB2定时器并激活CB1和CB2输出。然
而，由于现在的等待时间比CB1和CB2定时器的设定时间
长，因此CB1和CB2定时器在执行其它写操作以配置CB3之
前超时。CB1和CB2输出关闭，将0写入电池平衡寄存器的
位[D3:D2]，CB计数器复位到0x00，然后接收用以设置CB3
定时器和开启CB3输出的命令。
值，通过写入电池平衡寄存器也能关闭CBx输出。
本例中，对电池平衡寄存器的第二次写入(用以选择CB1、
将一个零值或非零值写入活动的CBx定时器寄存器(对应的
CB输出开启)，会导致电池平衡计数器复位并且自动重新
启动。注意，用0覆盖CBx定时器会重新启动计数器，但因
CB2和CB3输出)会再次激活CB计数器。CB1、CB2和CB3输
出开启，如果不对AD7280A写入其它命令，则所有三路输
出在CB计数器重新激活后214.5秒时关闭。
为此时的定时器值为0，所以相应的CB输出关闭。写入非
活动CBx定时器寄存器(对应的CB输出未开启)对电池平衡
计数器无影响。
Rev. 0 | Page 26 of 48
AD7280A
报警输出
表12. 报警寄存器设置，位[D3:D0]1
AD7280A的报警输出可以指示是否发生下列故障：
位[D3:D2]
00
位[D1:D0]
XX
01
XX
操作
报警检测包括所有6个
电压通道(默认)
VIN5免于报警检测
10
XX
VIN5和VIN4免于报警检测
11
XX
XX
00
XX
01
保留
Inclua报警检测包括所有选定要
转换的AUX ADC通道2(默认)
DC channels
AUX5免于报警检测3
果电池电压和/或辅助ADC结果超出设定的报警阈值，就
XX
10
AUX5和AUX3免于报警检测3
会产生报警输出。
XX
11
保留
• 电池单元过压
• 电池单元欠压
• 辅助ADC过压
• 辅助ADC欠压
每次转换完成后，电池电压和辅助ADC测量结果都会与报
警阈值比较。报警阈值通过写入电池单元过压、电池单元
欠压、AUX ADC过压和AUX ADC欠压寄存器来设置。如
通过写入报警寄存器，可以将报警输出配置为静态或动态
输出。静态报警输出是一个高电平信号，如果电池电压或
辅助ADC输入转换的结果为过压或欠压，它就会被拉低。
动态报警输出是一个方波，其频率可以设置为100 Hz、1 kHz
或10 kHz。报警输出可以用作菊花链的一部分，这种情况
下，应将菊花链顶端的AD7280A，即离DSP/微处理器最远
的AD7280A设置为产生初始报警输出，并将所有其它器件
设置为允许报警信号通过。如果转换结果超出设定的阈
值，无论是在产生初始报警信号的器件上，还是在菊花链
中的其它器件上，该报警信号都会被拉低，表明发生报警
状况。位于菊花链末端并与 DSP/微处理器相连的主
AD7280A接收来自菊花链的报警信号，并以标准数字电压
格式传递给DSP/微处理器。报警寄存器的配置设置如表11
X表示无关。
如果控制寄存器中选择6个辅助ADC通道进行转换，则报警检测包括6
个辅助ADC通道。如果控制寄存器中选择3个辅助ADC通道进行转换，
则报警检测包括3个辅助ADC通道。
3
要使AUX5或AUX5/AUX3免于报警检测，必须在控制寄存器中选择仅
转换3个辅助ADC输入通道。
1
2
有些应用不需要6个电压测量(参见“少于6个电压单元的连
接”部分)。如图35所示，建议将AD7280A上不使用的通道
短接到其下方的通道。这类应用中，为防止报警输出不当
触发，AD7280A允许用户选择最多两个电压通道免于过压
/欠压检测。这可以通过报警寄存器的位[D3:D2]来设置。
用户也可以使所有或选定的辅助ADC通道免于检测，这可
以通过报警寄存器的位 [D1:D0]和控制寄存器的位
[D15:D14]来共同设置。
报警输出的工作状态可以通过启动自测转换来验证。自测
和表12所示。
转换会转换1.2 V带隙基准电压，如果电池单元欠压阈值的
表11. 报警寄存器设置，位[D7:D4]1
设置高于1.2 V，就会触发报警输出。要测试报警输出，应
位[D7:D6]
00
位[D5:D4]
XX
操作
不产生或传递报警信号(默认)
01
XX
产生一个静态(高电平)报警
信号，沿菊花链向下传递
10
00
产生一个100 Hz方波报警信号，
沿菊花链向下传递
10
01
产生一个1 kHz方波报警信号，
沿菊花链向下传递
器件时就会被拉低。然后可以将该器件的相关阈值恢复到
10
10
产生一个10 kHz方波报警信号，
沿菊花链向下传递
程。
10
11
11
XX
保留
传递来自菊花链中电位较高的
AD7280A的报警信号
在离DSP/微处理器最远的AD7280A上启动自测转换。
报警输出的操作也可以通过如下方式验证：根据一个已知
的输入电压提高或降低阈值，以触发报警状况。AD7280A
菊花链中各器件的报警操作可以通过如下等方式验证：将
该器件的电池单元过压阈值降低到这些单元的输入电压值
以下，对菊花链中的所有器件启动转换，报警信号经过该
1
原先的值，并对菊花链中的下一个器件重复执行上述过
X表示无关。
Rev. 0 | Page 27 of 48
AD7280A
寄存器映射
表13
寄存器名称
电池电压1
电池电压2
电池电压3
电池电压4
电池电压5
电池电压6
AUX ADC 1
AUX ADC 2
AUX ADC 3
AUX ADC 4
AUX ADC 5
AUX ADC 6
自测
控制
电池单元过压
电池单元欠压
AUX ADC过压
AUX ADC欠压
报警
电池平衡
CB1定时器
CB2定时器
CB3定时器
CB4定时器
CB5定时器
CB6定时器
PD定时器
读取
CNVST控制
表14. 控制寄存器设置
寄存器
地址
0x00
0x01
0x02
0x03
0x04
0x05
0x06
0x07
0x08
0x09
0x0A
0x0B
0x0C
0x0D
0x0E
0x0F
0x10
0x11
0x12
0x13
0x14
0x15
0x16
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
寄存器
数据
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D11 至 D0
D15 至 D8
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
D7 至 D0
读/写寄存器
只读
只读
只读
只读
只读
只读
只读
只读
只读
只读
只读
只读
只读
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
位
[D15:D14]
[D13:D12]
D11
[D10:D9]
D8
D7
[D6:D5]
D4
D3
电池电压寄存器
电池电压寄存器存储各电池单元输入的转换结果。转换结
D2
果为12位直接二进制格式。
辅助ADC寄存器
AUX ADC寄存器存储各辅助ADC输入的转换结果。转换
结果为12位直接二进制格式。
D1
D0
自测寄存器
自测寄存器存储ADC自测的转换结果。转换结果为12位直
接二进制格式。
控制寄存器
控制寄存器为16位寄存器，用于配置AD7280A。控制寄存
器中各位的详细信息参见表14。
Rev. 0 | Page 28 of 48
描述
选择转换输入
00 = 6个电池电压和6个辅助ADC(默认)
01 = 6个电池电压和AUX1、AUX3、AUX5
10 = 仅6个电池电压
11 = ADC自测
读取转换结果
00 = 6个电压和6个辅助ADC(默认)
01 = 6个电压和AUX1、AUX3、AUX5
10 = 仅6个电池电压
11 = 无读取操作
转换开始格式
0 = CNVST输入的下降沿(默认)
1 = CS输入的上升沿
转换均值
00 = 仅单次转换(默认)
01 = 2次转换的均值
10 = 4次转换的均值
11 = 8次转换的均值
关断格式
0 = PD输入的下降沿(默认)
1 = 软件关断
软件复位
0 = 使AD7280A退出复位状态(默认)
1 = 复位AD7280A
设置采集时间
00 = 400 ns(默认)
01 = 800 ns
10 = 1.2 µs
11 = 1.6 µs
保留，置1
热敏电阻端接电阻
0 = 不起作用(默认)
1 = 连接端接电阻
锁定器件地址
0 = 不锁定新器件地址，继续以器件地址0x00(默认)工作
1 = 器件锁定所提供的新器件地址
递增器件地址
0 = 沿菊花链向上传输数据时，不递增器件地址
1 = 沿菊花链向上传输数据时，递增器件地址(默认)
菊花链寄存器回读
0 = 不起作用，在单寄存器回读模式下读取寄存器
1 = 设置菊花链进行寄存器回读(默认)
AD7280A
选择转换输入
热敏电阻端接电阻
控制寄存器的位[D15:D14]决定转换开始命令发出后转换哪
如果用户希望在AUXTERM引脚上使用单个热敏电阻端接
些电池电压和辅助ADC输入。上电时D15和D14的默认值
电阻，则应将控制寄存器的位D3置1。注意，由于建立时
为00。
间要求，热敏电阻端接电阻选项只能用在AD7280A的采集
读取转换结果
时间被设置为最高值(1.6 μs，位[D6:D5]设为11)的情况下。
控制寄存器的位[D13:D12]决定将哪些电池电压和辅助
D3的默认值为0。
ADC转换结果提供给串行或菊花链数据输出引脚以供回
锁定器件地址
读。上电时D13和D12的默认值为00。
控制寄存器的位D2与位D1一起使用，允许用户定义并锁
转换开始格式
定菊花链中各AD7280A的器件地址。位D1用于产生各器件
AD7280A的转换可以通过硬件CNVST引脚或通过发出软件
地址，然后以写命令形式提供给菊花链中的各AD7280A。
转换开始命令来启动。控制寄存器的位D11决定转换是在
CNVST输入的下降沿启动还是在CS输入的上升沿启动。上
当位D2置1时，AD7280A锁定提供给它的器件地址，该新
器件地址用于所有随后的 CRC计算。当位 D2置 0时，
电时的默认格式为CNVST引脚，即D11为0。当使用CS输
AD7280A不锁定器件地址。这种情况下，CRC计算使用器
入的上升沿启动转换时，位D11在转换启动后复位为0。
件地址0x00。D2的默认值为0。
转换均值
递增器件地址
控制寄存器的位[D10:D9]决定每路输入要完成的转换次
数，平均结果存储在相关结果寄存器中。用户可以选择仅
AD7280A沿着菊花链向上传输写命令时，会接收到作为该
写命令一部分的器件地址，控制寄存器的位 D1决定
单次转换或两次、四次、八次转换的平均结果。上电时位
AD7280A是否递增器件地址。当位D1置1时，随着命令沿
[D10:D9]的默认值为00，即仅单次转换。
着菊花链向上传输，器件地址递增。这种工作模式用在初
关断格式
AD7280A的器件地址。当位D1置0时，随着命令沿着菊花
始上电和退出硬件关断时，以便定义菊花链堆叠中各
控制寄存器的位D8置1时，AD7280A进入软件关断状态。
详情参见“关断”部分。上电时位D8的默认值为0。
菊花链寄存器回读
软件复位
控制寄存器的位D7允许用户启动AD7280A的软件复位。完
成复位操作需要两个写命令。为使AD7280A复位，必须将
位D7设为1。然后必须将位D7设为0，使AD7280A退出复
位状态。除控制寄存器的低位字节(地址0x0E)外，软件复
位会将所有用户可配置的寄存器复位到默认值。执行软件
复位时，应注意确保位[D6:D0]不会被不当覆盖。
控制寄存器的位D0用于使能对菊花链中各AD7280A的寄存
器回读。当位D0置1时，施加足够的时钟可以将读取寄存
器识别的寄存器地址中存储的数据依次从各AD7280A移
出。该数据沿着菊花链向下传递，由DSP/微处理器回读。
当位D0置0时，菊花链读取禁用。更多信息请参阅“菊花链
接口”部分和“与AD7280A接口示例”部分。D0的默认值为1。
电池过压寄存器
设置采集时间
控制寄存器的位[D6:D5]决定ADC的采集时间。详情参见
“采集时间”部分。采集时间的默认值为400 ns，即00。
链向上传输，器件地址无变化。D1的默认值为1。
电池过压寄存器决定AD7280A的高压阈值。如果电池电压
转换结果超过过压阈值，就会触发报警输出。AD7280A允
许用户在1 V至5 V范围内设置过压阈值。过压阈值的分辨率
为8位，即16 mV。上电时过压阈值的默认值为0xFF (5 V)。
Rev. 0 | Page 29 of 48
AD7280A
电池欠压寄存器
电池平衡寄存器
电池欠压寄存器决定AD7280A的低压阈值。如果电池电压转
电池平衡寄存器决定6个电池平衡输出的状态。6个CBx输
换结果低于欠压阈值，就会触发报警输出。AD7280A允许
出通过写入电池平衡寄存器的位[D7:D2]来设置。电池平衡
用户在1 V至5 V范围内设置欠压阈值。欠压阈值的分辨率为
寄存器由软件复位或在硬件关断后复位。上电时电池平衡
8位，即16 mV。上电时欠压阈值的默认值为0x00 (1 V)。
寄存器的默认值为0x00。
AUX ADC过压寄存器
表15. 电池平衡寄存器设置
AUX ADC过压寄存器决定AD7280A辅助ADC输入的高压
阈值。超出此阈值的转换结果会触发报警输出。AD7280A
位
D7
允许用户在0 V至5 V范围内设置该阈值，分辨率为8位，即
19 mV。上电时辅助ADC过压阈值的默认值为0xFF (5 V)。
D6
AUX ADC欠压寄存器
AUX ADC欠压寄存器决定AD7280A辅助ADC输入的低压阈
值。低于此阈值的转换结果会触发报警输出。AD7280A允许
D5
用户在0 V至5 V范围内设置该阈值，分辨率为8位，即19 mV。
D4
上电时辅助ADC欠压阈值的默认值为0x00 (0 V)。
报警寄存器
报警寄存器决定报警功能的配置。报警可以配置为静态或
D3
动态信号。
• 静态信号是一个高电平信号，拉低表示电池单元或辅助
D2
ADC发生过压或欠压。
• 动态信号是一个方波，其频率可以设置为100 Hz、1 kHz
或10 kHz。
[D1:D0]
描述
设置CB6输出
0 = 输出关闭
1 = 输出开启
设置CB5输出
0 = 输出关闭
1 = 输出开启
设置CB4输出
0 = 输出关闭
1 = 输出开启
设置CB3输出
0 = 输出关闭
1 = 输出开启
设置CB2输出
0 = 输出关闭
1 = 输出开启
设置CB1输出
0 = 输出关闭
1 = 输出开启
保留，置0
CBx定时器寄存器
当多个AD7280A以菊花链模式工作时，选择静态或动态报
警仅在菊花链中电位最高的AD7280A上设置。菊花链中其
余AD7280A的报警寄存器应设置为通过菊花链传递报警信
CBx定时器寄存器允许用户设置各电池平衡输出的时间。
AD7280A允许用户在0分钟至36.9分钟范围内设置CBx定时
器的值，CBx定时器的分辨率为71.5秒。上电时CBx定时器
号。每个器件通过菊花链传递静态或动态报警信号，或将
寄存器的默认值为0x00。当CBx定时器值设置为0x00时，
信号拉低以表示电池单元或辅助ADC发生过压或欠压。
CBx定时器未激活，即CBx输出完全由电池平衡寄存器的
有关报警寄存器设置的更多信息，请参见表11和表12。上
内容控制。更多信息请参阅“电池平衡输出”部分。
电时报警寄存器的默认值为0x00。
表16. CBx定时器寄存器设置
位
[D7:D3]
[D2:D0]
Rev. 0 | Page 30 of 48
描述
5位二进制码，用以在0分钟至36.9分钟
范围内设置CB定时器的值。
保留，置000
AD7280A
PD定时器寄存器
CNVST 控制寄存器
PD定时器寄存器允许用户配置一定的时间，经过该时间
CNVST控制寄存器允许用户选通来自CNVST引脚的输入
后，AD7280A自动关断。AD7280A允许用户在0分钟至36.9
信号。
分钟范围内设置PD定时器的值，PD定时器的分辨率为71.5
CNVST控制寄存器的位D0可以使内部CNVST信号保持高
秒。同时使用PD定时器和CBx定时器时，PD定时器的值至
少应比CBx定时器的设置值大71.5秒，因为PD定时器优先
于CBx定时器。上电时PD定时器寄存器的默认值为0x00。
电平，不受CNVST引脚上的外部噪声或毛刺影响。在高噪
声环境中，可以利用该设置防止转换不当启动。使用CS的
上升沿执行软件转换开始命令时，建议将位D0设为1以关
表17. PD定时器寄存器设置
闭CNVST引脚(参见“转换开始格式”部分)。
位
[D7:D3]
CNVST控制寄存器的位D1可以在CNVST选通脉冲中开启
[D2:D0]
描述
5位二进制码，用以在0分钟至36.9分钟
范围内设置PD定时器的值。
保留，置000
一个窗口，以便仅让一个CNVST脉冲通过。在CNVST引
脚的下降沿后，该窗口自动关闭。要使用该功能，用户应
读取寄存器
在每次转换启动请求之前将10写入CNVST控制寄存器的位
读取寄存器与控制寄存器的位[D13:D12]和位D0一起决定
[D1:D0]。
AD7280A的读取操作。要从单个AD7280A或AD7280A器件
上电时CNVST控制寄存器的默认值为0x00。
链回读单个寄存器，首先应将所需的寄存器地址写入读取
寄存器。要从单个AD7280A或AD7280A器件链回读一系列
转换结果，应将地址0x00写入读取寄存器。上电时读取寄
存器的默认值为0x00。
表18. 读取寄存器设置
位
[D7:D2]
[D1:D0]
描述
要读取的寄存器的6位二进制地址
保留，置00
表19. CNVST控制寄存器设置
位
[D7:D2]
000000
000000
000000
Rev. 0 | Page 31 of 48
位D1
0
X
1
位D0
0
1
0
描述
CNVST输入未选通(默认)
CNVST输入选通
允许单个CNVST脉冲
选通更多CNVST脉冲
AD7280A
串行接口
AD7280A串行接口为模式1 SPI兼容型，即时钟极性(CPOL)
AD7280A可以锁定器件地址，并在随后的读写命令中使
为0，时钟相位(CPHA)为1。接口由四个信号构成：CS、
用。器件地址以逆序(LSB优先)写入或读出AD7280A堆叠。
SCLK、SDI和SDO。SDI线用于将数据传输至片内寄存器
寄存器地址
中，SDO线则用于读取片内寄存器和转换结果寄存器。
AD7280A的寄存器映射如表13所示。每个寄存器地址为6
SCLK是器件的串行时钟输入，所有数据传输(无论是SDI上
位，用于写入或读出AD7280A的片内寄存器时。
还是SDO上)均相对于SCLK进行。数据应在SCLK下降沿读
入AD7280A，并在SCLK上升沿读出AD7280A。CS输入用
寄存器数据
对AD7280A器件堆叠中的一个器件发出一个写命令时，要
于对来往器件的串行数据进行帧传输。
AD7280A仅支持32位数据传输，在CS的上升沿复位一个计
数器，确保AD7280A在CS的每个下降沿自动与DSP/微处理
写入的数据为8位字。如表13所示，所有读/写寄存器都是8
位宽。有关各寄存器正确设置的更多信息，请参见“寄存
器映射”部分。
器重新同步。可以使用8位或16位字来构成一个32位命
令，但为正确构建32位命令，必须使用单个32位宽CS帧。
寻址所有器件
除了向个别AD7280A发出写命令外，还可以向AD7280A菊
通过写入控制寄存器的高位字节，也可以使用CS的上升沿
花链中的所有器件同时发出写命令。要写入菊花链中的所
启动转换序列。图2给出了AD7280A串行接口的时序图。
有器件，须将写命令中的位D12设为1。发出写入所有器件
有关菊花链接口的更多信息，请参阅“菊花链接口”部分。
的命令时，器件地址应设为0x00。此器件地址还用于计算
写入AD7280A
与写入所有器件命令一起传输的8位CRC。
在电池监控应用中，通过菊花链方式可以连接多达8个
8位CRC
AD7280A，以便监控最多48个锂离子电池单元的电压。因
此，除了要写入的数据以外，每个写操作还必须包括器件
AD7280A的所有写命令，无论是写入个别器件还是写入器
件链，都包括一个8位循环冗余校验(CRC)。如果写命令中
地址和寄存器地址。对菊花链中的所有AD7280A进行寻址
的CRC无效，则接收到该命令的AD7280A不会执行该命
时，还必须包括一个附加识别位。利用AD7280A的SPI接
令。写命令的CRC根据写命令的位[D31:D11]计算，包括器
口和菊花链接口，使用一个 32位写周期就能更新 8个
AD7280A的堆叠中的任何寄存器。32位写序列如表20所
示。AD7280A还要求在每个写命令中包括一个8位CRC。
件地址、寄存器地址、要写入的数据、寻址所有器件位和位
D11。有关CRC的更多信息，请参阅“循环冗余校验”部分。
位模式(010)
器件地址
器件地址为5位地址，可以唯一地识别电池监控堆叠中的各
AD7280A。初始上电时，各AD7280A配置为默认地址0x00。
AD7280A的32位写命令的位[D2:D0]必须是固定的位模式
010，它提供额外的验证级。对于AD7280A接收到的每个
写命令，都会验证该位模式的位置是否正确。如果写命令
利用一个简单的命令序列就可以让堆叠中的各AD7280A采
中的位模式不正确，则接收到该命令的AD7280A不会执行
用唯一的器件地址(参见“AD7280A初始化”部分)。
该命令。
表20. 32位写周期
器件地址1
D31 至 D27
1
寄存器地址
D26 至 D21
寄存器数据
D20 至 D13
寻址所有器件
D12
保留(0位)
D11
8位CRC
D10 至 D3
器件地址以LSB优先方式配置。例如，要寻址堆叠中的第二个器件，即第一个从器件，输入AD7280A的位序应当是10000。
寄存器地址、数据位和 CRC位则是以MSB优先方式输入。
Rev. 0 | Page 32 of 48
位模式(010)
D2 至 D0
AD7280A
读取AD7280A
寄存器地址
AD7280A有两类读操作：
AD7280A的寄存器映射如表13所示。每个寄存器地址为6
• 读取转换结果
位，用于写入或读出AD7280A的片内寄存器时。
• 读取寄存器数据
寄存器数据
寄存器数据为上一写命令请求的8位寄存器数据。
从转换结果读取操作返回的数据包括器件地址、通道地
址、写应答位、8位CRC信息以及12位转换数据。表21列出
了转换结果读取操作的32位读周期。
转换数据
转换数据为电池电压输入、辅助ADC输入或ADC自测转换
的12位转换结果。
从寄存器数据读取操作返回的数据包括器件地址、寄存器
地址、写应答位、8位CRC信息以及8位寄存器数据。表22
列出了寄存器数据读取操作的32位读周期。
写应答位
如“写入AD7280A”部分所述，传输给AD7280A的写命令中
包括一个8位CRC。CRC根据位[D31:D11]计算。CRC校验
利用AD7280A的SPI接口和菊花链接口，可以使用N × 8 × 32
位读周期读取8个AD7280A组成的堆叠中任何AD7280A的
转换结果，其中N为相应器件完成的转换数量，即12、9或
6(参见表8)。
在器件执行写命令之前完成。
AD7280A使用相同的CRC算法计算CRC，并将其与器件在
所传输的写命令中接收到的CRC比较。如果两个CRC值一
致，则执行命令，并将随后的器件数据传输中的写应答位
器件地址
设为1。如果传输的CRC与计算的CRC不一致，则不执行
器件地址如“写入AD7280A”部分所述。使用菊花链回读模
写命令，并且写应答位设为0。有关使用写应答位的示
式从器件回读寄存器或转换数据时，必须将SDI线设置为
例，请参阅“写应答”部分。
写入特定地址，也就是说，不应让SDI线处于空闲高电平
或低电平状态，并且必须将寻址所有器件位设为0。该地
址必须是AD7280A器件链中的顶端器件，或者是一个值高
于顶端器件的地址。建议写入可用的最高地址(地址
0x1F) ，并且将寻址所有器件位设为 0。 32位写命令为
0xF800030A。
8位CRC
AD7280A的所有数据回读操作都包括一个8位循环冗余校
验(CRC)。从AD7280A回读转换数据时，8位CRC包括器件
地址、通道地址、转换数据和写应答位。从AD7280A回读
寄存器数据时，8位CRC包括器件地址、寄存器地址、寄
存器数据、2个保留的0位和写应答位。两种情况下，CRC
通道地址
均在32位读周期的位[D31:D10]上产生，并使用同一读周期
利用通道地址可以唯一地识别各个电压和辅助ADC输入结
的位[D9:D2]传输。有关CRC的更多信息，请参阅“循环冗
果。每个通道地址为4位。寄存器映射中提供了各通道的
余校验”部分。
地址(参见表13)。
表21. 32位转换结果读取周期
器件地址1
D31 至 D27
1
通道地址
D26 至 D23
转换数据
D22 至 D11
8位CRC
D9 至 D2
写应答
D10
保留(0位)
D1 至 D0
器件地址以LSB优先方式配置。例如，要寻址堆叠中的第二个器件，即第一个从器件，输入AD7280A的位序应当是10000。
寄存器地址、通道地址、数据位和CRC位则是以MSB优先方式输入。
表22. 32位寄存器数据读取周期
器件地址1
D31 至 D27
1
寄存器地址
D26 至 D21
寄存器数据
D20 至 D13
保留(0位)
D12 至 D11
写应答
D10
8位CRC
D9 至 D2
器件地址以LSB优先方式配置。例如，要寻址堆叠中的第二个器件，即第一个从器件，输入AD7280A的位序应当是10000。
寄存器地址、数据位和CRC位则是以MSB优先方式输入。
Rev. 0 | Page 33 of 48
保留(0位)
D1 至 D0
AD7280A
菊花链接口
在电池监控应用中，通过菊花链方式可以连接多达8个
回读转换或寄存器数据时的AD7280A寻址
AD7280A，以便监控最多48个锂离子电池单元的电压。每
SPI接口读取数据和写入数据是同时发生的：当器件在一
个AD7280A最多能够监控6个锂离子电池单元，并采用6个
个命令中读取数据时，它在同一读/写周期中通过SDO引脚
锂离子电池单元的顶端和底端电压供电。因此，各
提供输出数据。使用菊花链回读模式从AD7280A同时读取
AD7280A的电源电压与菊花链中相邻AD7280A的电源电压
寄存器数据和转换数据时，SDI线不得处于空闲高电平或
最大相差30 V。由于这个原因，标准串行接口菊花链方法无
低电平状态，必须设置一个地址，写入菊花链中的顶端器
法使用。
件，或者写入一个地址高于菊花链顶端器件的器件。任何
AD7280A包括一个独立于标准SPI接口的菊花链接口。通
一种情况下，寻址所有器件位(写命令的位D12)均应设为
过菊花链接口，链中的各AD7280A与相邻AD7280A之间可
0，并且必须包括有效的CRC。建议写入可用的最高地址
以互相传递数据。
(地址0x1F)，并且将寻址所有器件位设为0。32位写命令为
如串行接口部分所述，SPI接口由四个信号构成：CS、
0xF800030A。
SCLK、SDI和SDO。除这些引脚外，还有三个可选的接口
AD7280A初始化
引脚：ALERT、CNVST和PD。菊花链接口包括与这7个接
初始上电及退出关断模式时，所有AD7280A的器件地址默
口信号对应的信号，以便菊花链中的相邻器件之间能够通
认值都是0x00。应按顺序执行下列命令，以便菊花链中的
信。例如，各AD7280A的串行时钟通过SCLK引脚接收，
各AD7280A都能确定其在链中的唯一地址。通过下面的操
并通过SCLKhi引脚传递给菊花链中位于其上方的器件。
作序列可以配置链中所有器件的器件地址，并且可以通过
CS、SCLK、SDI、CNVST和PD引脚沿着菊花链向上传递
数据，当AD7280A配置为主器件时，这些引脚用作3 V或5 V
逻辑接口引脚；当AD7280A配置为从器件时，这些引脚用
菊花链回读进行确认。也可以使用这些命令的一个子集来
配置器件地址，而不进行回读确认。
1. 对菊花链中的所有器件发送一个命令，将锁定器件地址
位(D2)置1，将递增器件地址位(D1)置0，并将菊花链寄
作菊花链接口引脚。
当AD7280A配置为主器件时，SDO和ALERT引脚用作3 V或5 V
存器回读位(D0)置1。32位写命令为0x01C2B6E2。
逻辑接口引脚。当AD7280A配置为从器件时，这些引脚处
2. 对菊花链中的所有器件发送第二个命令，将控制寄存器
于三态。沿着菊花链向下传递数据时，还需要两个引
的低位字节地址0x0E写入所有器件的读取寄存器。32位
脚——SDOlo和ALERTlo。
写命令为0x038716CA。
如“串行接口”部分所述，写入8个AD7280A堆叠中的任意寄
3. 为了验证菊花链中的所有AD7280A都已接收并锁定唯一
存器只需要一个32位写周期。回读所有监控电池组的通道
的器件地址，所有器件都应请求读取菊花链寄存器。这
的转换数据需要N × 8 × 32位读周期，其中N为相应器件完
可以通过连续施加CS提供的32 SCLK帧集来实现，直到菊
成的转换数量，即12、9或6。确保菊花链接口正常工作的
花链中各器件的控制寄存器低位字节均已完成读取。用
推荐SCLK频率为1 MHz。采用1 MHz SCLK时，回读48个通
户应确认所有器件地址是有序的。 32位写命令为
道的电压转换结果大约需要1.54 ms。
读取AD7280A器件堆叠中的单个器件时(菊花链寄存器回
读禁用；控制寄存器的位D0 = 0)，SCLK频率必须低于1 MHz
0xF800030A。
4. 重复执行该命令，直到完成菊花链中所有器件的控制寄
存器数据回读。
才能沿着AD7280A器件链向上回读器件的寄存器数据，这
是因为菊花链的相邻器件之间存在传播延迟(参见表3中的
tDELAY)。如果器件是在菊花链模式下读取寄存器或转换数
据，则该延迟不适用，也就是说，在菊花链模式下始终可
以使用1 MHz的最高SCLK频率。
Rev. 0 | Page 34 of 48
AD7280A
写应答
例如，写入菊花链中器件1的寄存器后，为从该器件回读
对于AD7280A接收到的所有写命令，器件内部都会在接收
写应答位，必须关闭器件0(主器件)的读操作。此外，在此
数据的位[D31:D11]上执行CRC计算，并将此CRC与DSP/微
模式下，当从菊花链中高于主器件的器件回读写应答位
处理器传输的CRC比较验证。如果二者不一致，AD7280A
时，SCLK频率必须低于1 MHz。
就不会执行写操作。AD7280A还会检查写命令中的位模式
循环冗余校验
010的位置是否正确，如“串行接口”部分所述。如果预期的
AD7280A 32位SPI接口的读和写周期包括8位循环冗余校验
010模式与从 DSP/微处理器接收到的模式不一致，
(CRC)。CRC可以用来检查数据在与AD7280A传输期间有
AD7280A就不会执行写操作。
无更改。循环冗余校验的原理是将要传输的数据除以一个
如果随后将CS脉冲提供的32 SCLK周期帧施加于AD7280A，
固定的多项式，然后将该数学运算的余数附加于数据，构
SDO上的位D10(写应答位)将告知处理器上一次写操作是否
成传输的一部分。在接收端，对接收到的数据应完成同样
成功(如果写操作成功，则写应答位置1)。写应答位包括在
的数学运算，由此来确认接收到的数据与原先发送的数据
读周期的8位CRC中。注意，为将写应答位沿着AD7280A
相同。
器件链向下正确传递，读取寄存器必须加载任何非0x00
AD7280A用来计算CRC位的多项式为x8 + x5 + x3 + x2 + x + 1。
的值。
对于最多22位数据的计算，该CRC多项式的Hamming距离
下面是说明写入和配置AD7280A器件堆叠时，如何使用写
为4。除法利用图40所示的数字电路实现。
应答位的一个例子。本例设置8个AD7280A器件堆叠中所
写操作CRC
有器件的控制寄存器的高位字节。
写入AD7280A时，CRC必须在DSP/微处理器中计算，然后
1. 执行一个写入所有器件命令，将0x0E载入读取寄存器
作为写命令的一部分发送。 CRC必须根据写命令的位
[D31:D11]进行计算，包括器件地址、寄存器地址、要写入
(寻址控制寄存器的低位字节)。
的数据、寻址所有器件位和位D11(保留的0输入位)。将该
2. 执行一个写入所有器件命令，将控制寄存器的高位字节
数据除以CRC多项式，所得的8位余数就是CRC位CRC_7至
(地址0x0D)设置为所需的值。
CRC_0。
3. 将额外的8组32 SCLK周期帧(均由 CS提供)施加于主器件。
如果用户寻址AD7280A堆叠中的所有器件(寻址所有器件
对于每个32 SCLK帧，器件地址位D31至D27应设为0x1F。
位D12置1)，则CRC必须使用器件地址0x00计算，并且写
32位写命令为0xF800030A。在第一个32 SCLK帧上，从
入器件的数据的器件地址必须是0x00。AD7280A对接收数
主器件回读的数据包括对控制寄存器高位字节写入主器
据的位[D31:D11]上执行相同的CRC计算，并将此CRC与
件的写应答位。在第二个32 SCLK帧上回读的数据包括
DSP/微处理器传输的CRC比较验证。如果二者不一致，
对控制寄存器高位字节写入堆叠中第一个从器件的写应
AD7280A就不会执行写操作。为便于用户验证堆叠中的
答位，依此类推。
AD7280A已收到并实施命令，32位读周期中还包括一个写
仅写入一个寄存器时，为从菊花链中的从AD7280A回读写
应答位。有关写应答位的更多信息，请参阅“写应答”部分。
应答位，菊花链中位置较低器件的控制寄存器的位
[D13:D12]必须设为1(表示不读取这些器件)。
D
Q
D
CRC_0
Q
D
CRC_1
Q
D
CRC_2
Q
D
CRC_3
SCLK
图40. CRC实现
Rev. 0 | Page 35 of 48
Q
D
CRC_4
Q
D
CRC_5
Q
D
CRC_6
Q
CRC_7
09435-021
DATA_IN
AD7280A
读操作CRC
CRC计算示例1
读取AD7280A时，8位CRC由AD7280A根据32位读周期的
本例说明如何构建一个写入主器件(器件0)控制寄存器高位
位[D31:D10]产生，并使用同一读周期的位[D9:D2]传输。
字节的 32位写命令，包括 CRC计算。要写入的数据为
接收数据除以CRC多项式，所得的8位余数就是CRC位
0x0C。
CRC_7至CRC_0。用户可以比较计算得到的CRC位与从
CRC由DSP/微处理器根据位[D31:D11]进行计算，包括器件
AD7280A接收到的CRC位，确认AD7280A传输的数据有无
地址、寄存器地址、要写入寄存器的数据、寻址所有器件
更改。
位和保留位。
在菊花链模式下工作时，各AD7280A从菊花链中位于其上
• 器件地址： 00000 (0x00)
的器件接收转换或寄存器数据，并对接收数据执行CRC计
算。如果内部产生的CRC与菊花链中位于其上的器件接收
• 寄存器地址： 001101 (0x0D)
到的CRC不一致，AD7280A就会用内部产生的CRC的倒数
• 数据： 00001100 (0x0C)
替换接收到的CRC。
• 寻址所有器件位： 0 (0x0)
CRC伪代码
• 保留位： 0 (0x0)
可以使用下面的伪代码来计算CRC。首先必须声明下列
变量：
• Num_Bits为用于计算CRC结果的数据位数：数据写入
AD7280A时，它是21；从AD7280A读取数据时，它是22。
• i是一个整数变量。
因此，输入 CRC算法的数据为 000000011010000110000
(0x003430)。
完成计算后，CRC_7到CRC_0的值为01010001
(0x51)。因
此，对于该串行写操作，发送至AD7280A的数据为0000
0001 1010 0001 1000 0010 1000 1010 (0x01A1828A)。
• xor_1、xor_2、xor_3、xor_4和xor_5是整数变量。XOR
CRC计算示例2
门的这些输出从电路实现方案(见图40)中最左侧的XOR
本例说明如何构建一个写入菊花链中器件1控制寄存器高
门开始。
位字节的32位写命令，包括CRC计算。要写入的数据为
• data_in表示计算 CRC的数据位：写操作是位
[D31:D11]，读操作是位[D31:D10]。此数据将输入提供
给第一个XOR门。
CRC由DSP/微处理器根据位[D31:D11]进行计算，包括器件
地址、寄存器地址、要写入寄存器的数据、寻址所有器件
• CRC_0、CRC_1、CRC_2、CRC_3、CRC_4、CRC_5、
CRC_6和CRC_7是整数变量。移位寄存器的这些输出从
电路实现方案(见图40)中最左侧的移位寄存器开始。
除data_in外，所有其它变量都应初始化为0。下面的代码
实现了图40所示的CRC计算。
0x0C。
位和保留位。
• 器件地址(LSB优先写入)： 10000 (0x10)
• 寄存器地址： 001101 (0x0D)
• 数据： 00001100 (0x0C)
• 寻址所有器件位： 0 (0x0)
for (i=Num_Bits; i>=0; i--)
{
xor_5 = CRC_4 ^ CRC_7;
xor_4 = CRC_2 ^ CRC_7;
xor_3 = CRC_1 ^ CRC_7;
xor_2 = CRC_0 ^ CRC_7;
xor_1 = data_in[i] ^ CRC_7;
CRC_7 = CRC_6;
CRC_6 = CRC_5;
CRC_5 = xor_5;
CRC_4 = CRC_3;
CRC_3 = xor_4;
CRC_2 = xor_3;
CRC_1 = xor_2;
CRC_0 = xor_1;
}
• 保留位： 0 (0x0)
因此，输入 CRC算法的数据为 100000011010000110000
(0x103430)。
完成计算后，CRC_7到CRC_0的值为01110100
(0x74)。因
此，对于该串行写操作，发送至AD7280A的数据为1000
0001 1010 0001 1000 0011 1010 0010 (0x81A183A2)。
Rev. 0 | Page 36 of 48
AD7280A
CRC计算示例3
CRC计算示例4
本例分析从主器件(器件0)的控制寄存器低位字节读取的32
本例分析从器件1的电池电压3转换结果寄存器读取的32位
位寄存器。
转换结果。
AD7280A根据位[D31:D10]计算CRC，包括器件地址、寄存
AD7280A根据位[D31:D10]计算CRC，包括器件地址、通道
器地址、寄存器数据、2个保留的0位和写应答位。计算所
地址、转换数据和写应答位。计算所得的 CRC与位
得的CRC与位[D31:D10]和位[D1:D0]一同发送给DSP/微处
[D31:D10]和位[D1:D0]一同发送给DSP/微处理器。
理器。
从AD7280A接收的数据如下：1000 0001 0100 1100 1101
从AD7280A接收的数据如下：0000 0001 1100 0010 1000
0101 0001 1000 (0x814CD518)。
0110 0110 1000 (0x01C28668)。
• 器件地址(LSB优先读取)： 10000 (0x10)
• 器件地址： 00000 (0x00)
• 通道地址： 0010 (0x2)
• 寄存器地址： 001110 (0x0E)
• 转换数据： 100110011010 (0x99A)
• 寄存器数据： 00010100 (0x14)
• 写应答： 1 (0x1)
• 保留0： 0 (0x0)
• CRC： 01000110 (0x46)
• 写应答： 1 (0x1)
• 保留0： 0 (0x0)
• CRC： 10011010 (0x9A)
DSP/微处理器根据从AD7280A回读的数据位[D31:D10]
再次计算 CRC位。因此，输入 CRC算法的数据为
• 保留0： 0 (0x0)
DSP/微处理器根据从AD7280A回读的数据位[D31:D10]再
1000000101001100110101 (0x205335)。
次计算 CRC位。因此，输入 CRC算法的数据为
完成计算后，CRC_7到CRC_0的值为01000110 (0x46)。该结果
0000000111000010100001 (0x0070A1)。
与AD7280A发送的CRC一致，因此数据传输有效。
完成计算后，CRC_7到CRC_0的值为10011010 (0x9A)。该结
果与AD7280A发送的CRC一致，因此数据传输有效。
Rev. 0 | Page 37 of 48
AD7280A
与AD7280A接口示例
AD7280A支持多种读取选项。用户可以回读下列内容：
转换和回读程序
• 菊花链中所有器件完成的所有转换结果
从菊花链中的任意或所有 AD7280A回读转换数据时，
AD7280A返回的转换结果是相应器件最后完成的转换结果
• 菊花链中所有器件的各个寄存器
集。建议用户同时设置控制寄存器的位[D15:D14]，选择各
• 菊花链中选定器件的各个寄存器
器件要完成的转换数量，并通过CNVST引脚或CS上升沿启
每种情况下，用户首先必须写入选定器件的读取寄存器，
动转换，作为读操作的一部分。这样，用户将能利用最有
以配置该器件通过输出端提供正确的数据。回读单个寄存
效数量的32位写和读操作实现简单的转换和回读程序。
器时，应将该寄存器的地址写入选定器件的读取寄存器。
下面是该程序的一般示例，用于转换和回读AD7280A菊花
从菊花链中的任意或所有器件回读转换结果时，应将地址
链中的所有器件：
0x00写入选定器件的读取寄存器。
1. 将0x00写入菊花链中所有器件的读取寄存器。注意，
当写入读取寄存器的地址为0x00时，选择供回读的转换结
0x00是此寄存器在上电时和软件复位操作后的默认值。
果通过设置控制寄存器的位[D13:D12]来控制(参见表14)。
2. 写入所有器件的控制寄存器。设置位[D15:D14]以选择
这些位允许用户从四个不同的回读选项中选择一项：
所需的转换。设置位[D13:D12]以选择供回读的转换结
• 回读12个转换结果：6个电压和6个辅助结果。
果。
• 回读9个转换结果：6个电压和3个辅助结果。
3. 通过CNVST下降沿或CS上升沿启动转换(设置控制寄存
器的位D11以选择转换开始格式)。
• 回读6个转换结果：仅6个电压结果。
4. 提供完成每次转换所需的充足时间以及等待时间tWAIT。
• 关闭该器件的读操作。
要回读菊花链中单个AD7280A的个别寄存器，应遵循下列
参见“转换电池电压和辅助ADC输入”部分。
5. 施加一个CS低电平脉冲，为要回读的每个转换结果提供
步骤：
1. 对于菊花链中的所有其它器件，将控制寄存器的位
[D13:D12]设为11，选择不读取这些器件。
2. 对于目标器件，设置控制寄存器的位[D13:D12]以开启
读操作。
一个32 SCLK周期帧。
示例
下面的转换和/或回读程序示例可以用于通过AD7280A器
件链来监控锂离子电池组上的AD7280A电压和/或辅助
ADC输入的应用。
注意，就 32位写周期而言，首先关闭菊花链中所有
AD7280A的读操作会更有效。这是通过单个写周期实现
的，使用写命令中的位D12寻址菊花链中的所有器件。然
后，用户可以寻址个别器件，设置控制寄存器的位
[D13:D12]以开启该器件的读操作。
Rev. 0 | Page 38 of 48
AD7280A
示例1：初始上电和退出关断模式时初始化菊花链中的所
1. 将寄存器地址0x00写入所有器件的读取寄存器。计算写
有器件
入所有器件的命令的CRC时，使用器件地址0x00。32位
示例1给出了一个典型的器件初始化例程。
写命令为0x38011CA(见表24中的写命令1)。
1. 要初始化所有器件地址，将菊花链中所有器件的控制寄
注意，0x00是读取寄存器在上电时和软件复位后的默认
存器的位 D2和位 D0置 1，位 D1置 0。 32位写命令为
0x01C2B6E2(见表23中的写命令1)。
值，因此这一写操作可能不是必需的。
2. 将所有器件的控制寄存器的位[D15:D12]设为0。32位写
2. 将对应于控制寄存器低位字节的寄存器地址写入所有器
件的读取寄存器。32位写命令为0x038716CA(见表23中
的写命令2)。
命令为0x01A0131A(见表24中的写命令2)。
注意，这是控制寄存器的位[D15:D12]在上电时和软件复位
后的默认值，因此这一写操作可能不是必需的。
3. 施加一个CS低电平脉冲，为要回读的菊花链中每个器件
提供一个32 SCLK周期帧。所有转换结果回读都应同时
写入32位命令0xF800030A，如“串行接口”部分所述(见表
23中的写命令3)。此读操作用于验证菊花链中的所有
AD7280A都已收到并锁定唯一的器件地址。确认所有器
3. 将0x02写入所有器件的CNVST控制寄存器，以便通过
CNVST引脚启动转换。32位写命令为0x03A0546A(见表
24中的写命令3)。
4. 通过CNVST的下降沿启动转换。
5. 提供完成所有转换所需的充足时间以及等待时间tWAIT。
件地址是有序的。
示例2：转换并读取所有器件、所有电压和所有辅助ADC
输入
本例中，假设菊花链中的所有AD7280A均已初始化到正确
的器件地址。
完成所有转换后，施加一个CS低电平脉冲，为要回读
的每个转换结果提供一个32SCLK周期帧。32位写命令
为0xF800030A，如“串行接口”部分所述(见表24中的写
命令4)。
表23. 示例1：初始化菊花链中的所有AD7280A器件
写命令
写命令1
写命令2
写命令3
器件地址
00000
00000
11111
寄存器地址
001110
011100
000000
数据
00010101
00111000
00000000
写入所有
器件
1
1
0
D11
0
0
0
8位CRC
11011100
11011001
01100001
D2至D0
010
010
010
32位写命令
0x01C2B6E2
0x038716CA
0xF800030A
表24. 示例2：转换并读取所有AD7280A器件的所有电压和所有辅助ADC输入
写命令
器件地址
寄存器地址
数据
写入所有
器件
D11
8位CRC
D2至D0
32位写命令
写命令1
写命令2
写命令3
写命令4
00000
00000
00000
11111
011100
001101
011101
000000
00000000
00000000
00000010
00000000
1
1
1
0
0
0
0
0
00111001
01100011
10000101
01100001
010
010
010
010
0x038011CA
0x01A0131A
0x03A0546A
0xF800030A
Rev. 0 | Page 39 of 48
AD7280A
示例3：转换并读取所有器件、所有电压和每器件3路辅助
3. 将0x02写入所有器件的CNVST控制寄存器，以便通过
ADC输入
CNVST引脚启动转换。32位写命令为0x03A0546A(见表
本例中，假设菊花链中的所有AD7280A均已初始化到正确
25中的写命令3)。
的器件地址。
4. 通过CNVST的下降沿启动转换。
1. 将寄存器地址0x00写入所有器件的读取寄存器。计算写
5. 提供完成所有转换所需的充足时间以及等待时间tWAIT。
入所有器件的命令的CRC时，使用器件地址0x00。32位
完成所有转换后，施加一个CS低电平脉冲，为要回读
写命令为0x038011CA(见表25中的写命令1)。
的每个转换结果提供一个32 SCLK周期帧。32位写命令
注意，0x00是读取寄存器在上电时和软件复位后的默认
为0xF800030A，如“串行接口”部分所述(见表25中的写
值，因此这一写操作可能不是必需的。
命令4)。
2. 将所有器件的控制寄存器的位D15和位D13设为0。将所
有器件的控制寄存器的位D14和位D12设为1。32位写命
令为0x01AA1062(见表25中的写命令2)。
表25. 示例3：转换并读取所有AD7280A器件的所有电压和3路辅助ADC输入
写命令
写命令1
写命令2
写命令3
写命令4
器件地址
00000
00000
00000
11111
寄存器地址
011100
001101
011101
000000
数据
00000000
01010000
00000010
00000000
写入所有
器件
1
1
1
0
Rev. 0 | Page 40 of 48
D11
0
0
0
0
8位CRC
00111001
00001100
10000101
01100001
D2至D0
010
010
010
010
32位写命令
0x038011CA
0x01AA1062
0x03A0546A
0xF800030A
AD7280A
4. 将0x02写入器件3的CNVST控制寄存器，以便通过该器
示例4：转换并读取一个器件的一路电压或辅助ADC输入
本例中，假设菊花链中的所有AD7280A均已初始化到正确
件的CNVST引脚启动转换。32位写命令为0xC3A0417A
的器件地址。
(见表26中的写命令4)。
1. 将对应于要读取电压或辅助ADC输入结果的寄存器地址
写入要读取器件的读取寄存器(寄存器地址参见表13)。
本例中，从堆叠中的器件3读取电池电压6寄存器结果。
32位写命令为0xC382865A(见表26中的写命令1)。
2. 将所有器件的控制寄存器的位[D13:D12]设为1。该设置
关闭所有器件的读操作。32位写命令为0x01B617EA(见
表26中的写命令2)。
5. 通过CNVST的下降沿启动转换。
6. 提供完成所有转换所需的充足时间以及等待时间tWAIT。
7. 写入CNVST控制寄存器以选通所有器件的CNVST信
号。32位写命令为0x03A0340A(见表26中的写命令5)。
这一写操作可以防止CNVST引脚上的噪声或毛刺意外
启动转换，此外还能更新菊花链中所有器件的片内输出
寄存器。
3. 设置要读取器件的控制寄存器的位[D13:D12]，以便回
读所需的电压。除自测转换外，无法仅转换一个通道，
必须完成6个、9个或12个通道的转换。本例从堆叠中的
器件3读取电压转换结果，因此，器件3的控制寄存器位
D14和位D12应设为0，位D15和位D13应设为1。32位写
命令为0xC1B400FA(见表26中的写命令3)。
8. 施加一个CS低脉冲以提供一个32 SCLK周期帧，进而回
读所需的电压或辅助ADC结果。该帧应同时写入32位命
令0xF800030A，如“串行接口”部分所述(见表26中的写命
令6)。
注意，当读取AD7280A堆叠中的单个器件时，SCLK频
率必须低于1 MHz才能从菊花链中高于主器件的器件中
回读寄存器数据。
表26. 示例4：转换并读取一个AD7280A器件的一路电压或辅助ADC结果
写命令
写命令1
写命令2
写命令3
写命令4
写命令5
写命令6
器件地址
11000
00000
11000
11000
00000
11111
寄存器地址
011100
001101
001101
011101
011101
000000
数据
00010100
10110000
10100000
00000010
00000001
00000000
写入所有
器件
0
1
0
0
1
0
Rev. 0 | Page 41 of 48
D11
0
0
0
0
0
0
8位CRC
11001011
11111101
00011111
10000111
10000001
01100001
D2至D0
010
010
010
010
010
010
32位写命令
0xC382865A
0x01B617EA
0xC1B400FA
0xC3A0417A
0x03A0340A
0xF800030A
AD7280A
示例5：读取所有器件的单个配置寄存器
示例6：读取一个器件的单个配置寄存器
本例中，假设菊花链中的所有AD7280A均已初始化到正确
本例中，假设菊花链中的所有AD7280A均已初始化到正确
的器件地址。
的器件地址。
1. 将所有器件的控制寄存器位D0设为1。该写操作使能所
1. 将所有器件的控制寄存器的位[D13:D12]设为1。该设置
有器件的菊花链寄存器读操作。 32位写命令为
关闭所有器件的读操作。32位写命令为0x01A6151A(见
0x01C2B6E2(见表27中的写命令1)。
表28中的写命令1)。
2. 将对应于要读取配置寄存器的寄存器地址写入所有器件
2. 将要读取器件的控制寄存器位[D13:D12]设为0。本例读
的读取寄存器(寄存器地址参见表13)。本例读取所有器
取堆叠中的器件1。32位写命令为0x81A00222(见表28中
件的电池平衡寄存器。32位写命令为0x038A12B2(见表
的写命令2)。
27中的写命令2)。
3. 将对应于要读取配置寄存器的寄存器地址写入要读取器
3. 施加一个CS低电平脉冲，为堆叠中的每个器件提供一个
件的读取寄存器(寄存器地址参见表13)。本例读取堆叠
32 SCLK周期帧，以便从所有器件回读所需的寄存器内
中器件1的报警寄存器。32位写命令为0x8389800A(见表
容。该帧应同时写入32位命令0xF800030A，如“串行接
28中的写命令3)。
口”部分所述(见表27中的写命令3)。
4. 施加一个CS低脉冲以提供一个32 SCLK周期帧，进而回
读所需的寄存器内容。该帧应同时写入 32位命令
0xF800030A，如“串行接口”部分所述(见表28中的写命令
4)。当读取AD7280A堆叠中的单个器件时，SCLK频率
必须低于1 MHz才能从菊花链中高于主器件的器件中回
读寄存器数据。
表27. 示例5：读取所有AD7280A器件的单个配置寄存器
写命令
器件地址
寄存器地址
数据
写入所有
器件
D11
8位CRC
D2至D0
32位写命令
写命令1
写命令2
写命令3
00000
00000
11111
001110
011100
000000
00010101
01010000
00000000
1
1
0
0
0
0
11011100
01010110
01100001
010
010
010
0x01C2B6E2
0x038A12B2
0xF800030A
数据
00110000
00000000
01001100
00000000
写入所有
器件
1
0
0
0
D11
0
0
0
0
8位CRC
10100011
01000100
00000001
01100001
D2至D0
010
010
010
010
32位写命令
0x01A6151A
0x81A00222
0x8389800A
0xF800030A
表28. 示例6：读取一个AD7280A器件的单个配置寄存器
写命令
写命令1
写命令2
写命令3
写命令4
器件地址
00000
10000
10000
11111
寄存器地址
001101
001101
011100
000000
Rev. 0 | Page 42 of 48
AD7280A
7. 写入CNVST控制寄存器以选通所有器件的CNVST信
示例7：所有器件的自测转换
示例7给出了菊花链中所有器件的自测转换程序。
号。32位写命令为0x03A0340A(见表29中的写命令5)。
1. 要选择自测转换，将所有器件的控制寄存器位
这一写操作可以防止CNVST引脚上的噪声或毛刺意外
[D15:D14]置 1，位 [D13:D12]置 0。 32位写命令为
0x01B81092(见表29中的写命令1)。
2. 将所有器件的控制寄存器位D0设为1。该设置使能所有
器件的菊花链寄存器读操作。32位写命令为0x01C2B6E2
(见表29中的写命令2)。
3. 将对应于自测转换的寄存器地址写入所有器件的读取寄
存器(寄存器地址参见表13)。32位写命令为0x038617CA
启动转换，此外还能更新菊花链中所有器件的片内输出
寄存器。
8. 施加一个CS低脉冲以提供一个32 SCLK周期帧，进而回读
所需的电压。该帧应同时写入32位命令0xF800030A，如
“串行接口”部分所述(见表29中的写命令6)。
示例8：所有器件的软件复位
示例8给出了菊花链中所有器件的软件复位程序。
1. 将所有器件的控制寄存器位D7置1，以便将AD7280A置
(见表29中的写命令3)。
4. 将0x02写入所有器件的CNVST控制寄存器，以便通过
CNVST引脚启动转换。32位写命令为0x03A0546A(见表
29中的写命令4)。
于软件复位状态。32位写命令为0x01D2B412(见表30中
的写命令1)。
2. 将所有器件的控制寄存器位D7置0，使AD7280A退出软
件复位状态。32位写命令为0x01C2B6E2(见表30中的写
5. 通过CNVST的下降沿启动转换。
命令2)。
6. 提供完成自测转换所需的充足时间以及等待时间tWAIT。
表29. 示例7：所有AD7280A器件的自测转换
写命令
写命令1
写命令2
写命令3
写命令4
写命令5
写命令6
器件地址
00000
00000
00000
00000
00000
11111
寄存器地址
001101
001110
011100
011101
011101
000000
数据
11000000
00010101
00110000
00000010
00000001
00000000
写入所有
器件
1
1
1
1
1
0
D11
0
0
0
0
0
0
8位CRC
00010010
11011100
11111001
10000101
10000001
01100001
D2至D0
010
010
010
010
010
010
32位写命令
0x01B81092
0x01C2B6E2
0x038617CA
0x03A0546A
0x03A0340A
0xF800030A
数据
10010101
00010101
写入所有
器件
1
1
D11
0
0
8位CRC
10000010
11011100
D2至D0
010
010
32位写命令
0x01D2B412
0x01C2B6E2
表30. 示例8：所有AD7280A器件的软件复位
写命令
写命令1
写命令2
器件地址
00000
00000
寄存器地址
001110
001110
Rev. 0 | Page 43 of 48
AD7280A
EMC指南
原理图和布局布线指南
ADI公司还建议采取如下措施：
为了优化AD7280A器件链在高噪声条件下的性能(例如遇
• 在AD7280A监控的6个电池单元上使用一个100
到电磁干扰时)，应遵循下列原理图和布局布线指南(见
图29)。
1. 菊花链中的所有AD7280A器件实体应位于单一印刷电路
板(PCB)上。建议不要在PCB之间进行菊花链连接。不
同PCB可以用于独立的菊花链。但在这种情况下，PCB
之间的通信通过SPI或CAN等协议进行。
2. 每个菊花链连接应使用一个22 pF电容。根据菊花链的
数据流方向，这些电容应端接于上一个器件的VSS引脚
或下一个器件的 V DD 引脚。 PD、 CS、 SCLK、 SDI和
CNVST菊花链连接沿菊花链向上传递数据，这些引脚上
的22 pF电容应端接于上一个器件的V SS引脚。SDOlo和
ALERTlo菊花链连接沿菊花链向下传递数据，这些引脚
上的22 pF电容应端接于下一个器件的VDD引脚。
3. 应使用一条直接的低阻抗走线将下一个器件的VDD引脚
连接到上一个器件的VSS引脚。AD7280A菊花链连接采
用相邻AD7280A的VDD/VSS电压工作。确保电源之间通
过低阻抗路径相连可以优化菊花链通信的性能。
4. 应用PCB至少应具有4层。AD7280A菊花链连接应布设
在PCB内层上。
nF电
容。该电容实体应靠近PCB上的电池单元连接器。
• 正确端接器件上所有未使用的引脚。有关正确端接未使
用引脚的更多信息，请参阅“引脚配置和功能描述”部分。
在高噪声环境下工作
当AD7280A在高噪声环境下工作时，例如遇到电磁干扰
时，SPI或菊花链输入和输出上可能出现毛刺。为了限制
此类毛刺对AD7280A运作的影响，每路菊花链输入首先都
需要经过滤波，然后才由器件内部处理。PD引脚上的滤波
器为130 μs宽(更多信息参见“关断”部分)。其余菊花链输入
(CS、SCLK、SDI、CNVST、SDIhi和ALERThi)上的滤波器
为150 ns宽。如果任何引脚上的毛刺宽于这些值，AD7280A
可能会受影响，应采取措施确保器件正常工作。
SCLK和CS引脚上出现的毛刺可能会导致AD7280A丢失与
DSP/微处理器的同步。然而，这种同步丢失仅影响发生毛
刺期间的32位字。AD7280A接口在CS的上升沿复位，确保
器件重新同步，如“串行接口”部分所述。
SDI或SDOhi引脚上的毛刺可能导致写入或读出AD7280A器
件链的32位字中的某些位发生状态变化。这种情况下，
AD7280A或DSP/微处理器接收到的8位CRC与根据所传输
5. AD7280A菊花链连接上下都应由VSS电源层提供屏蔽，
的32位字计算的CRC应不一致。
该电源层连接到菊花链中上一个器件的VSS引脚。屏蔽
主器件输出报警信号时，可以观察到ALERThi引脚上的毛
应从上一个器件的VSS和菊花链低引脚(引脚15、17、21
刺。设计报警响应软件或硬件时应注意，确保系统对此类
至28)，覆盖到下一个器件的菊花链高引脚(引脚42至48)
毛刺加以适当处理。
和V DD 引脚的低阻抗连接走线。在高噪声环境下工作
时，该屏蔽为菊花链连接提供最大的保护。
6. AD7280A器件在PCB上应尽可能靠近，以使菊花链连接
CNVST引脚上的毛刺可能被误解为转换开始请求。如果读
操作期间发生这种情况，从AD7280A回读的数据可能不正
确。
的长度最短。
7. 为尽可能降低到达AD7280A VDD/VSS引脚的噪声，从电池
引出的VDD和VSS电源走线之间应插入铁氧体磁珠。可以
将这些磁珠插入PCB上电池单元连接之间的PCB走线中
和各电源引脚中。
注意，可以用小值电阻代替铁氧体磁珠。可以使用的最
大电阻值为20 Ω。连接主芯片的VSS线不得包括电阻，相
反，从电池单元连接器到VSS引脚应采用直接连接。
Rev. 0 | Page 44 of 48
AD7280A
如果在回读转换结果期间，AD7280A收到第二个转换开始
地址和CRC数据也可能受损。应使用CNVST控制寄存器选
信号，则从器件或器件链回读的数据可能会受损，数据损
通转换开始信号，防止CNVST引脚上的毛刺直接作用于
坏发生在引入第二个转换开始信号的时间点，第二个转换
AD7280A的内部电路。
开始信号之前回读的数据正确，但之后回读的数据可能受
软件流程图
损。
在高噪声环境下使用AD7280A时，应考虑图41所示的建议
如注意，数据损坏并不仅限于转换结果，器件地址、通道
步骤序列的软件流程图。
POWER UP AD7280A
CHAIN OF DEVICES
WAIT AT LEAST 5.5ms FOR ALL DEVICES
TO BE FULLY POWERED UP
WRITE TO CONTROL REGISTER
TO RETURN DB1/DB2 TO
DEFAULT VALUES
INITIALIZE DEVICE IDs ON ALL
PARTS IN THE CHAIN
NO
CHECK
INTEGRITY OF
NOT
CHAIN INITIALIZATION
OK
BY READING BACK THE LOW
BYTE OF THE CONTROL
REGISTER FROM
ALL DEVICES
HAVE ANY
PARTS IN THE
CHAIN RETURNED A
RESULT OF ALL 0s FROM
THE CONTROL
REGISTER?
YES
PLACE CHAIN IN POWER-DOWN MODE AND
WAIT AT LEAST 2ms FOR CAPACITORS ON
VREG AND VREF TO DISSIPATE CHARGE
OK
PROGRAM CONFIGURATION
REGISTERS AS REQUIRED
WRITE TO CNVST CONTROL
REGISTER TO ALLOW A SINGLE
CNVST PULSE THROUGH
INITIATE A
CONVERSION
READ BACK THE CONVERSION RESULTS FROM ALL DEVICES IN
THE DAISY-CHAIN READBACK MODE
IGNORE RESPECTIVE
32-BIT FRAME
NO
IS THE
CRC CORRECT
FOR ALL DATA FRAMES
READ BACK?
YES
DATA VALIDATION
COMPLETE
HAS THE
REQUIRED NUMBER
OF CONVERSIONS BEEN
COMPLETED?
YES
09435-028
NO
POWER DOWN AD7280A
CHAIN OF DEVICES
图41. 在高噪声环境下工作的建议软件流程图
Rev. 0 | Page 45 of 48
AD7280A
外形尺寸
9.20
9.00 SQ
8.80
1.60
MAX
37
48
36
1
PIN 1
1.45
1.40
1.35
0.15
0.05
SEATING
PLANE
0.20
0.09
7°
3.5°
0°
0.08
COPLANARITY
VIEW A
7.20
7.00 SQ
6.80
TOP VIEW
(PINS DOWN)
12
13
VIEW A
0.50
BSC
LEAD PITCH
24
25
0.27
0.22
0.17
ROTATED 90° CCW
COMPLIANT TO JEDEC STANDARDS MS-026-BBC
051706-A
0.75
0.60
0.45
图42. 48引脚LQFP封装(ST-48) 尺寸单位：mm
订购指南
型号1, 2
AD7280ABSTZ
AD7280ABSTZ-RL
AD7280AWBSTZ
AD7280AWBSTZ-RL
1
2
温度范围
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
−40°C 至 +105°C
封装描述
48引脚LQFP
48引脚LQFP
48引脚LQFP
48引脚LQFP
封装选项
ST-48
ST-48
ST-48
ST-48
Z = 符合RoHS标准的器件。
W = 通过汽车应用认证
汽车应用产品
AD7280AW生产工艺受到严格控制，以提供满足汽车应用的质量和可靠性要求。请注意，车用型号的技术规格可能不同
于商用型号；因此，设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才能用于汽车应
用。欲了解特定产品的订购信息并获得这些型号的汽车可靠性报告，请联系当地ADI客户代表。
Rev. 0 | Page 46 of 48
AD7280A
注释
Rev. 0 | Page 47 of 48
AD7280A
注释
©2011 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D09435sc-0-4/11(0)
Rev. 0 | Page 48 of 48

Open as PDF

Similar pages: 中文数据手册; CN-0197: Lithium Ion Battery Stack Monitor with Both Signal and Power Isolation PDF; PDF User Guides; AD AD7280AWBSTZ; CN0235: Fully Isolated Lithium Ion Battery Monitoring and Protection System PDF; 参考回路：日本語版; 日本語版