日本語版

SSAF TM/高度パワー・マネージメント機能組込型
10ビットPAL/NTSCデジタル・ビデオ・エンコーダ
ADV7170/ADV7171*
特長
ITU-R BT601/656 YCrCb−PAL/NTSCビデオ・エンコーダ
高品質10ビット・ビデオD/AC
SSAF（スーパ−・サブエイリアス・フィルタ）
高度パワー・マネージメント機能
CGMS（コピー・ジェネレーション・マネージメント・システム）
WSS（ワイド・スクリーン・シグナリング）
Y、U、V、Cフォーマット同時出力
NTSC-M、PAL-M/N、PAL-B/D/G/H/I、PAL-60
27 MHzクロック1系統が必要（2倍オーバー・サンプリング）
80 dBビデオS/N比
カラー・サブキャリア用32ビット・ダイレクト・デジタル・シンセ
サイザ
複数の標準ビデオ出力サポート：
コンポジット（CVBS）
コンポーネントS-Video（Y/C）
コンポーネントYUVおよびRGB
EuroSCART出力（RGB＋CVBS/LUMA）
コンポーネントYUV＋CHROMA
ビデオ入力データ・ポート・サポート：
CCIR-656 4：2：2、8ビット・パラレル入力フォーマット
4：2：2.16ビット・パラレル入力フォーマット
SMPTE 170M NTSC互換コンポジット・ビデオ
ITU-R BT.470 PAL互換コンポジット・ビデオ
プログラム可能なコンポジットとS-Video、またはRGB（SCART）/
YUVビデオ同時出力
プログラム可能な輝度フィルタ（ローパス[PAL/NTSC]）
ノッチ、拡張（SSAF、CIF、QCIF）
プログラマブル・クロマ・フィルタ（ローパス[0.65 MHz、1.0 MHz、
1.2 MHz、2.0 MHz]、CIFおよびQCIF）
プログラム可能なVBI（垂直帰線期間）
プログラム可能なサブキャリア周波数と位相
プログラム可能なLUMA遅延
各D/ACの個別ON/OFF制御
CCIRおよびスクエア・ピクセル・オペレーション
外部ビデオ・ソースへの総合サブキャリア・ロック
色信号制御/バースト信号制御
インタレース/ノンインタレース・オペレーション
完全オンチップ・ビデオ・タイミング・ジェネレータ
プログラム可能なマルチモード・マスタ/スレーブ・オペレーション
マクロビジョンAntiTaping Rev 7.01（ADV7170のみ可能）**
クローズド・キャプションのサポート
テレテキスト（文字放送）挿入ポート（PAL-WST）
カラー・バー信号発生器内蔵
電圧リファレンス内蔵
2線シリアルMPUインターフェース（I2C ® コンパチブルおよび高速
I2C）
＋5 Vまたは＋3.3 V単電源動作
小型44ピンPQFP/TQFPパッケージ
アプリケーション
高性能DVD再生システム、デジタル・スチル・カメラとラップトッ
プPCを含むポータブル・ビデオ機器、ビデオ・ゲーム、PCビデ
オ/マルチメディアおよびデジタル衛星/ケーブル・システム
（セット・トップ・ボックス/IRD）
機能ブロック図
VAA
TTXREQ
TTX
CGMS & WSS
挿入ブロック
テレテキスト
挿入ブロック
10
パワー・
マネージメント
制御
(スリープ・モード)
YUV
∼
RBG
マトリックス
RESET
COLOR
DATA
P7–P0
P15–P8
Y 8
8
4:2:2
∼
4:4:4
補間器
8
YCrCb
∼
U
YUV
マトリックス
8
8
V
8
バースト
付加 8
8
HSYNC
FIELD/VSYNC
BLANK
同期付加
9
9
補間器
補間器
8
プログラマブル・
クロマ・フィルタ
10
U
10
V
10
10
ビデオ・タイミング
発生器
CLOCK
I2C MPU ポート
SCLOCK
SDATA
ALSB
リアルタイム
制御回路
SCRESET/RTC
10
10
プログラマブル
輝度フィルタ
8
10
10
マ
ル
チ 10
プ
レ
ク 10
サ
10
10-ビット
D/AC
DAC D (PIN 27)
10-ビット
D/AC
DAC C (PIN 26)
10-ビット
D/AC
DAC B (PIN 31)
10-ビット
D/AC
DAC A (PIN 32)
ADV7170/ADV7171
SIN/COS
DDS ブロック
電圧リファレンス
回路
VREF
RSET
COMP
GND
*米国特許番号5,343,196および5,442,355、その他の知的財産権によって保護されています。
**本デバイスは、米国特許番号4,631,603、4,577,216、4,819,098、その他の知的財産権によって保護されています。デバイスで使用されるマクロビジョン・コピー・プロテクトのライセンス対象は、
非営利目的の家庭用に限られます。マクロビジョン・コピー・プロテクトの最新バージョンについては、販売店にお尋ねください。
注意：本データ・シートでは、ITU-RとCCIRは同じ意味で使用されます（CCIR勧告は、ITU-R勧告に変わりました）
。
SSAFは、アナログ・デバイセズ社の商標です。
2
I Cは、フィリップス社の登録商標です。
アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、
当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権
利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また
は特許の権利の使用を許諾するものでもありません。
REV.0
アナログ・デバイセズ株式会社
本 社／東京都港区海岸１ - １ ６ - １ 電話03（5402）8200 〒105−6891
ニューピア竹芝サウスタワービル
大阪営業所／大阪市淀川区宮原３ - ５ - ３ ６ 電話06（6350）6868㈹ 〒532−0003
新大阪第２森ビル
ADV7170/ADV7171―仕様
5 V仕様（VAA＝＋5 V±5％1、VREF＝1.235 V、RSET＝150Ω。特に指定のない限り、すべての仕様はTMIN∼TMAX2）
パラメータ
条件1
Min
Typ
Max
単位
10
ビット
スタティック性能
分解能（各D/AC）
精度（各D/AC）
積分非直線性
RSET＝300Ω
微分非直線性
保証モノトニック
±0.6
LSB
±1
LSB
0.8
V
±1
μA
デジタル入力
入力High電圧、VINH
2
V
入力Low電圧、VINL
入力電流、IIN
VIN＝0.4 V 、または2.4 V
入力容量、CIN
10
pF
デジタル出力
出力High電圧、VOH
ISOURCE＝400μA
出力Low電圧、VOL
ISINK＝3.2 mA
2.4
V
3ステート・リーク電流
3ステート・出力容量
0.4
V
10
μA
10
pF
アナログ出力
出力電流3
RSET＝150Ω、RL＝37.5Ω
出力電流4
RSET＝1041Ω、RL＝262.5Ω
33
37
5
D/AC間マッチング
0
出力インピーダンス、ROUT
％
＋1.4
V
30
pF
30
IOUT＝0 mA
mA
mA
1.5
出力コンプライアンス、VOC
出力容量、COUT
34.7
kΩ
電圧リファレンス
リファレンス範囲、
VREF
電源要件
IVREFOUT＝20μA
1.142
1.235
1.327
V
4.75
5.0
5.25
V
155
mA
90
mA
5
VAA
通常電源モード
IDAC
（max）6
RSET＝150Ω、RL＝37.5Ω
150
IDAC
（min）6
RSET＝1041Ω、RL＝262.5Ω
20
ICCT7
75
mA
低電力モード
IDAC
（max）6
80
IDAC
（min）6
20
ICCT7
75
mA
mA
90
mA
スリープ・モード
IDAC8
0.1
μA
ICCT9
0.001
μA
電源除去比
注
1
2
3
4
5
6
7
8
9
COMP＝0.1μF
0.01
0.5
％/％
仕様の最大値/最小値はこの範囲で保証されています。最大値/最小値は4.75 ∼ 5.25 Vでの標準値です。
温度範囲TMIN∼TMAX：0∼＋70℃
37.5Ωの2重終端負荷を最大駆動した値です。
最小駆動電流（バッファ付き/スケール付き出力負荷で使用）です。
電力はクロック周波数＝27 MHz、最大TJ＝110℃で測定します。
IDACは4個のD/ACすべてを駆動する全電流（MinはD/ACあたり5 mAの出力、MaxはD/ACあたり37 mAの出力に相当）です。個々のD/ACをオフにするとIDACも減少します。
ICCT（回路電流）はデバイス駆動に必要な連続電流です。
スリープ・モードにおける全D/AC電流です。
スリープ・モードにおける全連続電流です。
仕様は予告なく変更することがあります。
−2−
REV.0
ADV7170/ADV7171
3.3 V仕様（VAA＝＋3.0∼＋3.6 V1、VREF＝1.235 V、RSET＝150Ω。特に指定のない限り、すべての仕様はTMIN∼TMAX2）
条件1
パラメータ
スタティック性能
Min
Typ
Max
単位
10
ビット
3
分解能（各D/AC）
精度（各D/AC）
積分非直線性
RSET＝300Ω
微分非直線性
保証モノトニック
±0.6
LSB
±1
LSB
0.8
V
±1
μA
3
デジタル入力
入力High電圧、VINH
2
V
入力Low電圧、VINL
入力電流、IIN3,4
VIN＝0.4 V 、または2.4 V
入力容量、CIN
10
pF
デジタル出力3
出力High電圧、VOH
ISOURCE＝400μA
出力Low電圧、VOL
ISINK＝3.2 mA
2.4
V
3−ステート・リーク電流
3−ステート・出力容量
0.4
V
10
μA
10
pF
アナログ出力3
出力電流4,5
RSET＝150Ω、
RL＝37.5Ω
出力電流6
RSET＝1041Ω、
RL＝262.5Ω
33
D/AC間マッチング
37
0
出力インピーダンス、
ROUT
mA
mA
2.0
出力コンプライアンス、VOC
出力容量、
COUT
34.7
5
％
＋1.4
V
30
pF
3.3
3.6
V
155
30
IOUT＝0 mA
kΩ
電源要件3,7
VAA
3.0
通常電源モード
8
IDAC
（max）
RSET＝150Ω、
RL＝37.5Ω
150
8
IDAC
（min）
RSET＝1041Ω、
RL＝262.5Ω
20
mA
35
mA
8
IDAC
（max）
80
mA
8
IDAC
（min）
20
mA
ICCT9
35
mA
IDAC10
0.1
μA
ICCT11
0.001
ICCT9
mA
低電力モード
スリープ・モード
電源除去比
注
1
2
3
4
5
6
7
8
9
10
11
COMP＝0.1μF
0.01
μA
0.5
仕様の最大値/最小値はこの範囲で保証されています。最大値/最小値は3.0∼ 3.6 Vでの標準値です。
温度範囲TMIN∼TMAX：0∼＋70℃
特性試験により保証されています。
37.5Ω負荷を最大駆動
標準3.3 VでD/ACは35 mAの出力が可能で（RSET＝150Ω、RL＝37.5Ω）、D/AC電流が18 mAのとき最適性能が得られます（RSET＝300Ω、RL＝75Ω）
。
最小駆動電流（バッファ付き/スケール付き出力負荷で使用）です。
電力はクロック周波数＝27 MHz、最大TJ＝110℃で測定します。
IDACは4個のD/ACすべてを駆動する全電流（MinはD/ACあたり5 mAの出力、MaxはD/ACあたり37 mAの出力に相当）です。個々のD/ACをオフにするとIDACも減少します。
ICCT（回路電流）とは、デバイス駆動に必要な連続電流です。
スリープ・モードにおける全D/AC電流です。
スリープ・モードにおける全連続電流です。
仕様は予告なく変更することがあります。
REV.0
−3−
％/％
ADV7170/ADV7171―仕様
5 V ダイナミック仕様（VAA＝＋5 V±5％1、VREF＝1.235 V、RSET＝150Ω。特に指定のない限り、すべての仕様はTMIN∼TMAX2）
条件1
パラメータ
微分ゲイン
3,4
Min
Typ
Max
単位
通常電源モード
0.3
0.7
％
微分位相3,4
通常電源モード
0.4
0.7
度
微分ゲイン3,4
低電力モード
1.0
2.0
％
微分位相3,4
低電力モード
1.0
2.0
度
3,4
S/N比 （ペデスタル）
RMS
80
dB rms
S/N比3,4
（ペデスタル）
ピーク周期
70
dB p-p
S/N比3,4
（ランプ）
RMS
60
dB rms
S/N比3,4
（ランプ）
ピーク周期
58
dB p-p
色相精度
3,4
カラー彩度精度3,4
クロマ非直線ゲイン3,4
40 IRE基準
0.7
1.2
度
0.9
1.4
％
0.6
±％
クロマ非直線位相3,4
0.3
0.5
±度
色度/輝度混変調3,4
0.2
0.4
±％
色度/輝度ゲイン差3,4
1.0
1.4
±％
色度/輝度遅延差3,4
0.5
2.0
ns
輝度非直線性3,4
0.8
1.4
±％
3,4
82
85
dB
クロマPMノイズ3,4
79
81
dB
クロマAMノイズ
注
1
2
3
4
仕様の最大値/最小値はこの範囲で保証されています。最大値/最小値は4.75 ∼ 5.25 Vでの標準値です。
温度範囲TMIN∼TMAX：0∼＋70℃
特性試験により保証されています。
これらの仕様はローパス・フィルタに限定され、設計によって保証されています。
仕様は予告なく変更することがあります。
3.3 Vダイナミック仕様（VAA＝＋3.0 ∼＋3.6 V1、VREF＝1.235 V、RSET＝150Ω。特に指定のない限り、すべての仕様はTMIN∼TMAX2）
条件1
パラメータ
微分ゲイン
3
Min
Typ
Max
単位
通常電源モード
1.0
％
微分位相3
通常電源モード
0.5
度
微分ゲイン3
低電力モード
0.6
％
微分位相
3
低電力モード
0.5
度
3
S/N比（ペデスタル）
RMS
78
dB rms
3
S/N比（ペデスタル）
ピーク周期
70
dB p-p
3
S/N比（ランプ）
RMS
60
dB rms
3
S/N比（ランプ）
58
dB p-p
色相精度3
1.0
度
カラー彩度精度3
1.0
％
輝度非直線性3,4
1.4
±％
3,4
80
dB
クロマPMノイズ3,4
79
dB
クロマAMノイズ
ピーク周期
クロマ非直線ゲイン3,4
40 IRE基準
0.6
±％
クロマ非直線位相3,4
0.3
0.5
±度
色度/輝度混変調3,4
0.2
0.4
±％
注
1
2
3
4
仕様の最大値/最小値はこの範囲で保証されています。最大値/最小値は4.75 ∼ 5.25 Vでの標準値です。
温度範囲TMIN∼TMAX：0∼＋70℃
特性試験により保証されています。
これらの仕様はローパス・フィルタに限定され、設計によって保証されています。他の内部フィルタについては図4を参照してください。
仕様は予告なく変更することがあります。
−4−
REV.0
ADV7170/ADV7171
5 Vタイミング仕様（VAA＝4.75 ∼5.25 V1、VREF＝1.235 V、RSET＝150Ω。特に指定のない限り、すべての仕様はTMIN∼TMAX2）
パラメータ
MPUポート
条件
Min
Typ
Max
単位
3,4
SCLOCK周波数
0
SCLOCK High・パルス幅、t1
0.6
400
μs
kHz
SCLOCK Low・パルス幅、t2
1.3
μs
ホールド時間（開始条件）、t3
この期間の後、繰り返し開始条件に従って
0.6
μs
セットアップ時間（開始条件）、t4
最初のクロックが生成されます。
0.6
μs
データ・セットアップ時間、t5
100
ns
SDATA, SCLOCK立ち上がり時間、
t6
300
SDATA, SCLOCK立ち下がり時間、
t7
300
セットアップ時間（停止条件）、t8
0.6
ns
ns
μs
アナログ出力3,5
アナログ出力遅延
7
ns
D/ACアナログ出力スキュー
0
ns
27
MHz
クロック制御とピクセル・ポート5,6
fCLOCK
クロック・High時間、t9
8
クロック・Low時間、t10
8
ns
データ・セットアップ時間、t11
3.5
ns
データ・ホールド時間、t12
4
ns
コントロール・セットアップ時間、t11
4
ns
コントロール・ホールド時間、t12
3
ns
ns
デジタル出力アクセス時間、t13
11
デジタル出力ホールド時間、t144
8
ns
48
Clock Cycles
デジタル出力アクセス時間、t16
20
ns
データ・セットアップ時間、t17
2
ns
データ・ホールド時間、t18
6
ns
4
15
パイプライン遅延、t
16
ns
3,4,7
テレテキスト
リセット制御3,4
RESET ロー時間
6
注
1
2
3
4
5
6
ns
仕様の最大値/最小値はこの範囲で保証されています。最大値/最小値は4.75 ∼ 5.25 Vでの標準値です。
温度範囲TMIN∼TMAX：0∼＋70℃
TTL入力電圧値は、10∼90％の間で測定し、入力立ち上がり/立ち下がり時間≦3nsの場合、0∼3 Vです。入力および出力に対して、タイミング基準点は50％。アナログ出力負荷≦10pFです。
特性試験により保証されています。
CLOCKの立ち上がり50％点からフルスケール遷移の50％点で出力遅延を測定
ピクセル・ポートの内容は以下の通りです：
ピクセル入力：P15∼P0
ピクセル制御：HSYNC、FIELD/VSYNC、BLANK
クロック入力：CLOCK
7 テレテキスト・ポートの内容は以下の通りです：
テレテキスト出力：TTXREQ
テレテキスト入力：TTX
仕様は予告なく変更することがあります。
REV.0
−5−
ADV7170/ADV7171―仕様
3.3 Vタイミング仕様（VAA＝3.0∼3.6 V1、VREF＝1.235 V、RSET＝150Ω。特に指定のない限り、すべての仕様はTMIN∼TMAX2）
パラメータ
条件
Min
Typ
Max
単位
3,4
MPUポート
SCLOCK周波数
0
SCLOCK High・パルス幅、t1
0.6
400
μs
kHz
SCLOCK Low・パルス幅、t2
1.3
μs
ホールド時間（開始条件）、t3
この期間の後、繰り返し開始条件に従って
0.6
μs
セットアップ時間（開始条件）、t4
最初のクロックが生成されます。
0.6
μs
データ・セットアップ時間、t5
100
ns
SDATA, SCLOCK立ち上がり時間、t6
300
SDATA, SCLOCK立ち下がり時間、t7
300
セットアップ時間（停止条件）、t8
0.6
ns
ns
μs
アナログ出力3,5
アナログ出力遅延
7
ns
D/ACアナログ出力スキュー
0
ns
27
MHz
クロック制御とピクセル・ポート4,5,6
fCLOCK
クロック・High時間、t9
8
クロック・Low時間、t10
8
ns
データ・セットアップ時間、t11
3.5
ns
データ・ホールド時間、t12
4
ns
コントロール・セットアップ時間、t11
4
ns
コントロール・ホールド時間、t12
3
ns
ns
デジタル出力アクセス時間、t13
12
ns
デジタル出力ホールド時間、t14
8
ns
パイプライン遅延、t15
48
Clock Cycles
デジタル出力アクセス時間、t16
23
ns
データ・セットアップ時間、t17
2
ns
データ・ホールド時間、t18
6
ns
3,4,7
テレテキスト
リセット制御3,4
RESETロー時間
6
ns
注
1
2
3
4
5
6
仕様の最大値/最小値はこの範囲で保証されています。最大値/最小値は3.0 ∼ 3.6 Vでの標準値です。
温度範囲TMIN∼TMAX：0∼＋70℃
TTL入力電圧値は、10∼90％の間で測定し、入力立ち上がり/立ち下がり時間≦3nsの場合、0∼3 Vです。入力および出力に対して、タイミング基準点は50％。アナログ出力負荷≦10pF
特性試験により保証されています。
CLOCKの立ち上がり50％点からフルスケール遷移の50％点で出力遅延を測定します。
ピクセル・ポートの内容は以下の通りです：
ピクセル入力：P15∼P0
ピクセル制御：HSYNC, FIELD/VSYNC, BLANK
クロック入力：CLOCK
7 テレテキスト・ポートの内容は以下の通りです：
テレテキスト出力：TTXREQ
テレテキスト入力：TTX
仕様は予告なく変更することがあります。
−6−
REV.0
ADV7170/ADV7171
t5
t3
t3
SDATA
t6
t1
SCLOCK
t2
t7
t4
t8
図1．MPUポート・タイミング図
CLOCK
t9
CONTROL
I/PS
t12
t10
HSYNC,
FIELD/VSYNC,
BLANK
PIXEL INPUT
DATA
Cb
Y
Cr
Y
Cb
t11
CONTROL
O/PS
Y
t13
HSYNC,
FIELD/VSYNC,
BLANK
t14
図2．ピクセルおよび制御データ・タイミング図
TXTREQ
t16
CLOCK
t17
t18
TXT
4 CLOCK
CYCLES
4 CLOCK
CYCLES
4 CLOCK
CYCLES
図3．テレテキスト・タイミング図
REV.0
−7−
3 CLOCK
CYCLES
4 CLOCK
CYCLES
ADV7170/ADV7171
絶対最大定格1
表I．KSおよびSUパッケージ・オプションの許容動作条件
VAA∼GND ………………………………………………………… 7 V
任意のデジタル入力ピン電圧
………
KS
GND−0.5 V ∼ VAA＋0.5 V
条件
保存温度（TS） ……………………………………… −65 ∼ ＋150℃
1
接合温度（TJ） ……………………………………………… ＋150℃
リード温度（半田付け、10秒） …………………………… ＋260℃
アナログ出力−GND2 …………………………
GND−0.5 V ∼ VAA
注
1 “絶対最大定格”に示す条件を超えるストレスは、デバイスに永久的な損傷を与える場合
があります。これは単に定格を示したもので、これらの条件あるいは動作仕様に示した値
を超える条件下でデバイスが機能することを意味するものではありません。絶対最大定
格の条件に長時間さらされた場合、デバイスの信頼性は保証されません。
2 いずれかの電源または共通電源に対するアナログ出力の短絡時間についての制限はあり
ません。
パッケージの温度性能
SU
3V
5V
3V
5V
No
4 D/AC ON ダブル75R
Yes
Yes
Yes
4 D/AC ON 低電力2
Yes
Yes
Yes
No
4 D/AC ON バッファリング3
Yes
Yes
Yes
Yes
3 D/AC ON ダブル75R
Yes
Yes
Yes
No
3 D/AC ON 低電力
Yes
Yes
Yes
Yes
3 D/AC ON バッファリング
Yes
Yes
Yes
Yes
2 D/AC ON ダブル75R
Yes
Yes
Yes
Yes
2 D/AC ON 低電力
Yes
Yes
Yes
Yes
4 D/AC ON バッファリング
Yes
Yes
Yes
Yes
注
1 D/AC ON ダブル75Rとは、D/ACが2重75R負荷で終端され、低電力モードが無効な状態を意
味します。
2 D/AC ON 低電力とは、D/ACが2重75R負荷で終端され、低電力モードが有効な状態を意味
します。
3 D/AC ON バッファリングとは、D/AC電流が5 mAに減少し、ビデオ負荷の駆動に外部バッ
ファが使用されている状態を意味します。
本デバイスに使用されている44ピンPQFPパッケージは、アナロ
グ・デバイセズ社が特許を持つサーマル・コーストライン・リード・
フレーム構造となっています。したがって、リードへの最大の熱伝
導が得られ、パッケージの熱抵抗が低くなります。
4層PCB上の静止空気における接合−周囲（θJA）温度抵抗は、35.5
℃/Wです。接合−ケース（θJC）温度抵抗は、13.75℃/Wです。
オーダー・ガイド
パッケージ・
モデル
温度範囲
パッケージ構造
オプション
ADV7170KS
0 ∼ ＋70℃
プラスチック・クワッド・フラット・パッケージ
S−44
ADV7170SU
0 ∼ ＋70℃
薄型プラスチック・クワッド・フラット・パッケージ
SU−44
ADV7171KS
0 ∼ ＋70℃
プラスチック・クワッド・フラット・パッケージ
S−44
ADV7171SU
0 ∼ ＋70℃
薄型プラスチック・クワッド・フラット・パッケージ
SU−44
TTXREQ
SCRESET/
RTC
RSET
TTX
P1
P0
P3
P2
GND
P4
CLOCK
ピン配列
44 43 42 41 40 39 38 37 36 35 34
VAA 1
33 VREF
ピン1
識別マーク
P5 2
32 DAC A
31 DAC B
P6 3
P7 4
30 VAA
ADV7170/ADV7171
PQFP/TQFP
P8 5
P9 6
29 GND
28 VAA
上面図
(実寸ではありません)
P10 7
27 DAC D
P11 8
26 DAC C
P12 9
25 COMP
GND 10
24 SDATA
23 SCLOCK
VAA 11
RESET
GND
VAA
GND
ALSB
BLANK
HSYNC
FIELD/VSYNC
P15
P13
P14
12 13 14 15 16 17 18 19 20 21 22
注意
ESD（静電放電）の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知さ
れることなく放電されることもあります。このADV7170/ADV7171には当社独自のESD保護回路が備えられていますが、高
エネルギーの静電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪
失を避けるために、適切なESD予防措置をとるようお奨めします。
−8−
WARNING!
ESD SENSITIVE DEVICE
REV.0
ADV7170/ADV7171
ピン機能説明
ピン名称
P15∼P0
入力/出力
I
機能
8ビット4：2：2多重化YCrCbピクセル・ポート（P7∼P0）ピンまたは16ビットYCrCbピクセル・ポート（P15
∼P0）ピンです。P0はLSBを示します。
CLOCK
I
TTLクロック入力ピンです。標準動作には、安定した27 MHz基準クロックが必要です。スクエア・ピク
セル動作には、24.52 MHz（NTSC）または29.5 MHz（PAL）を替わりに使用できます。
HSYNC
I/O
HSYNC（モード1とモード2）制御信号ピンです。このピンは、同期信号の出力（マスター・モード）、ま
たは入力（スレーブ・モード）として構成することができます。
FIELD/VSYNC
I/O
デュアル・ファンクション・フィールド（モード1）およびVSYNC（モード2）制御信号用のピンです。こ
のピンはこれらの制御信号の出力（マスター・モード）、または入力（スレーブ・モード）として構成す
ることができます。
BLANK
I/O
ビデオ・ブランキング制御信号用のピンです。この制御信号の論理レベルが“0”のとき、ピクセル入力
は無視されます。この信号はオプションです。
SCRESET/RTC
I
サブキャリア・リセット・ピンです。このピンでモード・レジスタ2のMR22およびMR21をセットし、入
力ピンにすることができます。このピンのハイからローへの遷移でサブキャリアのフィールドを0にリ
セットします。また、リアルタイム制御（RTC）入力ピンとすることもできます。
VREF
I/O
RSET
I
COMP
O
D/ACの電圧リファレンス入力または電圧リファレンス出力（1.235 V）ピンです。
このピンからGNDに接続した150Ω抵抗で、ビデオ信号のフルスケール振幅を制御します。
補償ピンです。このCOMPピンから0.1μFのコンデンサをVAAに接続します。低電力モードで最適なダイ
ナミック性能を得るために、COMPコンデンサの値を2.2nFまで小さくすることができます。
DAC A
O
PAL/NTSCコンポジット・ビデオ出力ピンです。フルスケール出力はNTSCで180 IRE（1286 mV）
、PALで
1300 mVです。
DAC C
O
RED/S-Video C/Vアナログ出力ピンです。
DAC D
O
GREEN/S-Video Y/Yアナログ出力ピンです。
DAC B
O
BLUE/コンポジット/Uアナログ出力ピンです。
I
MPUポート・シリアル・インターフェース・クロック入力ピンです。
SCLOCK
SDATA
I/O
ALSB
I
RESET
I
MPUポート・シリアル・データ入/出力ピンです。
TTLアドレス入力ピンです。この信号で、MPUアドレスのLSBを設定します。
オンチップ・タイミング・ジェネレータをリセットし、ADV7170/ADV7171をデフォルト・モードにする
入力ピンです。デフォルト・モードとは、NTSC動作、タイミング・スレーブ・モード0、8ビット・オペ
レーション、2×コンポジットとS-Video出力、DAC B電源オン、DAC D電源OFFの状態です。
TTX/VAA
I
TTXREQ/GND
O
テレテキストが選択されない場合、テレテキスト・データ/デフォルトをVAAにするピンです。
（ADV7175/
ADV7176との下位互換性を有効にします。
）
テレテキストが選択されない場合、テレテキスト・データ・リクエスト信号/デフォルトをGNDにする
ピンです。（ADV7175/ADV7176との下位互換性を有効にします。
）
VAA
P
電源（＋3 ∼ ＋5 V）ピンです。
GND
G
グランド・ピンです。
REV.0
−9−
ADV7170/ADV7171
概要
ADV7170/ADV7171は、デジタルCCIR-601 4：2：2、8または16ビッ
ト・コンポーネント・ビデオ・データを国際標準互換の標準アナロ
グ・ベースバンド・テレビ信号に変換する統合デジタル・ビデオ・
エンコーダです。
拡張輝度信号周波数応答およびシャープなストップ・バンド減
衰機能を持つオンボードSSAF（スーパー・サブエイリアス・フィル
タ）により、最新のテレビにおいて最適水平解像度でスタジオ品質
のビデオ再生が可能です。
高度パワー・マネージメント機能回路により、通常動作モードお
よびパワー・ダウン／スリープ・モードの両方で最適な消費電力制
御が可能です。
ADV7170/ADV7171は、PALとNTSC両方でスクエア・ピクセル・
オペレーションもサポートしています。WSSおよびCGMS-Aデータ
制御ジェネレータも組み込まれています。
出力ビデオ・フレームは、入力データ・タイミング基準コードに
同期します。オプションとして、エンコーダにHSYNC、VSYNCおよ
びFIELDタイミング信号を入力
（および生成）
することができます。
これらのタイミング信号は、デバイスがマスター・モードに設定さ
れた場合、パルス幅と位置を変えるために調整することができま
す。標準動作では、一系統の2倍ピクセル・レート（27 MHz）クロッ
クがエンコーダに必要です。NTSCスクエア・ピクセル・モードの
動作では24.54MHzクロック、PALスクエア・ピクセル・モードの動
作では29.5MHzクロックがエンコーダに必要となります。すべての
内部タイミングは、オンチップで生成されます。
別のテレテキスト・ポートから、ユーザーが垂直帰線期間に直接
テレテキスト・データを入力することができます。
ADV7170/ADV7171モードは、2スレーブ・アドレスの2線シリアル
双方向ポート（I2Cコンパチブル）で設定されます。
ADV7170がマクロビジョン・コピー防止アルゴリズムを出力でき
る点を除いて、ADV7171とADV7170は機能的には同じです。
ADV7170/ADV7171は、
44ピンPQFPまたは44ピンTQFPとして提供
されます。
データ・パス概要
PAL B、D、G、H、I、M、NおよびNTSC M、Nモードでは、CCIR-656
互換ピクセル・ポートを経由して、27 MHzのデータ・レートで
フィルタ・タイプ
ローパス（NTSC）
ローパス（PAL）
ノッチ（NTSC）
ノッチ（PAL）
拡張モード（SSAF）
CIF
QCIF
フィルタ・
セレクション
MR04
0
0
0
0
1
1
1
MR03
0
0
1
1
0
0
1
YCrCb 4：2：2データが入力されます。ピクセル・データは、3系統
のデータ・パスを形成するようにディマルチプレクスされます。通
常、Y信号レンジは16∼235で、
Cr/Cb信号レンジは128±112になりま
す。しかし、Y信号およびCb/Cr信号の両方について、1∼254のレン
ジのデータを入力することができます。ADV7170/ADV7171は、PAL
（B、D、G、H、I、M、N）およびNTSC（ペデスタル付加またはペデス
タルなし）標準をサポートしています。SYNC、BLANK、それにバー
スト・レベルがYCrCb信号に付加されます。マクロビジョン・コ
ピー防止（ADV7170のみ）
、クローズド・キャプション、テレテキス
ト・レベルもY信号に付加され、その出力データは27MHzのレート
で補間されます。補間されたデータは、3つのデジタルFIRフィルタ
を通り、スケーリングされます。
U/V信号は、所定のサブキャリア位相（サイン/コサイン）でそれ
ぞれ変調され、加算されてクロマ信号になります。輝度（Y）信号は、
クロマ信号に対して1∼3輝度サイクル（各サイクルは74ns）ほど遅
延させることができます。遅延を受けた輝度信号は、クロマ信号に
加算され、コンポジット・ビデオ信号になります。すべてのエッジ
はスルーレートで制限されます。
YCrCbデータは、所定のSYNCおよびBLANKレベルを持つRGB
データの生成にも使用されます。RGBデータは、コンポジット・ビ
デオ出力に同期しています。RGBデータの代わりに、アナログYUV
データを生成することもできます。
4つの10ビットD/ACにより、次の信号が出力できます。
1. コンポジット・ビデオ＋RGB ビデオ
2. コンポジット・ビデオ＋YUV ビデオ
3. 2系統コンポジット・ビデオ信号＋輝度およびクロマ（Y/C）信号
不要であれば、個々のD/ACの電源を別々にオフにすることもで
きます。
ビデオ出力レベルについては、付録6に図示します。
内蔵フィルタ応答
Yフィルタは、2系統のローパス、2系統のノッチ、拡張モード
（SSAF）
、CIF、QCIFなど、いくつかの異なる周波数応答をサポート
しています。UVフィルタも、4系統のローパス、CIF、QCIなど、いく
つかの異なる周波数応答をサポートしています。次の図4∼18にこ
れらのフィルタ特性を示します。
通過帯域リップル
（dB）
MR02
0
1
0
1
0
1
0
0.091
0.15
0.015
0.095
0.051
0.018
モノトニック
3 dBバンド幅
（MHz）
4.157
4.74
6.54
6.24
6.217
3.0
1.5
ストップ・バンド・
カットオフ（MHz）
7.37
7.96
8.3
8.0
8.0
7.06
7.15
ストップ・バンド
減衰（dB）
−56
−64
−68
−66
−61
−61
−50
図4．輝度内蔵フィルタ仕様
フィルタ・タイプ
1.3 MHzローパス
0.65 MHzローパス
1.0 MHzローパス
2.0 MHzローパス
予約
CIF
QCIF
フィルタ・
セレクション
MR07
0
0
0
0
1
1
1
MR06
0
0
1
1
0
0
1
通過帯域リップル
（dB）
MR05
0
1
0
1
0
1
0
0.84
モノトニック
モノトニック
0.0645
0.084
モノトニック
3 dBバンド幅
（MHz）
1.395
0.65
1.0
2.2
10.7
0.5
ストップ・バンド・
カットオフ（MHz）
ストップ・バンド
減衰（dB）
3.01
3.64
3.73
5.0
−45
−58.5
−49
−40
3.01
4.08
−45
−50
図5．クロマ内蔵フィルタ仕様
− 10 −
REV.0
0
0
–10
–10
–20
–20
マグニチュード – dB
マグニチュード – dB
ADV7170/ADV7171
–30
–40
–50
–60
–70
–30
–40
–50
–60
0
2
4
6
8
周波数 – MHz
10
–70
12
0
0
0
–10
–10
–20
–20
–30
–40
–60
–60
2
4
6
8
周波数 – MHz
10
–70
12
0
0
0
–10
–10
–20
–20
–30
–40
–50
–60
2
4
6
8
周波数 – MHz
10
12
–30
–40
–50
–60
0
2
4
6
8
周波数 – MHz
10
–70
12
図8．NTSCノッチ輝度フィルタ
REV.0
12
図10．拡張モード（SSAF）輝度フィルタ
マグニチュード – dB
マグニチュード – dB
図7．PALローパス輝度フィルタ
–70
10
–40
–50
0
6
8
周波数 – MHz
–30
–50
–70
4
図9．PALノッチ輝度フィルタ
マグニチュード – dB
マグニチュード – dB
図6．NTSCローパス輝度フィルタ
2
0
2
4
6
8
周波数 – MHz
図11．CIF輝度フィルタ
− 11 −
10
12
0
0
–10
–10
–20
–20
マグニチュード – dB
マグニチュード – dB
ADV7170/ADV7171
–30
–40
–50
–60
–70
–30
–40
–50
–60
0
2
4
6
8
周波数 – MHz
10
–70
12
0
0
–10
–10
–20
–20
–30
–40
–50
–60
–70
6
8
周波数 – MHz
10
12
–40
–50
–60
0
2
4
6
8
周波数 – MHz
10
–70
12
0
2
4
6
8
周波数 – MHz
10
12
図16．2.0 MHzローパス・クロマ・フィルタ
0
0
–10
–10
–20
–20
マグニチュード – dB
マグニチュード – dB
4
–30
図13．1.3 MHzローパス・クロマ・フィルタ
–30
–40
–50
–30
–40
–50
–60
–60
–70
2
図15．1.0 MHzローパス・クロマ・フィルタ
マグニチュード – dB
マグニチュード – dB
図12．QCIF輝度フィルタ
0
0
2
4
6
8
周波数 – MHz
10
–70
12
図14．0.65 MHzローパス・クロマ・フィルタ
0
2
4
6
8
周波数 – MHz
10
12
図17．CIFクロマ・フィルタ
− 12 −
REV.0
ADV7170/ADV7171
16ビットYCrCbモード
0
このモードでは、
P7∼P0ピクセル入力を通してYを入力し、
P15∼
P8ピクセル入力を通して多重化Cr/Cbを入力します。データはク
ロック1つおきの立ち上がりエッジでロードされます。入力の順番
は、Cb0、Y0 Cr0、Y1 Cb1、Y2のようになります。
–10
マグニチュード – dB
–20
–30
サブキャリア・リセット
–40
SCRESET/RTCピンと、モード・レジスタ2のビットMR22および
ビットMR21を使用して、ADV7170/ADV7171をサブキャリア・リ
セット・モードで使用することができます。この入力ピンのレベル
がローからハイに変わると、次のフィールドの開始点で、サブキャ
リアがフィールド0にリセットされます。
–50
–60
–70
0
2
4
6
8
周波数 – MHz
10
12
リアルタイム制御
図18．QCIFクロマ・フィルタ
カラー・バー生成
ADV7170/ADV7171は、NTSCの75％振幅、75％飽和（75/7.5/75/7.5）
カラー・バーまたはPALの75％振幅、100％飽和（100/0/75/0）カ
ラー・バーを生成することができます。カラーバー生成機能は、
モード・レジスタ1のMR17を論理“1”にすると有効になります。
スクエア・ピクセル・モード
ADV7170/ADV7171は、スクエア・ピクセル・モードで動作させる
ことができます。NTSC動作では、24.5454MHzの入力クロックが必
要です。PAL動作では、29.5MHzの入力クロックが必要です。これ
らのクロックにより、内蔵タイミング・ロジックがスクエア・ピク
セル・モードの動作を調整します。
カラー信号制御
モード・レジスタ2のビットMR24を使用して、ビデオ出力のカ
ラー信号のオン・オフができます。
バースト信号制御
モード・レジスタ2のビットMR25を使用して、ビデオ出力のバー
スト信号のオン・オフができます。
NTSCペデスタル制御
NTSCペデスタル制御レジスタを使用して、奇数および偶数
フィールドの両方のペデスタルをラインごとに制御できます。
これ
によって垂直ブランキング期間（ライン10∼25およびライン273∼
288）のペデスタルを制御することができます。
ピクセル・タイミング概要
ADV7170/ADV7171は、
8ビットYCrCbモードまたは16ビットYCrCb
モードのどちらでも動作させることができます。
8ビットYCrCbモード
これはデフォルト・モードです。P7∼P0ピクセル入力を通して
多重化YCrCbを入力します。入力の順番は、Cb0、Y0 Cr0、Y1 Cb1、Y2
のようになります。Y、Cb/Crデータは、立ち上がりのクロック・
エッジで入力されます。
REV.0
SCRESET/RTCピンと、モード・レジスタ2のビットMR22および
ビットMR21を使用して、ADV7170/ADV7171を外部ビデオ・ソース
にロックさせることができます。リアルタイム制御モードでは、
ADV7170/ADV7171が自動的にサブキャリア周波数を変えて、
ライン
期間の変化を補償します。本デバイスがRTCフォーマットでデジタ
ル・データ・ストリームを出力するデバイス（ADV7185ビデオ・デ
コーダなど。図19参照）に接続された場合、デバイスのモードが自
動的にラインごとに補償されたサブキャリア周波数に変わります。
このデジタル・データ・ストリームは、67ビット幅で、サブキャリ
アはビット0からビット21に含まれます。各ビットは、2クロック・
サイクル長です。このモードで使用する場合、すべての4つのサブ
キャリア周波数レジスタに、
00Hexを書き込まなければなりません。
ビデオ・タイミング概要
ADV7170/ADV7171は、
市販のMPEG1およびMPEG2デコーダとイ
ンターフェースできるように設計されています。したがって、
ADV7170/ADV7171のCCIR-656ピクセル・ポートから4：2：2 YCrCb
ピクセル・データを入力できます。また、複数のビデオ・タイミン
グ動作モードを持っているので、システム・ビデオ・タイミング・
ジェネレータのマスターまたはスレーブのいずれにも構成できま
す。ADV7170/ADV7171は、アナログ・ビデオ出力に必要なすべての
水平および垂直タイミング周期とレベルを生成します。
ADV7170/ADV7171は、アナログ同期パルス、ブランキング・レベ
ル、カラー・バースト・エンベロープの幅と位置を計算します。必
要なラインでカラー・バーストを無効にすることができます。ま
た、必要に応じて、切り込みパルスと等価パルスを挿入することも
できます。
さらに、ADV7170/ADV7171は、スレーブ・モードにおいてPALま
たはNTSCスクエア・ピクセル動作に対応しています。この場合、
NTSC動作では、24.5454MHzの入力ピクセル・クロックが必要です。
PAL動作では、29.5MHzの入力ピクセル・クロックが必要です。内
蔵水平ライン・カウンタにより、種々のビデオ波形部分が新しいク
ロック周波数に応じた正しい位置に調整されます。
ADV7170/ADV7171は、4つの独立したマスター・タイミングと4つ
の独立したスレーブ・タイミングに対応しています。タイミング制
御は、双方向のSYNC、BLANK、およびFIELD/VSYNCピンで行いま
す。タイミング・モード・レジスタ1は、個々のタイミング・パル
ス幅とその位置の調整にも使用できます。
− 13 −
ADV7170/ADV7171
CLOCK
コンポジット・
ビデオ
(例:VCRまたは
ケーブル)
SCRESET/RTC
ビデオ・デコーダ
(例:ADV7185)
GREEN/LUMA/Y
M
U
X
MPEG
デコーダ
RED/CHROMA/V
P7∼P0
BLUE/COMPOSITE/U
HSYNC
COMPOSITE
FIELD/VSYNC
ADV7170/ADV7171
H/L遷移
カウント開始
4ビット
(予約)
ロー
14ビット
(予約)
128
13
0
5ビット
(予約)
FSCPLL インクリメント1
21
シーケンス・
ビット2
リセット・
ビット3
予約
0
RTC
タイム・スロット: 01
14
ADV7175A/ADV7176A
では未使用
67 68
19
有効
サンプル
無効
サンプル
8/LLC
注意:
1FSC PLLインクリメントは、22ビット長になります。ADV7175A/ADV7176AのFSC DDSレジスタに
ロードされる値は、FSC PLLインクリメント・ビット21:0にサブキャリア周波数レジスタのビット0:9を加算した値です。
ADV7170/ADV7171のサブキャリア周波数レジスタには、オール・ゼロを書き込まなければなりません。
2 シーケンス・ビット
PAL:0 = 非反転ライン、1 = 反転ライン
NTSC:0 = 変化なし
3 リセット・ビット
ADV7175A/ADV7176AのDDSをリセット
図19．RTCタイミングおよび接続
垂直ブランキング・データ挿入
水平同期またはプリ／ポスト等価パルスを含まないVBI中の水平期間のYCbCr入力データをエンコードすることが可能です（図21∼32を参
照）
。この動作モードは、
「部分ブランキング」と呼ばれ、MR31を“1”にして設定します。このモードでは、エンコードされた出力波形に、任
意のVBIデータ（オープンVBI）を入力することができます。このデータは、デジタル化された入力YCbCrデータ・ストリームに含まれます
（例：WSSデータ、CGMS、VPSなど）
。また、MR31を“0”にして全VBIをブランキングすることもできます（VBIデータは何も挿入されません）
。
完全なVBIは、次のラインで構成されます。
525/60システム：フィールド1ではライン525∼21、フィールド2ではライン262∼284
625/50システム：ライン624∼22、ライン311∼335
「オープンVBI」は、次のラインで構成されます。
525/60システム：フィールド1ではライン10∼21、フィールド2ではライン273の後ろ半分からライン284
625/50システム：ライン7∼22、ライン319∼335
モード0（CCIR-656）：スレーブ・オプション
（タイミング・レジスタ0 TR0＝X X X X X 0 0 0）
ADV7170/ADV7171は、ピクセル・データのSAV（スタート・アクティブ・ビデオ）およびEAV（エンド・アクティブ・ビデオ）タイム・コー
ドで制御されます。すべてのタイミング情報は、4バイト同期パターンで伝送されます。同期パターンは、アクティブ・ビデオと帰線の両期
間において、各ラインの直前と直後に伝送されます。図20にモード0を示します。HSYNC、FIELD/VSYNC、BLANKピン（使用しない場合）は、
このモードではハイ・レベルに固定しなければなりません。
− 14 −
REV.0
ADV7170/ADV7171
アナログ・
ビデオ
EAV コード
SAV コード
C
F 0 0 X 8 1 8 1
Y
Y
r
F 0 0 Y 0 0 0 0
入力ピクセル
アンシラリ・データ
(HANC)
4 クロック
NTSC/PAL M システム
(525 ライン/60Hz)
C
C
8 1 8 1 F 0 0 X C Y C Y C
Y r Y b
b
0 0 0 0 F 0 0 Y b
r
0 F F A A A
0 F F B B B
4 クロック
268 クロック
1440 クロック
4 クロック
4クロック
PAL システム
(625 ライン/50Hz)
280 クロック
1440 クロック
アクティブ・ビデオ・
ラインの終わり
アクティブ・ビデオ・
ラインの始まり
図20．タイミング・モード0（スレーブ・モード）
モード0（CCIR-656）
：マスター・オプション
（タイミング・レジスタ 0 TR0＝X X X X X 0 0 1）
ADV7170/ADV7171は、CCIR656標準のSAV（スタート・アクティブ・ビデオ）およびEAV（エンド・アクティブ・ビデオ）タイム・コード
に必要なH、V、F信号を生成します。HビットはHSYNCピンから出力され、VビットはBLANKピンから出力され、FビットはFIELD/VSYNCピ
ンから出力されます。図21および図22に、それぞれNTSCおよびPALのモード0を示します。図23にビデオ波形に関係するH、V、Fの遷移を示
します。
表示
522
表示
垂直ブランク
523
524
525
1
2
3
4
6
5
7
8
9
10
11
20
21
22
H
V
偶数フィールド
F
奇数フィールド
表示
260
表示
垂直ブランク
261
262
263
264
265
266
267
268
269
270
271
272
273
H
V
F
奇数フィールド
偶数フィールド
図21．タイミング・モード0（NTSCマスター・モード）
REV.0
− 15 −
274
283
284
285
ADV7170/ADV7171
表示
表示
垂直ブランク
622
623
624
625
1
2
3
4
5
6
7
21
22
23
H
V
偶数フィールド
F
奇数フィールド
表示
表示
垂直ブランク
309
310
311
312
313
314
315
316
317
318
319
320
334
335
336
H
V
F
奇数フィールド
偶数フィールド
図22．タイミング・モード0（PALマスター・モード）
アナログ・
ビデオ
H
F
V
図23．タイミング・モード0のデータ遷移（マスター・モード）
− 16 −
REV.0
ADV7170/ADV7171
モード1：スレーブ・オプションHSYNC、BLANK、FIELD
（タイミング ・レジスタ 0 TR0＝X X X X X 0 1 0）
このモードでは、ADV7170/ADV7171に水平同期（SYNC）信号と奇数／偶数フィールド（FIELD）信号を入力します。HSYNCレベルがロー
の場合、FIELD入力の遷移は新しいフレーム、すなわち垂直帰線を示します。BLANK信号はオプションです。BLANK入力を無効にすると、
CCIR-624標準規格に準拠して、ADV7170/ADV7171がすべての通常ブランク・ラインを自動的にブランクします。図24および図25に、それぞ
れNTSCおよびPALのモード1を示します。
表示
522
523
表示
垂直ブランク
524
525
1
2
3
4
6
5
7
8
9
10
20
11
21
22
HSYNC
BLANK
フィールド
偶数フィールド
奇数フィールド
表示
260
表示
垂直ブランク
261
262
263
264
265
266
267
268
269
270
271
272
273
283
274
284
HSYNC
BLANK
フィールド
奇数フィールド
偶数フィールド
図24．タイミング・モード1（NTSC）
表示
622
表示
垂直ブランク
623
624
625
1
2
3
4
5
6
7
21
22
23
HSYNC
BLANK
フィールド
偶数フィールド
奇数フィールド
表示
表示
垂直ブランク
309
310
311
312
313
314
315
316
317
318
HSYNC
BLANK
フィールド
奇数フィールド
偶数フィールド
図25．タイミング・モード1（PAL）
REV.0
− 17 −
319
320
334
335
336
285
ADV7170/ADV7171
モード1：マスター・オプションHSYNC、BLANK、FIELD
（タイミング・レジスタ0 TR0＝X X X X X 0 1 1）
このモードでは、ADV7170/ADV7171は水平同期（SYNC）信号と奇数／偶数フィールド（FIELD）信号を生成できます。HSYNCレベルがロー
の場合、FIELD入力の遷移は新しいフレーム、すなわち垂直帰線を示します。BLANK信号はオプションです。BLANK入力を無効にすると、
CCIR-624標準規格に準拠して、ADV7170/ADV7171がすべての通常ブランク・ラインを自動的にブランクします。ピクセル・データは、立ち
上がりのクロック・エッジでラッチされ、タイミング信号が遷移します。図24および図25に、それぞれNTSCおよびPALのモード1を示しま
す。ピクセル・データに関連する奇数フィールドまたは偶数フィールド遷移のHSYNC、BLANK、およびFIELDを図26に示します。
HSYNC
FIELD
PAL = 12 * CLOCK/2
NTSC = 16 * CLOCK/2
BLANK
ピクセル・
データ
Cb
Y
Cr
Y
PAL = 132 * CLOCK/2
NTSC = 122 * CLOCK/2
図26．タイミング・モード1 奇数/偶数フィールド遷移マスター/スレーブ
モード2：スレーブ・オプション HSYNC、VSYNC、BLANK
（タイミング・レジスタ0 TR0＝X X X X X 1 0 0）
このモードでは、ADV7170/ADV7171に水平および垂直同期（SYNC）信号を入力します。奇数フィールドの開始では、HSYNC入力および
VSYNC入力の両方が同時にローに変わります。偶数フィールドの開始では、HSYNCがハイのときにVSYNCがローに変わります。BLANK信
号はオプションです。BLANK入力を無効にすると、CCIR-624標準規格に準拠して、ADV7170/ADV7171がすべての通常ブランク・ラインを自
動的にブランクします。図27および図28に、それぞれNTSCおよびPALのモード2を示します。
表示
522
表示
垂直ブランク
523
524
525
1
2
3
4
6
5
7
8
10
9
11
20
21
22
HSYNC
BLANK
VSYNC
偶数フィールド
奇数フィールド
表示
260
表示
垂直ブランク
261
262
263
264
265
266
267
268
269
270
271
272
273
274
283
284
285
HSYNC
BLANK
VSYNC
偶数フィールド
奇数フィールド
図27．タイミング・モード2（NTSC）
− 18 −
REV.0
ADV7170/ADV7171
表示
622
表示
垂直ブランク
623
624
625
1
2
3
4
6
5
7
21
22
23
HSYNC
BLANK
VSYNC
偶数フィールド
奇数フィールド
表示
309
表示
垂直ブランク
310
311
312
313
314
315
316
317
318
319
320
334
335
336
HSYNC
BLANK
VSYNC
偶数フィールド
奇数フィールド
図28．タイミング・モード2（PAL）
モード2：マスター・オプション HSYNC、VSYNC、BLANK
（タイミング・レジスタ 0 TR0＝X X X X X 1 0 1）
このモードでは、ADV7170/ADV7171が水平および垂直同期（SYNC）信号を生成できます。奇数フィールドの開始では、HSYNC入力および
VSYNC入力の両方が同時にローに変わります。偶数フィールドの開始では、HSYNCがハイのときにVSYNCがローに変わります。BLANK信
号はオプションです。BLANK入力を無効にすると、CCIR-624 標準規格に準拠して、ADV7170/ADV7171がすべての通常ブランク・ラインを自
動的にブランクします。図27および図28に、それぞれNTSCおよびPALのモード2を示します。ピクセル・データに関連する偶数フィールド
から奇数フィールドへの遷移時のHSYNC、BLANK、およびVSYNCを図29に示します。また、ピクセル・データに関連する奇数フィールドか
ら偶数フィールドへの遷移時のHSYNC、BLANK、およびVSYNCを図30に示します。
HSYNC
VSYNC
PAL = 12 * CLOCK/2
BLANK
NTSC = 16 * CLOCK/2
ピクセル・
データ
Cb
Y
PAL = 132 * CLOCK/2
NTSC = 122 * CLOCK/2
図29．タイミング・モード2 偶数から奇数フィールド遷移マスター/スレーブ
HSYNC
VSYNC
PAL = 12 * CLOCK/2
NTSC = 16 * CLOCK/2
PAL = 864 * CLOCK/2
NTSC = 858 * CLOCK/2
BLANK
ピクセル・
データ
Cb
Y
Cr
Y
Cb
PAL = 132 * CLOCK/2
NTSC = 122 * CLOCK/2
図30．タイミング・モード2 奇数から偶数フィールド遷移マスター/スレーブ
REV.0
− 19 −
Cr
Y
ADV7170/ADV7171
モード3：マスター/スレーブ・オプション HSYNC、BLANK、FIELD
（タイミング・レジスタ 0 TR0＝X X X X X 1 1 0またはX X X X X 1 1 1）
このモードでは、ADV7170/ADV7171は水平同期信号および奇数/偶数フィールド信号を入力したり、生成したりすることができます。
HSYNCレベルがハイのとき、FIELD入力の遷移は新しいフレーム、すなわち垂直帰線を示します。BLANK信号はオプションです。BLANK入
力を無効にすると、CCIR-624標準規格に準拠して、ADV7170/ADV7171がすべての通常ブランク・ラインを自動的にブランクします。図31お
よび図32に、それぞれNTSCおよびPALのモード3を示します。
表示
522
523
表示
垂直ブランク
524
525
1
2
3
4
6
5
7
8
9
10
20
11
21
22
HSYNC
BLANK
フィールド
偶数フィールド
奇数フィールド
表示
表示
260
垂直ブランク
261
262
263
264
265
266
267
268
269
270
271
272
273
283
274
284
285
HSYNC
BLANK
フィールド
偶数フィールド
奇数フィールド
図31．タイミング・モード3（NTSC）
表示
622
表示
垂直ブランク
623
624
625
1
2
3
4
5
6
7
21
22
23
HSYNC
BLANK
フィールド
偶数フィールド
奇数フィールド
表示
309
表示
垂直ブランク
310
311
312
313
314
315
316
317
318
319
320
334
335
336
HSYNC
BLANK
フィールド
奇数フィールド
偶数フィールド
図32．タイミング・モード3（PAL）
− 20 −
REV.0
ADV7170/ADV7171
出力ビデオ・タイミング
ビデオ・タイミング・ジェネレータは、出力アナログ波形制御に
必要なSYNC、BLANK、
、BURSTシーケンスを生成します。これらの
シーケンスを以下に要約します。スレーブ・モードにおいて、ここ
で説明するシーケンスは入力タイミング制御信号に同期します。
マ
スター・モードにおいて、タイミング・ジェネレータはフリー・ラ
ンに設定され、出力タイミング制御信号に加えて、ここで説明する
シーケンスを生成します。
NTSC−インタレース：1∼9、
および264∼272番目の走査線は常に
ブランクされ、垂直同期パルスが含まれています。同様に、10∼21、
525、および262、263、273∼284番目の走査線もブランクされ、クロー
ズド・キャプション・データに使用することができます。1∼6、261
∼269、および523∼525番目の走査線では、バーストは無効です。
NTSC−ノンインタレース：1∼9番目の走査線は常にブランクさ
れ、垂直同期パルスが含まれています。同様に、10∼21番目の走査
線もブランクされ、クローズド・キャプション・データに使用する
ことができます。1∼6、261∼262番目の走査線では、バーストは無
効です。
PAL−インタレース：1∼6、311∼318、および624∼625番目の走査
線は常にブランクされ、1、2、5、および6番目のフィールドでは垂直
同期パルスが含まれています。1∼5、311∼319、および624∼625番目
の走査線は常にブランクされ、3、4、7、および8番目のフィールドで
は垂直同期パルスが含まれています。同様に、垂直帰線期間中の残
りの走査線もブランクされ、テレテキスト・データに使用すること
ができます。1、2、5、および6番目のフィールド中、1∼6、311∼318、
および623∼625番目の走査線では、バーストは無効です。3、4、7、お
よび8番目のフィールド中、1∼5、311∼319、623∼625番目の走査線
でも、バーストは無効です。
PAL−ノンインタレースド：1∼6、および311∼312番目の走査線
は常にブランクされ、垂直同期パルスが含まれています。同様に、
垂直帰線期間中の残りの走査線もブランクされ、テレテキスト・
データに使用することができます。1∼5、310∼312番目の走査線で
は、バーストは無効です。
トは適用しません。この構成では、SCH位相がリセットされること
はありません。つまり、出力ビデオのタイミングは、不安定な入力
ビデオのタイミングに追従することになります。
サブキャリア位相
リセットを適用する場合、次のフィールドの開始点でSCH位相が
フィールド0にリセットされます（例えば、PALのフィールド5でサ
ブキャリア位相がリセットされると、
次のフィールド開始点でSCH
位相がフィールド0にリセットされます）。
MPUポート概要
ADV7170/ADV7171は、複数の周辺機器を駆動する2線シリアル
（I2C互換）マイクロプロセッサ・バスに対応しています。シリアル・
データ（SDATA）およびシリアル・クロック（SCLOCK）の2入力は、
バスに接続された任意のデバイス間の情報伝送をします。
各スレー
ブ・デバイスは、固有のアドレスで認識されます。ADV7170/
ADV7171では、それぞれが読み出し、書き込みの両動作において、4
つのスレーブ・アドレスを使用することができます。これらのアド
レスは、図33および図34に示す通り、各デバイスごとに個有のアド
レスです。読み出し動作または書き込み動作のどちらも、LSBで
セットします。論理レベル“1”で読み出し動作になり、論理レベル
“0”で書き込み動作になります。ADV7170/ADV7171のALSBピンを
論理レベル“0”または論理レベル“1”にセットすると、
“1”にセッ
トされます。
1
1
0
1
0
1
A1
X
アドレス制御
ALSBによる
セットアップ
読み出し/書き込み
制御
0
書き込み
1
読み出し
図33．ADV7170スレーブ・アドレス
パワーオン・リセット
電源を入れた後、必ずリセット・オペレーションを実行しなけれ
ばなりません。RESETピンのハイからローへの遷移の立ち下がり
エッジでリセットされます。このリセットで、ピクセル・ポートが
初期化され、ピクセル入力P7∼P0が選択されます。リセット後、
ADV7170/ADV7171が自動的にNTSCモード動作にセットアップされ
ます。サブキャリア周波数コード21F07C16HEXは、サブキャリア周
波数レジスタへロードされます。モード・レジスタ0は例外として、
他のすべてのレジスタは00Hにセットされます。モード・レジスタ
0のすべてのビットは、ビットMR44を除き、論理レベル“0”にセッ
トされます。モード・レジスタ4のビットMR44は、論理“1”にセッ
トされます。これにより、7.5 IREペデスタル・レベルが有効になり
ます。
SCH位相モード
デフォルト・モードでは、時間経過によるSCH位相誤差の蓄積を
避けるために、4フィールド（NTSC）または8フィールド（PAL）ごと
にSCH位相がリセットされるように設定されます。理想的なシステ
ムでは、SCH位相誤差が永久にゼロになるように維持されます。
しかし、現実ではクロック周波数が変化するので、これは不可能な
ことです。
本デバイスでは、32ビットDDSを使用してSCHを生成し、
位相誤差を減らすことができます。
4フィールドまたは8フィールドごとにSCH位相をリセットするこ
とで、SCH位相誤差の蓄積を避けることができます。これにより、
4フィールドまたは8フィールドごとのシーケンスの始めにおいて、
SCH位相の飛びを非常に小さくすることができます。
ビデオ・ソースのタイミングが安定していない場合や、
ADV7170/ADV7171がRTCモード（MR21＝1、MR22＝1）に設定され
ている場合、SCH位相のリセットをしてはなりません。このような
場合
（ビデオ信号タイミングが安定しない場合）
、
サブキャリア位相
リセットを有効（MR22＝0、MR21＝1）に設定すべきですが、リセッ
REV.0
0
1
0
1
0
1
A1
X
アドレス制御
ALSBによる
セットアップ
読み出し/書き込み
制御
0
書き込み
1
読み出し
図34．ADV7171スレーブ・アドレス
バスで接続されている各種デバイスを制御するには、
次に説明す
る一定の手順規約に従わなければなりません。まず、SCLOCKがハ
イの状態でSDATAのハイからローへの遷移で定義される開始状態
を設定することで、マスターがデータ伝送を始めます。これによ
り、1つのアドレス／データ・ストリームが続きます。すべての周
辺デバイスが開始状態に応答し、次の8ビット（7ビット・アドレス
＋R/Wビット）をシフトします。ビットは、MSBからLSBに転送さ
れます。伝送されたアドレスを認識した周辺デバイスは、9番目の
クロックパルス期間にデータ・ラインをローにして応答します。こ
れがアクノリッジ・ビットになります。この時点で、他のすべての
デバイスはバスから切り離され、アイドリング状態を維持します。
アイドリング状態のデバイスは、
SDATAとSCLOCKラインを監視し
て、開始状態と正しいアドレス伝送を待ちます。R/Wビットは、
データの方向を決定します。最初のバイトのLSBが論理レベル“0”
になると、マスターは周辺デバイスに情報を書き込みます。最初の
バイトのLSBが論理レベル“1”になると、マスターは周辺デバイス
から情報を読み出します。
− 21 −
ADV7170/ADV7171
ADV7170/ADV7171は、
バス上の標準スレーブ・デバイスとして動
作します。SDATAピンのデータは、7ビット・アドレスとR/Wビッ
トに対応する8ビット長です。
内部レジスタへアクセスするために、
ADV7170は48のサブアドレスを持ち、ADV7171は26のサブアドレス
を持ちます。したがって、最初のバイトをデバイス・アドレスとし
て認識し、2番目のバイトを開始サブアドレスとして認識します。
サブアドレスの自動インクリメント機能により、
開始サブアドレス
にデータを書き込んだり、
開始サブアドレスからデータを読み出し
たりすることができます。停止状態にすると、必ずデータ伝送が終
了します。ユーザは、すべてのレジスタを更新することなく、任意
のサブアドレス・レジスタを1つずつアクセスすることもできます。
しかし例外が1つあり、
サブキャリア周波数レジスタは、
サブキャリ
ア周波数レジスタ0から開始して順番に更新しなければなりません。
したがって、サブキャリア周波数レジスタ1、2、3をインクリメント
してアクセスするために、自動インクリメント機能を使用します。
サブキャリア周波数レジスタを別々にアクセスしてはなりません。
停止および開始状態は、
データ転送の任意の段階で検知すること
ができます。通常の読み出し、書き込み動作でこのような状態が順
序通りでないと検知されると、
即座にアイドリング状態にジャンプ
します。SCLOCKがハイの所定期間には、
ユーザーは1回の開始状態
と1回の停止状態にします。または、1回の停止状態に続いて1回の
開始状態にします。ユーザーが無効なサブアドレスを指定すると、
ADV7170/ADV7171はアクノリッジを出さず、
アイドリング状態に戻
ります。自動インクリメント・モードで、ユーザーが最大サブアド
レスを超えた場合は、次の動作になります。
1. 読み出しモードでは、マスター・デバイスがノー・アクノリッジ
を戻すまで最大サブアドレス・レジスタの内容が連続して出力
されます。これは、読み出しの最後を意味します。ノー・アクノ
リッジ状態とは、9番目パルスのSDATAラインがローにならない
ということです。
2. 書き込みモードでは、無効バイトのデータはどのサブアドレス・
レジスタにもロードされません。ADV7170/ADV7171がノー・ア
クノリッジを出し、デバイスはアイドリング状態に戻ります。
SDATA
SCLOCK
S
1∼7
8
9
1∼7
8
9
1∼7
START ADDR R/W ACK SUBADDRESS ACK
8
DATA
9
P
ACK
STOP
図35．バス・データ転送
図35に読み出しシーケンスのデータ転送例と、
開始および停止状
態を示します。
図36にバスの書き込みおよび読み出しシーケンスを示します。
レジスタ・アクセス
書き込み専用レジスタであるサブアドレス・レジスタを除き、
ADV7170/ADV7171のすべてのレジスタとMPUの間で書き込み、読
書き込み
シーケンス
S スレーブ
SLAVE ADDR A(S)
SUB
サブ ADDR
A(S)
DATA
データ
S スレーブ
SLAVE ADDR A(S)
S = スタート・ビット
P = ストップ・ビット
レジスタ・プログラミング
次のセクションでは、サブアドレス・レジスタ、モード・レジス
タ、サブキャリア周波数レジスタ、サブキャリア位相レジスタ、タ
イミング・レジスタ、クローズド・キャプション拡張データ・レジ
スタ、クローズド・キャプション・データ・レジスタ、それにNTSC
ペデスタル制御レジスタを含む、各レジスタ構成を説明します。
サブアドレス・レジスタ（SR7∼SR0）
コミュニケーション・レジスタは、8ビットの書き込み専用レジ
スタです。バスを通してデバイスがアクセスされると、読み出し/
書き込み動作が選択され、サブアドレスがセットアップされます。
サブアドレス・レジスタは、どのレジスタを対象に動作するかを決
定します。
図37にサブアドレス・レジスタにより制御される各種動作を示し
ます。SR7∼SR6には、常にゼロを書き込まなければなりません。
レジスタ・セレクト（SR5∼SR0）
これらのビットは、
所定の開始アドレスを指定するためにセット
されます。
モード・レジスタ0 MR0（MR07∼MR00）
（アドレス[SR4∼SR0]＝00H）
図38にモード・レジスタ0により制御される各種動作を示します。
このレジスタは、書き込みも読み出しもできます。
MR0ビット概要
エンコード・モード制御（MR01∼MR00）
これらのビットは、エンコード・モードのセットアップに使用し
ます。ADV7170/ADV7171は、NTSCおよびPAL（B/D/G/H/I）とPAL
（M/N）標準ビデオを出力するようにセットアップできます。
輝度フィルタ制御（MR02∼MR04）
これらのビットはどの輝度フィルタを選択するかを決めます。
フィルタの選択は、PALまたはNTSCの選択とは独立して行われま
す。
クロマ・フィルタ制御（MR05∼MR07）
これらのビットはクロマ・フィルタを選択します。CIFフィルタ
ま た は Q C I F フ ィ ル タ を 選 択 す る ほ か に 、カ ッ ト オ フ 周 波 数
0.65MHz、1.0MHz、1.3MHz、2MHzのローパス・フィルタを選択する
こともできます。
A(S)
データ
DATA
A(S) P
LSB = 1
LSB = 0
読み出し
シーケンス
み出し動作が可能です。サブアドレス・レジスタは、次の読み出し
または書き込み動作アクセス対象のレジスタを決定します。
バスを
介したデバイスのすべての通信は、サブアドレス・レジスタへのア
クセスで開始されます。読み出し／書き込み動作は、目的のアドレ
スを対象に実行され、バスの停止コマンドが実行されるまで、次の
上位アドレスへと対象が移ります。
SUB ADDR
サブ
A(S) S スレーブ
SLAVE ADDR
A(S) = スレーブによるアクノリッジ
A(M) = マスターによるアクノリッジ
A(S)
DATA
データ
A(M)
DATA
データ
A(M) P
A(S) = スレーブによるノー・アクノリッジ
A(M) = マスターによるノー・アクノリッジ
図36．書き込み／読み出しシーケンス
− 22 −
REV.0
ADV7170/ADV7171
SR7
SR6
SR5
SR4
SR3
SR1
SR2
SR0
SR7∼SR5 (000)
これらのビットには、
ゼロを書き込みます。
ADV7170サブアドレス・レジスタ
SR5 SR4 SR3 SR2 SR1 SR0
ADV7171サブアドレス・レジスタ
SR5 SR4 SR3 SR2 SR1 SR0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
予約
予約
タイミング・モード・レジスタ0
タイミング・モード・レジスタ1
サブキャリア周波数レジスタ0
サブキャリア周波数レジスタ1
サブキャリア周波数レジスタ2
サブキャリア周波数レジスタ3
サブキャリア位相レジスタ
クローズド・キャプション拡張データ・バイト0
クローズド・キャプション拡張データ・バイト1
クローズド・キャプション・データ・バイト 0
クローズド・キャプション・データ・バイト 1
NTSCペデスタル制御レジスタ0
NTSCペデスタル制御レジスタ1
NTSCペデスタル制御レジスタ2
NTSCペデスタル制御レジスタ3
CGMS_WSS_0
CGMS_WSS_1
CGMS_WSS_2
テレテキスト・リクエスト位置
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
予約
予約
タイミング・モード・レジスタ0
0
タイミング・モード・レジスタ1
1
サブキャリア周波数レジスタ0
0
サブキャリア周波数レジスタ1
1
サブキャリア周波数レジスタ2
0
サブキャリア周波数レジスタ3
1
サブキャリア位相レジスタ
0
クローズド・キャプション拡張データ・バイト0
1
クローズド・キャプション拡張データ・バイト1
0
ローズド・キャプション・データ・バイト0
1
ローズド・キャプション・データ・バイト1
0
NTSCペデスタル制御レジスタ0
1
NTSCペデスタル制御レジスタ1
0 NTSCペデスタル制御レジスタ2
1 NTSCペデスタル制御レジスタ3
0
CGMS_WSS_0
1
CGMS_WSS_1
0
CGMS_WSS_2
テレテキスト・リクエスト位置
1
0
予約
1
予約
0
予約
1
予約
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
マクロビジョン・レジスタ
1
マクロビジョン・レジスタ
0
1
0
1
0
1
0
1
図37．サブアドレス・レジスタ・マップ
MR07
MR06
MR05
MR04
クロマ・フィルタ選択
MR07 MR06 MR05
0
0
0
1.3MHzローパス・フィルタ
0
0
1
0.65MHzローパス・フィルタ
0
1
0
1.0MHzローパス・フィルタ
0
1
1
2.0MHzローパス・フィルタ
1
0
0
予約
1
0
1
CIF
1
1
0
Q CIF
1
1
1
予約
MR03
MR02
MR00
出力ビデオ標準選択
MR01 MR00
0
0
0
1
1
0
1
1
NTSC
PAL (B, D, G, H, I)
PAL (M)
予約
輝度フィルタ選択
MR04 MR03 MR02
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
図38．モード・レジスタ0
REV.0
MR01
− 23 −
ローパス・フィルタ(NTSC)
ローパス・フィルタ(PAL)
ノッチ・フィルタ(NTSC)
ノッチ・フィルタ(PAL)
拡張モード
CIF
Q CIF
予約
ADV7170/ADV7171
モード・レジスタ1 MR1（MR17∼MR10）
カラー・バー制御（MR17）
このビットは、内部カラー・バー・テスト・パターンの生成と出
力に使用できます。カラー・バーの構成は、NTSCで75/7.5/75/7.5で、
PALで100/0/75/0になります。カラー・バーが有効に設定されると、
ADV7170/ADV7171の動作モードがマスター・タイミング・モード
になることにご注意ください。
（アドレス（SR4∼SR0）＝01H）
図39にモード・レジスタ1により制御される各種動作を示します。
このレジスタは、書き込みも読み出しもできます。
MR1ビット概要
インタレース・モード制御（MR10）
このビットは、出力をインタレース・モードまたはノンインタ
レース・モードに設定するために使用します。このモードは、デバ
イスがコンポジット・ビデオ・モードのときに限り意味がありま
す。
モード・レジスタ2 MR2（MR27∼MR20）
（アドレス[SR4∼SR0]＝02H）
モード・レジスタ2は、8ビット・ワイド・レジスタです。
図40にモード・レジスタ2により制御される各種動作を示します。
このレジスタは、書き込みも読み出しもできます。
クローズド・キャプション・フィールド制御（MR12∼MR11）
このビットは、クローズド・キャプション・データが表示される
フィールドを制御します。クローズド・キャプション情報は、奇数
フィールド、偶数フィールド、またはその両方のフィールドに表示
できます。
MR2ビット概要
スクエア・ピクセル・モード制御（MR20）
このビットは、スクエア・ピクセル・モードを設定するために使
用します。これはスレーブ・モードでしか使用できません。NTSC
では24.54MHzのクロック、
PALでは29.5MHzのクロックが必要です。
D/AC制御（MR16∼MR13）
これらのビットは、D/ACのパワーダウンに使用します。アプリ
ケーションでD/ACのどれかが必要ない場合、これらのビットによ
り、ADV7170/ADV7171の消費電力を低減することができます。
MR17
MR16
MR15
MR14
DAC A
制御
カラー・バー
制御
MR11
MR14
0
ノーマル
1
パワー・ダウン
MR12 MR11
0
0
1
1
0
1
0
1
データ出力なし
奇数フィールドのみ
偶数フィールドのみ
データ出力
(両方
のフィールド)
DAC C
制御
MR15
0
ノーマル
1
パワー・ダウン
MR10
クローズド・キャプション・
フィールド選択
DAC B
制御
制御
無効
有効
MR12
DAC D
制御
MR16
0
ノーマル
1
パワー・ダウン
MR17
0
1
MR13
インタレース制御
MR10
0
インタレース
1
ノンインタレース
MR13
0
ノーマル
1
パワー・ダウン
図39．モード・レジスタ1
MR27
MR26
MR25
MR24
MR27
ゲンロック選択
クロマ有効
クロマ無効
x
0
0
1
1
1
ゲンロック無効
サブキャリア有効
リセット・ピン
RTCピン有効
アクティブ・ビデオ・ライン幅
制御
バースト制御
予約
MR23
0
1
MR25
バースト有効
バースト無効
0
1
MR20
MR22 MR21
MR24
0
1
無効
有効
MR21
MR22
クロマ制御
低電力モード選択
MR26
0
1
MR23
スクエア・ピクセル
制御
MR20
CCI R624 出力
CCI R601 出力
0
1
無効
有効
図40．モード・レジスタ2
MR36
MR37
MR35
TTXビット・リクエスト・
モード制御
MR36
0
1
オール・ゼロ無効
制御
MR37
0
1
MR34
MR34
ノーマル
ビット・リクエスト
0
1
無効
有効
無効
有効
MR30
VBI_OPEN
MR32
0
1
テレテキスト
制御
0
1
MR31
MR32
クロマ出力選択
MR35
無効
有効
MR33
MR30
MR31
予約
無効
有効
D/AC出力切り替え
MR33
DAC A
DAC B
0
1
コンポジット
GREEN/輝度/Y
BLUE/COMP/U
BLUE/COMP/U
DAC C
RED/クロマ/V
RED/クロマ/V
DAC D
GREEN/輝度/Y
コンポジット
図41．モード・レジスタ3
− 24 −
REV.0
ADV7170/ADV7171
ゲンロック制御（MR22∼MR21）
これらのビットでADV7170/ADV7171のゲンロック機能を制御し
ます。MR21の論理レベルを“1”にセットすると、SCRESET/RTCピ
ンが入力ピンになります。MR22の論理レベルを“0”にセットする
と、SCRESET/RTCピンがサブキャリア・リセット入力になります。
したがって、SCRESET/RTCピンのハイ・レベルからロー・レベル
への遷移で、サブキャリアがフィールド0にリセットされます。
MR22を論理レベル“1”にセットすると、SCRESET/RTCピンがリア
ルタイム制御入力ピンになります。
アクティブ・ビデオ・ライン制御（MR23）
このビットにより、2種類のアクティブ・ビデオ・ライン期間が
選べます。論理レベルを“0”にすると、ITU-R BT.470（720ピクセル
PAL/NTSC）になり、論理レベルを“1”にすると、ITU-R/SMPTE「ア
ナログ」標準のアクティブ・ビデオ期間（NTSC：710ピクセル、PAL：
702ピクセル）になります。
クロマ制御（MR24）
このビットにより、ビデオ出力のカラー情報のオン・オフを切り
替えることができるようになります。
バースト制御（MR25）
このビットにより、ビデオ出力のバースト情報のオン・オフを切
り替えることができるようになります。
ローパワー制御（MR26）
このビットにより、
ADV7170/ADV7171の低電力モードが有効にな
り、D/ACの電流が45％減少します。
予約（MR27）
このビットには、論理レベル“0”を書き込んでください。
モード・レジスタ3 MR3（MR37∼MR30）
（アドレス[SR4∼SR0]＝03H）
モード・レジスタ3は、8ビット・ワイド・レジスタです。
図41にモード・レジスタ3により制御される各種動作を示します。
MR3ビット概要
リビジョン・コード（MR30∼MR31）
このビットは読み出し専用ビットで、
デバイスのリビジョンを示
します。
VBIパス・スルー制御（MR32）
このビットは、アナログ出力に垂直ブランク期間
（VBI）
のデータ
を出力するか、BLANKするかを決めます。
D/ACスイッチング制御（MR33）
このビットは、
D/AC出力をSCARTタイプからEUROSCARTタイプ
の設定に切り替えます。下にすべてのD/AC出力を示す表を示しま
す。
クロマ出力選択（MR34）
このアクティブ・ハイ・ビットは、4番目のD/ACのコンポジット
出力、
または4番目のD/ACのクロマ出力をYUVデータとともに出力
できます（0＝CVBS；1＝クロマ）。
テレテキスト・イネーブル（MR35）
TTXピンのテレテキスト・データ挿入には、このピンを“1”に
セットしなければなりません。
テレテキスト・モード制御（MR36）
このビットにより、テレテキスト・リクエスト信号を連続ハイ信
号（MR36＝0）からビット・ワイズ・リクエスト信号（MR36＝1）に
切り替えることができます。
入力デフォルト・カラー（MR37）
このビットは、ゼロ入力ピクセル・データ（または断）の際の、
D/ACからのデフォルト出力カラーを決定します。論理レベル“0”
にすると、00000000に対応するカラーが表示されます。論理レベル
“1”にすると、00000000ピクセル入力ビデオ・データの出力カラー
が強制的に黒になります。
表 II．D/AC出力構成マトリックス
MR34
MR40
MR41
MR33
DAC A
DAC B
DAC C
DAC D
同時出力
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CVBS
Y
CVBS
Y
CVBS
G
CVBS
Y
C
Y
C
Y
C
G
C
Y
CVBS
CVBS
CVBS
CVBS
B
B
U
U
CVBS
CVBS
CVBS
CVBS
B
B
U
U
C
C
C
C
R
R
V
V
C
C
C
C
R
R
V
V
Y
CVBS
Y
CVBS
G
CVBS
Y
CVBS
Y
C
Y
C
G
C
Y
C
2コンポジットおよびY/C
2コンポジットおよびY/C
2コンポジットおよびY/C
2コンポジットおよびY/C
RGBおよびコンポジット
RGBおよびコンポジット
YUVおよびコンポジット
YUVおよびコンポジット
1コンポジット、Yおよび2C
1コンポジット、Yおよび2C
1コンポジット、Yおよび2C
1コンポジット、Yおよび2C
RGBおよびC
RGBおよびC
YUVおよびC
YUVおよびC
CVBS：コンポジット・ビデオ・ベースバンド信号
Y：輝度コンポーネント信号（YUVまたはY/Cモード用）
C：クロマ信号（Y/Cモード用）
U：クロマ・コンポーネント信号（YUVモード用）
V：クロマ・コンポーネント信号（YUVモード用）
R：赤コンポーネント・ビデオ（RGBモード用）
G：緑コンポーネント・ビデオ（RGBモード用）
B：青コンポーネント・ビデオ（RGBモード用）
REV.0
注意
次の制御ビットを使用して、各D/ACの電源を個別にオン・オフすることができます
（“0”＝ON、
“1”＝OFF）
。
MR13-DAC C
MR14-DAC D
MR15-DAC B
MR16-DAC A
− 25 −
ADV7170/ADV7171
MR46
MR47
MR45
スリープ・モード
制御
MR46
MR43
ペデスタル・オフ
ペデスタル・オン
アクティブ・ビデオ・
フィルタ制御
MR47
(0)
このビットには
ゼロを書き
込みます。
MR40
有効
無効
出力選択
MR40
無効
有効
0
1
YC出力
RGB/YUV出力
RGB/YUV
制御
VSYNC_3H
MR43
0
無効
1
有効
MR45
0
1
MR42
0
1
MR44
0
1
MR41
MR42
RGB同期
ペデスタル
制御
無効
有効
0
1
MR44
MR41
0
1
RGB出力
YUV出力
図42．モード・レジスタ4
モード・レジスタ4 MR4（MR47∼MR40）
ペデスタル制御（MR44）
（アドレス（SR4∼SR0）＝04H）
このビットは、NTSCコンポジット・ビデオ信号にペデスタルを
モード・レジスタ4は、8ビット・ワイド・レジスタです。
付加するかどうかを決めます。ADV7170/ADV7171がPALモードに設
図42にモード・レジスタ4により制御される各種動作を示します。
定された場合、このビットは無効です。
MR4ビット概要
アクティブ・ビデオ・フィルタ切り替え（MR45）
出力選択（MR40）
このビットは、ラインのアクティブ・ビデオ部外に適用するフィ
このビットは、コンポジット・ビデオ・モードまたはRGB/YUV
ルタ・モードを決めます。このフィルタにより、どの輝度フィルタ
モードのどちらにデバイスを設定するかを決めます。RGB/YUV
が選ばれても、
同期信号の立ち上がり時間と立ち下がり時間が常に
モードでも、コンポジット信号は利用可能です。
規定内に収まるようにすることができます。論理レベルを“1”に
セットすると、このモードが有効になります。
RGB/YUV制御（MR41）
スリープ・モード制御（MR46）
このビットにより、
RGB D/ACからの出力をYUV出力ビデオ標準
このビットを“1”にセットすると、スリープ・モードが有効にな
規格に設定することができます。
ります。このモードを有効にすると、ADV7170/ADV7171の消費電流
RGB同期（MR42）
が公称値で200nAに減少します。ADV7170/ADV7171をスリープ・
モードにすると、
I2Cレジスタの読み出し／書き込みが可能になりま
このビットは、
すべてのRGB出力でエンコードされた同期情報と
ともに、RGB出力をセットアップするのに使用します。
す。ADV7170/ADV7171がスリープ・モードのときにMR46を“0”に
セットすると、ADV7170/ADV7171はスリープ・モードから抜けて、
VSYNC_3H制御（MR43）
通常の動作に戻ります。スリープ・モード中にRESET信号が入力さ
スレーブ・モードでこのビットを有効（
“1”
）に設定すると、PAL
れても、ADV7170/ADV7171はスリープ・モードから抜けて、通常の
モードで2.5ライン、NTSCモードで3ライン期間、VSYNCアクティ
動作に戻ります。
ブ・ロー入力を駆動することができます。マスター・モードでこの
予約（MR47）
ビットを有効に設定すると、NTSCモードで3ライン、PALモードで
2.5ライン期間、アクティブ・ローVSYNC信号がADV7170/ADV7171
このビットには、論理レベル“0”を書き込みます。
より出力されます。
タイミング・レジスタ0（TR07∼TR00）
（アドレス[SR4∼SR0]＝07H）
図43にタイミング・レジスタ0により制御される各種動作を示し
ます。このレジスタは、書き込みも読み出しもできます。
TR06
TR07
TR05
TR04
タイミング・
レジスタ・リセット
TR03
TR01
TR03
0
1
ピクセル・ポート
制御
8 BIT
16 BIT
タイミング・モード
選択
輝度遅延
0
1
0
1
TR00
0
スレーブ・タイミング
1
マスタ・タイミング
ENABLE
DISABLE
TR05 TR04
0
0
1
1
TR00
マスター/スレーブ
制御
黒入力制御
TR07
TR06
0
1
TR02
0ns 遅延
74ns 遅延
148ns 遅延
222ns 遅延
TR02 TR01
0
0
1
1
0
1
0
1
MODE 0
MODE 1
MODE 2
MODE 3
図43．タイミング・レジスタ0
− 26 −
REV.0
ADV7170/ADV7171
TR0ビット概要
タイミング・レジスタ1（TR17∼TR10）
（アドレス（SR4∼SR0）＝08H）
マスター/スレーブ制御（TR00）
このビットは、ADV7170/ADV7171をマスタ・モードにするかス
タイミング・レジスタ1は、8ビット・ワイド・レジスタです。
レーブ・モードにするかを決めます。
図44にタイミング・レジスタ1により制御される各種動作を示し
ます。このレジスタは、書き込みも読み出しもできます。このレジ
タイミング・モード制御（TR02∼TR01）
スタは、マスター・モード・タイミング信号の幅と位置の調整に使
これらのビットは、
ADV7170/ADV7171のタイミング・モードを制
用することができます。
御します。タイミング・モードについては、本データ・シートのタ
TR1ビット概要
イミングおよび制御のセクションに詳述されています。
HSYNC幅（TR11∼TR10）
BLANK制御（TR03）
これらのビットは、HSYNCのパルス幅を調整します。
このビットは、デバイスがスレーブ・モードのときに、BLANK入
力を使用するかどうかを決めます。
HSYNC∼VSYNC/FIELD遅延制御（TR13∼TR12）
輝度遅延制御（TR05∼TR04）
出力の位置を調整します。
これらのビットは、FIELD/VSYNC出力の位置に対して、HSYNC
これらのビットは、輝度遅延の付加を制御します。各ビットに対
応する遅延は、74nsです。
HSYNC∼FIELD遅延制御（TR15∼TR14）
ピクセル・ポート選択（TR06）
き、これらのビットは、FIELD出力の立ち上がりエッジに対して、
ADV7170/ADV7171がタイミング・モード1に設定されていると
このビットは、8ビット・データまたは16ビット・データを入力
HSYNC出力の位置を調整します。
するピクセル・ポートの設定に使用します。8ビット入力を選ぶと、
VSYNC幅（TR15∼TR14）
ピンP7∼P0がデータに対応します。
ADV7170/ADV7171がタイミング・モード2に設定されていると
タイミング・レジスタ・リセット（TR07）
き、これらのビットは、VSYNCパルス幅を調整します。
TR07をローからハイに切り替え、再度ローにすると、
内部タイミ
ング・カウンタがリセットされます。このビットは、電源投入、リ
HSYNC∼ピクセル・データ調整（TR17∼TR16）
セット、または新しいタイミング・モードに切り替えた後、切り替
えなければなりません。
これらのビットにより、ピクセル・データに対してHSYNCを調
整することができます。これにより、Cr/Cbコンポーネントを入れ
替えることができます。この調整はマスター・タイミング・モード
とスレーブ・タイミング・モードの両方で可能です。
TR17
TR16
TR15
TR17 TR16
0
1
0
1
TR13
HSYNC∼フィールド
立ち上がりエッジ遅延
(モード1のみ)
HSYNC∼
ピクセル・データ調整
0
0
1
1
TR14
TR12
HSYNC∼
FIELD/VSYNC遅延
TR13 TR12
0
1
2
3
x
x
x
x
TR15 TR14
TPCLK
TPCLK
TPCLK
TPCLK
x
x
0
1
TC
TB
TB + 32µs
TR11
0
0
1
1
0
1
0
1
TB
0 x TPCLK
4 x TPCLK
8 x TPCLK
16 x TPCLK
TR10
HSYNC幅
TA
TR11 TR10
0
0
1
1
0
1
0
1
1 x TPCLK
4 x TPCLK
16 x TPCLK
128 x TPCLK
VSYNC幅
(モード2のみ)
TR15 TR14
0
0
1
1
0
1
0
1
1 x TPCLK
4 x TPCLK
16 x TPCLK
128 x TPCLK
タイミング・モード1(マスター/PAL)
LINE 1
HSYNC
LINE 313
TA
TC
TB
FIELD/VSYNC
図44．タイミング・レジスタ1
REV.0
− 27 −
LINE 314
ADV7170/ADV7171
サブキャリア周波数レジスタ3∼0
（FSC3∼FSC0）
（アドレス[SR4∼SR0]＝09H∼02H）
これらの8ビット・ワイド・レジスタは、サブキャリア周波数の
セットアップに使用します。
これらのレジスタの値は次の式で計算
します。
サブキャリア周波数レジスタ＝
2 32−1
× FSCF
FCLK
たとえば：NTSCモード
FCLK＝27MHz,
FSCF＝3.5795454MHzの場合、
NTSCペデスタル/PALテレテキスト制御
レジスタ3∼0（PCE15∼0、PCO15∼0）/
（TXE15∼0、TXO15∼0）
（サブアドレス[SR4∼SR0]＝12∼15H）
これらの8ビット・ワイド・レジスタは、奇数および偶数フィー
ルドの両方の垂直ブランク期間に、NTSCペデスタル/PALテレテキ
ストをラインごとに有効にするのに使用します。図48および図49
に、4つの制御レジスタを示します。これらのレジスタの任意の
ビットが論理レベル“1”になると、NTSCでは対応するラインのペ
デスタルがオフになります。
これらのレジスタの任意のビットが論理レベル“1”になると、
PALでは対応するラインのテレテキストがオンになります。
LINE 17 LINE 16 LINE 15 LINE 14 LINE 13 LINE 12 LINE 11 LINE 10
FIELD 1/3
2 32−1
サブキャリア周波数値 ＝
× 3.5795454 ×10 6
27 ×10 6
＝ 21F07C16HEX
PCO7
PCO6
PCO5
PCO4
PCO3
PCO2
PCO1
PCO0
LINE 25 LINE 24 LINE 23 LINE 22 LINE 21 LINE 20 LINE 19 LINE 18
FIELD 1/3
PCO15
PCO14
PCO13
PCO12
PCO11
PCO10
PCO9
PCO8
LINE 17 LINE 16 LINE 15 LINE 14 LINE 13 LINE 12 LINE 11 LINE 10
4レジスタによる周波数セットアップ方法を図45に示します。
FIELD 2/4
FIELD 2/4
（アドレス[SR4∼SR0]＝0DH）
この8ビット・ワイド・レジスタは、サブキャリア位相のセット
アップに使用します。
各ビットは1.41゜に対応します。通常の動作では、このレジスタ
は00Hexにセットされます。
FSC31
FSC23 FSC22 FSC21 FSC20 FSC19 FSC18 FSC17
サブキャリア
周波数
レジスタ0
FSC7
FIELD 1/3
FSC5
FSC4
FSC11 FSC10
FSC3
PCE3
PCE2
PCE1
PCE0
FSC9
FSC2
FSC1
PCE15
PCE14
PCE13
PCE12
PCE11
PCE10
PCE9
PCE8
TXO7
TXO6
TXO5
TXO4
TXO3
TXO2
LINE 8 LINE 7
TXO1
TXO0
LINE 22 LINE 21 LINE 20 LINE 19 LINE 18 LINE 17 LINE 16 LINE 15
FIELD 1/3
FSC16
FSC8
TXO15
TXO10
TXO9
TXO8
LINE 14 LINE 13 LINE 12 LINE 11 LINE 10 LINE 9
LINE 8
LINE 7
TXE1
TXE0
TXE7
TXO14
TXE6
TXO13
TXE5
TXO12
TXE4
TXO11
TXE3
TXE2
LINE 22 LINE 21 LINE 20 LINE 19 LINE 18 LINE 17 LINE 16 LINE 15
FIELD 2/4
FSC6
PCE4
図48．ペデスタル制御レジスタ
FIELD 2/4
FSC15 FSC14 FSC13 FSC12
PCE5
LINE 14 LINE 13 LINE 12 LINE 11 LINE 10 LINE 9
FSC30 FSC29 FSC28 FSC27 FSC26 FSC25 FSC24
サブキャリア
周波数
レジスタ1
PCE6
LINE 25 LINE 24 LINE 23 LINE 22 LINE 21 LINE 20 LINE 19 LINE 18
サブキャリア位相レジスタ（FP7∼FP0）
サブキャリア
周波数
レジスタ3
サブキャリア
周波数
レジスタ2
PCE7
FSC0
TXE15
TXE14
TXE13
TXE12
TXE11
TXE10
TXE9
TXE8
図49．テレテキスト制御レジスタ
図45．サブキャリア周波数レジスタ
テレテキスト制御レジスタTC07（TC07∼TC00）
クローズド・キャプション偶数フィールド
データ・レジスタ1∼0（CED15∼CED00）
（アドレス[SR4∼SR0]＝0E∼0FH）
これらの8ビット・ワイド・レジスタは、偶数フィールドのクロー
ズド・キャプション拡張データ・バイトのセットアップに使用しま
す。レジスタの上位バイトと下位バイトの設定を図46に示します。
バイト 1
バイト 0
CED15
CED7
CED14
CED6
CED13
CED5
CED12
CED4
CED11
CED3
CED10
CED2
CED9
CED1
CED8
CED0
図46．クローズド・キャプション拡張データ・レジスタ
クローズド・キャプション奇数フィールド
データ・レジスタ1∼0（CCD15∼CCD00）
（サブアドレス[SR4∼SR0]＝10∼11H）
これらの8ビット・ワイド・レジスタは、奇数フィールドのクロー
ズド・キャプション・データ・バイトのセットアップに使用します。
レジスタの上位バイトと下位バイトの設定を図47に示します。
バイト 1
バイト 0
CCD15
CCD7
CCD14
CCD6
CCD13
CCD5
CCD12
CCD4
CCD11
CCD3
CCD10
CCD2
CCD9
CCD1
（アドレス[SR4∼SR0]＝19H）
テレテキスト制御レジスタは、8ビット・ワイド・レジスタです。
図50を参照してください。
TTXREQ立ち上がりエッジ制御（TC07∼TC04）
これらのビットは、
TTXREQの立ち上がりエッジ位置を制御しま
す。ゼロ・クロック・サイクルから最大15クロック・サイクルまで
プログラムすることができます。図59を参照してください。
TTXREQ立ち下がりエッジ制御（TC03∼TC00）
これらのビットは、
TTXREQの立ち下がりエッジ位置を制御しま
す。ゼロ・クロック・サイクルから最大15クロック・サイクルまで
プログラムすることができます。これにより、テレテキスト・デー
タのアクティブ・ウィンドウが制御されます。この値を増やすと、
デフォルトの360以下にテレテキスト・ビットが減ります。ビット
TC07∼TC04を変更したときにTC03∼TC00が00Hexの場合、
TTXREQ
の立ち下がりエッジと立ち上がりエッジが同じ（つまり、立ち下が
りエッジと立ち上がりエッジの間の時間が一定のまま）になりま
す。図59を参照してください。
CCD8
CCD0
図47．クローズド・キャプション・データ・レジスタ
CGMS_WSSレジスタ0 C/W0（C/W07∼C/W00）
（アドレス[SR4∼SR0]＝16H）
CGMS_WSSレジスタ0は、8ビット・ワイド・レジスタです。この
レジスタの制御による動作を図51に示します。
− 28 −
REV.0
ADV7170/ADV7171
TC06
TC07
TC05
TC04
TC03
TTXREQ立ち上がりエッジ制御
TC07 TC06 TC05 TC04
0
0
"
1
1
0
0
"
1
1
0
0
"
1
1
0
1
"
0
1
TC02
TC01
TC00
TTXREQ立ち下がりエッジ制御
TC03 TC02 TC01 TC00
0 PCLK
1 PCLK
" PCLK
14 PCLK
15 PCLK
0
0
"
1
1
0
0
"
1
1
0
0
"
1
1
0
1
"
0
1
0 PCLK
1 PCLK
" PCLK
14 PCLK
15 PCLK
図50．テレテキスト制御レジスタ
C/W07
C/W06
C/W05
C/W04
ワイド・スクリーン信号
制御
CGMS奇数フィールド
制御
C/W07
0
1
C/W05
0
1
無効
有効
CGMS偶数フィールド
制御
C/W06
0
無効
1
有効
C/W03
C/W02
C/W01
C/W00
C/W03∼C/W00
CGMSデータ・ビット
無効
有効
CGMS CRCチェック
制御
C/W04
0
1
無効
有効
図51．CGMS_WSSレジスタ0
C/W0ビット概要
CGMSデータ・ビット（C/W03∼C/W00）
これらの4データ・ビットは、CGMSデータ出力ストリームの最
終4ビットです。これらのビット位置は、CGMSデータ専用です。す
なわち、WSSデータは、この位置を使用することができません。
CGMS CRCチェック制御（C/W04）
このビットが“1”にセットされて有効になると、CGMSデータの
最後の6ビットであるCRCチェック・シーケンスがADV7170/
ADV7171の内部で計算されます。このビットが“0”にセットされ無
効になると、レジスタのCRC値がCGMSデータ・ストリームに出力
されます。
CGMS奇数フィールド制御（C/W05）
このビットが“1”にセットされると、奇数フィールドのCGMSが
有効になります。これはNTSCモードに限り有効なことにご注意く
ださい。
CGMS偶数フィールド制御（C/W06）
このビットが“1”にセットされると、偶数フィールドのCGMSが
有効になります。これはNTSCモードに限り有効なことにご注意く
ださい。
WSS制御（C/W07）
このビットが“1”にセットされると、ワイド・スクリーン・シグ
ナリング（WSS）が有効になります。これはPALモードに限り有効
なことにご注意ください。
C/W17
C/W16
C/W15
C/W14
CGMS_WSSレジスタ1 C/W1（C/W17∼C/W10）
（アドレス[SR4∼SR0]＝17H）
CGMS_WSSレジスタ1は、8ビット・ワイド・レジスタです。この
レジスタの制御下における動作を図52に示します。
C/W1ビット概要
CGMS/WSSデータ・ビット（C/W15∼C/W10）
これらのビット位置は、
CGMSデータとWSSデータで共有されま
す。NTSCモードでは、これらのビットがCGMSデータになります。
PALモードでは、これらのビットはWSSデータになります。
CGMSデータ・ビット（C/W17∼C/W16）
これらのビットは、CGMSデータ・ビットに限定されます。
CGMS_WSSレジスタ2 C/W1（C/W27∼C/W20）
（アドレス[SR4∼CR0]＝18H）
CGMS_WSSレジスタ2は、8ビット・ワイド・レジスタです。この
レジスタの制御下における動作を図53に示します。
C/W2ビット概要
CGMS/WSSデータ・ビット（C/W27∼C/W20）
これらのビット位置は、
CGMSデータとWSSデータで共有されま
す。NTSCモードでは、これらのビットがCGMSデータになります。
PALモードでは、これらのビットはWSSデータになります。
C/W13
C/W12
C/W17 C/W16
C/W15∼C/W10
CGMSデータのみ
CGMS/WSSデータ
C/W11
C/W10
C/W21
C/W20
図52．CGMS_WSSレジスタ1
C/W27
C/W26
C/W25
C/W24
C/W23
C/W22
C/W27∼C/W20
CGMS/WSSデータ
図53．CGMS_WSSレジスタ2
REV.0
− 29 −
ADV7170/ADV7171
付録1
基板設計とレイアウトの考察
ADV7170/ADV7171は、
高精度アナログ回路と高速デジタル回路の
電源デカップリング
両方を搭載した高密度集積回路です。
高速デジタル回路によるアナ
最適性能を得るには、
動作信頼性を高めてリードのインダクタン
ログ回路への干渉が小さくなるように設計されています。高速、高
スを減らすために、できるだけリードを短くしたバイパス・コンデ
精度性能が得られるように、同じ設計とレイアウト技術をシステ
ンサを使用するべきです。0.1μFのセラミック・コンデンサをデ
ム・レベルの設計で適用することが不可欠です。図54「推奨アナロ
カップリングに使用すると、最高の性能が得られます。ADV7170/
グ回路レイアウト」に、デバイスとモニター間のアナログ・イン
ADV7171のVAAピンの各グループには、少なくとも1個の0.1μFのデ
ターフェースを示します。
カップリング・コンデンサでGNDと接続することが必要です。こ
デジタル入力をシールドし、良好なデカップリングを設けて、
ADV7170/ADV7171の電源ラインとアース・ラインのノイズが最小
れらのコンデンサは、
できるだけデバイスの近くに配置しなければ
なりません。
になるようにレイアウトを最適化しなければなりません。VAAピン
重要なことですが、
ADV7170/ADV7171には電源ノイズ除去回路が
とGNDピンのグループ間のリード長は、
誘導性リンギングを最小に
搭載されていますが、
周波数が高くなるとその効果が低くなること
するために最短にしてください。
に注意してください。高周波スイッチング電源を使用する場合、設
計者は電源ノイズの低減に十分な注意を払い、アナログ・パワー・
グラウンド・プレーン
プレーンへの電源供給に3端子電圧レギュレータの使用を考慮すべ
ADV7170/ADV7171のすべての接地ピン、
リファレンス電圧回路、
きです。
ADV7170/ADV7171の電源バイパス回路、アナログ出力線、そして
ADV7170/ADV7171に接続されるすべてのデジタル信号線をグラウ
デジタル信号相互接続
ンド・プレーンで囲みます。グラウンド・プレーンとは、基板の共
通接地面のことです。
ADV7170/ADV7171へのデジタル入力は、
アナログ出力および他の
アナログ回路とできる限り分離してください。また、これらの入力
この面は、基板の放熱と電力損失を最適にするために、できるだ
信号をアナログ・パワー・プレーンに重ねてはなりません。
け広くしなければなりません。
クロック周波数が高いので、ノイズを拾わないようにADV7170/
ADV7171へのクロック・ラインを長くしないようにしなければなり
パワー・プレーン
ません。
ADV7170/ADV7171と、関連するアナログ回路は、アナログ・パ
デジタル入力へのアクティブ終端抵抗は、通常のPCBパワー・プ
ワー・プレーン（VAA）と呼ぶ専用のパワー・プレーンを持っていな
レーン（VCC）に接続し、アナログ・パワー・プレーンに接続しては
ければなりません。このパワー・プレーンは、フェライト・ビーズ
なりません。
を通して通常のPCBパワー・プレーン（VCC）に一点で接続します。
このビーズは、ADV7170/ADV7171から3インチ以内に配置しなけれ
アナログ信号の相互接続
できるだけノイズを拾わないように、
またインピーダンスのミス
ばなりません。
デバイスのパワー・プレーンと基板のパワー・プレーンを分離
するメタライゼーション・ギャップは、デバイスから普通の基板へ
マッチによる反射を拾わないように、
できるだけ出力コネクタの近
くにADV7170/ADV7171を配置してください。
ビデオ出力信号は、最大限の高周波電源除去が可能なように、グ
の熱伝導障害が最小になるように、
できるだけ狭くしなければなり
ラウンド・プレーンに重ね、アナログ・パワー・プレーンには重な
ません。
PCBパワー・プレーンは、PCB上のすべてのデジタルICに電源を
らないようにします。
供給し、アナログ・パワー・プレーンはすべてのADV7170/ADV7171
特にピクセル・データ入力やクロック信号などのデジタル入力
電源ピンとリファレンス電圧回路に電源を供給しなければなりませ
は、アナログ信号回路に重なることがあってはなりません。できる
ん。
だけ遠くに離してください。
プレーン間のノイズがコモン・モード・ノイズになるようにプ
最適性能を得るには、
各々の出力にGNDに接続した75Ωの負荷抵
レーンを配置していない場合は、通常のPCBパワー・プレーンとグ
抗を接続します。これらの抵抗は反射を抑えるために、できるだけ
ラウンド・プレーンの部分がアナログ・パワー・プレーンに重なら
ADV7170/ADV7171の近くに配置してください。
ADV7170/ADV7171のどの入力も、
フロートさせたままにしてはな
ないようにすれば、
プレーン間のノイズ結合を減らすことができま
す。
りません。必要ない入力は、アースに接続してください。
− 30 −
REV.0
ADV7170/ADV7171
各電源グループに対する
電源デカップリング
0.1µF
0.01µF
+5V (VAA)
+5V (VAA)
+5V (VAA)
1, 11, 20, 28, 30
0.1µF
L1
(フェライト・ビーズ)
0.1µF
+5V
(VCC)
GND
VAA
25 COMP
DAC D 27
33 VREF
75Ω
ADV7170/
ADV7171
38∼42,
2∼9, 12∼14
+5V (VAA)
33µF
10µF
DAC C 26
P15∼P0
S-Video
75Ω
4kΩ
DAC B 31
35 SCRESET/RTC
リセット
100nF
+5V (VAA)
75Ω
15 HSYNC
"未使用の
入力は
接地します。"
16 FIELD/VSYNC
DAC A 32
17 BLANK
100kΩ
+5V (VCC)
+5V (VCC)
5kΩ
5kΩ
75Ω
22 RESET
TTX
100Ω
37 TTX
TTXREQ
SCLOCK 23
MPUバス
100Ω
36 TTXREQ
100k Ω
SDATA 24
44 CLOCK
+5V (VAA)
これらのピンが接続
されない場合に限り、
テレテキスト・プル
アップ抵抗とプルダ
ウン抵抗を使用します。
ALSB
RSET 34
GND
150Ω
18
10kΩ
10, 19, 21
29, 43
27MHzクロック
(MPEG2デコーダで使用する
クロックと同じクロック)
図54．推奨アナログ回路レイアウト
下の図に示す回路は、
27 MHzのクロックとHSYNCパルスを使って13.5 MHzの波形を生成するのに使用します。この波形は、
確実に27 MHz
のクロックに同期した13.5 MHzのクロックになります。MPEGデコーダで13.5 MHzのクロックが必要な場合は、この13.5 MHzのクロックを
使用できます。これにより、Cr/Cbピクセル情報が正しいシーケンスでADV7170/ADV7171に入力されます。
D
CLOCK
Q
D
CK
CK
HSYNC
図55．13.5 MHz生成回路
REV.0
− 31 −
Q
13.5MHz
ADV7170/ADV7171
付録2
クローズド・キャプション
ADV7170/ADV7171は、
カラー信号伝送用標準テレビ同期波形に適
連邦法に基づくFCCコード（CFR）の47、セクション15.119および
合したクローズド・キャプションに対応しています。クローズド・
EIA608に、ライン21とライン284のクローズド・キャプション情報に
キャプションは、奇数フィールドのライン21および偶数フィールド
ついて説明しています。
ADV7170/ADV7171は、シングル・バッファ・システムを使用しま
のライン284のブランクされたアクティブ・ライン期間に伝送され
す。つまり、クローズド・キャプション・バッファの深さは、わず
ます。
クローズド・キャプションは、キャプション・データに周波数と
か１バイトです。したがって、他の深さが2バイトのバッファ・シ
位相がロックした7サイクルのサイン・バーストで構成されていま
ステムとは異なり、クローズド・キャプション・データ出力にはフ
す。クロック・ランイン信号に続いて、2データ・ビット間、ブラン
レーム遅延がありません。データは、少なくともライン21およびラ
キング・レベルがホールドされ、それに論理レベル“1”のスタート・
イン284に出力される1ライン前（ライン20またはライン283）にロー
ビットが続きます。スタート・ビットに続いて、16ビットのデータ
ドしなければなりません。普通、この方法ではVSYNCを使用してマ
があります。これらは、2つの8ビット・バイト、7データ・ビット、
イクロプロセッサに割り込み、
フィールドごとに新しいデータ
（2バ
1つの奇数パリティ・ビットで構成されています。これらのバイト
イト）をロードします。新しいデータを伝送する必要がない場合、
のデータは、クローズド・キャプション・データ・レジスタ0と1に
両方のデータ・レジスタにゼロを挿入しなければなりません。これ
ストアされます。
はヌリング（NULLING）と呼ばれます。ライン21にダブル・バイト
ADV7170/ADV7171は、
偶数フィールドでアクティブになりライン
の「制御コード」をロードすることも重要です。そうしないと、テ
284でエンコードされる拡張クローズド・キャプション動作にも対
レビ受像機が制御コードを認識しません。文字数が奇数の「Hello
応しています。この動作のデータは、クローズド・キャプション拡
World」のようなメッセージの場合、継ぎ足して偶数の文字数にし、
「end of caption」2バイト制御コードが得られるようにして、同一
張データ・レジスタ0と1にストアされます。
すべてのクロック・ラン・イン信号と、ライン21とライン284の
フィールド内に収まるようにすることが重要です。
クローズド・キャプションに対応するタイミングは、ADV7170/
ADV7171によって自動的に生成されます。すべてのピクセル入力
は、ライン21とライン284の間は無視されます。
10.5 ±0.25µs
12.91µs
0.5035MHzの
7サイクル
(クロック・ラン・イン)
2つの7ビット + パリティ
ASCII文字
(データ)
ス
タ
ー
ト
50 IRE
D0∼D6
パ
リ
テ
ィ
D0∼D6
パ
リ
テ
ィ
BYTE 1
BYTE 0
40 IRE
基準カラー・バースト
(9サイクル)
周波数 = FSC = 3.579545MHz
振幅 = 40 IRE
10.003µs
33.764µs
27.382µs
図56．クローズド・キャプション波形（NTSC）
− 32 −
REV.0
ADV7170/ADV7171
付録3
コピー・ジェネレーション・マネージメント・システム（CGMS）
ADV7170/ADV7171は、標準規格に適合するコピー・ジェネレーション・マネージメント・システム（CGMS）に対応しています。CGMS
データは、奇数フィールドのライン20および偶数フィールドのライン283で伝送されます。ビットC/W05およびC/W06により、CGMSデータ
を奇数フィールドと偶数フィールドで出力するか、出力しないかが決まります。CGMSデータは、ADV7170/ADV7171がNTSCモードの場合に
限り伝送されます。CGMSデータは20ビット長であり、これらのビット各々の機能は、以下に示すようになります。CGMSビットとして、同
じ振幅と期間の基準パルスがCGMSデータの前にあります（図57参照）
。ビットは、次の順序でコンフィギュレーション・レジスタから出力
されます（C/W00＝C16、C/W01＝C17、C/W02＝C18、C/W03＝C19、C/W10＝C8、C/W11＝C9、C/W12＝C10、C/W13＝C11、C/W14＝C12、
C/W15＝C13、C/W16＝C14、C/W17＝C15、C/W20＝C0、C/W21＝C1、C/W22＝C2、C/W23＝C3、C/W24＝C4、C/W25＝C5、C/W26＝C6、C/
W27＝C7）
。ビットC/W04が論理レベル“1”にセットされると、データ・レジスタの下位14ビット（C0∼C13）に基づいて、ADV7170/ADV7171
が6ビットCRCチェック・シーケンスを構成する最後の6ビットC19∼C14を自動的に計算し、これが残りの14ビットとともに出力されて、完
全な20ビットCGMSデータになります。CRCシーケンスの計算は、プリセット値111111を使用して多項式X6＋X＋1に基づいて実行されます。
C/W04の論理レベルが“0”にセットされると、20ビット（C0∼C19）すべてがCGMSレジスタから直接、出力されます（CRCの計算は実行され
ません。ユーザーが計算しなければなりません）。
CGMSビットの機能
ワード0 ∼6 ビット
ワード1 ∼4 ビット
ワード2 ∼6 ビット
CRC
∼6 ビット
CRC多項式＝X6＋X＋1（111111にプリセット）
ワード0
1
0
B1
アスペクト・レシオ
16：94：3
B2
表示フォーマット
レターボックス
B3
未定義
ノーマル
ワード0
B4, B5, B6
ビデオと他の信号（例えばオーディオ）のID情報
ワード1
B7, B8, B9, B10
ワード0に付随するID信号
ワード2
B11, B12, B13, B14
ワード0に付随するID信号と情報
100 IRE
CRCシーケンス
REF
70 IRE
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9 C10 C11 C12 C13 C14 C15 C16 C17 C18 C19
0 IRE
49.1µ s ±0.5µs
–40 IRE
11.2µ s
2.235µs±20µs
図57．CGMS波形図
REV.0
− 33 −
ADV7170/ADV7171
付録4
ワイド・スクリーン・シグナリング
ADV7170/ADV7171は、標準規格に適合するワイド・スクリーン・シグナリング（WSS）に対応しています。WSSデータはライン23で伝送
されます。ADV7170/ADV7171がPALモードに設定された場合にのみ、WSSデータの伝送が可能です。WSSデータは14ビット長で、これらの
ビット各々の機能は、以下に示すようになります。WSSデータの前には、ラン・イン・シーケンスとスタート・コードがあります（図58参
照）
。ビットは、次の順序でコンフィギュレーション・レジスタから出力されます（C/W20＝W0、C/W21＝W1、C/W22＝W2、C/W23＝W3、
C/W24＝W4、C/W25＝W5、C/W26＝W6、C/W27＝W7、C/W10＝W8、C/W11＝W9、C/W12＝W10、C/W13＝W11、C/W14＝W12、C/W15＝
W13）
。ビットC/W07の論理レベルが“1”にセットされると、WSSデータがライン23で伝送されます。ライン23の後部（HSYNCの立ち下がり
エッジから42.5μs）は、ビデオの挿入に使えます。
CGMSビットの機能
ビット0∼ビット2
アスペクト・レシオ/フォーマット/位置
ビット3は、ビット0∼ビット2の奇数パリティ・チェック
B0
B1
B2
B3
アスペクト・レシオ
フォーマット
位置
0
0
0
1
4：3
フル・フォーマット
適用不可
1
0
0
0
14：9
レターボックス
センター
0
1
0
0
14：9
レターボックス
トップ
1
1
0
1
16：9
レターボックス
センター
0
0
1
0
16：9
レターボックス
トップ
1
0
1
1
＞16：9
レターボックス
センター
0
1
1
1
14：9
フル・フォーマット
センター
1
1
1
0
16：9
適用不可
適用不可
B4
B9
B10
0
カメラ・モード
0
0
オープン・サブタイトルなし
1
フィルム・モード
1
0
アクティブ・イメージ・エリア内のサブタイトル
B5
0
1
アクティブ・イメージ・エリア外のサブタイトル
0
標準コーディング
1
1
予約
1
動き適応型カラー・プラス
B11
B6
0
サラウンド・サウンド情報なし
0
ヘルパーなし
1
サラウンド・サウンド・モード
1
被変調ヘルパー
B12
予約
B7
予約
B13
予約
500mV
W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13
ラン・イン・ スタート・
コード
シーケンス
アクティブ・ビデオ
11.0µs
38.4µs
42.5µs
図58．WSS波形図
− 34 −
REV.0
ADV7170/ADV7171
付録5
テレテキスト挿入
tPDは、ADV7170/ADV7171がTTXの入力データを補間し、それをCVBSまたはY出力に挿入し、水平信号の立ち上がりエッジ後、tSYNTXTOUT
＝10.2μsに現れるようにするために必要な時間です。TXTDELは、TTXデータを伝送するためにTTREQ信号でゲートされるソースによるパイ
プライン遅延時間です。
TTXREQ信号の立ち上がり/立ち下がりエッジで可能なプログラムにより、TTXデータが常に水平同期パルスの立ち上がり後、
10.2μsの正
しい位置に挿入され、それによって可変パイプライン遅延とソースとのインターフェースが可能です。
TTXREQ信号の幅は、6.9375 Mbits/sのテキスト・データ・レートで360テレテキスト・ビット（テレテキスト標準“PAL-WST”に適合）を挿
入するために、常に一定に維持しなければなりません。これはTC03∼TC00をゼロにセットすることで可能です。テレテックス・イネーブ
ル・ビット（MR34）がゼロにセットされていると、挿入ウィンドウは開きません。
テレテキスト・プロトコル
50 Hzの場合のTTXビット・クロック（6.9375 MHz）とシステム・クロック（27 MHz）の関係は次のようになります。
（27 MHz/4）＝6.75 MHz
（6.9375×106/6.75×106 ）＝1.027777
これにより、37のTTXビットが144クロック（27 MHz）に対応します。また、各ビット幅は、約4クロック・サイクルになります。ADV7170/
ADV7171は、位相ジッターを最小にするために内部シーケンサと可変位相補間フィルタを使用しています。これにより、CVBSおよびY出力
から帯域制限信号を出力することができます。
TTX入力では、各37TTXビットまたは144クロック・サイクルの後に、ビット期間が繰り返されます。プロトコル条件としては、TTXビット
（10、19、28、37）が3クロック・サイクルで転送され、他のすべてのビットが4クロック・サイクルで転送されなければなりません。37TTXビッ
トの後、3クロック・サイクルで転送される次のビットは、47、56、65、74になります。全部の360TTXビットが完了するまで、続く37TTXビッ
トすべてを同様に転送します。すべてのテレテキスト・ラインが、この方法で実行されます。テレテキスト・ライン個々の制御は、テレテ
キスト・セットアップ・レジスタで行われます。
45バイト(360ビット) - PAL
アドレスとデータ
テレテキストVBIライン
ラン・イン・クロック
図59．テレテキストVBIライン
tSYNTXTOUT
CVBS/Y
tPD
tPD
HSYNC
10.2µs
TXTDATA
TXTDEL
TXTREQ
TXTST
プログラマブル・パルス・エッジ
tSYNTXTOUT = 10.2μs
tPD = ADV7170/ADV7171のパイプライン遅延
TXTDELL = TTXREQ∼TTX(プログラム可能な範囲 = 4ビット[0∼15クロック・サイクル])
図60．テレテキスト機能図
REV.0
− 35 −
ADV7170/ADV7171
付録6
NTSC波形（ペデスタルあり）
130.8 IRE
コンポジット・ピーク
100 IRE
1268.1mV
1048.4mV
基準白
714.2mV
7.5 IRE
0 IRE
黒レベル
ブランクレベル
387.6mV
334.2mV
–40 IRE
同期レベル
48.3mV
図61．NTSCコンポジット・ビデオ・レベル
基準白
100 IRE
1048.4mV
714.2mV
黒レベル
ブランクレベル
7.5 IRE
0 IRE
同期レベル
–40 IRE
387.6mV
334.2mV
48.3mV
図62．NTSC輝度ビデオ・レベル
クロマ・ピーク
1067.7mV
835mV (pk-pk)
286mV (pk-pk)
ブランク/黒レベル
650mV
クロマ・ピーク
232.2mV
0mV
図63．NTSCクロマ・ビデオ・レベル
基準白
100 IRE
1052.2mV
720.8mV
7.5 IRE
0 IRE
黒レベル
ブランクレベル
387.5mV
331.4mV
–40 IRE
同期レベル
45.9mV
図64．NTSC RGBビデオ・レベル
− 36 −
REV.0
ADV7170/ADV7171
NTSC波形（ペデスタルなし）
130.8 IRE
コンポジット・ピーク
基準白
100 IRE
1289.8mV
1052.2mV
714.2mV
ブランク/黒レベル
0 IRE
同期レベル
–40 IRE
338mV
52.1mV
図65．NTSCコンポジット・ビデオ・レベル
100 IRE
基準白
1052.2mV
714.2mV
ブランク/黒レベル
0 IRE
同期レベル
–40 IRE
338mV
52.1mV
図66．NTSC輝度ビデオ・レベル
クロマ・ピーク
1101.6mV
903.2mV (pk-pk)
307mV (pk-pk)
ブランク/黒レベル
650mV
クロマ・ピーク
198.4mV
0mV
図67．NTSCクロマ・ビデオ・レベル
100 IRE
基準白
1052.2mV
715.7mV
ブランク/黒レベル
0 IRE
同期レベル
–40 IRE
図68．NTSC RGBビデオ・レベル
REV.0
− 37 −
336.5mV
51mV
ADV7170/ADV7171
PAL波形
1284.2mV
コンポジット・ピーク
基準白
1047.1mV
696.4mV
ブランク/黒レベル
350.7mV
同期レベル
50.8mV
図69．PALコンポジット・ビデオ・レベル
基準白
1047mV
696.4mV
ブランク/黒レベル
350.7mV
同期レベル
50.8mV
図70．PAL輝度ビデオ・レベル
クロマ・ピーク
1092.5mV
885mV (pk-pk)
300mV (pk-pk)
ブランク/黒レベル
650mV
クロマ・ピーク
207.5mV
0mV
図71．PALクロマ・ビデオ・レベル
基準白
1050.2mV
698.4mV
ブランク/黒レベル
351.8mV
同期レベル
51mV
図72．PAL RGBビデオ・レベル
− 38 −
REV.0
ADV7170/ADV7171
UV波形
白
シ
ア
ン
黄
マ
ジ
ェ
ン
タ
緑
赤
青
黒
シ
ア
ン
505mV
白
黄
緑
マ
ジ
ェ
ン
タ
赤
青
黒
505mV
334mV
423mV
171mV
BETACAM レベル
BETACAM レベル
82mV
0mV
0mV
0mV
0mV
–82mV
–171mV
–334mV
–423mV
–505mV
–505mV
図73．NTSC 100％カラー・バー、ペデスタルなしUレベル
白
シ
ア
ン
黄
マ
ジ
ェ
ン
タ
緑
赤
青
図76．NTSC 100％カラー・バー、ペデスタルなしVレベル
黒
467mV
白
シ
ア
ン
黄
緑
マ
ジ
ェ
ン
タ
赤
青
黒
467mV
309mV
391mV
158mV
BETACAMレベル
BETACAM レベル
76mV
0mV
0mV
0mV
0mV
–76mV
–158mV
–309mV
–391mV
–467mV
–467mV
図74．NTSC 100％カラー・バー、ペデスタルありUレベル
白
シ
ア
ン
黄
マ
ジ
ェ
ン
タ
緑
赤
青
図77．NTSC 100％カラー・バー、ペデスタルありVレベル
黒
350mV
白
シ
ア
ン
黄
緑
232mV
マ
ジ
ェ
ン
タ
赤
青
350mV
黒
293mV
SMPTE レベル
118mV
57mV
SMPTEレベル
0mV
0mV
0mV
–57mV
0mV
–118mV
–232mV
–293mV
–350mV
–350mV
図75．PAL 100％カラー・バー、Uレベル
REV.0
図78．PAL 100％カラー・バー、Vレベル
− 39 −
ADV7170/ADV7171
付録7
オプションの出力フィルタ
ADV7170/ADV7171のCVBS、Y、UV、クロマ、RGB各出力に出力
像機に接続する場合、出力フィルタは必要ありません。しかし、出
フィルタが必要な場合、
図79に示すフィルタを使用することができ
力信号がサンプリングを使用するシステム（デジタル・テレビ受像
ます。図80、図81、図82にフィルタ特性を示します。ADV7170/
機など）に入力する場合、エイリアスを防ぐためにフィルタが必要
ADV7171の出力を普通のアナログ・モニターやアナログ・テレビ受
になります。
L
1µ H
L
2.7µ H
0
L
0.68µ H
VdB – OP
IN
OUT
C
470pF
R
75Ω
C
330pF
C
56pF
–5
R
75Ω
–10
–15
dB
図79．出力フィルタ
–20
–25
0
–5
–30
–10
–15
VdB – OP
–35
–20
1
10
周波数 - MHz
–25
100
図81．出力フィルタ特性の拡大図
–35
–40
–45
–50
0.0
–55
–0.5
–60
VdB – OP
–65
–70
10k
–1.0
100k
1M
周波数 - Hz
10M
100M
–1.5
–2.0
図80．出力フィルタ特性
dB
dB
–30
–2.5
–3.0
–3.5
–4.0
–4.5
1
2
3
4
5
6
7
8 9 10
周波数 - MHz
図82．出力フィルタ特性の拡大図
− 40 −
REV.0
ADV7170/ADV7171
付録8
オプションのD/ACバッファ
次の式で絶対出力フルスケール電流と電圧を計算します。
ADV7170/ADV7171のD/AC出力に外部バッファが必要な場合、図
83の構成にすることを推奨します。この構成では、全電流（36 mA）
VOUT＝IOUT × RLOAD
（VREF × K）
IOUT＝
RSET
K＝4.2146（定数）、VREF＝1.235 V
容量の半分（18 mA）でD/AC出力が動作しています。これによって、
ADV7170/ADV7171の電力損失を減らすことができ、RSETが300Ωで
RLOADが75Ωのときにアナログ電流が50％減少します。VAAが3.3 Vで
D/AC出力が18 mAのとき最適の性能が得られるので、
このモードで
は3.3 Vでの動作を推奨します。このバッファにより、さらにビデオ
出力の分離度が高くなります（図84のバッファ回路を参照）。
VAA
ADV7170/ADV7171
VREF
ピクセル・
ポート
デジタル・
コア
D/AC A
出力バッファ
CVBS
D/AC B
出力バッファ
CVBS
D/AC C
出力バッファ
LUMA
D/AC D
出力バッファ
CHROMA
RSET
300Ω
図83．出力D/ACバッファ構成
VAA
36Ω
テレビ/モニターへの出力
入力
2N2907
75Ω
75Ω
図84．推奨出力D/ACバッファ
REV.0
− 41 −
ADV7170/ADV7171
付録9
推奨レジスタ値
ADV7170/ADV7171のレジスタは、
ユーザーの求める標準規格に応
じて設定できます。
いくつかのビデオ標準規格に対する種々のレジスタ設定例を次
に示します。
各例では、すべてのD/ACに電源が供給され、BLANK入力制御が
無効になっている状態で、出力がコンポジットo/pに設定されてい
ます。さらに、バーストとカラー情報が出力され、内蔵カラー・バー
発生器がオフになっています。これらの例では、タイミング・モー
ドは、スレーブ・フォーマットでモード0になっています。タイミ
ング・レジスタ0のTR02∼TR00で、タイミング・モードを制御しま
す。コマンド・レジスタ内の各ビットの詳細については、データ・
シートのレジスタ・プログラムのセクションを参照してください。
新しいタイミング・モードを設定したら、TR07をトグルしなければ
なりません。タイミング・レジスタ1により、タイミング信号の位
置と期間を調整することができます。この例のタイミング・レジス
タ1は、デフォルト・モードでプログラムされています。
PAL B、D、G、H、（
I FSC＝4.43361875 MHz）
アドレス
データ
00Hex
01Hex
02Hex
03Hex
04Hex
07Hex
08Hex
09Hex
0AHex
0BHex
0CHex
0DHex
0EHex
0FHex
10Hex
11Hex
12Hex
13Hex
14Hex
15Hex
16Hex
17Hex
18Hex
19Hex
05Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
CBHex
8AHex
09Hex
2AHex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
タイミング・レジスタ0
タイミング・レジスタ1
サブキャリア周波数レジスタ0
サブキャリア周波数レジスタ1
サブキャリア周波数レジスタ2
サブキャリア周波数レジスタ3
サブキャリア位相レジスタ
クローズド・キャプション拡張データ・レジスタ0
クローズド・キャプション拡張データ・レジスタ1
クローズド・キャプション・データ・レジスタ0
クローズド・キャプション・データ・レジスタ1
ペデスタル制御レジスタ0
ペデスタル制御レジスタ1
ペデスタル制御レジスタ2
ペデスタル制御レジスタ3
CGMS_WSSレジスタ0
CGMS_WSSレジスタ1
CGMS_WSSレジスタ2
テレテキスト制御レジスタ
PAL M（FSC＝3.57561149 MHz）
アドレス
データ
00Hex
01Hex
02Hex
03Hex
04Hex
07Hex
08Hex
09Hex
0AHex
0BHex
0CHex
0DHex
0EHex
02Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
A3Hex
EFHex
E6Hex
21Hex
00Hex
00Hex
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
タイミング・レジスタ0
タイミング・レジスタ1
サブキャリア周波数レジスタ0
サブキャリア周波数レジスタ1
サブキャリア周波数レジスタ2
サブキャリア周波数レジスタ3
サブキャリア位相レジスタ
クローズド・キャプション拡張データ・レジスタ 0
0FHex
10Hex
11Hex
12Hex
13Hex
14Hex
15Hex
16Hex
17Hex
18Hex
19Hex
クローズド・キャプション拡張データ・レジスタ 1
クローズド・キャプション・データ・レジスタ0
クローズド・キャプション・データ・レジスタ1
ペデスタル制御レジスタ0
ペデスタル制御レジスタ1
ペデスタル制御レジスタ2
ペデスタル制御レジスタ3
CGMS_WSSレジスタ0
CGMS_WSSレジスタ1
CGMS_WSSレジスタ2
テレテキスト制御レジスタ
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
PAL N（FSC＝4.43361875 MHz）
アドレス
データ
00Hex
01Hex
02Hex
03Hex
04Hex
07Hex
08Hex
09Hex
0AHex
0BHex
0CHex
0DHex
0EHex
0FHex
10Hex
11Hex
12Hex
13Hex
14Hex
15Hex
16Hex
17Hex
18Hex
19Hex
05Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
CBHex
8AHex
09Hex
2AHex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
タイミング・レジスタ0
タイミング・レジスタ1
サブキャリア周波数レジスタ0
サブキャリア周波数レジスタ1
サブキャリア周波数レジスタ2
サブキャリア周波数レジスタ3
サブキャリア位相レジスタ
クローズド・キャプション拡張データ・レジスタ 0
クローズド・キャプション拡張データ・レジスタ 1
クローズド・キャプション・データ・レジスタ0
クローズド・キャプション・データ・レジスタ1
ペデスタル制御レジスタ0
ペデスタル制御レジスタ1
ペデスタル制御レジスタ2
ペデスタル制御レジスタ3
CGMS_WSSレジスタ0
CGMS_WSSレジスタ1
CGMS_WSSレジスタ2
テレテキスト制御レジスタ
PAL−60（FSC＝4.43361875 MHz）
アドレス
データ
00Hex
01Hex
02Hex
03Hex
04Hex
07Hex
08Hex
09Hex
0AHex
0BHex
0CHex
0DHex
0EHex
0FHex
10Hex
11Hex
12Hex
13Hex
04Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
CBHex
8AHex
09Hex
2AHex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
− 42 −
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
タイミング・レジスタ0
タイミング・レジスタ1
サブキャリア周波数レジスタ0
サブキャリア周波数レジスタ1
サブキャリア周波数レジスタ2
サブキャリア周波数レジスタ3
サブキャリア位相レジスタ
クローズド・キャプション拡張データ・レジスタ0
クローズド・キャプション拡張データ・レジスタ1
クローズド・キャプション・データ・レジスタ0
クローズド・キャプション・データ・レジスタ1
ペデスタル制御レジスタ0
ペデスタル制御レジスタ1
REV.0
ADV7170/ADV7171
PAL-60（続き）
（FSC＝4.43361875 MHz）
アドレス
データ
14Hex
15Hex
16Hex
17Hex
18Hex
19Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
ペデスタル制御レジスタ2
ペデスタル制御レジスタ3
CGMS_WSSレジスタ0
CGMS_WSSレジスタ1
CGMS_WSSレジスタ2
テレテキスト制御レジスタ
パワーアップ・リセット値
NTSC（FSC＝3.5795454 MHz）
アドレス
データ
00Hex
01Hex
02Hex
03Hex
04Hex
07Hex
08Hex
09Hex
0AHex
0BHex
0CHex
0DHex
0EHex
0FHex
10Hex
11Hex
12Hex
13Hex
14Hex
15Hex
16Hex
17Hex
18Hex
19Hex
00Hex
58Hex
00Hex
00Hex
10Hex
00Hex
00Hex
16Hex
7CHex
F0Hex
21Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
00Hex
REV.0
モード・レジスタ0
モード・レジスタ1
モード・レジスタ2
モード・レジスタ3
モード・レジスタ4
タイミング・レジスタ0
タイミング・レジスタ1
サブキャリア周波数レジスタ0
サブキャリア周波数レジスタ1
サブキャリア周波数レジスタ2
サブキャリア周波数レジスタ3
サブキャリア位相レジスタ
クローズド・キャプション拡張データ・レジスタ 0
クローズド・キャプション拡張データ・レジスタ 1
クローズド・キャプション・データ・レジスタ0
クローズド・キャプション・データ・レジスタ1
ペデスタル制御レジスタ0
ペデスタル制御レジスタ1
ペデスタル制御レジスタ2
ペデスタル制御レジスタ3
CGMS_WSSレジスタ0
CGMS_WSSレジスタ1
CGMS_WSSレジスタ2
テレテキスト制御レジスタ
− 43 −
ADV7170/ADV7171
付録10
出力波形
0.6
V
0.4
0.2
0.0
–0.2
L608
0.0
10.0
20.0
30.0
40.0
50.0
60.0
マイクロ秒
ノイズ除去:0.00 dB
APL = 39.1%
625ラインPAL
フィルタリングなし
6.72μsで0.00Vにスロー・クランプ
精度モード OFF
同期
サウンド・イン・同期OFF
同期 = ソース
選択フレーム:1 2 3 4
図85．100/75％ PALカラー・バー
V
0.5
0.0
L575
0.0
10.0
20.0
APLニーズ同期 = ソース!
625ラインPAL
フィルタリングなし
30.0
40.0
マイクロ秒
精度モードOFF
同期
50.0
60.0
70.0
サウンド・イン・同期OFF
同期 = A
選択フレーム:1
6.72µsで0.00Vにスロー・クランプ
図86．100/75％ PALカラー・バー輝度
− 44 −
REV.0
ADV7170/ADV7171
0.5
V
0.0
–0.5
L575
10.0
20.0
30.0
40.0
50.0
BRUCH信号なし
マイクロ秒
APLニーズ同期 = ソース!
625ラインPAL
フィルタリングなし
精度モードOFF
同期
60.0
サウンド・イン・シンクOFF
同期 = A
選択フレーム:1
6.72µsで0.00Vにスロー・クランプ
図87．100/75％ PALカラー・バー・クロマ
100.0
V
IRE:FLT
0.5
50.0
0.0
0.0
–50.0
0.0
APL = 44.6%
525ラインNTSC
F1
L76
10.0
20.0
30.0
マイクロ秒
40.0
60.0
精度モードOFF
フィルタリングなし
同期
同期 = A
選択フレーム:12
6.72µsで0.00Vにスロー・クランプ
図88．100/75％ NTSCカラー・バー
REV.0
50.0
− 45 −
ADV7170/ADV7171
0.6
0.4
V
IRE:FLT
50.0
0.2
0.0
0.0
–0.2
F2
L238
10.0
ノイズ除去:15.05dB
APL = 44.7%
525ラインNTSC
20.0
30.0
マイクロ秒
精度モードOFF
フィルタリングなし
40.0
50.0
同期
60.0
同期 = ソース
選択フレーム:12
6.72µsで0.00Vにスロー・クランプ
図89．100/75％ NTSCカラー・バー輝度
0.4
50.0
0.0
IRE:FLT
V
0.2
–0.2
–50.0
–0.4
F1
L76
0.0
10.0
20.0
ノイズ除去:15.05dB
APL要SYNC = SOURCE!
525ラインNTSC
フィルタリングなし
30.0
マイクロ秒
40.0
50.0
60.0
精度モードOFF
同期
同期 = B
選択フレーム:12
6.72µsで0.00Vにスロー・クランプ
図90．100/75％ NTSCカラー・バー・クロマ
− 46 −
REV.0
ADV7170/ADV7171
V
APL = 39.6%
システム・ラインL608
角度(DEG)0.0
ゲイン x 1.000 0.000dB
625ラインPAL
ソースからのバースト
表示+V & -V
cy
R
g
M
g
75%
100%
YI
b
U
yl
B
G
Cy
m
g
r
サウンド・イン同期 OFF
図91．PALベクトル・プロット
R-Y
APL = 45.1%
システム・ラインL76F1
角度(DEG)0.0
ゲイン x 1.000 0.000dB
525ラインNTSC
ソースからのバースト
cy
I
R
M
g
YI
Q
b
100%
B-Y
75%
B
G
Cy
–Q
–I
SETUP 7.5%
図92．NTSCベクトル・プロット
REV.0
− 47 −
ADV7170/ADV7171
カラー・バー(NTSC)
フィールド = 2、ライン = 28
輝度レベル(IRE)
0.4
0.2
30.0
WFM -->
FCCカラー・バー
0.2
0.0
0.2
0.1
0.2
0.1
–0.2
–0.2
–0.3
–0.2
–0.3
0.0
0.0
–0.1
–0.2
–0.2
–0.1
–0.3
–0.2
-----
青
黒
20.0
10.0
0.0
–10.0
クロマ・レベル(IRE)
0.0
1.0
0.0
–1.0
クロマ位相(DEG)
.....
0.0
–1.0
–2.0
灰
平均:
黄
シアン
緑
マジェンタ
赤
基準75/7.5/75/7.5カラー・バー標準
32 --> 32
図93．NTSCカラー・バー測定
DGDP (NTSC)
MOD 5ステップ
WFM -->
ブロック・モード・スタート F2 L64、ステップ = 32、エンド = 192
微分ゲイン(%)
最小 = 0.00、最大 = 0.11、p-p/最大 = 0.11
0.00
0.08
0.07
0.11
0.07
0.05
0.3
0.2
0.1
0.0
–0.1
微分位相(DEG)
0.00
0.03
–0.02
最小 = -0.02、最大 = 0.14、pk-pk = 0.16
0.14
0.10
0.10
0.20
0.15
0.10
0.05
–0.00
–0.05
–0.10
1ST
2ND
3RD
4TH
5TH
6TH
図94．NTSC 微分ゲインと位相測定
− 48 −
REV.0
ADV7170/ADV7171
輝度非直線性(NTSC)
フィールド = 2、ライン = 21
輝度非直線性(%)
99.9
100.0
5ステップ
WFM -->
99.9
pk-pk = 0.2
99.9
99.8
3次
4次
5次
100.4
100.3
100.2
100.1
100.0
99.9
99.8
99.7
99.6
99.5
99.4
99.3
99.2
99.1
99.0
98.9
98.8
98.7
98.6
1次
2次
図95．NTSC輝度非直線性測定
クロマ AM PM (NTSC)
フル・フィールド (両方のフィールド)
帯域幅 100Hzから500kHz
WFM -->
適切
AMノイズ
–68.4dB RMS
–75.0
–70.0
–65.0
–60.0
–55.0
PMノイズ
–50.0
–40.0
dB RMS
–45.0
–40.0
dB RMS
–64.4dB RMS
–75.0
–70.0
–65.0
–60.0
–55.0
–50.0
(0dB = 714mV p-p、100%クロマ・レベルAGC付き)
図96．NTSC AMPMノイズ測定
REV.0
–45.0
− 49 −
ADV7170/ADV7171
ノイズ・スペクトラム(NTSC)
フィールド = 2、ライン = 64
振幅(0 dB = 714mV p-p)
帯域幅 100kHz∼フル
ペデスタル
WFM -->
ノイズレベル = −80.1 dB RMS
–5.0
–10.0
–15.0
–20.0
–25.0
–30.0
–35.0
–40.0
–45.0
–50.0
–55.0
–60.0
–65.0
–70.0
–75.0
–80.0
–85.0
–90.0
–95.0
–100.0
1.0
2.0
3.0
4.0
5.0
6.0
MHz
図97．NTSC S/N比ペデスタル測定
ノイズ・スペクトラム(NTSC)
フィールド = 2、ライン = 64
振幅(0 dB = 714mV p-p)
帯域幅 10kHz∼フル(TILT NULL)
–5.0
WFM -->
ランプ信号
ノイズレベル = −61.7 dB RMS
–10.0
–15.0
–20.0
–25.0
–30.0
–35.0
–40.0
–45.0
–50.0
–55.0
–60.0
–65.0
–70.0
–75.0
–80.0
–85.0
–90.0
–95.0
–100.0
1.0
2.0
3.0
4.0
5.0
MHz
図98．NTSC S/N比ランプ測定
− 50 −
REV.0
ADV7170/ADV7171
パレードSMPTE/EBU PAL
mV
Y(A)
mV
Pb(B)
mV
Pr(C)
700
250
250
600
200
200
500
150
150
400
100
100
300
50
50
200
0
0
–50
–50
0
–100
–100
–100
–150
–150
–200
–200
–250
–250
100
–200
–300
図99．PAL YUV パレード・プロット
ライティング
L183
YI
–274.82
0.93%
平均32 --> 32
カラー・バー:75% SMPTE/EBU (50 Hz)
ピーク・ホワイト(100%) 700.0 mV、セットアップ0.0%、
カラーPk-Pk 525.0 mV
G
–173.24
0.19%
R
–88.36
0.19%
CY
88.31
0.28%
M
174.35
–0.65%
B
260.51
–0.14%
B-Y
W
YI
462.80
–0.50%
CY
864.78
–0.88%
YI
G
307.54
–0.21%
G
CY
R
M
216.12
–0.33%
M
R
156.63
–0.22%
B
B
61.00
1.92%
B
R
G
M
CY
YI
W
R-Y
CY
–262.17
–0.13%
G
–218.70
–0.51%
B
–42.54
0.69%
カラー Pk-Pk:B-Y 532.33 mV 1.40%
ピーク・ホワイト:700.4 mV (100%)、セットアップ -0.01%
YI
41.32
–0.76%
R-Y 514.90 mV - 1.92%
遅延:B-Y - 6ns/R-Y - 6ns
図100．PAL YUVライティング・プロット
REV.0
− 51 −
M
212.28
–3.43%
R
252.74
–3.72%
ADV7170/ADV7171
コンポーネント・ノイズ
ライン = 202
振幅(0 dB = 700 mV p-p)
帯域幅 10 kHz∼5.0MHz
ノイズ dB RMS
0.0
–5.0
–10.0
-->Y –82.1
Pb –82.3
Pr –83.3
–15.0
–20.0
–25.0
–30.0
–35.0
–40.0
–45.0
–50.0
–55.0
–60.0
–65.0
–70.0
–75.0
–80.0
–85.0
–90.0
–95.0
–100.0
1.0
2.0
3.0
4.0
5.0
6.0
MHz
図101．PAL YUV S/N比プロット
コンポーネント・マルチバースト
ライン = 202
振幅(0dB = 688.1mV/683.4mV/668.9mVの100%)
(dB)
0.04
–0.02
–0.05
–0.68
–2.58
–8.05
0.49
0.99
2.00
3.99
4.79
5.79
0.0
Y –5.0
–10.0
0.21
0.23
–0.78
–2.59
–7.15
0.49
0.99
1.99
2.39
2.89
0.25
0.25
–0.77
–2.59
–7.13
0.49
0.99
1.99
2.39
2.89
0.0
Pb –5.0
–10.0
0.0
Pr –5.0
–10.0
MHz
図102．PAL YUVマルチバースト・レスポンス
− 52 −
REV.0
ADV7170/ADV7171
コンポーネント・ベクトルSMPTE/EBU、75%
R
M
g
YI
BK
B
G
CY
図103．PAL YUVベクトル・プロット
mV
GREEN (A)
mV
BLUE (B)
700
700
600
600
500
500
400
400
300
300
200
200
100
100
0
RED (C)
700
600
500
400
300
200
100
0
0
–100
–100
–100
–200
–200
–200
–300
–300
–300
図104．PAL RGB波形
REV.0
mV
− 53 −
ADV7170/ADV7171
索引
目次
ページ
特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
ADV7170/ADV7171の仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
ダイナミック仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
タイミング仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
オーダ・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
ピン配列 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
ピン機能説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
データ・パス概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
内蔵フィルタ応答 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
カラー・バー生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
スクエア・ピクセル・モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
カラー信号制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
バースト信号制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
NTSCペデスタル制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
ピクセル・タイミング概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
サブキャリア・リセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
リアルタイム制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
ビデオ・タイミング概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
出力ビデオ・タイミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
パワーオン・リセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
MPUポート概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
レジスタ・アクセス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
レジスタ・プログラミング . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
モード・レジスタ0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
モード・レジスタ1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
モード・レジスタ2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
モード・レジスタ3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
モード・レジスタ4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
タイミング・レジスタ0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
タイミング・レジスタ1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
サブキャリア周波数レジスタ3∼0 . . . . . . . . . . . . . . . . . . . . . . . . 28
サブキャリア位相レジスタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
クローズド・キャプション偶数フィールド . . . . . . . . . . . . . . . . 28
クローズド・キャプション奇数フィールド . . . . . . . . . . . . . . . . 28
NTSCペデスタル/PAL TELETEXT制御レジスタ3∼0 . . . . . . . . . 28
テレテキスト制御レジスタTC07 . . . . . . . . . . . . . . . . . . . . . . . . . . 28
付録 1．基板設計とレイアウトの考察 . . . . . . . . . . . . . . . . . . . . . 30
付録 2．クローズド・キャプション . . . . . . . . . . . . . . . . . . . . . . . 32
付録 3．コピー・ジェネレーション・マネージメント・
システム（CGMS）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
付録 4．ワイド・スクリーン・シグナリング . . . . . . . . . . . . . . . 34
付録 5．テレテキスト挿入 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
付録 6．NTSC波形（ペデスタルあり）. . . . . . . . . . . . . . . . . . . . . 36
NTSC波形（ペデスタルなし）. . . . . . . . . . . . . . . . . . . . . 37
PAL波形 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
UV波形 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
付録7． オプションの出力フィルタ . . . . . . . . . . . . . . . . . . . . . . . 40
付録8． オプションのD/ACバッファ . . . . . . . . . . . . . . . . . . . . . . 41
付録 9．推奨レジスタ値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
付録 10．出力波形 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
− 54 −
REV.0
ADV7170/ADV7171
外形寸法
サイズはインチと（mm）で示します。
44ピン・プラスチック・クワッド・フラットパック（PQFP）
(S-44)
0.548 (13.925)
0.546 (13.875)
0.096 (2.44)
MAX
0.398 (10.11)
0.390 (9.91)
0.037 (0.94)
0.025 (0.64)
8°
0.8°
33
23
34
22
実装面
上面図
(ピンは下へ)
44
0.040 (1.02)
0.032 (0.81)
0.040 (1.02)
0.032 (0.81)
12
1
11
0.033 (0.84)
0.029 (0.74)
0.083 (2.11)
0.077 (1.96)
0.016 (0.41)
0.012 (0.30)
44ピン薄型プラスチック・クワッド・フラットパック（TQFP）
(SU-44)
0.047 (1.20)
MAX
0.006 (0.15)
0.002 (0.05)
0.472 (12.00) 角
33
23
34
22
実装面
上面図
0.394
(10.0) 角
(ピンは下へ)
44
12
1
0.041 (1.05)
0.037 (0.95)
REV.0
0.031 (0.80)
BSC
− 55 −
11
0.018 (0.45)
0.012 (0.30)
うにやさ
ゅ
い
し
ちき
PRINTED IN JAPAN
D13123-2.7-10/99,1A
ADV7170/ADV7171
み
る
「この取扱説明書はエコマーク認定の再生紙を使用しています。」
ど
りをまも
− 56 −
REV.0