Freescale Semiconductor 应用笔记 Document Number: AN4721 Rev 0, 08/2013 S12ZVH：硬件设计指南 作者: Arturo Inzunza 内容 1 简介 1 简介.......................................... ...............................1 本应用笔记描述了 S12ZVH 系列 MCU 上的不同模块所需 的外部硬件。S12ZVH 系列设计用于包括模拟步进电机、 LCD 和/或 CAN 通信在内的基本/低端汽车仪表盘。本应 用笔记将详细说明以下模块和引脚：稳压器、复位电路、 ADC 模块、电池检测模块、大电流引脚、中断引脚、未使 用引脚和 CANPHY 模块及其专用稳压器。本笔记还将涵 盖通用 PCB 布局建议，帮助降低电磁辐射并提升电磁抗扰 性。 2 稳压器.....................................................................2 3 复位电路....................................... ......................... 5 4 编程电路....................................... ......................... 6 5 时钟电路....................................... ......................... 7 6 中断引脚....................................... ......................... 8 7 LCD 引脚和对比度............................. .................. 8 由于 S12ZVH 系列的目标应用是汽车仪表盘，我们将根据 运行所需的外部硬件来分析针对该应用的不同要求，以及 该系列与典型解决方案相比所具备的优势。关于该系列 MCU 的更多具体信息及特性，请参见 http:// www.freescale.com/S12ZVH 。 8 特殊的未使用引脚.................................................9 9 大电流引脚...................................... .......................9 10 模拟引脚和电池检测............................ .................9 11 CANPHY.................................................................9 12 印刷电路板设计注意事项...................................10 13 结论....................................... ................................11 14 参考....................................... ................................11 为了确保 MCU 的不同模块能正常工作，需要用到一些外 部硬件如电容和电阻。最常用的配置包括限流电路、去抖 电容、上拉电阻、滤波器和大型电容及电感等。需要根据 所设计的应用来进行电子配置，在这里我们基于汽车仪表 盘来考虑。这里列出了硬件方面需要特别注意的模块： • 稳压器（主稳压器和 CAN 专用稳压器） • 复位电路 • 编程电路（BDM） • 时钟电路（主 OSC 和 32 kHz） • 中断引脚 • LCD 引脚和对比度 • 特殊和未使用的引脚 • 模拟引脚（模数转换器） © 2013 Freescale Semiconductor, Inc. 稳压器 • 大电流引脚（步进电机控制器） • CANPHY 引脚 144 143 142 141 140 139 138 137 136 135 134 133 132 131 130 129 128 127 126 125 124 123 122 121 120 119 118 117 116 115 114 113 112 111 110 109 PG3 / FP27 PG4 / FP28 PG5 / FP29 PG6 / FP30 PG7 / FP31 PH0 / FP32 PH1 / FP33 PH2 / FP34 PH3 / FP35 PH4 / FP36 PH5 / FP37 PH6 / FP38 PH7 / FP39 VSSX3 VDDX3 PB0 / BP0 PB1 / BP1 PB2 / BP2 PB3 / BP3 PP4 / PWM4 PP2 / PWM2 PP0 / PWM0 VDD VSS2 PE3 / 32K_XTAL PE2 / 32K_EXTAL VSSA / VRL VDDA / VRH PAD7 / AN0_7 / KWAD7 PAD6 / AN0_6 / KWAD6 PAD5 / AN0_5 / KWAD5 PAD4 / AN0_4 / KWAD4 PAD3 / AN0_3 / KWAD3 PAD2 / AN0_2 / KWAD2 PAD1 / AN0_1 / KWAD1 PAD0 / AN0_0 / KWAD0 不是所有模块和引脚在任一 S12ZVH 系列器件上均可用。目前该系列有两种型号：144 LQFP 封装和 100 LQFP 封装。 本应用笔记将介绍 144 LQFP 封装上的可用功能，因为该型号上的模块功能最完整。图 1 显示了该型号的引脚排列。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 144 LQFP Top view 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 BKGD / MODC PC7 / TXD1 PC6 / RXD1 PC5 / SGA0 PC4 / SGT0 PT4 / PDO / IOC1_4 / KWT4 PT3 / PDOCLK / IOC1_3 / KWT3 PT2 / DBGEEV / IOC1_2 / KWT2 PT1 / RTC_CAL / IOC1_1 / KWT1 PT0 / API_EXTCLK / IOC1_0 / KWT0 VSSX2 VDDX2 PS7 / TXD0 / IRQ / KWS7 PS6 / RXD0 / XIRQ / KWS6 PS5 / (TXCAN0) / SDA0 / KWS5 PS4 / (RXCAN0) / SCL0 / KWS4 PS3 / SS0 / KWS3 PS2 / SCK0 / KWS2 PS1 / MOSI0 / KWS1 PS0 / MISO0 / KWS0 BCTLC BCTL VSENSE NC NC SPLIT0 NC CANL0 NC VSSC NC CANH0 NC VDDC NC VSUP FP17 / PF1 FP16 / PF0 FP15 / PD7 FP14 / PD6 FP13 / PD5 FP12 / PD4 FP11 / PD3 FP10 / PD2 FP9 / PD1 FP8 / PD0 FP7 / (PWM6) / PA7 FP6 / (PWM4) / PA6 FP5 / (PWM2) / PA5 FP4 / (PWM0) / PA4 FP3 / (SDA0) / PA3 FP2 / (SCL0) / PA2 FP1 / PA1 FP0 / PA0 测试 PWM1 / PP1 PWM3 / PP3 (RXD1) / PWM5 / PP5 (TXD1) / PWM7 / PP7 VSS1 VDDF RXCAN0 / PC0 TXCAN0 / PC1 CPRXD0 / PC2 CPTXD0 / PC3 复位 EXTAL / PE0 XTAL / PE1 VSSX1 VDDX1 PWM6 / PP6 KWT5 / IOC1_5 / PT5 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 FP26 / PG2 FP25 / PG1 FP24 / PG0 VLCD FP23 / PF7 KWT7 / IOC1_7 / PT7 NC NC M0COSM/ M0C0M / IOC0_0 / PU0 M0COSP / M0C0P / PU1 M0SINM / M0C1M / IOC0_1 / PU2 M0SINP / M0C1P / PU3 VDDM1 VSSM1 M1COSM/ M1C0M / IOC0_2 / PU4 M1COSP / M1C0P / PU5 M1SINM / M1C1M / IOC0_3 / PU6 M1SINP / M1C1P / PU7 M2COSM / M2C0M / IOC0_4 / PV0 M2COSP / M2C0P / PV1 M2SINM / M2C1M / ICO0_5 / PV2 M2SINP / M2C1P / PV3 VDDM2 VSSM2 M3COSM / M3C0M / IOC0_6 / PV4 M3COSP / M3C0P / PV5 M3SINM / M3C1M / IOC0_7 / PV6 M3SINP / M3C1P / PV7 NC NC KWT6 / IOC1_6 / ECLK / PT6 FP22 / PF6 FP21 / PF5 FP20 / PF4 FP19 / PF3 FP18 / PF2 图 1. S12ZVH 144-LQFP 引脚排列 2 稳压器 S12ZVH 是 MagniV 系列的一部分，采用飞思卡尔 LL18UHV 技术开发。这意味着这些 MCU 的电源引脚可以直接支 持汽车电池电压，而无需经过外部电压调节级。这对于 S12ZVH 系列同样适用，此外该系列还具有两个独立稳压器： 一个主稳压器和一个 CAN 专用稳压器控制器。这样配置有助于保护 MCU 电源免受 CANH 和 CANL 线上的意外短 路、过流、过压及其他干扰的影响，这两根线具有自己的电源。假设 CAN 电源下降，以 CANH 或 CANL 线上电路 短路导致为例，主电源仍能保持 MCU 继续工作。S12ZVH 系列上的任意稳压器的正常工作电压调节范围为 6 至 18V，而模块可承受持续时间小于 400 ms 的高达 40V 的尖峰电压。 S12ZVH：硬件设计指南, Rev 0, 08/2013 2 Freescale Semiconductor, Inc. 稳压器 MCU 带有一个完全工作的 5V 稳压器，可为 MCU 和电路板上其他外设提供高达 70 mA 的电流。在此配置下，MCU 无需外部传输晶体管也能工作。如果稳压器需要提供更大电流，可以添加一个外部传输晶体管以提升最大电流。传 输晶体管的选择 讨论了传输晶体管的选择示例。图 2 说明了在主稳压器上使用传输晶体管所需的连接。CAN 稳压 器需要一个外部传输晶体管，且只为 CAN 物理层通信供电。 VBAT VSENSE ISUP VSUP GND CANH ICAN SPLIT IBCTL BCTL CANL ICAN VDDA VDDM[2:1] VDDX[3:1] VSSX1 GPIO II/O RL2 IBCTLC VI/O BCTLC VDDC 图 2. 主稳压器的设置 2.1 VSUP 和主稳压器 VDDX VSUP 是稳压器的输入引脚。必须在此线上添加二极管（如图 2 所示）或 MOSFET 以提供电池反接保护。建议在电 池反接二极管后并联安装一个 10 uF 电解电容和一个 220 nF X7R 的陶瓷电容，用于过滤电池纹波。设计人员可以选 择添加一个较大的电容用于充电，从而在掉电时提供电源。该电容的值取决于电流消耗和关闭前 MCU 执行管理操作 所需的时间。 5 V 稳压器输出从内部与 VDDX1 引脚相连。设计人员必须从外部将 VDDX1 连接到 VDDX2 和 VDXX3。VDDX 电 源域为大部分的 MCU 外设供电，除了模数转换器（ADC）和步进电机控制器（SMC）。如果系统需要高于 70 mA 的 电流，则需要添加一个外部 PNP 传输晶体管。稳压器具有一个称为 BCTL 的专用引脚，用于控制作为线性放大器的 PNP 传输晶体管的基极。为了保证晶体管的正确工作，建议在基极添加一个上拉电阻（5.6 K）。传输晶体管的集电极 连接到 VDDX 节点，发射极连接到 VSUP（请参见图 2 ）。BCTL 引脚上的信号为模拟信号。建议将传输晶体管尽可 能靠近 BCTL 引脚放置，以避免在基极控制器上产生噪声耦合或信号衰减。 VDDX 节点需要以下外部电容： • 为了保证环路稳定性（关键操作），在此节点上需要一个 10 μF 的湿式化学电容。该 10 μF 湿式化学电容可由 3.3 至 4.7 μF X7R 的陶瓷电容代替。 • 100 nF 或更大电容值的 X7R 陶瓷或钽电容可以保护由带负载引脚开关引起的尖峰。这些电容应连接到 VDDX1、VDDX2 和 VDDX3 引脚。 • 为了降低 RF 辐射，提升电源质量，可以在电路中添加一对 10 nF 电容，并与一个 1 nF 电容并联。 注 通常，这些电容应尽可能地靠近 IC 放置，以降低射频发射。 S12ZVH：硬件设计指南, Rev 0, 08/2013 Freescale Semiconductor, Inc. 3 稳压器 2.2 VSUP 和 CAN 稳压器 VDDC 与主稳压器不同，CAN 稳压器需要外部传输晶体管才能工作。如果应用无需 CAN 通信，则可以不安装该晶体管， 这不会影响其他外设的工作。CAN 稳压器上的传输配置与主稳压器上的传输配置相似。需要一个 PNP 晶体管，基极 必须连接到 BCTLC 引脚，从而控制晶体管作为线性稳压器。晶体管的发射极连接到 VSUP（电池保护），集电极连 接到 VDDC。图 2 中也显示了 CAN 稳压器电路。 VDDC 稳压到 5 V，并连接到 CAN 物理收发器的电源域。假如该电源短路，MCU 的其他部分将继续工作。VDDC 引脚需要一个 100 nF 或更大的 X7R 陶瓷或钽电容，用以降低电源中的噪声。VDDC 稳压器可通过软件使能或禁止。 当用户不需要 CAN 通信时，必须将 VDDC 引脚与 VDDX 短接，BCTLC 引脚必须悬空，并且用户必须通过软件 （EXTCON 位）将 CAN 稳压器禁用。 2.3 VDD 和 VDDF VDDX 不仅为外围模块提供 5 V 电压，还为其他两个集成电压调节器供电：为 NVM 供电的 VDDF 和为 S12Z 内核供 电的 VDD。这两个电源连接到外部引脚，以便用户添加去耦电容，它们不需要连接外部电压。将 5 V 电压连接到这 些引脚会引起不可修复的损坏。VDD 和 VDDF 需要通过一个 220 nF X7R 的陶瓷电容接地。 注 VDD 和 VDDF 引脚只能用于添加合适的去耦电容。在这些引脚上添加任何外部负 载均会对微控制器的处理器或存储器阵列造成损坏。 2.4 VDDA 和 VDDM 正如前文所述，不是 S12ZVH 上的所有外设均由 VDDX 供电。模数转换器模块和步进电机控制器在 MCU 中具有独 立的电源域，分别是 VDDA 和 VDDM。虽然这些模块通常由 VDDX 供电，MCU 也为其提供专用电源域供电的可能 性。通常，VDDA 和 VDDM 也由 VDDX 供电，这些连接需要从外部完成，并且两个电源域均需要在每个引脚上添 加去耦电容，如下所示： • 可将 VDDA 视为 VDDX 引脚。添加一个 100 nF 或更大的 X7R 陶瓷或钽电容接地，并将其从外部连接到 VDDX。 • VDDM 为步进电机供电，可将其连接到 VDDX，不过需要大型电容为电机提供瞬态电流。建议每个引脚 （VDDM1 和 VDDM2）上最少要安装一个 47 μF X7R 陶瓷或钽电容。 2.5 接地 关于接地，VSS1、VSS2、VSSX1、VSSX2、VSSX3、VSSM1、VSSM2 和 VSSC 均能短接并应与位于 MCU 下的同 一个平面相连以屏蔽 EMC。VSSA 是模拟接地，应在连接到其他接地之前通过电感磁珠进行滤波。这样将隔离电机 和其他模块导致的噪声，以免影响 ADC 模块的测量精度。为此通常使用 50Ω/100 MHz 的磁珠。 2.6 VSENSE VSENSE 引脚为可选引脚，用于直接电池测压。由于该引脚本身具有电池反接保护，因此应直接将其与电池相连。 为了避免过流对该引脚和 ADC 模块造成损坏，需要添加一个 10 kΩ 的串联电阻。 S12ZVH：硬件设计指南, Rev 0, 08/2013 4 Freescale Semiconductor, Inc. 复位电路 2.7 传输晶体管的选择 外部传输晶体管可提供的最大电流主要取决于晶体管封装的耗散功率。晶体管的耗散功率可由通过的电流乘以电压 进行大致估算（P = V*I）。 例如： VSUP：12 V 应用电流：100 mA P=V I = (V输入 - V 输出 ) I输出 = (12 - 5 ) 0.1 = 700mW 等式 1. 传输晶体管的耗散功率计算示例 这里，最佳情况是电压为 12V，晶体管需耗散 700 mW。考虑到最坏情况下电压为 18 V，晶体管需耗散 1.3 W。请注 意，使用外部镇流器晶体管会禁用内部稳压器。在本示例中，来自晶体管的可用总电流为 100 mA。 在选择传输晶体管之前应考虑热特性和损耗。晶体管结温永远不能超过器件的额定工作结温。期望结温可通过以下 公式计算 Tj = Ta + (P ja ) 等式 2. 结温公式 其中： • • • • Tj：芯片内部结温（°C） Ta：最大预期环境温度（°C） P：最大预期耗散功率（W） θja：封装的标称热阻（°C/W） 考虑到之前设计在环境温度（25 °C）下工作且所选晶体管为 SOT-223 封装[83.3 °C/W]，晶体管的最大温度可达： Tj = T a + (P ja ) = 25 + (1.3 83.3 ) = 133.29 C 等式 3. 结温计算示例 设计人员必须小心选择晶体管，以符合设计中最坏情况的耗散功率要求。BCP53 PNP 晶体管拥有高电流增益、良好 的耗散功率特性和小巧的外形，是传输晶体管的理想选择。 3 复位电路 复位引脚是一条双向线。可通过以下任一方法使用： 1. 外部电路可通过下拉此线来发起 MCU 复位。 2. MCU 可以发起复位来触发外部复位。 当 MCU 由于 COP（看门狗超时）、时钟监视器复位或其他内部复位源而发起复位序列时，请注意，复位线的外部拉 低时间不能超过 24 µs。这是因为 MCU 中的复位电路使用复位下拉时间来检测复位源。如果复位线被拉低超过 24 μs，MCU 将检测为外部引脚复位，而不是相应的事件源（COP 或时钟监视器）。 S12ZVH：硬件设计指南, Rev 0, 08/2013 Freescale Semiconductor, Inc. 5 编程电路 在原型设计中，通常会添加一个按钮用于手动强制复位。这里，设计人员可以选择在按钮上添加一个去抖电容。发 生内部复位事件时，MCU 强制复位引脚先为低电平后为高电平，从而使其他连接到该引脚的电路也发生复位。该复 位脉冲必须小于 24 μs。必须确保复位线上的去抖电容满足该时间限制。建议使用低于 10 pF 的电容。如果设计人员 希望添加一个较大的去抖电容，则应在 MCU 的复位引脚和按钮之间添加一个二极管，如图 3 所示。 VDDX MCU RESET 通知其他器件 图 3. 具有按钮和二极管的复位引脚 建议在复位线上添加一个外部上拉电阻。阻值范围从 4.7 至 10 kΩ。 4 编程电路 S12ZVH 系列通过 BDM 协议进行编程。飞思卡尔的所有 S08 和 S12 微控制器采用该协议，许多第三方工具也可通过 BDM 进行编程。标准 BDM 连接器采用 100 mil 间距的 2x3 引脚插头。图 4 介绍了 BDM 连接器的引脚排列。 VDDX VDDX 4.7 k BKGD 1 2 3 4 5 6 RESET 0.1 uF 图 4. BDM 连接器 注 假定复位线已具有复位电路 中所述的上拉电阻。 S12ZVH：硬件设计指南, Rev 0, 08/2013 6 Freescale Semiconductor, Inc. 时钟电路 BDM 协议是通过 BKGD 线发送的串行协议。该线具有一个内部弱上拉电阻，因而需要一个范围在 4.7 至 10 kΩ 的外 部强上拉电阻。如果需要滤波电容，请记住我们使用 BKGD 引脚对微控制器进行串行编程，因而大电容会影响发送 信号的电压转换速率（Slew Rate）并导致无法正确编程。 BDM 连接器需要与复位引脚、电压(VDDX)和接地相连。建议在靠近连接器处添加一个陶瓷电容连接到 VDDX，以 降低编程电路对电源产生的噪声。建议使用一个 100 nF 至 220 nF X7R 的电容或钽电容。 5 时钟电路 虽然 S12ZVH 系列本身具有一个内部 1 MHz RC 振荡器可用于 MCU 时钟，不过还有另一个途径是添加一个外部晶 振。外部主晶振频率可从 4 MHz 到 16 MHz。内部 PLL 可以提升内部 RC 振荡器或外部晶振频率，产生频率高达 32 MHz 的总线时钟（64 MHz 内核时钟）。 S12ZVH 包含的振荡电路可以支持环路控制皮尔斯（LCP）或全摆幅皮尔斯（FSP）振荡模式。MCU 使用的振荡模式 可由软件配置。图 5 显示了所需的振荡器电路。S12ZVH 系列上的时钟、复位和电源管理单元可从同一个外部电路驱 动 LCP 或 FSP。无论是使用全摆幅皮尔斯还是环路控制皮尔斯设置，设计人员需要与晶振供应商讨论以确定正确的 Rs、Cx 和 Cy 值。通常，省略 Rs 或放置一个零欧姆的电阻。关于振荡器设置和纠错的更多信息，请参见应用笔记 AN3208 “Crystal Oscillator Troubleshooting Guide”，可从 freescale.com 下载。 OSC EXTAL Rs XTAL Cx Cy 晶振或谐振器 图 5. 针对 LCP 和 FSP 配置的主振荡器外部电路 除了主振荡器，S12ZVH 系列支持一个辅助小型晶振，用于实时计数器（RTC）模块。该小型晶振必须为 32.768 kHz，用于在应用中维持精确实时计数。用户可以选择从主振荡器运行 RTC 模块，不过飞思卡尔建议您使用专用的 32.768 kHz 振荡器以实现模块的最大可能精度。 S12ZVH：硬件设计指南, Rev 0, 08/2013 Freescale Semiconductor, Inc. 7 中断引脚 32K OSC EXTAL Rs XTAL Cy Cx RF 晶振或谐振器 图 6. 32 kHz 振荡器外部电路 32 kHz 振荡器电路与主振荡器十分相似。图 6 显示了 32 kHz 振荡器电路。两者的主要区别是反馈电阻（Rf）需要放 置在外部。Rs 电阻必须为 200 kΩ，Rf 必须为 100 MΩ。Cx 和 Cy 电容取决于所选的晶振或谐振器，必须与晶振供应 商确认。 当对振荡器电路布线时，请牢记这些均为高频走线。在晶振或负载电容下不应放置其他走线（数据或电源）。晶振与 MCU 引脚间的连接越短越好。 6 中断引脚 S12ZVH 系列的一些引脚具有中断功能。当在这些支持中断的引脚上施加脉冲时，可以将 MCU 从 STOP 和 SLEEP 模式唤醒。可通过软件配置脉冲极性，但是需要放置（或配置）上下拉电阻以匹配所选极性。一些引脚具有可以通 过软件支持和配置（为上拉或下拉）的内部上下拉电阻。如果用户希望在下降沿或低电平时发生中断，则引脚应具 有一个外部上拉电阻。如果用户希望在上升沿或高电平时发生中断，则需要相反的电阻（下拉电阻）。如果设计人员 希望添加一个外部上下拉电阻，则其范围应在 4.7 至 10 kΩ。具有支持中断的引脚的常用模块有键盘唤醒(KWx)、定 时器(TIM)模块、IRQ 和 XIRQ 引脚。 7 LCD 引脚和对比度 S12ZVH 系列上的 LCD 模块可以驱动最多 40 块前板和 4 块背板、最高 160 段的液晶显示屏（LCD）。单个 LCD 段由 一个前板（FP）和一个背板（BP）的特定信号组合控制。每个前板和背板所产生的各种波形并非数字化的，因而设 计人员必须避免在这些走线上添加电容。LCD 完全由 MCU 上的 LCD 模块进行供电和控制。LCD 无需外部电源。 必要时，可以使用一个外部背光电路以提升 LCD 的对比度。 LCD 模块本身可以控制 LCD 上各个段的对比度。这通过向 VLCD 引脚施加模拟信号来实现。VLCD 引脚在内部将 施加的模拟电压转换为 LCD 上打开段的信号对比度。在 VLCD 引脚上施加 5 V 电压意味着最大对比度，根据显示屏 极性，处于 ON 状态的段为全黑或全白。在 VLCD 引脚上施加 0 V 电压将使所有段失去颜色，即使段为 ON 状态。 可使用设置为分压器的电位计来手动控制 LCD 对比度。 S12ZVH：硬件设计指南, Rev 0, 08/2013 8 Freescale Semiconductor, Inc. 特殊的未使用引脚 8 特殊的未使用引脚 S12ZVH MCU 上的一些引脚保留为仅供飞思卡尔内部使用，不能用于量产级应用。这些引脚通常标记为 NC，且不 能接地或短接到 VDDX，必须将其悬空。TEST 引脚是飞思卡尔唯一未标记为 NC 的保留引脚。TEST 线仅用于飞思 卡尔出厂测试，并且必须接地。 未使用的数字引脚可以悬空。为了降低功耗，建议将这些未使用的数字引脚配置为输入引脚，并且启用内部上拉电 阻。这将降低电流消耗和外部电磁噪声的干扰。 未使用的 ADC 引脚应接地以降低泄漏电流。EXTAL、XTAL、32K_EXTAL 和 32K_XTAL 引脚的默认复位条件为已 启用下拉电阻。若不使用，应将这些引脚接地。 9 大电流引脚 S12ZVH 系列最多可以直接驱动四个步进电机。专用于步进电机控制器的引脚设定为大电流引脚。这些引脚最高可 驱动（或吸收）55 mA 的瞬时电流。虽然这些引脚的基本用途是驱动低功耗步进电机，它们也可用来直接驱动无需 外部驱动电路的 LED。这些引脚的电流来自 VDDM 引脚。VDDM 引脚需要大型电容来满足典型步进电机的快速电 流需求。关于为步进电机模块供电的更多信息，请参见章节 VDDA 和 VDDM 。 10 模拟引脚和电池检测 ADC 模块具有多个通道，一些连接到外部引脚，另一些连接到内部参考电压。如果引脚电流大于+/– 2.5 mA 将会影 响 ADC 精度（称为干扰模拟输入电流）。必须通过一个不超过 10 kΩ 的串行电阻来限制 ADC 引脚的电流。或者，设 计人员可以添加一个滤波电容来降低模拟信号上的噪声。为了获得最佳的 ADC 转换精度，添加的滤波电容应大于 6.1 nF。更多关于 ADC 模块、精度和转换时序的详细信息，请参见 freescale.com 上的 S12ZVH 参考手册。 在一连串降压级后，VSENSE 引脚（或 VSUP 本身）可从内部连接到一个 ADC 通道。VSENSE 引脚需要串联一个 10 kΩ 电阻。 11 CANPHY 144-LQFP 版本的 S12ZVH 系列具有片上 CAN 物理收发器和一个专用电源。这些片上模块有助于减少在仪表盘上实 现通信设计所需的总元件数。如 VSUP 和 CAN 稳压器 VDDC 中提到的，如果设计人员希望使用 CAN 通信，则可以 使用专用 VDDC 稳压器控制器为内部 CANPHY 供电。类似其他 CAN 物理收发器，设计人员可以根据应用使用 CANH、CANL 和 SPLIT 引脚来“终结”总线。图 7 显示了一个 CAN 节点终端示例。 S12ZVH：硬件设计指南, Rev 0, 08/2013 Freescale Semiconductor, Inc. 9 印刷电路板设计注意事项 CANH 扼流圈 R终端 C总线 CANH SPLIT CANL CANL C终端 R终端 C总线 图 7. CAN 物理收发器电路 根据节点在 CAN 网络中的位置，总线可能需要一个特定终端设计。R 终端电阻应提供 120 Ω 的总电缆阻抗。在 CAN 网络的总线实施中，只有总线两端的两个节点上有终端电阻。在这里每个 R 终端电阻必须为 60 Ω，从而实现 CANH 和 CANL 之间的 120 Ω 阻抗。不在 CAN 总线两端放置的节点没有终端电阻。为了符合 CAN 网络的这个要求，需要 进行彻底分析。 收发器上的 SPLIT 引脚为可选项，设计人员可以选择不使用它。该引脚有助于稳定 CAN 总线的隐形状态，可根据需 要通过软件启用或禁止。如果不使用 SPLIT 引脚（但使用 CANH 和 CANL），应将其悬空。CANH 和 CANL 线上的 常用节点扼流圈可用于降低耦合的电磁影响。该扼流圈与收发器引脚上的瞬态抑制器配合使用可以大大降低耦合的 电磁噪声和高频瞬态。 如果不使用 CAN 物理收发器，则 CANH、CANL 和 SPLIT 引脚应接地。 12 印刷电路板设计注意事项 以下建议基于“高效印刷电路板设计”按需在线研讨会（位于 freescale.com ）。 布线时，请尽量遵循以下建议： 1. 去耦电容应尽量靠近 MCU 引脚放置。 2. 连接功率开关器件的走线应尽可能的短。因此，这些器件应尽量靠近其控制的器件放置。 3. 信号走线必须与返回路径相距一个介质层（与覆铜层或接地走线相邻）。 4. 当使用双线接头连接器（连接多块电路板）时，推荐类似如下的接头引脚分配： 行 1：SSSGSSSGSSP 行 2：SGSSSGSSSGP 其中，S 代表信号，P 代表电源线，G 为接地。遵循此阵列确保每 个信号离接地只有一个引脚距离。注意将最重要的信号靠近接地引脚放置。 5. 元件放置时要考虑限制信号混淆。在电源区域内布电源线，仅在需要的位置布传感器线。应仅在数字区域内连 接数字 IC。 6. 建议使用小封装、大容量电容。 布线时请遵循以下建议： 1. 在低层数电路板上，无专用接地平面，电源线必须成对布线（电源和接地）。走线应该平行，且在制造工艺允许 范围内尽可能互相靠近。 S12ZVH：硬件设计指南, Rev 0, 08/2013 10 Freescale Semiconductor, Inc. 结论 输入 连接器 P P 大型 电容 G HF 大型 电容 电容 GND VREG HF 电容 VDD 图 8. 电源线布线 2. 使电源传输网络最小化。 3. 可能的话走线尽量布置成“三联体”（triplet)（信号/接地/信号） 信号 接地 信号 图 9. 以“三联体”方式布线 4. 尽量将所有未布线空间覆盖接地覆铜。 13 结论 S12ZVH 系列微控制器包含许多片上模拟元件，有助于降低所需的外部元件总数。遵循本指南上建议的各种注意事项 将有助于您的设计成功并快速上市。 14 参考 请参见更新的器件参考手册、参考设计和其他信息：http://www.freescale.com/S12ZVH “高效印刷电路板设计”按需在线研讨会位于：http://www.freescale.com/webapp/sps/site/training_information.jsp? code=WBNR_PCBDESIGN&fsrch S12ZVH：硬件设计指南, Rev 0, 08/2013 Freescale Semiconductor, Inc. 11 How to Reach Us: Home Page: freescale.com Web Support: freescale.com/support 本文档中的信息仅供系统和软件实施方使用 Freescale 产品。 本文并未 明示或者暗示授予利用本文档信息进行设计或者加工集成电路的版权许 可。 Freescale 保留对此处任何产品进行更改的权利，恕不另行通知。 Freescale 对其产品在任何特定用途方面的适用性不做任何担保、表示或 保证，也不承担因为应用程序或者使用产品或电路所产生的任何责任，明 确拒绝承担包括但不局限于后果性的或附带性的损害在内的所有责任。 Freescale 的数据表和/或规格中所提供的“典型”参数在不同应用中可能并 且确实不同，实际性能会随时间而有所变化。 所有运行参数，包括“经典 值”在内，必须经由客户的技术专家对每个客户的应用程序进行验证。 Freescale 未转让与其专利权及其他权利相关的许可。 Freescale 销售产 品时遵循以下网址中包含的标准销售条款和条件：freescale.com/ SalesTermsandConditions. Freescale, the Freescale logo, and Kinetis, are trademarks of Freescale Semiconductor, Inc., Reg. U.S. Pat. & Tm. Off. All other product or service names are the property of their respective owners. © 2012, 2013 Freescale Semiconductor, Inc. © 2012, 2013 飞思卡尔半导体有限公司 Document Number AN4721 Revision 0, 08/2013