CY14V104LA/CY14V104NA, 4-MBIT (512 K X 8 / 256 K X 16) NVSRAM Datasheet(Japanese).pdf

CY14V104LA
CY14V104NA
4M ビ ッ ト (512K × 8/256K × 16) nvSRAM
4M ビ ッ ト (512K × 8/256K × 16) nvSRAM
特長
機能の詳細
■
25ns と 45ns のア ク セス時間
■
512K × 8 (CY14V104LA) または 256 K × 16 (CY14V104NA) と
し て メ モ リ を内部的に編成
■
小容量の コ ンデンサのみで電源切断時の自動 STORE を実行
■
QuantumTrap 不揮発性素子への STORE を ソ フ ト ウ ェ ア、 デ
バイ ス ピ ン、 または電源切断時の AutoStore によ り 実行
■
SRAMへのRECALL 処理は ソ フ ト ウ ェ ア または電源投入によ
り 開始
■
回数に制限のない読み出 し 、 書き込み、 RECALL サイ ク ル
■
QuantumTrap に対する 100 万回の STORE サイ クル
■
20 年のデー タ 保持期間
■
コ ア VCC = 3.0V ～ 3.6V ； IO VCCQ = 1.65V ～ 1.95V
■
産業用温度範囲
■
48 ボール フ ァ イ ン ピ ッ チ ボール グ リ ッ ド ア レ イ (FBGA)
パ ッ ケージ
■
鉛フ リ ーおよび特定有害物質使用制限 (RoHS) に準拠
サイ プ レ スの CY14V104LA ／ CY14V104NA は、 メ モ リ セル
ご と に不揮発性要素を組み込んだ高速ス タ テ ィ ッ ク RAM です。
この メ モ リ は 512K バイ ト ×8 ビ ッ ト または 256K ワー ド ×16
ビ ッ ト で構成 さ れています。 組み込み不揮発性素子には、 世界
最高級の信頼性 を 備え た不揮発性 メ モ リ を 実現す る
QuantumTrap 技術を採用 し ています。回数に制限のない読み出
し と 書き込みを SRAM で可能にする一方、それ と は別に不揮発
性 デ ー タ を 不 揮 発 性 素 子 に 保 持 で き る よ う に し て い ま す。
SRAM から 不揮発性素子へのデー タ 転送 (STORE 処理 ) は、電
源切断時に自動的に実行 さ れます。 電源投入時には、 不揮発性
メ モ リ から SRAM にデー タ が復元 さ れます (RECALL 処理 ) 。
STORE と RECALL 両方の処理はソ フ ト ウ ェ ア制御で も 実行す
る こ と がで き ます。
すべての関連資料の一覧については、 こ こ を ク リ ッ ク し て く だ
さ い。
論理ブ ロ ッ ク 図 [1、 2、 3]
VCC VCCQ VCAP
Quatrum Trap
2048 X 2048
A0
A1
A2
A3
A4
A5
A6
A7
A8
A17
A18
R
O
W
POWER
CONTROL
STORE
RECALL
D
E
C
O
D
E
R
STORE/RECALL
CONTROL
STATIC RAM
ARRAY
2048 X 2048
SOFTWARE
DETECT
HSB
A14 - A2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
I
N
P
U
T
B
U
F
F
E
R
S
COLUMN I/O
OE
COLUMN DEC
WE
DQ12
DQ13
CE
DQ14
BLE
A9 A10 A11 A12 A13 A14 A15 A16
DQ15
BHE
注:
1. ×8 構成のア ド レ スは A0 ～ A18、 ×16 構成のア ド レ スは A0 ～ A17 です。
2. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。
3. BHE と BLE は ×16 構成でのみ使用で き ます。
Cypress Semiconductor Corporation
文書番号 : 001-95855 Rev. **
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 4 月 7 日
CY14V104LA
CY14V104NA
目次
ピ ン配置 ............................................................................. 3
ピ ン機能 ............................................................................. 3
デバイ スの動作 .................................................................. 4
SRAM 読み出 し ........................................................... 4
SRAM 書き込み ........................................................... 4
AutoStore 処理 ............................................................ 4
ハー ド ウ ェ ア STORE 処理 ......................................... 4
ハー ド ウ ェ ア RECALL ( 電源投入 ) ............................ 5
ソ フ ト ウ ェ ア STORE ................................................. 5
ソ フ ト ウ ェ ア RECALL ................................................ 5
AutoStore の防止 ......................................................... 6
デー タ 保護 .................................................................. 6
最大定格 ............................................................................. 7
動作範囲 ............................................................................. 7
DC 電気的特性 ................................................................... 7
デー タ 保持期間お よびア ク セス可能回数 ........................... 8
静電容量 ............................................................................. 8
熱抵抗 ................................................................................. 8
AC テス ト 負荷 ................................................................... 9
AC テス ト 条件 ................................................................... 9
AC ス イ ッ チ ン グ特性 ....................................................... 10
文書番号 : 001-95855 Rev. **
ス イ ッ チ ング波形 ............................................................. 11
AutoStore ／電源投入 RECALL ...................................... 14
ス イ ッ チ ング波形 ............................................................. 14
ソ フ ト ウ ェ ア制御 STORE/RECALL サイ ク ル ................. 15
ス イ ッ チ ング波形 ............................................................. 15
ハー ド ウ ェ ア STORE サイ ク ル ....................................... 16
ス イ ッ チ ング波形 ............................................................. 16
SRAM 真理値表 ................................................................ 17
注文情報 ........................................................................... 18
注文コ ー ド の定義 ...................................................... 18
パ ッ ケージ図 .................................................................... 19
略語 .................................................................................. 20
本書の表記法 .................................................................... 20
測定単位 .................................................................... 20
改訂履歴 ........................................................................... 21
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 22
ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 22
製品 ........................................................................... 22
PSoC® ソ リ ュ ーシ ョ ン ............................................ 22
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 22
テ ク ニ カル サポー ト ................................................. 22
ページ 2/22
CY14V104LA
CY14V104NA
ピ ン配置
図 1. ピ ン配置図 – 48 ボール FBGA
(×16)
上面図
(×8)
上面図
( 正確な縮尺ではない )
( 正確な縮尺ではない )
1
2
3
4
5
6
2
3
4
5
6
NC
OE
A0
A1
A2
VCC
A
BLE
OE
A0
A1
A2
VCC
A
NC
NC
A3
A4
CE
NC
B
DQ8
BHE
A3
A4
CE
DQ0
B
DQ0
NC
A5
A6
NC
DQ4
C
DQ9 DQ10
A5
A6
DQ1
DQ2
C
VSS
DQ1
A17
A7
DQ5 VCCQ
D
VSS
A17
A7
DQ3 VCCQ
VCAP
A16
DQ6
VSS
E
VCCQ DQ12
VCAP
A16
DQ4
VSS
E
NC
A14
A15
NC
DQ7
F
DQ14 DQ13
A14
A15
DQ5
DQ6
F
NC
HSB
A12
A13
WE
NC
G
DQ15 HSB
A12
A13
WE
DQ7
G
A18
A8
A9
A10
A11
H
NC
A9
A10
A11
NC
H
1
VCCQ DQ2
DQ3
NC
[4]
[4]
DQ11
A8
D
ピ ン機能
ピ ン名
入出力
A0 ～ A18
入力
A0 ～ A17
DQ0 ～ DQ7
説明
ア ド レ ス入力は、 ×8 構成で nvSRAM の 524,288 バイ ト のいずれかを選択する ために使用 さ れる
ア ド レ ス入力は、 ×16 構成で nvSRAM の 262,144 ワー ド のいずれかを選択する ために使用 さ れる
入力／出力 ×8 構成の双方向デー タ I/O ラ イ ン。 動作に応 じ て入力または出力ラ イ ン と し て使用
DQ0 ～ DQ15
WE
入力
書き込みイ ネーブル入力、 ア ク テ ィ ブ LOW。 LOW を選択する と 、 I/O ピ ンのデー タ が、 特定のア ド レ
ス位置に書き込まれる
CE
入力
チ ッ プ イ ネーブル入力、 ア ク テ ィ ブ LOW。 LOW の場合は、 チ ッ プ を選択。 HIGH の場合は、 チ ッ プ
の選択を解除
OE
入力
出力イ ネーブル、 ア ク テ ィ ブ LOW。 ア ク テ ィ ブ LOW OE 入力は、 読み出 し サイ ク ル中にデー タ 出力
バ ッ フ ァ を有効にする。 OE が HIGH にデアサー ト する と 、 I/O ピ ンは ト ラ イ ス テー ト にな る
BHE
入力
バイ ト HIGH イ ネーブル、 ア ク テ ィ ブ LOW。 DQ15 ～ DQ8 を制御
BLE
VSS
入力
バイ ト LOW イ ネーブル、 ア ク テ ィ ブ LOW。 DQ7 ～ DQ0 を制御
グラ ン ド
デバイ スのグ ラ ン ド 。 シ ス テムのグ ラ ン ド に接続する必要がある
VCC
電源
VCCQ
HSB
×16 構成の双方向デー タ I/O ラ イ ン。 動作に応 じ て入力または出力ラ イ ン と し て使用
電源供給
デバイ ス コ アへの電源入力。
デバイ スの入出力用の電源入力
入力／出力 ハー ド ウ ェ ア STORE ビ ジー (HSB)。
出力 : LOW の時、 nvSRAM のビ ジー状態を示す。 ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の
後、 HSB は HIGH 出力標準電流で短時間 (tHHHD) HIGH 駆動 さ れ、 その後内部プルア ッ プ抵抗で HIGH
状態を継続 ( 外部プルア ッ プ抵抗接続はオプ シ ョ ン )。
入力 : こ のピ ン を外部で LOW にプルダウンする こ と によ っ て実施 さ れるハー ド ウ ェ ア STORE
VCAP
電源供給
NC
未接続
AutoStore コ ンデンサ。 SRAM から不揮発性素子にデー タ を格納する ため、 電力損失時に nvSRAM へ
電源を供給
未接続。 このピ ンはダ イ に接続 さ れていない
注:
4. 8M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。
文書番号 : 001-95855 Rev. **
ページ 3/22
CY14V104LA
CY14V104NA
CY14V104LA/CY14V104NA nvSRAM は、 同 じ 物理セル内で、
対にな っ た 2 個の機能 コ ンポーネ ン ト で構成 さ れています。 そ
れらは SRAM メ モ リ セル、 および不揮発性 QuantumTrap セル
です。 SRAM メ モ リ セルは標準の高速ス タ テ ィ ッ ク RAM と し
て動作 し ます。 SRAM 内のデー タ は不揮発性セルに転送 さ れる
(STORE 処理 ) か、 または不揮発性セルから SRAM に転送 さ れ
ます (RECALL 処理 ) 。 こ の独特のアーキテ ク チ ャ を使っ て、す
べてのセルは並行 し て ス ト ア さ れ リ コ ール さ れま す。 STORE
処理 と RECALL 処理中、 SRAM の読み出 し と 書き込み処理は
禁止 さ れています。 CY14V104LA/CY14V104NA は、 一般的な
SRAM と 同様に、 回数無制限の読み書き に対応 し ています。 さ
ら に、不揮発性セルから 回数無制限の RECALL 処理および最大
100 万回ま での STORE 処理が可能です。 読み出 し と 書き込み
モー ド の詳細については、 17 ページの SRAM 真理値表 を参照
し て く だ さ い。
SRAM 読み出 し
CY14V104LA/CY14V104NA は、CE と OE が LOW、WE と HSB
が HIGH の場合、 読み出 し サイ ク ルを実行 し ます。 ピ ン A0 ～ 18
または A0 ～ 17 で指定 さ れたア ド レ スは、 524,288 デー タ バイ
ト のどれが、 または 262,144 ワー ド (16 ビ ッ ト ) のどれがア ク
セ ス さ れるか を決定 し ま す。 バ イ ト イ ネー ブル (BHE、 BLE)
は、1 ワー ド が 16 ビ ッ ト の場合にどのバイ ト を出力するかを決
定 し ます。 ア ド レ ス遷移に よ っ て読み出 し が開始 さ れた場合、
出力は tAA ( 読み出 し サイ ク ル 1) の遅延後に有効にな り ます。
CE または OE によ っ て読み出 し が開始 さ れた場合、出力は tACE
と tDOE のど ち ら か遅い方 ( 読み出 し サイ クル 2) の終了時点で
有効にな り ます。 デー タ 出力は、 制御入力ピ ン での変化を必要
と し ないで tAA ア ク セス時間内に繰 り 返 し てア ド レ ス変更に応
答 し ます。 こ れは、 別のア ド レ ス変更が発生するか、 または CE
か OE が HIGH にな るか、あるいは WE か HSB が LOW にな る
ま で有効な状態が続き ます。
SRAM 書き込み
書き込みサイ クルは、 CE と WE が LOW、 HSB が HIGH の時
に実行 さ れます。 ア ド レ ス入力が安定な状態にな っ てから 書き
込みサイ クルに入 ら なければいけません。 また、 サイ ク ルの終
わ り に CE か WE が HIGH にな る ま で安定な状態を保つ必要が
あ り ます。 WE で制御する書き込み終了前に、 または CE で制
御する書き込み終了前にデー タ が tSD の間有効であれば、 共通
I/O ピ ン である DQ0 ～ 15 のデー タ は メ モ リ に書き込まれます。
バイ ト イ ネーブル入力 (BHE、 BLE) は、 1 ワー ド が 16 ビ ッ ト
の場合にどのバイ ト を書き込むかを決定 し ます。 共通 I/O ラ イ
ン上でのデー タ バスの競合を避ける ために、 書き込みサイ ク ル
中は OE を HIGH に維持 し 続ける こ と を推奨 し ます。OE が LOW
のま ま である と 、 WE が LOW にな っ た後の tHZWE 後に、 内部
回路が出力バ ッ フ ァ を遮断 し ます。
AutoStore 処理
CY14V104LA/CY14V104NA は、 次の 3 つのス ト レージ動作の
いずれかを使っ て nvSRAM にデー タ を格納 し ます : HSB によ っ
て有効に さ れたハー ド ウ ェ ア STORE ； ア ド レ スのシーケ ン ス
によ っ て有効に さ れた ソ フ ト ウ ェ ア STORE ； デバイ スの電源
オ フ時の AutoStore。 AutoStore 処理は、 QuantumTrap テ ク ノ
ロ ジー独自の機能であ り 、 CY14V104LA/CY14V104NA ではデ
フ ォル ト で有効にな っ ています。
通常動作中にデバイ スは、 VCAP ピ ン に接続 さ れた コ ンデンサ
を充電するのに VCC か ら電流を引き込みます。 充電量は、 チ ッ
プが一回の STORE 処理を実行するのに使 う 電荷分です。 VCC
ピ ンの電圧が VSWITCH を下回る と 、デバイ スは VCC と VCAP ピ
文書番号 : 001-95855 Rev. **
ンの接続を自動的に切 り ます。 STORE 処理は、 VCAP コ ンデン
サから 供給 さ れる電力で起動 さ れます。
注 : コ ンデンサが VCAP ピ ンに接続 さ れていない場合、6 ページ
の AutoStore の防止に指定 し た ソ フ ト シ ー ケ ン ス を 使 っ て
AutoStore を無効にする必要があ り ます。 VCAP に接続 さ れた コ
ンデンサな し で AutoStore がイ ネーブルに さ れる場合、 デバイ
ス は STORE 処理 を 完了 す る た め の電荷が足 り な い ま ま
AutoStore 処理を実行 し よ う と し ます。 こ れに よ り 、 nvSRAM
内に格納 さ れたデー タ が破壊 さ れます。
図 2 は、 自動 STORE 処理用のス ト レージ コ ンデンサ (VCAP)
の適切な接続方法を示 し ます。 VCAP の容量については、 7 ペー
ジの DC 電気的特性を参照 し て く だ さ い。 VCAP ピ ンの電圧は、
内蔵レギ ュ レー タ によ っ て VCC に送ら れます。電源投入時にア
ク テ ィ ブにな ら ないよ う にする ために、 WE を プルア ッ プ抵抗
に接続する必要があ り ます。 こ のプルア ッ プ抵抗は、 電源投入
時に WE 信号が ト ラ イ ス テー ト 状態にある場合のみ有効です。
多 く の MPU が電源投入時にそれら の制御信号を ト ラ イ ス テー
ト に し ます。 プルア ッ プ抵抗を使用する場合には確認 し て く だ
さ い。nvSRAM が電源投入時の RECALL から復帰する時、MPU
がア ク テ ィ ブ である、 または MPU の リ セ ッ ト が終了する ま で
WE を非ア ク テ ィ ブ状態に保つ必要があ り ます。
不要な不揮発性 STORE 処理を減ら すために、 最後の STORE
か RECALL サイ クルが実行 さ れてから少な く と も 1 回の書き込
み処理が行われる ま では、AutoStore と ハー ド ウ ェ ア STORE 処
理は無視 さ れます。 ソ フ ト ウ ェ アによ り 起動 さ れた STORE サ
イ ク ルは、 書き込み処理が行われたかど う かに関係な く 実行 さ
れます。
図 2. AutoStore モー ド
VCCQ
VCC
0.1 uF
0.1 uF
10 kOhm
デバイ スの動作
VCCQ
VCC
WE
VCAP
VCAP
VSS
ハー ド ウ ェ ア STORE 処理
CY14V104LA/CY14V104NA には、STORE 処理を制御 し 応答す
る ための HSB ピ ンがあ り ます。 HSB ピ ンは、 ハー ド ウ ェ ア
STORE サイ クルの要求に使用 し て く だ さ い。HSB ピ ンが LOW
に さ れる と 、 CY14V104LA/CY14V104NA は tDELAY の後、 条件
に従っ て STORE 処理を開始 し ます。 実際の STORE サイ ク ル
は、 最後の STORE または RECALL サイ ク ル以降、 SRAM への
書 き 込みが実行 さ れた場合にのみ開始 し ま す。 HSB ピ ン は、
STORE 処理 ( 任意の手段で開始 ) 中にはビ ジー状態を示すため
に内部で LOW に駆動 さ れる オープ ン ド レ イ ン ド ラ イバー (
チ ッ プ内部に 100k の弱いプルア ッ プ抵抗 ) と し て も 動作 し ま
す。
注 : ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の後、 HSB
は標準出力 HIGH 電流で短時間 (tHHHD) HIGH に駆動 さ れ、 そ
の後 100k の内部プルア ッ プ抵抗によ り HIGH 状態を継続 し ま
す。
ページ 4/22
CY14V104LA
CY14V104NA
SRAM 書き込み処理は HSB が LOW に さ れた時に実行中であ
れば、 STORE 処理が開始 さ れる前に tDELAY 以内に終了 し ま
す。 し か し 、 HSB が LOW にな っ た後に要求 さ れた SRAM 書
き込みサイ クルは、 HSB が HIGH に戻る ま で禁止 さ れます。
書き込み ラ ッ チがセ ッ ト さ れていない場合、 HSB は
CY14V104LA/CY14V104NA によ っ て LOW に駆動 さ れる こ と
はあ り ません。 し か し 、 SRAM のすべての読み出 し と 書き込
みサイ クルは、 MPU または他の外部ソ ースによ り HSB が
HIGH 状態に戻る ま で禁止 さ れます。
STORE 処理がどのよ う に起動 さ れたかに関わ ら ず、 その処理
中には、 CY14V104LA/CY14V104NA は HSB ピ ン を LOW に駆
動 し 続け、STORE 処理が完了 し た時にのみ解除 し ます。STORE
処理が完了する と 、CY14V104LA/CY14V104NA は HSB ピ ンが
HIGH に戻る ま で無効のま ま です。HSB ピ ンは使用 し ない場合、
開放に し て く だ さ い。
ハー ド ウ ェ ア RECALL ( 電源投入 )
電源投入時または低電圧状態 (VCC< VSWITCH) の後は、 内部的
に RECALL 要求がラ ッ チ さ れます。 VCC が再度 VSWITCH の検
知電圧を超えた場合、 RECALL サイ ク ルが自動的に開始 さ れ、
完了するのに tHRECALL を要 し ます。 こ の間、 HSB は HSB ド ラ
イバーによ っ て LOW に駆動 さ れます。
ソ フ ト ウ ェ ア STORE
デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケ ン スによ っ て SRAM
から不揮発性 メ モ リ に転送 さ れます。
CY14V104LA/CY14V104NA のソ フ ト ウ ェ ア STORE サイ クル
は、 CE に制御 さ れた読み出 し 処理を、 6 つの特定のア ド レ ス
か ら正 し い順番で実行する こ と によ り 開始 さ れます。 STORE
サイ クルの間、 以前の不揮発性デー タ の消去が先に実行 さ れ、
次に不揮発性素子のプ ログ ラ ムが実行 さ れます。 STORE サイ
クルが開始 さ れる と 、 それ以降の入出力は STORE サイ ク ルが
完了する ま で無効にな り ます。
特定のア ド レ スか らの READ のシーケ ン スが STORE の開始に
使われる ため、 シーケ ン ス内で他の読み書き ア ク セスが干渉 し
ない こ と が重要です。 そ う し ない と 、 シーケ ン スがアボー ト さ
れ、 STORE や RECALL が実行 さ れません。
ソ フ ト ウ ェ ア STORE サイ ク ルを開始する ために、 次の読み出
し シーケ ン ス を実行する必要があ り ます。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. ア ド レ ス 0x8FC0 の読み出 し - STORE サイ クルの開始
ソ フ ト ウ ェ ア シーケ ン スは CE に制御 さ れた読み出 し または
OE に制御 さ れた読み出 し を伴い ク ロ ッ ク供給 さ れ、全ての 6 つ
の READ シーケ ン スの間 WE を HIGH 状態に維持する こ と が必
要です。シーケ ン スの6番目のア ド レ スが入力 さ れた後、STORE
サイ ク ルが開始 さ れ、 チ ッ プが無効にな り ます。 HSB は LOW
に駆動 さ れます。 tSTORE サイ クル時間が完了 し た後、 SRAM は
再度読み書き処理が有効にな り ます。
ソ フ ト ウ ェ ア RECALL
デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケ ン スに よ っ て不揮発
性 メ モ リ から SRAM に転送 さ れます。 ソ フ ト ウ ェ ア RECALL
サイ ク ルは、 ソ フ ト ウ ェ ア STORE の開始 と 同様の方法で、 読
み出 し 処理のシーケ ン スによ っ て開始 さ れます。 RECALL サイ
ク ルを開始する ために、 CE に制御 さ れた読み出 し 処理を以下
の順番で実行 し て く だ さ い。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. ア ド レ ス 0x4C63 の読み出 し 、 RECALL サイ クルの開始
内部的に、 RECALL は 2 段階の手順を踏みます。 まず、 SRAM
デー タ がク リ ア さ れます。 次に、 不揮発性情報が SRAM セルに
転送 さ れます。 tRECALL サイ クル時間が経過 し た後、 SRAM は
再度読み書き処理が有効にな り ます。 RECALL 処理では、 不揮
発性素子内のデー タ は変更 さ れません。
表 1. モー ド 選択
CE
WE
OE
BHE、 BLE[5]
A15 ～ A0[6]
モー ド
I/O
電源
H
X
X
X
X
未選択
出力 High Z
ス タ ンバイ
L
H
L
L
X
SRAM 読み出 し
出力デー タ
アクテ ィ ブ
L
L
X
L
X
SRAM 書き込み
入力デー タ
アクテ ィ ブ
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x8B45
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
AutoStore デ ィ スエーブル
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
ア ク テ ィ ブ [7]
注:
5. BHE と BLE は ×16 構成でのみ使用で き ます。
6. CY14V104LA に 19 本のア ド レ ス線があ り ますが (CY14V104NA は 18 本のア ド レ ス線 )、 その内 13 本のア ド レ ス線 (A14 ～ A2) のみが ソ フ ト ウ ェ ア モー ド の制
御に使われます。 残 り のア ド レ ス線は 「 ド ン ト ケア」 です。
7. 6 つの連続ア ド レ ス位置は指定 さ れた順番で なければな り ません。 WE は、 不揮発性サイ ク ルを可能にする ため、 全 6 サイ ク ルの期間中は HIGH でなければな
文書番号 : 001-95855 Rev. **
ページ 5/22
CY14V104LA
CY14V104NA
表 1. モー ド 選択 ( 続き )
CE
WE
OE
BHE、 BLE[5]
A15 ～ A0[6]
モー ド
I/O
電源
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x4B46
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
AutoStore イ ネーブル
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
ア ク テ ィ ブ [8]
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x8FC0
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
不揮発性 STORE
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力 High Z
ア ク テ ィ ブ ICC2[8]
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x4C63
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
不揮発性 RECALL
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力 High Z
ア ク テ ィ ブ [8]
AutoStore の防止
AutoStore 機能は AutoStore デ ィ スエーブル シーケ ン ス を開始
する こ と で無効に さ れます。 読み出 し 処理のシーケ ン スは、 ソ
フ ト ウ ェ ア STORE の 開 始 と 同 様 の 方 法 で 実 行 さ れ ま す。
AutoStore デ ィ ス エーブル シーケ ン ス を開始する ために、CE に
制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. ア ド レ ス 0x8B45 の読み出 し 、 AutoStore を無効
AutoStore は、 AutoStore イ ネーブル シーケ ン ス を開始する こ
と によ っ て再度有効にな り ます。読み出 し 処理のシーケ ン スは、
ソ フ ト ウ ェ ア RECALL の開始 と 同様の方法で実行 さ れま す。
AutoStore イ ネーブル シーケ ン ス を開始する ために、 CE に制
御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. ア ド レ ス 0x4B46 の読み出 し 、 AutoStore を有効
AutoStore 機能が無効に さ れるか、 ま たは再度有効に さ れた場
合、 手動 STORE 処理 ( ハー ド ウ ェ ア またはソ フ ト ウ ェ ア ) を
行い、 その後の電源オ フ サイ クルの間、 AutoStore 状態を持続
する必要があ り ます。 工場出荷時 AutoStore は有効にな っ てお
り 、 すべてのセルに 0x00 と 書き込まれています。
デー タ 保護
CY14V104LA/CY14V104NA は、 外部から実行 さ れた STORE
および書き込み処理をすべて禁止する こ と によ り 、 低電圧状態
の間での破損から デー タ を保護 し ます。
低電圧状態は、 VCC < VSWITCH の場合に検知 さ れます。 電源投
入時に CY14V104LA/CY14V104NA が書き込みモー ド にある
(CE と WE の両方が LOW) 場合、 RECALL または STORE の
後、 tLZHSB (HSB から出力有効ま での時間 ) が経過する と
SRAM が有効にな る ま で書き込みは禁止 さ れます。
VCCQ < VIODIS、 I/O が無効の場合 (STORE が実行 さ れません
)。 これは VCCQ 電源の電圧低下状態の間に不注意によ る書き
込みを保護 し ます。
注
8. 6 つの連続ア ド レ ス位置は指定 さ れた順番で なければな り ません。 WE は、 不揮発性サイ ク ルを可能にする ため、 全 6 サイ ク ルの期間中は HIGH でなければな り
ません 。
文書番号 : 001-95855 Rev. **
ページ 6/22
CY14V104LA
CY14V104NA
最大定格
入力電圧 ............................................... –0.5V ～ VCCQ+0.5V
最大定格を超え る と 、 デバイ スの寿命が短 く な る可能性があ り
ます。 これ らのユーザー ガ イ ド ラ イ ンは試験 さ れていません。
任意のピ ンから グ ラ ン ド 電位への
過渡電圧 (20ns 以下 ) ............................. –2.0V ～ CCQ+2.0V
保存温度 .................................................... –65°C ～ +150°C
パ ッ ケージ許容電力損失
(TA=25°C) ..................................................................... 1.0W
最大累積保存時間
表面実装のハン ダ付け温度 (3 秒 ) ............................ +260°C
周囲温度 150°C 時...................................... 1000 時間
DC 出力電流 ( 一度に 1 出力、 1 秒間 ) ....................... 15mA
周囲温度 85°C で ................................................ 20 年
最大接合部温度 ........................................................... 150°C
静電放電時の電圧
(MIL-STD-883、 メ ソ ッ ド 3015 によ る ) ................. >2001V
VSS を基準 と し た VCC の電源電圧 ................. –0.5V ～ 4.1V
ラ ッ チア ッ プ電流..................................................... >140mA
VSS を基準 と し た VCCQ の電源電圧 ............ –0.5V ～ 2.45V
High-Z 状態の
動作範囲
範囲
産業用
出力に印加 さ れる電圧......................... -0.5V ～ VCCQ+ 0.5V
周囲温度
–40°C ～ +85°C
VCC
VCCQ
3.0V ～ 3.6V 1.65V ～ 1.95V
DC 電気的特性
動作範囲において
パラ メ ー タ ー
VCC
電源電圧
VCCQ
ICC1
平均 VCC 電流
説明
ICCQ1
平均 VCCQ 電流
ICC2
STORE 中の平均 VCC 電流
ICC3
ICCQ3
ICC4
ISB
IIX[10]
IOZ
VCAP[11]
VVCAP[9、 12]
テ ス ト 条件
–
tRC = 25ns
tRC = 45ns
出力負荷な し で得ら れた値
(IOUT = 0mA)
Min Typ[9]
3.0
3.3
1.65
1.8
–
–
–
–
–
–
–
–
–
–
すべての入力は 「 ド ン ト ケア」、
VCC=Max
tSTORE 期間の平均電流
–
tRC= 200ns 時の平均 VCC 電流、 VCC(Typ)、 25°C
すべての入力は CMOS レ ベルで
動作。
–
tRC= 200ns 時の平均 VCCQ 電流、 VCCQ(Typ)、 25°C 出力負荷な し で得ら れた値
(IOUT = 0mA)。
–
AutoStore サイ クル中の平均 VCAP 電流
すべての入力は 「 ド ン ト ケア」。
tSTORE 期間の平均電流
–
CE > (VCC – 0.2V)
VCC ス タ ンバイ電流
VIN < 0.2V または > (VCC – 0.2V)。
不揮発性のサイ ク ルが完了 し た後
のス タ ンバイ電流レ ベル。 入力は
ス タ テ ィ ッ ク。 f = 0MHz
–1
入力 リ ー ク電流 (HSB 以外 )
VCCQ = Max、 VSS < VIN < VCCQ
–100
入力 リ ー ク電流 (HSB 用 )
VCCQ = Max、 VSS < VIN < VCCQ
VCCQ = Max、VSS < VOUT < VCCQ、 –1
オ フ状態の出力 リ ー ク電流
CE または OE > VIH あるいは
BHE/BLE > VIH あるいは WE < VIL
61
ス ト レージ コ ンデンサ
VCAP ピ ン と VSS 間
–
VCC=Max
デバイ スで VCAP ピ ン上に駆動 さ れた最大電圧
Max 単位
3.6
V
1.95
V
70
mA
52
mA
15
mA
10
mA
10
mA
35
–
mA
5
–
mA
–
8
mA
–
8
mA
–
–
–
+1
+1
+1
A
A
A
68
–
180
VCC
F
V
注
9. 標準値は 25°C、 VCC = VCC(Typ) お よび VCCQ = VCCQ(Typ)。 100% のテ ス ト は行われていません。
10. VOH が 1.07V の時、 ア ク テ ィ ブ HIGH と LOW 両方の ド ラ イバーが無効にな る と 、 HSB ピ ンの IOUT が –4µA と な り ます。 それ ら の ド ラ イバーが有効にな る と 、
標準の VOH と VOL は有効にな り ます。 このパ ラ メ ー タ は特性付け さ れていますが、 テ ス ト さ れていません。
11. VCAP 最小値は、 AutoStore 処理を完了するのに十分な電荷があ る こ と を保証する も のです。 VCAP 最大値は、 即時の電源切断が発生 し て も AutoStore 処理がま だ
正常に完了する よ う にパワーア ッ プ RECALL サイ ク ルの間に VCAP の コ ンデンサが必要な最低電圧ま で充電 さ れる こ と を保証する も のです。 し たが っ て、 指定
し た最小値 と 最大値の範囲内で コ ンデンサを使用する こ と を常にお奨め し ます。 VCAP オ プ シ ョ ンの詳細については、 ア プ リ ケーシ ョ ン ノ ー ト AN43593 を参照
し て く だ さ い。
12. VCAP ピ ン (VVCAP) の最大電圧は、 VCAP コ ンデンサを選択する際に指針 と し て提供 さ れています。 動作温度範囲内での VCAP コ ンデンサの定格電圧は、 VVCAP
電圧よ り 高 く なければな り ません。
文書番号 : 001-95855 Rev. **
ページ 7/22
CY14V104LA
CY14V104NA
DC 電気的特性 ( 続き )
動作範囲において
パラ メ ー タ ー
VIH
説明
入力 HIGH 電圧
テ ス ト 条件
–
VIL
入力 LOW 電圧
–
VOH
出力 HIGH 電圧
IOUT = –1mA
VOL
出力 LOW 電圧
IOUT = 2mA
Min Typ[9] Max 単位
–
VCCQ V
0.7 ×
+ 0.3
VCCQ
– 0.3
–
0.3 × V
VCCQ
VCCQ
–
–
V
– 0.45
–
0.45
V
デー タ 保持期間およびア ク セス可能回数
動作範囲において
パラ メ ー タ ー
DATAR
デー タ 保持期間
NVC
不揮発性 STORE 処理回数
説明
Min
単位
20
年
K
1,000
静電容量
パラ メ ー タ ー
説明
[13]
CIN
COUT
テス ト 条件
Max
単位
入力容量 (BLE、 BHE および HSB 以外 ) TA = 25°C、 f = 1MHz、 VCC = VCC (Typ)、 VCCQ = VCCQ (Typ)
7
pF
入力容量 (BLE、 BHE、 HSB)
8
pF
出力容量 (HSB 以外 )
7
pF
出力容量 (HSB)
8
pF
熱抵抗
下表では、 熱抵抗のパ ラ メ ー タ ーを示 し ます。
パラ メ ー タ ー [13]
JA
JC
説明
熱抵抗
( 接合部から 周囲 )
テ ス ト 条件
テ ス ト 条件は、 EIA/JESD51 によ る、 熱イ ン ピーダ ン ス
を測定する ための標準的な テ ス ト 方法 と 手順に従 う
熱抵抗
( 接合部か ら ケース )
48 ボール
FBGA
単位
46.09
°C/W
7.84
°C/W
注:
13. こ れ ら のパラ メ ー タ ーは設計上は保証 さ れますが、 テ ス ト さ れていません。
文書番号 : 001-95855 Rev. **
ページ 8/22
CY14V104LA
CY14V104NA
AC テ ス ト 負荷
図 3. AC テ ス ト 負荷
450
1.8V
450
1.8V
R1
ト ラ イ ス テー ト 仕様の
場合
R1
出力
出力
30pF
R2
450
5pF
R2
450
AC テ ス ト 条件
入力パルス レ ベル ............................................... 0V ～ 1.8V
入力の立ち上が り ／立ち下が り 時間 (10% ～ 90%)... <1.8ns
入力 と 出力 タ イ ミ ングの基準レ ベル ............................. 0.9V
文書番号 : 001-95855 Rev. **
ページ 9/22
CY14V104LA
CY14V104NA
AC ス イ ッ チ ング特性
動作範囲において
パラ メ ー タ ー [14]
サイ プ レ ス
パラ メ ー タ ー
25ns
説明
他社の
パラ メ ー タ ー
45ns
Min
Max
Min
Max
単位
SRAM 読み出 し サイ ク ル
tACE
tACS
チ ッ プ イ ネーブル ア ク セス時間
–
25
–
45
ns
tRC[15]
tRC
読み出 し サイ クル時間
25
–
45
–
ns
tAA[16]
tAA
ア ド レ ス ア ク セス時間
–
25
–
45
ns
tDOE
tOE
出力イ ネーブルか ら デー タ 有効ま での時間
–
12
–
20
ns
tOHA[16]
tLZCE[17、 18]
tHZCE[17、 18]
tLZOE[17、 18]
tHZOE[17、 18]
tPU[17]
tPD[17]
tOH
ア ド レ ス変更後の出力ホール ド 時間
3
–
3
–
ns
tLZ
チ ッ プ イ ネーブルから 出力ア ク テ ィ ブ ま での時間
3
–
3
–
ns
tHZ
チ ッ プ デ ィ ス エーブルから 出力非ア ク テ ィ ブ ま での時間
–
10
–
15
ns
tOLZ
出力イ ネーブルか ら出力ア ク テ ィ ブ ま での時間
0
–
0
–
ns
tOHZ
出力デ ィ ス エーブルから出力非ア ク テ ィ ブ ま での時間
–
10
–
15
ns
tPA
チ ッ プ イ ネーブルから 電源ア ク テ ィ ブ ま での時間
0
–
0
–
ns
tPS
チ ッ プ デ ィ ス エーブルから 電源ス タ ンバイ ま での時間
–
25
–
45
ns
tDBE
–
バイ ト イ ネーブルから デー タ 有効ま での時間
–
12
–
20
ns
tLZBE[17]
tHZBE[17]
–
バイ ト イ ネーブルから 出力ア ク テ ィ ブ ま での時間
0
–
0
–
ns
–
バイ ト デ ィ ス エーブルから 出力非ア ク テ ィ ブ ま での時間
–
10
–
15
ns
SRAM 書き込みサイ ク ル
tWC
tWC
書き込みサイ クル時間
25
–
45
–
ns
tPWE
tWP
書き込みパルス幅
20
–
30
–
ns
tSCE
tCW
チ ッ プ イ ネーブルから 書き込み終了ま での時間
20
–
30
–
ns
tSD
tDW
デー タ セ ッ ト ア ッ プから 書き込み終了ま での時間
10
–
15
–
ns
tHD
tDH
書き込み終了後のデー タ ホール ド 時間
0
–
0
–
ns
tAW
tAW
ア ド レ ス セ ッ ト ア ッ プから 書き込み終了ま での時間
20
–
30
–
ns
tSA
tAS
ア ド レ ス セ ッ ト ア ッ プから 書き込み開始ま での時間
0
–
0
–
ns
tHA
tWR
書き込み終了後のア ド レ ス ホール ド 時間
0
–
0
–
ns
tHZWE[17、 18、 19] tWZ
tOW
tLZWE[17、 18]
書き込みイ ネーブルから出力デ ィ ス エーブルま での時間
–
10
–
15
ns
書き込み終了後の出力ア ク テ ィ ブ時間
3
–
3
–
ns
tBW
バイ ト イ ネーブルから 書き込み終了ま での時間
20
–
30
–
ns
–
注:
14. テ ス ト 条件は、 信号遷移時間が 1.8ns 以下、 タ イ ミ ング リ フ ァ レ ン ス レ ベルが VCCQ/2、 入力パルス レベルが 0 ～ VCC Q(typ)、 指定 さ れた IOL/IOH を与え る出力負荷
と 負荷容量が 9 ページの図 3 に示す通 り であ る こ と を前提に し ています。
15. WE は SRAM 読み出 し サイ クル中は HIGH でなければな り ません。
16. デバイ スは、 CE、 OE および BHE / BLE が LOW で連続 し て選択 さ れます。
17. これらのパラ メ ー タ ーは設計上は保証 さ れますが、 テ ス ト さ れていません。
18. 定常状態の出力電圧から ±200mV で測定 さ れま し た。
19. WE が LOW の場合、 CE が LOW にな る と 、 出力は高イ ン ピーダ ン ス状態で保持 さ れます。
20. HSB は読み出 し と 書き込みサイ クル中は HIGH でなければな り ません。
文書番号 : 001-95855 Rev. **
ページ 10/22
CY14V104LA
CY14V104NA
ス イ ッ チ ン グ波形
図 4. SRAM 読み出 し サイ クル #1 ( ア ド レ ス制御 ) [21、 22、 23]
tRC
Address
Address Valid
tAA
Output Data Valid
Previous Data Valid
Data Output
tOHA
図 5. SRAM 読み出 し サイ クル #2 (CE お よび OE 制御 ) [21、 23、 24]
Address
Address Valid
tRC
tHZCE
tACE
CE
tAA
tLZCE
tHZOE
tDOE
OE
tHZBE
tLZOE
tDBE
BHE, BLE
tLZBE
Data Output
High Impedance
Output Data Valid
tPU
ICC
Standby
tPD
Active
‘
注:
21. WE は SRAM 読み出 し サイ ク ル中は HIGH で なければな り ません。
22. デバイ スは、 CE、 OE お よび BHE / BLE が LOW で連続 し て選択 さ れます。
23. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。
24. 標準値は 25°C、 VCC = VCC(Typ) お よび VCCQ = VCCQ(Typ)。 100% のテ ス ト は行われていません。
文書番号 : 001-95855 Rev. **
ページ 11/22
CY14V104LA
CY14V104NA
ス イ ッ チ ング波形 ( 続き )
図 6. SRAM 書き込みサイ クル #1 (WE 制御 ) [25、 26、 27、 28]
tWC
Address
Address Valid
tSCE
tHA
CE
tBW
BHE, BLE
tAW
tPWE
WE
tSA
tHD
tSD
Data Input
Input Data Valid
tLZWE
tHZWE
Data Output
High Impedance
Previous Data
図 7. SRAM 書き込みサイ ク ル #2 (CE 制御 ) [25、 26、 27、 28]
tWC
Address Valid
Address
tSA
tSCE
tHA
CE
tBW
BHE, BLE
tPWE
WE
tSD
Data Input
Data Output
tHD
Input Data Valid
High Impedance
注:
25. HSB は読み出 し と 書き込みサイ ク ル中は HIGH で なければな り ません。
26. BHE お よび BLE は x16 構成でのみ使用で き ます。
27. WE が LOW の場合、 CE が LOW にな る と 、 出力は高イ ン ピーダ ン ス状態で保持 さ れます。
28. CE ま たは WE は、 ア ド レ ス移行中は >VIH で なければな り ません。
文書番号 : 001-95855 Rev. **
ページ 12/22
CY14V104LA
CY14V104NA
ス イ ッ チ ング波形 ( 続き )
図 8. SRAM 書き込みサイ クル #3 (BHE と BLE 制御 ) [29、 30、 31、 32]
tWC
Address
Address Valid
tSCE
CE
tSA
tHA
tBW
BHE, BLE
tAW
tPWE
WE
tSD
Data Input
tHD
Input Data Valid
High Impedance
Data Output
注:
29. HSB は読み出 し と 書き込みサイ ク ル中は HIGH で なければな り ません。
30. BHE と BLE は ×16 構成でのみ使用で き ます。
31. WE が LOW の場合、 CE が LOW にな る と 、 出力は高イ ン ピーダ ン ス状態で保持 さ れます。
32. CE ま たは WE は、 ア ド レ ス移行中は >VIH で なければな り ません。
文書番号 : 001-95855 Rev. **
ページ 13/22
CY14V104LA
CY14V104NA
AutoStore ／電源投入 RECALL
動作範囲において
パラ メ ー タ ー
[33]
tHRECALL
tSTORE [34]
tDELAY [35]
VSWITCH
VIODIS[36]
tVCCRISE[39]
VHDIS[39]
tLZHSB[39]
tHHHD[39]
CY14V104LA/CY14V104NA
説明
Min
Max
20
8
25
2.90
1.50
–
1.9
5
–
–
–
–
–
150
パワーア ッ プ RECALL 期間
STORE サイ ク ル期間
SRAM 書き込みサイ クルを完了する時間
VCC の低電圧 ト リ ガー レ ベル
VCCQ での I/O デ ィ スエーブル電圧
VCC 立ち上が り 時間
HSB VCC での出力デ ィ セーブル電圧
HSB か ら出力ア ク テ ィ ブ ま での時間
HSB HIGH ア ク テ ィ ブ時間
–
–
–
500
単位
ms
ms
ns
V
V
s
V
s
ns
ス イ ッ チ ング波形
図 9. AutoStore またはパワーア ッ プ RECALL[37]
VCC
VSWITCH
VHDIS
VCCQ
VIODIS
35
t VCCRISE
Note
tHHHD
Note 35
tSTORE
t HHHD
Note
38
HSB OUT
VCCQ
tSTORE
38
Note
tDELAY
tLZHSB
AutoStore
t LZHSB
tDELAY
POWERUP
RECALL
tHRECALL
tHRECALL
Read & Write
Inhibited
(RWI)
POWER-UP
RECALL
Read & Write
VCC
BROWN
OUT
AutoStore
Read POWER
POWER-UP Read
&
DOWN
&
RECALL
Write V
Write AutoStore
CCQ
BROWN
OUT
I/O Disable
注
33. tHRECALL は、 VCC が VSWITCH を超えた時か ら 始ま り ます。
34. SRAM の書き込みが最後の不揮発性サイ ク ル以降に行われていない場合は、 AutoStore ま たはハー ド ウ ェ ア STORE は行われません。
35. ハー ド ウ ェ ア STORE と AutoStore の開始時に、 SRAM の書き込み処理は、 tDELAY 時間に応 じ て有効に さ れ続けています。
36. HSB は VIODIS 電圧以下で定義 さ れません。
37. 読み出 し および書き込みサイ ク ルは、 STORE、 RECALL、 お よび VCC が VSWITCH 未満の時には無視 さ れます。
38. 電源投入および電源遮断時、 HSB ピ ンが外部抵抗を介 し て プルア ッ プ さ れる と 、 HSB ピ ン にグ リ ッ チが発生 し ます。
39. こ れ ら のパラ メ ー タ は設計上は保証 さ れますが、 テ ス ト さ れていません。
文書番号 : 001-95855 Rev. **
ページ 14/22
CY14V104LA
CY14V104NA
ソ フ ト ウ ェ ア制御 STORE/RECALL サイ ク ル
動作範囲において
パラ メ ー タ ー
tRC
tSA
tCW
tHA
tRECALL
25ns
説明
[40、 41]
Min
25
0
20
0
STORE/RECALL 開始のサイ ク ル期間
ア ド レ ス セ ッ ト ア ッ プ時間
ク ロ ッ ク パルス幅
ア ド レ ス ホール ド 時間
RECALL 期間
45ns
Max
–
–
–
–
200
–
Min
45
0
30
0
–
単位
Max
–
–
–
–
200
ns
ns
ns
ns
s
ス イ ッ チ ング波形
図 10. CE と OE 制御によ る ソ フ ト ウ ェ ア STORE/RECALL サイ クル [41]
tRC
Address
tRC
Address #1
tSA
Address #6
tCW
tCW
CE
tHA
tSA
tHA
tHA
tHA
OE
tHHHD
HSB (STORE only)
tHZCE
tLZCE
t DELAY
42
Note
tLZHSB
High Impedance
tSTORE/tRECALL
DQ (DATA)
RWI
図 11. AutoStore イ ネーブル／デ ィ スエーブル サイ クル
Address
tSA
CE
tRC
tRC
Address #1
Address #6
tCW
tCW
tHA
tSA
tHA
tHA
tHA
OE
tLZCE
tHZCE
tSS
42
Note
t DELAY
DQ (DATA)
注:
40. ソ フ ト ウ ェ アのシーケ ン スは、 CE ま たは OE を制御する読み込み処理を伴い ク ロ ッ ク さ れます。
41. 6 つの連続ア ド レ スは 5 ページの表 1 に指定 さ れた順番で読み出す必要があ り ます。 WE は、 すべての 6 連続サイ ク ルの間 HIGH で なければな り ません。
42. 出力が tDELAY 時間でデ ィ ス エーブル と な るので、 6 番目に読み出 さ れた DQ 出力デー タ は無効 と な る可能性があ り ます。
文書番号 : 001-95855 Rev. **
ページ 15/22
CY14V104LA
CY14V104NA
ハー ド ウ ェ ア STORE サイ クル
動作範囲において
パラ メ ー タ ー
CY14V104LA/CY14V104NA
説明
Min
Max
25
単位
tDHSB
HSB か ら出力ア ク テ ィ ブ ま での時間
( 書き込みラ ッ チがセ ッ ト さ れていない場合 )
–
tPHSB
ハー ド ウ ェ ア STORE パルス幅
15
–
ns
ソ フ ト シーケ ン ス処理時間
–
100
μs
tSS
[43、 44]
ns
ス イ ッ チ ング波形
図 12. ハー ド ウ ェ ア STORE サイ クル [45]
Write latch set
tPHSB
HSB (IN)
tSTORE
tHHHD
tDELAY
HSB (OUT)
tLZHSB
DQ (Data Out)
RWI
Write latch not set
tPHSB
HSB pin is driven HIGH to VCC only by Internal
100 kOhm resistor,
HSB driver is disabled
SRAM is disabled as long as HSB (IN) is driven low.
HSB (IN)
tDELAY
HSB (OUT)
tDHSB
tDHSB
RWI
図 13. ソ フ ト シーケ ン ス処理時間 [43、 44]
Soft Sequence
Command
Address
Address #1
tSA
Address #6
tCW
tSS
Soft Sequence
Command
Address #1
tSS
Address #6
tCW
CE
VCC
注
43. こ れは ソ フ ト シーケ ン ス コ マ ン ド を処理するのに要する時間です。 効果的に コ マ ン ド を登録する には、 Vcc 電圧は HIGH で なければな り ません。
44. STORE や RECALL と い っ た コ マ ン ド は、 その処理が完了する ま で I/O を ロ ッ ク アウ ト し ます。 こ れが、 こ の処理時間を増加 さ せます。 詳 し く は個々の コ マ ン
ド を参照 し て く だ さ い。
45. SRAM の書き込みが最後の不揮発性サイ ク ル以降に行われていない場合は、 AutoStore ま たはハー ド ウ ェ ア STORE は行われません。
文書番号 : 001-95855 Rev. **
ページ 16/22
CY14V104LA
CY14V104NA
SRAM 真理値表
HSB は SRAM 動作では HIGH のま ま です。
表 2. ×8 構成の SRAM 真理値表
WE
OE
入力／出力 [46]
モー ド
電源
H
X
X
High Z
選択解除／電源遮断
ス タ ンバイ
L
H
L
デー タ 出力 (DQ0 ～ DQ7)
読み出 し
アクテ ィ ブ
L
H
H
High Z
出力デ ィ スエーブル
アクテ ィ ブ
L
L
X
デー タ 入力 (DQ0 ～ DQ7)
書き込み
アクテ ィ ブ
CE
WE
OE
BHE[47]
BLE[47]
入力／出力 [46]
モー ド
電源
H
X
X
X
X
High Z
選択解除／電源遮断
ス タ ンバイ
L
X
X
H
H
High Z
出力デ ィ スエーブル
アクテ ィ ブ
L
H
L
L
L
デー タ 出力 (DQ0 ～ DQ15)
読み出 し
アクテ ィ ブ
L
H
L
H
L
デー タ 出力 (DQ0 ～ DQ7)、
DQ8 ～ DQ15 は High Z
読み出 し
アクテ ィ ブ
L
H
L
L
H
デー タ 出力 (DQ8 ～ DQ15)、
DQ0 ～ DQ7 は High Z
読み出 し
アクテ ィ ブ
L
H
H
L
L
High Z
出力デ ィ スエーブル
アクテ ィ ブ
CE
表 3. ×16 構成の SRAM 真理値表
L
H
H
H
L
High Z
出力デ ィ スエーブル
アクテ ィ ブ
L
H
H
L
H
High Z
出力デ ィ スエーブル
アクテ ィ ブ
L
L
X
L
L
デー タ 入力 (DQ0 ～ DQ15)
書き込み
アクテ ィ ブ
L
L
X
H
L
デー タ 入力 (DQ0 ～ DQ7)、
DQ8 ～ DQ15 は High Z
書き込み
アクテ ィ ブ
L
L
X
L
H
デー タ 入力 (DQ8 ～ DQ15)、
DQ0 ～ DQ7 は High Z
書き込み
アクテ ィ ブ
注:
46. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。
47. BHE と BLE は ×16 構成でのみ使用で き ます。
文書番号 : 001-95855 Rev. **
ページ 17/22
CY14V104LA
CY14V104NA
注文情報
速度
(ns)
25
注文 コ ー ド
パ ッ ケージ図
パ ッ ケージ タ イ プ
動作範囲
51-85128
48 ボール FBGA
産業用
CY14V104LA-BA25XIT
CY14V104LA-BA25XI
CY14V104NA-BA25XIT
CY14V104NA-BA25XI
45
CY14V104LA-BA45XIT
CY14V104LA-BA45XI
CY14V104NA-BA45XIT
CY14V104NA-BA45XI
在庫状況については、 最寄 り のサイ プ レ スの販売代理店にお問い合わせ く だ さ い。
注文 コ ー ド の定義
CY 14 V 104 L A - BA 25 X I T
オプ シ ョ ン :
T- テープおよび リ ール
ブ ラ ン ク - 標準
温度 :
I - 産業用 (-40°C ～ 85°C)
速度 :
25 - 25ns
X - 鉛フ リ ー
45 - 45ns
パ ッ ケージ :
BA - 48 ボール FBGA
ダ イのレ ビ ジ ョ ン :
ブ ラ ン ク - 改訂な し
A - 第 1 改訂
デー タ バス :
L - ×8
N - ×16
容量 :
電圧 :
104 - 4Mb
V - 3.3V VCC、1.8V VCCQ
14 - NVSRAM
サイ プ レ ス
文書番号 : 001-95855 Rev. **
ページ 18/22
CY14V104LA
CY14V104NA
パ ッ ケージ図
図 14. 48 ボール FBGA (6 × 10 × 1.2mm) BA48B、 51-85128
51-85128 *G
文書番号 : 001-95855 Rev. **
ページ 19/22
CY14V104LA
CY14V104NA
略語
本書の表記法
略語
説明
測定単位
BHE
Byte High Enable ( バイ ト HIGH イ ネーブル )
BLE
Byte Low Enable ( バイ ト LOW イ ネーブル )
°C
摂氏温度
CE
CMOS
Chip Enable ( チ ッ プ イ ネーブル )
Complementary Metal Oxide Semiconductor
( 相補型金属酸化膜半導体 )
k
キロオーム
MHz
メ ガヘルツ
A
マ イ ク ロ ア ンペア
mA
ミ リ ア ンペア
F
マイ クロ フ ァ ラ ド
s
マ イ ク ロ秒
EIA
FBGA
HSB
Electronic Industries Alliance ( 米国電子工業会 )
Fine-Pitch Ball Grid Array
( フ ァ イ ン ピ ッ チ ボール グ リ ッ ド ア レ イ )
hardware store busy
( ハー ド ウ ェ ア ス ト ア ビ ジー )
記号
測定単位
ms
ミ リ秒
ナノ秒
I/O
Input/Output ( 入力／出力 )
ns
nvSRAM
non-volatile Static Random Access Memory ( 不揮
発性ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )

オーム
%
Output Enable ( 出力イ ネーブル )
Restriction of Hazardous Substances
( 特定有害物質使用規制 )
Static Random Access Memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
パーセ ン ト
pF
ピコフ ァ ラ ッ ド
V
ボル ト
W
ワッ ト
OE
RoHS
SRAM
WE
Write Enable ( 書き込みイ ネーブル )
文書番号 : 001-95855 Rev. **
ページ 20/22
CY14V104LA
CY14V104NA
改訂履歴
文書名 : CY14V104LA ／ CY14V104NA、 4M ビ ッ ト (512K × 8/256K × 16) nvSRAM
文書番号 : 001-95855
リ ビ ジ ョ ン ECN 番号
**
4709703
変更者
HZEN
文書番号 : 001-95855 Rev. **
発行日
変更内容
04/07/2015 こ れは英語版 001-53954 Rev. *H を翻訳 し た日本語版 001-95855 Rev. ** です。
ページ 21/22
CY14V104LA
CY14V104NA
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド な販売 と 設計サポー ト
サイ プ レ スは、 世界中に事業所や ソ リ ュ ーシ ョ ン セ ン タ ー、 販売代理店を持っ ています。 お客様の最寄 り のオ フ ィ スについては、
サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明＆電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
psoc.cypress.com/solutions
cypress.com/go/automotive
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
cypress.com/go/clocks
cypress.com/go/interface
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
cypress.com/go/powerpsoc
cypress.com/go/plc
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/memory
cypress.com/go/psoc
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2009-2015. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ
イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する
こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す
る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維
持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら
ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
全ての ソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著作
権法な ら びに国際協定の条項によ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面によ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン スであ り 、 適
用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、 サ
イ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサ イ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上
記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-95855 Rev. **
改訂日 2015 年 4 月 7 日
本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。
ページ 22/22