注文コードNo.N※5 7 8 8 No. 5788 N1097 LC99053 CMOS LSI イメージセンサ用スタンダードセルLSI LC99053は、高性能, 高機能用CCDコントローラ前段信号処理LSIである。 絶対最大定格 / Ta＝25℃, VSS＝0V 最大電源電圧 VDD max 入出力電圧 VI, VO 許容損失 Pd max 動作周囲温度 Topr 保存周囲温度 Tstg 半田耐熱 unit V V mW ℃ ℃ ℃ ℃ mA −0.3∼＋7.0 −0.3∼VDD＋0.3 560 −15∼＋60 −55∼＋125 350 235 ±20 Ta≦60℃ ※ 手半田3秒間 リフロー10秒間 入出力電流 II, IO 入出力基本セル１セル当り ※許容損失についてはIC単体での保証となる。 許容動作範囲 / Ta＝−15∼＋60℃, VSS＝0V 電源電圧 VDD 入力電圧範囲 VIN min 4.75 0 typ 5.00 max 5.25 VDD unit V V 外形図 3220 (unit : mm) 1.25 14.0 12.0 0.5 60 0.135 1.25 41 61 1.25 40 1.25 14.0 12.0 0.5 0.2 20 1.4 1 1.6max 21 80 0.1 この資料の情報 （掲載回路および回路定数を含む） は 一例を示すもので、量産セットとしての設計を保証 するものではありません。また、この資料は正確か つ信頼すべきものであると確信しておりますが、そ の使用にあたって第３者の工業所有権その他の権利 の実施に対する保証を行うものではありません。 本書記載の製品は、極めて高度の信頼性を要する用 途 （生命維持装置、航空機のコントロールシステム等、 多大な人的・物的損害を及ぼす恐れのある用途） に対 応する仕様にはなっておりません。そのような場合 には、あらかじめ三洋電機販売窓口までご相談下さ い。 本書記載の製品が、外国為替および外国貿易管理法 に定める戦略物資 （役務を含む） に該当する場合、輸 出する際に同法に基づく輸出許可が必要です。 弊社の承諾なしに、本書の一部または全部を、転載 または複製することを禁止します。 本書に記載された内容は、製品改善および技術改良 等により将来予告なしに変更することがあります。 したがって、ご使用の際には、「納入仕様書」でご 確認下さい。 0.5 0.5 SANYO : SQFP80 〒370-05 群馬県邑楽郡大泉町坂田一丁目1番1号 N1097HK寿◎棚橋 No.5788-1/14 LC99053 電気的特性 / Ta＝−15∼＋60℃, VSS＝0V, VDD＝4.75∼5.25V 入力「H」レベル電圧 VIH TLL対応：(4) 入力「L」レベル電圧 VIL 入力「H」レベル電圧 VIH TLL対応：(2), (8) 入力「L」レベル電圧 VIL シュミット 入力「H」レベル電圧 VIH CMOS対応：(3) 入力「L」レベル電圧 VIL 出力「H」レベル電圧 VOH IOH＝−25mA：(1) 出力「L」レベル電圧 VOL IOL＝25mA：(1) 出力「H」レベル電圧 VOH IOH＝−8mA：(6) 出力「L」レベル電圧 VOL IOL＝8mA：(6) 出力「H」レベル電圧 VOH IOH＝−4mA：(5), (7), (8) 出力「L」レベル電圧 VOL IOL＝4mA：(5), (7), (8) 入力リーク電流 IL VI＝VSS, VDD：(2), (8) 出力リーク電流 IOZ High-Z出力時：(5), (8) min 2.2 VSS 2.5 VSS 0.7VDD typ max 0.8 0.6 0.3VDD VDD−2.1 0.4 VDD−2.1 0.4 VDD−2.1 −10 −10 0.4 ＋10 ＋10 unit Ｖ V Ｖ V Ｖ V Ｖ V Ｖ V Ｖ V μA μA 適用ピンは、下記の名前に対応 （INPUT） （2） ………CLKS, FTTRG, HR, REGRES, SENS, STTRG, VR （3） ………EXT1∼4,TEST, TEST2, ALONG, SELMET3, IREF1∼2, OEB, RES, SMER （4） ………MCKI （OUTPUT） （1） ………HT1, HT2 （5） ………DOUT0∼7 （6） ………FSC4, HTR （7） ………ACTPIX, CSYNC, FLD, HD, HTCLK, NSUB, VD, VI1∼4, VREQ, VS1∼4 （INOUT） （8） ………DATAS 注) REFHIN, REFLIN, GOUT, MONIOR, REFH, REFL, YOUT, CAP1, CAP2, CAPB2, CCDIN, GIN, REFM, YINについては、直流 特性には含まれていない。 No.5788-2/14 LC99053 アナログ部電気的特性 / Ta＝25℃, VDD＝5.0V [CDS, AGC部] CAP1のDCレベル CAP1 CAP1の出力DCレベル CAPA2のDCレベル CAPA2 CAPA2の出力DCレベル CDSDCレベル1 CDSDC1 YOUTの出力DCレベル CCDIN＝3.5V (DC), GIN＝2.5V (DC) CDSDCレベル2 CDSDC2 YOUTの出力DCレベル変動 (CDSDC1に対する)CCDIN＝2.5V (DC), GIN＝2.5V（DC） GCDCオフセット1 GCDCOFF1 YOUTの出力DCレベル変動 (CDSDC1に対する)CCDIN＝3.5V (DC), GIN＝2.0V (DC) GCDCオフセット2 GCDCOFF2 YOUTの出力DCレベル変動 (CDSDC1に対する)CCDIN＝3.5V (DC), GIN＝1.0V (DC) GCゲイン1 GCG1 YOUTの振幅 CCDIN＝S2, 100mVp-p, GIN＝2.0V GCゲイン2 GCG2 GIN＝2.5V時のゲイン比 (GCG1) GCゲイン3 GCG3 GIN＝1.5V時のゲイン比 (GCG1) GCゲイン4 GCG4 GIN＝1.0V時のゲイン比 (GCG1) アナログDレンジ1 ANAD1 CCDIN＝S2, 1000mVp-p,GIN＝2.5V アナログDレンジ2 ANAD2 CCDIN＝S2, 300mVp-p,GIN＝1.0V アナログ周波数特性 ANAF f＝500kHz (S2)に対するf＝5MHz (S1) での減衰比 CCDIN＝300mVp-p, GIN＝2.0V アナログリニアリティ ANAL 5ステップの階段波の中央値に対する ワースト値の差 CCDIN＝S7, 300mVp-p, GIN＝2.0V [CLP, ADC部] CLPB2DCレベル CAPB2 CAPB2の出力DCレベル CLPのDCレベル1 CLPDC1 OPBクランプ回路のクランプ電圧 クランプ常時ON (YIN＝Cで接地) CLPのDCレベル2 CLPDC2 OPBクランプ回路のクランプ電圧 クランプ常時OFF. YIN＝3.6V (DC) REFHのDCレベル OPDCH オペアンプの出力DCレベル REFLのDCレベル OPDCL オペアンプの出力DCレベル ADC直線性誤差 AD1INL ビデオ用8bitADCの直線性誤差 ADC微分直線性誤差 AD1DNL ビデオ用8bitADCの微分直線性誤差 分解能 AD1RES ビデオ用8bitADCの分解能 最大変換速度 AD1FMAX ビデオ用8bitADCの最大変換速度 [AGC用DAC部] ゼロスケール電圧 DAVZS AGC用10bitDACのゼロスケール 出力電圧 フルスケール電圧 DAVFS AGC用10bitDACのフルスケール 出力電圧 DAC直線性誤差 DAINL AGC用10bitDACの直線性誤差 DAC微分直線性誤差 DADNL AGC用10bitDACの微分直線性誤差 分解能 DARES AGC用10bitDACの分解能 最大変換速度 DAFMAX AGC用10bitDACの最大変換速度 [全体] 消費電流 IDD1 動作モードでの消費電流 スタンバイ時消費電流 IDD2 スタンバイモードでの消費電流 min 3.40 0.45 2.60 typ 3.60 0.65 3.00 max 3.80 0.80 3.50 unit V V V −0.10 0.00 0.10 V −0.20 0.00 0.20 V −0.40 0.00 0.40 V 0.30 0.43 0.55 V −5.00 2.00 4.50 1.50 1.70 −2.00 −3.75 3.00 5.50 2.10 2.30 −0.50 −2.50 4.00 6.50 2.70 3.00 ＋1.00 dB dB dB V V dB −0.10 0 ＋0.10 V 3.50 1.90 3.70 2.20 3.90 2.50 V V 1.90 2.20 2.50 V 2.10 0.70 0.01 0.01 2.40 1.00 0.75 0.75 2.70 1.30 1.50 1.50 8 20 V V LSB LSB bit MSPS −0.20 0.00 0.20 V 4.80 5.00 5.20 V 0.01 0.01 2.00 2.00 4.80 4.90 10 1 LSB LSB bit MSPS 160 75 mA mA No.5788-3/14 LC99053 測定入力信号 105ns 35ns DS1 （パルス） DS2 （パルス） Va S1 35ns DS1 （パルス） DS2 （パルス） S1 Va Vb 2.1ns S2 Va Vb 1ms S3 （パルス） Va S4 Va S5 Vb 500kHz sin波 Va S6 5MHz sin波 Vb A09793 No.5788-4/14 LC99053 各ピンの等価回路 VDD VDD 7 YOUT 11 MONITOR VDD 4 4 CCD IN Y IN GND GND A09794 VDD GND A09795 A09796 VDD VDD 36kΩ CAP1 5 6 2 9 CAPA2 GIN CAPB2 1/4 VDD GND GND GND A09797 A09798 A09799 VDD VDD VDD 5KΩ TOTAL1 OK 18 REFH 16 REFH 1 GOUT 5KΩ GND GND GND A09801 A09800 A09802 REFH VDD VDD 158Ω REFHIN 14 REFM 17 REFLIN 15 158Ω GND REFH A09803 GND A09804 No.5788-5/14 LC99053 VDD5 DOUT7 DOUT6 DOUT5 DOUT4 DOUT3 DOUT2 DOUT1 DOUT0 VSS5 HTCLK VSS6 TEST CSYNC HD VD FLD FSC4 VDD6 MCKI ピン配置図 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 VREQ 61 40 VSS4 ACTPIX 62 39 SENS NSUB 63 38 DATAS VSS7 64 37 CLKS VI1 65 36 REGRES VI3 66 35 SMER VI2 67 34 OEB VI4 68 33 VR VS4 69 32 HR VS1 70 31 VDD4 LC99053 VS2 71 30 STTRG 29 FTTRG VS3 72 28 SELMET3 VDD7 73 27 ALONG VDD （HCCD） 74 HTR 75 26 EXT4 HT1 76 25 EXT3 HT2 77 24 EXT2 VSS （HCCD） 78 23 EXT1 VSS3（ADC-D） VDD3 （ADC-D） REFL REFM REFH 10 11 12 13 14 15 16 17 18 19 20 REFLIN 9 REFHIN 8 VSS2 （ADC-A） 7 VDD2 （ADC-A） 6 MONITOR 5 VSS1 （AMOS） 4 YIN 3 CAPB2 GIN 2 VDD1 （AMOS） GOUT 1 YOUT 21 RES CAPA2 IREF2 80 CAP1 22 TEST2 CCDIN IREF1 79 A09805 No.5788-6/14 LC99053 端子説明 端子 番号 端 子 名 I/O 機 能 説 明 1 GOUT O Gain Control出力 2 GIN I Gain Control入力 3 4 VDD1 (AMOS−A) CCDIN I CCD入力ピン 5 CAP1 I AMOS−CDSバイアスピン 6 CAPA2 I AMOS−AGCバイアスピン 7 YOUT O AGC出力 8 YIN I Clamp, ADC入力 I AMOS-Clamp バイアスピン O Clamp, ADC入力MONITOR I AD High-Reference入力 9 CAPB2 10 VSS1 (AMOS−A) 11 MONITOR 12 VDD2 (ADC−A) 13 VSS2 (ADC−A) 14 REFHIN 15 REFLIN I AD Low-Reference入力 16 REFH O AD High-Reference出力 17 REFM I AD Middle-Reference出力 18 REFL O AD Low-Reference出力 19 VDD3 (ADC−D) 20 VSS3 (ADC−D) 21 RES I Test用Reset Pin 0：Test Mode 1：Real Mode 22 TEST2 I Test用Pin 0：Real Mode 1：Test Mode 23 EXT1 I EXT1, 2＝00；Direct H, V Reset 01；外部トリガモード1 10；Direct C.sync Reset 11；外部トリガモード2 24 EXT2 I 25 EXT3 I 26 EXT4 I 27 ALONG I 28 SELMET3 29 FTTRG I External Frame sift Triger input Auto iris mode；＝selmet1 30 STTRG I External Shutter Triger input Auto iris mode；＝selmet2 31 VDD4 32 HR I Hsync, CSYNC Reset Pulse input 33 VR I Vsync Reset Pulse input 34 OEB I DOUT0∼7のOutput Enable pin；0：active1：High-Z 35 SMER I 1；offset smear reducer on 36 REGRES I Register Reset 37 CLKS I Serisl Clock input 38 DATAS B Serial Data BI-DIRECTIONAL 39 SENS I Serisl Enable input 40 VSS4 41 VDD5 42 DOUT7 O AD Digital output (MSB) (正極性) 43 DOUT6 O 44 DOUT5 O 45 DOUT4 O EXT3, 4＝00；Auto lris 10；Normal1/60s 01；External Shutter 0；Real mode 11；External FT，ST 1；テストモード Auto iris mode；＝selmet3 0：Reset 0：テストモード 1：各種測光モード 0；offset smer reducer off 1：Set 次ページへ続く。 No.5788-7/14 LC99053 前ページから続く。 端子 番号 端 子 名 I/O 機 能 説 明 46 DOUT3 O 47 DOUT2 O 48 DOUT1 O 49 DOUT0 O 50 VSS5 HTCLK O DOUT0∼7のLatch clock 53 VSS6 TEST I 0：Test mode 54 CSYNC O 水平垂直コンポジット同期信号 55 HD O 水平同期信号 56 VD O 垂直同期信号 57 FLD O フィールド識別信号 58 FSC4 O MCK/2 clock out 59 60 VDD6 MCKI I Master Clock input 61 VREQ O flame-shift flg 62 ACTPIX O 映像画素エリアフラグ 63 NSUB O CCD NSUB Drive pulse 64 65 VSS7 VI1 O CCD Image arer Drive pulse 66 VI3 O 67 VI2 O 68 VI4 O 69 VS4 O 70 VS1 O 71 VS2 O 72 VS3 O 73 74 VDD7 VDD (HCCD) 75 DHTR O Reset gate pilse for Output buffer (FDA) 76 DHT1 O CCD Horizontal register Drive pilse 77 DHT2 O 78 79 VSS (HCCD) IREF1 I Auto Irisの微調 80 IREF2 I Auto Irisの微調 51 52 1：Real mode CCD storage area Drive pulse No.5788-8/14 LC99053 電源投入時の注意点 本ICには電源ピンが合計8ピンある。各機能ブロックの電源ごとにノイズフィルタを挿入する場合は、電源投入時の各電源間 の立上りタイムを3ms以内にすること。本ICには双方向ピンDATASがある。電源立上げ時には入力状態か出力状態かわからな いのでBUSショートをさけるように対策する必要性がある。その方法として以下の3つの方法がある。 1. スタンドアイロンで使用する場合 レジスタ設定用の端子CLKS, DATAは、pull-downを、SENSは、pull-upして使用すること。 2. 外部回路によってレジスタを制御する場合 ①外部回路のDATASに供給するラインを「High-Z」にすること。 ②外部回路のCLKS, SENSに供給するラインを「L」にすること。 ③LC99053の電源投入を行うこと。 ④外部回路の SENSに供給するラインを「H」にすること。 ⑤外部回路のDATASに供給するラインを「L」にすること。 ⑥レジスタ設定用の端子CLKS, DATASは、pull-downを、SENSは、pull-upして使用すること。 3. 外部回路の電源とLC99053の電源を別々に制御できない場合 ①LC99053、外部回路の電源投入を行うこと。 ②外部回路のRESに供給するラインを「L」にしておくこと (この状態ではLC99053のDATASが入力となる)。 ③外部回路のSENSに供給するラインを「H」にしてから外部回路のRESに供給するラインを「H」になるよう遅延を与える。 ④レジスタ設定用の端子CLKS, DATASは、pull-downを、SENSは、pull-upして使用すること。 なお遅延させる回路として左の回路を参考にすること。また 定数は、 外部回路によって異なるので、上記の条件を満たすような時定数を検 討することが必要である。 RES ＋ A09806 No.5788-9/14 LC99053 主な機能 SSG ・NTSC；基準クロックは、8fsc＝28.636MHz ・C.SYNC入力の同期分離機能。C.SYNCより、HSYNC, VSYNCを分離する、同期分離回路を内蔵 ・電子シャッタ、フレーム転送、水平読み出しトリガによる外部トリガコントロールモード ・水平読み出しトリガ入力による外部トリガコントロールモード (オートアイリス動作) TG ・LC9997Mを駆動するためのパルスを発生 ・インタレース／ノンインタレース駆動が可能 ・FTTRG, STTRGによる外部からの露光時間制御が容易 電子アイリス ・電子アイリス (電子シャッタ機能を利用した露光時間制御)のための回路、映像信号積分回路、検波回路、露光制御等回路 など、すべてをディジタル回路で内蔵。安定した制御が可能。 ・応答スピード、変化率設定が可能 ・ダイレクト設定モード ・測光方式も4パターン用意 ・中央測光、下方測光 画面中央エリアに重点をおいた、3エリアによる測光 画面下方エリアに重点をおいた、3エリアによる測光 ・設定ピンによる前面測光 ・長時間露光 ・アイリスのホールド機能 (レジスタ) ・外部ピンによる、アイリス微調整補正機能追加 CDS (相関二重サンプリング回路) ・ホールド用コンデンサ内蔵 ・無調整 ・位相調整機能あり AGCアンプ ・無調整 ・AGCのためのコントロール信号は、電子アイリスと連動したディジタル制御系と、内蔵10bitDACにより発生。ディジタル コードによるゲイン設定も可能。 ADC ・CDS, AGC, OPBクランプ処理後のCCD映像信号を8bitで、AD変換する。 ・前段にOPBクランプ回路内蔵 ・リファレンス電圧発生用のOP−AMPを内蔵。リファレンス電圧を抵抗分割で、供給できる。また、前段クランプ回路のバ イアス電圧と、リファレンス電圧を共通にすることにより、黒レベルの調整が不要。 オフセットスミア補正機能 ・除去レベルの各種設定可能 ・ディジタルクランプ内蔵 その他追加機能 ・Registerの設定は、3ピンのシリアルI/Fにより可能。 ・Stand aloneが可能。また、Stand aloneでも、各種調整、設定が外部ピンにより可能。 No.5788-10/14 1 27 63 GOUT 79,80 IREF1, 2 ALONG NSUB1 VDD7, VSS7 73, 64 VDD, VSS 74, 78 DHTR DHT1, 2 76, 77 75 2 GIN VI1∼4 65∼68 VS1∼4 67∼72 4 CAP1 10bit DAC DS1,DS2 HCCD VCCD AGC CAPA2 CDS YIN 51 58 60 HSSG VSSG Integrator 61 IRIS,AGC Cont. CLAMP-PULSE CLAMP VREQ CCDIN CAPB2 MCKI FSC4 3,10 VDD1, VSS1 MONITOR 11 14 17 REFM 18 15 32 33 28 29 30 ref ref M L ADC ADCLK ref H 16 55 54 56 57 HD 9 12, 13 VDD2, VSS2 HTCLK REFH VD REFL HR 8 VR REFHIN CSYNC REFLIN SELMET3 YOUT 7 FTTRG 6 FLD 19, 20 VDD3, VSS3 STTRG SMER ACTPIX TEST MODE Serial-Register Memory Cont. DIGITAL CLAMP OFFSET SMEAR REDUCER 62 35 34 OEB 21, 53 RES TEST 5 22 23∼26 EXT1∼4 TEST2 REGRES CLKS 37 36 DATAS VDD6, VSS6 SENS 38 39 VDD4, VSS4 59, 52 31, 40 41, 50 VDD5, VSS5 49∼42 DOUT0∼7 A09807 LC99053 ブロック図 No.5788-11/14 IRIS, AGCブロック図 CDS CLAMP 8bit ADC DOUT DCLAMP SMEAR AGC Analog Signal Processor LC99053 AGC MAX GAIN AGC MIN GAIN Image Sensor 10bit DAC REGRES SENS DATAS CLKS Limitter Comparator 2 Priority 1 Iris, AGC Cont. Registor Integrator Driver IRIS REF-H TG／SSG IRIS REF-L No.5788-12/14 IREF1 IREF2 A09808 STTRG（P30） FTTRG（P29） SELMET3（P28） CCDIN CAP1 CAPA2 AGC YOUT YIN AGC-BLOCK 1/16 or 1/32 CLP CAPB2 down countor adder ＋ or − REFHIN MIN（R4） ATUO Status Gen. DIGITAL CLAMP IRBUS（R9,10）MANUAL Limitter V-pulse HOLD（R） OFF ON AGC, ON/OFF（R6） Limitter max（R1）& min（R2） SMEAR REDUCER Latch Latch auto/manual IRIS（R6） STTRG（internal Electric shutter trig） STLIMIT（R5）*close adder MAX（R3） Comparator REFHIN ADCLK（pulse） REFH REFM REFL IREF1,2（P79,80） DOWIN（R3） UPWIN（R4） STEP（R6） iris-speed STEP（R6） AGC-speed MONITOR integrator iris full-open=auto ago on ＋ or − IRIS BLOCK Electric-shutter-trigger Gen. LOAD CLK IRIS BLOCK Exposure Time Gen. 1/16 or 1/32 V-reset IRIS BLOCK Integrator, Photometry, Status Gen. SELECTOR PHOTOMETRY AREA Analog Signal Processor CDS for AGC 10bit D/A VCCD block stdata （R35,36） hold open／close integdata （R32,33,34） DOUT0∼7 A09809 LC99053 IRIS, AGC等価回路図 No.5788-13/14 8bit ADC Digital clamp Exposure counter FTTRG STTRG CMPSM （R18,19） ［K］Gen. SME8,9,10 （R22,23,24） EXPAJ （R22） KOFFSET （R21） Adjust ［K］ smear reduce data Adjust （time） Comparator SMEAR REDUE SMELEV （R18） Adjust 0±1/8±1/16 Line memory DOUT （P） A09810 LC99053 オフセットSMEAR REDUCERブロック図 Y112 No.5788-14/14