FUJITSU MB85RS2MT

FUJITSU SEMICONDUCTOR
DATA SHEET
DS501-00023-1v0-J
メモリ FRAM
2M (256 K × 8) ビット SPI
MB85RS2MT
■ 概　要
MB85RS2MT は , 不揮発性メモリセルを形成する強誘電体プロセスとシリコンゲート CMOS プロセスを用いた 262,144
ワード× 8 ビット構成の FRAM (Ferroelectric Random Access Memory：強誘電体ランダムアクセスメモリ ) です。
MB85RS2MT は , シリアルペリフェラルインタフェース (SPI) を採用しています。
MB85RS2MT は , SRAM のようにデータバックアップ用バッテリを使用することなくデータ保持が可能です。
MB85RS2MT に採用しているメモリセルは 1013 回の書込み / 読出し動作が可能で , フラッシュメモリや E2PROM の書換
え可能回数を大きく上回ります。
MB85RS2MT はフラッシュメモリや E2PROM のような長い書込み時間は必要とせず , 書込みの待ち時間はゼロです。
したがって , 書込み完了待ちのシーケンスを必要としません。
■ 特　長
・ ビット構成
：262,144 ワード× 8 ビット
・ シリアルペリフェラルインタフェース ：SPI (Serial Peripheral Interface)
SPI モード 0 (0, 0) とモード 3 (1, 1) に対応
・ 動作周波数
：25 MHz (Max)
ただし , FSTRD コマンドは 2.7 V ～ 3.6 V, 40 MHz (Max)
・ 書込み / 読出し耐性
：1013 回 / バイト
・ データ保持特性
：10 年 ( ＋ 85 ° C)
・ 動作電源電圧
：1.8 V ～ 3.6 V
・ 低消費電力
：動作電源電流 10.6 mA (Max@25 MHz)
スタンバイ電流 150 μA (Max)
スリープ電流 10 μA (Max)
・ 動作周囲温度
：－ 40 ° C ～＋ 85 ° C
・ パッケージ
：プラスチック SOP, 8 ピン (FPT-8P-M08)
プラスチック DIP, 8 ピン (DIP-8P-M03)
本製品は RoHS 指令に適合しています。
Copyright©2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2013.7
MB85RS2MT
■ 端子配列図
(TOP VIEW)
CS
SO
1
(TOP VIEW)
8
7
2
VDD
CS
1
8
VDD
SO
2
7
HOLD
WP
3
6
SCK
VSS
4
5
SI
HOLD
WP
3
6
SCK
VSS
4
5
SI
(DIP-8P-M03)
(FPT-8P-M08)
■ 端子機能説明
端子番号
1
3
2
端子名
機能説明
CS
チップセレクト端子
チップを選択状態にするための入力端子です。CS が “H” レベルのとき , チップは非選択 ( スタ
ンバイ ) 状態となり , SO は High-Z になります。このとき , 他の端子の入力は無視されます。
CS が “L” レベルのとき , チップは選択 ( アクティブ ) 状態となります。オペコード入力前に CS を
立ち下げる必要があります。本端子は , 内部で VDD 端子にプルアップされています。
WP
ライトプロテクト端子
ステータスレジスタへの書込みを制御する端子です。WP と WPEN (「■ ステータスレジス
タ」参照 ) とが関連して , ステータスレジスタの書込みをプロテクトします。詳細な説明は ,
「■ 書込みプロテクト」を参照してください。
7
HOLD
ホールド端子
チップを非選択状態にせずにシリアル入出力を休止するときに使用します。HOLD が “L” レベ
ルのとき , ホールド動作となり , SO は High-Z に , SCK, SI は don’t care になります。ホールド
動作中は CS を “L” レベルに保たなければなりません。
6
SCK
シリアルクロック端子
シリアルデータの入出力のためのクロック入力端子です。SI は SCK の立上りエッジに同期し
て取り込まれ , SO は SCK の立下りエッジに同期して出力されます。
5
SI
シリアルデータ入力端子
シリアルデータの入力端子です。オペコード , アドレス , 書込みデータを入力します。
2
SO
シリアルデータ出力端子
シリアルデータの出力端子です。FRAM メモリセルアレイの読出しデータ , ステータスレジス
タのデータが出力されます。スタンバイ時は High-Z です。
8
VDD
電源電圧端子
4
VSS
グランド端子
DS501-00023-1v0-J
MB85RS2MT
■ ブロックダイヤグラム
コントロール回路
CS
SCK
HOLD
ローデコーダ
シリアル・パラレル・コンバータ
アドレスカウンタ
SI
FRAM アレイ
262,144 × 8
FRAM
ステータスレジスタ
コラムデコーダ / センスアンプ /
ライトアンプ
WP
データレジスタ
SO
パラレル・シリアル・コンバータ
■ SPI モード
MB85RS2MT は SPI モード 0 (CPOL ＝ 0, CPHA ＝ 0) と SPI モード 3 (CPOL ＝ 1, CPHA ＝ 1) に対応します。
CS
SCK
SI
7
6
5
MSB
4
3
2
1
0
LSB
SPI モード 0
CS
SCK
SI
7
MSB
DS501-00023-1v0-J
6
5
4
SPI モード 3
3
2
1
0
LSB
3
MB85RS2MT
■ シリアルペリフェラルインタフェース (SPI)
MB85RS2MT は SPI のスレーブとして動作します。SPI ポートを備えたマイクロコントローラを用いて複数のチップを
接続することができます。また , SPI ポートを備えていないマイクロコントローラでは SI と SO をバス接続して使用する
こともできます。
SCK
MOSI
MISO
SO
SPI マイクロ
コントローラ
SI
SO
SCK
MB85RS2MT
CS
SI
SCK
MB85RS2MT
CS
HOLD
HOLD
SS1
SS2
HOLD1
HOLD2
MOSI ：マスタアウトスレーブイン
MISO ：マスタインスレーブアウト
SS ：スレーブセレクト
SPI ポートがある場合のシステム構成図
マイクロ
コントローラ
SO
SI
SCK
MB85RS2MT
CS
HOLD
SPI ポートがない場合のシステム構成図
4
DS501-00023-1v0-J
MB85RS2MT
■ ステータスレジスタ
ビット番号
ビット名
説明
7
WPEN
ステータスレジスタライトプロテクト
不揮発性メモリ (FRAM) からなるビットです。WPEN は WP 入力と関連し
てステータスレジスタの書込みをプロテクトします (「■ 書込みプロテク
ト」を参照 ) 。WRSR コマンドによる書込み , RDSR コマンドによる読出し
が可能です。
6～4
⎯
未使用
不揮発性メモリからなるビットで WRSR コマンドによる書込みが可能で
す。これらのビットは使用しませんが RDSR コマンドで読み出されます。
3
BP1
2
BP0
1
WEL
0
0
ブロックプロテクト
不揮発性メモリからなるビットです。WRITE コマンドにおける書込みプロ
テクトのブロックサイズを定義します (「■ ブロックプロテクト」を参照 ) 。
WRSR コマンドによる書込み , RDSR コマンドによる読出しが可能です。
ライトイネーブルラッチ
FRAM アレイおよびステータスレジスタが書込み可能であることを示しま
す。WREN コマンドでセット , WRDI コマンドでリセットします。RDSR コ
マンドで読出しが可能ですが WRSR コマンドで書き込むことはできませ
ん。WEL は以下の動作の後リセットされます。
電源立上げ後
WRDI コマンド認識後
WRSR コマンド認識後の CS の立ち上り時
WRITE コマンド認識後の CS の立ち上り時
“0” 固定です。
■ オペコード
MB85RS2MTはオペコードで指定される9種のコマンドを受け付けます。オペコードは下表に示す8ビットからなるコー
ドです。これ以外の無効なコードは入力しないでください。オペコード入力中に CS を立ち上げるとコマンドは実行されま
せん。
コード名
機能
オペコード
WREN
セットライトイネーブルラッチ
0000 0110B
WRDI
リセットライトイネーブルラッチ
0000 0100B
RDSR
リードステータスレジスタ
0000 0101B
WRSR
ライトステータスレジスタ
0000 0001B
READ
リードメモリコード
0000 0011B
WRITE
ライトメモリコード
0000 0010B
リードデバイス ID
1001 1111B
FSTRD
ファストリードメモリコード
0000 1011B
SLEEP
スリープモード
1011 1001B
RDID
DS501-00023-1v0-J
5
MB85RS2MT
■ コマンド
・WREN
WREN コマンドは WEL ( ライトイネーブルラッチ ) をセットします。書込み動作 (WRSR コマンドと WRITE コマンド )
を行う前には WREN コマンドで WEL をセットする必要があります。WREN コマンドは , 25 MHz までの動作に対応して
います。
CS
0
1
2
3
4
5
6
7
SCK
SI
Invalid
0
0
0
0
0
1
1
Invalid
0
High-Z
SO
・WRDI
WRDI コマンドは WEL ( ライトイネーブルラッチ ) をリセットします。WEL がリセットされると書込み動作 (WRITE コ
マンドと WRSR コマンド ) が実行されなくなります。WRDI コマンドは , 25 MHz までの動作に対応しています。
CS
0
1
2
3
4
5
6
7
SCK
SI
SO
6
Invalid
0
0
0
0
0
1
0
0
Invalid
High-Z
DS501-00023-1v0-J
MB85RS2MT
・RDSR
RDSR コマンドはステータスレジスタのデータを読み出します。SI に RDSR のオペコードを入力後 , SCK に 8 サイクル
のクロックを入力します。このとき , SI の値は無効です。SO は SCK の立下りエッジに同期して出力されます。RDSR コマ
ンドでは CS の立上げ前に SCK を送り続けることでステータスレジスタを繰り返し読み出すことも可能です。RDSR コマ
ンドは , 25 MHz までの動作に対応しています。
CS
0
1
2
3
4
5
6
7
0
1
2
3
4
5
6
7
SCK
SI
0
0
0
0
0
1
0
Invalid
1
Data Out
High-Z
SO
Invalid
MSB
LSB
・WRSR
WRSR コマンドはステータスレジスタの不揮発性メモリビットにデータを書き込みます。
SI 端子に WRSR のオペコード
の後 , 8 ビットの書込みデータを入力します。WEL ( ライトイネーブルラッチ ) は WRSR コマンドでは書込みできません。
ビット 1 に対応する SI の値は無視されます。ステータスレジスタのビット 0 は “0” 固定であり書込みできません。ビット 0
に対応する SI の値は無視されます。WP 端子は , WRSR コマンドの発行前までに必ず値を確定し , コマンドシーケンス終
了まで変更しないでください。WRSR コマンドは , 25 MHz までの動作に対応しています。
CS
0
1
2
3
4
5
6
7
0
1
2
3
4
5
6
7
SCK
Data In
Instruction
SI
0
0
SO
DS501-00023-1v0-J
0
0
0
0
0
1
7
MSB
High-Z
6
5
4
3
2
1
0
LSB
7
MB85RS2MT
・READ
READ コマンドは FRAM メモリセルアレイのデータを読み出します。SI に READ のオペコードと任意の 24 ビットのア
ドレスを入力します。アドレスの上位 6 ビットは無効です。その後 , SCK に 8 サイクルのクロックを入力します。SO は SCK
の立下りエッジに同期して出力されます。この読出し中 , SI の値は無効です。CS を立ち上げると READ コマンドは終了し
ますが , CS 立上げ前に引き続き SCK に 8 サイクルずつクロックを送り続けることで , アドレスを自動インクリメントし
て読出しを続けることが可能です。最上位アドレスに達するとロールオーバして 0 番地に戻り , 読出しサイクルは際限な
く続けられます。READ コマンドは , 25 MHz までの動作に対応しています。
CS
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
26 27 28 29 30 31 32 33 34 35 36 37 38 39
SCK
SI
SO
オペコード
24 ビットアドレス
Invalid
5 4 3 2 1 0
0 0 0 0 0 0 1 1 X X X X X X 17 16
Data Out
MSB
LSB MSB
LSB
High-Z
7 6 5 4 3 2 1 0
Invalid
・WRITE
WRITE コマンドは FRAM メモリセルアレイにデータを書き込みます。SI に WRITE のオペコードと任意の 24 ビットの
アドレスおよび 8 ビットの書込みデータを入力します。アドレスの上位 6 ビットは無効です。8 ビットの書込みデータを入
力した時点で FRAM メモリセルアレイにデータを書き込みます。CS を立ち上げると WRITE コマンドは終了しますが , CS
立上げ前に引き続き書込みデータを 8 ビットずつ送り続けることで , アドレスを自動インクリメントして書込みを続ける
ことが可能です。最上位アドレスに達するとロールオーバして 0 番地に戻り , 書込みサイクルは際限なく続けられます。
WRITE コマンドは , 25 MHz までの動作に対応しています。
CS
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
26 27 28 29 30 31 32 33 34 35 36 37 38 39
SCK
SI
Data In
24 ビットアドレス
オペコード
0 0 0 0 0 0 1 0 X X X X X X 17 16
5 4 3 2 1 0 7 6 5 4 3 2 1 0
MSB
SO
8
High-Z
LSB MSB
LSB
DS501-00023-1v0-J
MB85RS2MT
・FSTRD
FSTRD コマンドは FRAM メモリセルアレイのデータを読み出します。SI に FSTRD のオペコードと任意の 24 ビットの
アドレスに続いてダミー8 ビットを入力します。アドレスの上位 6 ビットは無効です。その後 , SCK に 8 サイクルのクロッ
クを入力します。
SO は SCK の立下りエッジに同期して出力されます。この読出し中 , SI の値は無効です。CS を立ち上げる
と FSTRD コマンドは終了しますが , CS 立上げ前に引き続き SCK に 8 サイクルずつクロックを送り続けることで , アドレ
スを自動インクリメントして読出しを続けることが可能です。最上位アドレスに達するとロールオーバして0番地に戻り,
読出しサイクルは際限なく続けられます。FSTRD コマンドは , 25 MHz (1.8 V ～ 2.7 V) および 40 MHz (2.7 V ～ 3.6 V) まで
の動作に対応しています。
CS
0 1 2 3 4 5 6 7 8 9 10 11 12 13 1415
29 30 31 32 33
38 39 40 41 42 43 44 45 46 47
SCK
SI
SO
8 ビットダミー
オペコード
24 ビットアドレス
Invalid
0 0 0 0 1 0 1 1 X X X X X X 17 16
X X
2 1 0 X X
MSB
Data Out LSB
MSB
LSB
High-Z
7 6 5 4 3 2 1 0
Invalid
・RDID
RDID コマンドは , 固定のデバイス ID を読み出します。SI 端子に RDID のオペコードを入力後 , SCK に 32 サイクルのク
ロックを入力します。このとき, SIの値は無効です。SOはSCKの立下りエッジに同期して出力されます。出力はManufacturer
ID (8bit) / Continuation code (8bit) / Product ID (1st Byte) / Product ID (2nd Byte) の順に出力されます。RDID コマンドでは , 32
ビットのデバイス ID 出力後 , SO は最終ビットの出力状態を CS の立上げまで保持します。RDID コマンドは , 25 MHz ま
での動作に対応しています。
CS
0
1
2
3
4
5
6
7
1
0
0
1
1
1
1
1
8
31 32 33 34 35 36 37 38 39
9 10 11
SCK
SI
Invalid
Data Out
SO
High-Z
Data Out
8
31 30 29 28
7
6
5
4
3
2
MSB
1
0
LSB
bit
7
6
5
4
3
2
1
0
Hex
Manufacturer ID
Continuation code
0
0
0
1
0
1
0
1
0
1
1
1
0
1
0
1
04H
7FH
Product ID (1st Byte)
0
0
1
0
1
0
0
0
Product ID (2nd Byte)
0
0
0
0
1
1
Proprietary use
Density
Hex
Proprietary use
DS501-00023-1v0-J
0
0
Fujitsu
28H
Density:01000B ＝ 2 Mbit
Hex
03H
9
MB85RS2MT
・SLEEP
SLEEP コマンドは , LSI をスリープモードと呼ばれる低消費電力モードに移行します。スリープモードへの移行は ,
SLEEP コマンドのオペコード入力後の CS 立上りエッジにて行われます。しかし , SLEEP コマンドのオペコード入力後の
CS 立上げ前に ,SCK を 1CLK でも入力した場合 , SLEEP コマンドはキャンセルされます。
スリープモードに移行すると , SCK 端子および SI 端子への入力は無効となり , SO は Hi-Z となります。
Enter Sleep Mode
CS
0
1
2
3
4
5
6
7
1
0
1
1
1
0
0
1 Invalid
SCK
SI Invalid
Hi-Z
SO
Sleep Mode Entry
スリープモードから通常動作への復帰は , CS の立下げから tREC (max 400 μs) 経過後に行われます ( 下図参照 )。
tREC 経過前に CS を “H” に戻すことは可能ですが , “H” に戻した CS を tREC 経過前に再度立ち下げることは禁止です。
CS
CS
tREC
ここから
Command 入力可能
Exit Sleep Mode
Sleep Mode Exit
10
DS501-00023-1v0-J
MB85RS2MT
■ ブロックプロテクト
ステータスレジスタの BP1, BP0 の値により WRITE コマンドでの書込みプロテクトブロックを設定できます。
プロテクトブロック
BP1
BP0
0
0
なし
0
1
30000H ～ 3FFFFH ( 上位 1/4)
1
0
20000H ～ 3FFFFH ( 上位 1/2)
1
1
00000H ～ 3FFFFH ( すべて )
■ 書込みプロテクト
WEL, WPEN, WP の値により WRITE コマンドおよび WRSR コマンドの書込み動作がプロテクトされます。
WEL
WPEN
WP
プロテクトブロック
アンプロテクトブロック
ステータスレジスタ
0
X
X
プロテクト
プロテクト
プロテクト
1
0
X
プロテクト
アンプロテクト
アンプロテクト
1
1
0
プロテクト
アンプロテクト
プロテクト
1
1
1
プロテクト
アンプロテクト
アンプロテクト
■ ホールド動作
CSを“L”レベルに保ったままHOLDを“L”レベルにすると, コマンドが中止されることなくホールド状態に保たれます。
ホールド状態の始まりと終わりのタイミングは , 下図に示すように HOLD 端子入力がホールド状態に遷移したとき , SCK
が“H”レベルか“L”レベルかで異なります。SCKが“L”レベルの時にHOLD端子を“L”レベルにした場合は, SCKが“L”レベ
ルの時に HOLD 端子を “H” レベルに戻してください。同様に , SCK が “H” レベルの時に HOLD 端子を “L” レベルにした場合
は, SCKが“H”レベルの時にHOLD端子を“H”レベルに戻してください。ホールド状態では任意のコマンドの動作は中断さ
れ , SCK, SI 入力は don’t care となります。また読出しコマンド (RDSR, READ) において SO が High-Z になります。ホール
ド状態において CS を立ち上げると , コマンド処理を終了します。ただし , コマンド認識前に終了した場合 , WEL はホール
ド状態に遷移する前の値を保持します。
CS
SCK
HOLD
ホールド状態
DS501-00023-1v0-J
ホールド状態
11
MB85RS2MT
■ 絶対最大定格
項目
定格値
記号
最小
最大
単位
電源電圧 *
VDD
－ 0.5
＋ 4.0
V
入力電圧 *
VIN
－ 0.5
VDD ＋ 0.5
V
出力電圧 *
VOUT
－ 0.5
VDD ＋ 0.5
V
TA
－ 40
＋ 85
°C
Tstg
－ 55
＋ 125
°C
動作周囲温度
保存温度
＊：VSS ＝ 0 V を基準にした値です。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
■ 推奨動作条件
項目
記号
規格値
最小
標準
最大
単位
電源電圧 *
VDD
1.8
3.3
3.6
V
“H” レベル入力電圧 *
VIH
VDD × 0.7
⎯
VDD ＋ 0.5
V
“L” レベル入力電圧 *
VIL
－ 0.5
⎯
VDD × 0.3
V
動作周囲温度
TA
－ 40
⎯
＋ 85
°C
＊：VSS ＝ 0 V を基準にした値です。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は , すべて
この条件の範囲内で保証されます。
常に推奨動作条件下で使用してください。この条件を超えて使用すると ,
信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。
記載されて
いる以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
12
DS501-00023-1v0-J
MB85RS2MT
■ 電気的特性
1. 直流特性
( 推奨動作条件において )
項目
入力リーク電流 *1
記号
|ILI|
条件
規格値
最小
標準
最大
0 ≦ CS < VDD
⎯
⎯
200
CS ＝ VDD
⎯
⎯
1
WP, HOLD, SCK
⎯
⎯
1
SI ＝ 0 V ～ VDD
単位
μA
出力リーク電流 *2
|ILO|
SO ＝ 0 V ～ VDD
⎯
⎯
1
μA
動作電源電流
IDD
SCK ＝ 25 MHz
⎯
⎯
10.6
mA
スタンバイ電流
ISB
SCK ＝ SI ＝ CS ＝ VDD
⎯
35
150
μA
スリープ電流
IZZ
CS ＝ VDD
全入力 VSS または VDD
⎯
⎯
10
μA
“H” レベル出力電圧
VOH
IOH ＝－ 2mA
VDD － 0.5
⎯
⎯
V
“L” レベル出力電圧
VOL
IOL ＝ 2mA
⎯
⎯
0.4
V
CS 端子のプルアップ抵抗
RP
⎯
18
33
80
kΩ
＊ 1：該当端子：CS, WP, HOLD, SCK, SI
＊ 2：該当端子：SO
DS501-00023-1v0-J
13
MB85RS2MT
2. 交流特性
規格値
項目
記号
25 MHz までの動作速度＊
VDD ＝ 1.8 V ～ 2.7 V
VDD ＝ 2.7 V ～ 3.6 V
最小
最大
最小
最大
単位
SCK クロック周波数
(FSTRD を除くすべてのコマンド )
fCK
0
25
0
25
MHz
SCK クロック周波数
(FSTRD コマンド )
fCK
0
25
0
40
MHz
クロックハイ時間
tCH
15
⎯
11
⎯
ns
クロックロー時間
tCL
15
⎯
11
⎯
ns
チップセレクトセットアップ時間
tCSU
10
⎯
10
⎯
ns
チップセレクトホールド時間
tCSH
10
⎯
10
⎯
ns
出力ディセーブル時間
tOD
⎯
12
-
12
ns
出力データ確定時間
tODV
⎯
18
-
9
ns
出力ホールド時間
tOH
0
⎯
0
⎯
ns
非選択時間
tD
40
⎯
40
⎯
ns
データ立上り時間
tR
⎯
50
-
50
ns
データ立下り時間
tF
⎯
50
-
50
ns
データセットアップ時間
tSU
5
⎯
5
⎯
ns
データホールド時間
tH
5
⎯
5
⎯
ns
HOLD セットアップ時間
tHS
10
⎯
10
⎯
ns
HOLD ホールド時間
tHH
10
⎯
10
⎯
ns
HOLD 出力フローティング時間
tHZ
⎯
20
⎯
20
ns
HOLD 出力アクティブ時間
tLZ
⎯
20
⎯
20
ns
SLEEP 復帰時間
tREC
⎯
400
⎯
400
μs
＊：FSTRD を除くすべてのコマンドは , 25 MHz までの動作に対応しています。
交流特性測定条件
電源電圧
動作周囲温度
入力電圧振幅
入力立上り時間
入力立下り時間
入力判定レベル
出力判定レベル
14
：1.8 V ～ 3.6 V
：－ 40 ° C ～＋ 85 ° C
：VDD × 0.7 ≦ VIH ≦ VDD
0 ≦ VIL ≦ VDD × 0.3
：5 ns
：5 ns
：VDD/2
：VDD/2
DS501-00023-1v0-J
MB85RS2MT
交流負荷等価回路
3.3 V
1.2 k
Output
0.95 k
30 pF
3. 端子容量
項目
記号
条件
出力容量
CO
入力容量
CI
VDD ＝ VIN ＝ VOUT ＝ 0 V,
f ＝ 1 MHz, TA ＝＋ 25 ° C
DS501-00023-1v0-J
規格値
単位
最小
最大
⎯
6
pF
⎯
8
pF
15
MB85RS2MT
■ タイミングダイヤグラム
・シリアルデータタイミング
tD
CS
tCSH
tCSU
tCH
tCL
tCH
SCK
tSU
tH
Valid in
SI
tODV
SO
tOH
tOD
High-Z
High-Z
: H or L
・ホールドタイミング
CS
SCK
tHS
tHH
tHS
tHS
tHH
tHS
tHH
tHH
HOLD
High-Z
SO
tHZ
16
tLZ
High-Z
tHZ
tLZ
DS501-00023-1v0-J
MB85RS2MT
■ 電源投入・切断シーケンス
tpd
tf
tr
tpu
VDD
VDD
VDD (Min)
VDD (Min)
VIH (Min)
VIH (Min)
1.0 V
1.0 V
VIL (Max)
VIL (Max)
GND
GND
CS
CS >VDD × 0.8 ∗
CS >VDD × 0.8 ∗
CS : don't care
CS
＊：CS (Max) ＜ VDD ＋ 0.5 V
項目
規格値
記号
最小
最大
単位
電源 OFF 時の CS レベル保持時間
tpd
400
⎯
ns
電源 ON 時の CS レベル保持時間
tpu
250
⎯
μs
電源の立上げ時間
tr
0.05
⎯
ms/V
電源の立下げ時間
tf
0.1
⎯
ms/V
規定されたリードサイクル , ライトサイクルまたは電源投入・切断シーケンスを守らない動作が実行された場合 , 記憶
データの保証はできません。
■ FRAM の特性
項目
規格値
単位
最小
最大
書込み / 読出し耐性
1013
⎯
回 / バイト
データ保持特性
10
⎯
年
備考
動作周囲温度 TA ＝＋ 85 ° C
書込みおよび読出し回数の合計
動作周囲温度 TA ＝＋ 85 ° C
出荷直後に初めて読み書きしたデータの保
持時間
( 注意事項 )FRAM は破壊読出しを行っているため , 書込みおよび読出し回数の合計が書込み / 読出し耐性の最小値です。
■ 使用上の注意
リフロー後にデータの書込みを行ってください。リフロー前のデータは保証できません。
DS501-00023-1v0-J
17
MB85RS2MT
■ ESD・ラッチアップ
試験項目
規格値
DUT
ESD HBM( 人体帯電モデル )
JESD22-A114 準拠
＋ 2000 V 以上
－ 2000 V 以下
ESD MM( マシンモデル )
JESD22-A115 準拠
＋ 200 V 以上
－ 200 V 以下
ESD CDM( デバイス帯電モデル )
JESD22-C101 準拠
⎯
MB85RS2MTPF-G-JNE2
MB85RS2MTPH-G-JNE1
ラッチアップ ( パルス電流注入法 )
JESD78 準拠
⎯
ラッチアップ ( 電源過電圧法 )
JESD78 準拠
⎯
ラッチアップ ( 電流法 )
Proprietary method
⎯
ラッチアップ (C-V 法 )
Proprietary method
＋ 200 V 以上
－ 200 V 以下
・ ラッチアップ ( 電流法 )
保護抵抗
A
供試端子
IIN
VIN
VDD
+
DUT
-
VSS
VDD
( 最大定格 )
V
基準端子
( 注意事項 ) VIN の電圧を徐々に増加させ , IIN を最大 300 mA まで流し込みます ( または流し出す )。
IIN ＝± 300 mA まで , ラッチアップが発生しないことを確認します。
ただし , I/O に特別な規格があり IIN を 300 mA とすることができない場合は , その特別な規格値まで電圧レベ
ルをあげます。
18
DS501-00023-1v0-J
MB85RS2MT
・ ラッチアップ (C-V 法 )
保護抵抗
A
1
2 供試端子
SW
+
VIN
V
-
C
200pF
VDD
DUT
VDD
( 最大定格 )
VSS
基準端子
( 注意事項 ) SW を約 2 秒間隔で 1 ～ 2 に交互に切り換え , 電圧を印加します。
これを 1 回とし , 5 回行います。
ただし , 5 回までにラッチアップ現象が発生した場合は , 直ちに試験を中止します。
■ MB85RS2MTPF ( プラスチック・SOP, 8 ピン ) リフロー条件および保管期限
JEDEC 条件 , Moisture Sensitivity Level ３ (IPC / JEDEC J-STD-020D)。
DS501-00023-1v0-J
19
MB85RS2MT
■ 規制物質
本製品は下記の法規制に適合しています (2011 年 11 月現在 )。
・ EU RoHS 指令 (2002/95/EC および関連 EU 委員会決定 )
・ 中国 RoHS ( 電子情報製品汚染制御管理弁法 (
・ ベトナム RoHS (30/2011/TT-BCT)
))
下表に各規制物質の含有状況を示します。
規制物質
閾値
含有状況＊
鉛およびその化合物
1,000 ppm
○
水銀およびその化合物
1,000 ppm
○
100 ppm
○
六価クロム化合物
1,000 ppm
○
ポリ臭化ビフェニール (PBB)
1,000 ppm
○
ポリ臭化ジフェニルエーテル (PBDE)
1,000 ppm
○
カドミウムおよびその化合物
＊：○は , 閾値以下を示します。
20
DS501-00023-1v0-J
MB85RS2MT
■ オーダ型格
型格
パッケージ
出荷形態
最小出荷単位
MB85RS2MTPF-G-JNE2
プラスチック・SOP, 8 ピン
(FPT-8P-M08)
チューブ
⎯＊
MB85RS2MTPF-G-JNERE2
プラスチック・SOP, 8 ピン
(FPT-8P-M08)
エンボステーピング
2000
MB85RS2MTPH-G-JNE1
プラスチック・DIP, 8 ピン
(DIP-8P-M03)
チューブ
⎯＊
＊最小出荷単位については , 営業部門にご確認ください。
DS501-00023-1v0-J
21
MB85RS2MT
■ パッケージ・外形寸法図
プラスチック・SOP, 8ピン
リードピッチ
1.27 mm
パッケージ幅×
パッケージ長さ
5.30 mm × 5.24 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
2.10 mm Max
(FPT-8P-M08)
プラスチック・SOP, 8ピン
（FPT-8P-M08）
注1）端子幅および端子厚さはメッキ厚を含む。
注2）端子幅はタイバ切断残りを含まず。
注3）#寸法はレジン残りを含まず。
#5.24±0.10
(.206±.004)
8
5
"A"
BTM E-MARK
#5.30±0.10
(.209±.004)
INDEX
7.80
.307
+0.45
–0.10
+.018
–.004
Details of "A" part
2.10(.083)
MAX
(Mounting height)
1
1.27(.050)
4
0.43±0.05
(.017±.002)
0.20±0.05
(.008±.002)
0~8°
+0.15
0.10 –0.05
+.006
–.002
.004
(Stand off)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F08016S-c-1-2
+0.10
0.75 –0.20
+.004
.030 –.008
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
22
DS501-00023-1v0-J
MB85RS2MT
（続き）
プラスチック・DIP, 8 ピン
リードピッチ
2.54 mm
封止方法
プラスチックモールド
(DIP-8P-M03)
プラスチック・DIP, 8 ピン
（DIP-8P-M03）
9.40
.370
8
+0.40
–0.30
+.016
–.012
5
INDEX
6.35±0.25
(.250±.010)
1
4
7.62(.300)
TYP.
4.36(.172)MAX
0.50(.020)
MIN
0.25±0.05
(.010±.002)
3.00(.118)MIN
+0.35
0.46±0.08
(.018±.003)
0.89 –0.30
+.014
.035 –.012
+0.30
0.99 –0
+.012
.039 –0
C
+0.30
1.52 –0
15° MAX
+.012
.060 –0
2.54(.100)
TYP.
2006-2010 FUJITSU SEMICONDUCTOR LIMITED D08008S-c-1-4
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS501-00023-1v0-J
23
MB85RS2MT
■ 捺印図
[MB85RS2MTPF-G-JNE2]
[MB85RS2MTPF-G-JNERE2]
RS2MT
E21300
300
[FPT-08P-M08]
[MB85RS2MTPH-G-JNE1]
RS2MT
E11300
300
[DIP-08P-M03]
24
DS501-00023-1v0-J
MB85RS2MT
■ 本版での主な変更内容
変更箇所は , 本文中のページ左側の | によって示しています。
ページ
場所
変更箇所
⎯
⎯
PRELIMINARY 版→正式版
1
■特長
・低消費電力
(TBD) の削除
2
■端子機能説明
端子名 : CS
次の記述を追加：
“ 本端子は , 内部で VDD 端子にプルアップされています。”
・RDID
次の記述を変更：
“RDID コマンドでは , CS の立上げ前に引き続き SCK を送り続けることに
よって ,　32 ビットのデバイス ID 出力後 , SO は最終ビットの出力状態を保
持します。” → “RDID コマンドでは , 32 ビットのデバイス ID 出力後 , SO は
最終ビットの出力状態を CS の立上げまで保持します。”
9
図の変更
■電気的特性
1. 直流特性
(TBD) の記載を削除
“ スタンバイ電流 ” の条件から “ 全入力 VSS または ” を削除。
13
“CS 端子のプルアップ抵抗 ” を追加。
14
2. 交流特性
(TBD) の削除
■電源投入・切断シーケンス 図中の判定値を変更：
“3.0V” → “VDD (Min)”
電源 OFF 時の CS レベル保持時間を変更：
“ 最小値 0 ” → “ 最小値 400”
17
電源 ON 時の CS レベル保持時間の単位を変更：
“ 単位 ns” → “ 単位 μs”
■ ESD・ラッチアップ
次の値を追加 :
ESD HBM ( 人体帯電モデル ) :“ ＋ 2000 V 以上 , － 2000 V 以下 ”
ESD MM ( マシンモデル ) : “ ＋ 200 V 以上 , － 200 V 以下 ”
ラッチアップ (C-V 法 ) : “ ＋ 200 V 以上 , － 200 V 以下 ”
■ MB85RS2MTPF ( プラス
チック・SOP, 8 ピン ) リフ
ロー条件および保管期限
JEDEC 規格準拠に変更
■オーダー型格
最小出荷単位を変更 :
“ 1 ” → “ ⎯* ”
18
19
21
表下に以下の文章を追加 :
“ * 最小出荷単位については , 営業部門にご確認ください。”
DS501-00023-1v0-J
25
MB85RS2MT
MEMO
26
DS501-00023-1v0-J
MB85RS2MT
MEMO
DS501-00023-1v0-J
27
MB85RS2MT
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , 製品のご購入やご使用などのご用命の際は、当社営業窓口にご確認ください。
本資料に記載された動作概要や応用回路例などの情報は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を
保証するものではありません。したがって , お客様の機器の設計においてこれらを使用する場合は、お客様の責任において行ってください。これらの
使用に起因する損害などについては , 当社はその責任を負いません。
本資料は、本資料に記載された製品および動作概要・回路図を含む技術情報について , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその
他の権利の使用権または実施権を許諾するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができるこ
との保証を行うものではありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害などについて , 当社はその責任
を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 直接生命・身体に対する重大な危険性を伴う用途（原子力施設における
核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵器システムにおけるミサイル発
射制御など）, または極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星など）に使用されるよう設計・製造されたものではありません。し
たがって , これらの用途へのご使用をお考えのお客様は , 必ず事前に当社営業窓口までご相談ください。ご相談なく使用されたことにより発生した損
害などについては , 当社は責任を負いません。
半導体デバイスには、ある確率で故障や誤動作が発生します。本資料に記載の製品を含め当社半導体デバイスをご使用いただく場合は、当社半導体
デバイスに故障や誤動作が発生した場合も , 結果的に人身事故 , 火災事故 , 社会的な損害などを生じさせないよう , お客様の責任において , 装置の冗長
設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品および技術情報を輸出または非居住者に提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規などの規制
をご確認の上 , 必要な手続きをおとりください。
本資料に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集　プロモーション推進部