FUJITSU SEMICONDUCTOR DATA SHEET DS501-00024-3v1-J メモリ FRAM 4 M (256 K × 16) ビット MB85R4M2T 概要 MB85R4M2Tは, 不揮発性メモリセルを形成する強誘電体プロセスとシリコンゲートCMOSプロセスを用いた 262,144ワード×16ビット構成のFRAM (Ferroelectric Random Access Memory：強誘電体ランダムアクセスメモリ) です。 MB85R4M2Tは, SRAMのようなデータバックアップ用バッテリを使用することなくデータを保持できます。 MB85R4M2Tに採用しているメモリセルは,書込み/ 読出し動作で16ビットあたり最低1013回の耐性があり, フラ ッシュメモリやE2PROMの書換え可能回数を大きく上回ります。 MB85R4M2Tは,擬似SRAMインタフェースを採用しています。 特長 ビット構成 /LB, /UB 切替え機能 書込み / 読出し耐性 データ保持特性 動作電源電圧 低消費電力 動作周囲温度 パッケージ ：262,144 ワード× 16 ビット ：524,288 ワード× 8 ビット構成可能 ：1013 回 / 16 ビット ：10 年 (＋85°C) ：1.8 V ～ 3.6 V ：動作電源電流 20 mA (Max) スタンバイ電流 150 µA (Max) スリープ電流 20 µA (Max) ： －40 °C ～＋85 °C ：プラスチック・TSOP, 44 ピン(FPT-44P-M34) 本製品は RoHS 指令に適合しています。 Copyright 2013-2015 FUJITSU SEMICONDUCTOR LIMITED 2015.5 MB85R4M2T 端子配列図 (TOP VIEW) A4 A3 A2 A1 A0 / CE I/ O0 I/ O1 I/ O2 I/ O3 VDD VSS I/ O4 I/ O5 I/ O6 I/ O7 / WE A17 A16 A15 A14 A13 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 A5 A6 A7 / OE / UB / LB I/ O15 I/ O14 I/ O13 I/ O12 VSS VDD I/ O11 I/ O10 I/ O9 I/ O8 / ZZ A8 A9 A10 A11 A12 FPT- 44P- M34 2 DS501-00024-3v1-J MB85R4M2T 端子機能説明 端子記号 1～5, 18～22, 23～27, 42～44 機能説明 アドレス入力端子 18 本のアドレス入力端子によって，FRAM メモリアレイの 262,144 ワードを選択します。/CE が“L”の期間中にアドレスを切 り替えると，切り替え後のアドレスで選択したデータの読出し動 作を開始します。 データ入出力端子 7～10, 13～16, I/O0 ～ I/O15 読出し/書込みをおこなうための，16bit 双方向データバスです。 29～32, 35～38 チップイネーブル入力端子 6 /CE /CE が“L”および/ZZ が“H”の場合にデバイスが選択され，メモリ アクセスを開始します。書込み動作中の/CE の立ち上り時に，I/O 端子から入力したデータをラッチし FRAM メモリアレイに書き 込みます。 ライトイネーブル入力端子 17 /WE /WE立ち下がり時に書込み動作を開始します。/WE立ち上がり時 に，I/O端子から入力されたデータをラッチしFRAMメモリアレイ に書き込みます。 アウトプットイネーブル入力端子 41 /OE /WE が“H”および/OE が“L”のとき，有効なデータをデータバスに 出力します。/OE が“H”のとき，I/O 端子はハイインピーダンス (High-Z)となります。 スリープモード端子 28 /ZZ /ZZ が“L”のとき，本製品は低電力のスリープモードになります。 読出し/書込み動作中は，“H”を維持して下さい。 Lower/Upperバイトコントロール入力端子 /LB，/UB 39, 40 /LB, /UB は，それぞれI/O0～I/O7，I/O8～I/O15データ端子の読出 し/書込み動作を，“L”のとき有効にします。“H”のとき，I/O端子 をHigh-Z状態にします。バイト読出し/書込みモードを選択しない 場合は，/LBおよび /UB端子をグランドに接続してください。 電源電圧端子 11, 33 VDD 二端子とも電源に接続してください。 グランド端子 12, 34 VSS 二端子ともグランドに接続してください。 （注意事項）各端子の機能については，タイミングダイヤグラムも参照してください。 DS501-00024-3v1-J 端子名 A0 ～ A17 3 MB85R4M2T ブロックダイヤグラム アドレス /ZZ /WE /OE /UB コントロール回路 /CE ローデコーダ A0～A17 FRAM アレイ 262,144×16 コラムデコーダ / センスアンプ / ライトアンプ I/O0～I/O15 /LB 機能表 動作モード /CE /WE /OE A0～A17 /ZZ L スリープ × × × × H H スタンバイ × × × H L H or L H リード ↓ L H L H アドレスアクセスリード ↑ or ↓ L H or L H /CE コントロールライト*1 ↓ × L H or L H /WE コントロールライト*1*2 ↓ × L H アドレスアクセスライト*1*3 ↓ × ↑ or ↓ H プリチャージ ↑ × × × (注意事項) H：“H”レベル， L：“L”レベル， ↑：立上りエッジ， ↓：立下りエッジ， ×：H，L，↓または↑ ＊1：ライトサイクルでは，入力データを /CE または/WE の立上りエッジの早い方でラッチします。 ＊2：/WE コントロールライトの場合，/CE 立下げ時にリードサイクルの動作が開始し，データを出力する期間が あります。 ＊3：アドレスアクセスライトの場合，アドレス変化時にリードサイクルの動作が開始し，データを出力する期間 があります。 4 DS501-00024-3v1-J MB85R4M2T 状態遷移図 /CE=L, /ZZ=H Standby Power Up /CE=H,/ZZ=H /ZZ=H RD/WR Operation /ZZ=L Sleep バイト選択の機能表 動作モード I/O0～I/O7 I/O8～I/O15 /LB /UB Hi-Z Hi-Z × × リード(出力なし) H H Hi-Z Hi-Z H L Hi-Z リード(I/O8～I/O15) 出力 H L L H Hi-Z リード(I/O0～I/O7) 出力 L L リード(I/O0～I/O15) 出力 出力 H L ライト(I/O8～I/O15) × 入力 L H ライト(I/O0～I/O7) ↑ × 入力 × L L ライト(I/O0～I/O15) 入力 入力 (注意事項) H：“H”レベル， L：“L”レベル， ↑：立上りエッジ， ↓：立下りエッジ， ×：H，L，↓または↑， Hi-Z：ハイインピーダンス バイト読出し/書込みモードを選択しない場合は，/LB および /UB 端子をグランドに接続してください。 DS501-00024-3v1-J /WE H H /OE H × 5 MB85R4M2T 絶対最大定格 項目 記号 最小 VDD 電源電圧* － 0.5 VIN 入力電圧* － 0.5 VOUT 出力電圧* － 0.5 TA 動作周囲温度 － 40 Tstg 保存温度 － 55 ＊：電圧は, VSS 端子をグランド基準(0V) とした値です。 定格値 VDD VDD 最大 ＋ 4.0 ＋ 0.5 (≦ 4.0) ＋ 0.5 (≦ 4.0) ＋ 85 ＋ 125 単位 V V V °C °C <注意事項> 絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は，半導体デバイスを破壊する可能性がありま す。したがって，定格を一項目でも超えることのないようご注意ください。 推奨動作条件 規格値 単位 最小 標準 最大 ＊1 3.3 VDD 1.8 3.6 V 電源電圧 TA °C 動作周囲温度*2 － 40 ― ＋ 85 ＊1：電圧は，VSS 端子をグランド基準(0V) とした値です。 ＊2：本デバイスだけが動作している場合の動作周囲温度です。パッケージ表面の温度とほぼ同じと考えてくださ い。 項目 記号 <注意事項> 推奨動作条件は，半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は，すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると，信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は，保証していません。記載されて いる以外の条件での使用をお考えの場合は，必ず事前に営業部門までご相談ください。 6 DS501-00024-3v1-J MB85R4M2T 電気的特性 1. 直流規格 (推奨動作条件において) 項目 記号 条件 最小 ― 規格値 標準 ― 最大 5 単位 μA VIN = 0V～VDD VOUT = 0V～VDD |ILO| ― ― 5 μA 出力リーク電流 /CE = VIH or /OE = VIH *1 IDD /CE = 0.2 V, Iout = 0 mA ― 15 20 mA 動作電源電流 /ZZ≧VDD – 0.2V ISB ― 30 150 μA スタンバイ電流 /CE, /WE, /OE, /LB, /UB≧VDD – 0.2V 他全入力≧VDD – 0.2V or ≦0.2V /ZZ = VSS /CE, /WE, /OE, /LB, /UB≧VDD – 0.2V ― 5 20 μA IZZ スリープ電流 他全入力≧VDD – 0.2V or ≦0.2V VDD × 0.8 V “H”レベル入力電圧 VIH VDD = 1.8V ～ 3.6V ― VDD + 0.3 VIL VDD × 0.17 V “L”レベル入力電圧 VDD = 1.8V ～ 3.6V －0.3 ― VOH1 VDD = 2.7V ～ 3.6V, IOH = －1.0mA VDD × 0.8 ― ― V “H”レベル出力電圧 VOH2 VDD = 1.8V ～ 2.7V, IOH = －100μA VDD − 0.2 ― ― VOL1 VDD = 2.7V ～ 3.6V, IOL = 2.0mA ― ― 0.4 V “L”レベル出力電圧 VOL2 VDD = 1.8V ～ 2.7V, IOL = 150μA ― ― 0.2 ＊1：IDD 測定時は，Address, I/Oの変化点は一つのアクティブ・サイクル中1回です。 Ioutは，出力電流です。 入力リーク電流 DS501-00024-3v1-J |ILI| 7 MB85R4M2T 2. 交流特性 ・交流特性測定条件 電源電圧 動作温度 入力電圧振幅 入力立上り時間 入力立下り時間 入力判定レベル 出力判定レベル 出力負荷 ：1.8 V ～ 3.6 V ：－40 °C ～＋85 °C ：0 V / VDD ：3 ns ：3 ns ：VDD/2 ：VDD/2 ：30 pF (1)リードサイクル 項目 リードサイクル時間 /CEアクセス時間 アドレスアクセス時間 /OE出力データホールド時間 出力データホールド時間 /CEアクティブ時間 プリチャージ時間 /LB, /UBアクセス時間 アドレスセットアップ時間 アドレスホールド時間 /CE↑～アドレスチェンジ時間＊1 /OEアクセス時間 /CE出力フローティング時間＊1 /OE出力フローティング時間 /LB,/UB出力フローティング時間 アドレス遷移時間＊1 ＊1：ライトサイクルと同一の項目です。 8 記号 tRC tCE tAA tOH tOAH tCA tPC tBA tAS tAH tCAH tOE tHZ tOHZ tBHZ tAX 規格値 (VDD=1.8V～2.7V) 最小 最大 185 ― ― 95 ― 185 0 ― 20 ― 95 ― 90 ― ― 35 0 ― 95 ― 0 ― ― 35 ― 10 ― 10 ― 10 ― 15 規格値 (VDD=2.7V～3.6V) 最小 最大 150 ― ― 75 ― 150 0 ― 20 ― 75 ― 75 ― ― 20 0 ― 75 ― 0 ― ― 20 ― 10 ― 10 ― 10 ― 15 単位 ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns DS501-00024-3v1-J MB85R4M2T (2)ライトサイクル 項目 記号 ライトサイクル時間 /CEアクティブ時間 /CE↓～/WE↑時間 プリチャージ時間 ライトパルス幅 アドレスセットアップ時間 アドレスホールド時間 /WE↓～/CE↑時間 アドレスチェンジ～/WE↑時間 /WE↑～アドレスチェンジ時間 /LB, /UB/セットアップ時間 /LB, /UBホールド時間 データセットアップ時間 データホールド時間 /WE出力フローティング時間 /WE出力アクセス時間*1 ライトセットアップ時間*1 ライトホールド時間*1 tWC tCA tCW tPC tWP tAS tAH tWLC tAWH tWHA tBS tBH tDS tDH tWZ tWX tWS tWH 規格値 (VDD=1.8V～2.7V) 最小 最大 185 ― 95 ― 95 ― 90 ― 20 ― 0 ― 95 ― 20 ― 185 ― 0 ― 2 ― 0 ― 10 ― 0 ― ― 10 10 ― 0 ― 0 ― 規格値 (VDD=2.7V～3.6V) 最小 最大 150 ― 75 ― 75 ― 75 ― 20 ― 0 ― 75 ― 20 ― 150 ― 0 ― 2 ― 0 ― 10 ― 0 ― ― 10 10 ― 0 ― 0 ― 単位 ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ＊1：書込み動作は，/CEと/WEとのタイミング関係によって「ライトタイミング1」または「ライトタイミング2」 を適用します。tWX, tWSおよびtWHの値は，これらの動作にしたがって規定します。tWS およびtWHの値につい ては，出荷試験で動作を確認していません。 (3)電源・スリープモードサイクル 項目 電源ON 時の/CEレベル保持時間 電源OFF 時の/CEレベル保持時間 電源立ち上げ時間 電源立ち下げ時間 /ZZアクティブ時間 スリープモード移行時間 スリープモード解除の/CEレベル保持時間 DS501-00024-3v1-J 記号 tPU tPD tVR tVF tZZL tZZEN tZZEX 規格値 最小 450 85 50 100 1 ― 450 最大 ― ― ― ― ― 0 ― 単位 μs ns μs/V μs/V μs μs μs 9 MB85R4M2T 3. 端子容量 項目 入力容量 入出力容量 (I/O端子) /ZZ端子入力容量 記号 CIN CI/O CZZ 条件 最小 ― ― ― VDD ＝ 3.3 V, f ＝ 1 MHz, TA ＝＋25 °C 規格値 標準 ― ― ― 最大 6 8 8 単位 pF pF pF AC 試験負荷回路 VDD 1.2k Output 30pF 10 0.95k DS501-00024-3v1-J MB85R4M2T タイミングダイヤグラム 1. リードタイミング 1(/CE コントロール) tRC t AH tCAH 有効アドレス A0～A17 t AS tCA tOH /CE tPC tHZ tCE tOE /OE tOHZ tBA /LB,/UB tBHZ I/O0～I/O15 データ出力確定 XXX：H or L 2. リードタイミング 2(アドレスアクセス) tPC t AS A0～A17 t AX t AH tRC 有効アドレス t AX 有効アドレス 有効アドレス tOH t AA t AA tCE tCAH tRC /CE tHZ tOE /OE tOHZ tBA /LB,/UB tBHZ tOAH tOAH I/O0～I/O15 データ出力確定 データ出力確定 データ出力確定 XXX : H or L DS501-00024-3v1-J 11 MB85R4M2T ライトタイミング 1(/WE コントロール) 3. tWC t AH tCA 有効アドレス A0～A17 t AS tCAH tCW tWLC t AS tPC /CE tWHA tWZ /WE tBS tBH tWX tWP /LB, /UB tHZ tDH tDS I/O0～I/O15 データ出力 入力データ確定 データ出力 XXX：H or L ※/OE=Lの場合は，無効なデータ出力があります。 ※/OE=Lの場合は，入力データとデータ出力が重ならないようにしてください。 ライトタイミング 2(/CE コントロール) 4. tWC t AH t AS t AS 有効アドレス A0～A17 tCAH tCA tPC /CE tWH tWS /WE tBH tBS /LB, /UB tDS tDH I/O0～I/O15 入力データ確定 XXX：H or L 12 DS501-00024-3v1-J MB85R4M2T ライトタイミング 3(アドレスアクセス・/WE コントロール) 5. tPC t AS t AX t AH 有効アドレス A0～A17 t AX tWC tCAH tWC 有効アドレス 有効アドレス tHZ /CE tWHA tWP tWHA t AWH tWHA t AWH /WE tBH tBS /LB,/UB tWX tWZ tDS tDH tWP tWZ tWX tWP tDS tDH tWZ tDS tWX tDH I/O0～I/O15 入力データ確定 入力データ確定 入力データ確定 データ出力 データ出力 データ出力 データ出力 XXX : H or L ※/OE=Lの場合は，無効なデータ出力があります。 ※/OE=Lの場合は，入力データとデータ出力が重ならないようにしてください。 6. スリープモードタイミング tPC t ZZEX t ZZEN /CE /WE t ZZL /ZZ I/O0 ～ I/O15 DS501-00024-3v1-J 13 MB85R4M2T 電源切断・投入シーケンス tPD tVF tVR tPU VDD VDD VDD(Min) VIH(Min) VIH(Min) 1.0V VIL(Max) VIL(Max) VSS VSS /CE /CE >VDD×0.8※ /CE Don’t Care /CE>VDD×0.8※ ※：/CE (Max) < VDD＋0.3V FRAM の特性 項目 最小 書込み / 読出し耐性*1 10 データ保持特性*2 10 13 最大 単位 パラメタ ― 回 / 16 ビット 動作周囲温度TA ＝＋85 °C ― 年 動作周囲温度TA ＝＋85 °C ＊1：FRAM は破壊読出しを行っているため, 書込みおよび読出し回数の合計が書込み / 読出し耐性の最小値です。 ＊2：データ保持特性の最小年数は, 出荷直後に初めて読み書きしたデータの保持時間です。 これらの保持時間は, 信頼性評価結果からの換算値です。 使用上の注意 ・ リフロー後にデータの書き込みを行ってください。リフロー前に書き込まれたデータは保証できません。 14 DS501-00024-3v1-J MB85R4M2T ESD・ラッチアップ 試験項目 規格値 DUT ESD HBM（人体帯電モデル） JESD22-A114 準拠 ESD MM（マシンモデル） JESD22-A115 準拠 ESD CDM（デバイス帯電モデル） JESD22-C101 準拠 ラッチアップ（パルス電流注入法） JESD78 準拠 ラッチアップ（電源過電圧法） JESD78 準拠 ラッチアップ（電流法） Proprietary method ラッチアップ（C-V 法） Proprietary method ＋ 2000 V 以上 － 2000 V 以下 ＋ 200 V 以上 － 200 V 以下 ― MB85R4M2TFN-G-ASE1 ― ― ― ＋ 200 V 以上 － 200 V 以下 ・ラッチアップ（電流法） 保護抵抗 A 供試端子 IIN VIN VDD + DUT - VSS VDD （最大定格） V 基準端子 （注意事項）VIN の電圧を徐々に増加させ, IIN を最大300 mA まで流し込みます（または流し出します）。 IIN ＝ ±300 mA まで, ラッチアップが発生しないことを確認します。 ただし, I/O に特別な規格がありIIN を300 mA とすることができない場合は, その特別な規格値ま で電圧レベルをあげます。 DS501-00024-3v1-J 15 MB85R4M2T ・ラッチアップ（C-V 法） 保護抵抗 A 1 2 供試端子 VDD SW DUT + VIN V - C 200pF VDD （最大定格） VSS 基準端子 （注意事項）SWを約2 秒間隔で1 ～ 2 に交互に切り換え, 電圧を印加します。 これを1 回とし, 5 回行います。 ただし, 5 回までにラッチアップ現象が発生した場合は, 直ちに試験を中止します。 リフロー条件および保管期限 JEDEC 条件，Moisture Sensitivity Level 3 (IPC / JEDEC J-STD-020D)。 含有規制化学物質対応 本製品は, REACH 規則，EU RoHS 指令および中国RoHSに準拠しております。 16 DS501-00024-3v1-J MB85R4M2T オーダ型格 型格 パッケージ プラスチック・TSOP,44 ピン (FPT-44P-M34) ＊：最小出荷単位については, 営業部門にご確認ください。 MB85R4M2TFN-G-ASE1 DS501-00024-3v1-J 出荷形態 最小出荷単位 トレイ ―* 17 MB85R4M2T パッケージ・外形寸法図 プラスチック・TSOP, 44ピン リードピッチ 0.8mm パッケージ幅× パッケージ長さ 10.16×18.41mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.2mm 質量 0.46 g (FPT-44P-M34) プラスチック・TSOP, 44ピン （FPT-44P-M34） 11.76±0.20 * (10.76) 10.16±0.10 [23] 10.16±0.10 [44] (0.50) 注 1）＃印寸法のレジン残りは片側＋0.15MAX。 注 2）＊印寸法はレジン残りを含まず。 注 3）端子幅および端子厚さはメッキ厚を含む。 注 4）端子幅はタイバ切断残りを含まず。 LEAD No. [1] (0.50) INDEX [22] +0.075 (0.29) 1.20 MAX 18.41±0.10 0.45～0.75 0.125 –0.035 # 0.80TYP 0.30+0.10 –0.05 2013 FUJITSU SEMICONDUCTOR LIMITED F44025S-c-2-3 18 0.35 +0.10 –0.05 0.05 MIN 0.10 MAX (0.805) 0.25TYP 0～8° 単位：mm 注意：括弧内の値は参考値です。 DS501-00024-3v1-J MB85R4M2T 捺印図 [MB85R4M2TFN-G-ASE1] [FPT-44P-M34] DS501-00024-3v1-J 19 MB85R4M2T 本版での主な変更内容 変更箇所は, 本文中のページ左側の|によって示しています。 ページ 20 場所 変更内容 16 含有規制化学物質対応 リンク先情報削除 18 パッケージ・外形寸法図 質量追加 DS501-00024-3v1-J MB85R4M2T DS501-00024-3v1-J 21 MB85R4M2T 22 DS501-00024-3v1-J MB85R4M2T DS501-00024-3v1-J 23 MB85R4M2T 富士通セミコンダクター株式会社 222-0033 2-100-45 http://jp.fujitsu.com/fsl/ 0120-198-610