CXD101-106Q(1/2) IL08D C-MOS DIGITAL DELAY LINE 36 35 34 33 32 31 30 29 28 27 26 25 —TOP VIEW— 1 3 24 23 22 21 20 19 18 17 16 15 14 13 NC VDD NC VDD NC NC GND 37 38 39 40 41 42 43 44 45 46 47 48 GND 2 4 5 7 8 9 10 47 48 11 24 25 1 2 3 4 5 6 7 8 9 10 11 12 14 INPUT CLK DIN0 - DIN10 DOP MODE 15 16 TINT SCK SIN STB YC DG1-DG3 LTP CP2 INV ; ; ; ; ; ; ; ; ; CLOCK DATA DO PULSE H : 14CK DELAY L : 5CK DELAY OUTPUT ENABLE L : DOT0-10 OUTPUT STATUS H : HIGH IMPEDANCE STATUS H : MPU COMMUNICATION MODE MPU SERIAL I/F CLOCK MPU SERIAL DATA IN MPU SERIAL I/F STROBE L : CHROMA, H : Y FOR DIAG FOR DIAG TEST TERMINAL GENERALLY USE : L TEST TERMINAL GENERALLY USE : L OUTPUT DOT0 - DOT10 SDO SOUT TOT ; ; ; ; DATA STRETCHED DO DATA OUT TO MPU TEST OEN ; ; ; ; ; ( ) 17 20 21 22 23 12 39 40 42 DIN0 DOT0 DIN1 DOT1 DIN2 DOT2 DIN3 DOT3 DIN4 DOT4 DIN5 DOT5 DIN6 DOT6 DIN7 DOT7 DIN8 DOT8 DIN9 DOT9 DIN10 DOT10 DOP SDO 36 35 34 33 32 31 29 28 27 38 37 26 MODE OEN SCK SIN STB YC SOUT 13 LTP DG1 DG2 DG3 TINT INV CP2 TOT 46 CXD101-106Q(2/2) PIN NO. 1 2 3 4 5 6 7 8 9 10 11 12 DIN0 - 10 CLK MODE DOP OEN SCK SIN STB YC I/O SIGNAL I I I I I — I I I I I I DIN0 DIN1 DIN2 DIN3 DIN4 GND DIN5 DIN6 DIN7 DIN8 DOP TINT 1 - 5, 7 - 10, 11 47, 48 I/O SIGNAL O I I I I — — I I I I I SOUT SCK SIN STB YC NC VDD LTP DG1 DG2 DG3 MODE PIN NO. 25 26 27 28 29 30 31 32 33 34 35 36 I/O SIGNAL I O O O O — O O O O O O OEN SDO DOT8 DOT7 DOT6 GND DOT5 DOT4 DOT3 DOT2 DOT1 DOT0 PIN NO. 37 38 39 40 41 42 43 44 45 46 47 48 9 4 CLOCK DELAY 9 CLOCK DELAY D Q I/O SIGNAL O O I I — I — — — O I I DOT10 DOT9 INV CP2 NC CLK VDD NC NC TOT DIN9 DIN10 27 - 29, 31 - 38 DOT0 11 42 24 11 14 CLOCK DELAY 26 SDO 25 11 14 15 16 MPU INTERFACE 17 DG1 - 3 13 20 - 23 LTP TINT PIN NO. 13 14 15 16 17 18 19 20 21 22 23 24 4 12 SOUT