BU1427K / BU1427KV マルチメディア IC デジタル NTSC / PAL エンコーダ BU1427K / BU1427KV 、輝度（Y） 、色（C）信号に変換し出 BU1427K, BU1427KV は、デジタル YUV の信号をビデオ（NTSC / PAL / PAL60） 力する IC です。 !用途 Video-CD、デジタルカメラ、CD-G !特長 １）13.5MHz（NTSC / PAL） 、14.318MHz（NTSC） 、14.1875MHz（PAL）デジタルデータ入力レートに対応。 ２）NTSC モード、PAL モード、PAL60 モードの入力に対応。 ３）インターレース、ノンインターレース入力に対応。 ４）ノンインターレース設定時にＨラインを選択可能。NTSC / PAL60 モード選択時は、262 ライン / 263 ライン。 PAL 選択時は、312 ライン / 313 ライン。 ５）同期信号（HSYNC、VSYNC）を発生するエンコーダマスターのモードと、同期信号（HSYNC、VSYNC）を 入力するエンコーダスレーブのモードのどちらかを選択可能。 ６）サブキャリア周波数発生回路を内蔵。 （NTSC：3.579545MHz、PAL：4.43361875MHz） ７）入力フォーマットは、CCIR-601 / 656 に準拠。 ８）コンポジット VIDEO、Y、C の DAC 出力は 9bit の高速 DAC を使用。 ９）DAC 出力は 75Ω負荷時、2VP-P 出力。 １０）RGB のデジタル入力を直接アナログ出力として取り出すことも可能。 １１）デジタル OSD スイッチを内蔵しており、7 色の OSD カラー出力が可能。 １２）Y 経路には、LPF を ON / OFF 可能。 １３）C 経路には、U、VLPF に加えてクロマの BPF を内蔵。 １４）倍クロック入力時に INTERPOLATOR-FILTER を使用できるため外付けフィルタを削除できます。 １５）5.0Ｖ単一電源、低消費電力。 （Typ.0.4W） １６）Y、C 出力を OFF することが可能。 （この時消費電力は、Typ.0.25W） DD １７）MASTER Mode 時 I / O V に 3.3V、他の VDD に 5.0V 印加することにより HSY、VSY 出力は 3.3V 振幅にな る。これにより電源電圧 3.3V 用 LSI と Direct に接続可能。 （OSD 用 Clock 出力は 5.0V 振幅に固定） １８）SLAVE Mode 時 I / O VDD のみに電圧を印加し、他の VDD を 0V にすることにより RGB Data、HSY、VSY、 （Iddpd＝1.0µA 以下） OSD Data が Active 状態であっても消費電流を 0 にできる。 １９）内部 BASE CLK を BCLK として出力。 ２０）QFP-A64pin パッケージ。(BU1427K) VQFP64pin パッケージ。(BU1427KV) BU1427K / BU1427KV マルチメディア IC !絶対最大定格（Ta 絶対最大定格 = 25°C） Parameter Symbol Limits Unit 印加電圧 VDD, AVDD −0.5 ~ +7.0 V 入力電圧 VIN −0.3 ~ IOVDD+0.3 V Tstg −55 ~ +150 °C Pd 1350∗ mW 保存温度範囲 許容損失 ∗ Ta=25°C以上で使用する場合は、1°Cにつき11mWを減じる。 120×140×1.0（mm）ガラスエポキシ基板実装時。 ∗動作を保証するものではありません。 !推奨動作条件（Ta = 25°C） 推奨動作条件 Parameter Symbol Limits Unit 電源電圧 VDD=AVDD 4.5 ~ 5.5 V 電源電圧 IOVDD 3.3 ~ 5.5 V VIH 2.1 ~ VDD V 入力“H”電圧範囲 ∗ 入力“L”電圧範囲 VIL 0 ~ 0.8 V アナログ入力電圧範囲 VAIN 0 ~ AVDD V 動作温度 Topr −25 ~ +60 °C ∗ VDD=AVDDでお使いください。 OSDSW ROSD GOSD BOSD !ブロックダイアグラム RGB 24bits OSD PALETTE RGB to YUV Y-FILTER Y-LEVEL ADJ U,V FILTER CHROMA GEN C-FILTER VIDEO TIMING CONTROL BURST NTB CLKSW PAL60B CDGSWB YFILONB[1, 0] INT MODE CONTROL FIELD / FLAME CONTROL IM[0, 1] MIX SIG and SINK BURST SINK BLANK SUB CARRIER BURST GENERATOR ADDH VCLK RSTB LATCH TEST1, 2 Y UV DAC V Y C VOUT YOUT COUT BCLK PIXCLK HSY VSY BU1427K / BU1427KV マルチメディア IC !各端子説明 Pin No. 端子名 機 能 Pin No. 端子名 機 能 1 BOSD OSD BLUE DATA INPUT 33 SLABEB 2 Y0 / YUV0 YUV DATA bit0(LSB) 34 ADDH +0.5 / −0.5 LINE at NON-INTER 3 Y1 / YUV1 YUV DATA bit1 35 Vref-C DAC BIAS 4 Y2 / YUV2 YUV DATA bit2 36 CGND CHROMA OUTPUT GROUND 5 Y3 / YUV3 YUV DATA bit3 37 COUT CHROMA OUTPUT 6 Y4 / YUV4 YUV DATA bit4 38 VGND Composite Output Ground 7 Y5 / YUV5 YUV DATA bit5 39 VOUT COMPOSITE OUTPUT 8 Y6 / YUV6 YUV DATA bit6 40 AVSS Analog Ground (DAC , VREF) 9 GND DIGITAL GROUND 41 P-VDD POWER(DAC)VDD 10 Y7 / YUV7 YUV DATA bit7(MSB) 42 IR 11 UV0 UV DATA bit0(LSB) 43 AVDD 12 UV1 UV DATA bit1 44 YGND Luminance Output Ground 13 UV2 UV DATA bit2 45 YOUT Luminance Output 14 UV3 UV DATA bit3 46 VDD 15 OSDSW OSD ENABLE / DISABLE 47 YFILON2Ｂ 16 CDGSWB SELECT Video-CD / CD-G 48 YCOFF 17 UV4 UV DATA bit4 49 YFILON1B 18 UV5 UV DATA bit5 50 PAL60B 19 UV6 UV DATA bit6 51 VCLK Video Clock Input 20 UV7 UV DATA bit7(MSB) 52 RSTB NORMAL / RESET 21 GND DIGITAL GROUND 53 CLKSW SEL ∗1CLK / ∗2CLK 22 NTB SELECT NTSC / PAL MODE 54 RD0 Pull Down to GND 23 IM0 SELECT YUV 16bit / YUV 8bit 55 RD1 Pull Down to GND 24 IM1 SELECT DAC / NORMAL 56 RD2 Pull Down to GND 25 TEST1 Normally pull down to GND 57 ROSD 26 TEST2 SELECT U / V TIMING 58 RD3 27 VSY V-SYNC INPUT or OUTPUT 59 BCLK / RD4 28 HSY H-SYNC INPUT or OUTPUT 60 RD5 29 PIXCLK 1 / 2 freq. of BCLK 61 IO VDD 30 VDD 31 IO VDD 32 INT ∗ プルダウン抵抗付き(約30kΩ) DIGITAL VDD∗ SELECT MASTER / SLAVE REFERENCE REGISTER ANALOG(VREF)VDD DIGITAL VDD Y-FIL SEL THROU / FILON2 DAC(YOUT , COUT)OFF Y-FIL SEL THROU / FILON1 NORMAL / PAL60 at PAL MODE OSD RED DATA INPUT Pull Down to GND BASE CLOCK OUT Pull Down to GND VDD for I / O 62 RD6 Pull Down to GND VDD for I / O 63 RD7 Pull Down to GND Interlace / Non-Interlace 64 GOSD OSDGREEN DATA INPUT BU1427K / BU1427KV マルチメディア IC !入出力回路図 Pin. No 端子名 I/O 内部等価回路図 端子説明 2~8 10 Y / YUV [7 : 0] I YUV8bit入力時のYUVデータ入力端子。 YUV16bit入力時のＹデータ入力端子。 11 ~ 14 17 ~ 20 UV [0 : 7] I YUV，16bit入力時のU, Vデータ入力端子。 59 BCLK / RD4 I/O 54~56 58，60 62，63 RD [0 : 7] I CONNECT TO GND 1 57 64 15 ROSD GOSD BOSD OSDSW I OSD機能使用時のOSDデータ入力端子。 OSDSW端子が“H”の時、ROSD、GOSD、 BOSD端子入力がRGBに優先してデータ 変換される。 23 24 IM0 IM1 I 入力モードをYUV（8bit）/ YUV（16bit）/ DACスルーを選ぶコントロール端子。 16 CDGSWB I VIDEO-CD（H）、CD-G（L）モードの 切り換え。 22 NTB I NTSC（LOW）、PAL（HIGH）モードの 切り換え。 内部BASE CLOCK OUT DACスルーMODE時はRD4入力 28 HSY I/O 水平同期信号端子で、負極性のHsync信号 を入力（SLABEB＝LOW時）、または出 力する（SLABEB＝HIGH時）。 PIXCLK出力の位相固定用同期信号として も使われる。 27 VSY I/O 垂直同期信号（Vsync）を入力（SLABEB ＝LOW時）、または出力する（SLABEB ＝HIGH時 ） BU1427K / BU1427KV マルチメディア IC Pin. No 端子名 I/O 内部等価回路図 端子説明 29 PIXCLK O 内部処理クロックが1 / 2分周されて出力さ れる。 このクロックのエッジ変化点でデータは 取り込まれている。 OSDのIC用のクロックとして使用できます。 32 INT I インターレース（HIGH時）、ノンインターレー ス（LOW時）の切り換えを行う端子。 VIDEO-CD、CD-Gのどちらのモードでもこ の端子は有効。 33 34 SLABEB ADDH I I マスターモード（HIGH時）、スレーブモー ド（LOW時）の切り換えを行う端子。 ノンインターレースモード時に有効、イ ンターレースのフィードル内のライン数 に対して、−0.5ライン（LOW時）、 +0.5ライン（HIGH時）を切り換える。 35 VREF-C I DACの出力振幅（1LSBの出力電流）を決 める基準電圧発生回路MONITOR端子。 0.01μFのCAPを43pin（AVDD）間に付け てください。 37 COUT O S端子用のクロマ出力端子。 39 VOUT O コンポジット出力端子。 45 YOUT O S端子用のルミナンス出力端子。 42 IR I DACの出力振幅（1LSBの出力電流）を外 付け抵抗で設定、この端子を流れる電流 で1bitあたりの電流値を制御する。 BU1427K / BU1427KV マルチメディア IC Pin. No 端子名 I/O 内部等価回路図 端子説明 48 YCOFF I 低消費電力モードの切り換え信号入力端子、 “H”入力でYOUT、COUT端子の出力が オフされる。 51 VCLK I VIDEO-CDモード時の基準クロックの入力端 子。 52 RSTB I システムの初期化を行うリセット入力端子。 “L”でRESET 49 YFILON1B YFILON2B I Y-FILTERのF特を選択する。 50 PAL60B I PAL / PAL60モードの切り換えを行う。 NTB端子が“H”の時に有効。 （PAL MODE ONLY） I VCLK入力のクロックを1 / 2分周して内部 クロックとするか（LOW時）、分周しな いで内部クロックとするか（HIGH時）を 切り換える。 通常GND端子に接続。 ただし、TEST2端子はYUV16bit入力時にU， Vタイミングコントロール端子とすること ができる。 53 CLKSW 25 26 TEST1 TEST2 I 31 46 61 41 43 AVDD IO VDD − − デジタル部、アナログ部、I / Oについての 電源端子。 9 21 36 38 40 44 GND CGND VGND AVSS YGND − − デジタル部、アナログ部の接地端子。 30 VDD − デジタルVDD。 プルダウン抵抗付き。 BU1427K / BU1427KV マルチメディア IC !電気的特性（特に指定のない限り Ta = 25°C, VDD = AVDD = 5.0V, GND = AVSS = VGND = CGND = YGND） 電気的特性 デジタル部 Parameter Symbol Min. Typ. Max. Unit バースト周波数1 fBST1 − 3.57954 − MHz Conditions バースト周波数2 fBST2 − 4.43361 − MHz バーストサイクル CBST − 9 − CYC 動作回路電流1 Idd1 − 80 − mA 27MHz color bar 動作回路電流2 Idd2 − 40 − mA 27MHz color bar PD mode 出力“H”電圧 VOH 4.0 4.5 − V IOH=−2.0mA 出力“L”電圧 VOL − 0.5 1.0 V IOH=2.0mA 入力“H”電圧 VIH 2.1 − − V 入力“L”電圧 VIL − − 0.8 V 入力“H”電流 IIH −10 0 10 µA 入力“L”電流 IIL −10 0 10 µA Symbol Min. Typ. Max. Unit RES − 9 − bits EL − ±0.5 ±3.0 LSB Yホワイトレベル電流 IYW − 25.14 − mA Yブラックレベル電流 IYB − 7.24 − mA Yゼロレベル電流 IYZ −10 0 10 µA Vホワイトレベル電流 IYW − 25.14 − mA Vブラックレベル電流 IYB − 7.24 − mA Vゼロレベル電流 IYZ −10 0 10 µA Sleep Mode 電流 Iddpd − − 1.0 µA DAC 部 Parameter DAC分解能 リニアリティエラー Conditions IR=1.2kΩ VIN Max.=IOVDD+0.3V, VIN Min.=−0.3V !動作説明 (1) 概要 BU1427K, BU1427KV は、8bit 構成のデジタル画像、映像データを、NTSC または PAL、PAL60 フォーマットの 、輝度信号（YOUT） 、色信号（COUT）に変換しアナログのＴＶ信号として出 9bit のコンポジット信号（VOUT） 力します。 VOUT は、クロマバンドパスを通過した色信号とミキシングする輝度信号を、クロマトラップを通過した輝度信号 と通過しない輝度信号とを選択可能です。このクロマトラップのＦ特は３種類から選択が可能です。YOUT は常に トラップを通過しませんので、Ｓ端子に最適です。COUT は常にクロマのバンドパスを通過していますので、ドッ ト妨害に強くなっております。さらに倍クロックモードでお使いのときは、インターポーレータフィルタを通過し ますので、さらに美しい画質を再現できます 入力デジタル画像データは、Video-CD、CD-G のデコード出力に対応することができます。出力 TV 信号は NTSC、 PAL、PAL60 の切り換えの他、インターレース、ノンインターレースの切り換えが可能です。 （倍クロックモ VCLK 端子に入力するデータクロックは、データレートの倍クロックでも入力することが可能です。 ード）倍クロックモードでは、1 / 2 分周した内部クロックの立上がりでデータを取り込み、処理を行います。通常 クロックモードでは、入力されたクロックの立上がりでデータを取り込み処理します。 入力データフォーマットは、YUV 8bit、YUV 16bit、に対応しております。それぞれ、YUV0～7、UV0～7 端子に入 力します。入力フォーマットの選択は、IM0、IM1 端子入力で切り換えます。 OSDSW 端子をイネーブル（H）にすると、ROSD，GOSD，BOSD 端子の入力データが有効になり、7 色（黒を BU1427K / BU1427KV マルチメディア IC いれると 8 色）の色データを入力することができます。同時に PIXCLK 端子から内部クロックの 1 / 2 の周波数の クロックが出力されます。したがって、OSD IC のクロック入力端子に PIXCLK 端子を、BLK 出力端子に OSDSW 端子を直接つなぐことで簡単に、BU1427K, BU1427KV と OSD IC の同期をとって縁取りつき OSD 文字を使用で きます。 入力されたデータは、YUV（CCIR-601）フォーマットから、レベルシフトした YUV に変換されます。それらの YUV データを NTSC、PAL、PAL60 での 100IRE レベルにアジャストされ、さらに U, V データは内部で発生されたサブ キャリアで位相変調され、色信号にモジュレートされます。 最終的に、必要な同期レベル、色のブランクレベル、バースト信号などが、ミキシングされ、NTSC、PAL のコン ポジット信号、輝度信号、色信号として 9bit の DAC を通して出力されます。 （RS-170A に準拠）この時、倍クロ ックモードをお使いのときは、DAC は内部クロックの 2 倍で動作しますので外付け部品の削減が可能です。 また、輝度信号出力と色信号出力は出力を OFF することが可能です。この時、消費電力を削減することができま す。 DAC 出力は電流出力になっております。IR 端子に指定値の抵抗をつなげた場合、VOUT 端子に外付け抵抗として 75Ωをつけると 2.0VP-P 出力ができるようになっております。したがって通常、ビデオ入力端子（75Ω終端）を接続 した場合にホワイト 100％レベルで約 1.0VP-P の電圧出力となります。 (2) YUV16 入力モードについて BU1427K, BU1427KV では、IM0 端子（23pin）を“H”に設定することにより、YUV16bit 入力フォーマットに対 応できます。 その時、Test2 端子（26pin）の H / L により、U, V の入力 TIMING をずらすことができます。 以下にその入力条件を示します。 0 1 2n 2n+1 BCLK HSY(IN) HSY(OUT) Y-DATA Y1 Y2 Y3 Y4 Y5 U , V DATA U1 V1 U3 V3 U5 Fig.1 TEST[2]=“L”時 YUV入力タイミング 0 1 2n 2n+1 BCLK HSY(IN) HSY(OUT) Y-DATA Y1 Y2 Y3 Y4 Y5 U , V DATA U1 V1 U3 V3 U5 Fig.2 TEST[2]=“H”時 YUV入力タイミング BU1427K / BU1427KV マルチメディア IC (3) YUV8（CCIR656）入力モードについて BU1427K, BU1427KV では、IM0 端子（23pin）を“L”に設定することにより、YUV8bit 入力フォーマットに対応 できます。 その時、Test2 端子（26pin）の H / L により、Y、U、V の入力 TIMING をずらすことができます。 以下にその入力条件を示します。 0 1 4(n−1)+3 4n 4n+1 4n+2 4n+3 V1 Y2 U2 Y3 V2 4n+1 4n+2 4n+3 U2 Y3 V2 VCLK BCLK HSY(IN) HSY(OUT) U1 Y , U , V-DATA Y1 Y4 Fig.3 TEST[2]=“L”時 YUV入力タイミング 0 1 4(n−1)+1 4(n−1)+2 4(n−1)+3 Y1 V1 4n VCLK BCLK HSY(IN) HSY(OUT) Y , U , V-DATA U1 Fig.4 TEST[2]=“H”時 YUV入力タイミング Y2 Y4 75 75 75 P-VDD 0.01µF Fig.5 23 IM0 24 IM1 BU1427K / BU1427KV 29 PIXCLK 30 VDD 31 I / O VDD 32 INT 5 4 3 2 1 GD3 GD2 GD1 GD0 BOSD DIGITAL-VDD 6 GD4 1 YCOFF 7 GD5 2 48 8 GD6 3 YFILON2B VDD 9 GND GD7 10 BD0 11 BD1 12 4 47 46 42 YOUT IR 41 45 P-VDD 40 YGND AVSS 39 AVDD VOUT 44 VGND 38 BD2 13 BD3 14 OSDSW 15 OSDSW 16 5 43 COUT 37 CGND VREF 35 36 ADDH SLABEB 34 33 6 A-VDD 1.2k A-GND DIGITAL-GND 7 Luminance Composite Chrominance P-GND OSD CLOCK 0 17 BD4 GOSD 64 18 BD5 RD7 63 19 BD6 RD6 62 20 BD7 I / O VDD 61 21 GND RD5 60 22 NTB BCLK 59 RD3 58 25 TEST1 RD2 56 26 TEST2 RD1 55 27 VSY RD8 54 28 HSY CLKSW 53 RSTB 52 PAL60B 50 VCLK 51 YFILON1B 49 7 6 5 3 ROSD 57 2 1 0 Reset[Low active] in Pixel Clock in Y-filter select BCLK OSD enable OSD in [Blue] OSD in [Green] OSD in [Red] Y / U / V Data 0...7 Video-CD / CD-G Hsync in Vsync in INTERLACE / NON-INTER PAL / NTSC BU1427K / BU1427KV マルチメディア IC !応用例 BU1427K / BU1427KV マルチメディア IC !外形寸法図（Units : mm） 外形寸法図 BU1427K BU1427KV 12.0 ± 0.3 10.0 ± 0.2 0.8 16 0.15 ± 0.1 0.35 ± 0.1 0.15 QFP-A64 17 64 0.5 12.0 ± 0.3 10.0 ± 0.2 33 32 49 1 1.4 ± 0.1 1 0.5 17 64 16 0.125 ± 0.1 0.1 ± 0.1 2.7 ± 0.1 48 32 49 0.05 16.4 ± 0.3 14.0 ± 0.2 16.4 ± 0.3 14.0 ± 0.2 48 33 0.5 0.2 ± 0.1 0.1 VQFP64