ETC BD7910FV

BD7910FV
光ディスク IC
D-MOS FET 内蔵
1chip 録音ヘッドドライバ
BD7910FV
BD7910FV は、従来ディスクリートで構成されていた録音ヘッドコイルをドライブする D-MOS FET とそのプリドラ
イバ部、及び、シリーズレギュレータを 1chip に内蔵した MD 用ヘッドコイルドライバです。大幅な部品点数の削減に
より、基板実装面積の縮小が図れます。
!用途
MD、MD プレーヤ
!特長
1) MD の録音ヘッドコイルのドライブに必要な機能を 1 チップに内蔵。
2) 外付けで内蔵したレギュレータの出力を可変することにより、多様なヘッドコイルに対応。
3) サーマルシャットダウン回路内蔵。
4) 小型パッケージ SSOP-B20W 採用。
5) 出力段 ON 抵抗の異なる 2 つのシリーズを用意。
BA7910FV
(ソース側 : 1.5Ω(Typ.)シンク側 : 2.5Ω(Typ.)
)
BA7911FV
(ソース側 : 0.5Ω(Typ.)シンク側 : 1.0Ω(Typ.)
)
絶対最大定格(Ta=25°C)
!絶対最大定格
Parameter
Symbol
Limits
Unit
出力段D-MOSドレイン・
ソース電圧(GND接続側)
VDSH
60
V
出力段D-MOSドレイン・
ソース電圧(VDD接続側)
VDSL
30
V
レギュレータ部入力電圧
Vregin
15
V
レギュレータ部出力電流
Iregout
400
mA
Pd
1.18*
W
動作温度範囲
Topr
−25∼+75
℃
保存温度範囲
Tstg
−55∼+150
℃
許容損失
* PCB(70mm×70mm、厚さ1.6mm、ガラスエポキシ基板)実装時。
Ta=25℃以上で使用する場合は、1℃につき9.44mWを減じる。
!推奨動作条件
Parameter
レギュレータ入力電圧範囲
Symbol
Limits
Unit
Vregin
2.7∼7.0
V
* 電源電圧に関しては、許容損失を考慮のうえ設定してください。
BD7910FV
光ディスク IC
Regout
Regdrv
VOS2
VDD
VOS1
VOD1
VSS
VOD2
N.C.
20
19
18
17
16
15
14
13
12
11
+
−
+
Regnf
!ブロックダイアグラム
−
VG
SVCC
MUTE
PRE DRIVER
EFM
7
8
9
MUTE
N.C.
10
N.C.
6
EFM
5
PDGND
4
SVCC
RegGND
3
VG
2
RegSEL
1
Vregin
Vregin
!各端子説明
Pin No. 端子名
機 能
Pin No. 端子名
機 能
1
Vregin
レギュレータ入力兼レギュレータ電源
20
Regnf
レギュレータ帰還端子
2
RegGND
レギュレータGND
19
Regout
レギュレータ出力(エミッタフォロワ出力)
3
RegSEL
レギュレータセレクト端子
18
Regdrv
レギュレータ用外付けPNPドライブ出力
4
VG
パワーMOS駆動用電圧入力
17
VOS2
ソース出力(上側パワーMOS・ソース)
5
SVCC
EFMハイレベル電圧入力
16
VDD
Hブリッジ部電源端子(上側パワーMOS・ドレイン)
6
PDGND
プリドライブGND
15
VOS1
ソース出力(上側パワーMOS・ソース)
7
EFM
EFM信号入力
14
VOD1
シンク出力(下側パワーMOS・ドレイン)
8
MUTE
ミュートコントロール(HIGHアクティブ)
13
VSS
Hブリッジ部GND(下側パワーMOS・ソース)
9
N.C.
―
12
VOD2
シンク出力(下側パワーMOS・ドレイン)
10
N.C.
―
11
N.C.
―
BD7910FV
光ディスク IC
電気的特性
!電気的特性(特に指定のない限り
Ta=25°C, SVCC=3.3V, VG=5V, Vregin=5V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Conditions
Test circuit
〈磁気ヘッドドライバ部〉
IG
―
80
400
μA
EFM無入力時
Fig.1
SVCC回路電流
ISCC
―
―
10
μA
EFM無入力時
Fig.1
出力段D-MOSリーク
ILEAK
―
―
50
μA
12−13 or 14−13PIN間60V印加
Fig.1
出力段ON抵抗
(ソース側)
RON1
1.1
1.5
1.9
Ω
IDS=0.3A,VGS=5V
Fig.2
出力段ON抵抗
(シンク側)
RON2
1.9
2.5
3.1
Ω
IDS=0.3A,VGS=5V
Fig.2
ターンON遅延時間
td(on)
50
100
150
ns
Fig.3
ターンOFF遅延時間
td(off)
50
100
150
ns
Fig.3
MUTE端子“H”
レベル流入電流
IMTH
43
86
172
μA
MUTE=5V
Fig.1
MUTE端子“L”
レベル流入電流
IMTL
−20
0
20
μA
MUTE=0V
Fig.1
回路電流1
IQ1
―
1.9
5.0
mA
3pin≧2V
Fig.4
回路電流2
IQ2
―
1.6
5.0
mA
3pin≦0.5V
Fig.4
SEL端子“H”
レベル流入電流
ISLH
86
172
344
μA
SEL=5V
Fig.4
SEL端子“L”
レベル流入電流
ISLL
−20
0
20
μA
SEL=0V
Fig.4
VG回路電流
〈レギュレータ部〉
〈レギュレータ部,19pin,エミッタフォロワ出力〉
出力電圧
出力電圧範囲
Vregout
2.43
2.70
2.97
V
IO=300mA 2倍アンプ時
Fig.4
Vregw
1.5
―
3.8
V
IO=300mA
Fig.4
―
mA
シンク電流
Fig.4
〈レギュレータ部,18pin,外付けPNP駆動出力〉
最大駆動電流
Ireg
◎耐放射線設計はしておりません。
5
―
BD7910FV
光ディスク IC
!測定回路図
60V
60V
A
−
18
+
19
+
20
16
17
15
ILEAK
14
A
ILEAK
13
12
11
8
9
10
−
VG
SVCC
Mute
Pre driver
EFM
Vregin
1
2
5
4
3
IG
0.1μF
Vregin
7
ISCC
A
A
VG
0.1μF
6
A
SVCC
0.1μF
IMT
VMT
Fig.1
300mA
300mA
300mA
V VDS
−
18
+
19
+
20
16
17
15
V VDS
14
V VDS
13
12
11
8
9
10
−
VG
SVCC
Mute
Pre driver
EFM
Vregin
1
0.1μF
2
Vregin
3
5
4
VG
6
SVCC
Fig.2
7
VEFM
BD7910FV
光ディスク IC
4V
VDS
4V
VDS
4V
5Ω
VDS
VDS
5Ω
5Ω
19
+
−
16
17
18
+
20
15
5Ω
14
13
12
11
8
9
10
−
VG
SVCC
Mute
Pre driver
EFM
Vregin
1
2
0.1μF
5
4
3
0.1μF
6
7
0.1μF
VG
Vregin
SVCC
VEFM
Fig.3
Vregout
IL
V
30kΩ
+
SW-NF
2
10μ
3
1
5V
A
Ireg
30kΩ
−
17
18
+
19
+
20
16
15
14
13
12
11
8
9
10
−
VG
SVCC
Mute
Pre driver
EFM
Vregin
1
0.1μF
A
2
IQ
Vregin
4
3
A
5
6
ISEL
VSEL
Fig.4
7
BD7910FV
光ディスク IC
!測定回路スイッチ表
(Fig.1)
記 号
測定ポイント
IG
入 力
VREGIN
VG
SVCC
VMT
IG
5V
5V
3.3V
0V
ISCC
ISCC
5V
5V
3.3V
0V
ILEAK
ILEAK
5V
5V
3.3V
5V
IMTH
IMT
5V
5V
3.3V
5V
IMTL
IMT
5V
5V
3.3V
0V
VREGIN
VG
SVCC
備 考
(Fig.2)
記 号
測定ポイント
入 力
VEFM
RON1
VDS / 300mA
5V
5V
3.3V
0V→16−15pin間D-MOS / 3.3V→16−17pin間D-MOS
RON2
VDS / 300mA
5V
5V
3.3V
0V→12−13pin間D-MOS / 3.3V→14−13pin間D-MOS
VREGIN
VG
SVCC
VEFM
(Fig.3)
入 力
記 号
測定ポイント
td(ON)
VDS
5V
5V
3.3V
1kHz方形波(0V−3.3V)
VEFMとVDSの波形観測
td(OFF)
VDS
5V
5V
3.3V
1kHz方形波(0V−3.3V)
VEFMとVDSの波形観測
備 考
(Fig.4)
記 号
測定ポイント
IQ1
IQ2
スイッチ
入 力
備 考
SW-NF
VREGIN
VSEL
IL
IQ
2
5V
0V
0mA
IQ
2
5V
5V
0mA
ISLH
ISEL
2
5V
5V
0mA
ISLL
ISEL
2
5V
0V
0mA
Vregout
Vregout
2
5V
0V
300mA
3
5V
0V
300mA
最大出力電圧
1
5V
0V
300mA
最小出力電圧
2
5V
5V
0mA
Vregw
Vregout
Ireg
Ireg
BD7910FV
光ディスク IC
!応用例
+
19
+
−
16
17
18
+
20
15
14
13
12
11
8
9
10
−
VG
SVCC
Mute
Pre driver
EFM
Vregin
1
2
5
4
3
6
7
+
Fig.5
+
−
18
+
19
+
20
17
16
15
14
13
12
11
8
9
10
−
VG
SVCC
Mute
Pre driver
EFM
Vregin
1
2
3
4
5
6
Fig.6
7
BD7910FV
光ディスク IC
!使用上の注意
(1) レギュレータの使用方法
1
出力
+
−
−
+
19
VBG
+
R1
PowTr内蔵タイプ
+
20
10μ
R2
2
出力
VBG
R1
20
0.1μ
18
10μ
R2
2
PowTr外付けタイプ
上記 2 タイプ共に、出力電圧は以下の式で決まります。
)
VO=(1+R1 / R2)VBG (VBG=1.35±0.10〔V〕
(2) BD7910FV では、サーマルシャットダウン回路を内蔵しています。チップ温度が 175°C(Typ.)になると、ヘッド
ドライブ回路、及び、レギュレータ回路の出力がミュートされます。
(3) ミュート端子(8pin)電圧を 2.0V 以上にするとヘッドドライブ回路の出力がミュートされます。通常使用状態で
は、この pin をオープン、または、0.5V 以下にしてください。
(4) レギュレータセレクタ端子(3pin)電圧をオープン、または、0.5V 以下にすると 19pin 出力が ON して、18pin 出
力が OFF。2.0V 以上にすると 19pin 出力が OFF して、18pin 出力が ON します。
(5) 全ての供給電源と GND 間には、この IC の直近にバイパスコンデンサ(0.1µF 程度)をつけてください。
(6) 録音ヘッドコイルに並列に接続するコンデンサは、動作時にコイルの発生する逆起電圧が動作温度全域にわたって
D-MOS の耐圧を超えないような値に設定してください。
BD7910FV
光ディスク IC
!電気的特性曲線
1.0
0.7
1.5
7V
1.0
0.4
3V
0.3
ID(A)
0.8
6V
5V
4V
0.5
ID(A)
POWER DISSIPATION:Pd(W)
0.6
0.5
VGS=8V
7V
6V
VGS=8V
5V
4V
0.6
3V
0.4
0.2
0.2
2V
0.1
0
2V
0
25
50
75
100
125
150
175
0.5
0
3.0
1.5
Vregin
15
19
1.5
+ −
Vregout
30k
IL
20
1.0
10
19
ISINK
10
ISINK=V / 10Ω
30k
5
0.5
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
0
1
4
5
6
Fig.10 PowTr内蔵型レギュレータ
出力負荷変動
Fig.11 外付PowTr駆動電流
6.5±0.2
11
1
10
0.65
0.2±0.1
6.1±0.2
0.1
8.1±0.3
3
Vregin(V)
外形寸法図(Unit: mm)
!外形寸法図
1.7±0.1
2
REGULATOR LOAD CURRENT
20
0.22±0.1
0.3Min.
0.1
SSOP-B20W
1.0
Fig.9 ソース側D-MOS VDS-ID特性
2.5
1 Vregin
0.5
Fig.8 シンク側D-MOS VDS-ID特性
20
2.0
0
VDS(V)
5V
Isink(mA)
REGULATOR OUTPUT VOLTAGE:Vregout(V)
Fig.7 熱軽減率曲線
1.0
VDS(V)
AMBIENT TEMPERATURE:Ta(℃)
7
1.5