北京蓝通精电科技有限公司 JM4344产品说明书 24 位、192kHz立体声D/A转换器JM4344 1． 特点 ● 本产品可插拔替换、完全兼容 CIRRUS LOGIC CS4344 ● 多比特 Delta‐Sigma 调制器 ● 24 位转换 ● 最高至 192kHz 的采样速率自动检测 ● 105 dB 动态范围 ● ‐90 dB 的 THD+N ● 低时钟抖动灵敏度 ● 单+3.3V 或+5V 电源供电 ● 经过滤波的线性输出 ● 片上数字去加重功能 ● 防冲击技术 ● 10 引脚贴片式 TSSOP 封装 2． 描述 JM4344 系列是完美的立体声数模输出系统，在一个 10 脚封装中包含了插值、 多位 D/A 转换和模拟输出滤波功能。JM4344 支持主流的音频数据接口格式，并 且不同器件的区别仅在于它们所支持的接口类型不同。 JM4344 是基于一个四阶多比特 Delta‐Sigma 调制器和线性模拟低通滤波器的 转换器。此系列包含一个速率自动检测模式，基于采样速率和主时钟速率进行检 测的方法，可在 2kHz 到 200kHz 范围内自动选择采样率。此系列包含速率自动检 测模式，根据数据采样率和主时钟速率的不同，对采样率在 2k‐200kHz 范围内的 数据自动选择过采样率。 JM4344 系列转换器均包含片上数字去加重功能。片上去加重功能采用+3.3V 和或+5V 单电源供电，仅需要很少的支持电路。这些特点对于 DVD 播放器、数 字电视、家庭影院、机顶盒和汽车音响系统来说是非常理想的。 JM4344 系列支持 10 引脚 TSSOP 封装，可以适用于商用级（‐10 到 85℃）和 工业级（‐40 到 85℃）。 JM4344 功能框图 1 -----------------------------------------------------电话：01059019198 59019070 59019212 网址：www.beidougps.net 3. 管脚描述 JM4344 JM4344 管脚功能和描述 序 管脚名称 I/O 数 I 串行音频数据输入――二进制补码最高位串行数据通过本 1 SDIN 管脚输入。数据通过内部或外部 SCLK 信号输入，通道由 LRCK 控制。二进制补码按最高位先入的顺序在本管脚串行 输入。串行时钟为内部或外部 SCLK，通道控制为 LRCK。 去加重/外部串行时钟输入――用于去加重滤波器的控制 2 DEM/SCLK I 或外部串行时钟的输入。 I 左/右时钟――决定哪个通道的数据输入音频串行数据输 3 LRCK 入管脚 SDIN 中。决定 SDIN 管脚当前输入的数据为左通道 还是右通道。 I 主时钟――Delta-Sigma 调制器和数字滤波器的时钟源 4 MCLK O 静态电压—连接滤波器的内部静态电压 5 VQ O 正参考电压—内部采样的正参考电压 6 FILT+ O 模拟左输出通道――满量程模拟输出电平见模拟特征参数 7 AOUTL 表 I 地――地参考电压，为 0V。 8 GND I 模拟电源――模拟与数字部分的正电源 9 VA O 模拟右输出通道――满量程模拟输出电平见模拟特征参数 10 AOUTR 表 4. 特点和参数 （在指定的工作条件下，所有的最小/最大值是有保证的。典型性能指标是在 理论工作电压和T A =25℃的条件下测试得到的。） ● 指定工作条件（AGND=0V；所有电压都是相对于地的。） 参数 符号 最小 理论 最大 4.75 5.0 5.5 直流电源 VA 3.00 3.3 3.47 +70 工作环境温度（已加电） -CZZ T A -10 -40 +85 -DZZ 单位 V V ℃ ℃ ● 极限工作条件（AGND=0V；所有电压都是相对于地的。） 参数 直流电源 输入电流（除电源外） 数字输入电压 工作环境温度（已加电） 存储温度 符号 VA I in V IND TA T stg 最小 -0.3 -0.3 -55 -65 最大 6.0 ±10 VA+0.4 125 150 单位 V mA V ℃ ℃ ● 模拟参数（满量程输出正弦波，997Hz；Fs=48/96/192kHz；测试负载，R L ＝3kΩ，C L ＝10pF（见图 1）。除非特别声明，测量带宽为 10Hz到 20kHz） 5V 常规 3.3V 常规 单位 参数 符号 最小 典型 最大 最小 典型 最大 JM4344/5/6/8-CZZ 的动态性能（-10 至 70℃） 动态范围（注 1） 103 － dB 99 105 － 97 18 到 24 位 unweighted 100 － dB 96 102 － 94 A－weighted dB 90 96 － 90 96 － 16 位 unweighted dB 87 93 － 87 93 － A－weighted 总谐波失真＋噪声（注 THD＋N 1） － －90 －85 － －90 －85 dB 0dB 18 到 24 位 － －82 －76 － －80 －74 dB －20dB － －42 －36 － －40 －34 dB －60dB － －90 －84 － －90 －84 dB 16 位 0dB － －73 －67 － －73 －67 dB －20dB － －33 －27 － －33 －27 dB －60dB JM4344/5-DZZ 的动态性能（-40 至 85℃） 动态范围（注 1） 95 105 － 93 103 － dB 18 到 24 位 unweighted A－weighted 92 102 － 90 100 － dB 16 位 unweighted 86 96 － 86 96 － dB A－weighted 83 93 － 83 93 － dB 总谐波失真＋噪声（注 THD＋N 1） 0dB － －90 －82 － －90 －82 dB 18 到 24 位 －20dB － －82 －72 － －80 －70 dB －60dB － －42 －32 － －40 －30 dB 16 位 0dB － －90 －82 － －90 －82 dB －20dB － －73 －63 － －73 －63 dB －60dB － －33 －23 － －33 －23 dB 注释： (1)在数据上添加 0.5LSB 的三角形 PDF 扰动。 ● DAC 模拟特性---所有模式 3 参数 符号 最小 典型 最大 单位 － 94 － dB 通道间的隔离（1kHz） DC 精度 通道间的增益失配 － 0.1 0.25 dB 增益漂移 － 100 － ppm/℃ 模拟输出 0.70·VA V pp 满量程输出电压 0.60·VA 0.65·VA 静态电压 VQ 0.5·VA VDC AOUT 最大直流抽取电 I OUTmax － 10 uA 流 I Qmax VQ 最大抽取电流 － 100 最大交流负载电阻（见 R L － 3 kΩ 图 2） 最大负载电容（见图 2） C L － 100 － pF 输出阻抗 Z OUT － 100 － Ω ● 插值滤波器与片上模拟滤波器组合响应（滤波器参数已经归一化至采样率 （Fs），相应的采样频率需系数与 Fs 相乘）（注 6） 参数 符号 最小 典型 最大 单位 基速率模式下数字与片上模拟滤波器组合响应 通带（注 2）-0.1dB 点 0 .35 Fs -0.3dB 点 0 .4992 Fs 频率响应 10Hz-20kHz -.175 +.01 dB 阻带 .5465 Fs 50 dB 阻带衰减 （注 3） 群延迟 tgd 10/Fs s 去加重误差（注 5） +1.5/0 dB Fs=32kHz +.05/-.25 dB Fs=44.1kHz -.2/-.4 dB Fs=48kHz 双速率模式下数字与片上模拟滤波器组合响应 通带（注 2）-0.1dB 点 0 .22 Fs -0.3dB 点 0 .501 Fs 频率响应 10Hz-20kHz -.15 +.15 dB 阻带 .5770 Fs 55 dB 阻带衰减 （注 3） 群延迟 tgd 5/Fs s 双速率模式下数字与片上模拟滤波器组合响应 通带（注 2）-0.1dB 点 0 .110 Fs -0.3dB 点 0 .469 Fs 频率响应 10Hz-20kHz -.12 +0 dB 阻带 0.7 Fs 51 dB 阻带衰减 （注 3） 群延迟 tgd 2.5/Fs s 4 注释：(2) 响应是同时钟相关的，并且随 Fs 变化。 (3) 对于单速率模式，测试带宽为 0.5465Fs 到 3Fs。 对于双速率模式，测试带宽为 0.577Fs 到 1.4Fs。 对于四速率模式，测试带宽为 0.7Fs 到 1Fs。 (4)参考图 2。 (5)单速率模式不提供去加重功能。 (6)幅频特性参考图 13-24。 ● 数字输入特性 参数 符号 最小 V IH 高电平输入电压 60% (% of VA) 低电平输入电压 V IL － (% of VA) I iN 输入漏电流 （注 7） － 输入电容 － 注释：(7)对于LRCK， I iN 最大值为±20uA。 典型 － 最大 － 单位 V － 30% V － 8 ±10 － uA pF ● 电源和热性能 5 V 常规 参数 电源 电源电流（注 8）正常工作 power-down 状态（注 9） 消耗功率 正常工作 power-down 状态 （注 9） 封装热阻 （1kHz） 电源抑制比（注 8） （60Hz） 3.3 V 常规 符号 最小 典型 最大 IA IA - 22 220 - 110 1.1 95 50 40 θ JA PSRR 最小 典型 最大 30 - - 16 100 21 - 150 - - 53 69 0.33 95 50 40 - 单位 mA uA mW mW ℃/Watt dB 电流消耗随 Fs 和 MCLK 增加而增大。典型值和最大值分别基于最高 的 Fs 和最高的 MCLK。各速率模式之间的差异很小。 (9) Power Down 模式即所有时钟和数据均停止的情况。 （10）推荐与 VQ 和 FILT+连接的典型电容值见图 6。 注释：(8) 5 图 1 输出测试电路 图 2 最大负载 ● 开关特性、串行音频接口 参数 符号 MCLK 频率 MCLK 占空比 输入采样率 MCLK/LRCK Fs (注 11) 256x,384x,1024x 256x,384x 512x,768x 1152x 128x,192x 64x,96x 128x,192x 外部 SCLK 模式 LRCK 占空比（仅适用于外部 SCLK 情况） SCLK 脉冲宽度 低 t sclkl SCLK 脉冲宽度 高 t sclkh 最大 50 55 200 50 134 67 34 100 200 200 单位 MHz ％ kHz kHz kHz kHz kHz kHz kHz kHz 50 55 ％ － － － － ns ns 最小 0.512 45 2 2 84 42 30 50 100 168 典型 － - 45 20 20 6 SCLK 占空比 SCLK 上升到 LRCK 沿的延迟时 间 SCLK 上升到 LRCK 沿的建立时 间 SDATA 有效到 SCLK 上升的建 立时间 SCLK 上升到 SDIN 的保持时间 内部 SCLK 模式 LRCK 占空比（仅适用于内部 SCLK 情况）(注 12) SCLK 周期 （注 13） SCLK 上升到 LRCK 边沿 SDIN 有效到 SCLK 上升的建立 时间 SCLK 上升到 SDIN 的保持时间 MCLK/LRCK=1152、1024、512、 256、128 或 64 SCLK 上升到 SDIN 的保持时间 MCLK/LRCK=768、384、192 或 96 t slrd 45 20 50 － 55 － ％ ns t slrs 20 － － ns t sdlrs 20 － － ns t sdh 20 － － ns - 50 － % t sclkw t sclkr t sdlrs 109/SCLK tsclkw/2 9 10 /(512Fs)+10 - － - ns ns ns t sdh 109/(512Fs)+15 - ns t sdh 109/(384Fs)+15 - - - ns 注释：(11) 并非所有的（采样频率）时钟比支持所有的时钟频率。请参见第 12 页表一中‘常规时钟频率’对应支持的（频率）时钟比和频率。 (12) 在内部 SCLK 模式，占空比必须是 50% +/- 1/2 MCLK 周期。 (13) SCLK/LRCK 比值必须为 32、48、64 或 72。这个比值取决于部分类型 和 MCLK/LRCK 比值。（见图 7－9） 图 3 外部串行模式输入时序 7 *SCLK 脉冲位于 JM4344/5/6/8 内部。 图 4 内部串行模式输入时序 *所示 SCLK 脉冲位于 JM4344/5/8/9 内部。N 等于 MCLK/SCLK。 图 5 内部串行时钟的产生 典型连接图 ＪＭ４３４４推荐连接图 ＪＭ４３４４ ＪＭ４３４４ ＴＳＳＯＰ１０ 图 6 推荐连接图 应用 JM4344 系列支持接受标准音频采样率的数据格式有：SSM 模式下的 48、44.1 和 32kHz，DSM 模式下的 96、88.2 和 64kHz，QSM 模式下的 192、176.4 和 128kHz。 音频数据经串行数据输入引脚 SDIN 输入。左/右时钟（LRCK）确定了数据通道， 并 且 串 行 时 钟 （ SCLK ） 将 音 频 数 据 推 入 输 入 数 据 缓 冲 器 。 ( 如 图 7-10 所 示，)JM4344/5/6/8 的区别在于它们的串行数据格式不同, 如图 7-10 所示。 主时钟（Master Clock） MCLK/LRCK 必须是如表 1 中所示的整数比。LRCK 频率等于 Fs，每个通道的 字信息就是以这个频率输入器件的。通过检测 MCLK 的频率大小和一个 LRCK 周期 中 MCLK（转换）变化的次数，可以在初始化时自动检测到 MCLK 与 LRCK 的频率 比和速率模式。（通过设置）内部分频器会自动设置到适当的状态从而产生（正 确）适当的时钟。表 1 列出了一些标准音频采样率及所需的 MCLK 和 LRCK 频率。 请注意，MCLK、LRCK 与 SCLK 之间并不需要有特定的相位关系，但它们必须是同 步的。 9 表 1 共用时钟频率 串行时钟 串行时钟用来控制输入数据缓冲器中数据的移位。JM4344 系列均支持外部 和内部串行时钟产生模式。参考图 7-10 中的数据格式。 外部串行时钟模式 在 LRCK 时钟周期的任何相位，如果在 DEM/SCLK 管脚上检测到 16 个低到高 的转换， JM4344 系列将会进入外部串行时钟模式。当器件采取这种工作模式时， 内部串行时钟模式和去加重滤波器将是不可访问的。如果在 LRCK 的两个连续祯 中都没有在 DEM/SCLK 管脚上检测到低到高的转换，那么 JM4344 系列将会转换到 内部串行时钟模式。参考图 12。 内部串行时钟模式 在内部串行时钟模式下，串行时钟是内部产生的并且同 MCLK 和 LRCK 同步。 根据数据格式，SCLK/LRCK 频率比可能为 32、48、64 或 72。器件在这种模式下 的工作与在外部串行时钟模式下的一样。内部串行时钟模式允许访问数字去加重 功能。详细参考图 7-12。 图 7 JM4344 的数据格式（I2S） 10 图 8 JM4345 数据格式（左对齐） 图 9 JM4346 数据格式（右对齐 24 位） 图 10 JM4348 数据格式（右对齐 16 位） 去加重 JM4344 系列包含片上去加重功能。图 11 中给出了 FS 等于 44.1kHz 时的去 加重曲线。去加重曲线的频率响应将随采样率 Fs 的改变而成比例变化。如果在 LRCK 的 5 个连续下降沿 DEM/SCLK 均保持低（高），那么去加重滤波器将会打开 （关闭）。只有在内部串行时钟模式下才会具有这种功能。 11 图 11 去加重曲线（Fs=44.1kHz） 初始化（initialization）和去电（Power-Down） JM4344 系列在上电(power-up)时首先进入去电状态。此时，插值滤波器和 delta-sigma调制器被重置，内部电压参考源、多比特数模转换器和开关电容低 通滤波器进入去电状态。在MCLK和LRCK出现前，器件将一直保持去电状态。一旦 检测到MCLK和LRCK信号，就会对一个LRCK周期中MCLK出现的次数进行计数以确定 MCLK/LRCK的频率比。接下来，电源被加到内部电压参考源上。最后，电源加到 D/A转换器和开关电容滤波器上，同时模拟输出变到静态电压 V Q 。 输出瞬态控制 JM4344 系列采用防爆破音技术来使电源上电与去电期间出现的输出瞬变作 用最小化。当防爆破音技术通过与音频输出串联的隔直电容来实现的时候，由单 边单电源转换器产生的音频顺便现象就可以消除。为了更好的利用这个特点，对 它工作原理的理解是必需的,CIRRUS LOGIC CS4344虽然宣称具备这个功能，但实 际使用发现并没有这个功能，本产品该功能表现很好，也是一大产品优势。 上电（Power-Up） 当器件刚刚上电时，音频输出 AOUTL 和 AOUTR 电位为被嵌位在初始为低的 VQ。在加时钟 MCLK 后，输出和 VQ 缓慢上升到静态工作电压。当 VQ 接 3.3uF 负 载电容时，上升过程需要约 250ms（10uF，420ms）完成。电压缓慢的上升，允 许外部隔直电容有时间向 VQ 充电，有效的抑制了静态直流电压。当 LRCK 和 SDIN （以及 SCLK 如果采用外部模式或 SCLK 输入）有效输入约 2000 个采样周期后， 音频开始输出。 掉电（Power-Down） 为防止掉电时音频瞬变，在掉电之前，隔直电容必须完全放电。为此，掉电 之前，若 VQ 接 3.3uF，MCLK 需先停止约 250ms， （10uF，420ms）。在这段时间内， VQ 和音频输出放电到 GND。若在该段时间内掉电，瞬变现象就会在 VA 下降到小 于 VQ 时出现。没有最小的上电周期，可以随时重新上电。 当改变时钟或者采样率，在改变之前，推荐输入 SDIN 零值保持至少 10 个 LRCK 采样时间。在时钟改变过程中，DAC 的输出一直保持零数据状态。如果在切 换时没有零值输入，DAC 输出自动变化到零输入状态时将会听到小的咔嚓或者爆 破音。 12 图 12 JM4344/5/6/8 初始化和低功耗的顺序框图 接地和电源去耦 像任何高精度转换器一样，JM4344 系列要求对电源和接地格外小心，以使 性能最优化。图 6 给出了电源的推荐接法，其中 VA 接到了一个纯净的+3.3V 或 +5V 电源上。为了获得最好的性能，必须使去耦电容尽可能的靠近器件封装，并 且让最小的电容最靠近封装。 13 图 17 双速率阻带衰减 图 19 双速率过渡带 图 18 双速率过渡带 图 20 双速率通带纹波 15 图 21 四速率过渡带 图 23 四速率过渡带 图 22 四速率过渡带 图 24 四速率通带纹波 ● 封装尺寸 16