MAXIM MAX5123

19-1446; Rev 0; 3/99
概要 ___________________________________
特長 ___________________________________
MAX5122/MAX5123は、内部高精度バンドギャップ
リファレンス及び出力アンプを備えた低電力12ビット
電圧出力ディジタルアナログコンバータ(DAC)です。
◆ 単一電源動作
+5V(MAX5122)
+3V(MAX5123)
MAX5122は+5V単一電源で動作し、内部+2.5Vリファ
レンスを備えています。又、設定可能な出力アンプを
備えています。ユーザは、必要に応じて内 部 <10ppm/℃
電圧リファレンスを外部リファレンスで無効にすること
ができます。MAX5123はMAX5122と同じ特長を持って
いますが、+3V単一電源で動作し、内部+1.25V高精度
リファレンスを備えています。アンプの反転入力及び
出力へのアクセスできるため、特定の利得構成、リモート
センシング及び大出力駆動能力が可能になり、広範囲
のフォース/センスアプリケーションに適しています。
いずれのデバイスも消費電流は僅か500µAで、パワー
ダウンモードにおいては3µAに低減します。さらに、
パワーアップリセット機能により、初期出力状態として
0V又はミッドスケールをユーザが選ぶことができ、又
パワーアップ時の出力グリッチが低減されています。
◆ 内部10ppm/℃(max)高精度バンドギャップ
リファレンス
+2.5V(MAX5122)
+1.25V(MAX5123)
シ リ ア ル イ ン タ フ ェ ー ス は 、S P I T M / Q S P I T M 及 び
M I C R O W I R E TMと コ ン パ チ ブ ル で す 。 こ の た め 、
MAX5122/MAX5123は複数のデバイスのカスケード
接続に適しています。各DACは、入力レジスタにDAC
レジスタが続く構成のダブルバッファ入力を備えてい
ます。16ビットシフトレジスタがデータを入力レジスタ
にロードします。DACレジスタは個別に、あるいは入力
レジスタと同時に更新できます。
◆ ピンコンパチブルの14ビットアップグレード品が
入手可能(MAX5171/MAX5173)
いずれのデバイスも16ピンQSOPパッケージで提供され
ており、温度範囲は拡張工業用(-40℃∼+85℃)のもの
が用意されています。ピンコンパチブルの1 4ビット
アップグレード製品については、MAX5171/MAX5173
データシートを参照してください。ピンコンパチブルの
13ビットグレードアップ製品については、MAX5132/
MAX5133データシートを参照してください。
◆ SPI/QSPI/MICROWIREコンパチブルの3線シリアル
インタフェース
◆ ピン設定可能なシャットダウンモード及びパワー
アップリセット(出力電圧を0又はミッドスケールに
リセット)
◆ 5kΩ||100pF又は4∼20mA負荷を駆動できる
バッファ出力
◆ パッケージ：省スペースの16ピンQSOP
◆ ピンコンパチブルの13ビットアップグレード品が
入手可能(MAX5132/MAX5133)
型番 ___________________________________
PART
TEMP. RANGE
PINPACKAGE
INL
(LSB)
MAX5122AEEE
-40°C to +85°C
16 QSOP
±0.5
MAX5122BEEE
-40°C to +85°C
16 QSOP
±1
MAX5123AEEE
-40°C to +85°C
16 QSOP
±1
MAX5123BEEE
-40°C to +85°C
16 QSOP
±2
ピン配置 _______________________________
TOP VIEW
FB 1
アプリケーション _______________________
工業用プロセス制御
15 REFADJ
14 REF
RSTVAL 3
PDL 4
自動試験機器
16 VDD
OUT 2
CLR 5
MAX5122
MAX5123
13 AGND
12 PD
ディジタルオフセット及び利得調節
モーションコントロール
マイクロプロセッサ制御のシステム
SPI及びQSPIはMotorola, Inc.の商標です。
MICROWIREはNational Semiconductor Corp.の商標です。
CS 6
11 UPO
DIN 7
10 DOUT
9
SCLK 8
DGND
QSOP
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
ABSOLUTE MAXIMUM RATINGS
VDD to AGND, DGND ...............................................-0.3V to +6V
AGND to DGND.....................................................-0.3V to +0.3V
Digital Inputs to DGND.............................................-0.3V to +6V
Digital Outputs (DOUT, UPO) to DGND .....-0.3V to (VDD + 0.3V)
FB, OUT to AGND ......................................-0.3V to (VDD + 0.3V)
REF, REFADJ to AGND ..............................-0.3V to (VDD + 0.3V)
Maximum Current into Any Pin............................................50mA
Continuous Power Dissipation (TA = +70°C)
QSOP (derate 8.00mW/°C above +70°C) .....................667mW
Operating Temperature Range ...........................-40°C to +85°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS—MAX5122 (+5V)
(VDD = +5V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier configured
in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
N
12
Bits
MAX5122A
-0.5
0.5
MAX5123B
-1
1
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
-1
1
LSB
Offset Error (Note 2)
VOS
-10
10
mV
Gain Error
GE
-3
-0.2
3
mV
MAX5122A
3
10
MAX5123B
10
30
20
250
µV/V
2.5
2.525
V
Full-Scale Temperature
Coefficient (Note 3)
TCVFS
Power-Supply Rejection Ratio
PSRR
4.5V ≤ VDD ≤ 5.5V
VREF
TA = +25°C
LSB
ppm/°C
REFERENCE
Output Voltage
Output Voltage Temperature
Coefficient
Reference External Load Regulation
TCVREF
VOUT/IOUT
2.475
MAX5122A
3
MAX5122B
10
0 ≤ IOUT ≤ 100µA (sourcing)
0.1
Reference Short-Circuit Current
ppm/°C
1
4
REFADJ Current
REFADJ = VDD
3.3
µV/µA
mA
7
µA
DIGITAL INPUT
Input High Voltage
VIH
Input Low Voltage
VIL
Input Hysteresis
3
VHYS
Input Leakage Current
IIN
Input Capacitance
CIN
V
0.8
200
VIN = 0 or VDD
-1
0.001
V
mV
1
8
µA
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
2
VDD - 0.5
V
0.13
_______________________________________________________________________________________
0.4
V
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
(VDD = +5V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier configured
in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
To ±0.5LSB, VSTEP = 2.5V
Output Voltage Swing (Note 4)
0.6
V/µs
20
µs
0 to VDD
Current into FB
-0.1
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz,
VSCLK = 5Vp-p
Digital Feedthrough
0
V
0.1
µA
2
ms
5
nV-sec
POWER REQUIREMENTS
Power-Supply Voltage (Note 5)
VDD
5.5
V
Power-Supply Current (Note 5)
IDD
500
600
µA
ISHDN
3
20
µA
Power-Supply Current in Shutdown
4.5
ELECTRICAL CHARACTERISTICS—MAX5123 (+3V)
(VDD = +3V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected
in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
N
12
Bits
MAX5123A
-1
1
MAX5123B
-2
2
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
-1
1
LSB
Offset Error (Note 2)
VOS
-10
10
mV
Gain Error
GE
-5
-0.2
5
mV
MAX5123A
3
10
MAX5123B
10
30
20
250
µV/V
1.25
1.263
V
Full-Scale Temperature
Coefficient (Note 3)
TCVFS
Power-Supply Rejection Ratio
PSRR
2.7V ≤ VDD ≤ 3.3V
VREF
TA = +25°C
LSB
ppm/°C
REFERENCE
Output Voltage
Output Voltage Temperature
Coefficient
Reference External Load Regulation
TCVREF
VOUT/IOUT
1.237
MAX5123A
3
MAX5123B
10
0 ≤ IOUT ≤ 100µA (sourcing)
0.1
Reference Short-Circuit Current
ppm/°C
1
4
REFADJ Current
REFADJ = VDD
3.3
µV/µA
mA
7
µA
DIGITAL INPUT
Input High Voltage
VIH
Input Low Voltage
VIL
Input Hysteresis
VHYS
2.2
V
0.8
200
V
mV
_______________________________________________________________________________________
3
MAX5122/MAX5123
ELECTRICAL CHARACTERISTICS—MAX5122 (+5V) (continued)
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
ELECTRICAL CHARACTERISTICS—MAX5123 (+3V) (continued)
(VDD = +3V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected
in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
Input Leakage Current
IIN
Input Capacitance
CIN
CONDITIONS
VIN = 0 or VDD
MIN
TYP
MAX
UNITS
-1
0.001
1
µA
8
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
VDD - 0.5
V
0.13
0.4
V
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
To ±0.5LSB, VSTEP = 1.25V
Output Voltage Swing (Note 4)
0.6
V/µs
20
µs
0 to VDD
Current into FB
-0.1
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz,
VSCLK = 3Vp-p
Digital Feedthrough
0
V
0.1
µA
2
ms
5
nV-sec
POWER REQUIREMENTS
Power-Supply Voltage (Note 5)
VDD
3.6
V
Power-Supply Current (Note 5)
IDD
500
600
µA
ISHDN
3
20
µA
Power-Supply Current in Shutdown
2.7
TIMING CHARACTERISTICS—MAX5122 (+5V)
(VDD = +5V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected
in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
SCLK Clock Period
tCP
100
ns
SCLK Pulse Width High
tCH
40
ns
SCLK Pulse Width Low
tCL
40
ns
CS Fall to SCLK Rise Setup Time
tCSS
40
ns
SCLK Rise to CS Rise Hold Time
tCSH
0
ns
SDI Setup Time
tDS
40
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay Time
tDO1
CLOAD = 200pF
80
ns
SCLK Fall to DOUT Valid
Propagation Delay Time
tDO2
CLOAD = 200pF
80
ns
SCLK Rise to CS Fall Delay Time
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
40
ns
CS Pulse Width High
tCSW
100
ns
4
_______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
(VDD = +3V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected
in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
SCLK Clock Period
tCP
150
ns
SCLK Pulse Width High
tCH
75
ns
SCLK Pulse Width Low
tCL
75
ns
CS Fall to SCLK Rise Setup Time
tCSS
60
ns
SCLK Rise to CS Rise Hold Time
tCSH
0
ns
SDI Setup Time
tDS
60
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay Time
tDO1
CLOAD = 200pF
200
ns
SCLK Fall to DOUT Valid
Propagation Delay Time
tDO2
CLOAD = 200pF
200
ns
SCLK Rise to CS Fall Delay Time
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
75
ns
CS Pulse Width High
tCSW
150
ns
Note 1: Accuracy is guaranteed by the following table:
Accuracy Guaranteed
VDD
(V)
From Code:
To Code:
5
16
4095
3
33
4095
Note 2: Offset is measured at the code closest to 10mV.
Note 2: The temperature coefficient is determined by the “box” method, in which the maximum DVOUT over the temperature range
is divided by DT and the typical reference voltage.
Note 4: Accuracy is better than 1.0LSB for VOUT = 10mV to (VDD - 180mV). Guaranteed by PSR test on end points.
Note 5: RLOAD = ¥ and digital inputs are at either VDD or DGND.
_______________________________________________________________________________________
5
MAX5122/MAX5123
TIMING CHARACTERISTICS—MAX5123 (+3V)
標準動作特性 ______________________________________________________________________
(VDD = +5V, RL = 5kΩ, CL = 100pF, output amplifier in unity-gain configuration, TA = +25°C, unless otherwise noted.)
MAX5122
DIFFERENTIAL NONLINEARITY vs.
DIGITAL INPUT CODE
0.10
DNL (LSB)
0.05
0
0.05
0
-0.05
-0.05
-0.10
-0.10
-0.15
-0.15
-0.20
1,000
2,000
3,000
4,000
5,000
2.505
2.500
2.495
2.490
0
1,000
2,000
3,000
4,000
-60 -40
5,000
-20
0
20
40
60
80
100
DIGITAL INPUT CODE
DIGITAL INPUT CODE
TEMPERATURE (°C)
MAX5122
SUPPLY CURRENT vs. TEMPERATURE
MAX5122
SUPPLY CURRENT vs. SUPPLY VOLTAGE
MAX5122
SHUTDOWN CURRENT vs. TEMPERATURE
350
(CODE = 000 HEX)
300
400
(CODE = AAA HEX)
350
(CODE = 000 HEX)
300
250
MAX5122/23 toc06
450
2.00
1.75
SHUTDOWN CURRENT (mA)
(CODE = AAA HEX)
400
MAX5122/23 toc05
450
500
SUPPLY CURRENT (mA)
MAX5122/23 toc04
500
1.50
1.25
1.00
0.75
0.50
0.25
250
200
-60
-40
-20
0
20
40
60
80
0
4.0
100
4.5
5.0
5.5
6.0
TEMPERATURE (°C)
SUPPLY VOLTAGE (V)
MAX5122
FULL-SCALE OUTPUT VOLTAGE
vs. TEMPERATURE
MAX5122
FULL-SCALE OUTPUT ERROR vs. RESISTIVE LOAD
-60
-40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
MAX5122
DYNAMIC RESPONSE RISE TIME
2.505
2.500
2.495
0.25
FULL-SCALE OUTPUT ERROR (LSB)
RL = 5kW
CL = 100pF
MAX5122/23 toc07
MAX5122/23-09
2.510
MAX5122/23 toc08
SUPPLY CURRENT (mA)
2.510
-0.20
0
CS
5V/div
-0.50
OUT
1V/div
-1.25
-2.00
2.490
-60
-40
-20
0
20
40
TEMPERATURE (°C)
6
MAX5122/23 toc02
0.10
0.15
REFERENCE VOLTAGE (V)
0.15
INL (LSB)
0.20
MAX5122/23 toc01
0.20
MAX5122
REFERENCE VOLTAGE vs. TEMPERATURE
MAX5122/23 toc03
MAX5122
INTEGRAL NONLINEARITY vs.
DIGITAL INPUT CODE
FULL-SCALE OUTPUT (V)
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
60
80
100
0.1
1
10
100
2ms/div
RL (kW)
_______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
(VDD = +5V, RL = 5kΩ, CL = 100pF, output amplifier in unity-gain configuration, TA = +25°C, unless otherwise noted.)
MAX5122
MAJOR CARRY TRANSITION
MAX5122
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5122
DYNAMIC RESPONSE FALL TIME
MAX5122/23-11
MAX5122/23-10
SCLK
2V/div
CS
5V/div
OUT
1V/div
5ms/div
MAX5123
DIFFERENTIAL NONLINEARITY vs.
DIGITAL INPUT CODE
DNL (LSB)
0
0
-0.05
-0.10
-0.05
-0.10
-0.15
-0.15
-0.20
-0.25
-0.20
1,000
2,000
3,000
4,000
1.255
1.250
1.245
1.240
0
5,000
1.260
MAX5122/23 toc15
0.05
0.10
0.05
MAX5122/23 toc14
0.15
0.10
REFERENCE VOLTAGE (V)
0.20
MAX5123
REFERENCE VOLTAGE vs. TEMPERATURE
0.15
MAX5122/23 toc13
0.25
0
OUT
100mV/div
AC COUPLED
2ms/div
MAX5123
INTEGRAL NONLINEARITY vs.
DIGITAL INPUT CODE
1,000
2,000
3,000
4,000
5,000
-60 -40
-20
0
20
40
60
80
100
DIGITAL INPUT CODE
DIGITAL INPUT CODE
TEMPERATURE (°C)
MAX5123
SUPPLY CURRENT vs. TEMPERATURE
MAX5123
SUPPLY CURRENT vs. SUPPLY VOLTAGE
MAX5123
SHUTDOWN CURRENT vs. TEMPERATURE
SUPPLY CURRENT (mA)
(CODE = AAA HEX)
300
(CODE = 000 HEX)
250
350
300
(CODE = 000 HEX)
250
200
-40
-20
0
20
40
TEMPERATURE (°C)
60
80
100
0.4
0.3
0.2
0.1
200
-60
MAX5122/23 toc18
(CODE = AAA HEX)
350
0.5
SHUTDOWN CURRENT (mA)
400
MAX5122/23 toc16
400
MAX5122/23 toc17
INL (LSB)
CS
2V/div
OUT
1mV/div
AC COUPLED
2mV/div
SUPPLY CURRENT (mA)
MAX5122/23-12
2.50
2.75
3.00
3.25
SUPPLY VOLTAGE (V)
3.50
-60
-40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
_______________________________________________________________________________________
7
MAX5122/MAX5123
標準動作特性(続き) _________________________________________________________________
標準動作特性(続き) _________________________________________________________________
(VDD = +5V, RL = 5kΩ, CL = 100pF, output amplifier in unity-gain configuration, TA = +25°C, unless otherwise noted.)
MAX5123
FULL-SCALE OUTPUT VOLTAGE
vs. TEMPERATURE
MAX5123
FULL-SCALE OUTPUT ERROR
vs. RESISTIVE LOAD
1.250
1.245
1.240
MAX5122/23-21
MAX5122/23 toc20
1.255
-1
CS
2V/div
-2
OUT
400mV/div
-3
-4
-60
-40
-20
0
20
40
60
80
100
0.01
0.1
TEMPERATURE (°C)
10
100
MAX5123
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5122/23-22
1ms/div
MAX5123
MAJOR CARRY TRANSITION
MAX5122/23-23
MAX5122/23-24
SCLK
2V/div
CS
2V/div
CS
2V/div
OUT
500mV/div
AC COUPLED
OUT
400mV/div
1ms/div
1
RL (kW)
MAX5123
DYNAMIC-RESPONSE FALL TIME
8
MAX5123
DYNAMIC-RESPONSE RISE TIME
0
FULL-SCALE OUTPUT ERROR (LSB)
MAX5122/23 toc19
1.260
FULL-SCALE OUTPUT (V)
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
2ms/div
OUT
100mV/div
AC COUPLED
5mV/div
_______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
端子
名称
機 能
1
FB
2
OUT
3
RSTVAL
4
PDL
パワーダウンロックアウト(ディジタル入力)
1：通常動作
0：シャットダウンを禁止(素子をパワーダウンできなくなります。)
5
CLR
DACリセット入力(ディジタル入力)。DACを予め決められた(RSTVAL)出力状態にクリアします。
DACをクリアすると、ソフトウェアシャットダウン状態が解除されます。
アンプ反転検出入力(アナログ入力)
アナログ出力電圧。素子がシャットダウン状態の時はハイインピーダンス。
リセット値入力(ディジタル入力)
1：VDDに接続すると、出力リセット値としてミッドスケールが選択されます。
0：DGNDに接続すると、出力リセット値として0Vが選択されます。
6
CS
アクティブローのチップセレクト入力(ディジタル入力)
7
DIN
シリアルデータ入力。データはSCLKの立上がりエッジで同期入力されます。
8
SCLK
シリアルクロック入力
9
DGND
ディジタルグランド
10
DOUT
シリアルデータ出力
11
UPO
12
PD
13
AGND
14
REF
15
REFADJ
16
VDD
ユーザプログラマブル出力(ディジタル出力)
パワーダウン入力(ディジタル入力)。PDL = VDDの時にPDをハイに引き上げると、本ICはシャットダウン
状態になります。シャットダウン時の最大消費電流は20µAです。
アナロググランド
リファレンスバッファ入出力。内部リファレンスモードにおいては、リファレンスバッファが+2.5V(MAX5122)又は
+1.25V(MAX5123)の公称出力を提供します。これはREFADJで外部調節が可能です。外部リファレンスモードにおい
ては、REFADJをVDDに接続し、外部リファレンスをREFに印加して内部リファレンスをディセーブルしてください。
アナログリファレンス調節入力。33nFコンデンサでAGNDにバイパスしてください。外部リファレンスを
使用する時は、VDDに接続してください。
正電源。0.1µFと4.7µFのコンデンサを並列にしたものでAGNDにバイパスしてください。
_______________________________________________________________________________________
9
MAX5122/MAX5123
端子説明 __________________________________________________________________________
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
CS
PDL
PD
VDD AGND DGND
DIN SCLK
SR
CONTROL
DOUT
16-BIT
SHIFT REGISTER
RSTVAL
LOGIC
OUTPUT
UPO
DECODE
CONTROL
CLR
FB
12
MAX5122
MAX5123
BANDGAP 1.25V
REFERENCE
INPUT
REGISTER
OUT
DAC
2.5V (1.25V)
2X
(X1)
4k
DAC
REGISTER
REFERENCE
BUFFER
REFADJ
REF
( ) ARE FOR MAX5123 ONLY.
図1. 簡略化ファンクションダイアグラム
詳細 ___________________________________
MAX5122/MAX5123は、3線シリアルインタフェース
で簡単に設定できる12ビットのフォース/センスDACで
す。16ビットデータイン/データアウトシフトレジスタ
を備え、入力レジスタ及びDACレジスタから構成される
ダブルバッファディジタル入力を備えています。さらに、
これらの素子は高精度バンドギャップリファレンスを
備えているほか、利得を外部から設定するため(図1)、
あるいはフォース及びセンスアプリケーション用に
フィードバック及び出力ピンへのアクセスが可能な出力
アンプを備えています。これらのDACは、ディジタル
入力コードに比例する重み付電圧を生成する反転R-2R
ラダーネットワーク(図2)を使用しています。
FB
R
2R
2R
D0
R
2R
D9
OUT
R
2R
D10
2R
D11
REF*
AGND
内部リファレンス
いずれの素子も、温度係数が僅か10ppm/℃(max)の
内部高精度バンドギャップリファレンスを使用すること
により、+2.5V(MAX5122)又は+1.25V(MAX5123)
の出力電圧を生成しています。REFピンは100µAまで
の電流のソースにすることが可能ですが、100pFを超
える容量性負荷があると不安定になります。REFADJを
使用してリファレンス電圧の微調整を行うことができ
ます。
NOTE: SHOWN FOR ALL 1s ON DAC.
*INTERNAL REFERENCE: +2.5V (MAX5122),
+1.25V (MAX5123); OR EXTERNAL REFERENCE
図2. 簡略化反転R-2R DAC構造
図3の回路は、公称リファレンス調節範囲±1%を実現
します。REFADJとAGNDの間に33nFのコンデンサを
10
______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
τ = 4kΩ・CREFADJ
であるため、ユーザによる出力利得設定/信号処理の自
由度が高くなっています(「アプリケーション情報」の項
を参照)。
フルスケール遷移があった場合の±0.5LSBへの標準セト
リング時間は、ユニティゲインで負荷が5kΩ||100pF
の時に20µs以内です。負荷が1kΩ以下であると性能が
劣化します。
外部リファレンス
REFピンに外部リファレンスを印加することができま
す。REFADJをVDDにプルアップすることによって内部
リファレンスをディセーブルしてください。これに
より、外部リファレンス信号(AC又はDC)をREFピンに
印加できます。適正動作のためには、VREFの入力電圧
範囲のリミット0∼(VDD -1.4V)を超えないでください。
パワーダウンモード
出力電圧は、次式で計算してください(REFADJ = VDD)。
シャットダウンモードにおいて、アンプ出力がハイイン
ピーダンス状態になります。シリアルインタフェース
は、アクティブのままです。入力レジスタ内のデータは
セーブされるため、MAX5122/MAX5123は通常動作
に戻る時にシャットダウンに入る前の出力状態を呼び
起こすことができます。シャットダウンモードを解除
するには、入力レジスタ及びDACレジスタの両方に同時
にロードするか、入力レジスタからDACレジスタを更新
してください。シャットダウンから通常動作に戻る時
には、リファレンスのセトリング時間として2msだけ
待ってください。外部リファレンスを使用している場合、
DACの出力は僅か20µsで安定化します。
VOUT = VREF[(NB/4096)G]
ここで、NBはMAX5122/MAX5123の入力コードの
数値(0∼4095)、VREFは外部リファレンス電圧、Gは
出力アンプの利得(外部抵抗分圧器で設定)です。REFの
入力抵抗は最小40kΩで、コードに依存します。
出力アンプ
MAX5122/MAX5123 DACの出力は、標準スルーレート
0.6V/µs高精度アンプにより、内部でバッファされてい
ます。各出力アンプの反転入力(FB)へのアクセスが可能
これらのデバイスはソフトウェア及びハードウェア(PD
ピン)でプログラムできるシャットダウンモードを備え
ており、この時の消費電流は3µA(typ)まで低減します。
ソフトウェアシャットダウンモードに入るには、DACの
制御シーケンスを表1に示すように設定してください。
+3V
+5V
MAX5122
90k
400k
400k
100k
MAX5123
15k
REFADJ
33nF
図3a. MAX5122のリファレンス調節回路
100k
REFADJ
33nF
図3b. MAX5123のリファレンス調節回路
______________________________________________________________________________________
11
MAX5122/MAX5123
接続すると、低ノイズDAC動作となります。これより
大きなコンデンサ値を使用することもできますが、そ
の場合はスタートアップディレーが長くなります。
スタートアップディレーの時間定数(τ)はREFADJの入力
インピーダンス4kΩとCREFADJによって決まります。
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
表1. シリアルインタフェースのプログラミングコマンド
16-BIT SERIAL WORD
S0*
FUNCTION
C2
C1
C0
D11 ............... D0
S0*
0
0
0
0
0
XXXXXXXXXXXX
0
No operation.
1
12-Bit DAC Data
0
0
Load input register; DAC register unchanged.
1
0
12-Bit DAC Data
0
Simultaneously load input and DAC registers; exit shutdown.
0
1
1
XXXXXXXXXXXX
0
Update DAC register from input register; exit shutdown.
1
0
1
XXXXXXXXXXXX
0
Shutdown DAC (provided PDL = 1).
1
0
0
XXXXXXXXXXXX
0
UPO goes low (default).
1
1
0
XXXXXXXXXXXX
0
UPO goes high.
1
1
1
1XXXXXXXXXXX
0
Mode 1; DOUT clocked out on SCLK’s rising edge.
1
1
1
00XXXXXXXXXX
0
Mode 0; DOUT clocked out on SCLK’s falling edge (default).
X = 任意 *S0はサブビットで常にゼロです。
PDL)
パワーダウンロックアウト入力(P
VDD
パワーダウンロックアウトピン(PDL)がローの場合、
シャットダウンがディセーブルされます。シャット
ダウンモードにおいて、PDLのハイからローへの遷移が
あるとDACがウェイクアップします。このときの出力
は、パワーダウン以前の状態に設定されます。PDLは、
素子を非同期でウェイクアップする時にも使用できます。
パワーダウン入力(PD)
PDをハイに引き上げると、MAX5122/MAX5123は
シ ャ ッ ト ダ ウ ン し ま す 。P D を ロ ー に 引 き 下 げ て も
MAX5122/MAX5123は通常動作に戻りません。パワー
ダウンモードを解除するには、PDLのハイからローへ
の遷移又はシリアルインタフェースを通じた適切な
コマンド(表1)が必要です。
SS
DIN
MAX5122
MAX5123 SCLK
CS
( ) ARE FOR PIC16/PIC17 ONLY.
MOSI
SCK
SPI/QSPI
PORT
(PIC16/PIC17)
I/O
CPOL = 0, CPHA = 0
(CKE = 1, CKP = 0, SMP= 0
SSPM3 - SSPM0 = 0001)
図4. SPI/QSPIインタフェースの接続(PIC16/PIC17)
シリアルインタフェースの構成
(SPI/QSPI/MICROWIRE/PIC16/PIC17)
MAX5122/MAX5123の3線シリアルインタフェースは、
SPI、QSPI、PIC16/PIC17(図4)及びMICROWIRE(図5)
インタフェース規格とコンパチブルです。2バイト長の
シリアル入力ワードは、3つの制御ビット、12個のデータ
ビット(MSBを先頭とするフォーマット)、そして常に
ゼロである1つのサブビットを含んでいます(表2)。
MAX5122/MAX5123のディジタル入力はダブルバッ
ファであるため、ユーザは下記を行うことができます。
• DACレジスタを更新することなく入力レジスタに
ロードすること。
SCLK
MAX5122
MAX5123
SK
MICROWIRE
PORT
DIN
SO
CS
I/O
図5. MICROWIREインタフェースの接続
• 入力レジスタからのデータでDACを更新すること。
• 入力レジスタ及びDACレジスタを同時に更新する
こと。
この期間中に、CSがローの状態で16ビットの入力ワード
を2 つの1 バイトパケット (SPI、MICROWIRE 及び
12
______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
• どのクロックエッジでDOUTが遷移するか
• ユーザ設定可能なロジック出力の状態
• シャットダウン後のデバイスの設定
PIC17及びSSPモジュール付PIC16との
インタフェース
図6の一般タイミング図に、データ収集の方法が図解さ
れています。デバイスがデータを受け取るためには、
CSがローであることが必要です。CSがローの状態で、
DINのデータがSCLKの立上がりエッジでレジスタに
同期入力されます。CSがハイに遷移する時、3 つの
制御ビットC2、C1及びC0の設定に従って、データは
入力レジスタ及び/又はDACレジスタにラッチされます。
MAX5122/MAX5123は、同期シリアルポート(SSP)
モジュールを使用したPIC16/PIC17コントローラ(µC)
とコンパチブルです。SPI通信を確立するには、図4に
示すようにコントローラを接続し、PIC16/PIC17の
同期シリアルポート制御レジスタ(SSPCON)と同期
シリアルポート状態レジスタ(SSPSTAT)を表3及び4に
示すビットパターンに初期化することにより、PIC16/
PIC17をシステムマスターとして設定してください。
表2. シリアルデータフォーマット
MSB ............................................................................... LSB
Ü
SPIモードにおいては、PIC16/PIC17 µCは8ビットの
データを同期して送信し、同時に受信できます。DAC
に3つの制御ビットと12個のデータビット及び1つの
サブビットをフィードするには、2つの連続した8ビット
書込み(図6)が必要です。DINデータはシリアルクロック
Þ
16 BITS OF SERIAL DATA
Control Bits
MSB ..... Data Bits ..... LSB
Sub-Bit
C2, C1, C0
D11................................D0
S0
適正動作が保証された最大シリアルクロック周波数は、
MAX5122が10MHz、MAX5123が6.6MHzです。図7
に、シリアルインタフェースの詳細タイミング図を示
します。
CS
COMMAND
EXECUTED
SCLK
1
DIN
C2
8
C1
C0 D11 D10
D9
D8
D7
9
D6
16
D5
D4
D3
D2
D1
D0
S0
図6. シリアルインタフェースのタイミング
tCSW
CS
tCS0
tCSH
tCSS
tCS1
SCLK
tCH
tCL
tCP
DIN
tDS
tDO1
tDO2
tDH
DOUT
図7. シリアルインタフェースの詳細タイミング
______________________________________________________________________________________
13
MAX5122/MAX5123
PIC16/PIC17コンパチブル)で送ることができます。制御
ビットC2、C1及びC0(表1)は下記について決定します。
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
表3. SSPCONレジスタの詳細内容
CONTROL BIT
MAX5122/MAX5123
SETTINGS
SYNCHRONOUS SERIAL-PORT CONTROL REGISTER
(SSPCON)
WCOL
BIT7
X
Write Collision Detection Bit
SSPOV
BIT6
X
Receive Overflow Detect Bit
SSPEN
BIT5
1
Synchronous Serial Port Enable Bit.
0: Disables serial port and configures these pins as I/O port pins.
1: Enables serial port and configures SCK, SDO and SCI as serialport pins.
Clock Polarity Select Bit. CKP = 0 for SPI master-mode selection.
CKP
BIT4
0
SSPM3
BIT3
0
SSPM2
BIT2
0
SSPM1
BIT1
0
SSPM0
BIT0
1
Synchronous Serial Port Mode Select Bit. Sets SPI master mode
and selects fCLK = fOSC / 16
X = 任意
表4. SSPSTATレジスタの詳細内容
CONTROL BIT
MAX5130/MAX5131
SETTINGS
SYNCHRONOUS SERIAL-PORT CONTROL REGISTER
(SSPSTAT)
SMP
BIT7
0
SPI Data Input Sample Phase. Input data is sampled at the middle of the data output time.
CKE
BIT6
1
SPI Clock Edge Select Bit. Data will be transmitted on the rising
edge of the serial clock.
D/A
BIT5
X
Data Address Bit
P
BIT4
X
Stop Bit
S
BIT3
X
Start Bit
R/W
BIT2
X
Read/Write Bit Information
UA
BIT1
X
Update Address
BF
BIT0
X
Buffer Full Status Bit
X = 任意
の立下がりエッジで遷移し、SCLKの立上がりエッジで
DACに同期入力されます。DINの最初の8ビットは3つ
の制御ビット(C2、C1及びC0)と最初の5つのデータ
ビット(D11∼D7)を含んでいます。2番目の8ビット
ワードは、残りのビット(D6∼D0)及びサブビットS0
を含んでいます。
クロックサイクルの遅れを提供するため、SPI、QSPI、
MICROWIRE及びPIC16/PIC17コンパチビリティが維持
されます。モード1においては、出力データはDINより
も15.5クロックサイクル遅れます。パワーダウン時に
は、DOUTはシャットダウン前の最後のディジタル状態
を保持します。
シリアルデータ出力
ユーザ設定可能な出力(UPO)
内部シフトレジスタの内容はDOUTにシリアルで出力
されるため、複数のデバイスのデイジーチェーン接続
「
( アプリケーション情報」を参照)及びデータの読み戻し
が 可 能 で す 。 M A X 5 1 2 2 / M A X 5 1 2 3 は、 シ リ ア ル
クロックの立上がりエッジ(モード1)又は立下がりエッジ
(モード0)でデータをシフトアウトするように設定で
きます。後者はパワーアップ時のデフォルトで、1 6
UPO機能により、シリアルインタフェースセットアップ
を通じて外部デバイスを制御できます(表1)。このため、
必要なマイクロコントローラI/Oポート数が減ります。
パワーダウン中、この出力はシャットダウン前の最後
のディジタル状態を保持します。CLRがローに引き下
げられると、UPOはウェイクアップの後でデフォルト
状態にリセットされます。
14
______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
定義
積分非直線性(INL)
積分非直線性(図8a)は、実際の伝達関数値の直線から
の偏差です。この直線は、最良の直線フィット(実際の
伝達曲線に最も近い近似)あるいはオフセット及び利得
誤差をヌル(ゼロ)にした後に伝達関数の終点間を結んだ
線です。DACの場合、偏差は各ステップで測定されます。
微分非直線性(DNL)
微分非直線性(図8b)は、実際のステップの高さと1LSB
の理想的な値の間の差です。DNLの大きさが1LSB未満
であれば、そのDACはミッシングコードがないこと及び
単調であることが保証されます。
オフセット誤差
オフセット誤差(図8c)は、理想的なオフセットポイント
と実際のオフセットポイントの間の差です。DACの場合、
オフセットポイントはディジタル入力がゼロのときの
ステップ値です。この誤差は全てのコードに対して同量
の影響を与え、通常はトリミングによって補償すること
ができます。
利得誤差
利得誤差(図8d)は、オフセット誤差をゼロにした状態
における伝達曲線のフルスケール出力電圧の理想値と
実際の値の間の差です。この誤差は伝達関数の傾きを
変化させ、各ステップで同じ比率の誤差となります。
7
ACTUAL
DIAGRAM
ANALOG OUTPUT VALUE (LSB)
ANALOG OUTPUT VALUE (LSB)
3
6
5
4
AT STEP
O11 (1/2 LSB )
3
2
AT STEP
001 (1/4 LSB )
1
ACTUAL
OFFSET POINT
0
000
001
010
011
100
101
110
2
IDEAL DIAGRAM
OFFSET ERROR
(+1 1/4 LSB)
1
IDEAL OFFSET
POINT
0
111
000
001
DIGITAL INPUT CODE
図8a. 積分非直線性
011
図8c. オフセット誤差
6
IDEAL FULL-SCALE OUTPUT
7
1 LSB
5
DIFFERENTIAL LINEARITY
ERROR (-1/4 LSB)
4
3
1 LSB
2
DIFFERENTIAL
LINEARITY ERROR (+1/4 LSB)
1
0
ANALOG OUTPUT VALUE (LSB)
ANALOG OUTPUT VALUE (LSB)
010
DIGITAL INPUT CODE
GAIN ERROR
(-1 1/4 LSB)
6
IDEAL DIAGRAM
ACTUAL
FULL-SCALE
OUTPUT
5
4
0
000
001
010
011
100
101
000 100
DIGITAL INPUT CODE
図8b. 微分非直線性
101
110
111
DIGITAL INPUT CODE
図8d. 利得誤差
______________________________________________________________________________________
15
MAX5122/MAX5123
アプリケーション情報 ___________________
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
セトリング時間
セトリング時間は、遷移の開始からDAC出力がコンバータ
の仕様精度内の新しい出力値に落ち着くまでに要する
時間です。
+5V/+3V
REF
VDD
50k
MAX5122
MAX5123
ディジタルフィードスルー
FB
50k
ディジタルフィードスルーは、ディジタル入力の遷移時
にDACの出力で生じるノイズです。適正な基板レイ
アウト及びグランディングによって、このノイズを
かなり減らすことができますが、DACそのものに起因
するフィードスルーは常にある程度存在します。
DAC
OUT
AGND
DGND
NOTE: GAIN = +2V/V
ユニポーラ出力
図9に、MAX5122/MAX5123を利得2V/Vのユニポーラ、
レイルトゥレイル®動作にセットアップした例を示しま
す。+2.5内部リファレンスを使用した場合、MAX5122
は0V∼+4.99878Vのユニポーラ出力範囲を保証でき
ます。MAX5123は、内蔵+1.25Vリファレンスによって
0V∼+2.49939Vの出力範囲を提供します。表5に、
ユニポーラ出力電圧のコード例を示します。
図9. 内部(+1.25V/+2.5V)又は外部リファレンスを
使用したユニポーラ出力回路。外部リファレンス
を使用する場合は、REFADJをV DD に接続して
ください。
+5V/+3V
VOUT = VREF [{G(NB/4096)} - 1]
ここで、NBはDACのバイナリ入力コードの数値、VREF
は内部(又は外部)高精度リファレンスの電圧、Gは全利
得です。図10のアプリケーション回路は、MAX5122/
MAX5123の外部でユニティゲイン構成の低コストオペ
アンプ(MAX4162)を使用しています。MAX5122/
MAX5123との組み合わせにより、この回路の全利得は
2V/Vとなります。表6に、バイポーラ出力電圧のコード
の例を示します。
CLR)機能
リセット(RSTVAL)及びクリア(C
MAX5122/MAX5123 DACは、出力をRSTVALの設定
に依存する特定の値にリセットするクリアピン(CLR)
を 備 え て い ま す 。 CLRが ロ ー に 引 き 下 げ ら れ た 時 、
RSTVAL= DGNDであると出力は0に設定され、RSTVAL=
VDDであると出力はミッドスケールに設定されます。
CLRピンは、最小入力抵抗40kΩと直列のダイオードを
通じて電源電圧V DD に接続されています。ディジタル
電圧がデバイスの電源電圧よりも高いと、小さな入力
電流が流れますが、この電流は(VCLR - VDD - 0.5V)/40kΩ
に制限されます。
注記：DACをクリアした場合にも、ソフトウェア
シャットダウンが解除されます(PD = 0)。
VDD
FB
MAX5122
MAX5123
V+
VOUT
DAC
OUT
DGND
AGND
V-
MAX4162
図10. 内部(+1.25V/+2.5V)又は外部リファレンスを
使用したユニティゲインバイポーラ出力回路。
外部リファレンスを使用する場合は、REFADJ
をVDDに接続してください。
デバイスのデイジーチェーン接続
1つのデバイスのシリアルデータ出力ピン(DOUT)を次
のデバイスのディジタル入力ピン(DIN)に接続すること
により、任意の数のMAX5122/MAX5123をデイジー
チェーン接続できます(図11)。
もう1つの構成においては、幾つかのMAX5122/
MAX5123 DACが1つの共通のDIN信号ラインを共有で
きます(図12)。この構成ではデータバスが全てのデバ
イスに共通であるため、データはデイジーチェーンを
通じてシフトしていきません。しかし、この構成では
各ICが専用のCSラインを必要とするため、より多くの
I/Oラインが必要になります。
レイルトゥレイルは日本モトローラの登録商標です。
16
50k
REF
バイポーラ出力
MAX5122/MAX5123は、図10に示す回路を使用して
ユニティゲインのバイポーラ動作(FB = OUT)に設定で
きます。出力電圧VOUTは、次式によって与えられます。
50k
______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
MAX5122/MAX5123
表5. ユニポーラコード表(利得 = +2V/V)
DAC CONTENTS
ANALOG OUTPUT
INTERNAL REFERENCE
SUB-BIT
S0
MAX5122
MAX5123
EXTERNAL REFERENCE
MAX5122/MAX5123
1111 1111 1111
0
+4.99878V
+2.49939V
VREF (4095 / 4096) 2
1000 0000 0001
0
+2.50122V
+1.25061V
VREF (2049 / 4096) 2
1000 0000 0000
0
+2.5V
+1.25V
VREF (2048 / 4096) 2
0111 1111 1111
0
+2.49878V
+1.24939V
VREF (2047 / 4096) 2
0000 0000 0001
0
+1.2207mV
+610.35µV
VREF (1 / 4096) 2
0000 0000 0000
0
0V
0V
0
MSB
LSB
表6. バイポーラコード表(図10)
DAC CONTENTS
MSB
ANALOG OUTPUT
INTERNAL REFERENCE
SUB-BIT
S0
LSB
MAX5122
MAX5123
EXTERNAL REFERENCE
MAX5122/MAX5123
1111 1111 1111
0
+2.49878V
+1.24939V
VREF [ {2 (4095 / 4096)} - 1]
1000 0000 0001
0
+1.2207mV
+610.35µV
VREF [ {2 (2049 / 4096)} - 1]
1000 0000 0000
0
0V
0V
VREF [ {2 (2048 / 4096)} - 1]
0111 1111 1111
0
-1.2207mV
-610.35µV
VREF [ {2 (2047 / 4096)} - 1]
0000 0000 0001
0
-2.49878V
-1.24939V
VREF [ {2 (1 / 4096)} - 1]
0000 0000 0000
0
-2.5V
-1.25V
-VREF
SCLK
DIN
CS
SCLK
SCLK
I
II
III
MAX5122
MAX5123
MAX5122
MAX5123
MAX5122
MAX5123
DOUT
DIN
CS
DOUT
DIN
DOUT
CS
TO OTHER
SERIAL DEVICES
図11. ディジタルI/O DIN/DOUTを使用した複数のデバイスのデイジーチェーン接続
______________________________________________________________________________________
17
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
をAGNDにバイパスしてください。リードインダクタンス
を小さくするために、リードはできるだけ短くしてく
ださい。
AC成分を持つ外部リファレンスの使用
MAX5122/MAX5123は、リファレンス入力電圧範囲
の仕様内で乗算能力を持っています。図13は、REFに
サイン波入力を印加する技法を示しています。ここで、
AC信号はリファレンス入力に印加される前にオフセット
されています。
レイアウト上の考慮
ディジタル及びACトランジェント信号のAGNDへの
カップリングのために、出力にノイズが発生すること
があります。AGNDはできるだけ良質のグランドに接続
してください。低インダクタンス・グランドプレーン付
の多層基板等を使用した適正なグランディング技法を
採用してください。ワイヤラッピング基板及びソケット
はお勧めできません。ノイズが問題になる場合は、シー
ルドが必要になる場合もあります。
電源及びバイパスの考慮
パワーアップ時に、入力レジスタ及びDACレジスタは
ゼロ(RSTVAL = DGND)又はミッドスケール(RSTVAL =
VDD)にクリアされます。4.7µFコンデンサと0.1µFコン
デンサを並列にしたものを使用することにより、電源
DIN
SCLK
CS1
CS2
TO OTHER
SERIAL DEVICES
CS3
I
CS
CS
MAX5122
MAX5123
II
III
CS
MAX5122
MAX5123
MAX5122
MAX5123
SCLK
SCLK
SCLK
DIN
DIN
DIN
図12. 複数のデバイスによって1つの共通ディジタル入力(DIN)を共有する場合
チップ情報 _____________________________
+5V/
+3V
TRANSISTOR COUNT: 3308
SUBSTRATE CONNECTED TO AGND
+5V/+3V
26k
AC
REFERENCE
INPUT
500mVp-p
MAX495
10k
REF
VDD
FB
DAC
OUT
MAX5122
MAX5123
AGND
DGND
図13. AC成分を持つ外部リファレンス
18
______________________________________________________________________________________
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
QSOP.EPS
______________________________________________________________________________________
19
MAX5122/MAX5123
パッケージ ________________________________________________________________________
MAX5122/MAX5123
+5V/+3V、12ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
NOTES
販売代理店
〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL. (03)3232-6141
FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
20 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1999 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.