LTC2444/LTC2445/ LTC2448/LTC2449 速度/分解能を選択可能な 24ビット高速8チャネル/16チャネルの デルタシグマADC 特長 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ 概要 最大8 つの差動入力チャネルまたは最大 16 のシングル エンド入力チャネル 出力レート：最大8kHz マルチプレクス・レート：最大4kHz 速度/分解能を選択可能 出力レート1.76kHzでのノイズ：2µVRMS 50/60Hz同時除去、 出力レート13.8Hz時のノイズ：200nVRMS あらゆる入力およびリファレンス状態に対して、変調 器安定度とロックアップ耐性を保証 INL：0.0005%、 ミッシング・コードなし オートスリープにより、6.9Hzで20µA動作が可能 5µV以下のオフセット （4.5V < VCC < 5.5V、 40℃∼85℃） GND∼VCCの同相範囲をもつ差動入力と差動リファレンス 待ち時間なしモード、新チャネルの選択後も各変換が 正確 内部発振器外付け部品が不要 LTC2445/LTC2449はMUXOUT/ADCINを装備し、外部バッ ファや外部利得に対応 小型QFN 5mm 7mmパッケージ アプリケーション ■ ■ ■ ■ ■ 高速マルチプレクス 秤 自動レンジ設定の6桁DVM 直接温度測定 高速データ収集 LTC ®2444/LTC2445/LTC2448/LTC2449は、8/16チャネル （4/8差動チャネル）高速24ビットNo Latency ΔΣTM ADCで す。独自のデルタシグマ・アーキテクチャを採用している ので、速度と分解能を変更可能です。シンプルな4線シリ アル・インタフェースを介して、変換結果間の待ち時間な しに、またDC精度（オフセット、フルスケール、直線性、ド リフト）の変化なしに、6.9Hz/280nVRMS∼3.5kHz/25µVRMS （外部発振器使用時は4kHz）の範囲で10種類の速度と分解 能の組み合わせを選択可能です。また、2倍速モードを選 択できるので、1サイクルの待ち時間で最大7kHz（外部発 振器使用時は8kHz） の出力レートが可能です。 VREFと関係なくグランド∼VCCの同相入力範囲で、シン グルエンドまたは差動入力のあらゆる組み合わせを選 択可能です。1倍速モードで動作する場合、速度、分解能、 チャネルを新しく選択した後の最初の変換が有効です。 変換と変換の間にセトリング・タイムがないので、8つの 差動チャネルすべてを500Hzのレートでスキャンするこ とができます。変換が終了するごとにコンバータが内部 でリセットされるので、連続する変換と変換の間にメモ リ効果がなく、高次デルタシグマ変調器の安定性を保証 できます。 、LTC、LTはリニアテクノロジー社の登録商標です。 No Latency ΔΣはリニアテクノロジー社の商標です。 標準的応用例 LTC2444/LTC2448 簡単な速度可変の24ビット・データ収集システム 速度とRMSノイズ 4.5V TO 5.5V 100 VCC = 5V VREF = 5V VIN+ = VIN– = 0V 2X SPEED MODE NO LATENCY MODE THERMOCOUPLE CH0 CH1 • • • CH7 CH8 • • • CH15 REF + VCC FO 16-CHANNEL MUX + – VARIABLE SPEED/ RESOLUTION DIFFERENTIAL 24-BIT ∆Σ ADC SDI SCK SDO CS = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR (SIMULTANEOUS 50Hz/60Hz REJECTION AT 6.9Hz OUTPUT RATE) 4-WIRE SPI INTERFACE RMS NOISE (µV) 1µF 10 2.8µV AT 880Hz 1 280nV AT 6.9Hz (50/60Hz REJECTION) COM 0.1 REF – GND LTC2448 1 10 100 1000 CONVERSION RATE (Hz) 10000 2440 TA02 2444 TA01 2444589fb 1 LTC2444/LTC2445/ LTC2448/LTC2449 絶対最大定格 （Note 1、2） 電源電圧（VCC）からGND ....................................... 0.3V∼6V アナログ入力ピンの電圧からGND ...... 0.3V∼(VCC + 0.3V) リファレンス入力ピンの 電圧からGND ...................................... 0.3V∼(VCC + 0.3V) デジタル入力電圧からGND .................. 0.3V∼(VCC + 0.3V) デジタル出力電圧からGND .................. 0.3V∼(VCC + 0.3V) 動作温度範囲 LTC2444C/LTC2445C/ LTC2448C/LTC2449C ............................................0℃∼70℃ LTC2444I/LTC2445I/ LTC2448I/LTC2449I .........................................40℃∼85℃ 保存温度範囲...................................................65℃∼150℃ パッケージ/発注情報 28 VCC GND 4 28 VCC GND 5 27 NC GND 5 26 NC GND 6 COM 7 25 NC COM 7 NC 8 24 NC NC 8 CH0 9 23 NC CH0 9 CH1 10 22 CH7 NC 11 21 CH6 NC 12 20 NC 24 MUXOUTP 23 NC CH1 10 22 CH7 NC 11 21 CH6 NC 12 20 NC 38 37 36 35 34 33 32 31 GND BUSY 2 30 REF– EXT 3 29 REF+ GND 4 28 VCC GND 5 27 NC NC CH5 CH4 NC GND GND SDI FO CS SDO ORDER PART NUMBER LTC2448CUHF LTC2448IUHF SCK GND TOP VIEW GND SDI FO CS 2445 TJMAX = 125°C, θJA = 34°C/W EXPOSED PAD (PIN 39) IS GND MUST BE SOLDERED TO PCB GND 1 31 GND BUSY 2 30 REF– EXT 3 29 REF+ GND 4 28 VCC GND 5 COM 7 25 NC COM 7 25 ADCINP CH0 8 24 NC CH0 8 24 MUXOUTP CH1 9 23 CH15 CH1 9 23 CH15 CH2 10 22 CH14 CH2 10 22 CH14 CH3 11 21 CH13 CH3 11 21 CH13 CH4 12 20 CH12 UHF PACKAGE 38-LEAD (5mm × 7mm) PLASTIC QFN TJMAX = 125°C, θJA = 34°C/W EXPOSED PAD (PIN 39) IS GND MUST BE SOLDERED TO PCB 20 CH12 CH4 12 QFN PART MARKING* CH11 CH10 CH9 CH8 CH7 13 14 15 16 17 18 19 CH6 2448 26 ADCINN 39 CH5 CH11 CH10 CH9 CH8 CH7 13 14 15 16 17 18 19 LTC2449CUHF LTC2449IUHF 27 MUXOUTN GND 6 QFN PART MARKING* ORDER PART NUMBER 38 37 36 35 34 33 32 GND 1 26 NC 39 CH6 QFN PART MARKING* 13 14 15 16 17 18 19 CH2 NC CH5 CH4 NC NC CH3 CH2 25 ADCINP TOP VIEW SDO 26 ADCINN UHF PACKAGE 38-LEAD (5mm × 7mm) PLASTIC QFN EXPOSED PAD (PIN 39) IS GND MUST BE SOLDERED TO PCB CH5 LTC2445CUHF LTC2445IUHF 27 MUXOUTN 39 2444 UHF PACKAGE 38-LEAD (5mm × 7mm) PLASTIC QFN TJMAX = 125°C, θJA = 34°C/W SCK GND GND 4 29 REF+ GND 6 GND 29 REF+ EXT 3 13 14 15 16 17 18 19 SDI 30 REF– EXT 3 30 REF– QFN PART MARKING* FO 31 GND 31 GND 39 CS SCK GND 1 BUSY 2 GND 1 GND 6 ORDER PART NUMBER 38 37 36 35 34 33 32 BUSY 2 LTC2444CUHF LTC2444IUHF SDO TOP VIEW NC 38 37 36 35 34 33 32 ORDER PART NUMBER CH3 GND GND SDI FO CS SDO SCK TOP VIEW 2449 UHF PACKAGE 38-LEAD (5mm × 7mm) PLASTIC QFN TJMAX = 125°C, θJA = 34°C/W EXPOSED PAD (PIN 39) IS GND MUST BE SOLDERED TO PCB Order Options Tape and Reel: Add #TR Lead Free: Add #PBF Lead Free Tape and Reel: Add #TRPBF Lead Free Part Marking: http://www.linear.com/leadfree/ *温度等級は出荷時のコンテナのラベルで識別されます。より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。 2 2444589fb LTC2444/LTC2445/ LTC2448/LTC2449 電気的特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA＝25℃での値。 （Note 3、4） PARAMETER Resolution (No Missing Codes) Integral Nonlinearity Offset Error Offset Error Drift Positive Full-Scale Error Positive Full-Scale Error Drift Negative Full-Scale Error Negative Full-Scale Error Drift Total Unadjusted Error Input Common Mode Rejection DC CONDITIONS 0.1V ≤ VREF ≤ VCC, –0.5 • VREF ≤ VIN ≤ 0.5 • VREF, (Note 5) VCC = 5V, REF+ = 5V, REF– = GND, VINCM = 2.5V, (Note 6) REF+ = 2.5V, REF– = GND, VINCM = 1.25V, (Note 6) 2.5V ≤ REF+ ≤ VCC, REF– = GND, GND ≤ IN+ = IN– ≤ VCC (Note 12) 2.5V ≤ REF+ ≤ VCC, REF– = GND, GND ≤ IN+ = IN– ≤ VCC REF + = 5V, REF– = GND, IN+ = 3.75V, IN– = 1.25V REF+ = 2.5V, REF– = GND, IN+ = 1.875V, IN– = 0.625V 2.5V ≤ REF+ ≤ VCC, REF– = GND, IN+ = 0.75 • REF+, IN– = 0.25 • REF+ REF+ = 5V, REF– = GND, IN+ = 1.25V, IN– = 3.75V REF+ = 2.5V, REF– = GND, IN+ = 0.625V, IN– = 1.875V 2.5V ≤ REF+ ≤ VCC, REF– = GND, IN+ = 0.25 • REF+, IN– = 0.75 • REF+ 5V ≤ VCC ≤ 5.5V, REF+ = 2.5V, REF– = GND, VINCM = 1.25V 5V ≤ VCC ≤ 5.5V, REF+ = 5V, REF– = GND, VINCM = 2.5V REF+ = 2.5V, REF– = GND, VINCM = 1.25V, (Note 6) 2.5V ≤ REF+ ≤ VCC, REF– = GND, GND ≤ IN– = IN+ ≤ VCC ● MIN 24 ● ● TYP MAX 5 3 2.5 15 UNITS Bits ppm of VREF ppm of VREF µV 5 20 ● ● ● ● nV/°C 10 10 0.2 50 50 ppm of VREF ppm of VREF ppm of VREF/°C 10 10 0.2 50 50 ppm of VREF ppm of VREF ppm of VREF/°C 15 15 15 120 ppm of VREF ppm of VREF ppm of VREF dB アナログ入力とリファレンス ●は全動作温度範囲の規格値を意味する。 それ以外はTA＝25℃での値。 （Note 3） SYMBOL IN+ IN– VIN REF+ REF– VREF CS(IN+) CS(IN–) CS(REF+) CS(REF–) IDC_LEAK(IN+, IN–, PARAMETER Absolute/Common Mode IN+ Voltage Absolute/Common Mode IN– Voltage Input Differential Voltage Range (IN+ – IN–) Absolute/Common Mode REF+ Voltage Absolute/Common Mode REF– Voltage Reference Differential Voltage Range (REF+ – REF–) IN+ Sampling Capacitance IN– Sampling Capacitance REF+ Sampling Capacitance REF– Sampling Capacitance Leakage Current, Inputs and Reference REF+, REF–) ISAMPLE(IN+, IN–, REF+, REF–) tOPEN QIRR Average Input/Reference Current During Sampling MUX Break-Before-Make MUX Off Isolation CONDITIONS ● ● ● ● ● ● CS = VCC, IN+ = GND, IN– = GND, REF+ = 5V, REF– = GND ● MIN GND – 0.3V GND – 0.3V –VREF/2 TYP 0.1 GND 0.1 –15 2 2 2 2 1 MAX VCC + 0.3V VCC + 0.3V VREF/2 UNITS V V V VCC VCC – 0.1V VCC V V V 15 pF pF pF pF nA Varies, See Applications Section VIN = 2VP-P DC to 1.8MHz 50 120 nA ns dB 2444589fb 3 LTC2444/LTC2445/ LTC2448/LTC2449 デジタル入力とデジタル出力 ●は全動作温度範囲の規格値を意味する。 それ以外はTA＝25℃での値。 （Note 3） SYMBOL VIH VIL VIH VIL IIN IIN CIN CIN VOH VOL VOH VOL IOZ PARAMETER High Level Input Voltage CS, FO Low Level Input Voltage CS, FO High Level Input Voltage SCK Low Level Input Voltage SCK Digital Input Current CS, FO, EXT, SOI Digital Input Current SCK Digital Input Capacitance CS, FO Digital Input Capacitance SCK High Level Output Voltage SDO, BUSY Low Level Output Voltage SDO, BUSY High Level Output Voltage SCK Low Level Output Voltage SCK Hi-Z Output Leakage SDO CONDITIONS 4.5V ≤ VCC ≤ 5.5V ● 4.5V ≤ VCC ≤ 5.5V ● 4.5V ≤ VCC ≤ 5.5V (Note 8) ● 4.5V ≤ VCC ≤ 5.5V (Note 8) ● 0V ≤ VIN ≤ VCC ● 0V ≤ VIN ≤ VCC (Note 8) ● MIN 2.5 ● IO = 1.6mA ● IO = –800µA (Note 9) ● IO = 1.6mA (Note 9) ● MAX 0.8 2.5 UNITS V V V 0.8 V –10 10 µA –10 10 µA (Note 8) IO = –800µA TYP 10 pF 10 pF VCC – 0.5V V 0.4V VCC – 0.5V ● –10 ● MIN 4.5 V V 0.4V V 10 µA 電源条件 ●は全動作温度範囲の規格値を意味する。 それ以外はTA＝25℃での値。 （Note 3） SYMBOL VCC ICC PARAMETER Supply Voltage Supply Current Conversion Mode Sleep Mode CONDITIONS CS = 0V (Note 7) CS = VCC (Note 7) ● ● TYP MAX 5.5 8 8 11 30 TYP MAX 20 10000 10000 1.33 170 UNITS V mA µA タイミング特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA＝25℃での値。 （Note 3） SYMBOL fEOSC tHEO tLEO tCONV fISCK PARAMETER External Oscillator Frequency Range External Oscillator High Period External Oscillator Low Period Conversion Time ms Internal SCK Frequency CONDITIONS ● ● ● OSR = 256 (SDI = 0) OSR = 32768 (SDI = 1) ● External Oscillator (Notes 10, 13) ● Internal Oscillator (Note 9) External Oscillator (Notes 9, 10) ● ● MIN 0.1 25 25 0.99 126 0.8 1.13 145 0.9 fEOSC/10 1 UNITS MHz ns ns ms ms MHz Hz 2444589fb 4 LTC2444/LTC2445/ LTC2448/LTC2449 タイミング特性 ●は全動作温度範囲の規格値を意味する。 それ以外はTA＝25℃での値。 （Note 3） SYMBOL PARAMETER CONDITIONS MIN DISCK Internal SCK Duty Cycle (Note 9) ● fESCK External SCK Frequency Range (Note 8) ● TYP 45 MAX UNITS 55 % 20 MHz tLESCK External SCK Low Period (Note 8) ● 25 ns tHESCK External SCK High Period (Note 8) ● 25 ns tDOUT_ISCK Internal SCK 32-Bit Data Output Time Internal Oscillator (Notes 9, 11) ● 41.6 External Oscillator (Notes 9, 10) ● 320/fEOSC µs s 32/fESCK s 35.3 30.9 tDOUT_ESCK External SCK 32-Bit Data Output Time (Note 8) ● t1 CS ↓ to SDO Low Z (Note 12) ● 0 25 ns t2 CS ↑ to SDO High Z (Note 12) ● 0 25 ns t3 CS ↓ to SCK ↓ (Note 9) t4 CS ↓ to SCK ↑ (Notes 8, 12) ● 25 tKQMAX tKQMIN SCK ↓ to SDO Valid SDO Hold After SCK ↓ (Note 5) t5 t6 t7 SDI Set-Up Before SCK ↑ (Note 5) ● 10 ns t8 SDI Hold After SCK ↑ (Note 5) ● 10 ns 5 25 ● ● 15 SCK Set-Up Before CS ↓ ● 50 SCK Hold After CS ↓ ● Note 1: 絶対最大定格はそれを超えるとデバイスの寿命に影響を及ぼす値。 µs ns ns ns ns 50 ns Note 8: コンバータは外部SCKモードで動作しているので、 SCKピンはデジタル入力とし Note 2: すべての電圧値はGNDを基準にしている。 て使用されている。データの出力時にSCKをドライブするクロック信号の周波数はfESCK であり、Hzで表される。 Note 3: 注記がない限り、 VCC = 4.5V∼5.5V。VREF = REF+REF、VREFCM = (REF+＋REF)/2； Note 9: コンバータは内部SCKモードで動作しているので、 SCKピンはデジタル出力とし VIN = IN+IN、VINCM = (IN+＋IN)/2。 Note 4: 注記がない限り、 FOピンはGNDまたはfEOSC = 10MHzの外部変換クロック・ソースに 接続する。 Note 5: 設計によって保証されているが、 テストされない。 Note 6: 積分非直線性は、 実際の伝達曲線のエンドポイントを通る直線からのコードの偏 て使用されている。この動作モードでは、SCKピンの全等価負荷容量はCLOAD = 20pFであ る。 Note 10: 外部発振器がFOピンに接続されている。 外部発振器周波数fEOSCはHzで表されて いる。 Note 11: コンバータは内部発振器を使用する。 FO = 0V。 差として定義されている。偏差は量子化幅の中心から測定される。 Note 12: 設計およびテストの相関により保証されている。 Note 7: コンバータは内部発振器を使用する。 Note 13: 内部リセットがあるため、 変換時間に1µs （標準）が追加される。 ピン機能 GND （ピン1、4、5、6、31、32、33） ：グランド。グランド電流の 流れとV CCのデカップリングを最適にするため、内部で 結合されている複数のグランド・ピン。これらのピンのそ れぞれを1つの共通グランド・プレーンに低インピーダン スで接続します。最適動作をさせるには7つのピンをすべ てグランドに接続する必要があります。 BUSY（ ピン 2 ） ：変換中であることを示すインジケータ。 変換が進行中はこのピンは H になり、変換が完了して データの用意ができると L になります。スリープ時およ びデータの出力時には L のまま留まります。データの出 力が終了すると H になって、新に変換が開始されたこ とを示します。 EXT（ ピン 3 ） ：内部/外部SCK選択ピン。このピンはデータ を出力/入力するための内部または外部のSCKを選択す るのに使います。EXTを L に接続すると、デバイスは外 部SCKモードになり、データはユーザーが与えるシリア ル・クロックの制御のもとにデバイスから順に出力され ます。EXTを H に接続すると、内部シリアル・クロック・ モードが選択されます。デバイスは独自のSCK信号を 発生し、これをSCKピンから出力します。フレーム信号 BUSY（ピン2）が L になり、データが出力中であること を示します。 COM（ピン 7 ） ：すべてのシングルエンド・マルチプレクサ 構成の共通負入力(IN)。CH0∼CH15とCOMの各ピンの 電圧はGND0.3VとVCC＋0.3Vのあいだの任意の値をと ることができます。 2444589fb 5 LTC2444/LTC2445/ LTC2448/LTC2449 ピン機能 これらのリミット内では、 2つの選択された入力 （IN+とIN） により、0.5 • VREF∼0.5 • VREFのバイポーラの入力範囲 （VIN = IN+IN）が与えられます。この入力範囲の外側で は、コンバータは固有のオーバーレンジとアンダーレン ジの出力コードを発生します。 力。シングルエンドまたは差動モードにプログラムする ことができます。 力チャネルを選択するのに使います。 最初のパワーアップ 時の既定の動作モードはCH0-CH1、256のOSR、および1X モードです。このシリアル・データ入力には新しいチャネ ル/速度を選択するかどうかを決めるイネーブルビットが 含まれています。 このビットが L ならば、 後続の変換は同 じ速度で同じ選択されたチャネルでおこなわれます。 シリ アル・データ入力は、データ出力サイクルのあいだにシリ アル・クロック(SCK)で制御されてデバイスに与えられま す。 新しいチャネル/速度に続く最初の変換は有効です。 CH0 ∼ CH7（ ピン 9 、10 、13 、14 、17 、18 、21 、22 ） ：LTC2444/ F（ ：周波数制御ピン。内部変換クロックを制御す O ピン35） CH0∼CH15 （ピン8∼23） ：LTC2448/LTC2449のアナログ入 LTC2445 のアナログ入力。シングルエンドまたは差動 モードにプログラムすることができます。 NC （ピン8、11、12、15、16、19、20、23） ：LTC2444/LTC2445の NC/チャネル絶縁シールド。フロートさせたままにして おくか、差動入力チャネルのペアを絶縁するために0∼ VCCの任意の電圧に接続することができます。 NC （ピン24、25、26、27） ：LTC2444/LTC2448のNC。これらの ピンはグランドに接続するか、フロートさせたままにす ることができます。 MUXOUTP （ピン24） ：LTC2445/LTC2449の正マルチプレク サ出力。外部バッファ/アンプの入力をドライブするのに 使います。 ADCINP（ピン 25 ） ：LTC2445/LTC2449の正ADC入力。 MUXOUTPによってドライブされるバッファ/アンプの 出力に接続します。 ADCINN（ピン 26 ） ：LTC2445/LTC2449の負ADC入力。 MUXOUTNによってドライブされるバッファ/アンプの 出力に接続します。 MUXOUTN （ピン27） ：LTC2445/LTC2449の負マルチプレク サ出力。外部バッファ/アンプの入力をドライブするのに 使います。 VCC （ピン28） ：正電源電圧。10µFのタンタル・コンデンサと 0.1µFのセラミック・コンデンサを並列に使って、デバイ スのできるだけ近くでGNDにバイパスします。 + REF（ピン 29）、REF （ピン30） ：差動リファレンス入力。こ れらのピンの電圧は、リファレンスの正入力REF + がリ ファレンスの負入力REFより少なくとも0.1Vだけ高く保 たれる限り、GND∼VCCの任意の電圧にすることができ ます。 SDI （ピン34） ：シリアル・データ入力。 このピンは、 次の変換 サイクルの速度、1Xまたは2Xのモード、分解能、および入 6 るデジタル入力。FOがVCCまたはGNDに接続されている とき、コンバータは9MHzで動作している内部発振器を使 います。変換速度は、tCONV(ms) = 40 • OSR＋170/fOSC(kHz) のように、選択されたOSRによって決まります。デジタ ル・フィルタの最初のヌルは8/t CONVに位置します。つま り、OSR = 256では7kHzに、OSR = 32768では55Hz (同時 に50/60Hz) に位置します。このピンは10.24MHzの最大外 部クロックでドライブすることができ、最大8kHzの出力 レートになります(OSR = 64、 2X Mode)。 CS （ピン36） ：アクティブ L のチップ・セレクト。このピン を L にすると、SDOデジタル出力が有効になり、ADCが 覚醒します。各変換に続いて、ADCは自動的にスリープ・ モードに入り、CSが H に留まる限りこの省電力状態に 保たれます。データ出力中にCSが L から H に遷移する と、データ転送が中止され、新しい変換が開始されます。 SDO （ピン37） ：スリー・ステートのデジタル出力。データ出 力の期間中、このピンはシリアル・データの出力として使 われます。チップ・セレクトCSが H のとき（CS = VCC）、 SDOピンは高インピーダンス状態になります。変換中お よびスリープ中、このピンは変換状態の出力として使わ れます。変換状態はCSを L に引き下げると観察するこ とができます。変換の進行中はこのピンは H になり、変 換が完了すると L になります。 SCK （ピン38） ：双方向デジタル・クロック・ピン。内部シリ アル・クロック動作モードでは、SCKはデータ出力期間中 は内部シリアル・インタフェース・クロックのデジタル出 力として使われます。外部シリアル・クロック動作モー ドでは、SCKはデータ出力期間中は外部シリアル・インタ フェース・クロックのデジタル入力として使われます。シ リアル・クロック動作モードはEXTピンに与えられるロ ジック・レベルによって決まります。 露出パッド（ピン 39 ） ：グランド。パッケージの底の露出 パッドはPCBのグランドに半田付けする必要がありま す。プロトタイプの作成では、このピンをフロートさせた ままでかまいません。 2444589fb LTC2444/LTC2445/ LTC2448/LTC2449 機能ブロック図 INTERNAL OSCILLATOR VCC GND FO (INT/EXT) AUTOCALIBRATION AND CONTROL REF + – REF CH0 CH1 CH15 COM • • • IN + MUX IN – – + DIFFERENTIAL 3RD ORDER ∆Σ MODULATOR SDI SCK SDO CS SERIAL INTERFACE DECIMATING FIR ADDRESS 2444 F01 図1． 機能を示すブロック図 テスト回路 VCC 1.69k SDO SDO 1.69k Hi-Z TO VOH VOL TO VOH VOH TO Hi-Z CLOAD = 20pF 2440 TA03 CLOAD = 20pF Hi-Z TO VOL VOH TO VOL VOL TO Hi-Z 2440 TA04 アプリケーション情報 コンバータの動作 コンバータの動作サイクル LTC2444/LTC2445/LTC2448/LTC2449は多チャネルの高 速デルタシグマADコンバータで、使いやすい3線または4 線のシリアル・インタフェースを備えています（図1を参 照）。その動作は3つのステートで構成されています。コ ンバータの動作サイクルは変換から始まり、省電力のス リープ・ステートがそれに続き、データの出力/入力で終 了します（図2を参照）。4線式のインタフェースはシリア ル・データ入力（SDI）、シリアル・データ出力（SDO）、シリ アル・クロック（SCK）およびチップ・セレクト（CS）で構 成されています。インタフェース、タイミング、動作サイ クル、およびデータの出力フォーマットはリニアテクノ ロジー社のすべてのΔΣコンバータと互換性があります。 パワーアップ IN+=CH0, IN=CH1 OSR=256、1X MODE 変換 スリープ CS = LOW および SCK チャネル選択 速度選択 データ出力 �������� 図2． LTC2444/LTC2445/LTC2448/LTC2449の 状態遷移図 2444589fb 7 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 LTC2444/LTC2445/LTC2448/LTC2449は最初に変換をお こないます。変換が完了すると、デバイスはスリープ・ス テートに入ります。このスリープ状態のあいだ、電力消 費は10µA未満に減少します。CSが H に保たれている限 り、デバイスはスリープ状態に留まります。コンバータが スリープ・ステートのあいだ、変換結果は無期限にスタ チック・シフト・レジスタ内に保存されます。 CSが L に引き下げられると、デバイスは変換結果を出 力し始めます。1Xモードで動作しているあいだ、変換結 果には待ち時間がありません。データの出力は直前に終 了した変換に対応しています。この結果はシリアル・ク ロック（SCK）によって制御されてシリアル・データ出力 ピン（SDO）から順に出力されます。データはSCKの立下 りエッジによって更新されるので、ユーザーはSCKの立 上りエッジを使って確実にデータをラッチすることがで きます（図3参照）。データ出力ステートは32ビットがADC から読み出されるか、CSが H に引き上げられると終了 します。デバイスは自動的に新しい変換を開始し、このサ イクルが繰り返されます。 CS、SCKおよびEXTの各ピンのタイミング制御によって、 LTC2444/LTC2445/LTC2448/LTC2449はいくつかの動作 モード（内部または外部のSCK）を柔軟に提供します。こ れらの多様なモードはプログラミング用構成レジスタを 必要としません。さらに、上記のサイクル動作を乱すこと がありません。これらの動作モードについては「シリア ル・インタフェースのタイミング・モード」のセクション で詳しく説明されています。 使いやすさ LTC2444/LTC2445/LTC2448/LTC2449のデータ出力には、 1Xモードで動作しているあいだ、変換サイクルに関連し た待ち時間、フィルタのセトリング遅延、または冗長デー タがありません。変換と出力データのあいだには1対1対 応の関係があります。したがって、複数のアナログ電圧の 多重化は簡単です。速度/分解能の調節は2つの変換のあ いだにセトリング誤差なしにシームレスにおこなうこと ができます。 LTC2444/LTC2445/LTC2448/LTC2449は変換サイクルご とにオフセットとフルスケールの較正をおこないます。 この較正はユーザーからは見えず、上記のサイクル動作 には影響を与えません。連続較正の利点は、時間経過、電 源電圧の変化、および温度ドリフトに対してオフセット とフルスケールの測定値がきわめて安定していることで す。 電源立上げシーケンス LTC2444/LTC2445/LTC2448/LTC2449は電源電圧V CCが 約2.2Vより下に下がると自動的に内部リセット状態に なります。この機能により、変換結果とシリアル・インタ フェース・モードの選択の完全性が保証されます。 V CC 電圧がこの臨界スレッショルドを超えると、コン バータは約0.5msの長さの内部パワーオン・リセット （POR）信号を発生します。POR信号により、すべての内部 レジスタがクリアされます。POR直後の変換は、1Xモー ドでOSR = 256のとき、入力チャネルIN+= CH0、IN= CH1 で実行されます。POR信号に続き、LTC2444/LTC2445/ LTC2448/LTC2449は通常の変換サイクルを開始し、上述 のステートが継起します。PORに続く最初の変換結果の 精度は、PORの時間間隔が経過する前に電源電圧が動作 範囲（4.5V∼5.5V）内に回復していれば、デバイスの仕様 を満たします。 リファレンス電圧範囲 これらのコンバータは真に差動の外部リファレンス電圧 を受け取ります。REF+ピンとREFピンの絶対/同相電圧 の仕様はGND∼V CCの全範囲を含みます。コンバータが 正しく動作するには、REF+ピンはREFピンよりも常に高 い電位でなければなりません。 LTC2444/LTC2445/LTC2448/LTC2449は0.1V∼V CCの差 動リファレンス電圧を受け取ることができます。コン バータの出力ノイズはフロント・エンド回路の熱ノイズ によって決まるので、マイクロボルトで表したその値は リファレンス電圧に対してほぼ一定です。リファレンス 電圧を下げても、コンバータの実効分解能は大きくは改 善されません。他方、リファレンス電圧を下げると、コン バータの全体のINL性能が改善されます。 入力電圧範囲 アナログ入力は真に差動で、CH0∼CH15およびCOMの入 力ピンの絶対/同相範囲はGND0.3V∼VCC＋0.3Vです。 これらのリミットの外側では、ESD保護用デバイスがオ ンし始め、入力の漏れ電流による誤差が急速に増加しま す。 2444589fb 8 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 これらのリミット内では、LTC2444/LTC2445/LTC2448/ LTC2449はバイポーラ差動入力信号V IN = IN + IN （こ こで、IN+とINは選択された入力チャネルです）をFS= 0.5 • V REFから＋FS=0.5 • V REFに変換します（ここで、 VREF = REF+REFです）。この範囲の外側では、コンバー タは固有の出力コードを使ってオーバーレンジまたはア ンダーレンジの状態を表示します。 出せます。このビットは変換中は H で、変換が完了する と L になります。 MUXOUT/ADCIN LTC2444/LTC2448とLTC2445/LTC2449のあいだには2つ の違いがあります。第一はRMSノイズ性能です。与えら れたOSRに対して、LTC2445/LTC2449のノイズ・レベルは LTC2444/LTC2448のノイズ・レベルより約 2倍（0.5実効 ビット）だけ低くなります。 ビット28（ 4番目の出力ビット）は結果の最上位ビット （MSB）です。このビットはビット29と組み合わされてア ンダーレンジまたはオーバーレンジも表示します。ビッ ト29とビット28が両方とも H の場合、 差動入力電圧が＋ FSを超えています。 ビット29とビット28が両方とも L の 場合、差動入力電圧がFSよりも低くなっています。 第二の違いはLTC2445/LTC2449にはMUXOUTピン /ADCINピンが備わっています。これらのピンにより、外 部バッファまたは利得ブロックをマルチプレクサの出力 とADCの入力のあいだに挿入することができます。バッ ファはマルチプレクサの出力によってドライブされます ので、16本の入力チャネルのすべてに対して1つの回路だ けが必要です。さらに、LTC244Xファミリーの透過的較正 機能により、外部バッファのオフセット誤差が自動的に 除去されます。 最適性能を実現するには、MUXOUTピンとADCINピンを 相互に短絡してはいけません。MUXOUTとADCINを相互 に短絡する必要のあるアプリケーションでは、LTC2444/ LTC2448を使います。それらのMUXOUTとADCINは最適 性能を与えるように内部で接続されているからです。 出力データのフォーマット LTC2444/LTC2445/LTC2448/LTC2449のシリアル出力の データ・ストリームは32ビット長です。最初の3ビットは 状態情報を表し、符号と変換状態を示します。次の24ビッ トは変換結果で、MSBが最初にきます。残りの5ビットは 24ビットを超すサブLSBで、平均に含めるか、または分解 能を失うことなしに破棄することができます。超高分解 能の場合、24実効ビットを超す性能が可能です（表5を参 照）。これらの条件では、サブLSBは変換結果に含まれ、24 ビット・レベルを超す有効情報を表します。3番目と4番目 のビットは一緒になってアンダーレンジ状態（差動入力 電圧がFSより下）またはオーバーレンジ状態（差動入力 電圧が＋FSより上）を示すのにも使われます。 ビット31（最初の出力ビット）は変換終了（EOC）のインジ ケータです。このビットは変換ステートおよびスリープ・ ステートのあいだCSピンが L のときSDOピンから読み ビット30（ 2番目の出力ビット）はダミービット（DMY） で、常に L です。 ビット29（3番目の出力ビット）は変換結果の符合のイン ジケータ（SIG）です。VINが>0ならば、このビットは H に なります。VINが<0ならば、このビットは L になります。 これらのビットの機能は表1にまとめてあります。 表1． LTC2444/LTC2445/LTC2448/LTC2449の状態ビット Bit 31 Bit 30 Bit 29 Bit 28 Input Range EOC DMY SIG MSB VIN ≥ 0.5 • VREF 0 0 1 1 0V ≤ VIN < 0.5 • VREF 0 0 1 0 –0.5 • VREF ≤ VIN < 0V 0 0 0 1 VIN < –0.5 • VREF 0 0 0 0 ビット28からビット5までは24ビットの変換結果で、MSB が先にきます。 ビット5は最下位ビット（LSB） です。 ビット4からビット0までは24ビット・レベルより下のサ ブLSBです。ビット4からビット0までは平均計算に含め るか、または分解能を損なうことなしに破棄することが できます。 データはシリアル・クロック（SCK）によって制御されて SDOピンから順に出力されます（図3を参照）。CSが"H"の ときは常にSDOは高インピーダンスに保たれ、SCKは無 視されます。 変換結果をデバイスからシフトして出力するには、最初 にCSを L にドライブする必要があります。CSが L に引 き下げられると、デバイスのSDOピンにEOCが現われま す。EOCは変換完了時にリアルタイムで H から L に変 化します。この信号は外部マイクロコントローラへの割 り込み信号として使うことができます。ビット31（EOC） はSCKの最初の立上りエッジで捕捉することができま す。ビット30はSCKの最初の立下りエッジでシフトされ てデバイスから出力されます。 2444589fb 9 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 CS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 32 SCK SDI 1 0 EN SGL ODD A2 A1 A0 OSR3 OSR2 OSR1 BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 BIT 24 BIT 23 BIT 22 BIT 21 SDO Hi-Z EOC “0” SIG OSR0 TWOX BIT 20 BIT 19 BIT 0 LSB MSB Hi-Z BUSY 2444 F04 図3． SDIの速度/分解能、 チャネル選択、およびデータ出力のタイミング 最後のデータ・ビット（ビット0）は31番目のSCKの立下 りエッジでシフトされて出力され、32番目のSCKパルス の立上りエッジでラッチすることができます。32番目の SCKパルスの立下りエッジで、SDOは H になり、新しい 変換サイクルの開始を示します。このビットは次の変換 サイクルのEOC（ビット31）として機能します。出力デー タのフォーマットが表2にまとめてあります。 同期式インタフェースを介して、変換結果を伝送し、変 換開始コマンドを受け取ります。変換ステートやスリー プ・ステートのあいだ、このインタフェースを使ってコン バータの状態にアクセスすることができます。データの 出力ステートでは、変換結果を読み出したり、速度、分解 能および入力チャネルをプログラムするのにこのインタ フェースを使います。 IN+ピンとINピンの電圧が0.3V∼(VCC＋0.3V)の絶対 最大動作範囲に留まる限り、FS =0.5 • VREFから＋FS = 0.5 • VREFまでの任意の差動入力電圧VINに対して変換結 果が生成されます。＋FSを超える差動入力電圧の場合、変 換結果は＋FS＋1LSBに相当する値にクランプされます。 FSより低い差動入力電圧の場合、変換結果はFS1LSB に相当する値にクランプされます。 シリアル・クロックの入力/出力（SCK） SCK（ピン38）のシリアル・クロック信号はデータ転送の 同期に使われます。データの各ビットはシリアル・クロッ クの立下りエッジでシフトされてSDOピンから出力され ます。 シリアル・インタフェース・ピン LTC2444/LTC2445/LTC2448/LTC2449は、3線または4線の 内部SCKモードの動作では、SCKピンは出力となり、 LTC2444/LTC2445/LTC2448/LTC2449は独自のシリアル・ クロックを発生します。外部SCKモードの動作では、SCK ピンは入力として使われます。 表2． LTC2444/LTC2445/LTC2448/LTC2449の出力データのフォーマット Differential Input Voltage Bit 31 Bit 30 Bit 29 Bit 28 Bit 27 VIN * Bit 26 Bit 25 … Bit 0 EOC DMY SIG MSB VIN* ≥ 0.5 • VREF** 0 0 1 1 0 0 0 … 0 0.5 • VREF** – 1LSB 0 0 1 0 1 1 1 … 1 0.25 • VREF** 0 0 1 0 1 0 0 … 0 0.25 • VREF** – 1LSB 0 0 1 0 0 1 1 … 1 0 0 0 1 0 0 0 0 … 0 –1LSB 0 0 0 1 1 1 1 … 1 – 0.25 • VREF** 0 0 0 1 1 0 0 … 0 – 0.25 • VREF** – 1LSB 0 0 0 1 0 1 1 … 1 – 0.5 • VREF** 0 0 0 1 0 0 0 … 0 VIN* < –0.5 • VREF** 0 0 0 0 1 1 1 … 1 *差動入力電圧VIN = IN＋IN。**差動リファレンス電圧VREF = REF＋REF。 2444589fb 10 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 外部SCKモードを選択するにはEXT（ピン3）を L に接続 し、内部SCKモードを選択するには H に接続します。 シリアル・データ出力（SDO） シリアル・データ出力ピンSDO（ピン37）は、データ出力ス テートのあいだに最後の変換の結果をシリアル・ビット・ ストリームとして（MSBを最初に）出力します。さらに、 SDOピンは変換ステートおよびスリープ・ステートのあ いだ、変換終了インジケータとして使われます。 CS（ピン36）が H のとき、SDOドライバは高インピーダ ンス状態に切り替わります。これにより、シリアル・イン タフェースを他のデバイスと共有することができます。 変換ステートまたはスリープ・ステートのときCSが L なら、SDOはEOCを出力します。変換時にCSが L だと、 EOCビットがSDOピンに H として現われます。変換が 完了すると、EOCは L になります。CS = L のあいだに SCKの最初の立上りエッジが生じるまでデバイスはス リープ・ステートに留まります。 チップ・セレクト入力（CS） アクティブ L のチップ・セレクトCS（ピン36）は、変換ス テートをテストし、前のセクションで説明されているよ うにデータ出力の転送をイネーブルするのに使われま す。 さらに、CS信号を使って、シリアル・データ転送が完了す る前に、新しい変換サイクルをトリガすることができま す。LTC2444/LTC2445/LTC2448/LTC2449は、コンバータが データ出力ステートに入った後CSピンの L から H へ の遷移が検出されると、進行中のシリアル・データ転送を 中止して新しい変換サイクルを開始します。 シリアル・データ入力（SDI） シリアル・データ入力（SDI、ピン34）はLTC2444/LTC2445/ LTC2448/LTC2449の速度/分解能と入力チャネルを選択 するのに使います。SDIは、データ出力サイクル中に、SCK によって制御されるシリアル入力データ・ストリームに よってプログラムされます（図3を参照）。 最初、パワーアップ後、デバイスはIN+= CH0、IN=CH1、 OSR = 256 (出力レートは公称880Hz)、および1Xのスピー ドアップ・モード（待ち時間なし）で変換を実行します。こ の最初の変換が完了すると、デバイスはスリープ・ステー トに入り、変換結果を出力する準備ができ、次の変換の速 度/分解能および入力チャネルをプログラムするシリア ル・データ入力ストリームを受け取る準備ができます。各 変換サイクルの完了時に、デバイスはこのステートに入 ります。 速度/分解能または入力チャネルを変えるためにデバイ スに送り込む最初の3ビットは101です。これはLTC2414/ LTC2418のプログラミング・シーケンスと互換性があり ます。シーケンスが000または100に設定されると、後続の 入力データは無視され（ドントケア）、前回選択された速 度/分解能およびチャネルが次の変換に対しても依然有 効です。3ビットのコントロール・ビットの101、100、およ び000以外の組合せは避けてください。 デバイスに送り込まれる最初の3ビットが101であれば、 それに続く5ビットにより次の変換の入力チャネルが選 択されます（表3と表4を参照）。次の5ビットにより、速度 /分解能およびモード1X（待ち時間なし）2X（1回の待ち時 間を伴うダブル出力レート）が選択されます（表5参照）。 これらの5ビットがすべて0に設定されると、前の速度が 次の変換にも選択されます。これは固定された出力レー ト/分解能を必要とするが入力チャネルは変更する必要 があるアプリケーションに最適です。この場合、タイミン グと入力シーケンスはLTC2414/LTC2418と互換性があり ます。 更新動作が開始されるとき（最初の3ビットは101）、最初 の5ビットはチャネル・アドレスです。最初のビット(SGL) は、入力選択が差動(SGL = 0)であるか、またはシングルエ ンド(SGL = 1)であるかを決定します。SGL = 0の場合、隣 接する2本のチャネルを選択して差動入力を構成するこ とができます。SGL = 1の場合、8本のチャネルのうちの1 本(LTC2444/LTC2445)、または16本のチャネルのうちの1 本(LTC2448/LTC2449)が正入力に選択されます。負入力は すべてのシングルエンド動作でCOMです。残りの4ビッ ト(ODD、A2、A1、A0)により、どのチャネルが選択される かが決定されます。LTC2448/LTC2449では、16本の異なっ た入力チャネルのうちの1本を選択するのに4ビットがす べて使われます（表3を参照）。他方、LTC2444/LTC2445の 場合、A2は常に0で、残りの3ビットにより、8本の異なっ た入力チャネルのうちの1本が選択されます（表4を参 照）。 2444589fb 11 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 表3． LTC2448/LTC2449のチャネル選択 MUX ADDRESS CHANNEL SELECTION ODD/ SGL SIGN A2 A1 A0 * 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 IN + IN– 1 IN 2 3 IN+ IN– 4 5 IN+ IN– 6 7 IN+ IN– 8 9 IN+ IN– 10 11 IN+ IN– 12 13 IN+ IN– 14 15 IN+ IN– IN– IN+ COM – IN+ IN– IN+ IN– IN+ IN– IN+ IN– IN+ IN– IN+ IN– IN+ IN+ IN– IN+ IN– IN + IN– IN+ IN– IN+ IN– IN + IN– IN+ IN– IN+ IN IN– + IN– IN+ IN– IN+ IN– IN + IN– IN+ IN– IN+ IN– IN + IN– IN+ IN– *Default at power up 2444589fb 12 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 表4． LTC2444/LTC2445のチャネル選択 （ビットA2は常に0にする） MUX ADDRESS CHANNEL SELECTION ODD/ SGL SIGN A2 A1 A0 0 1 2 3 4 5 * 0 0 0 0 0 IN+ IN– 0 0 0 0 1 IN+ IN– 0 0 0 1 0 IN+ IN– 0 0 0 1 1 0 1 0 0 0 IN– IN+ 0 1 0 0 1 IN– IN+ 0 1 0 1 0 IN– IN+ 0 1 0 1 1 1 0 0 0 0 IN+ 1 0 0 0 1 IN+ 1 0 0 1 0 IN+ 1 0 0 1 1 1 1 0 0 0 IN+ 1 1 0 0 1 IN+ 1 1 0 1 0 IN+ 1 1 0 1 1 *Default at power up 6 7 IN+ IN– IN– IN+ IN+ IN+ COM IN– IN– IN– IN– IN– IN– IN– IN– 2444589fb 13 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 表5． LTC2444/LTC2445/LTC2448/LTC2449の速度/分解能の選択 CONVERSION RATE RMS RMS OSR3 OSR2 OSR1 OSR0 TWOX INTERNAL EXTERNAL NOISE NOISE ENOB ENOB OSR 9MHz 10.24MHz LTC2444/ LTC2445/ LTC2444/ LTC2445/ Clock Clock LTC2448 LTC2449 LTC2448 LTC2449 0 0 0 0 0 Keep Previous Speed/Resolution 0 0 0 1 0 3.52kHz 4kHz 23µV 23µV 17 17 64 0 0 1 0 0 1.76kHz 2kHz 4.4µV 3.5µV 20.1 20.1 128 0 0 1 1 0 880Hz 1kHz 2.8µV 2µV 20.8 21.3 256 0 1 0 0 0 440Hz 500Hz 2µV 1.4µV 21.3 21.8 512 0 1 0 1 0 220Hz 250Hz 1.4µV 1µV 21.8 22.4 1024 0 1 1 0 0 110Hz 125Hz 1.1µV 750nV 22.1 22.9 2048 0 1 1 1 0 55Hz 62.5Hz 720nV 510nV 22.7 23.4 4096 1 0 0 0 0 27.5Hz 31.25Hz 530nV 375nV 23.2 24 8192 1 0 0 1 0 13.75Hz 15.625Hz 350nV 250nV 23.8 24.4 16384 1 1 1 1 0 6.875Hz 7.8125Hz 280nV 200nV 24.1 24.6 32768 0 0 0 0 1 Keep Previous Speed/Resolution 0 0 0 1 1 7.04kHz 8kHz 23µV 23µV 17 17 64 0 0 1 0 1 3.52kHz 4kHz 4.4µV 3.5µV 20.1 20.1 128 0 0 1 1 1 1.76kHz 2kHz 2.8µV 2µV 20.8 21.3 256 0 1 0 0 1 880Hz 1kHz 2µV 1.4µV 21.3 21.8 512 0 1 0 1 1 440Hz 500Hz 1.4µV 1µV 21.8 22.4 1024 0 1 1 0 1 220Hz 250Hz 1.1µV 750nV 22.1 22.9 2048 0 1 1 1 1 110Hz 125Hz 720nV 510nV 22.7 23.4 4096 1 0 0 0 1 55Hz 62.5Hz 530nV 375nV 23.2 24 8192 1 0 0 1 1 27.5Hz 31.25Hz 350nV 250nV 23.8 24.4 16384 1 1 1 1 1 13.75Hz 15.625Hz 280nV 200nV 24.1 24.6 32768 LATENCY none none none none none none none none none none 1 cycle 1 cycle 1 cycle 1 cycle 1 cycle 1 cycle 1 cycle 1 cycle 1 cycle 1 cycle 2444589fb 14 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 スピード・マルチプライヤ・モード 速度/分解能の選択に加えて、選択された分解能を維持し たまま出力レートを2倍にするため、スピード・マルチプ ライヤ・モードが使われます。5ビットの速度/分解能制御 ワードの最後のビット（TWOX、表5を参照）により、出力 レートを1X（速度の増加なし）にするか、または2X（選択 された速度の2倍）にするかが決まります。 1Xモードで動作中は、ADCのオフセットを除去するた め、デバイスは2つの内部変換を結合して各変換結果を得 ます。オフセットとオフセット・ドリフトが変換サイクル ごとに透過的に較正されるので、ユーザー・インタフェー スが大幅に簡素化されます。変換結果には待ち時間が 伴いません。新しく選択された速度/分解能および入力 チャネルに続く最初の変換は有効です。これはLTC2440、 LTC2414およびLTC2418の動作と全く同じです。 2Xモードで動作中は、デバイスは最後の2つの変換結果 の移動平均をとります。これにより、デバイスのオフセッ トとドリフトが自動的に除去され、出力レートは2Xに増 加します。分解能（ノイズ）は同じに保たれます。新しい チャネルが選択されると、最初の変換の後のすべての変 換結果が有効です（1サイクルの待ち時間）。新しい速度 /分解能が選択されると、最初の変換結果は有効ですが、 分解能（ノイズ）は移動平均の関数です。後続のすべての 変換結果は有効です。分解能やチャネルを変えずに、モー ドが1Xから2Xまたは2Xから1Xに変えられる場合、最初 の変換結果は有効です。 LTC2445/LTC2449に外部バッファ/アンプ回路が使われ る場合、2Xモードを使って、読み出しと読み出しのあい だのアンプのセトリング時間を増やすことができます。 2Xモードで動作中は、マルチプレクサの出力（外部バッ ファ/アンプの入力）は各変換サイクルの終わりに切り替 えられます。データの入出力サイクルを終了する前に、ア ナログ・マルチプレクサの出力が切り替えられます。これ は自動較正のために変換サイクルの終わりに（データ出 力サイクルの直前に）起きます。変換を読み出すのに必要 な時間により、外部バッファ/アンプのさらに長いセトリ ング時間が可能になります。外部アンプのオフセット/オ フセット・ドリフトはコンバータの自動較正シーケンス により1Xと2Xの両方の速度モードで自動的に除去され ます。 1Xモードで動作中、新しい入力チャネルが選択される と、マルチプレクサは（データ入力ワードが完全にプログ ラムされた後）14番目のSCKの立下りエッジで切り替え られます。データ出力シーケンスの残りの時間を使って 外部バッファ/アンプをセトリングさせることができま す。 BUSY BUSY出力（ピン2）は変換、データ出力、およびスリープ・ サイクルの状態をモニタするのに使います。デバイスが 変換をおこなっているあいだ、BUSYピンは H になりま す。変換が完了するとBUSYは L になり、変換が完了し、 データ出力の用意ができていることを示します。デバイ スはここで省電力のスリープ・ステートに入ります。デー タがシフトされてデバイスから出力され、SDIがシフト されてデバイスに取り込まれるあいだ、BUSYは L に留 まります。データの入出力サイクルが終了すると H に なり、新に変換が開始されたことを示します。この立上り エッジを使って、データ読み取りサイクルの完了を知ら せることができます。 シリアル・インタフェースのタイミング・モード LTC2444/LTC2445/LTC2448/LTC2449の3線または4線のイ ンタフェースはSPIおよびMICROWIREと互換性があり ます。このインタフェースにより、いくつかの柔軟な動作 モードが実現できます。これらには内部/外部シリアル・ クロック、3線または4線のI/O、シングル・サイクル変換お よびオートスタートが含まれます。以下のセクションで はこれらのシリアル・インタフェースのそれぞれのタイ ミング・モードを詳細に説明します。これらすべての場合 に、コンバータは内部発振器（FO = L ）またはFOピンに 接続された外部発振器を使うことができます。表6にまと められていますので参照してください。 表6 ． LTC2444/LTC2445/LTC2448/LTC2449のインタフェース・タイミング・モード Conversion SCK Cycle Data Connection Output and Configuration Source Control Control Waveforms External SCK, Single Cycle Conversion External CS and SCK CS and SCK Figures 4, 5 External SCK, 2-Wire I/O External SCK SCK Figure 6 Internal SCK, Single Cycle Conversion Internal Internal CS ↓ Continuous CS ↓ Internal Figures 7, 8 Internal SCK, 2-Wire I/O, Continuous Conversion Figure 9 2444589fb 15 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 外部シリアル・クロック、シングル・サイクル動作（SPI/ MICROWIRE互換） このタイミング・モードでは、外部シリアル・クロックを 使って変換結果をシフトして出力し、CS信号を使って変 換サイクルの状態をモニタして制御します（図4を参照）。 シリアル・クロック・モードはEXTピンを使って選択しま す。外部シリアル・クロック・モードを選択するにはEXT を L に固定します。 部のスタチック・シフト・レジスタに保存されます。SCK の最初の立上りエッジが現われるまでデバイスはスリー プ状態に留まります。データはSCKの各立下りエッジで シフトされてSDOピンから出力されます。このため、外 部回路はSCKの立上りエッジを使って出力をラッチす ることができます。EOCはSCKの最初の立上りエッジを 使ってラッチすることができ、変換結果の最後のビット はSCKの32番目の立上りエッジを使ってラッチすること ができます。SCKの32番目の立下りエッジで、デバイスは 新しい変換を開始します。SDOが H（EOC = 1）になり、 BUSYも H になり、 変換中であることを示します。 シリアル・データ出力ピン（SDO）は、CSが H のあいだは Hi-Zになります。変換サイクル中はいつでも、コンバータ の状態をモニタするためにCSを L に引き下げることが できます。CSが L に引き下げられているあいだ、EOCが SDOピンに出力されます。変換中はEOC = 1 (BUSY = 1) で、デバイスがスリープ状態だとEOC = 0 (BUSY = 0) で す。CSには関係なく、変換が完了するとデバイスは自動 的に省電力のスリープ状態に入ります。 データ・サイクルの完了時にCSを L のままにしておく ことができます。EOCは変換終了時の割り込み信号とし てモニタすることができます。代りに、CSを H にドライ ブしてSDOをHi-Zに設定し、変換の完了を知るのにBUSY をモニタすることができます。 デバイスがスリープ状態（EOC = 0）のとき、変換結果は内 4.5V TO 5.5V 1µF 28 VCC = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR 35 FO LTC2448 29 REFERENCE VOLTAGE 0.1V TO VCC 30 8 • • • 15 16 ANALOG INPUTS • • • 23 7 REF + REF – CH7 SDO CH8 • CS • • 38 SCK CH0 • • • 34 SDI CH15 BUSY COM GND 4-WIRE SPI INTERFACE 37 36 2 1,4,5,6,31,32,33,39 CS TEST EOC TEST EOC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 32 SCK (EXTERNAL) SDI 1 0 EN SGL ODD A2 A1 A0 OSR3 OSR2 OSR1 BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 BIT 24 BIT 23 BIT 22 BIT 21 SDO Hi-Z EOC “0” SIG OSR0 TWOX BIT 20 BIT 19 BIT 0 LSB MSB Hi-Z BUSY CONVERSION SLEEP DATA OUTPUT CONVERSION 2444 F05 図4． 外部シリアル・クロック、シングル・サイクル動作 2444589fb 16 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 ビットのシリアル入力データが必要です。データ出力 シーケンスがSCKの13番目の立上りエッジより前に中止 されると、新しい入力データは無視され、前回選択された 速度/分解能およびチャネルが次の変換サイクルに使わ れます。これは32ビット出力データのすべては必要とし ないシステムでは有用で、無効の変換サイクルを中止す るか、変換の開始点を同期させます。新しいチャネルをプ ログラムしようとする場合、データ入力シーケンスを保 存するには、CSの立上りエッジはSCKの14番目の立下り エッジより後にくる必要があります。 上述のように、変換の状態をSDOピンでモニタするため に、CSをいつでも L に引き下げることができます。 通常、CSはデータの出力ステートのあいだ L に保たれ ます。ただし、SCKの5番目の立下りエッジと32番目の立 下りエッジのあいだのいつでもCSを H に引き上げて データ出力ステートを中止することができます（図5を参 照）。CSの立上りエッジでデバイスはデータ出力ステー トを中止し、直ちに新しい変換を開始します。速度/分解 能および入力チャネルを正しくプログラムするには、13 4.5V TO 5.5V 1µF 28 VCC = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR 35 FO LTC2448 REFERENCE VOLTAGE 0.1V TO VCC REF + SDI 30 REF – SCK 8 • • • ANALOG INPUTS 29 15 16 • • • 23 7 CH0 • • • CH7 SDO CH8 • CS • • CH15 BUSY COM GND 34 38 4-WIRE SPI INTERFACE 37 36 2 1,4,5,6,31,32,33,39 CS 1 SCK (EXTERNAL) SDI 5 1 2 3 4 5 TEST EOC 6 DON'T CARE DON'T CARE DON'T CARE BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 Hi-Z SDO EOC “0” SIG MSB Hi-Z BUSY DATA OUTPUT CONVERSION SLEEP DATA OUTPUT CONVERSION CONVERSION SLEEP 2444 F06 図5． 外部シリアル・クロック、短縮された出力データ長 2444589fb 17 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 外部シリアル・クロック、 2線式I/O このタイミング・モードでは2線式シリアルI/Oインタ フェースを利用します。変換結果は外部で作られたシリ アル・クロック（SCK）信号によってシフトされてデバイ スから出力されます（図6参照）。CSは永続的にグランド に固定することができ、ユーザー・インタフェースや絶縁 バリヤが簡素化されます。外部シリアル・クロック・モー ドはEXTを L に固定して選択します。 込み信号として使うことができ、変換結果が用意できて いることを示します。変換中はEOC = 1 (BUSY = 1) にな り、コンバータが省電力のスリープ状態に入るとEOC = 0 (BUSY = 0) になります。EOC/BUSYの立下りエッジで、 変換結果が内部のスタチック・シフト・レジスタにロー ドされます。SCKの最初の立上りエッジまでデバイスは スリープ・ステートに留まります。データはSCKの各立下 りエッジでシフトされてSDOピンから出力されるので、 外部回路はSCKの立上りエッジでデータをラッチするこ とができます。EOCはSCKの最初の立上りエッジでラッ チすることができます。SCKの32番目の立下りエッジで、 SDOとBUSYは H になり（EOC = 1）、新しい変換サイク ルが開始されたことを示します。 CSが L に固定されているので、変換ステートおよびス リープ・ステートのあいだ、変換終了（EOC）をSDOピンで 連続してモニタすることができます。逆に、BUSY（ピン 2）を使って変換サイクルの状態をモニタすることがで きます。EOCまたはBUSYは外部コントローラへの割り 4.5V TO 5.5V 1µF 28 VCC = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR 35 FO LTC2448 29 REFERENCE VOLTAGE 0.1V TO VCC REF + 30 REF – 8 • • • • • • 38 SCK CH0 • • • 15 16 ANALOG INPUTS 34 SDI CH7 SDO CH8 • CS • • 23 7 CH15 BUSY COM GND 4-WIRE SPI INTERFACE 37 36 2 1,4,5,6,31,32,33,39 CS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 32 SCK (EXTERNAL) SDI 1 DON'T CARE 0 EN SGL ODD A2 A1 A0 OSR3 OSR2 OSR1 BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 BIT 24 BIT 23 BIT 22 BIT 21 EOC SDO “0” SIG OSR0 TWOX DON'T CARE BIT 20 BIT 19 BIT 0 LSB MSB BUSY CONVERSION SLEEP DATA OUTPUT CONVERSION 2444 F07 図6． 外部シリアル・クロック、CS = 0の動作（2線） 2444589fb 18 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 内部シリアル・クロック、シングル・サイクル動作 このタイミング・モードでは、内部シリアル・クロックを 使って変換結果をシフトして出力し、CS信号を使って変 換サイクルの状態をモニタして制御します（図7を参照）。 になります。データがデバイスから読み出されるまで、 BUSYは L のまま留まります。 EOCをテストするとき、変換が完了していると（EOC = 0）、CSが L のままであればデバイスはスリープ・ステー トからデータ出力ステートに移行します。デバイスが省 電力スリープ・ステートから出るのを防ぐには、SCKの最 初の立上りエッジより前にCSを H に引き上げる必要が あります。内部SCKタイミング・モードでは、SCKは H に なり、デバイスは（EOC = 0ならば）CSの立下りエッジ後、 tEOCtestの時点でデータを出力し始め、 （EOCの立下りエッ ジでCSが L ならば）EOCが L になった後、tEOCtestの時 点でデータを出力し始めます。tEOCtestの値は500nsです。 tEOCtestの時点より前にCSが H に引き上げられると、デ バイスはスリープ・ステートに留まります。変換結果は内 部のスタチック・シフト・レジスタに保存されます。 内部シリアル・クロックのタイミング・モードを選択する にはEXTを H に固定します。 シリアル・データ出力ピン（SDO）は、CSが H のあいだは Hi-Zになります。変換サイクル中はいつでも、コンバータ の状態をモニタするためにCSを L に引き下げることが できます。CSが L に引き下げられると、SCKが L にな り、EOCがSDOピンに出力されます。変換中はEOC = 1 と なり、デバイスがスリープ状態だとEOC = 0となります。 逆に、BUSY（ピン2）を使って変換中の状態をモニタする ことができます。BUSYは変換中は H で、終了すると L 4.5V TO 5.5V 28 VCC LTC2448 1µF 29 REFERENCE VOLTAGE 0.1V TO VCC 30 8 • • • ANALOG INPUTS = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR 35 FO 15 16 • • • 23 7 REF + 34 SDI REF – 38 SCK CH0 • • • CH7 SDO CH8 • CS • • CH15 BUSY COM GND 4-WIRE SPI INTERFACE 37 36 2 1,4,5,6,31,32,33,39 <tEOC(TEST) CS TEST EOC TEST EOC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 32 SCK SDI DON'T CARE 1 0 EN SGL ODD A2 A1 A0 OSR3 OSR2 OSR1 BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 BIT 24 BIT 23 BIT 22 BIT 21 SDO Hi-Z EOC “0” SIG OSR0 TWOX BIT 20 BIT 19 DON'T CARE BIT 0 LSB MSB Hi-Z BUSY CONVERSION SLEEP DATA OUTPUT CONVERSION 2444 F08 図7． 内部シリアル・クロック、シングル・サイクル動作 2444589fb 19 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 ます。ただし、SCKの最初の立上りエッジと32番目の立 上りエッジのあいだに、いつでもCSを H に引き上げて データ出力ステートを中止することができます（図8を参 照）。CSの立上りエッジでデバイスはデータ出力ステー トを中止し、直ちに新しい変換を開始します。これは32 ビット出力データのすべては必要としないシステムでは 有用で、無効の変換サイクルを中止したり、変換の開始 点を同期させます。速度/分解能および入力チャネルを正 しくプログラムするには、13ビットのシリアル入力デー タが必要です。データ出力シーケンスがSCKの13番目の 立上りエッジより前に中止されると、新しい入力データ は無視され、前回選択された速度/分解能およびチャネル が次の変換サイクルに使われます。新しいチャネルをプ ログラムしようとする場合、データ入力シーケンスを保 存するには、CSの立上りエッジはSCKの14番目の立下り エッジより後にくる必要があります。 CSがtEOCtestより長く L に留まると、SCKの最初の立上 りエッジが生じ、変換結果がシリアルにシフトされSDO ピンから出力されます。データ出力サイクルはSCKのこ の最初の立上りエッジで始まり、32番目の立上りエッジ の後終了します。データはSCKの各立下りエッジでシフ トされてSDOピンから出力されます。内部で作られたシ リアル・クロックはSCKピンに出力されます。この信号を 使って変換結果を外部回路にシフトすることができま す。EOCはSCKの最初の立上りエッジを使ってラッチす ることができ、変換結果の最後のビットはSCKの32番目 の立上りエッジを使ってラッチすることができます。32 番目の立上りエッジの後、SDOは H になり（EOC = 1）、 SCKは H のまま留まり、新しい変換サイクルが始まり ます。 通常、CSはデータの出力ステートのあいだ L に保たれ 4.5V TO 5.5V 1µF 28 VCC = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR 35 FO LTC2448 29 REFERENCE VOLTAGE 0.1V TO VCC 30 8 • • • 15 16 ANALOG INPUTS • • • 23 7 REF + REF – 38 SCK CH0 • • • CH7 SDO CH8 • CS • • 34 SDI CH15 BUSY COM GND 4-WIRE SPI INTERFACE 37 36 2 1,4,5,6,31,32,33,39 <tEOC(TEST) <tEOC(TEST) CS 1 5 1 2 3 4 5 TEST EOC 6 SCK SDI DON'T CARE DON'T CARE DON'T CARE BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 Hi-Z SDO EOC “0” SIG MSB Hi-Z BUSY DATA OUTPUT CONVERSION SLEEP DATA OUTPUT CONVERSION 図8． 内部シリアル・クロック、短縮されたデータ出力長 20 CONVERSION SLEEP 2444 F09 2444589fb LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 内部シリアル・クロック、2線式I/O、連続変換 このタイミング・モードでは2線とも出力の（SCKとSDO） インタフェースを使います。変換結果は内部で作られた シリアル・クロック（SCK）信号によってシフトされてデ バイスから出力されます（図9を参照）。CSは永続的にグ ランドに固定することができ、ユーザー・インタフェース や絶縁バリヤが簡素化されます。内部シリアル・クロッ ク・モードはEXTを H に固定して選択します。 だスリープ・ステートに留まってから、直ちにデータの 出力を開始します。データ出力サイクルはSCKの最初の 立上りエッジで始まり、32番目の立上りエッジの後に終 了します。データはSCKの各立下りエッジでシフトされ てSDOピンから出力されます。内部で作られたシリアル・ クロックはSCKピンに出力されます。この信号を使って 変換結果を外部回路にシフトすることができます。EOC はSCKの最初の立上りエッジを使ってラッチすることが でき、変換結果の最後のビットはSCKの32番目の立上り エッジを使ってラッチすることができます。32番目の立 上りエッジの後、SDOは H になり（EOC = 1）、新しい変 換が進行中であることを示します。変換中、SCKは H の ままです。 変換中、SCKとシリアル・データ出力ピン（SDO）は H に なり （EOC = 1） 、 BUSY = 1になります。 変換が完了すると、 SCK、BUSY、およびSDOは L になり（EOC = 0）、変換が 終了してデバイスが省電力のスリープ・ステートに入っ たことを示します。デバイスは最小時間（約500ns）のあい 4.5V TO 5.5V 1µF 28 VCC = EXTERNAL OSCILLATOR = INTERNAL OSCILLATOR 35 FO LTC2448 29 REFERENCE VOLTAGE 0.1V TO VCC 30 8 • • • ANALOG INPUTS 15 16 • • • 23 7 REF + REF – CH7 SDO CH8 • CS • • 38 SCK CH0 • • • 34 SDI CH15 BUSY COM GND 4-WIRE SPI INTERFACE 37 36 2 1,4,5,6,31,32,33,39 CS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 32 1 0 EN SGL ODD A2 A1 A0 OSR3 OSR2 OSR1 OSR0 TWOX DON'T CARE BIT 20 BIT 19 BIT 0 SCK SDI DON'T CARE BIT 31 BIT 30 BIT 29 BIT 28 BIT 27 BIT 26 BIT 25 BIT 24 BIT 23 BIT 22 BIT 21 EOC SDO “0” SIG LSB MSB BUSY CONVERSION DATA OUTPUT SLEEP CONVERSION 2444 F10 図9． 内部シリアル・クロック、連続動作 2444589fb 21 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 通常モード除去とアンチエイリアシング 従来のADCに比べたデルタシグマADCの利点の1つは チップに内蔵されたデジタル・フィルタです。大きな オーバーサンプリング比と組み合わせることにより、 LTC2444/LTC2445/LTC2448/LTC2449はアンチエイリアシ ング・フィルタの必要条件を大幅に簡素化します。 LTC2444/LTC2445/LTC2448/LTC2449の速度/分解能は チップに内蔵されたデジタル・フィルタのオーバーサン リング比（OSR）によって決まります。OSRは3.5kHzの出 力レートでの64から6.9Hz（待ち時間なしのモード）の出 力レートでの32,768までの範囲で変化します。OSRの値 とサンプル・レートfSにより、デバイスのフィルタ特性が 決まります。デジタル・フィルタの最初のヌルはfNおよび fNの倍数に位置します。ただし、fN = fS/OSRです（図10と 表7を参照）。周波数fN 14%での除去率は80dBよりも良く なっています（図11を参照）。 表7． OSRとノッチ周波数 （fN） （内部発振器は9MHzで動作） 128 14.08kHz 256 7.04kHz 512 3.52kHz 1024 1.76kHz 2048 880Hz 4096 440Hz 8192 220Hz 16384 110Hz 32768* 55Hz –80 NORMAL MODE REJECTION (dB) NORMAL MODE REJECTION (dB) 28.16kHz SINC4 ENVELOPE –40 –60 –80 –100 –120 –140 NOTCH (fN) 64 *同時に50/60Hzを除去 0 –20 OSR –90 –100 –110 –120 –130 –140 60 120 240 0 180 DIFFERENTIAL INPUT SIGNAL FREQUENCY (Hz) 2440 F11 図10． LTC2444/LTC2445/LTC2448/LTC2449の通常 モードの除去率（内部発振器） 47 49 51 53 55 57 59 61 63 DIFFERENTIAL INPUT SIGNAL FREQUENCY (Hz) 2440 F12 図11． LTC2444/LTC2445/LTC2448/LTC2449の通常 モードの除去率（内部発振器） 2444589fb 22 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 FOが接地されていると、fSはチップに内蔵されている発 振器によって（電源および温度の変動範囲で）1.8MHz 5%に設定されます。32,768のOSRでは、最初のヌルはfN = 55Hzに位置し、待ち時間なしの出力レートはfN/8 = 6.9Hz です。最大OSRでは、デバイスのノイズ性能は280nV RMS (LTC2444/ LTC2448)および200nVRMS (LTC2445/LTC2449) で、50Hz 2%と60Hz 2%の除去率は80dBを超えます。 OSRが大きい（32,768）ので、広帯域除去は極めて大きく、 アンチエイリアシングの要求条件は簡単です。 最初のfSの 倍数は55Hz • 32,768 = 1.8MHzになります （図12を参照） 。 OSRが256（ 出力レートが880Hz）でF Oが接地されている とき、最初のヌルはfN = 7.04kHzになります。ヌルがシフ トするのに対して、サンプル・レートは一定に保たれま す。変調器のサンプル・レートが一定になる結果、直線性、 オフセットおよびフルスケール性能が（f S の最初の倍数 では変化しますが）変化しません。 与えられるクロックの周波数です。大きなOSRと減少し たサンプル・レートを組み合わせると、ノッチ周波数fNは DCに近くなりますが、アンチエイリアシングの必要条件 は簡単なままです。100kHzのクロックをF Oに与えると、 0.6Hzのヌルおよび20kHzまでのすべての高調波を生じ ます（図13を参照）。これはノイズの多い入力信号のDC成 分のデジタル化が必要なアプリケーションでは有用で、 ADCの直前に0.6Hzのフィルタを置く必要がなくなりま す。 100kHz∼20MHzで動作する外部発振器はLTC1799を使っ て実装することができます（抵抗で設定するSOT-23発振 器） （図16を参照）。LTC1799のピン4（DIV）をフロートさせ ると、出力発振器周波数は次のようになります。 10k fOSC = 10MHz • 10 • RSET 0 0 –20 –20 –40 –60 1.8MHz –80 –100 REJECTION > 120dB –120 –140 1000000 2000000 0 DIFFERENTIAL INPUT SIGNAL FREQUENCY (Hz) 1440 F13 図12． LTC2444/LTC2445/LTC2448/LTC2449の通常 モードの除去率（内部発振器） NORMAL MODE REJECTION (dB) NORMAL MODE REJECTION (dB) 図13に示されている通常モードの除去特性は、 （ R SET = 外部発振器を使ってFOピンをドライブすることにより、 100kに設定した）LTC1799の出力を、SDIを H に固定した サンプル・レートfSとヌルfNを調整することもできます。 （OSR = 32768）LTC2444/LTC2445/LTC2448/LTC2449のFO ピンに与えることにより達成されます。 サンプル・レートはfS = fEOSC/5です。ここで、fEOSCはFOに –40 –60 –80 –100 –120 –140 2 4 6 10 0 8 DIFFERENTIAL INPUT SIGNAL FREQUENCY (Hz) 2440 F14 図13． LTC2444/LTC2445/LTC2448/LTC2449の通常モードの 除去率（90kHzの外部発振器） 2444589fb 23 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 省電力動作 LTC2444/LTC2445/LTC2448/LTC2449の速度/解像度の調 整に加えて、自動スリープ・モードを使って速度/分解能 /電力消費を調節することもできます。変換サイクル中、 LTC2444/LTC2445/LTC2448/LTC2449にはプログラムされ た速度には無関係に8mAの電源電流が流れます。変換サ イクルが完了すると、デバイスは自動的に低消費電力の スリープ状態に入り、8µA流れます。CSが H に保たれて いる限りデバイスはこの状態に留まり、データは出力さ れません。スリープ・ステートの継続時間を調整すること により（CSを長く H に保つ）、また変換サイクルの継続 時間を調整することにより（OSRをプログラムする）、DC 電力消費を減らすことができます（図14を参照）。 IREF+ 平均入力電流 LTC2444/LTC2448は1.8MHzの周波数で入力とリファレ ンスを2pFのコンデンサに切り替えます。簡略化した等価 回路を図15に示します。LTC2445/LTC2449のサンプリン グ・コンデンサは4pFで、その平均入力電流は入力源から 外部でバッファされます。 平均入力電流とリファレンス電流はサンプリング・コン デンサの等価入力抵抗を使って表すことができます。こ こで、Req = 1/(fSW • Ceq)です。 内部発振器を使う場合、f SW は1.8MHzで、等価抵抗は約 110kΩです。 VCC RSW (TYP) 500Ω ILEAK VREF+ ILEAK VCC IIN+ ILEAK VIN+ ILEAK RSW (TYP) 500Ω CEQ 5pF (TYP) (CEQ = 2pF SAMPLE CAP + PARASITICS) MUX VCC IIN – RSW (TYP) 500Ω ILEAK VIN – ILEAK MUX VCC IREF – ILEAK VREF – ILEAK RSW (TYP) 500Ω 2440 F16 SWITCHING FREQUENCY fSW = 1.8MHz INTERNAL OSCILLATOR fSW = fEOSC/5 EXTERNAL OSCILLATOR 図15． LTC2444/LTC2448の入力構造 CONVERTER STATE SLEEP CONVERT SLEEP DATA OUT CONVERT SLEEP DATA OUT CS SUPPLY CURRENT 8µA 8mA 8µA 8mA 8µA 2440 F15 図14． 省電力タイミング・モード 24 2444589fb LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 入力帯域幅と周波数除去 内部SINC 4 デジタル・フィルタとデジタルおよびアナ ログの自動較正回路を結合した効果により、LTC2444/ LTC2445/LTC2448/LTC2449の入力帯域幅と除去特性が決 まります。デジタル・フィルタの応答は、SPIインタフェー スを介してオーバーサンプリング比(OSR)を設定するこ とにより、または外部変換クロックをf oピンに与えるこ とにより調節することができます。 オーバーサンプリング比とクロック周波数の多様な組 合せに対するLTC2444/LTC2445/LTC2448/LTC2449の特 性を表8に示します。これらの特性を理解することが、ア プリケーションに合わせてLTC2444/LTC2445/LTC2448/ LTC2449の特性を微調整するとき重要です。 最大変換率 最大変換率は変換を実行可能な最高速度です。 表8 Over- *RMS *RMS ENOB sample Noise Noise (VREF = 5V) Ratio LTC2444/ LTC2445/ LTC2444/ LTC2445/ (OSR) LTC2448 LTC2449 LTC2449 LTC2449 64 23µV 23µV 17 17 128 4.5µV 3.5µV 20.1 20 256 2.8µV 2µV 20.8 21.3 512 2µV 1.4µV 21.3 21.8 1024 1.4µV 1µV 21.8 22.4 2048 1.1µV 750nV 22.1 22.9 4096 720nV 510nV 22.7 23.4 8192 530nV 375nV 23.2 24 16384 350nV 250nV 23.8 24.4 32768 280nV 200nV 24.1 24.6 第一ノッチ周波数 これはデジタル・フィルタのSINC 4部分の最初のノッチ で、f oクロック周波数とオーバーサンプリング比に依存 します。この周波数とその倍数（変調器の1.8MHzのサン プル・レートまで）の除去率は120dBを超します。これは 最大変換率の8倍です。 実効ノイズ帯域幅 LTC2444/LTC2445/LTC2448/LTC2449は、最初のノッチ周 波数から変調器のサンプル・レート（標準1.8MHz）に至る まで、入力ノイズ除去が非常にすぐれています。実効ノ イズ帯域幅はADCが変調器のサンプル・レートまでの広 帯域入力ノイズをどのように除去するかの指標です。次 ページの例は、LTC2444/LTC2445/LTC2448/LTC2449のノ イズ除去により、その入力をドライブしているアンプの 実効ノイズがどのように減少するかを示しています。 Maximum First Notch Effective –3dB Conversion Rate Frequency Noise BW point (Hz) Internal External Internal External Internal External Internal External 9MHz clock fo 9MHz clock fo 9MHz clock fo 9MHz clock fo 3515.6 fo/2560 28125 fo/320 3148 fo/5710 1696 fo/5310 1757.8 fo/5120 14062.5 fo/640 1574 fo/2860 848 fo/10600 878.9 fo/10240 7031.3 fo/1280 787 fo/1140 424 fo/21200 439.5 fo/20480 3515.6 fo/2560 394 fo/2280 212 fo/42500 219.7 fo/40960 1757.8 fo/5120 197 fo/4570 106 fo/84900 109.9 fo/81920 878.9 fo/1020 98.4 fo/9140 53 fo/170000 54.9 fo/163840 439.5 fo/2050 49.2 fo/18300 26.5 fo/340000 27.5 fo/327680 219.7 fo/4100 24.6 fo/36600 13.2 fo/679000 13.7 fo/655360 109.9 fo/8190 12.4 fo/73100 6.6 fo/1358000 6.9 fo/1310720 54.9 fo/16380 6.2 fo/146300 3.3 fo/2717000 *OSRがOSR 32768からOSR 256まで2桁減少するとき、 ADCのノイズは約 2だけ増加する。 OSR 128とOSR 64でのADCのノイズには内部変調器の量子化ノイズが含まれる。 2444589fb 25 LTC2444/LTC2445/ LTC2448/LTC2449 アプリケーション情報 例： LTC2444/LTC2445/LTC2448/LTC2449の入力をドライブし ているアンプ（たとえば、LT1219）の広帯域ノイズが33nV/ Hzで、帯域が1.8MHzに制限されていると、ADCの入力 に入ってくる全ノイズは次のようになります。 33nV/√Hz • √1.8MHz = 44.3µV. ADCが入力を離散化するとき、そのデジタル・フィルタに より、広帯域ノイズは入力信号から除去されます。ノイズ の減少はデジタル・フィルタの実効帯域幅を決めるオー バーサンプリング比に依存します。 256のオーバーサンプリングでは、ADCのノイズ帯域幅は 787Hzで、これによりアンプの全ノイズは次の値に減少 します。 33nV/√Hz • √787Hz = 0.93µV. 全ノイズはこのノイズとOSR=256でのADCの2μVのノ イズのRMS和です。 √(0.93µV)2 + (2uV)2 = 2.2µV. オーバーサンプリング比を32768に増加させると、ADCの ノイズ帯域幅は6.2Hzに減少し、これによりアンプの全ノ イズは次の値に減少します。 33nV/√Hz • √6.2Hz = 82nV. 全ノイズはこのノイズとOSR=32768でのADCの200nVの ノイズのRMS和です。 √(82nV)2 + (200nV)2 = 216nV. このように、オーバーサンプリング比を可変のデジタル・ フィルタにより、外部のノイズ源の影響を大幅に減らす ことができます。 外部バッファ/アンプの自動オフセット較正 LTC2445/LTC2449は外部アンプをマルチプレクサの出力 とADCの入力のあいだに挿入できるようにします。これ により、17本（16本のシングルエンドまたは8本の差動） のアナログ入力のすべてのあいだで1個の外部バッファ /アンプ回路を共有することが可能になります。LTC2445/ LTC2449は、ADCのオフセットとドリフトを除去するた め、すべての変換サイクルで内部オフセット較正を行い ます。この較正はフロントエンド・スイッチングとデジタ ル処理の組合せによって行われます。外部アンプはマル チプレクサとADCのあいだに置かれますので、補正ルー プの内部にあります。このため、外部アンプのオフセット 補正とオフセット・ドリフトの除去が自動的に行われま す。 LT1368はこの機能に最適のアンプです。入力と出力が レール・トゥ・レールで、5V単電源で動作します。開ルー プ利得は1Mで、入力バイアス電流は10nAです。また、この アンプは少なくとも0.1µFの補償用の負荷コンデンサを 必要とします。これこそがこのアンプを他のアンプから 区別します。つまり、この負荷コンデンサによりLTC2445/ LTC2449のADCIN端子からのサンプリング・グリッチが 減衰しますので、マルチプレクサの入力インピーダンス が高いADCの性能を完全に実現することができます。 LT1368の別の利点は、電圧がADCの電源以上の電源から 電力供給を受けられることです。これにより、GND0.3V ∼VCC＋0.3Vの絶対最大定格全体の範囲の入力が可能で す。7.5V∼10Vの正電源と2.5∼5Vの負電源を使うと、 このアンプにLTC2445/LTC2449 の入力範囲を超して十分 なゆとりが与えられます。 4.5V TO 5.5V 1µF 28 REFERENCE VOLTAGE 0.1V TO VCC ANALOG INPUT –0.5VREF TO 0.5VREF 29 30 8 9 1,4,5,6,31,32,33,39 VCC BUSY 2 LTC2448 35 FO REF + 38 REF – SCK 37 CH0 SDO 36 CH1 CS • • • 3 EXT GND 0.1µF 3-WIRE SPI INTERFACE NC GND DIV 図16． 簡単な外部クロック源 26 RSET LTC1799 V+ OUT SET 24448 F17 2444589fb LTC2444/LTC2445/ LTC2448/LTC2449 パッケージ寸法 UHFパッケージ 38ピン・プラスチックQFN (5mm 7mm) (Reference LTC DWG # 05-08-1701) 0.70 ± 0.05 5.50 ± 0.05 (2 SIDES) 4.10 ± 0.05 (2 SIDES) 3.20 ± 0.05 (2 SIDES) PACKAGE OUTLINE 0.25 ± 0.05 0.50 BSC 5.20 ± 0.05 (2 SIDES) 6.10 ± 0.05 (2 SIDES) 7.50 ± 0.05 (2 SIDES) 推奨半田パッド ・レイアウト RECOMMENDED SOLDER PAD LAYOUT 5.00 ± 0.10 (2 SIDES) 3.15 ± 0.10 (2 SIDES) 0.75 ± 0.05 0.00 – 0.05 0.435 0.18 0.18 37 38 PIN 1 TOP MARK (SEE NOTE 6) 1 0.23 2 5.15 ± 0.10 (2 SIDES) 7.00 ± 0.10 (2 SIDES) 0.40 ± 0.10 0.200 REF 0.25 ± 0.05 0.200 REF 0.00 – 0.05 0.75 ± 0.05 NOTE: NOTE ： 1. 図面はJEDECのパッケージ外形MO-220の DRAWING CONFORMS TO JEDEC PACKAGE 1. OUTLINE M0-220 VARIATION WHKD バリエーション （WHKD） に適合 2. 図は実寸とは異なる DRAWING NOT TO SCALE 2. 3. すべての寸法はミリメートル ALL DIMENSIONS ARE IN MILLIMETERS 3. 0.50 BSC R = 0.115 TYP (UH) QFN 0303 BOTTOM VIEW—EXPOSED PAD 露出パッドの底面 4. 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 DIMENSIONS OF EXPOSED PAD ON BOTTOM OF PACKAGE DO NOT INCLUDE モールドのバリは （もしあれば） 各サイドで0.20mmを超えないこと MOLD FLASH. MOLD FLASH, IF PRESENT, SHALL NOT EXCEED 0.20mm ON ANY SIDE 5. 5. 露出パッドは半田メッキとする EXPOSED PAD SHALL BE SOLDER PLATED 6. 6. 網掛けの部分はパッケージのトップとボトムのピン1の位置の参考に過ぎない SHADED AREA IS ONLY A REFERENCE FOR PIN 1 LOCATION ON THE TOP AND BOTTOM OF PACKAGE 2444589fb リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は一切負い ません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料はあくまでも参考資 料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 27 LTC2444/LTC2445/ LTC2448/LTC2449 標準的応用例 外部バッファは高インピーダンス入力を与え、 アンプのオフセットはキャンセルされる SDI LTC2449 HIGH SPEED ∆Σ ADC ADCINP 2 3 – SCK SDO CS 1 1/2 LT1368 + ADCINN MUX MUXOUTP CH0-CH15/ COM MUXOUTN 17 0.1µF (EXTERNAL AMPLIFIERS) 6 5 – 5V 8 1/2 LT1368 + 4 0V 7 0.1µF 2444589 TA05 関連製品 製品番号 LT1025 LTC1043 LTC1050 LT1236A-5 LT1461 LTC1592 LTC1655 LTC1799 LTC2053 説明 熱伝対用マイクロパワー冷接点補償器 デュアル高精度計装用スイッチト・キャパシタ・ ビルディング・ブロック 高精度チョッパ安定オペアンプ 高精度バンドギャップ・リファレンス、5V マイクロパワー・シリーズ・リファレンス、2.5V 超高精度16ビットSoftSpanTM DAC 16ビット・レール・トゥ・レール・マイクロパワーDAC 抵抗で設定可能なSOT-23発振器 レール・トゥ・レール計装アンプ LTC2412 2チャネル、差動入力、24ビット、No Latency ΔΣADC LTC2415 1チャネル、差動入力、24ビット、No Latency ΔΣADC LTC2414/LTC2418 4チャネル/8チャネル、差動入力、24ビット、 No Latency ΔΣADC LTC2430/LTC2431 1チャネル、差動入力、20ビット、No Latency ΔΣADC LTC2436-1 2チャネル、差動入力、16ビット、No Latency ΔΣADC LTC2440 1チャネル、差動入力、高速/低ノイズ、24ビット、 No Latency ΔΣADC 注釈 電源電流：80µA、 初期精度：0.5℃ 精密なチャージ・バランスト・スイッチング、 ローパワー 外付け部品不要、オフセット：5µV、 ノイズ：1.6µVP-P 精度：最大0.05%、 ドリフト：5ppm/℃ 精度：最大0.04%、 最大ドリフト：3ppm/℃ 6つのプログラム可能な出力範囲 DNL： 1LSB、 600µA、 内蔵リファレンス、SO-8 抵抗1個で周波数を設定 オフセット：10µV、 ドリフト：50nV/℃、 0.01Hz∼10Hzノイズ：2.5µVP-P ノイズ：0.16ppm、INL：2ppm、 200µA ノイズ：0.23ppm、INL：2ppm、 2 スピードアップ ノイズ：0.2ppm、INL：2ppm、200µA ノイズ：0.56ppm、INL：3ppm、200µA ノイズ：800nVRMS、INL：0.12LBS、 オフセット：0.006LBS、 200µA ノイズ：2µVRMS （880Hz）、 ノイズ：200nVRMS （6.9Hz）、 INL：0.0005%、 出力レート：最大3.5kHz SoftSpanはリニアテクノロジー社の商標です。 2444589fb 28 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6秀和紀尾井町パークビル8F TEL 03-5226-7291 FAX 03-5226-0268 www.linear-tech.co.jp ● ● 1005 • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2004