2.1 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13733–6
16 ビット・マイクロコントローラ
CMOS
®
MB90800 シリーズ
MB90803/803S/F803/F803S/F804-101/
MB90F804-201/F809/F809S/V800
■ 概要
MB90800 シリーズは , 各種産業用 , OA 機器用 , プロセス制御などに適した高速リアルタイム処理が要求される用途向
けに開発された汎用の16ビットマイクロコントローラです。48セグメント4コモンのLCDコントローラを内蔵しています。
命令体系は , F2MC-8L, F2MC-16L と同じく AT アーキテクチャを継承し , 高級言語対応・アドレッシングモードの拡張・
符号付き乗除算命令の強化・ビット処理の充実化を図っています。さらに , 32 ビットアキュムレータの搭載により , ロング
ワード処理が可能です。
(注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
■ 特長
・クロック
・ PLL クロック逓倍回路内蔵
・ 動作クロック (PLL クロック ): 原発振の 2 分周 ( 原発振 6.25 MHz 時 ) または
原発振の 1 逓倍∼ 4 逓倍 ( 原発振 6.25 MHz ∼ 25 MHz 時 )
・最小命令実行時間:40.0 ns ( 原発振 6.25 MHz, PLL クロック 4 逓倍 , Vcc = 3.3 V 動作時 )
・最大メモリ空間:16 M バイト
・ 内部は 24 ビットアドレッシング
・ バンクアドレッシング
・コントローラ用途に最適な命令体系
・ 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード )
・ 豊富なアドレッシングモード (23 種類 )
・ 高いコード効率
・ 32 ビットアキュムレータの採用による高精度演算の強化
・ 符号付き乗除算命令 , RETI 命令機能強化
(続く)
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2005-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.9
MB90800 シリーズ
(続き)
・高級言語 (C 言語 ) / マルチタスクに対応する命令体系
・ システムスタックポインタの採用
・ 命令セットの対称性とバレルシフト命令
・プログラムパッチ機能 (2 アドレスポインタ )
・4 バイトの命令キュー
・割込み機能
・ プライオリティレベルがプログラマブルに設定可能
・ 32 要因の割込み機能
・データ転送機能
・ 拡張インテリジェント I/O サービス機能:最大 16 チャネル
・低消費電力モード
・ スリープモード (CPU 動作クロックが停止 )
・ タイムベースタイマモード ( 発振クロックとタイムベースタイマが動作 )
・ 時計モード ( サブクロックと時計タイマのみ動作 )
・ ストップモード ( 発振クロックが停止 )
・ CPU 間欠モード ( 設定されたサイクルごとに CPU が動作 )
・パッケージ
・ QFP-100 (FPT-100P-M06:0.65 mm リードピッチ )
・プロセス:CMOS テクノロジ
2
DS07–13733–6
MB90800 シリーズ
■ 品種構成
品種名
項目
分類
MB90V800101/201
MB90F804101/201
MB90803/
MB90803S
評価用品
フラッシュ
メモリ品
マスク ROM 品
MB90F809/
MB90F809S
フラッシュメモリ品
オンチップ PLL クロック逓倍方式 ( × 1, × 2, × 3, × 4, PLL 停止時 1/2)
最小命令実行時間 40.0 ns (6.25 MHz 原発振 4 逓倍 )
システムクロック
サブクロック
MB90F803/
MB90F803S
サブクロックあり:201 オプション
サブクロックなし:101 オプション
サブクロックあり:型格に S サフィックスがない製品
サブクロックなし:型格に S サフィックスがある製品
ROM 容量
搭載なし
256 K バイト
128 K バイト
128 K バイトデュアル
オペレーション
192 K バイト
RAM 容量
28 K バイト
16 K バイト
4 K バイト
4 K バイト
10 K バイト
基本命令数
最小命令実行時間
CPU 機能
:351 命令
:40.0 ns/6.25 MHz 発振 (4 逓倍使用時:マシンクロック 25 MHz,
電源電圧:3.3 V ± 0.3 V)
アドレッシング種類 :23 種類
プログラムパッチ機能 :2 アドレスポインタ分
最大メモリ空間
:16 M バイト
ポート
入出力ポート (CMOS) 68 本 ( リソース兼用 ) , ( サブクロック未使用時は 70 本 )
LCD コントローラ /
ドライバ
LCD パネル ( 液晶表示 ) を直接駆動可能なセグメントドライバ , およびコモンドライバ
48 SEG × 4 COM
16 ビット
フリーラン
タイマ
1 チャネル
オーバフロー割込み
16 ビット アウトプット
2 チャネル
コンペア
入出力
端子入力要因:コンペアレジスタの一致信号
(OCU)
タイマ
インプット
キャプチャ
(ICU)
2 チャネル
端子入力 ( 立上り / 立下り / 両エッジ ) によるレジスタの書換え
16 ビット
リロードタイマ
16 ビットリロードタイマ動作 ( トグル出力 , ワンショット出力選択可 )
イベントカウント機能選択可能
3 チャネル内蔵
16 ビット
PPG タイマ
出力端子× 2 本
動作クロック周波数:fcp, fcp/22, fcp/24, fcp/26
2 チャネル内蔵
タイムベースタイマ
1 チャネル
ウォッチドッグタイマ
1 チャネル
時計クロック出力回路
外部入力クロックの 16/32/64/128 分周を外部出力可能
I C バス
I2C インタフェース 1 チャネル内蔵
8/10 ビット
A/D コンバータ
12 チャネル ( 入力マルチプレクス )
8 ビット分解能 , または 10 ビット分解能が設定可能
変換時間:5.9 μs ( マシンクロック 16.8 MHz 動作している場合 )
UART
全二重ダブルバッファ方式
非同期 / 同期転送 ( スタート / ストップビット付 ) をサポート
2 チャネル内蔵
2
I/O 拡張シリアル
インタフェース
遅延割込み
2 チャネル内蔵
1 チャネル
(続く)
DS07–13733–6
3
MB90800 シリーズ
(続き)
項目
品種名
MB90V800
-101/201
MB90F804
-101/201
MB90803/
MB90803S
MB90F803/
MB90F803S
MB90F809/
MB90F809S
DTP/ 外部割込み
4 チャネル
割込み要因:“L” → “H” エッジ /“H” → “L” エッジ /“L” レベル /“H” レベル設定可能
低消費電力モード
スリープモード / タイムベースタイマモード / 時計モード / ストップモード /
CPU 間欠モード
プロセス
CMOS
動作電圧
2.7 V ∼ 3.6 V
4
DS07–13733–6
MB90800 シリーズ
■ 端子配列図
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
P23/SEG31
P22/SEG30
P21/SEG29
P20/SEG28
P17/SEG27
P16/SEG26
P15/SEG25
X0
X1
VSS
VCC
P14/SEG24
P13/SEG23
P12/SEG22
P11/SEG21
P10/SEG20
P07/SEG19
P06/SEG18
P05/SEG17
P04/SEG16
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
QFP-100
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
P03/SEG15
P02/SEG14
P01/SEG13
P00/SEG12
SEG11
SEG10
SEG9
SEG8
SEG7
SEG6
SEG5
SEG4
SEG3
SEG2
VSS
VCC
SEG1
SEG0
P84/COM3
P83/COM2
COM1
COM0
V3
V2/P82
V1/P81
V0/P80
RST
MD0
MD1
MD2
P56/SO0
AVCC
P57/SI1
P76
AVSS
P60/AN0
P61/AN1
P62/AN2
P63/AN3
P64/AN4
P65/AN5/INT0
P66/AN6/INT1
P67/AN7/INT2
VSS
P70/AN8/INT3
P71/AN9/SC1
P72/AN10/SO1
P73/AN11/SI2
P74/SDA/SC2
P75/SCL/SO2
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P24/SEG32
P25/SEG33
P26/SEG34
P27/SEG35
P30/SEG36/SO3
P31/SEG37/SC3
P32/SEG38/SI3
P33/SEG39/TMCK
P34/SEG40/IC0
P35/SEG41/IC1
P36/SEG42/OCU0
P37SEG43/OCU1
X0A/P90
X1A/P91
VCC
VSS
P40/LED0
P41/LED1
P42/LED2
P43/LED3
P44/LED4
P45/LED5/TOT0
P46/LED6/TOT1
P47/LED7/TOT2
P50/SEG44/TIN0
P51/SEG45/TIN1
P52/SEG46/TIN2/PPG0
P53/SEG47/PPG1
P54/SI0
P55/SC0
(FPT-100P-M06)
DS07–13733–6
5
MB90800 シリーズ
■ 端子機能説明
端子番号
端子名
入出力
回路形式*
リセット時の
状態 / 機能
92, 93
X1, X0
A
発振状態
振動子を接続する端子です。
外部クロックを接続する場合は X1 端子を開放し
てください。
X0A, X1A
B
発振状態
32 kHz 発振端子です。
(2 系統品の場合 )
P90, P91
G
ポート入力
(Hi-Z)
汎用入出力ポートです。
(1 系統品の場合 )
51
MD2
M
モード端子
動作モード指定用の入力端子です。
Vss に直結してください。
52, 53
MD1, MD0
L
モード端子
動作モード指定用の入力端子です。
Vcc に直結してください。
54
RST
K
リセット入力
63, 64,
67 ∼ 76
SEG0 ∼
SEG11
D
77 ∼ 84
SEG12 ∼
SEG19
13, 14
LCD SEG
出力
97 ∼ 100,
1∼4
SEG20 ∼
SEG27
LCD コントローラ / ドライバのセグメント出力端
子です。
汎用入出力ポートです。
LCD コントローラ / ドライバのセグメント出力端
子です。
E
P10 ∼ P17
汎用入出力ポートです。
SEG28 ∼
SEG35
LCD コントローラ / ドライバのセグメント出力端
子です。
E
P20 ∼ P27
汎用入出力ポートです。
ポート入力
(Hi-Z)
SEG36
5
外部リセット入力端子です。
LCD コントローラ / ドライバのセグメント出力端
子です。
E
P00 ∼ P07
85 ∼ 89,
94 ∼ 96
機能
P30
E
LCD コントローラ / ドライバのセグメント出力端
子です。
SEG37
P31
汎用入出力ポートです。
E
SC3
汎用入出力ポートです。
シリアル I/O ch.3 のシリアルデータ出力端子です。
シリアル I/O ch.3 のシリアルデータ出力が許可の
場合に有効です。
SO3
6
LCD コントローラ / ドライバのセグメント出力端
子です。
シリアル I/O ch.3 のシリアルクロック入出力端子
です。
シリアル I/O ch.3 のシリアルクロック出力が許可
の場合に有効です。
(続く)
6
DS07–13733–6
MB90800 シリーズ
端子番号
端子名
入出力
回路形式*
リセット時の
状態 / 機能
LCD コントローラ / ドライバのセグメント出力端
子です。
SEG38
7
P32
汎用入出力ポートです。
E
シリアル I/O ch.3 のシリアルデータ入力端子です。
シリアル I/O ch.3 が入力動作中には , 使用していま
すので , 他の端子として使用できません。
SI3
LCD コントローラ / ドライバのセグメント出力端
子です。
SEG39
8
9, 10
11, 12
P33
E
時計クロック出力端子です。出力が許可の場合に
有効です。
SEG40,
SEG41
LCD コントローラ / ドライバのセグメント出力端
子です。
P34, P35
E
インプットキャプチャ ch.0/ch.1 の外部トリガ入力
端子です。
SEG42,
SEG43
LCD コントローラ / ドライバのセグメント出力端
子です。
P36, P37
E
LED0 ∼
LED4
P45 ∼ P47
ポート入力
(Hi-Z)
汎用入出力ポートです。
アウトプットコンペア ch.0/ch.1 の出力端子です。
F
LED 用出力端子です (IOL = 15 mA) 。
汎用入出力ポートです。
LED5 ∼
LED7
25, 26
汎用入出力ポートです。
IC0, IC1
P40 ∼ P44
22 ∼ 24
汎用入出力ポートです。
TMCK
OCU0,
OCU1
17 ∼ 21
機能
LED 用出力端子です (IOL = 15 mA) 。
F
汎用入出力ポートです。
TOT0 ∼
TOT2
リロードタイマ ch.0 ∼ ch.2 の外部イベント出力端
子です。
外部イベント出力が許可の場合に有効です。
SEG44,
SEG45
LCD コントローラ / ドライバのセグメント出力端
子です。
P50, P51
TIN0, TIN1
E
汎用入出力ポートです。
リロードタイマ ch.0, ch.1 の外部クロック入力端子
です。
外部クロック入力が許可の場合に有効です。
(続く)
DS07–13733–6
7
MB90800 シリーズ
端子番号
端子名
入出力
回路形式*
リセット時の
状態 / 機能
LCD コントローラ / ドライバのセグメント出力端
子です。
SEG46
P52
27
28
汎用入出力ポートです。
E
TIN2
リロードタイマ ch.2 の外部クロック入力端子で
す。
外部クロック入力が許可の場合に有効です。
PPG0
PPG タイマ ch.0 出力端子です。
SEG47
LCD コントローラ / ドライバのセグメント出力端
子です。
P53
E
汎用入出力ポートです。
PPG1
29
SI0
PPG タイマ ch.1 出力端子です。
UART ch.0 のシリアルデータ入力端子です。
UART ch.0 が入力動作中には , 使用しているので ,
他の端子として使用できません。
G
P54
30
31
33
SC0
汎用入出力ポートです。
ポート入力
(Hi-Z)
G
36 ∼ 40
UART ch.0 のシリアルクロック入出力端子です。
UART ch.0 のシリアルクロック出力許可の場合に
有効です。
P55
汎用入出力ポートです。
SO0
UART ch.0 のシリアルデータ出力端子です。
UART ch.0 のシリアルクロック出力許可の場合に
有効です。
G
P56
汎用入出力ポートです。
SI1
UART ch.1 のシリアルデータ入力端子です。
UART ch.1 が入力動作中には , 使用しているので ,
他の端子として使用できません。
G
P57
34
機能
P76
AN0 ∼ AN4
P60 ∼ P64
汎用入出力ポートです。
G
汎用入出力ポートです。
I
A/D コンバータのアナログ入力端子 ch.0 ∼ ch.4 で
す。アナログ入力設定が許可の場合に有効です
(ADER で設定 ) 。
汎用入出力ポートです。
(続く)
8
DS07–13733–6
MB90800 シリーズ
端子番号
端子名
入出力
回路形式*
リセット時の
状態 / 機能
A/D コンバータのアナログ入力端子 ch.5 ∼ ch.7 です。
アナログ入力設定が許可の場合に有効です (ADER で
設定 ) 。
AN5 ∼ AN7
I
41 ∼ 43
P65 ∼ P67
汎用入出力ポートです。
INT0 ∼ INT2
アナログ入力
(Hi-Z)
AN8
45
I
P70
46
A/D コンバータのアナログ入力端子 ch.8 です。
アナログ入力設定が許可の場合に有効です。(ADER
で設定 )
INT3
外部割込み ch.3 入力端子として機能します。
AN9
A/D コンバータのアナログ入力端子 ch.9 です。
アナログ入力設定が許可の場合に有効です。
P71
汎用入出力ポートです。
I
UART ch.1 のシリアルクロック入出力端子です。
UART ch.1 のシリアルクロック出力許可の場合に有効
です。
A/D コンバータのアナログ入力端子 ch.10 です。
アナログ入力設定が許可の場合に有効です。
AN10
P72
I
SO1
P73
SI2
ポート入力
(Hi-Z)
汎用入出力ポートです。
シリアル I/O ch.1 のシリアルデータ出力端子です。
シリアル I/O ch.1 のシリアルデータ出力許可の場合に
有効です。
A/D コンバータのアナログ入力端子 ch.11 です。
アナログ入力設定が許可の場合に有効です。
AN11
48
外部割込み ch.0 ∼ ch.2 入力端子として機能します。
汎用入出力ポートです。
SC1
47
機能
I
汎用入出力ポートです。
シリアル I/O ch.2 のシリアルデータ入力端子です。
シリアル I/O ch.2 が入力動作中には , 使用しているの
で , 他の端子として使用できません。
(続く)
DS07–13733–6
9
MB90800 シリーズ
(続き)
端子番号
端子名
入出力
回路形式*
リセット時の
状態 / 機能
I2C インタフェースのデータ入出力端子です。
I2C インタフェースが動作時に有効です。I2C イン
タフェースが動作している間はポートを入力設定
としてください。
SDA
49
P74
汎用入出力ポートです。
(N-ch オープンドレイン , 5 V 耐圧 )
H
SC2
ポート入力
(Hi-Z)
SCL
50
P75
H
V0 ∼ V2
COM0,
COM1
I2C インタフェースのクロック入出力端子です。
I2C インタフェースが動作時に有効です。I2C イン
タフェースが動作している間はポートを入力設定
としてください。
シリアル I/O ch.2 のシリアルデータ出力端子です。
シリアル I/O ch.2 のシリアルデータ出力が許可の
場合に有効です。
J
P80 ∼ P82
59, 60
シリアル I/O ch.2 のシリアルクロック入力端子で
す。
シリアル I/O ch.2 のシリアルクロック出力が許可
の場合に有効です。
汎用入出力ポートです。
(N-ch オープンドレイン , 5 V 耐圧 )
SO2
55 ∼ 57
機能
LCD 駆動
電源入力
D
LCD COM
出力
ポート入力
(Hi-Z)
P83, P84
LCD コントローラ / ドライバの基準電源端子で
す。
汎用入出力ポートです。
LCD コントローラ / ドライバのコモン出力端子で
す。
汎用入出力ポートです。
61, 62
COM2,
COM3
E
32
AVCC
C
A/D コンバータの専用電源入力端子です。
35
AVSS
C
A/D コンバータの専用 GND 電源端子です。
58
V3
J
15, 65, 90
VCC
−
電源入力端子です。
16, 44,
66, 91
VSS
−
GND 電源端子です。
電源入力
LCD コントローラ / ドライバのコモン出力端子で
す。
LCD コントローラ / ドライバの基準電源端子で
す。
*:入出力回路形式については「■入出力回路形式」を参照してください。
10
DS07–13733–6
MB90800 シリーズ
■ 入出力回路形式
分類
回路
備考
A
発振帰還抵抗 約 1 MΩ
X1
クロック入力
P-ch N-ch
X0
スタンバイ制御信号
B
低速用発振帰還抵抗 約 10 MΩ
X1A
クロック入力
P-ch N-ch
X0A
スタンバイ制御信号
C
アナログ電源入力保護回路
P-ch
AVP
N-ch
D
LCDC 出力
P-ch
R
LCDC 出力
N-ch
E
・ CMOS 出力
・ LCDC 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
P-ch
N-ch
R
LCDC 出力
R
CMOS ヒステリシス入力
スタンバイ制御信号
(続く)
DS07–13733–6
11
MB90800 シリーズ
分類
回路
備考
F
・ CMOS 出力
(LED 駆動用大電流 IOL = 15 mA)
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能つき )
P-ch
N-ch
R
CMOS ヒステリシス入力
スタンバイ制御信号
G
P-ch
N-ch
R
CMOS ヒステリシス入力
スタンバイ制御信号
H
N-ch
・ CMOS 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能つき )
< 注意事項 >
・ 入出力ポートの出力と内蔵リソースの
出力は 1 つの出力バッファを共有してい
ます。
・ 入出力ポートの入力と , 内蔵リソースの
入力は 1 つの入力バッファを共有してい
ます。
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ N-ch オープンドレイン出力
Nout
R
CMOS ヒステリシス入力
スタンバイ制御信号
I
P-ch
N-ch
R
CMOS ヒステリシス入力
スタンバイ制御信号
A/D コンバータ
アナログ入力
・ CMOS 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能付き )
・ アナログ入力
( アナログ入力許可レジスタ (ADER) の対
応するビットが “1” の場合は , A/D コン
バータのアナログ入力が有効になります)
< 注意事項 >
・ 入出力ポートの出力と , 内蔵リソースの
出力は 1 つの出力バッファを共有してい
ます。
・ 入出力ポートの入力と , 内蔵リソースの
入力は 1 つの出力バッファを共有してい
ます。
(続く)
12
DS07–13733–6
MB90800 シリーズ
(続き)
分類
回路
備考
J
・ CMOS 出力
・ CMOS ヒステリシス入力
( スタンバイ時入力遮断機能つき )
・ LCD 駆動電源入力
P-ch
N-ch
R
CMOS ヒステリシス入力
スタンバイ制御信号
LCD 駆動電源
K
プルアップ抵抗付き CMOS ヒステリシス
入力
R
R
リセット入力
L
CMOS ヒステリシス入力
R
CMOS ヒステリシス入力
M
R
プルダウン抵抗付き CMOS ヒステリシス
入力
CMOS ヒステリシス入力
R
DS07–13733–6
13
MB90800 シリーズ
■ デバイスの取扱いについて
1. ラッチアップの防止 , 電源投入について
本デバイスでは , 次に示すような場合にラッチアップ現象を生じることがあります。
・入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合
・VCC 端子と VSS 端子との間に定格を超える電圧が印加された場合
・VCC の電圧より , AVCC の電源が先に供給された場合
必ずアナログ系の電圧印加は , VCC と同時か , デジタル電源の投入後に行ってください ( 電源を OFF する場合は , アナ
ログ系電源を先に落とすか , 同時に落としてください ) 。
ラッチアップが起きると電源電流が激増し , 素子の熱破壊に至ることがありますので , 使用に際しては十分注意してく
ださい。
2. 未使用端子の処理について
未使用入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破損の原因になることがありますの
で , 2 kΩ 以上の抵抗を介して , プルアップまたはプルダウンの処置をしてください。
未使用入出力端子がある場合は , 出力状態に設定して開放とするか , 入力状態に設定して入力端子と同じ処理をしてく
ださい。
未使用出力端子がある場合は , 開放としてください。
3. A/D コンバータの電源端子処理
A/D コンバータを使用しない場合においても , AVCC = VCC, AVSS = VSS となるよう接続してください。
4. 外部クロック使用時の注意について
外部クロックを使用する場合は,X0 端子のみを駆動し,X1 端子は開放してください。
外部クロック使用例を下図に示します。
X0
MB90800 シリーズ
開放
X1
サブクロックモードを使用しない場合は,X0A = GND, X1A =開放としてください。
使用例を下図に示します。
X0A
MB90800 シリーズ
開放
X1A
5. 電源端子 (VCC/VSS) の取扱いについて
VCC または VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位
にすべきものどうしを接続してあります。不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作の防止 ,
総出力電流規格の遵守などのため , 必ずすべての VCC 端子と VSS 端子を外部で電源およびグランドに接続してください。
また , 電源供給源と本デバイスの VCC 端子と VSS 端子は低インピーダンスで接続してください。
本デバイスの近くで , VCC 端子と VSS 端子の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接続
することをお勧めします。
14
DS07–13733–6
MB90800 シリーズ
6. 水晶発振回路について
X0/X1 端子および X0A/X1A 端子の近くにノイズがあると , デバイスの誤動作の原因となる可能性があります。X0/X1,
X0A/X1A, 水晶発振子 ( またはセラミック発振子 ) およびグランドへのバイパスコンデンサをできるだけデバイスの近く
に配置するようにプリント板を設計してください。
グランドで X0/X1 端子および X0A/X1A 端子を取り囲むようにプリント板アートワークを設計すると , 安定した動作が
得られますので , この設計を強く推奨します。
各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。
7. PLL クロックモード動作中の注意
本マイクロコントローラで PLL クロックを選択している時に発振子が外れたり , あるいはクロック入力が停止した
場合 , 本マイクロコントローラは PLL 内部の自励発振回路の自走周波数で動作を継続する場合があります。この動作は ,
保証外の動作です。
8. 供給電源の安定化
VCC 電源電圧の動作範囲内においても , 電源の急激な変化があると誤動作を生じることがあります。安定化の基準とし
て , 商用周波数 (50 Hz/60 Hz) での VCC リップル変動 (P-P 値 ) は , 標準 VCC 値の 10%以下に , また電源の切換え時などの
瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるように電圧変動を抑えることをお勧めします。
9. 2 系統品を 1 系統で使用する場合
2 系統品である , MB90800 シリーズを 1 系統で使用する場合 , X0A = VSS:X1A = OPEN として使用してください。
10.FLASH へ書込みについて
FLASH への書込みは , 必ず , 動作電圧:VCC = 3.0 V ∼ 3.6 V 内で行ってください。
DS07–13733–6
15
MB90800 シリーズ
■ ブロックダイヤグラム
X0, X1
X0A∗, X1A∗
RST
クロック
制御回路
RAM
(2/4/10/16/28 K バイト )
ポ
|
ト
8
12
SEG0 ∼ SEG11
P00 ∼ P07/
SEG12 ∼ SEG19
8
P10 ∼ P17/
SEG20 ∼ SEG27
8
P30/SEG36/SO3
P31/SEG37/SC3
P32/SEG38/SI3
P33/SEG39/TMCK
P34/SEG40/IC0
P35/SEG41/IC1
P36/SEG42/OCU0
P37/SEG43/OCU1
P40/LED0
P41/LED1
P42/LED2
P43/LED3
P44/LED4
P45/LED5/TOT0
P46/LED6/TOT1
P47/LED7/TOT2
P50/SEG44/TIN0
P51/SEG45/TIN1
P52/SEG46/TIN2/PPG0
P53/SEG47/PPG1
P54/SI0
P55/SC0
P56/SO0
P57/SI1
16
ROM/Flash
(128/192/256 K バイト )
8
ポ
|
ト
0
LCD
コントローラ /
ドライバ
F2MC-16LX バス
V0/P80
V1/P81
V2/P82
V3
COM0
COM1
P83/COM2
P84/COM3
P20 ∼ P27/
SEG28 ∼ SEG35
CPU
F2MC-16LX コア
割込みコントローラ
8/10 ビット
A/D コンバータ
外部割込み
(4 チャネル )
ポ
|
ト
1
ポ
|
ト
2
I2C
ポ
|
ト
6
P60/AN0
P61/AN1
P62/AN2
P63/AN3
P64/AN4
P65/AN5/INT0
P66/AN6/INT1
P67/AN7/INT2
ポ
|
ト
7
P70/AN8/INT3
P71/AN9/SC1
P72/AN10/SO1
P73/AN11/SI2
P74/SDA/SC2
P75/SCL/SO2
P76
シリアル I/O 2/3
ポ
|
ト
3
プリスケーラ
2/3
OCU0/OCU1
フリーラン
タイマ
ポ
|
ト
4
P90∗
P91∗
*:X0A, X1A と P90, P91 はオプションによる
切換えとなります。
ICU0/ICU1
X0A, X1A : サブクロックあり
型格に S サフィックスなし /201 オプション
時計クロック出力
P90, P91: サブクロックなし
型格に S サフィックスあり /101 オプション
リロードタイマ
0/1/2
ポ
|
ト
5
ポ
|
ト
9
PPG0/PPG1
(注意事項)MB90V800 ( 評価用 ) の内蔵 ROM はあ
りません。内蔵 RAM については 28 K
バイトとなります。
UART0/UART1
プリスケーラ
0/1
DS07–13733–6
MB90800 シリーズ
■ メモリマップ
(ROM ミラー機能あり )
FFFFFFH
ROM 領域
アドレス #2
00FFFFH
008000H
ROM ミラー領域
32 K バイト
007917H
007900H
拡張 I/O 領域 2
アドレス #1
RAM 領域
レジスタ
000100H
0000CFH
0000C0H
0000BFH
000000H
拡張 I/O 領域 1
I/O 領域
品種
アドレス #1
アドレス #2
MB90803/S,
MB90F803/S
0010FFH
FE0000H
MB90F809/S
0028FFH
FD0000H
MB90F804-101/201
0040FFH
FC0000H
MB90V800-101/201
0070FFH
F80000H *
*:MB90V800 に ROM は内蔵されていません。ツール側での
ROM デコード領域 です。
MB90800 シリーズのメモリマップ
(注意事項)
・ ROM ミラー機能レジスタの設定を行った場合 , 00 バンクの上位側 (“008000H ∼ 00FFFFH”) に FF バンクの上位側
(“FF4000H ∼ FFFFFFH”) のデータがミラーイメージで見えます。
・ ROM ミラー機能は , C コンパイラのスモールモデルを有効に活かすためのものです。
・ FF バンクの下位 16 ビットアドレスは , 00 バンクの下位 16 ビットアドレスと同じです。ただし , FF バンクの ROM 領域
は 32 K バイトを超えるため , 00 バンクには , ROM 領域の全データをミラーイメージで見せることはできません。
・ C コンパイラのスモールモデルを使用する場合は , データテーブルを “FF8000H ∼ FFFFFFH” に格納しておくことで ,
“008000H ∼ 00FFFFH” にミラーイメージとしてデータテーブルを見せることができます。したがって , ポインタで far 指
定を宣言することなく , ROM 領域内のデータテーブルを参照できます。
DS07–13733–6
17
MB90800 シリーズ
■ F2MC-16L CPU プログラミングモデル
・専用レジスタ
AH
AL
アキュムレータ
USP
ユーザスタックポインタ
SSP
システムスタックポインタ
PS
プロセッサステータス
PC
プログラムカウンタ
DPR
ダイレクトページレジスタ
PCB
プログラムバンクレジスタ
DTB
データバンクレジスタ
USB
ユーザスタックバンクレジスタ
SSB
システムスタックバンクレジスタ
ADB
アディショナルデータバンクレジスタ
8 ビット
16 ビット
32 ビット
・汎用レジスタ
MSB
LSB
16 ビット
000180H + RP × 10H
RW0
RL0
RW1
RW2
RL1
RW3
R1
R0
RW4
R3
R2
RW5
R5
R4
RW6
R7
R6
RW7
RL2
RL3
・プロセッサステータス
bit
PS
18
15
13 12
ILM
8 7
RP
0
CCR
DS07–13733–6
MB90800 シリーズ
■ I/O マップ
書込み /
読込み
リソース名
初期値
ポート 0 データレジスタ
R/W
ポート 0
XXXXXXXXB
PDR1
ポート 1 データレジスタ
R/W
ポート 1
XXXXXXXXB
000002H
PDR2
ポート 2 データレジスタ
R/W
ポート 2
XXXXXXXXB
000003H
PDR3
ポート 3 データレジスタ
R/W
ポート 3
XXXXXXXXB
000004H
PDR4
ポート 4 データレジスタ
R/W
ポート 4
XXXXXXXXB
000005H
PDR5
ポート 5 データレジスタ
R/W
ポート 5
XXXXXXXXB
000006H
PDR6
ポート 6 データレジスタ
R/W
ポート 6
XXXXXXXXB
000007H
PDR7
ポート 7 データレジスタ
R/W
ポート 7
- XXXXXXXB
000008H
PDR8
ポート 8 データレジスタ
R/W
ポート 8
- - - XXXXXB
000009H
PDR9
ポート 9 データレジスタ
R/W
ポート 9
- - - - - - XXB
アドレス
レジスタ
略称
000000H
PDR0
000001H
レジスタ
00000AH
∼
00000FH
使用禁止
000010H
DDR0
ポート 0 方向レジスタ
R/W
ポート 0
0 0 0 0 0 0 0 0B
000011H
DDR1
ポート 1 方向レジスタ
R/W
ポート 1
0 0 0 0 0 0 0 0B
000012H
DDR2
ポート 2 方向レジスタ
R/W
ポート 2
0 0 0 0 0 0 0 0B
000013H
DDR3
ポート 3 方向レジスタ
R/W
ポート 3
0 0 0 0 0 0 0 0B
000014H
DDR4
ポート 4 方向レジスタ
R/W
ポート 4
0 0 0 0 0 0 0 0B
000015H
DDR5
ポート 5 方向レジスタ
R/W
ポート 5
0 0 0 0 0 0 0 0B
000016H
DDR6
ポート 6 方向レジスタ
R/W
ポート 6
0 0 0 0 0 0 0 0B
000017H
DDR7
ポート 7 方向レジスタ
R/W
ポート 7
- 0 0 0 0 0 0 0B
000018H
DDR8
ポート 8 方向レジスタ
R/W
ポート 8
- - - 0 0 0 0 0B
000019H
DDR9
ポート 9 方向レジスタ
R/W
ポート 9
- - - - - - 0 0B
00001AH
∼
00001DH
使用禁止
00001EH
ADER0
アナログ入力許可 0 レジスタ
R/W
ポート 6 , A/D
1 1 1 1 1 1 1 1B
00001FH
ADER1
アナログ入力許可 1 レジスタ
R/W
ポート 7, A/D
- - - - 1 1 1 1B
000020H
SMR0
シリアルモードレジスタ
R/W
0 0 0 0 0 - 0 0B
000021H
SCR0
シリアルコントロールレジスタ
R/W
0 0 0 0 0 1 0 0B
000022H
SIDR0/
SODR0
シリアルインプット / アウトプット
レジスタ
R/W
000023H
SSR0
シリアルデータレジスタ
R/W
000024H
000025H
UART0
XXXXXXXXB
0 0 0 0 1 0 0 0B
使用禁止
CDCR0
通信プリスケーラコントロールレジスタ
R/W
プリスケーラ 0
0 0 - - 0 0 0 0B
000026H
000027H
使用禁止
(続く)
DS07–13733–6
19
MB90800 シリーズ
アドレス
レジスタ
略称
000028H
SMR1
シリアルモードレジスタ
000029H
SCR1
シリアルコントロールレジスタ
00002AH
SIDR1/
SODR1
00002BH
SSR1
リソース名
R/W
R/W
0 0 0 0 0 1 0 0B
UART1
R/W, R
シリアルデータレジスタ
初期値
0 0 0 0 0 - 0 0B
R/W, W
シリアルインプット / アウトプット
レジスタ
00002CH
00002DH
書込み /
読込み
レジスタ
XXXXXXXXB
0 0 0 0 1 0 0 0B
使用禁止
CDCR1
通信プリスケーラコントロールレジスタ
R/W
プリスケーラ 1
0 0 - - 0 0 0 0B
00002EH
使用禁止
00002FH
000030H
ENIR
割込み /DTP 許可レジスタ
R/W
000031H
EIRR
割込み /DTP 要因レジスタ
R/W
000032H
ELVR
要求レベル設定レジスタ
R/W
0 0 0 0 0 0 0 0B
00------B
000033H
- - - - 0 0 0 0B
外部割込み
- - - - XXXXB
使用禁止
000034H
ADCS0
コントロールステータスレジスタ
下位
R/W
000035H
ADCS1
コントロールステータスレジスタ
上位
W, R/W
000036H
ADCR0
データレジスタ下位
R
XXXXXXXXB
000037H
ADCR1
データレジスタ上位
R, W
0 0 1 0 1 - XXB
000038H
A/D コンバータ
0 0 0 0 0 0 0 0B
使用禁止
ADMR
A/D 変換チャネル設定レジスタ
R/W
CPCLR
コンペアクリアレジスタ
R/W
TCDT
タイマカウンタデータレジスタ
R/W
00003EH
TCCSL
タイマカウンタコントロール / ステータス
レジスタ下位
R/W
0 0 0 0 0 0 0 0B
00003FH
TCCSH
タイマカウンタコントロール / ステータス
レジスタ上位
R/W
0 - - 0 0 0 0 0B
000039H
00003AH
00003BH
00003CH
00003DH
A/D コンバータ
0 0 0 0 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
16 ビット
フリーランタイマ
0 0 0 0 0 0 0 0B
000040H
∼
000043H
000044H
000045H
000046H
000047H
000048H
000049H
使用禁止
IPCP0
XXXXXXXXB
インプットキャプチャデータレジスタ 0
R
IPCP1
インプットキャプチャデータレジスタ 1
ICS01
コントロールステータスレジスタ
R/W
XXXXXXXXB
インプット
キャプチャ 0/1
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
使用禁止
(続く)
20
DS07–13733–6
MB90800 シリーズ
アドレス
00004AH
レジスタ
略称
レジスタ
書込み /
読込み
リソース名
初期値
0 0 0 0 0 0 0 0B
OCCP0
コンペアレジスタ 0
R/W
アウトプット
コンペア 0
OCCP1
コンペアレジスタ 1
R/W
アウトプット
コンペア 1
00004EH
OCSL
コントロールステータスレジスタ下位
R/W
00004FH
OCSH
コントロールステータスレジスタ上位
R/W
000050H
TMCSR0L
タイマ制御ステータスレジスタ下位
R/W
000051H
TMCSR0H
タイマ制御ステータスレジスタ上位
R/W
000052H
000053H
TMR0/
TMRLR0
16 ビットタイマレジスタ /
リロードレジスタ
R/W
000054H
TMCSR1L
タイマ制御ステータスレジスタ下位
R/W
000055H
TMCSR1H
タイマ制御ステータスレジスタ上位
R/W
000056H
000057H
TMR1/
TMRLR1
16 ビットタイマレジスタ /
リロードレジスタ
R/W
000058H
TMCSR2L
タイマ制御ステータスレジスタ下位
R/W
000059H
TMCSR2H
タイマ制御ステータスレジスタ上位
R/W
00005AH
00005BH
TMR2/
TMRLR2
16 ビットタイマレジスタ /
リロードレジスタ
R/W
00005CH
LCRL
LCDC 制御レジスタ下位
R/W
00004BH
00004CH
00004DH
00005DH
LCRH
LCDC 制御レジスタ上位
R/W
00005EH
LCRR
LCDC 範囲レジスタ
R/W
00005FH
000060H
000061H
SMCS0
SDR0
000063H
000065H
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
0 0 0 0 - - 0 0B
- - - 0 0 0 0 0B
0 0 0 0 0 0 0 0B
16 ビット
リロードタイマ 0
- - - - 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
16 ビット
リロードタイマ 1
- - - - 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
0 0 0 0 0 0 0 0B
16 ビット
リロードタイマ 2
- - - - 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
0 0 0 1 0 0 0 0B
LCD コントローラ /
ドライバ
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
使用禁止
000062H
000064H
アウトプット
コンペア 0/1
0 0 0 0 0 0 0 0B
シリアルモードコントロールステータス
レジスタ
R, R/W
R/W
シリアルデータレジスタ
R/W
SDCR0
通信プリスケーラコントロールレジスタ
R/W
SMCS1
シリアルモードコントロールステータス
レジスタ
R, R/W
000066H
SDR1
000067H
SDCR1
R/W
シリアルデータレジスタ
R/W
通信プリスケーラコントロールレジスタ
R/W
0 0 0 0 0 0 1 0B
SIO
( 拡張シリアル I/O)
通信プリスケーラ
(SIO)
- - - - 0 0 0 0B
XXXXXXXXB
0 - - - 0 0 0 0B
0 0 0 0 0 0 1 0B
SIO
( 拡張シリアル I/O)
通信プリスケーラ
(SIO)
- - - - 0 0 0 0B
XXXXXXXXB
0 - - - 0 0 0 0B
000068H
000069H
使用禁止
(続く)
DS07–13733–6
21
MB90800 シリーズ
書込み /
読込み
アドレス
レジスタ
略称
00006AH
IBSR
I2C ステータスレジスタ
00006BH
IBCR
I C コントロールレジスタ
00006CH
ICCR
I C クロックコントロールレジスタ
R/W
00006DH
IADR
I C アドレスレジスタ
R/W
XXXXXXXXB
00006EH
IDAR
I C データレジスタ
R/W
XXXXXXXXB
00006FH
ROMM
ROM ミラー機能選択レジスタ
000070H
PDCRL0
000071H
PDCRH0
PDCRL0/PDCRH0 PPG ダウンカウンタ
レジスタ
R
000072H
PCSRL0
PCSRL0/PCSRH0 PPG 周期設定レジスタ
W
000073H
PCSRH0
000074H
PDUTL0
000075H
PDUTH0
000076H
PCNTL0
000077H
PCNTH0
000078H
PDCRL1
000079H
PDCRH1
00007AH
PCSRL1
00007BH
PCSRH1
00007CH
PDUTL1
00007DH
PDUTH1
00007EH
PCNTL1
00007FH
PCNTH1
レジスタ
リソース名
R
0 0 0 0 0 0 0 0B
R/W
2
2
2
2
R/W, W
0 0 0 0 0 0 0 0B
2
IC
ROM ミラー
W
PCNTL0/PCNTH0 PPG 制御ステータスレ
ジスタ
R/W
PDCRL1/PDCRH1 PPG ダウンカウンタレ
ジスタ
R
PCSRL1/PCSRH1 PPG 周期設定レジスタ
W
W
PCNTL1/PCNTH1 PPG 制御ステータスレ
ジスタ
R/W
XXXXXXX1B
1 1 1 1 1 1 1 1B
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
- - 0 0 0 0 0 0B
0 0 0 0 0 0 0 -B
1 1 1 1 1 1 1 1B
1 1 1 1 1 1 1 1B
XXXXXXXXB
16 ビット
PPG1
PDUTL1/PDUTH1 PPG デューティ設定レ
ジスタ
XX0XXXXXB
1 1 1 1 1 1 1 1B
16 ビット
PPG0
PDUTL0/PDUTH0 PPG デューティ設定レ
ジスタ
初期値
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
- - 0 0 0 0 0 0B
0 0 0 0 0 0 0 -B
000080H
∼
000095H
( 予約領域 )
000096H
使用禁止
000097H
( 予約領域 )
000098H
∼
00009DH
使用禁止
00009EH
PACSR
00009FH
DIRR
0000A0H
LPMCR
0000A1H
CKSCR
ROM 修正コントロールレジスタ
R/W
ROM 修正
0 0 0 0 0 0 0 0B
遅延割込み要因発生 / 解除レジスタ
R/W
遅延割込み
- - - - - - - 0B
低消費電力モード制御レジスタ
R/W, W
0 0 0 1 1 0 0 0B
クロック選択レジスタ
R/W, R
低消費電力
制御回路
1 1 1 1 1 1 0 0B
0000A2H
∼
0000A7H
使用禁止
0000A8H
WDTC
ウォッチドッグタイマ制御レジスタ
0000A9H
TBTC
タイムベースタイマ制御レジスタ
R, W
ウォッチドッグ
タイマ
XXXXX 1 1 1B
R/W, W
タイムベース
タイマ
1 - - 0 0 1 0 0B
(続く)
22
DS07–13733–6
MB90800 シリーズ
(続き)
アドレス
レジスタ
略称
0000AAH
WTC
レジスタ
時計タイマ制御レジスタ
書込み /
読込み
リソース名
初期値
R/W, R
時計タイマ
( サブクロック )
1 X0 1 1 0 0 0B
0000ABH
∼
0000ADH
使用禁止
0000AEH
FMCS
フラッシュ制御レジスタ
R/W
フラッシュ I/F
0 0 0X 0 0 0 0B
0000AFH
TMCS
時計クロック出力制御レジスタ
R/W
時計用クロック
分周
XXXXX 0 0 0B
0000B0H
ICR00
割込み制御レジスタ 00
R/W, W, R
0 0 0 0 0 1 1 1B
0000B1H
ICR01
割込み制御レジスタ 01
R/W, W, R
0 0 0 0 0 1 1 1B
0000B2H
ICR02
割込み制御レジスタ 02
R/W, W, R
0 0 0 0 0 1 1 1B
0000B3H
ICR03
割込み制御レジスタ 03
R/W, W, R
0 0 0 0 0 1 1 1B
0000B4H
ICR04
割込み制御レジスタ 04
R/W, W, R
0 0 0 0 0 1 1 1B
0000B5H
ICR05
割込み制御レジスタ 05
R/W, W, R
0 0 0 0 0 1 1 1B
0000B6H
ICR06
割込み制御レジスタ 06
R/W, W, R
0 0 0 0 0 1 1 1B
0000B7H
ICR07
割込み制御レジスタ 07
R/W, W, R
0000B8H
ICR08
割込み制御レジスタ 08
R/W, W, R
割込み
コントローラ
0 0 0 0 0 1 1 1B
0 0 0 0 0 1 1 1B
0000B9H
ICR09
割込み制御レジスタ 09
R/W, W, R
0 0 0 0 0 1 1 1B
0000BAH
ICR10
割込み制御レジスタ 10
R/W, W, R
0 0 0 0 0 1 1 1B
0000BBH
ICR11
割込み制御レジスタ 11
R/W, W, R
0 0 0 0 0 1 1 1B
0000BCH
ICR12
割込み制御レジスタ 12
R/W, W, R
0 0 0 0 0 1 1 1B
0000BDH
ICR13
割込み制御レジスタ 13
R/W, W, R
0 0 0 0 0 1 1 1B
0000BEH
ICR14
割込み制御レジスタ 14
R/W, W, R
0 0 0 0 0 1 1 1B
0000BFH
ICR15
割込み制御レジスタ 15
R/W, W, R
0 0 0 0 0 1 1 1B
0000CAH
FWR0
フラッシュメモリ書込みコントロール
レジスタ 0
R/W
0000CBH
FWR1
フラッシュメモリ書込みコントロール
レジスタ 1
R/W
0000CCH
SSR0
セクタ変換設定レジスタ
R/W
0 0 0 0 0 0 0 0B
フラッシュ I/F
(MB90F803/S のみ
対象 )
0 0 XXXXX 0B
XXXXXXXXB
001FF0H
001FF1H
PADR0
001FF2H
プログラムアドレス
検出レジスタ 0
R/W
PADR1
001FF5H
プログラムアドレス
検出レジスタ 1
R/W
VRAM
LCD 表示用 RAM
R/W
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
007900H
∼
007917H
XXXXXXXXB
アドレス一致検出
機能
001FF3H
001FF4H
0 0 0 0 0 0 0 0B
LCD コントローラ /
ドライバ
XXXXXXXXB
・ 読込み / 書込みについての説明
R/W :リード・ライト可能
R :リードオンリ
W :ライトオンリ
・ 初期値についての説明
0 :初期値は “0”
1 :初期値は “1”
X :初期値は不定
- :未使用
DS07–13733–6
23
MB90800 シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込みベクタ
EI2OS
対応
割込み制御レジスタ
アドレス
ICR
アドレス
優先
強度
×
#08
08H
FFFFDCH
⎯
⎯
強
INT 9 命令
×
#09
09H
FFFFD8H
⎯
⎯
例外処理
×
#10
0AH
FFFFD4H
⎯
⎯
DTP/ 外部割込み ch.0
○
#11
0BH
FFFFD0H
ICR00
0000B0H
DTP/ 外部割込み ch.1
○
#13
0DH
FFFFC8H
ICR01
0000B1H
シリアル I/O ch.2
×
#15
0FH
FFFFC0H
10H
FFFFBCH
0000B2H
○
#16
ICR02
DTP/ 外部割込み ch.2/ch.3
シリアル I/O ch.3
×
#17
11H
FFFFB8H
12H
FFFFB4H
0000B3H
○
#18
ICR03
16 ビットフリーランタイマ
時計タイマ
×
#19
13H
FFFFB0H
ICR04
0000B4H
16 ビットリロードタイマ ch.2
○
#21
15H
FFFFA8H
ICR05
0000B5H
16 ビットリロードタイマ ch.0
△
#23
17H
FFFFA0H
18H
FFFF9CH
0000B6H
△
#24
ICR06
16 ビットリロードタイマ ch.1
インプットキャプチャ ch.0
△
#25
19H
FFFF98H
1AH
FFFF94H
0000B7H
△
#26
ICR07
インプットキャプチャ ch.1
PPG タイマ ch.0 カウンタボロー
○
#27
1BH
FFFF90H
ICR08
0000B8H
アウトプットコンペア一致
○
#29
1DH
FFFF88H
ICR09
0000B9H
PPG タイマ ch.1 カウンタボロー
○
#31
1FH
FFFF80H
ICR10
0000BAH
タイムベースタイマ
×
#33
21H
FFFF78H
ICR11
0000BBH
UART0 受信終了
◎
#35
23H
FFFF70H
24H
FFFF6CH
0000BCH
△
#36
ICR12
UART0 送信終了
A/D コンバータ変換終了
○
#37
25H
FFFF68H
26H
FFFF64H
0000BDH
×
#38
ICR13
I2C インタフェース
UART1・受信
◎
#39
27H
FFFF60H
28H
FFFF5CH
0000BEH
△
#40
ICR14
UART1・送信
フラッシュメモリステータス
×
#41
29H
FFFF58H
2AH
FFFF54H
0000BFH
×
#42
ICR15
遅延割込み出力モジュール
割込み要因
リセット
番号
*
弱
○:使用可能
×:使用不可
◎:使用可能 , EI2OS 停止機能付
△:ICR を共有する割込み要因を使用しない場合に使用可能
*:同時に同じレベルの割込みが発生した場合は , 割込みベクタ番号の小さい割込み要因を優先します。
・同一の割込み制御レジスタ (ICR) に 2 つの割込み要因があるリソースは , EI2OS の使用を許可した場合 , どちらかの
割込み要因を検出すると EI2OS が起動されます。EI2OS 起動中は起動要因以外の割込みはマスクされるため , EI2OS
使用時はどちらかの割込み要因をマスクして使用することを推奨します。
・同一の割込み制御レジスタ (ICR) に 2 つの割込み要因があるリソースは , 割込みフラグが EI2OS 割込みクリア信号で
クリアされます。
24
DS07–13733–6
MB90800 シリーズ
■ 周辺リソース
1. I/O ポート
I/O ポートは , ポートデータレジスタ (PDR) を設定することで , CPU からデータを I/O 端子に出力したり , I/O 端子に入
力された信号を CPU に取り込んだりする機能があります。
また , ポート方向レジスタ (DDR) によって , ポートの入出力の
方向をビット単位で任意に設定できます。
MB90800 シリーズには , 68 本 ( サブクロック未使用時:70 本 ) の入出力があります。ポート 0 ∼ポート 8 ( サブクロック
なし品:ポート 0 ∼ポート 9) が入出力ポートです。
(1) ポートデータレジスタ
PDR0
bit
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス:000000H
P07
P06
P05
P04
P03
P02
P01
P00
不定
R/W *
PDR1
15
14
13
12
11
10
9
8
P17
P16
P15
P14
P13
P12
P11
P10
不定
R/W *
不定
R/W *
不定
R/W *
不定
R/W *
不定
R/W *
不定
R/W *
不定
R/W *
不定
R/W *
不定
R/W *
bit
アドレス:000001H
PDR2
bit
アドレス:000002H
PDR3
bit
アドレス:000003H
PDR4
bit
アドレス:000004H
PDR5
bit
アドレス:000005H
PDR6
bit
アドレス:000006H
PDR7
bit
アドレス:000007H
PDR8
bit
7
6
5
4
3
2
1
0
P27
P26
P25
P24
P23
P22
P21
P20
15
14
13
12
11
10
9
8
P37
P36
P35
P34
P33
P32
P31
P30
7
6
5
4
3
2
1
0
P47
P46
P45
P44
P43
P42
P41
P40
15
14
13
12
11
10
9
8
P57
P56
P55
P54
P53
P52
P51
P50
7
6
5
4
3
2
1
0
P67
P66
P65
P64
P63
P62
P61
P60
15
14
13
12
11
10
9
8
⎯
P76
P75
P74
P73
P72
P71
P70
7
6
5
4
3
2
1
0
アドレス:000008H
⎯
⎯
⎯
P84
P83
P82
P81
P80
PDR9
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
P91
P90
bit
アドレス:000009H
− :未使用
*:入出力ポートの R/W は , メモリの R/W とは多少動作が異なり , 以下のような動作をします。
・入力モード
リード時:対応する端子レベルが読み出されます。
ライト時:出力用のラッチに書き込まれます。
・出力モード
リード時:データレジスタラッチの値が読み出されます。
ライト時:対応する端子に出力されます。
DS07–13733–6
25
MB90800 シリーズ
(2) ポート方向レジスタ
DDR0
bit
アドレス:000010H
DDR1
bit
アドレス:000011H
DDR2
bit
アドレス:000012H
DDR3
bit
アドレス:000013H
DDR4
bit
アドレス:000014H
DDR5
bit
アドレス:000015H
DDR6
bit
アドレス:000016H
DDR7
bit
7
6
5
4
3
2
1
0
初期値
アクセス
D07
D06
D05
D04
D03
D02
D01
D00
00000000B
R/W
15
14
13
12
11
10
9
8
D17
D16
D15
D14
D13
D12
D11
D10
00000000B
R/W
00000000B
R/W
00000000B
R/W
00000000B
R/W
00000000B
R/W
00000000B
R/W
- 0000000B
R/W
- - - 00000B
R/W
- - - - - - 00B
R/W
7
6
5
4
3
2
1
0
D27
D26
D25
D24
D23
D22
D21
D20
15
14
13
12
11
10
9
8
D37
D36
D35
D34
D33
D32
D31
D30
7
6
5
4
3
2
1
0
D47
D46
D45
D44
D43
D42
D41
D40
15
14
13
12
11
10
9
8
D57
D56
D55
D54
D53
D52
D51
D50
7
6
5
4
3
2
1
0
D67
D66
D65
D64
D63
D62
D61
D60
15
14
13
12
11
10
9
8
アドレス:000017H
⎯
D76
D75
D74
D73
D72
D71
D70
DDR8
7
6
5
4
3
2
1
0
アドレス:000018H
⎯
⎯
⎯
D84
D83
D82
D81
D80
DDR9
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
D91
D90
bit
bit
アドレス:000019H
− :未使用
各端子がポートとして機能している場合 , 対応する各端子は以下のようにポート方向レジスタにより制御されます。
0:入力モード
1:出力モード
リセットで “0” になります。
(注意事項)リードモディファイライト (RMW) 系命令 ( ビットセットなどの命令 ) を使用して本レジスタにアクセスする
と , 命令で注目しているビットは所定の値になります。しかし , それ以外のビットで入力設定した出力レジ
スタの内容はその時の端子の入力値に書き変わります。このため , 入力として使用していた端子を出力に切
り換えるときには , 初めに , 希望値を PDR に書き込んでから DDR をセットし , 出力に切り換えてください。
26
DS07–13733–6
MB90800 シリーズ
(3) アナログ入力許可レジスタ
ADER0
bit
アドレス:00001EH
ADER1
bit
アドレス:00001FH
7
6
5
4
3
ADE3
2
ADE2
1
ADE1
0
初期値
アクセス
ADE0
11111111B
R/W
- - - -1111B
R/W
ADE7
ADE6
ADE5
ADE4
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
ADE11
ADE10
ADE9
ADE8
− :未使用
ポート 6 の各端子は以下のようにアナログ入力許可レジスタにより制御します。
0:ポート入出力モード
1:アナログ入力モード
リセットで “1” になります。
DS07–13733–6
27
MB90800 シリーズ
2. UART
UART は , 非同期 ( 調歩同期 ) 通信 , または CLK 同期通信を行うためのシリアル I/O ポートです。
・ 全二重ダブルバッファ
・ 非同期 ( 調歩同期 ) , CLK 同期通信 ( スタートビット / ストップビットなし ) が可能
・ マルチプロセッサモードのサポート
・ 専用ボーレートジェネレータ内蔵
非同期 :120192/60096/30048/15024/781.25 K/390.625 kbps
CLK 同期 :25 M/12.5 M/6.25 M/3.125 M/1.5627 M/781.25 kbps
・ 外部クロックによる自由なボーレートの設定が可能
・ データ長 7 ビット ( 非同期ノーマルモードのみ ) /8 ビット長
・ マスタ / スレーブ型通信機能 ( マルチプロセッサモード時 ):1 ( マスタ ) 対 n ( スレーブ ) 間の通信可能
・ エラー検出機能 ( パリティ, フレーミング , オーバラン )
・ 転送信号は NRZ 符号
(1) レジスタ一覧
bit
8 7
15
CDCR
⎯
SCR
SMR
SSR
SIDR (R)/SODR (W)
8 ビット
8 ビット
シリアルモードレジスタ (SMR0, SMR1)
bit
7
6
000020H
MD1
MD0
アドレス: 000028H
R/W
R/W
R/W
4
3
2
1
0
CS2
CS1
CS0
⎯
SCKE
SOE
00000 - 00B
R/W
R/W
R/W
⎯
R/W
R/W
リード / ライト
12
11
10
9
8
CL
A/D
REC
RXE
TXE
00000100B
R/W
R/W
W
R/W
R/W
リード / ライト
1
0
初期値
D1
D0
XXXXXXXXB
R/W
シリアルインプット / アウトプットレジスタ (SIDR0, SIDR1/SODR0, SODR1)
bit
7
6
5
4
3
2
000022H
D7
D6
D5
D4
D3
D2
アドレス: 00002AH
R/W
R/W
シリアルデータレジスタ (SSR0, SSR1)
bit
15
14
000023H
アドレス: 00002BH
PE
ORE
R
R
000025H
00002DH
初期値
R/W
R/W
R/W
R/W
R/W
R/W
13
12
11
10
9
8
FRE
RDRF
TDRE
BDS
RIE
TIE
00001000B
R
R
R
R/W
R/W
R/W
リード / ライト
11
10
9
8
通信プリスケーラコントロールレジスタ (CDCR0, CDCR1)
bit
15
14
13
12
アドレス:
初期値
5
シリアルコントロールレジスタ (SCR0, SCR1)
bit
15
14
13
000021H
PEN
P
SBL
アドレス: 000029H
R/W
0
リード / ライト
初期値
MD
URST
⎯
⎯
予約
DIV2
DIV1
DIV0
初期値
00 - - 0000B
R/W
R/W
⎯
⎯
R/W
R/W
R/W
R/W
リード / ライト
− :未使用
28
DS07–13733–6
MB90800 シリーズ
(2) ブロックダイヤグラム
制御信号
受信割込み
(CPU ヘ )
専用ボーレート
ジェネレータ
16 ビット
リロードタイマ 0
クロック
選択回路
送信クロック
送信割込み
(CPU ヘ )
受信クロック
SC 端子
SI 端子
受信制御回路
送信制御回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
SO 端子
受信状態判定回路
EI2OS 用受信エラー
発生信号
(CPU へ )
受信用シフタ
送信用シフタ
受信制御
回路
送信開始
SIDR
SODR
F2MC-16LX バス
SMR
レジスタ
MD1
MD0
CS2
CS1
CS0
SCKE
SOE
SCR
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR
レジスタ
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
制御信号
DS07–13733–6
29
MB90800 シリーズ
3. I2C インタフェース
I2C インタフェースは , 内部 IC バスをサポートするシリアル入出力ポートで , I2C バス上のマスタ / スレーブデバイスと
して動作します。MB90800 シリーズでは , I2C インタフェースを 1 チャネル内蔵しています。
以下に , I2C インタフェースの特長を示します。
・ マスタ / スレーブ送受信
・ アービトレーション機能
・ クロック同期化機能
・ スレーブアドレス / ジェネラルコールアドレス検出機能
・ 転送方向検出機能
・ スタートコンディションの繰り返し発生,および検出機能
・ バスエラー検出機能
・ 転送レートは , 100 kbps までサポート可能
(1) レジスタ一覧
I2C ステータスレジスタ (IBSR)
bit
7
アドレス: 00006AH
5
4
3
2
1
0
BB
RSC
AL
LRB
TRX
AAS
GCA
FBT
R
R
R
R
R
R
R
R
リード / ライト
14
13
12
11
10
9
8
初期値
00000000B
BER
BEIE
SCC
MSS
ACK
GCAA
INTE
INT
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
5
4
3
2
1
0
I2C コントロールレジスタ (IBCR)
bit
15
アドレス: 00006BH
I2C クロックコントロールレジスタ (ICCR)
bit
7
6
H
00006C
アドレス:
I2C データレジスタ (IDAR)
bit
アドレス: 00006EH
I2C アドレスレジスタ (IADR)
bit
アドレス: 00006DH
初期値
00000000B
6
⎯
⎯
EN
CS4
CS3
CS2
CS1
CS0
⎯
⎯
R/W
R/W
R/W
R/W
R/W
R/W
15
14
13
12
11
10
9
8
D7
D6
D5
D4
D3
D2
D1
D0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
⎯
A6
A5
A4
A3
A2
A1
A0
⎯
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
初期値
XX0XXXXXB
リード / ライト
初期値
XXXXXXXXB
リード / ライト
初期値
XXXXXXXXB
リード / ライト
− :未使用
30
DS07–13733–6
MB90800 シリーズ
(2) ブロックダイヤグラム
ICCR
EN
I2C イネーブル
クロック分周 1
ICCR
5
6
7
マシンクロック
8
CS4
CS3
クロック選択 1
クロック分周 2
CS2
CS1
内
部
デ
|
タ
バ
ス
2 4 8
CS0
16
32
64
128 256
RSC
LRB
TRX
シフトクロック発生
クロック選択 2
シフトクロック
エッジ変化タイミング
IBSR
BB
Sync
バスビジー
リピートスタート
スタート・ストップ
コンディション検出
Last Bit
エラー
送/受
First Byte
FBT
AL
アービトレーションロスト検出
IBCR
BER
SCL
BEIE
割込み要求
INTE
IRQ
SDA
INT
終了
IBCR
SCC
スタート
MSS
マスタ
ACK
ACK 許可
GCAA
GC-ACK 許可
スタート・ストップ
コンディション検出
IDAR
IBSR
AAS
GCA
スレーブ
グローバルコール
スレーブアドレス比較
IADR
DS07–13733–6
31
MB90800 シリーズ
4. 拡張 I/O シリアルインタフェース
拡張 I/O シリアルインタフェースは , 8 ビット× 2 チャネル構成のクロック同期式によるデータ転送が可能です。また ,
データ転送において LSB ファースト /MSB ファーストの選択が可能です。
シリアル I/O の動作モードには , 以下の 2 種類があります。
・ 内部シフトクロックモード: 内部クロックに同期してデータを転送します。
・ 外部シフトクロックモード: 外部端子 (SC) から入力されるクロックに同期してデータを転送します。このモードで
外部端子 (SC) を共有している汎用ポートを設定することで , CPU の命令による転送動
作が可能です。
(1) レジスタ一覧
シリアルモードコントロールステータスレジスタ (SMCS0, SMCS1)
bit
15
14
13
12
11
000060H
アドレス: 000064H
SMD2 SMD1 SMD0
SIE
SIR
bit
000061H
アドレス: 000065H
10
9
8
BUSY
STOP
STRT
初期値
00000010B
リード / ライト
R/W
R/W
R/W
R/W
R/W
R
R/W
R/W
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
MODE
BDS
SOE
SCOE
⎯
⎯
⎯
⎯
R/W
R/W
R/W
R/W
5
4
3
2
1
0
D5
D4
D3
D2
D1
D0
R/W
R/W
R/W
R/W
R/W
R/W
11
10
9
8
予約
DIV2
DIV1
DIV0
0---0000B
R/W
R/W
R/W
R/W
リード / ライト
シリアルデータレジスタ (SDR0, SDR1)
bit
7
6
000062H
アドレス: 000066H
D7
D6
R/W
R/W
通信プリスケーラコントロールレジスタ (SDCR0, SDCR1)
bit
15
14
13
12
000063H
アドレス: 000067H
MD
⎯
⎯
⎯
R/W
⎯
⎯
⎯
初期値
----0000B
リード / ライト
初期値
XXXXXXXXB
リード / ライト
初期値
− :未使用
32
DS07–13733–6
MB90800 シリーズ
(2) ブロックダイヤグラム
内
(MSB ファースト ) D0 ∼ D7
部 デ ー タ バ ス
D7 ∼ D0 (LSB ファースト )
初期値
転送方向選択
SI2, SI3
リード
ライト
SDR ( シリアルデータレジスタ )
SO2, SO3
SC2, SC3
シフトクロック
カウンタ
制御回路
内部クロック
2
1
0
SMD2 SMD1 SMD0
SIE
SIR
BUSY STOP STRT MODE BDS
SOE SCOE
割込み
要求
内
DS07–13733–6
部 デ ー タ バ ス
33
MB90800 シリーズ
5. 8/10 ビット A/D コンバータ
この 8/10 ビット A/D コンバータには , 以下の特長があります。
・ 変換時間:1 チャネル当たり最小 3.1 μs
(78 マシンサイクル / マシンクロック 25 MHz 時 / サンプリング時間含む )
・ サンプリング時間:1 チャネル当たり最小 2.0 μs
(50 マシンサイクル / マシンクロック 25 MHz 時 )
・ サンプル & ホールド回路付 RC 型逐次比較変換方式を採用
・ 8 または 10 ビット分解能選択可能
・ アナログ入力は 12 チャネルからプログラムで選択
シングル変換モード :選択した 1 チャネルを変換
スキャン変換モード :連続した複数のチャネルを変換。
最大 12 チャネルプログラム可能
連続変換モード
:指定チャネルを繰り返し変換
停止変換モード
:1 チャネルを変換したら一時停止して , 次の起動がかかるまで待機 ( 変換開始の同期が可能 )
・ A/D 変換が終了した場合に割込み要求を出力し , EI2OS を起動
・ 割込み許可に設定した状態で , A/D 変換を実行した場合 , 変換データ保護機能が動作
・ 起動要因として , ソフト , タイマ ( 立上りエッジ ) を選択可能
(1) レジスタ一覧
ADCS1, ADCS0 ( コントロールステータスレジスタ )
ADCS0
bit
アドレス :000034H
ADCS1
bit
アドレス :000035H
7
6
5
4
3
2
1
0
MD1
MD0
⎯
⎯
⎯
⎯
⎯
⎯
R/W
R/W
⎯
⎯
⎯
⎯
⎯
⎯
15
14
13
12
11
10
9
8
BUSY
INT
INTE
PAUS
STS1
STS0
STRT
予約
R/W
R/W
R/W
R/W
R/W
R/W
W
R/W
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
R
R
R
R
R
R
R
R
15
14
13
12
11
10
9
8
S10
ST1
ST0
CT1
CT0
⎯
D9
D8
W
W
W
W
W
⎯
R
R
ADCR1, ADCR0 ( データレジスタ )
ADCR0
bit
7
アドレス :000036H
ADCR1
bit
アドレス :000037H
初期値
00 - - - - - - B
リード / ライト
初期値
00000000B
リード / ライト
初期値
XXXXXXXXB
リード / ライト
初期値
00101 - XXB
リード / ライト
− :未使用
34
DS07–13733–6
MB90800 シリーズ
(2) ブロックダイヤグラム
AVCC
AVR
MPX
AVSS
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
AN8
AN9
AN10
AN11
D/A コンバータ
入
力
回
路
逐次比較レジスタ
比較器
デ
|
タ
バ
ス
サンプル &
ホールド回路
デ
コ
|
ダ
16 ビットリロードタイマ
タイマ起動
ADCR0, ADCR1
A/D 変換チャネル設定レジスタ
ADCS0 A/D 制御ステータス
レジスタ下位
ADCS1 A/D 制御ステータス
レジスタ上位
ADCS0, ADCS1,
ADMR
動作クロック
φ
DS07–13733–6
データレジスタ
プリスケーラ
35
MB90800 シリーズ
6. 16 ビット PPG
PPG タイマは , 以下から構成されています。
・プリスケーラ
・16 ビットダウンカウンタ:1 本
・周期設定用バッファ付 16 ビットデータレジスタ
・デューティ設定用バッファ付 16 ビットコンペアレジスタ
・端子制御部
ソフトウェアトリガに同期させたパルスを出力できます。
PCSRL, PCSRH/PDUTL, PDUTH のレジスタ値を書き換えることで , 出力するパルスを任意の周期とデューティに変える
ことができます。
・ PWM 機能
トリガに同期させ , 上記 PCSR/PDUT を書き換えながらプログラマブルにパルスを出力できます。
外付け回路により , D/A コンバータとしても使用できます。
・ ワンショット機能
トリガ入力のエッジを検出し , 単一パルスを出力できます。
・ 16 ビットダウンカウンタ
カウンタ動作クロックは , 8 種類から選択できます。内部クロックは , 8 種類です。
(φ, φ2, φ4, φ8, φ16, φ32, φ64, φ128) φ:マシンクロック
カウンタ値は , リセット , カウンタボローにより “FFFFH” に初期化できます。
・ 割込み要求
PPG タイマは , 以下の条件で割込み要求を発生します。
・タイマ起動
・カウンタボロー発生 ( 周期一致 )
・デューティ一致発生
36
DS07–13733–6
MB90800 シリーズ
(1) レジスタ一覧
PCNTH (PCNTH0/PCNTH1 PPG 制御ステータスレジスタ )
000077H
00007FH
bit
15
14
13
12
11
10
9
8
CNTE
STGR
MDSE
RTRG
CKS2
CKS1
CKS0
PGMS
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
初期値
0000000 - B
リード / ライト
PCNTL (PCNTL0/PCNTL1 PPG 制御ステータスレジスタ )
000076H
00007EH
bit
7
6
5
4
3
2
1
0
⎯
⎯
IREN
IRQF
IRS1
IRS0
POEN
OSEL
⎯
⎯
R/W
R/W
R/W
R/W
R/W
R/W
初期値
- - 000000B
リード / ライト
PDCRH (PDCRH0/PDCRH1 PPG ダウンカウンタレジスタ )
000071H
000079H
bit
初期値
11111111B
15
14
13
12
11
10
9
8
DC15
DC14
DC13
DC12
DC11
DC10
DC09
DC08
R
R
R
R
R
R
R
R
リード / ライト
初期値
11111111B
PDCRL (PDCRL0/PDCRL1 PPG ダウンカウンタレジスタ )
bit
000070H
000078H
7
6
5
4
3
2
1
0
DC07
DC06
DC05
DC04
DC03
DC02
DC01
DC00
R
R
R
R
R
R
R
R
リード / ライト
初期値
XXXXXXXXB
PCSRH (PCSRH0/PCSRH1 PPG 周期設定レジスタ )
bit
000073H
00007BH
15
14
13
12
11
10
9
8
CS15
CS14
CS13
CS12
CS11
CS10
CS09
CS08
W
W
W
W
W
W
W
W
リード / ライト
初期値
XXXXXXXXB
PCSRL (PCSRL0/PCSRL1 PPG 周期設定レジスタ )
bit
000072H
00007AH
7
6
5
4
3
2
1
0
CS07
CS06
CS05
CS04
CS03
CS02
CS01
CS00
W
W
W
W
W
W
W
W
リード / ライト
初期値
XXXXXXXXB
PDUTH (PDUTH0/PDUTH1 PPG デューティ設定レジスタ )
bit
000075H
00007DH
15
14
13
12
11
10
9
8
DU15
DU14
DU13
DU12
DU11
DU10
DU09
DU08
W
W
W
W
W
W
W
W
リード / ライト
初期値
XXXXXXXXB
PDUTL (PDUTL0/PDUTL1 PPG デューティ設定レジスタ )
bit
000074H
00007CH
7
6
5
4
3
2
1
0
DU07
DU06
DU05
DU04
DU03
DU02
DU01
DU00
W
W
W
W
W
W
W
W
リード / ライト
− :未使用
DS07–13733–6
37
MB90800 シリーズ
(2) ブロックダイヤグラム
・16 ビット PPG ch.0/ch.1 ブロックダイヤグラム
プリスケーラ
1/1
PCSR
1/2
PDUT
1/4
1/8
1/16
クロック
1/32
ロード
CMP
PCNT
16 ビット
ダウンカウンタ
1/64
1/128
スタート
ボロー
PPG マスク
マシンクロック
φ
S
PPG 出力
Q
R
反転ビット
イネーブル
ソフトトリガ
38
割
込
み
選
択
割込み
DS07–13733–6
MB90800 シリーズ
7. 遅延割込み発生モジュール
遅延割込み発生モジュールは , タスク切換え用の割込み要求を出力します。
ソフトウェアでハードウェア割込み要求を
発生することができます。
(1) レジスタ一覧
遅延割込み要因発生 / 解除レジスタ (DIRR)
DIRR
bit
15
14
アドレス :00009FH
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
⎯
R0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
R/W
初期値
- - - - - - - 0B
リード / ライト
− :未使用
(2) ブロックダイヤグラム
F2MC-16LX バス
遅延割込み要因発生 / 解除デコーダ
要因ラッチ
DS07–13733–6
39
MB90800 シリーズ
8. DTP/ 外部割込み
DTP (Data Transfer Peripheral) / 外部割込み回路は , 外部割込み入力端子から入力された割込み要求を検出し , 割込み要求
を出力します。
(1) レジスタ一覧
割込み /DTP 許可レジスタ (ENIR)
ENIR
bit
7
アドレス :000030H
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
EN3
EN2
EN1
EN0
初期値
- - - - 0000B
⎯
⎯
⎯
⎯
R/W
R/W
R/W
R/W
リード / ライト
14
13
12
11
10
9
8
割込み /DTP 要因レジスタ (EIRR)
EIRR
bit
15
⎯
⎯
⎯
⎯
ER3
ER2
ER1
ER0
初期値
- - - - XXXXB
⎯
⎯
⎯
⎯
R/W
R/W
R/W
R/W
リード / ライト
要求レベル設定レジスタ (ELVR)
ELVR
bit
7
6
5
4
3
2
1
0
LB3
LA3
LB2
LA2
LB1
LA1
LB0
LA0
初期値
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
アドレス :000031H
アドレス :000032H
− :未使用
(2) ブロックダイヤグラム
F2MC-16LX バス
4
4
4
8
40
割込み /DTP 許可レジスタ
ゲート
要因 F/F
エッジ検出回路
4
要求入力
割込み /DTP 要因レジスタ
要求レベル設定レジスタ
DS07–13733–6
MB90800 シリーズ
9. 16 ビット入出力タイマ
16 ビット入出力タイマは , 16 ビットフリーランタイマ 1 本 , アウトプットコンペア 2 本 , インプットキャプチャ2 本で
構成されています。本機能を用いることにより 16 ビットフリーランタイマをベースとする 6 本の独立した波形出力が可能
であり , 入力パルス幅測定 , 外部クロック周期の測定が可能です。
・全体レジスタ一覧
・16 ビットフリーランタイマ
bit 15
0
00003BH/00003AH
CPCLR
00003DH/00003CH
TCDT
00003FH/00003EH
TCCSH
コンペアクリアレジスタ
タイマカウンタデータ
レジスタ
タイマカウンタ
コントロール / ステータス
レジスタ
TCCSL
・16 ビットアウトプットコンペア
bit 15
0
00004AH/00004BH,
00004CH/00004DH
コンペアレジスタ
OCCP0, OCCP1
00004FH/00004EH
OCSH
コントロールステータス
レジスタ
OCSL
・16 ビットインプットキャプチャ
bit
000044H/000045H,
000046H/000047H
000048H
DS07–13733–6
15
0
インプットキャプチャ
データレジスタ
IPCP0, IPCP1
ICS01
コントロールステータス
レジスタ
41
MB90800 シリーズ
・ブロックダイヤグラム
コントロールロジック
割込み
16 ビットフリーランタイマ
16 ビットタイマ
クリア
バ
ス
42
各
ブ
ロ
ッ
ク
へ
アウトプット
コンペア 0
コンペアレジスタ 0
TQ
OCU0
アウトプット
コンペア 1
コンペアレジスタ 1
TQ
OCU1
インプット
キャプチャ 0
キャプチャレジスタ 0
エッジ選択
IC0
インプット
キャプチャ 1
キャプチャレジスタ 1
エッジ選択
IC1
DS07–13733–6
MB90800 シリーズ
(1) 16 ビットフリーランタイマ
16 ビットフリーランタイマは 16 ビットアップダウンカウンタ , コントロールステータスレジスタから構成されていま
す。
本タイマのカウンタ値はインプットキャプチャ, アウトプットコンペアの基本時間 ( ベースタイマ ) として使用されま
す。
・ カウンタ動作のクロックは 8 種類から選択可能
・ カウンタオーバフロー割込みを発生可能
・ モード設定により , アウトコンペアのコンペアクリアレジスタの値とフリーランタイマカウンタ値の一致によりカウ
ンタの初期化が可能
・レジスタ一覧
コンペアクリアレジスタ (CPCLR)
bit
15
00003BH
CL15
bit
00003AH
13
12
11
10
9
8
CL14
CL13
CL12
CL11
CL10
CL09
CL08
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
CL07
CL06
CL05
CL04
CL03
CL02
CL01
CL00
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
13
12
11
10
9
8
T13
T12
T11
T10
T09
T08
初期値
00000000B
リード / ライト
タイマカウンタデータレジスタ (TCDT)
bit
15
14
00003DH
T15
T14
bit
00003CH
リード / ライト
初期値
XXXXXXXXB
リード / ライト
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
T07
T06
T05
T04
T03
T02
T01
T00
初期値
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
11
10
9
8
MSI1
MSI0
ICLR
ICRE
タイマカウンタコントロール / ステータスレジスタ (TCCS)
bit
15
14
13
12
00003FH
ECKE
⎯
⎯
MSI2
bit
00003EH
初期値
XXXXXXXXB
14
R/W
⎯
⎯
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
IVF
IVFE
STOP
MODE
SCLR
CLK2
CLK1
CLK0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
初期値
0--00000B
リード / ライト
初期値
00000000B
リード / ライト
− :未使用
DS07–13733–6
43
MB90800 シリーズ
・ブロックダイヤグラム
φ
割込み要求
IVF
分周器
IVFE STOP MODE SCLR CLK2 CLK1 CLK0
クロック
バ
ス
16 ビットフリーランタイマ
カウント値出力 T15 ∼ T00
16 ビットコンペアクリアレジスタ
コンペア回路
MSI2 ∼ MSI0
ICLR
ICRE
割込み要求
44
DS07–13733–6
MB90800 シリーズ
(2) アウトプットコンペア
アウトプットコンペアは , 16 ビットのコンペアレジスタ , コンペア出力端子部 , コントロールレジスタより構成されて
います。本モジュールのコンペアレジスタに設定された値と 16 ビットフリーランタイマ値が一致したときに , 端子の出力
レベルを反転すると共に割込みを発生することができます。
・ コンペアレジスタは全部で 6 本あり , 独立して動作させることができます。また設定により 2 本のコンペアレジスタを
使い出力を制御できます。
・ 割込みはコンペア一致により設定できます。
・レジスタ一覧
コンペアレジスタ (OCCP0, OCCP1)
bit
15
14
00004BH
OP15
OP14
00004DH
13
12
11
10
9
8
OP13
OP12
OP11
OP10
OP09
OP08
初期値
00000000B
リード / ライト
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
OP07
OP06
OP05
OP04
OP03
OP02
OP01
C00
初期値
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
コントロールレジスタ (OCSH)
bit
15
14
13
12
11
10
9
8
⎯
⎯
⎯
CMOD
OTE1
OTE0
OTD1
OTD0
⎯
⎯
⎯
R/W
R/W
R/W
R/W
R/W
コントロールレジスタ (OCSL)
bit
7
6
5
4
3
2
1
0
IOP1
IOP0
IOE1
IOE0
⎯
⎯
CST1
CST0
R/W
R/W
R/W
R/W
⎯
⎯
R/W
R/W
bit
00004AH
00004CH
00004FH
00004EH
初期値
---00000B
リード / ライト
初期値
0000--00B
リード / ライト
− :未使用
DS07–13733–6
45
MB90800 シリーズ
・ブロックダイヤグラム
16 ビットタイマカウンタ値 (T15 ∼ T00)
コンペア制御
TQ
OTE0
コンペアレジスタ 0
CMOD
16 ビットタイマカウンタ値 (T15 ∼ T00)
バ
ス
コンペア制御
TQ
OTE1
コンペアレジスタ 1
ICP1
コントロールロジック
各制御ブロック
46
ICP0
ICE0
ICE0
割込み
#29
#29
DS07–13733–6
MB90800 シリーズ
(3) インプットキャプチャ
インプットキャプチャは , インプットキャプチャレジスタ , コントロールレジスタで構成されています。各インプット
キャプチャはそれぞれ対応した外部入力端子をもっています。
インプットキャプチャは外部から入力された信号の立上りエッジ , 立下りエッジまたは両エッジを検出して , その時の
16 ビットフリーランタイマ値をレジスタに保持する機能を持っています。
また , エッジ検出時に割込みを発生できます。
・ 外部入力の有効エッジを 3 種類から選択可能
立上りエッジ / 立下りエッジ / 両エッジ
・ 外部入力の有効エッジを検出した時に割込みを発生可能
・レジスタ一覧
インプットキャプチャデータレジスタ (IPCP0, IPCP1)
bit
000045H
000047H
000044H
000046H
bit
初期値
XXXXXXXXB
15
14
13
12
11
10
9
8
CP15
CP14
CP13
CP12
CP11
CP10
CP09
CP08
R
R
R
R
R
R
R
R
リード / ライト
7
6
5
4
3
2
1
0
CP07
CP06
CP05
CP04
CP03
CP02
CP01
CP00
初期値
XXXXXXXXB
R
R
R
R
R
R
R
R
リード / ライト
初期値
00000000B
コントロールステータスレジスタ (ICS01)
bit
000048H
7
6
5
4
3
2
1
0
ICP1
ICP0
ICE1
ICE0
EG11
EG10
EG01
EG00
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
・ブロックダイヤグラム
キャプチャデータレジスタ 0
エッジ検出
バ
16 ビットタイマカウンタ値 (T15 ∼ T00)
ス
EG11 EG10 EG01 EG00
キャプチャデータレジスタ 1
ICP1
エッジ検出
ICP0
IC0
ICE1
IC1
ICE0
割込み #25
割込み #25
DS07–13733–6
47
MB90800 シリーズ
10.16 ビットリロードタイマ
16 ビットリロードタイマは , 3 種類の内部クロックに同期してカウントダウンする内部クロックモードと , 外部端子に
入力されたパルスの任意エッジを検出してカウントダウンするイベントカウントモードがあり , どちらかの機能を選択で
きます。このタイマは , カウント値が 0000H ∼ FFFFH になるときをアンダフローと定義しています。従って [ リロードレジ
スタの設定値+ 1] カウントでアンダフローが発生します。カウント動作としては , アンダフローでカウント設定値を再
ロードしてカウントを繰り返すリロードモードと , アンダフローでカウントを停止するワンショットモードを選択できま
す。カウンタのアンダフローで割込みを発生させることもでき , DTC にも対応しています。
(1) レジスタ一覧
・TMCSR ( タイマ制御ステータスレジスタ )
タイマ制御ステータスレジスタ ( 上位 ) (TMCSR0H ∼ TMCSR2H)
bit
15
14
13
12
11
10
000051H
⎯
⎯
⎯
⎯
CSL1
CSL0
000055H
⎯
⎯
⎯
⎯
R/W
R/W
000059H
8
MOD2
MOD1
R/W
R/W
1
0
CNTE
TRG
初期値
00000000B
R/W
R/W
リード / ライト
10
9
8
D10
D9
D8
R/W
R/W
R/W
タイマ制御ステータスレジスタ ( 下位 ) (TMCSR0L ∼ TMCSR2L)
bit
7
6
5
4
3
2
000050H
MOD0 OUTE OUTL
RELD
INTE
UF
000054H
R/W
R/W
R/W
R/W
R/W
R/W
000058H
・16 ビットタイマレジスタ /16 ビットリロードレジスタ
TMR0 ∼ TMR2/TMRLR0 ∼ TMRLR2 ( 上位 )
bit
15
14
13
12
11
000053H
D15
D14
D13
D12
D11
000057H
R/W
R/W
R/W
R/W
R/W
00005BH
TMR0 ∼ TMR2/TMRLR0 ∼ TMRLR2 ( 下位 )
bit
7
6
5
000052H
D7
D6
D5
000056H
R/W
R/W
R/W
00005AH
初期値
- - - - 0000B
9
4
3
2
1
0
D4
D3
D2
D1
D0
R/W
R/W
R/W
R/W
R/W
リード / ライト
初期値
XXXXXXXXB
リード / ライト
初期値
XXXXXXXXB
リード / ライト
− :未使用
48
DS07–13733–6
MB90800 シリーズ
(2) ブロックダイヤグラム
内部データバス
TMRLR
16 ビットリロード
レジスタ
リロード信号
TMR
16 ビットタイマレジスタ
( ダウンカウンタ )
リロード
制御回路
UF
CLK
カウントクロック生成回路
マシン
クロック φ
プリス
ケーラ
3
ゲート
入力
有効クロック
判定回路
クリア
ウェイト信号
CLK
出力信号生成回路
端子
入力
制御回路
クロック
セレクタ
反
転
出力信号
生成回路
EN
外部クロック
OUTL
機能選択
3
セレクト信号
端子
2
RELD
動作
制御回路
OUTE
タイマ制御ステータスレジスタ (TMCSR)
DS07–13733–6
49
MB90800 シリーズ
11.時計タイマ
時計タイマは , サブクロックを使用した 15 ビットのタイマです。インターバル時間ごとに割込み要求を発生できます。
また , 設定により , ウォッチドッグタイマのクロックソースとしても使用可能です。
(1) レジスタ一覧
時計タイマ制御レジスタ (WTC)
bit
7
6
0000AAH
WDCS
SCE
R/W
R
5
4
3
2
1
0
WTIE
WTOF
WTR
WTC2
WTC1
WTC0
初期値
1X011000B
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
WTC2
WTC1
WTC0
(2) ブロックダイヤグラム
時計タイマ制御レジスタ (WTC)
WDCS
SCE
WTIE
WTOF
WTR
クリア
28
29
サブクロック
時計カウンタ
210
211
インターバル
セレクタ
割込み
発生回路
時計タイマ
割込み
212
213
210 213 214 215
214
ウォッチドッグ
タイマへ
50
DS07–13733–6
MB90800 シリーズ
12.ウォッチドッグタイマ
ウォッチドッグタイマは , プログラム暴走対策として用意されているタイマカウンタです。タイムベースタイマまたは
時計タイマの出力をカウントクロックとする 2 ビットのカウンタで , カウンタがインターバル時間内にクリアされない場
合 , CPU をリセットします。
(1) レジスタ一覧
ウォッチドッグタイマ制御レジスタ (WDTC)
bit
7
6
5
4
0000A8H
PONR
⎯
WRST
ERST
⎯
R
R
R
3
2
1
0
SRST
WTE
WT1
WT0
R
W
W
W
初期値
XXXXX111B
リード / ライト
⎯:未使用
(2) ブロックダイヤグラム
ウォッチドッグタイマ制御レジスタ (WDTC)
PONR
⎯
WRST ERST SRST WTE
WT1
WT0
2
クロック選択レジスタ
(CKSCR) の SCM ビット
時計モード開始
タイムベースタイマ
モード開始
スリープモード開始 ウォッチドッグタイマ
ホールド状態開始
ストップモード
開始
CLR と起動
カウント
クロック
セレクタ
カウンタ
クリア
制御回路
時計タイマ制御レジスタ
(WTC) の WDCS ビット
2 ビット
カウンタ
CLR
ウォッチドッグ
リセット
発生回路
内部
リセット
発生回路
CLR
4
4
クリア
タイムベースカウンタ
HCLK の 2 分周
SCLK
× 21 × 22
× 28 × 29 × 210 × 211 × 212 × 213 × 214 × 215 × 216 × 217 × 218
× 21 × 22
× 28 × 29 × 210 × 211 × 212 × 213 × 214 × 215 × 216 × 217 × 218
HCLK:発振クロック
SCLK:サブクロック
DS07–13733–6
51
MB90800 シリーズ
13.タイムベースタイマ
タイムベースタイマは , 内部カウントクロック ( 原発振の 2 分周 ) に同期してカウントアップする 18 ビットのフリーラ
ンカウンタ ( タイムベースカウンタ ) です。4 種類のインターバル時間を選択できるインターバルタイマ機能や発振安定待
ち時間のタイマ出力やウォッチドッグタイマなどの動作クロックを供給する機能があります。
(1) レジスタ一覧
タイムベースタイマ制御レジスタ (TBTC)
bit
15
14
13
0000A9H
⎯
⎯
予約
⎯
R/W
⎯
12
11
10
9
8
TBIE
TBOF
TBR
TBC1
TBC0
初期値
1 - - 00100B
R/W
R/W
W
R/W
R/W
リード / ライト
− :未使用
(2) ブロックダイヤグラム
ウォッチドッグ
タイマへ
PPG タイマへ
タイムベース
タイマカウンタ
HCLK の
2 分周
× 21 × 22
× 28 × 29 × 210 × 211 × 212 × 213 × 214 × 215 × 216 × 217 × 218
OF
OF
OF
OF
パワーオンリセット
ストップモード開始
ホールド状態開始
CKSCR:MCS = 1 → 0 * 1
CKSCR:SCS = 0 → 1 * 2
クロック制御部
発振安定待ち
時間セレクタへ
カウンタ
クリア
制御回路
インターバル
タイマセレクタ
TBOF
セット
TBOF クリア
タイムベースタイマ制御レジスタ (TBTC)
予約
⎯
⎯
TBIE TBOF TBR TBC1 TBC0
タイムベースタイマ割込み信号
⎯
:未使用
OF
:オーバフロー
HCLK :発振クロック
* 1 :マシンクロックをメインクロックまたはサブクロックから PLL クロックへ切換え
* 2 :マシンクロックをサブクロックからメインクロックへ切換え
52
DS07–13733–6
MB90800 シリーズ
14.クロック発生部
クロック発生部は , CPU や周辺機器の動作クロックである内部クロックの動作を制御します。この内部クロックがマシ
ンクロック , その 1 周期がマシンサイクルです。また原発振によるクロックが発振クロック , 内部の PLL 発振によるクロッ
クが PLL クロックです。
(1) レジスタ一覧
クロック選択レジスタ (CKSCR)
bit
15
14
0000A1H
SCM
MCM
R
DS07–13733–6
R
13
12
11
10
9
8
WS1
WS0
SCS
MCS
CS1
CS0
初期値
11111100B
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
53
MB90800 シリーズ
(2) ブロックダイヤグラム
スタンバイ制御回路
低消費電力モード制御レジスタ (LPMCR)
STP SLP SPL RST TMD CG1 CG0 予約
端子ハイインピー
ダンス制御回路
内部リセット
発生回路
RST 端子
CPU 間欠動作
セレクタ
内部リセット
間欠サイクル選択
CPU クロック
制御回路
スタンバイ
制御回路
割込み解除
端子ハイインピー
ダンス制御
CPU クロック
ストップ , スリープ信号
ストップ信号
周辺クロック
制御回路
マシンクロック
周辺クロック
発振安定待ち解除
クロック発生部
クロック
セレクタ
発振安定
待ち時間
セレクタ
2
4
分周
SCLK
2
SCM MCM WS1 WS0 SCS MCS CS1 CS0
PLL 逓倍回路
サブ
クロック
発生回路
クロック選択レジスタ (CKSCR)
システム
クロック
発生回路
X0A 端子
X1A 端子
2
分周
HCLK
X0 端子
X1 端子
1024
分周
4
分周
4
分周
4
分周
2
分周
MCLK
タイムベース
タイマ
HCLK :発振クロック
MCLK :メインクロック
SCLK :サブクロック
54
2
分周
ウォッチドッグタイマへ
DS07–13733–6
MB90800 シリーズ
(3) クロック供給マップ
クロック生成回路
時計クロック分周器
X0
時計タイマ
発振回路
X1
ウォッチドッグタイマ
内蔵リソース群
セレクタ
X0A
LCD 制御部
16 ビット リロードタイマ
8/10 ビット A/D コンバータ
シリアル I/O
フリーランタイマ
インプットキャプチャ
アウトプットコンペア
発振回路
X1A
タイムベース
タイマ
1
2
3
4
PLL 逓倍回路
PCLK
CPU (F2MC-16LX)
2 分周回路
セレクタ
HCLK
MCLK
ROM/RAM ( メモリ )
2 分周回路
SCLK
HCLK :発振クロック
MCLK :メインクロック
PCLK :PLL クロック
SCLK :サブクロック
DS07–13733–6
55
MB90800 シリーズ
15.低消費電力モード
低消費電力モードには , 動作クロックの選択とクロックの動作制御により , 次のような CPU 動作モードがあります。
・ クロックモード
(PLL クロックモード , メインクロックモード , サブクロックモード )
・ CPU 間欠動作モード
(PLL クロック間欠動作モード , メインクロック間欠動作モード , サブクロック間欠動作モード )
・ スタンバイモード
( スリープモード , タイムベースタイマモード , ストップモード , 時計モード )
(1) レジスタ一覧
低消費電力モード制御レジスタ (LPMCR)
bit
7
6
5
0000A0H
STP
SLP
SPL
W
56
W
R/W
4
3
2
1
0
RST
TMD
CG1
CG0
予約
W
R/W
R/W
R/W
R/W
初期値
00011000B
リード / ライト
DS07–13733–6
MB90800 シリーズ
(2) ブロックダイヤグラム
スタンバイ制御回路
低消費電力モード制御レジスタ (LPMCR)
STP SLP SPL RST TMD CG1 CG0 予約
端子ハイインピー
ダンス制御回路
端子ハイイン
ピーダンス
制御
内部リセット
発生回路
内部リセット
RST 端子
CPU 間欠動作
セレクタ
間欠サイクル選択
CPU クロック
制御回路
スタンバイ
制御回路
割込み解除
CPU クロック
ストップ , スリープ信号
ストップ信号
周辺クロック
制御回路
マシンクロック
発振安定待ち解除
クロック発生部
クロック
セレクタ
発振安定
待ち時間
セレクタ
2
4 SCLK
分周
2
SCM MCM WS1 WS0 SCS MCS CS1 CS0
PLL 逓倍回路
サブ
クロック
発生回路
クロック選択レジスタ (CKSCR)
システム
クロック
発生回路
X0A 端子
X1A 端子
2
分周
HCLK
X0 端子
X1 端子
1024
分周
2
分周
4
分周
4
分周
4
分周
2
分周
MCLK
タイムベース
タイマ
HCLK :発振クロック
MCLK :メインクロック
SCLK :サブクロック
DS07–13733–6
周辺クロック
ウォッチドッグタイマへ
57
MB90800 シリーズ
(3) 状態遷移図
外部リセット , ウォッチドッグタイマリセット , ソフトウェアリセット
電源投入
リセット
SCS = 0
パワーオン
リセット
SCS = 1
発振安定
待ち終了
メインクロック
モード
SLP = 1
MCS = 0
MCS = 1
割込み
メインスリープ
モード
TMD = 0
割込み
タイムベース
タイマモード
STP = 1
メインストップ
モード
発振安定
割込み
待ち終了
メインクロック
発振安定待ち
58
PLL クロック
モード
SLP = 1
SCS = 0
SCS = 1
割込み
PLL スリープ
モード
TMD = 0
割込み
タイムベース
タイマモード
STP = 1
PLL ストップ
モード
発振安定
割込み
待ち終了
PLL クロック
発振安定待ち
サブクロック
モード
SLP = 1
割込み
サブスリープ
モード
TMD = 0
割込み
時計モード
STP = 1
サブストップ
モード
発振安定
割込み
待ち終了
サブクロック
発振安定待ち
DS07–13733–6
MB90800 シリーズ
16.時計クロック出力
時計クロック出力回路は , 発振クロックをタイムベースタイマにて分周し , 設定された分周クロックを外部へ出力しま
す。発振クロックの 32/64/128/256 分周より設定できます。
時計クロック出力回路は , リセットおよびストップモードにおいては無効です。通常動作モード , スリープモード , 擬似
時計モード時に有効です。
PLL_Run
Main_Run
Sleep
擬似時計
STOP
リセット
○
○
○
○
×
×
動作状態
(注意事項)
時計クロック出力回路を使用中にタイムベースタイマがクリアされた場合は , クロック出力が正常に行われません。
タイムベースタイマのクリア条件は,「MB90800ハードウェアマニュアル」のタイムベースタイマの章を参照してくださ
い。
(1) レジスタ一覧
時計クロック出力制御レジスタ (TMCS)
bit
0000AFH
初期値
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
TEN
TS1
TS0
XXXXX000B
⎯
⎯
⎯
⎯
⎯
R/W
R/W
R/W
リード / ライト
− :未使用
(2) ブロックダイヤグラム
時計クロック選択回路
X0
セレクタ
時計クロック出力
発振回路
X1
タイムベース
タイマ
2 分周回路
DS07–13733–6
59
MB90800 シリーズ
17.ROM ミラー機能選択モジュール
ROM ミラー機能選択モジュールは , FF バンクに配置されている ROM データを , 00 バンクへのアクセスで読み出せる
ように設定できます。
(1) レジスタ一覧
ROM ミラー機能選択レジスタ (ROMM)
bit
00006FH
15
14
13
12
11
10
9
8
初期値
⎯
⎯
⎯
⎯
⎯
⎯
⎯
MI
XXXXXXX1B
⎯
⎯
⎯
⎯
⎯
⎯
⎯
R/W
リード / ライト
− : 未使用
(2) ブロックダイヤグラム
F2MC-16LX バス
ROM ミラー機能選択
アドレス領域
アドレス
データ
FF バンク
00 バンク
ROM
(注意事項)アドレス 008000H ∼ 00FFFFH 番地の動作中に ROM ミラー機能選択レジスタをアクセスしないでください。
60
DS07–13733–6
MB90800 シリーズ
18.割込みコントローラ
割込み制御レジスタは , 割込みコントローラ内にあり , 割込み機能を持つすべての I/O に対応して存在します。このレジ
スタには , 以下に示す機能があります。
・対応する周辺の割込みレベルの設定
(1) レジスタ一覧 ( 書込み時 )
割込み制御レジスタ
アドレス:ICR01
ICR03
ICR05
ICR07
ICR09
ICR11
ICR13
ICR15
0000B1H
0000B3H
0000B5H
0000B7H
0000B9H
0000BBH
0000BDH
0000BFH
初期値
bit
15
14
13
12
11
10
9
8
ICS3
ICS2
ICS1
ICS0
ISE
IL2
IL1
IL0
00000111B
W
W
W
W
R/W
R/W
R/W
R/W
リード /
ライト
割込み制御レジスタ
アドレス:ICR00
ICR02
ICR04
ICR06
ICR08
ICR10
ICR12
ICR14
0000B0H
0000B2H
0000B4H
0000B6H
0000B8H
0000BAH
0000BCH
0000BEH
初期値
bit
7
6
5
4
3
ICS3
ICS2
ICS1
ICS0
ISE
2
IL2
1
IL1
0
IL0
00000111B
リード /
ライト
(注意事項) リードモディファイライト (RMW) 系命令でのアクセスは誤動作を引き起こしますので , これらの命令でアクセス
しないでください。
W
W
W
W
R/W
R/W
R/W
R/W
(2) レジスタ一覧 ( 読込み時 )
割込み制御レジスタ
アドレス:ICR01
ICR03
ICR05
ICR07
ICR09
ICR11
ICR13
ICR15
初期値
0000B1H
bit
0000B3H
15
0000B5H
0000B7H
⎯
0000B9H
0000BBH
0000BDH
0000BFH
リード / ライト
⎯
初期値
14
13
12
11
10
9
8
⎯
S1
S0
ISE
IL2
IL1
IL0
⎯
R
R
R/W
R/W
R/W
R/W
00000111B
リード /
ライト
割込み制御レジスタ
アドレス:ICR00
ICR02
ICR04
ICR06
ICR08
ICR10
ICR12
ICR14
0000B0H
bit
0000B2H
0000B4H
0000B6H
0000B8H
0000BAH
0000BCH
0000BEH
リード / ライト
初期値
初期値
7
6
5
4
3
2
1
0
⎯
⎯
S1
S0
ISE
IL2
IL1
IL0
00000111B
⎯
⎯
R
R
R/W
R/W
R/W
R/W
リード /
ライト
− : 未使用
(注意事項)リードモディファイライト (RMW) 系命令でのアクセスは誤動作を引き起こしますので , これらの命令でアクセス
しないでください。
DS07–13733–6
61
MB90800 シリーズ
(3) ブロックダイヤグラム
3
IL2
IL1
IL0
3
32
割込み要求
F2MC-16LX バス
( 周辺リソース )
割込み
優先順位判定
3
(CPU)
割込みレベル
62
DS07–13733–6
MB90800 シリーズ
19.LCD コントローラ / ドライバ
LCD コントローラは , 24 × 8 ビットの表示データメモリを内蔵しています。LCD ドライバは , 4 本のコモン出力と 48 本
のセグメント出力によって LCD 表示の制御を行います。3 種類のデューティ出力が選択でき , LCD パネル ( 液晶表示器 )
を直接駆動できます。
・ LCD 駆動電圧分割抵抗を内蔵しています。また外部分割抵抗を接続できます。
・ 最大で 4 本のコモン出力 (COM0 ∼ COM3) と 48 本のセグメント出力 (SEG0 ∼ SEG47) が使用できます。
・ 24 バイトの表示データメモリ ( 表示用 RAM) を内蔵しています。
・ デューティは , 1/2, 1/3, 1/4 を選択できます ( バイアスの設定によって制限されます ) 。
・ LCD を直接駆動できます。
バイアス
1/2 デューティ
1/3 デューティ
1/4 デューティ
1/2 バイアス
○
×
×
1/3 バイアス
×
○
○
○:推奨モード
×:使用禁止
(1) レジスタ一覧
・LCDC 制御レジスタ ( 上位 ) (LCRH)
bit
00005DH
15
14
13
12
11
10
9
8
初期値
SS4
VS0
CS1
CS0
SS3
SS2
SS1
SS0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
・LCDC 制御レジスタ ( 下位 ) (LCRL)
bit
00005CH
初期値
7
6
5
4
3
2
1
0
CSS
LCEN
VSEL
BK
MS1
MS0
FP1
FP0
00010000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
・LCRR (LCDC 範囲レジスタ )
bit
00005EH
DS07–13733–6
初期値
7
6
5
4
3
2
1
0
予約
予約
SE4
SE3
SE2
SE1
SE0
LCR
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
リード / ライト
63
MB90800 シリーズ
(2) ブロックダイヤグラム
LCDC 範囲レジスタ
(LCRR)
V0
LCD 制御レジスタ
(LCRL)
内
部
デ
|
タ
バ
ス
メイン
クロック
V1
V2
分割抵抗
4
プリス
ケーラ
V3
タイミング
コントローラ
サブクロック
(32 kHz)
交
流
化
回
路
コ
モ
ン
ド
ラ
イ
バ
セ
グ
メ
ン
ト
ド
ラ
イ
バ
48
表示用 RAM
24 × 8 ビット
COM0
COM1
COM2
COM3
SEG0
SEG1
SEG2
SEG3
SEG4
∼
SEG42
SEG43
SEG44
SEG45
SEG46
SEG47
LCD 制御レジスタ
(LCRH)
コントローラ
64
ドライバ
DS07–13733–6
MB90800 シリーズ
■ 電気的特性
1. 絶対最大定格
項目
電源電圧 *1
記号
定格値
単位
備考
最小
最大
VCC
VSS − 0.3
VSS + 4.0
V
AVCC
VSS − 0.3
VSS + 4.0
V
VCC ≧ AVCC*2
VSS − 0.3
VSS + 4.0
V
*3
VSS − 0.3
VSS + 6.0
V
N-ch オープンドレイン
(5 V 耐圧 I/O) *4
*3
入力電圧 *
VI
出力電圧 *1
VO
VSS − 0.3
VSS + 4.0
V
IOL11
⎯
10
mA
P74, P75, P40 ∼ P47 以外 *5
IOL12
⎯
30
mA
P74, P75, P40 ∼ P47
( 大電流出力ポート ) *5
IOLAV1
⎯
3
mA
P74, P75, P40 ∼ P47 以外 *6
IOLAV2
⎯
15
mA
P74, P75, P40 ∼ P47
( 大電流出力ポート ) *6
“L” レベル最大総出力電流
ΣIOL
⎯
120
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
60
mA
*7
IOH11
⎯
− 10
mA
P74, P75, P40 ∼ P47 以外 *5
IOH12
⎯
− 12
mA
P40~P47 ( 大電流出力ポート ) *5
“H” レベル平均出力電流
IOHAV
⎯
−3
mA
*6
“H” レベル最大総出力電流
ΣIOH
⎯
− 120
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 60
mA
消費電力
Pd
⎯
351
mW
動作温度
TA
− 40
+ 85
°C
保存温度
TSTG
− 55
+ 150
°C
1
“L” レベル最大出力電流
“L” レベル平均出力電流
“H” レベル最大出力電流
*7
* 1 : VSS = AVSS = 0.0 V を基準にしています。
* 2:電源投入時など AVCC が VCC を超えないように注意してください。
* 3:VI, VO は VCC + 0.3 V を超えてはいけません。
* 4:該当端子:P74, P75
* 5:最大出力電流は , 該当する端子 1 本のピーク値を規定します。
* 6:平均出力電流は , 該当する端子 1 本に流れる期間内平均電流 (100 ms) を規定します。
* 7:平均総出力電流は , 該当する端子すべてに流れる期間内平均電流 (100 ms) を規定します。
<注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07–13733–6
65
MB90800 シリーズ
2. 推奨動作条件
(VSS = AVSS = 0.0 V)
項目
電源電圧
入力 “H” 電圧
記号
備考
最大
2.7
3.6
V
通常動作時
1.8
3.6
V
ストップ動作の保持状態
VIH
0.7 VCC
VCC + 0.3
V
CMOS 入力の端子
VIHS
0.8 VCC
VCC + 0.3
V
CMOS ヒステリシス (5 V 耐圧端子は VCC =
5.0 V) 入力の端子
VIHM
VCC − 0.3
VCC + 0.3
V
MD 端子入力
VSS − 0.3
0.3 VCC
V
CMOS 入力の端子
VSS − 0.3
0.2 VCC
V
CMOS ヒステリシス入力の端子
VSS + 0.3
V
MD 端子入力
+ 85
°C
VCC
VILS
VILM
動作温度
単位
最小
VIL
入力 “L” 電圧
規格値
TA
VSS − 0.3
− 40
<注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
66
DS07–13733–6
MB90800 シリーズ
3. 直流規格
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
条件
規格値
最小
標準
最大
単位
備考
VOH
P40 ∼ P47,
P74, P75
以外の出力
端子
IOH =− 4.0 mA
VCC − 0.5
⎯
Vcc
V
VOH1
P40 ∼ P47
IOH =− 8.0 mA
VCC − 0.5
⎯
Vcc
V
VOL
P40 ∼ P47,
P74, P75
以外の出力
端子
IOL = 4.0 mA
Vss
⎯
Vss + 0.4
V
VOL1
P40 ∼ P47
IOL = 15.0 mA
Vss
⎯
Vss + 0.6
V
大電流ポート
VOL2
P74, P75
IOL = 15.0 mA
⎯
0.5
Vss + 0.8
V
オープンドレイン端
子
オープン
ドレイン出力
印加電圧
VD1
P74, P75
⎯
Vss − 0.3
―
Vss + 5.5
V
入力リーク
電流
IIL
全出力端子
VCC = 3.3 V
VSS < VI < VCC
− 10
⎯
+ 10
μA
プルアップ
抵抗
RUP
RST
Vcc = 3.3 V
TA =+ 25 °C
25
50
100
kΩ
RDOWN MD2
Vcc = 3.3V
TA =+ 25 °C
25
50
100
kΩ
⎯
⎯
0.1
10
μA
出力 “H” 電圧
出力 “L” 電圧
プルダウン
抵抗
オープン
ドレイン出力
電流
Ileak
P74, P75
大電流ポート
フラッシュメモリ品
を除く
(続く)
DS07–13733–6
67
MB90800 シリーズ
(続き)
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
単位
備考
標準
最大
VCC = 3.3 V
内部周波数 25 MHz
通常動作時
⎯
48
60
mA
VCC = 3.3 V
内部周波数 25 MHz
フラッシュ書込み時
⎯
60
75
mA
フラッシュ
メモリ品
VCC = 3.3 V
内部周波数 25 MHz
フラッシュ消去時
⎯
60
75
mA
フラッシュ
メモリ品
VCC = 3.3 V
内部周波数 25 MHz
スリープ時
⎯
22.5
30
mA
VCC = 3.3 V
内部周波数 3 MHz
タイマモード時
⎯
0.75
7
mA
⎯
15
140
μA
マスク
ROM 品
⎯
0.5
0.9
mA
フラッシュ
メモリ品
ICCLS
VCC = 3.3 V
内部周波数 8 kHz
サブクロックスリープ
動作時 (TA =+ 25 °C)
⎯
13
40
μA
ICCT
VCC = 3.3 V
内部周波数 8 kHz
時計モード (TA =+ 25 °C)
⎯
1.8
40
μA
ICCH
ストップ時 (TA =+ 25 °C)
⎯
0.8
40
μA
VCC − V3
LCR = 0 設定時
100
200
400
VCC − V3
LCR = 1 設定時
12.5
25
50
V0 − V1,
V1 − V2,
V2 − V3
LCR = 0 設定時
50
100
200
V0 − V1,
V1 − V2,
V2 − V3
LCR = 1 設定時
6.25
12.5
25
⎯
⎯
2.5
kΩ
⎯
⎯
15
kΩ
−5
―
+5
μA
ICCS
ICCTS
VCC
VCC = 3.3 V
内部周波数 8 kHz
サブクロック動作時
(TA =+ 25 °C)
ICCL
LCD
分割抵抗
規格値
最小
ICC
電源電流
条件
RLCD
COM0 ∼ COM3
出力インピーダンス
RVCOM COM0 ∼ COM3
SEG0 ∼ SEG47
出力インピーダンス
RVSEG
SEG0 ∼ SEG47
LCD リーク電流
ILCDC
V0 ∼ V3,
COM0 ∼ COM3,
SEG0 ∼ SEG47
kΩ
*
V1 ∼ V3 = 3.3 V
―
*:LCD 内部分割抵抗は , LCDC 範囲レジスタ (LCRR) の内部分割抵抗選択ビット (LCR) により 2 種類の抵抗値から
選択可能です。
68
DS07–13733–6
MB90800 シリーズ
4. 交流規格
(1) クロックタイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
条件
X0, X1
規格値
最小
⎯
クロックサイクルタイム
入力クロックパルス幅
入力クロック
立上り , 立下り時間
内部動作クロック周波数
内部動作クロック
サイクルタイム
DS07–13733–6
単位
備考
16
外部水晶発振
3
16
× 1/2 (PLL 停止時 )
発振回路使用時
4
16
PLL1 逓倍
発振回路使用時
4
12.5
PLL2 逓倍
発振回路使用時
4
8.33
PLL3 逓倍
発振回路使用時
6.25
PLL4 逓倍
MHz 発振回路使用時
クロック周波数
X0
最大
3
4
fCH
標準
⎯
3
25
× 1/2 (PLL 停止時 )
外部クロック使用時
4
25
PLL1 逓倍
外部クロック使用時
4
12.5
PLL2 逓倍
外部クロック使用時
4
8.33
PLL3 逓倍
外部クロック使用時
4
6.25
PLL4 逓倍
外部クロック使用時
fCL
X0A, X1A
⎯
32.768
⎯
kHz
tHCYL
X0, X1
40
⎯
333
ns
tLCYL
X0A, X1A
⎯
30.5
⎯
μs
PWH
PWL
X0
5
⎯
⎯
ns
デューティ比 50%± 3%
としてください。
PWLH
PWLL
X0A
⎯
15.2
⎯
μs
デューティ比 30 ∼ 70%を
目安としてください。
tcr
tcf
X0
⎯
⎯
5
ns
外部クロック時
fCP
⎯
1.5
⎯
25
MHz メインクロック使用時
fCP1
⎯
⎯
8.192
―
kHz
tCP
⎯
40
⎯
666
ns
メインクロック使用時
tCP1
⎯
⎯
122.1
⎯
μs
サブクロック使用時
サブクロック使用時
69
MB90800 シリーズ
・X0, X1 クロックタイミング
tC
0.8 VCC
0.2 VCC
PWH
PWL
tcr
tcf
・X0A, X1A クロックタイミング
tCL
0.8 VCC
0.2 VCC
PWLH
PWLL
tcf
70
tcr
DS07–13733–6
MB90800 シリーズ
・PLL 動作保証範囲
内部動作クロック周波数と電源電圧の関係
PLL 動作保証範囲
電源電圧 VCC (V)
3.6
3.0
2.7
通常動作保証範囲
1.5
4.5
16
25
内部動作クロック fCP (MHz)
原発振クロック周波数と内部動作クロック周波数の関係
4 逓倍
内部動作クロック fCP (MHz)
25
3 逓倍
2 逓倍
1 逓倍
16
× 1/2
(PLL 停止時 )
12
8
外部クロック
6
4.5
4
3
4.5
4
6
8
12
16
25
原発振クロック fCH (MHz)
交流規格は以下の測定基準電圧値で規定しています。
・入力信号波形
・出力信号波形
ヒステリシス入力端子
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
DS07–13733–6
71
MB90800 シリーズ
(2) リセット入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
規格値
条件
最小
最大
⎯
500
リセット入力時間
RST
tRSTL
単位
備考
ns
通常動作時 ,
タイムベースタイマモード時 ,
メインスリープモード時 ,
PLL スリープモード時
μs
ストップモード時 ,
サブクロックモード時 ,
サブスリープモード時 ,
時計モード時
⎯
振動子の発振時間*
+ 500 ns
⎯
*:振動子の発振時間は , 振幅が 90%に達する時間です。水晶発振子は , 数 ms ∼数十 ms, セラミック発振子は , 数百 μs ∼
数 ms, 外部クロックは 0 ms となります。
・通常動作時 , タイムベースタイマモード時 , メインスリープモード時 , PLL スリープモード時
tRSTL
RST
0.2 VCC
0.2 VCC
・ストップモード時 , サブクロックモード時 , サブスリープモード時 , 時計モード時
tRSTL
RST
0.2 VCC
X0
内部動作
クロック
0.2 VCC
振幅の 90%
振動子の
発振時間
500 ns
発振安定待ち時間
命令実行
内部リセット
72
DS07–13733–6
MB90800 シリーズ
(3) パワーオンリセット
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
電源立上り時間
記号
端子名
tR
VCC
tOFF
電源切断時間
規格値
条件
⎯
単位
備考
最小
最大
⎯
30
ms
通常動作時
1
⎯
ms
電源投入までの
待ち時間
(注意事項)・電源立上げ前は , VCC < 0.2 V とする必要があります。
・上記規格は , パワーオンリセットをかけるための数値です。
・デバイス内にはパワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期
化を期待する場合は , この規格に従って電源を投入してください。
tR
2.7 V
VCC
0.2 V
0.2 V
0.2 V
tOFF
(注意事項)電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
下図のように , 動作中に電源電圧を変化させる場合は , 電圧変動を抑えて滑らかに立ち上げることを推奨し
ます。
VCC
立上りの傾きを , 50 mV/ms 以下に
することを推奨します。
2.7 ± 0.3 V
RAM データ保持
VSS
DS07–13733–6
73
MB90800 シリーズ
(4) シリアル I/O
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
規格値
条件
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SC0 ∼ SC3
SCK ↓→ SOT 遅延時間
tSLOV
SC0 ∼ SC3,
SO0 ∼ SO3
有効 SIN → SCK ↑
tIVSH
SCK ↑→有効
SIN ホールド時間
tSHIX
シリアルクロック “H” パルス幅
tSHSL
シリアルクロック “L” パルス幅
tSLSH
SCK ↓→ SOT 遅延時間
tSLOV
有効 SIN → SCK ↑
tIVSH
SC0 ∼ SC3,
SI0 ∼ SI3
内部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
SC0 ∼ SC3
SC0 ∼ SC3,
SO0 ∼ SO3
外部シフトクロック
モード出力端子は
CL = 80 pF + 1 TTL
SC0 ∼ SC3,
SI0 ∼ SI3
単位
最小
最大
8 tCP
⎯
ns
− 80
+ 80
ns
100
⎯
ns
60
⎯
ns
4 tCP
⎯
ns
4 tCP
⎯
ns
⎯
150
ns
60
⎯
ns
SCK ↑→有効
tSHIX
60
⎯
SIN ホールド時間
(注意事項)・上記規格は , CLK 同期モード時の場合です。
・CL は , テスティング時の端子に付けられる負荷容量値です。
・tCP は , マシンサイクル周期 ( 単位:ns) です。「 (1) クロックタイミング」を参照してください。
ns
・内部シフトクロックモード
tSCYC
2.4 V
SC
0.8 V
0.8 V
tSLOV
2.4 V
SO
0.8 V
tIVSH
SI
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
SC
0.2 VCC
tSHSL
0.8 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
SO
0.8 V
tIVSH
SI
74
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07–13733–6
MB90800 シリーズ
(5) タイマ入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
TIN0 ∼ TIN2,
IC0, IC1
⎯
規格値
最小
最大
4 tCP
⎯
単位
ns
(注意事項)tCP は , マシンサイクル周期 ( 単位:ns) です。「 (1) クロックタイミング」を参照してください。
・タイマ入力タイミング
0.8 VCC
0.8 VCC
TINx
ICx
0.2 VCC
tTIWH
0.2 VCC
tTIWL
(6) タイマ出力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
CLK ↑→ TOUT 変化時間
記号
端子名
条件
tTO
TOT0 ∼ TOT2,
PPG0, PPG1,
OCU0, OCU1
⎯
規格値
最小
最大
30
⎯
単位
ns
・タイマ出力タイミング
2.4 V
CLK
tTO
TOTx
PPGx
OCUx
2.4 V
0.8 V
(7) トリガ入力タイミング
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
入力パルス幅
記号
端子名
条件
tTRGH
tTRGL
INT0 ∼ INT3
⎯
規格値
単位
備考
最小
最大
5 tCP
⎯
ns
通常動作時
1
⎯
μs
ストップモード時
(注意事項)tCP は , マシンサイクル周期 ( 単位:ns) です。「 (1) クロックタイミング」を参照してください。
・トリガ入力タイミング
0.8 VCC
0.8 VCC
INTx
0.2 VCC
tTRGH
DS07–13733–6
0.2 VCC
tTRGL
75
MB90800 シリーズ
(8) I2C タイミング
(AVCC = VCC = 3.3 V ± 0.3 V, AVSS = VSS = 0.0 V, TA = –40 °C ∼ +85°C)
項目
SCL クロック周波数
( 反復 ) 「スタート」条件ホールド時間
SDA ↓→ SCL ↓
記号
標準モード
単位
最小
最大
fSCL
0
100
kHz
tHDSTA
4.0
⎯
μs
4.7
⎯
μs
4.0
⎯
μs
4.7
⎯
μs
0
3.45 * 3
μs
外部プルアップ抵抗の電源電圧 5.0 V 時
fCP*1 ≦ 20 MHz, R = 1.0 kΩ,C = 50 pF * 2
外部プルアップ抵抗の電源電圧 3.6 V 時
fCP*1 ≦ 20 MHz, R = 1.0 kΩ,C = 50 pF * 2
250*4
⎯
ns
外部プルアップ抵抗の電源電圧 5.0 V 時
fCP*1 > 20 MHz, R = 1.0 kΩ,C = 50 pF * 2
外部プルアップ抵抗の電源電圧 3.6 V 時
fCP*1 > 20 MHz, R = 1.0 kΩ,C = 50 pF * 2
200*4
⎯
ns
SCL クロック “L” 幅
tLOW
SCL クロック “H” 幅
tHIGH
反復「スタート」条件セットアップ時間
SCL ↑→ SDA ↓
tSUSTA
データホールド時間
SCL ↓→ SDA ↓↑
tHDDAT
データセットアップ時間
SDA ↓↑→ SCL ↑
条件
tSUDAT
外部プルアップ抵抗の電源電圧 5.0 V 時
R = 1.0 kΩ,C = 50 pF * 2
外部プルアップ抵抗の電源電圧 3.6 V 時
R = 1.0 kΩ,C = 50 pF * 2
外部プルアップ抵抗の電源電圧 5.0 V 時
4.0
⎯
μs
R = 1.0 kΩ,C = 50 pF * 2
外部プルアップ抵抗の電源電圧 3.6 V 時
「ストップ」条件と「スタート」条件
4.7
⎯
μs
tBUS
との間のバスフリー時間
R = 1.0 kΩ,C = 50 pF * 2
* 1:fCP は内部動作クロック周波数です。「 (1) クロックタイミング」を参照してください。
* 2:R, C は,SCL,SDA ラインのプルアップ抵抗,負荷容量です。
* 3:最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ
なりません。
* 4:「・SDA, SCL セットアップタイムの注意」を参照してください。
「ストップ」条件セットアップ時間
SCL ↑→ SDA ↑
76
tSUSTO
DS07–13733–6
MB90800 シリーズ
・SDA, SCL セットアップタイムの注意
SDA
入力データセットアップタイム
SCL
6 tcp
(注意事項)負荷容量 , プルアップ抵抗によってはバスに接続されているデバイスの入力データセットアップタイムの規
格が満足できなくなります。
入力データセットアップタイムの規格が満足できない場合には SDA, SCL のプルアップ抵抗を調整してくだ
さい。
・タイミング定義
SDA
tBUS
tLOW
tHDSTA
tSUDAT
SCL
tHDSTA
DS07–13733–6
tHIGH
tHDDAT
fSCL
tSUSTA
tSUSTO
77
MB90800 シリーズ
5. A/D 変換部
(1) A/D 変換部電気的特性
(VCC = AVCC = 3.3 V ± 0.3 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 85 °C)
項目
記号
端子名
分解能
⎯
総合誤差
条件
規格値
単位
最小
標準
最大
⎯
⎯
―
10
bit
⎯
⎯
⎯
⎯
± 3.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロトランジション
電圧
VOT
AN0 ∼ AN11
AVSS
AVSS
AVSS
− 1.5 LSB
+ 0.5 LSB
+ 2.5 LSB
フルスケール
トランジション電圧
VFST
AN0 ∼ AN11
AVcc
AVcc
AVcc
− 3.5 LSB
− 1.5 LSB
+ 0.5 LSB
変換時間
⎯
⎯
8.64 * 1
―
⎯
μs
サンプリング時間
⎯
⎯
2
―
⎯
μs
アナログポート
入力電流
IAIN
AN0 ∼ AN11
⎯
⎯
10
μA
アナログ入力電圧
VAIN
AN0 ∼ AN11
0
⎯
AVcc
V
⎯
AVcc
3.0
⎯
AVCC
V
IA
AVCC
⎯
1.4
3.5
mA
IAH
AVCC
⎯
⎯
5*2
μA
IR
AVcc
⎯
94
150
μA
IRH
AVcc
⎯
⎯
5*2
μA
基準電圧
電源電流
基準電圧供給電流
⎯
⎯
⎯
⎯
4
チャネル間ばらつき
AN0 ∼ AN11
* 1:メインクロック 25 MHz 動作時
* 2:A/D コンバータ非動作時 , CPU ストップ時の電流 (Vcc − CPU = AVcc = 3.3 V 時 )
78
V
V
備考
1 LSB =
(AVCC - AVSS)/
1024
LSB
DS07–13733–6
MB90800 シリーズ
(2) A/D 変換部の注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
サンプル & ホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合
には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。した
がって,A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間
を最小値より長くなるようにレジスタ値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。また,
サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
・アナログ入力回路模型図
R
コンパレータ
アナログ入力
C
サンプリング時 ON
R
C
MB90803 (S)
1.9 kΩ ( 最大 )
32.3 pF ( 最大 )
MB90F804-201(101) /F803(S)/F809(S)
1.9 kΩ ( 最大 )
25.0 pF ( 最大 )
MB90V800
1.9 kΩ ( 最大 )
32.3 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・ 外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 )
( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 )
MB90F804-201(101)/
MB90F803(S)/
MB90803(S)/
MB90F809(S)
MB90V800
90
20
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
100
80
70
60
50
40
30
20
MB90F804-201(101)/
MB90F803(S)/
MB90803(S)/
MB90F809(S)
MB90V800
18
16
14
12
10
8
6
4
2
10
0
0
0
5
10
15
20
25
30
35
0
最小サンプリング時間 [μs]
1
2
3
4
5
6
7
8
最小サンプリング時間 [μs]
・誤差について
|AVCC − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。
DS07–13733–6
79
MB90800 シリーズ
6. A/D コンバータ用語の定義
分解能
A/D コンバータにより識別可能なアナログ変化を表します。
10 ビットならば , アナログ電圧を 210 = 1024 の部分に分解することができます。
総合誤差
実際の値と理論値との差を表し , オフセット誤差 , ゲイン誤差 , 非直線性誤差および雑音に起因する誤差の総量です。
直線性誤差
デバイスのゼロトランジスタ点 (00 0000 0000 ↔ 00 0000 0001) とフルスケールトランジション点
(11 1111 1110 ↔ 11 1111 1111) とを結んだ直線と実際の変換特性との偏差を表します。
微分直線性誤差
出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差を表します。
総合誤差
3FFH
3FEH
1.5 LSB
実際の変換特性
デジタル出力
3FDH
{1 LSB × (N − 1) + 0.5 LSB}
004H
VNT
( 実測値 )
実際の特性
003H
002H
理想特性
001H
0.5 LSB
AVSS
(AVRL)
デジタル出力 N の総合誤差=
1 LSB ( 理想値 ) =
アナログ入力
VNT − {1 LSB × (N − 1) + 0.5 LSB}
1 LSB
AVCC − AVSS
1024
AVCC
(AVRH)
[LSB]
[V]
N:A/D コンバータデジタル出力値
VOT ( 理想値 ) = AVSS + 0.5 LSB [V]
VFST ( 理想値 ) = AVCC − 1.5 LSB [V]
VNT:デジタル出力が (N − 1) H から NH に遷移する電圧
(続く)
80
DS07–13733–6
MB90800 シリーズ
(続き)
直線性誤差
微分直線性誤差
3FFH
実際の変換特性
実際の変換特性
3FEH
(N + 1)H
{1 LSB × (N − 1) + VOT}
003H
デジタル出力
デジタル出力
VNT
( 実測値 )
実際の変換特性
004H
理想特性
VFST
( 実測値 )
3FDH
NH
V (N + 1) T
( 実測値 )
(N − 1)H
VNT
( 実測値 )
実際の変換特性
002H
理想特性
001H
(N − 2)H
VOT ( 実測値 )
AVSS
(AVRL)
AVCC
(AVRH)
アナログ入力
デジタル出力 N の直線性誤差=
デジタル出力 N の微分直線性誤差=
1 LSB =
AVSS
(AVRL)
アナログ入力
VNT − {1 LSB × (N − 1) + VOT}
1 LSB
[LSB]
V (N + 1) T − VNT
1 LSB
[LSB]
VFST − VOT
1022
− 1LSB
AVCC
(AVRH)
[V]
N:A/D コンバータデジタル出力値
VOT:デジタル出力が “000H” から “001H” に遷移する電圧
VFST:デジタル出力が “3FEH” から “3FFH” に遷移する電圧
DS07–13733–6
81
MB90800 シリーズ
7. フラッシュメモリ (MB90F804-101/201, MB90F809/S)
項目
条件
規格値
単位
備考
s
内部での消去前書込み時間を除く。
3600
μs
システムレベルのオーバヘッド
時間を除く。
⎯
⎯
cycle
⎯
⎯
year
最小
標準
最大
セクタ消去時間
⎯
1
15
チップ消去時間
⎯
9
⎯
⎯
16
10000
20
ワード (16 ビット幅 )
書込み時間
TA =+ 25 °C
Vcc = 3.0 V
書込み / 消去回数
フラッシュメモリ
データ保持期間
平均
TA =+ 85 °C
*
*:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ換
算しています ) 。
8. デュアルオペレーションフラッシュメモリ (MB90F803/S)
項目
条件
セクタ消去時間
(4 K バイトセクタ )
セクタ消去時間
(16 K バイトセクタ )
チップ消去時間
TA =+ 25 °C
Vcc = 3.0 V
ワード (16 ビット幅 )
書込み時間
規格値
単位
備考
s
内部での消去前書込み時間を除く。
3600
μs
システムレベルのオーバヘッド
時間を除く。
最小
標準
最大
⎯
0.2
0.5
⎯
0.5
7.5
⎯
4.6
⎯
⎯
64
書込み / 消去回数
⎯
10000
⎯
⎯
cycle
フラッシュメモリ
データ保持期間
平均
TA =+ 85 °C
20
⎯
⎯
year
*
*:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度+ 85 °C へ換
算しています ) 。
82
DS07–13733–6
MB90800 シリーズ
■ オーダ型格
型格
MB90F804-101PF-G
MB90F804-201PF-G
MB90F803PF-G
MB90F803SPF-G
MB90F809PF-G
MB90F809SPF-G
MB90803PF-G
MB90803SPF-G
DS07–13733–6
パッケージ
プラスチック・QFP, 100 ピン
(FPT-100P-M06)
備考
サブクロックあり:
S サフィックスなし品
201 オプション品
サブクロックなし:
S サフィックスあり品
101 オプション品
83
MB90800 シリーズ
■ パッケージ・外形寸法図
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード(参考)
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
(FPT-100P-M06)
注 1)* 印寸法はレジン残りを含まず。
注 2)端子幅および端子厚さはメッキ厚を含む。
注 3)端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位:mm (inches)
注意:括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
84
DS07–13733–6
MB90800 シリーズ
■ 本版での主な変更内容
ページ
17
場所
■ メモリマップ
変更箇所
品種 MB90F809/S の アドレス #2 を訂正
FC8000H → FD0000H
変更箇所は , 本文中のページ左側の|によって示しています。
DS07–13733–6
85
MB90800 シリーズ
MEMO
86
DS07–13733–6
MB90800 シリーズ
MEMO
DS07–13733–6
87
MB90800 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部
Similar pages