DS07-16502-5

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07-16502-5
マイクロコントローラ 32 ビットオリジナル
CMOS
FR60 MB91301 シリーズ
MB91302A/V301A
■ 概 要
MB91301 シリーズは , 32 ビット RISC CPU (FR ファミリ ) をコアとし , 高性能 / 高速な CPU 処理を要求される組込み制
御用に各種I/Oリソースやバス制御機構, さらに, SDRAMが直結可能なSDRAM I/Fを内蔵したマイクロコントローラです。
32 ビット CPU ではアクセスする広大なアドレス空間をサポートするために , 外部バスアクセスを基本としています。
本品種では , CPU の命令実行を高速化するための 4 K バイトの命令キャッシュメモリと 4 K バイトの RAM ( データ用 ) を
内蔵しています。
また , FR30/40 CPU をベースにバスアクセスの強化を行い , より高速での使用に対応した FR60 として , デジタルビデオ
カメラ , ナビゲーションシステム , DVD プレイヤーなど , 高性能な CPU 処理パワーを要求される組込み用途に最適な製
品です。
■ 特 長
MB91301 シリーズでは , 内蔵 ROM に各種プログラムを組み込んだシリーズをラインナップしております。
ROM バリエーション リアルタイム OS IPL (Internal Program Loader)
ユーザ ROM 版
ROM なし版
内蔵版
内蔵版
品種名
MB91302A
○
○
○
○
1. FR CPU
・ 32 ビット RISC, ロード / ストアアーキテクチャ, 5 段パイプライン
・ 動作周波数内部 ( 最大 ) 68 MHz［外部 ( 最大 ) 68 MHz］
(PLL 使用 , 原振 ( 最大 ) 17 MHz 時 )
・ 汎用レジスタ 32 ビット× 16 本
・ 16 ビット固定長命令 ( 基本命令 ) , 1 命令 /1 サイクル
・ メモリ−メモリ間転送 , ビット処理 , バレルシフトなどの命令：組込み用途に適した命令
・ 関数入口 / 出口命令 , レジスタ内容のマルチロードストア命令：高級言語対応命令
・ レジスタインタロック機能：アセンブラ記述の容易化
・ 遅延スロット付き分岐命令：分岐処理時のオーバヘッドの低減
・ 乗算器の内蔵 / 命令レベルでのサポート
符号付き 32 ビット乗算：5 サイクル
符号付き 16 ビット乗算：3 サイクル
・ 割込み (PC, PS の退避 )：6 サイクル , 16 プライオリティレベル
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2005-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.10
MB91301 シリーズ
2. バスインタフェース
・ 最大動作周波数 68 MHz (SDRAM 使用時 )
・ 24 ビットアドレスフル出力可能 (16 M バイト空間 )
・ 8, 16, 32 ビットデータ入出力
・ プリフェッチバッファ搭載
・ 未使用データ / アドレス端子は汎用入出力ポートとして使用可能
・ 最小 64 K バイト単位で設定可能な完全独立な 8 領域のチップセレクト出力が可能
・ 各種メモリに対するインタフェースのサポート
非同期 SRAM, 非同期 ROM/FLASH
ページモード ROM/FLASHROM ( ページサイズ 1, 2, 4, 8 可能 )
バーストモード ROM/FLASH (MBM29BL160D/161D/162D 等 )
SDRAM (FCRAM タイプも対応 , CAS Latency1 ∼ 8, 2/4 バンク品 )
アドレス / データマルチプレックスバス (8 ビット /16 ビット幅のみ )
・ 基本バスサイクル：2 サイクル
・ 領域ごとにプログラマブルでウェイト挿入可能な自動ウエイトサイクル発生機構 ( 最大 15 サイクル )
・ RDY 入力による外部ウェイトサイクル
・ バイトオーダリングのエンディアン設定 ( ビック / リトル )
ただし CS0 領域はビックエンディアンのみ
・ 書込み禁止設定 ( 読出し専用領域 )
・ 内蔵キャッシュへの取込み許可 / 禁止設定
・ プリフェッチ機能の許可 / 禁止設定
・ DMA は独立した I/O 用ウェイト制御が可能なフライバイ転送をサポート
・ BRQ と BGRNT を使用した外部バスアービトレーションが可能
3. 内蔵メモリ
・ 4 K バイトの DATA RAM
・ 4 K バイトの ROM (MB91302A)
4. 命令キャッシュ
・ 4 K バイトの容量
・ 2 ウェイセットアソシアティブ方式
・ 128 ブロック / ウェイ , 4 エントリ (4 ワード ) / ブロック
・ ロック機能：特定プログラムコードのキャッシュへの常駐化
・ 命令 RAM 機能：命令キャッシュとして使用しないときは , 命令 RAM として使用可能
5. DMAC (DMA コントローラ )
・ 5 チャネル ( 外部要求は 2 チャネル )
・ 3 つの転送要因 ( 外部端子 / 内部ペリフェラル / ソフトウェア )
・ 転送要因としてチャネルごとに自由に内部ペリフェラルを選択可能
・ アドレシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
・ 転送モード ( デマンド転送 / バースト転送 / ステップ転送 / ブロック転送 )
・ フライバイ転送サポート ( 外部 I/O とメモリ間 )
・ 転送データサイズは 8/16/32 ビット から選択可能
6. ビットサーチモジュール
・ 1 ワード中の MSB から最初の “1”/“0” の変化ビットの位置を 1 サイクルでサーチ
7. リロードタイマ
・ 16 ビットタイマ：3 チャネル
・ 内部クロック：2 クロックサイクル分解能 , 2/8/32 分周から選択
（続く）
2
DS07-16502-5
MB91301 シリーズ
（続き）
8. UART
・ UART 全二重ダブルバッファ
・ 独立 3 チャネル
・ データ長：7 ビット∼ 9 ビット ( パリティなし ) , 6 ビット∼ 8 ビット ( パリティあり )
・ 非同期 ( 調歩同期 ) , クロック同期通信の選択可能
・ マルチプロセッサモード
・ ボーレートジェネレータとして 16 ビットタイマ (U-TIMER) 内蔵：任意のボーレートを発生
・ 外部クロックを転送クロックとして使用可能
・ エラー検出：パリティ, フレーム , オーバラン
9. 割込みコントローラ
・ 外部割込み入力：マスク不可割込み端子 1 本 (NMI) , 通常割込み端子 8 本 (INT0 ∼ INT7)
・ 内部割込み要因：UART, DMAC, A/D, U-TIMER, 遅延割込み , I2C, フリーランタイマ , インプットキャプチャ
・ マスク不可割込み以外は , 優先レベルをプログラマブルに設定可能 (16 レベル )
10.A/D コンバータ ( 逐次変換型 )
・ 10 ビット分解能 , 4 チャネル
・ 逐次比較変換：周辺クロック (CLKP) 140 クロックサイクル変換時間約 4.1 μs/ch (34 MHz 動作時 )
・ サンプル & ホールド回路内蔵
・ 変換モード：シングル変換 / スキャン変換 / リピート変換より選択
・ 起動：ソフトウェア / 外部トリガ / 内蔵タイマより選択
11.I2C インタフェース
・ 内 2 チャネルマスタ / スレーブ送受信
・ 内アビトレーション機能 , クロック同期化機能
12.フリーランタイマ
・ 16 ビット 1 チャネル
13.インプットキャプチャ
・ 4 チャネル
14.その他のインターバルタイマ
・ 16 ビットタイマ：3 チャネル (U-TIMER)
・ PPG タイマ：4 チャネル
・ ウォッチドッグタイマ：1 チャネル
15.その他の特長
・ リセット要因：ウォッチドッグタイマ / ソフトウェアリセット / 外部リセット (INIT 端子 )
・ 低消費電力モード：スリープ / ストップモード
・ クロック制御
ギア機能：CPU とペリフェラルの動作クロック周波数を独立に任意に設定可能
ギアクロックは 1/1, 1/2, 1/3, 1/4, 1/5, 1/6, 1/7, 1/8, ……1/16 の 16 種から選択。また , PLL 逓倍も選択可能。ただし , ペリ
フェラルの動作は 34 MHz を上限とする。
・ CMOS テクノロジ：0.25 μm
・ 電源 ( アナログ電源 )：3.3 V ± 0.3 V ( 内蔵レギュレータ使用 )
DS07-16502-5
3
MB91301 シリーズ
■ 品種構成
MB91302A
MB91V301A
分類
マスク ROM 品
( 量産品 )
エバ品
( 評価・開発用 )
RAM
4 K バイト
( データ専用 )
16 K バイト
( データ 8 K バイト＋ 8 K バイト )
ROM
4 K バイト
ユーザ ROM 版に加え ,
ROM なし版 , 最適化リアルタイム OS 内蔵版 *1,
IPL (Internal Program Loader) 内蔵版 *2 がありま
す。
8 K バイト (RAM)
DSU
⎯
DSU4
パッケージ
LQFP-144
(0.4 mm ピッチ )
PGA-179
＊ 1： μITRON 3.0 準拠の富士通製リアルタイム OS REALOS/FR を , MB91302A に合わせて最適化し内蔵しております。
＊ 2： IPL (Internal Program Loader) を内蔵しています。内蔵 UART/SIO 経由で外部システムから , さまざまなプログラム
をロードし実行させることができます。この機能を利用して , 例えば外部に接続された Flash メモリへのオンボー
ド書込みが実現できます。
4
DS07-16502-5
MB91301 シリーズ
■ 端子配列図
・MB91302A
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
DEOP1/PPG1/PB5
DACK1/TRG1/PB4
DREQ1/PB3
DEOP0/PB2
DACK0/PB1
DREQ0/PB0
C
VSS
TIN2/TRG3/PH2
TIN1/PPG3/PH1
TIN0/PH0
TRG0/PJ7
PPG0/PJ6
SCK1/PJ5
SOT1/PJ4
SIN1/PJ3
SCK0/PJ2
SOT0/PJ1
SIN0/PJ0
VCC
INT7/SCK2/PG7
INT6/SOT2/PG6
INT5/SIN2/PG5
INT4/ATG/PG4/FRCK
INT3/PG3/ICU3
INT2/PG2/ICU2
INT1/PG1/ICU1
INT0/PG0/ICU0
AVSS/AVRL
AN0
AN1
AN2
AN3
AVR
AVRH
AVCC
P91/MCLKE
P92/MCLK
P93
P94/SRAS/LBA/AS
P95/SCAS/BAA
P96/SWE/WR
VSS
VCC
A00
A01
A02
A03
A04
A05
A06
A07
VSS
VCC
A08
A09
A10
A11
A12
A13
A14
A15
VSS
P60/A16
P61/A17
P62/A18
P63/A19
P64/A20/SDA0
P65/A21/SCL0
P66/A22/SDA1
P67/A23/SCL1
VCC
P13/D11
P14/D12
P15/D13
P16/D14
P17/D15
VSS
VCC
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
P26/D22
P27/D23
VSS
VCC
D24
D25
D26
D27
D28
D29
D30
D31
VSS
VCC
P80/RDY
P81/BGRNT
P82/BRQ
RD
DQMUU/WR0(UUB)
P85/DQMUL/WR1(ULB)
P86/DQMLU/WR2(LUB)
P87/DQMLL/WR3(LLB)
P90/SYSCLK
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
D10/P12
D09/P11
D08/P10
VCC
VSS
D07/P07
D06/P06
D05/P05
D04/P04
D03/P03
D02/P02
D01/P01
D00/P00
VCC
VSS
CS7/PA7
CS6/PA6
CS5/PPG2/PA5
CS4/TRG2/PA4
CS3/PA3
CS2/PA2
CS1/PA1
CS0/PA0
VCC
NMI
INIT
MD2
MD1
MD0
VCC
VSS
X1
X0
VCC
IORD/PB7
IOWR/PB6
(TOP VIEW)
(FPT-144P-M12)
DS07-16502-5
5
MB91301 シリーズ
・MB91V301A
(TOP VIEW)
INDEX
1
5
178
174
172
168
165
161
160
156
155
151
150
145
142
140
2
7
179
177
173
169
166
162
157
154
149
148
144
139
134
133
3
10
4
2
176
171
167
163
159
153
147
143
138
137
132
129
4
15
9
3
180
175
170
164
158
152
146
141
135
131
128
127
5
16
13
8
6
1
136
130
126
124
123
6
20
14
12
11
125
122
121
120
7
21
19
18
17
119
118
117
116
8
25
22
24
23
113
114
112
115
9
26
27
28
29
107
108
109
111
10
30
31
32
35
101
102
104
110
11
33
34
36
40
46
91
96
98
103
106
12
37
38
41
45
51
56
62
68
74
80
85
90
93
99
105
13
39
42
47
48
53
57
63
69
73
77
81
86
92
94
100
14
43
44
49
54
58
59
64
67
72
76
79
83
87
89
97
15
50
52
55
60
61
65
66
70
71
75
78
82
84
88
95
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
(PGA-179C-A03)
6
DS07-16502-5
MB91301 シリーズ
・MB91V301A の端子配列
No.
PIN
端子名
No.
PIN
端子名
No.
PIN
端子名
1
E5
N.C.
32
C10
VCC
63
G13
VCC
2
C3
P13/D11
33
A11
P80/RDY
64
G14
A08
3
C4
VSS
34
B11
P81/BGRNT
65
F15
A09
4
B3
VCC
35
D10
P82/BRQ
66
G15
A10
5
A1
P14/D12
36
C11
RD
67
H14
A11
6
D5
P15/D13
37
A12
DQMUU/WR0 (UUB)
68
H12
A12
69
H13
A13
7
A2
P16/D14
38
B12
P85/DQMUL/WR1
(ULB)
8
C5
P17/D15
39
A13
P86/DQMLU/WR2
(LUB)
70
H15
A14
9
B4
VSS
40
D11
P87/DQMLL/WR3
(LLB)
71
J15
A15
10
A3
VCC
41
C12
VSS
72
J14
VSS
11
D6
P20/D16
42
B13
VCC
73
J13
VCC
12
C6
P21/D17
43
A14
P90/SYSCLK
74
J12
P60/A16
13
B5
P22/D18
44
B14
P91/MCLKE
75
K15
P61/A17
14
B6
P23/D19
45
D12
P92/MCLK
76
K14
P62/A18
15
A4
P24/D20
46
E11
P93
77
K13
P63/A19
16
A5
P25/D21
47
C13
VSS
78
L15
SDA0/P64/A20
17
D7
P26/D22
48
D13
VCC
79
L14
SCL0/P65/A21
18
C7
P27/D23
49
C14
P94/SRAS/LBA/AS
80
K12
SDA1/P66/A22
19
B7
VSS
50
A15
P95/SCAS/BAA
81
L13
SCL1/P67/A23
20
A6
VCC
51
E12
P96/SWE/WR
82
M15
VCC
21
A7
D24
52
B15
VSS
83
M14
VCC
22
B8
D25
53
E13
VCC
84
N15
EWR3
23
D8
D26
54
D14
A00
85
L12
EWR2
24
C8
D27
55
C15
A01
86
M13
EWR1
25
A8
VSS
56
F12
A02
87
N14
EWR0
26
A9
VCC
57
F13
A03
88
P15
ECS
27
B9
D28
58
E14
A04
89
P14
EMRAM
28
C9
D29
59
F14
A05
90
M12
ICD3
29
D9
D30
60
D15
A06
91
L11
ICD2
30
A10
D31
61
E15
A07
92
N13
ICD1
31
B10
VSS
62
G12
VSS
93
N12
ICD0
（続く）
DS07-16502-5
7
MB91301 シリーズ
（続き）
8
No.
PIN
端子名
No.
PIN
端子名
No.
PIN
端子名
94
P13
VSS
126
N5
PPG0/PJ6
158
H4
CS2/PA2
95
R15
VCC
127
R4
TRG0/PJ7
159
H3
CS3/PA3
96
M11
BREAK
128
P4
TIN0/PH0
160
H1
CS4/TRG2/PA4
97
R14
ICLK
129
R3
TIN1/PPG3/PH1
161
G1
CS5/PPG2/PA5
98
N11
ICS2
130
M5
TIN2/TRG3/PH2
162
G2
CS6/PA6
99
P12
ICS1
131
N4
VSS
163
G3
CS7/PA7
100
R13
ICS0
132
P3
C
164
G4
VSS
101
M10
TRST
133
R2
DREQ0/PB0
165
F1
VCC
102
N10
C
134
P2
DACK0/PB1
166
F2
D00/P00
103
P11
AVCC
135
M4
DEOP0/PB2
167
F3
D01/P01
104
P10
AVRH
136
L5
DREQ1/PB3
168
E1
D02/P02
105
R12
AVR
137
N3
DACK1/TRG1/PB4
169
E2
D03/P03
106
R11
AN3
138
M3
DEOP1/PPG1/PB5
170
F4
VSS
107
M9
AN2
139
N2
IOWR/PB6
171
E3
VCC
108
N9
AN1
140
R1
IORD/PB7
172
D1
D04/P04
109
P9
AN0
141
L4
VCC
173
D2
D05/P05
110
R10
AVSS/AVRL
142
P1
VSS
174
C1
D06/P06
111
R9
INT0/PG0/ICU0
143
L3
X0
175
E4
D07/P07
112
P8
INT1/PG1/ICU1
144
M2
X1
176
D3
VSS
113
M8
INT2/PG2/ICU2
145
N1
VSS
177
C2
VCC
114
N8
INT3/PG3/ICU3
146
K4
VCC
178
B1
D08/P10
115
R8
INT4/ATG/PG4/FRCK
147
K3
MD0
179
B2
D09/P11
116
R7
INT5/SIN2/PG5
148
L2
MD1
180
D4
D10/P12
117
P7
INT6/SOT2/PG6
149
K2
MD2
118
N7
INT7/SCK2/PG7
150
M1
VCC
119
M7
VCC
151
L1
VCC
120
R6
SIN0/PJ0
152
J4
INIT
121
P6
SOT0/PJ1
153
J3
NMI
122
N6
SCK0/PJ2
154
J2
VSS
123
R5
SIN1/PJ3
155
K1
VCC
124
P5
SOT1/PJ4
156
J1
CS0/PA0
125
M6
SCK1/PJ5
157
H2
CS1/PA1
DS07-16502-5
MB91301 シリーズ
■ 端子機能説明
・電源端子 /GND 端子 / ツール端子以外
端子番号
MB91302A MB91V301A
132 ∼ 139
142 ∼ 144,
1∼5
8 ∼ 15
166 ∼ 169,
172 ∼ 175
178 ∼ 180,
2, 5 ∼ 8
端子名
入出力回路形式
D00 ∼ D07
J
外バス 8 ビット /16 ビットモードのときはポート
として使用できます。
D08 ∼ D15
外部データバスの bit 8 ∼ bit15 です。外バスモー
ドのとき有効となります。
J
P10 ∼ P17
外バス 8 ビット /16 ビットモードのときはポート
として使用できます。
D16 ∼ D23
外部データバスの bit 16 ∼ bit23 です。外バス
モードのとき有効となります。
J
11 ∼ 18
21 ∼ 24,
27 ∼ 30
外バス 8 ビットモードのときはポートとして使
用できます。
D24 ∼ D31
C
RDY
28
29
30
33
J
32
33
外部レディ入力です。この機能は外部レディ入
力指定が許可のときに有効になります。アク
ティブレベルは “H” です。
汎用入出力ポートです。この機能は外部レディ
入力指定が禁止のときに有効になります。
BGRNT
外部バス開放受付け出力です。外部バスを開放
したときに L を出力します。出力指定が許可の
ときに有効になります。
34
J
P81
汎用入出力ポートです。この機能は外部バス開
放受付け指定が禁止のときに有効になります。
BRQ
外部バス開放要求入力です。外部バスを開放し
たいときに 1 を入力します。入力指定が許可の
ときに有効になります。アクティブレベルは “H”
です。
35
J
36
RD
37
WR0/ (UUB) /
DQMUU
38
外部データバスの bit 24 ∼ bit31 です。外バス
モードのとき有効となります。
P80
汎用入出力ポートです。この機能は外部バス開
放要求指定が禁止のときに有効になります。
P82
31
外部データバスの bit 0 ∼ bit7 です。外バスモー
ドのとき有効となります。
P00 ∼ P07
P20 ∼ P27
18 ∼ 25
機 能
WR1/ (ULB) /
DQMUL
P85
C
外バスリードストローブ出力です。外バスモー
ド時に有効になります。
C
外バスライトストローブ出力です。外バスモー
ド時に有効になります。WR をライトストロー
ブとして使用したときにはバイトイネーブル
(UUB) となります。SDRAM 使用時には D31 ∼
D24 の選択信号 (DQMUU) となります。
J
外バスライトストローブ出力です。外バスモー
ド時 WR1 の出力を許可にすると有効になりま
す。WR をライトストローブとして使用したと
きには , バイトイネーブル (ULB) となります。
SDRAM 使用時には D23 ∼ D16 の選択信号
(DQMUL) となります。
汎用入出力ポートです。外バスライトイネーブ
ル出力設定を禁止にしたときに有効になります。
（続く）
DS07-16502-5
9
MB91301 シリーズ
端子番号
MB91302A MB91V301A
端子名
入出力回路形式
WR2/ (LUB) /
DQMLU
34
J
39
WR3/ (LLB) /
DQMLL
36
40
J
汎用入出力ポートです。シングルチップモード
時または外バスライトイネーブル出力設定を禁
止にしたときに有効になります。
SYSCLK
システムクロック出力です。この機能はシステ
ムクロック出力指定が許可のときに有効になり
ます。外バス動作周波数と同じクロックを出力
します (STOP 時に停止します ) 。
43
C
汎用入出力ポートです。この機能はシステムク
ロック出力指定が禁止のときに有効になります。
MCLKE
44
P91
メモリ用クロックイネーブル信号です。
J
MCLK
38
45
C
40
46
P93
汎用入出力ポートです。この機能はメモリ用ク
ロックイネーブル出力指定が禁止のときに有効
になります。
メモリ用クロック出力です。この機能はメモリ
用クロック出力指定が許可のときに有効になり
ます。外バス動作周波数と同じクロックを出力
します (STOP, SLEEP 時に停止します ) 。
汎用入出力ポートです。この機能はメモリ用ク
ロック出力指定が禁止のときに有効になります。
P92
39
外バスライトストローブ出力です。外バスモー
ド時 WR3 の出力を許可にすると有効になりま
す。WR をライトストローブとして使用したとき
には , バイトイネーブル (LLB) となります。
SDRAM 使用時には D07 ∼ D00 の選択信号
(DQMLL) となります。
P87
P90
37
外バスライトストローブ出力です。外バスモー
ド時 WR2 の出力を許可にすると有効になりま
す。WR をライトストローブとして使用したとき
には , バイトイネーブル (LUB) となります。
SDRAM 使用時には D08 ∼ D05 の選択信号
(DQMLU) となります。
汎用入出力ポートです。シングルチップモード
時または外バスライトイネーブル出力設定を禁
止にしたときに有効になります。
P86
35
機 能
C
汎用入出力ポートです。
AS
アドレスストローブ出力です。ポート機能レジ
スタ 9 の ASE ビットが許可 “1” のときに有効にな
ります。
LBA
バースト Flash ROM アドレスロード出力です。
ポート機能レジスタ 9 の ASE ビットが許可 “1” の
ときに有効になります。
49
J
SRAS
SDRAM 用の RAS 信号です。ポート機能レジス
タ 9 の ASE ビットが許可 “1” のときに有効になり
ます。
P94
汎用入出力ポートです。この機能はポート機能
レジスタ 9 の ASE ビットが “0” 汎用ポートのとき
に有効になります。
（続く）
10
DS07-16502-5
MB91301 シリーズ
端子番号
MB91302A MB91V301A
端子名
入出力回路形式
バースト Flash ROM アドレスアドバンス出力で
す。ポート機能レジスタ (PFR9) の BAAE ビット
が許可のときに有効になります。
BAA
41
42
50
51
SCAS
機 能
J
SDRAM 用の CAS 信号です。ポート機能レジス
タの BAAE ビットが許可のときに有効になりま
す。
P95
汎用入出力ポートです。ポート機能レジスタ
(PFR9) の BAAE ビットが汎用ポートのときに有
効になります。
WR
メモリライトストローブ出力です。この機能は
ポート機能レジスタの WRXE ビットが許可のと
きに有効になります。
SWE
J
SDRAM 用ライト出力です。この機能はポート機
能レジスタの WRXE ビットが許可のときに有効
になります。
汎用入出力ポートです。この機能はポート機能
レジスタの WRXE ビットが汎用ポートのときに
有効になります。
P96
45 ∼ 52
54 ∼ 61
A00 ∼ A07
C
外部アドレスバスの bit 0 ∼ 7 です。
55 ∼ 62
64 ∼ 71
A08 ∼ A15
C
外部アドレスバスの bit 8 ∼ 15 です。
A16 ∼ A19
64 ∼ 67
68
69
J
74 ∼ 77
外部アドレスバスの bit 16 ∼ 23 です。
外バスモードのとき有効となります。
P60 ∼ P63
外部アドレスバス未使用時は , ポートとして使用
できます。
SDA0
I2C バス用データ入出力端子です。この機能は
I2C が標準モード動作許可のときに有効になりま
す。
意図的に行なう時以外はポートによる出力を停
止させておく必要があります ( オープンドレイン
出力 ) 。(MB91302A, MB91V301A だけの機能で
す。)
78
T
A20
外部アドレスバスの bit 20 です。この機能は I2C
が動作禁止で外部アドレスバスのとき有効とな
ります。
P64
汎用入出力ポートです。この機能は I2C が動作禁
止で , 外部アドレスバス未使用時にポートとして
使用できます。
SCL0
I2C バス用クロック入出力端子です。この機能は
I2C が標準モード動作許可のときに有効になりま
す。
意図的に行なう時以外はポートによる出力を停
止させておく必要があります ( オープンドレイン
出力 ) 。(MB91302A, MB91V301A だけの機能で
す。)
79
T
A21
外部アドレスバスの bit 21 です。この機能は I2C
が動作禁止で外部アドレスバスの未使用時に
ポートとして使用できます。
P65
汎用入出力ポートです。この機能は I2C が動作禁
止で , 外部アドレスバス未使用時にポートとして
使用できます。
（続く）
DS07-16502-5
11
MB91301 シリーズ
端子番号
MB91302A MB91V301A
端子名
入出力回路形式
I2C バス用データ入出力端子です。この機能は I2C
が標準モード動作許可のときに有効になります。
意図的に行なう時以外はポートによる出力を停止
させておく必要があります ( オープンドレイン出
力 ) 。(MB91302A, MB91V301A だけの機能です。)
SDA1
70
71
76 ∼ 79
80
T
A22
外部アドレスバスの bit 20 です。この機能は I2C
が動作禁止で外部アドレスバスのとき有効となり
ます。
P66
汎用入出力ポートです。この機能は I2C が動作禁
止で , 外部アドレスバス未使用時にポートとして
使用できます。
SCL1
I2C バス用クロック入出力端子です。この機能は
I2C が標準モード動作許可のときに有効になりま
す。
意図的に行なう時以外はポートによる出力を停止
させておく必要があります ( オープンドレイン出
力 ) 。(MB91302A, MB91V301A だけの機能です。)
81
106 ∼ 109
T
A23
外部アドレスバスの bit 21 です。この機能は I2C
が動作禁止で外部アドレスバスの未使用時にポー
トとして使用できます。
P67
汎用入出力ポートです。この機能は I2C が動作禁
止で , 外部アドレスバス未使用時にポートとして
使用できます。
AN3 ∼ AN0
D
85
111 ∼ 114
PG0 ∼ PG3
アナログ入力端子です。
外部割込み入力です。対応する外部割込みを許可
している間は , この入力を随時使用していますの
で意図的に行う以外はポートによる出力を停止さ
せておく必要があります。
INT0 ∼ INT3
81 ∼ 84
機 能
V
汎用入出力ポートです。
ICU0 ∼ ICU3
インプットキャプチャ入力端子です。インプット
キャプチャ入力として選択した場合は , この入力
を随意使用しますので意図的に行う時以外はポー
トによる出力を停止しておく必要があります。
INT4
外部割込み入力です。対応する外部割込みを許可
している間は , この入力を随時使用していますの
で意図的に行う以外はポートによる出力を停止さ
せておく必要があります。
ATG
A/D コンバータ外部トリガ入力です。A/D の起動
要因として選択した場合は , この入力を随時使用
しますので意図的に行う以外は PORT による出
力 , INT による入力を停止させておく必要があり
ます。
115
V
PG4
FRCK
汎用入出力ポートです。
フリーランタイマの外部クロック入力端子です。
フリーランタイマの外部クロック入力端子として
使用した場合は , この入力を随時使用しますので
意図的に行う以外はポートによる出力を停止して
おく必要があります。
（続く）
12
DS07-16502-5
MB91301 シリーズ
端子番号
MB91302A MB91V301A
端子名
入出力回路形式
外部割込み入力です。対応する外部割込みを許可
している間は , この入力を随時使用していますの
で意図的に行う以外はポートによる出力を停止さ
せておく必要があります。
INT5
86
87
88
116
V
SIN2
UART2 のデータ入力です。UART2 が入力動作を
している間は , この入力を随時使用していますの
で意図的に行うとき以外はポートによる出力を停
止させておく必要があります。
PG5
汎用入出力ポートです。
INT6
外部割込み入力です。対応する外部割込みを許可
している間は , この入力を随時使用していますの
で意図的に行う以外はポートおよび UART によ
る出力を停止させておく必要があります。
117
V
SOT2
UART2 のデータ出力です。この機能はポート機
能レジスタで UART2 のデータ出力指定が許可の
ときに有効になります。
PG6
汎用入出力ポートです。
INT7
外部割込み入力です。対応する外部割込みを許可
している間は , この入力を随時使用していますの
で意図的に行う以外はポートおよび UART のク
ロックによる出力を停止させておく必要がありま
す。
118
V
UART2 のクロック入出力です。この機能はポー
ト機能レジスタで UART2 のクロック出力指定が
許可のときに有効になります。
SCK2
90
120
PG7
汎用入出力ポートです。
SIN0
UART0 のデータ入力です。UART0 が入力動作を
している間は , この入力を随時使用していますの
で意図的に行うとき以外はポートによる出力を停
止させておく必要があります。
U
PJ0
91
121
SOT0
汎用入出力ポートです。
U
PJ1
92
122
SCK0
123
SIN1
PJ3
UART0 のデータ出力です。この機能はポート機
能レジスタで UART0 のデータ出力指定が許可の
ときに有効になります。
汎用入出力ポートです。
U
PJ2
93
機 能
UART0 のクロック入出力です。この機能は
UART0 のクロック出力指定が許可のときに有効
になります。
汎用入出力ポートです。
U
UART1 のデータ入力です。UART1 が入力動作を
している間は , この入力を随時使用していますの
で意図的に行うとき以外はポートおよびタイマに
よる出力を停止させておく必要があります。
汎用入出力ポートです。
（続く）
DS07-16502-5
13
MB91301 シリーズ
端子番号
MB91302A MB91V301A
94
124
端子名
SOT1
入出力回路形式
機 能
U
UART1 のデータ出力です。この機能はポート機
能レジスタで UART1 のデータ出力指定が許可の
ときに有効になります。
PJ4
95
125
SCK1
汎用入出力ポートです。
U
PJ5
96
126
PPG0
汎用入出力ポートです。
U
PJ6
97
127
TRG0
99
100
128
TIN0
U
J
リロードタイマ入力です。対応するタイマ入力
を許可している間は , この入力を随時使用してい
ますので意図的に行なうとき以外はポートによ
る出力を停止させておく必要があります。
PH0
汎用入出力ポートです。
TIN1
リロードタイマ入力です。対応するタイマ入力
を許可している間は , この入力を随時使用してい
ますので意図的に行なうとき以外はポートおよ
び PPG タイマによる出力を停止させておく必要
があります。
129
J
PPG3
PPG タイマ出力です。この機能はポート機能レ
ジスタで PPG3 出力指定が許可のとき有効になり
ます。
PH1
汎用入出力ポートです。
TIN2
リロードタイマ入力です。対応するタイマ入力
を許可している間は , この入力を随時使用してい
ますので意図的に行なうとき以外はポートによ
る出力を停止させておく必要があります。
130
J
PH2
133
PPG タイマの外部トリガ入力です。対応するタ
イマ入力を許可している間は , この入力を随時使
用していますので意図的に行うとき以外はポー
トによる出力を停止させておく必要があります。
汎用入出力ポートです。
TRG3
103
PPG タイマ出力です。この機能はポート機能レ
ジスタで PPG0 出力指定が許可のとき有効になり
ます。
汎用入出力ポートです。
PJ7
98
UART1 のクロック入出力です。この機能はポー
ト機能レジスタで UART1 のクロック出力指定が
許可のときに有効になります。
DREQ0
PB0
PPG タイマの外部トリガ入力です。対応するタ
イマ入力を許可している間は , この入力を随時使
用していますので意図的に行うとき以外はポー
トによる出力を停止させておく必要があります。
汎用入出力ポートです。
J
DMA 外部転送要求入力です。対応する DMA 外
部転送要求入力を許可している間は , この入力を
随時使用していますので意図的に行うとき以外
はポートによる出力を停止させておく必要があ
ります。
汎用入出力ポートです。
（続く）
14
DS07-16502-5
MB91301 シリーズ
端子番号
MB91302A MB91V301A
104
134
端子名
DACK0
入出力回路形式
機 能
J
DMA 外部転送要求受付け出力です。この機能は
DMA の転送要求受付け出力指定が許可のときに
有効になります。
PB1
105
135
DEOP0
汎用入出力ポートです。
J
PB2
106
136
DREQ1
汎用入出力ポートです。
J
PB3
137
DMA 外部転送要求受付け出力です。この機能は
ポート機能レジスタで DMA の転送要求受付け出
力指定が許可のときに有効になります。
J
TRG1
PB4
138
DMA 外部転送終了出力です。この機能はポート
機能レジスタで DMA の外部転送終了出力指定が
許可のときに有効になります。
J
PPG1
PB5
110
139
J
汎用入出力ポートです。この機能は DMA フライ
バイ転送書込みストローブ出力指定が禁止のと
きに有効になります。
IORD
DMA フライバイ転送時の読込みストローブ出力
です。この機能はポート機能レジスタで DMA フ
ライバイ転送読込みストローブ出力指定が許可
のときに有効になります。
140
143
DMA フライバイ転送時の書込みストローブ出力
です。この機能はポート機能レジスタで DMA フ
ライバイ転送書込みストローブ出力指定が許可
のときに有効になります。
PB6
J
汎用入出力ポートです。この機能は DMA フライ
バイ転送読込みストローブ出力指定が禁止のと
きに有効になります。
PB7
112
PPG タイマ出力です。この機能はポート機能レ
ジスタの PPG1 ビットが許可のとき有効になりま
す。
汎用入出力ポートです。
IOWR
109
PPG タイマの外部トリガ入力です。対応するタ
イマ入力を許可している間は , この入力を随時使
用しているので意図的に行うとき以外はポート
および DMAC 外部転送要求受付け出力による出
力を停止させておく必要があります。
汎用入出力ポートです。
DEOP1
108
DMA 外部転送要求入力です。対応する DMA 外
部転送要求入力を許可している間は , この入力を
随時使用しているので意図的に行うとき以外は
ポートによる出力を停止させておく必要があり
ます。
汎用入出力ポートです。
DACK1
107
DMA 外部転送終了出力です。この機能はポート
機能レジスタで DMA の外部転送終了出力指定が
許可のときに有効になります。
X0
A
クロック ( 発振 ) 入力です。
（続く）
DS07-16502-5
15
MB91301 シリーズ
端子番号
MB91302A MB91V301A
端子名
入出力回路形式
機 能
113
144
X1
A
クロック ( 発振 ) 出力です。
116 ∼ 118
147 ∼ 149
MD0 ∼ MD2
G
モード端子 0 ∼ 2 です。これらの端子の設定によ
り基本動作モードを設定します。VCC または VSS
に接続してください。
119
152
INIT
B
外部リセット入力です。( 設定初期化リセット ) ア
クティブレベルは “L” アクティブです。
120
153
NMI
M
NMI (Non Maskable Interrupt) 入力です。アクティ
ブレベルは “L” アクティブです。
CS0
122
123
124
125
126
156
J
PA0
汎用入出力ポートです。ポート機能レジスタの
CS0E ビットの指定が汎用ポートのときに有効に
なります。
CS1
チップセレクト 1 出力です。この機能は CSER の
CS1 領域が許可時にポート機能レジスタのチップ
セレクト 1 出力指定が許可のときに有効になりま
す。
J
157
PA1
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 1 出力指定が禁止のとき
に有効になります。
CS2
チップセレクト 2 出力です。この機能は CSER の
CS2 領域が許可時にポート機能レジスタのチップ
セレクト 2 出力指定が許可のときに有効になりま
す。
158
J
PA2
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 2 出力指定が禁止のとき
に有効になります。
CS3
チップセレクト 3 出力です。この機能は CSER の
CS3 領域が許可時にポート機能レジスタのチップ
セレクト 3 出力指定が許可のときに有効になりま
す。
159
160
チップセレクト 0 出力です。CSER ( チップセレ
クト領域許可レジスタ ) の CS0 領域が許可時に
ポート機能レジスタの CS0E 出力が許可のときに
有効になります。
J
PA3
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 3 出力指定が禁止のとき
に有効になります。
CS4
チップセレクト 4 出力です。この機能は CSER の
CS4 領域が許可時にポート機能レジスタのチップ
セレクト 4 出力指定が許可のときに有効になりま
す。
TRG2
PPG タイマの外部トリガ入力です。対応するタ
イマ入力を許可している間は , この入力を随時使
用しているので意図的に行うとき以外はチップセ
レクトおよびポートによる出力を停止させておく
必要があります。
PA4
J
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 4 出力が禁止のときに有
効になります。
（続く）
16
DS07-16502-5
MB91301 シリーズ
（続き）
端子番号
MB91302A MB91V301A
端子名
入出力回路形式
チップセレクト 5 出力です。この機能は CSER の
CS5 領域が許可時にポート機能レジスタのチップ
セレクト 5 出力指定が許可のときに有効になりま
す。
CS5
127
128
129
161
PPG2
J
PPG タイマ出力です。この機能はポート機能レジ
スタで PPG2 ビットが許可のとき有効になりま
す。
PA5
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 5 および PPG タイマの
出力指定が禁止のときに有効になります。
CS6
チップセレクト 6 出力です。この機能は CSER の
CS6 領域が許可時にポート機能レジスタのチップ
セレクト 6 出力指定が許可のときに有効になりま
す。
162
J
PA6
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 6 出力指定が禁止のとき
に有効になります。
CS7
チップセレクト 7 出力です。この機能は CSER の
CS7 領域が許可時にポート機能レジスタのチップ
セレクト 7 出力指定が許可のときに有効になりま
す。
163
J
PA7
DS07-16502-5
機 能
汎用入出力ポートです。この機能はポート機能レ
ジスタでチップセレクト 7 出力指定が禁止のとき
に有効になります。
17
MB91301 シリーズ
■ 入出力回路形式
分 類
回 路 形 式
備 考
・ 発振帰還抵抗 約 1 MΩ
X1
クロック入力
A
X0
スタンバイ制御
P-ch
・ プルアップ抵抗付き
CMOS ヒステリシス入力
P-ch
N-ch
B
デジタル入力
P-ch
デジタル出力
・ CMOS レベル入出力
スタンバイ制御あり
・ IOL ＝ 4 mA
N-ch
デジタル出力
C
デジタル入力
スタンバイ制御
・ アナログ入力
スイッチ付き
P-ch
N-ch
D
アナログ入力
制御
（続く）
18
DS07-16502-5
MB91301 シリーズ
分類
回
路
形
式
備
考
・ CMOS レベル出力
スタンバイ制御なし
P-ch
N-ch
G
デジタル入力
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
デジタル出力
J
・ プルアップ制御付き
・ CMOS レベル入出力
スタンバイ制御あり
・ プルアップ制御付き
・ IOL ＝ 4 mA
デジタル入力
スタンバイ制御
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
デジタル出力
K
・ プルアップ制御付き
・ CMOS レベル出力
CMOS レベルヒステリシス入力
スタンバイ制御あり
・ IOL ＝ 4 mA
デジタル入力
スタンバイ制御
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
L
デジタル出力
・ プルアップ制御付き
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
スタンバイ制御なし
・ IOL ＝ 4 mA
デジタル入力
・ CMOS レベルヒステリシス入力
スタンバイ制御なし
P-ch
M
N-ch
デジタル入力
（続く）
DS07-16502-5
19
MB91301 シリーズ
分類
回
路
形
式
P-ch
デジタル出力
N
備
考
・ 出力バッファ
・ CMOS レベル出力
・ IOL ＝ 4 mA
N-ch
デジタル出力
O
デジタル入力
デジタル入力
・ 入力バッファ
・ CMOS レベル入力
・ プルダウン付き入力バッファ
・ プルダウン抵抗値＝約 25 kΩ (Typ)
P
N-ch
・ プルアップ付き入力バッファ
P-ch
Q
デジタル入力
P-ch
デジタル出力
・ プルダウン付き入出力バッファ
・ CMOS レベル出力
・ IOL ＝ 4 mA
N-ch
デジタル出力
R
N-ch
デジタル入力
P-ch
デジタル出力
・ 入出力バッファ
・ CMOS レベル出力
・ IOL ＝ 4 mA
N-ch
S
デジタル出力
デジタル入力
（続く）
20
DS07-16502-5
MB91301 シリーズ
（続き）
分類
回
P-ch
路
P-ch
N-ch
形
式
プルアップ制御
オープンドレイン制御付
デジタル出力
デジタル出力
T
備
考
・ N-ch オープンドレイン出力
・ CMOS レベル入出力
・ スタンバイ制御あり
・ プルアップ制御あり
・ IOL ＝ 4 mA
デジタル入力
スタンバイ制御
P-ch
デジタル出力
N-ch
デジタル出力
U
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
スタンバイ制御あり
・ 5 V 耐圧
・ IOL ＝ 4 mA
デジタル入力
スタンバイ制御
P-ch
V
デジタル出力
N-ch
デジタル出力
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
スタンバイ制御なし
・ 5 V 耐圧
・ IOL ＝ 4 mA
デジタル入力
DS07-16502-5
21
MB91301 シリーズ
■ デバイスの取扱いについて
○ MB91301 シリーズ共通
・電源投入時について
電源投入直後は必ず INIT 端子で設定初期化リセット (INIT) をかけてください。また , 電源投入直後は , 発振回路の発振
安定待ち時間およびレギュレータの安定待ち時間を確保するため , INIT 端子への “L” レベル入力を発振回路の要求する安
定待ち時間の間持続してください (INIT 端子による設定初期化リセット (INIT) では , 発振安定待ち時間の設定は最小値に
初期化されています ) 。
・電源投入時の外部クロック入力について
電源投入時は , 必ず発振安定待ち時間が解除されるまでの間 , 外部クロックを入力してください。
・電源投入時の不定出力について
電源投入時は内部電源が安定するまでの間 , 出力端子が不定となる可能性があります。
・内蔵 DC/DC レギュレータについて
MB91301 シリーズは , レギュレータを内蔵しており , VCC 端子に 3.3 V を供給し , C 端子にはレギュレータ用に 4.7 μF 程
度のパスコンを必ず入れてください。
内蔵 DC/DC レギュレータの注意
3.3 V
VCC
C
AVCC
AVRH
AVR
VSS
AVSS/AVRL
VSS
MB91301 series
GND
・A/D 使用時の注意について
MB91301 シリーズには A/D コンバータを内蔵しており , AVCC には 3.3 V を供給し , AVR 端子と AVSS/AVRL 端子の間に
は 0.05 μF 以上のコンデンサを必ず入れてください。
A/D 使用時の注意
3.3 V
AVCC
AVRH
AVR
AVSS/AVRL
MB91301 series
・ラッチアップ防止のために
CMOS IC では入力端子や出力端子に VCC より高い電圧や VSS より低い電圧を印加した場合または VCC と VSS の間に定
格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。ラッチアップが生じると電源電流が激増
し, 素子の熱破壊に至ることがありますので, 使用に際しては最大定格を超えることのないよう十分に注意してください。
・電源端子について
VCC, VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位に
すべきものどうしを接続してありますが , 不要輻射の低減 , グラウンドレベルの上昇によるストローブ信号の誤動作の防
止 / 総出力電流規格の遵守などのために , 必ずそれらすべてを外部で電源およびグラウンドに接続してください。また , 電
流供給源からできるかぎり低インピーダンスでこのデバイスの VCC, VSS に接続するような配慮をお願いします。
さらに , このデバイスの近くで , VCC と VSS の間に 0.1 μF 程度のセラミックコンデンサをバイパスコンデンサとして接
続することを奨励します。
22
DS07-16502-5
MB91301 シリーズ
・水晶発振回路について
X0, X1 端子の近辺のノイズは , このデバイスの誤動作のもととなります。
X0 と X1 および水晶発振子 ( またはセラミッ
ク発振子) さらにグラウンドへのバイパスコンデンサはできるかぎり近くに配置するようにプリント板を設計してくださ
い。
また , X0, X1 端子の回りをグラウンドで囲むようなプリント板アートワークは，より安定した動作ができますので設計
の際に考慮してください。
各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。
・NC, OPEN 端子の処理について
NC 端子 , OPEN 端子は , 必ず開放にして使用してください。
・未使用入力端子の処理について
使用していない入力端子を開放のままにしておくと , 誤動作の原因となることがありますので , プルアップまたはプル
ダウンなどの処理をしてください。
・モード端子 (MD0 ∼ MD2) について
これらの端子は , VCC または VSS に直接つないで使用してください。ノイズにより誤ってテストモードに入ってしまうこ
とを防ぐために , プリント板上の各モード端子と VCC または VSS 間のパターン長をできる限り短くし , これらを低イン
ピーダンスで接続するようにしてください。
・外部クロック使用時の注意について
外部クロックを使用する際には , 原則として X0 端子，また X1 端子には X0 と逆相のクロックを同時に供給してくださ
い。ただし , この場合には STOP モード ( 発振停止モード ) は使用しないでください (STOP 時 X1 端子が “H” 出力で停止す
るため ) 。また , 12.5 MHz 以下では X0 端子だけの供給で使用できます。
外部クロック使用方法 ( 通常 )
X0
X1
MB91301 series
( 注意事項 ) STOP モード ( 発振停止モード ) は使用できません。
外部クロック使用方法 (12.5 MHz 以下の場合は可能 )
X0
開放
X1
MB91301 series
・PLL クロックモード動作中の注意について
本マイコンで PLL クロックを選択しているときに発振子が外れたり , あるいはクロック入力が停止した場合 , 本マイコ
ンは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。
この動作は保証外の動作です。
・クロック制御部について
INIT への “L” 入力時には , レギュレータの安定待ち時間および発振安定待ち時間を確保してください。
・ビットサーチモジュールについて
0 検出用データレジスタ (BSD0) , 1 検出用データレジスタ (BSD1) , 変化点検出用データレジスタ (BSDC) はワードアク
セスだけです。
・I/O ポートアクセスについて
I/O ポートへのアクセスはバイトアクセスだけです。
DS07-16502-5
23
MB91301 シリーズ
・兼用ポートの機能切換えについて
PORT と兼用端子の切換えは , ポート機能レジスタ (PFR) で行います。ただし , バス端子は外バスの設定により切り換わ
ります。
・D-bus メモリについて
コード領域を , D-bus 上のメモリに設定しないでください。
D-bus へは命令フェッチを行いません。
D-bus 領域へ命令フェッチを行った場合 , 誤ったデータをコードとして解釈するため , 暴走する可能性があります。
データ領域を I-bus 上のメモリに設定しないでください。
・I-bus メモリについて
スタック領域およびベクタテーブルを , I-bus 上のメモリに設定しないでください。
EIT 処理 (RETI 含む ) 中に , ハングアップする可能性があります。
復帰するには , リセットをかける必要があります。
I-bus 上のメモリに対して , DMA 転送を行わないでください。
・低消費電力モードについて
・ スタンバイモードに入れる場合は，
同期スタンバイモード (TBCR：タイムベースカウンタ制御レジスタの bit8 SYNCS
ビットで設定します ) を使用した上で，以下のシーケンスを必ず使用してください。
(LDI
#value_of_standby, R0)
(LDI
#_STCR, R12)
STB
LDUB
LDUB
NOP
NOP
NOP
NOP
NOP
R0, @R12
@R12, R0
@R12, R0
; スタンバイ制御レジスタ (STCR) への書込み
; 同期スタンバイのための STCR リード
; もう一度 STCR をダミーリード
; タイミング調整用の NOP × 5
・ モニタデバッガを使用される場合は，以下のことを行わないでください。
・上記命令列に対するブレークポイントの設定
・上記命令列に対するステップ実行
・プリフェッチについて
リトルエンディアンに設定した領域に対して , プリフェッチを許可する場合 , 該当する領域へのアクセスは , ワード (32
ビット ) 長アクセス限定としてください。
バイト / ハーフワードアクセスでは , 正しくアクセスできません。
・MCLK と SYSCLK について
MCLK は , SLEEP/STOP モード時に停止し , SYSCLK は , STOP モード時だけ停止するという違いがあります。用途に応
じ使い分けてください。
・プルアップ制御について
交流規格のある機能端子 ( 外バス制御用端子など ) が，プルアップ制御付きの場合に，その端子のプルアップ抵抗を有効
にすると，実質的な端子の負荷条件が変化します。しかし，本品種の交流規格はプルアップ抵抗なしが前提の測定条件にお
ける交流規格であるため，プルアップ抵抗を有効にした場合については交流規格の保証ができません。
また，プルアップ抵抗を有効に設定してある端子であっても，スタンバイ制御レジスタ (STCR) の HIZ ビットをストップ
モード時の出力端子をハイインピーダンス状態に設定 (HIZ ＝ 1) した状態で，
ストップモード (STOP ＝ 1) に遷移させると
プルアップ抵抗は無効となります。
24
DS07-16502-5
MB91301 シリーズ
・R15 ( 汎用レジスタ ) について
下記の命令を実行した場合 , R15 として SSP ＊ , USP ＊の値が使われず , 結果として誤った値をメモリへ書き込んでしま
います。
AND
R15, @Ri
ANDH R15, @Ri
ANDB R15, @Ri
OR
R15, @Ri
ORH R15, @Ri
ORB
R15, @Ri
EOR
R15, @Ri
EORH R15, @Ri
EORB R15, @Ri
XCHB
@Rj, R15
＊：R15 は実体がなく , プログラムから R15 をアクセスした場合 , SP フラグの “S” フラグの状態によって , SSP または
USP がアクセスされます。上記 10 命令をアセンブラで記述される場合は , R15 以外の汎用レジスタを指定してくだ
さい。
・RETI 命令について
RETI 命令直前で , 命令キャッシュの制御レジスタおよび命令キャッシュの RAM へのデータアクセスを行わないでくだ
さい。
・PS レジスタに関する注意について
一部の命令で PS レジスタを先行処理しているため，下記の例外動作により，デバッガご使用時に割込み処理ルーチンで
ブレークしたり，PS フラグの表示内容が更新されたりする場合があります。いずれの場合も，EIT から復帰後以降に，正し
く再処理を行うように設計されていますので，EIT 前後の動作は仕様通りの処理を行います。
・ DIV0U/DIV0S 命令の直前の命令で，(a) ユーザ割込み・NMI を受けた場合，(b) ステップ実行を行った場合，(c) データ
イベント，またはエミュレータメニューにてブレークした場合，以下のような動作を行う場合があります。
(1) D0, D1 フラグが先行して更新されます。
(2) EIT 処理ルーチン ( ユーザ割込み・NMI，またはエミュレータ ) を実行します。
(3) EIT から復帰後，DIV0U/DIV0S 命令が実行され，D0, D1 フラグが (1) と同じ値に更新されます。
・ ユーザ割込み・NMI 要因が発生している状態で，割込みを許可するために ORCCR/STILM/MOV Ri, PS の各命令が実
行されると，以下のような動作を行います。
(1) PS レジスタが先行して更新されます。
(2) EIT 処理ルーチン ( ユーザ割込み・NMI) を実行します。
(3) EIT から復帰後，上記命令が実行され，PS レジスタが (1) と同じ値に更新されます。
・A/D コンバータについて
電源投入時 , リセット後 , ストップからの復帰後 , 外付けのコンデンサがチャージされるまでに時間がかかるので , 10 ms
以上待つ必要があります。
・ウォッチドッグタイマ機能について
本品種が備えているウォッチドッグタイマ機能は，プログラムが一定時間内にリセット延期動作を行うことを監視し，
プログラムの暴走によりリセット延期動作が行われなかったときに，CPU をリセットするための機能です。そのため，いっ
たんウォッチドッグタイマ機能を有効にすると，リセットを行うまでウォッチドッグタイマは動作を続けます。
例外として，ストップ，スリープ，
DMA 転送中など CPU のプログラム実行が停止する条件では自動的にリセット延期を
行います。
なお，システムの暴走により上記状態となってしまった場合，ウォッチドッグリセットが発生しない可能性があります。そ
の場合，外部 INIT 端子よりリセット (INIT) をかけてください。
DS07-16502-5
25
MB91301 シリーズ
○エバチップ MB91V301A 固有
・ツールリセットについて
評価ボード上で INIT と TRST をショートさせて使用してください。
・ソフトウェアブレークとユーザ割込み /NMI 同時発生について
ソフトウェアブレークとユーザ割込み /NMI が同時に発生した場合，エミュレータデバッガにて，以下の現象が発生する
ことがあります。
・ 設定したブレークポイントでないところを示して停止します。
・ 停止後の再実行が正しく行われません。
本現象が発生した場合は，
ソフトウェアブレークではなく，ハードウェアブレークをご使用ください。
また，
モニタデ
バッガをご使用の場合は，該当箇所にブレークを設定しないようにしてください。
・RETI 命令のステップ実行について
ステップ実行する際，割込みが頻繁に発生する環境下では，RETI をステップ実行後に該当割込み処理ルーチンだけを繰
り返して実行します。その結果，メインルーチンや割込みレベルの低いプログラムの実行が行われなくなります。回避のた
めに，RETI 命令をステップ実行しないでください。または，該当割込みルーチンのデバッグが不要になった段階で，該当割
込みを禁止してデバッグを行ってください。
・オペランドブレークについて
DSU のオペランドブレークとして設定している領域にスタックポインタがあると誤動作の原因となります。システムス
タックポインタのアドレスを含む領域に対するアクセスを，データイベントブレークの対象にしないでください。
・ICE 起動シーケンスについて
ICE 使用時において，デバック開始時にダウンロードを行う前には，該当領域のバスコンフィグレーションを正しく設
定する必要があります。ターゲット電源起動直後のツール起動シーケンスにおいて，上記の設定を行うまでの期間，RD,
WR0 ∼ WR3 端子の状態が不定になりますので，プルアップ処理をお願いします。また，これらの端子を汎用ポートとして
使用する場合は，上記期間での出力信号の衝突を防ぐために出力ポートとして使用をお願いします。
外バス幅
32 ビット
16 ビット
8 ビット
RD
プルアップ
プルアップ
プルアップ
WR0
プルアップ
プルアップ
プルアップ
WR1(P85)
プルアップ
プルアップ
＊
WR2(P86)
プルアップ
＊
＊
WR3(P87)
プルアップ
＊
＊
端子名
＊：出力ポートとして使用してください。
26
DS07-16502-5
MB91301 シリーズ
・コンフィグレーション用バッチファイルについて
下記バッチファイル例では，モードベクタの設定とダウンロード領域としての CS0 コンフィグレーション用レジスタを
設定しています。ウェイトやタイミング等，ハードウェアに合った設定をしてください。
#--------------------------------------------------------# Set MODR (0x7fd) ＝ Enable In memory ＋ 16 bit External Bus
set mem/byte 0x7fd ＝ 0x5
#--------------------------------------------------------# Set ASR0 (0x640) ; 0x0010_0000 - 0x002f_ffff
set mem/halfword 0x640 ＝ 0x0010
#--------------------------------------------------------# Set ACR0 (0x642)
#
; ASZ
〔3：0〕＝ 0101：2 MByte
#
; DBW
〔1：0〕＝ 01：16 bit width, automatically set from
MODR
#
; BST
〔1：0〕＝ 00：1 burst (16 bit x 2)
#
; SREN＝ 0：Disable BRQ
#
; PFEN＝ 1：Enable Pre fetch buffer
#
; WREN＝ 1：Enable Write operation
#
; LEND＝ 0：Big endian
#
; TYPE
〔3：0〕＝ 0010：WEX：Disable RDY
set mem/harfword 0x642 ＝ 0x5462
#--------------------------------------------------------# Set AWR0 (0x660)
#
; W15-12＝ 0010：auto wait ＝ 2
#
; WR07, 06＝ 01：RD, WR delay ＝ 1cycle
#
; W05, 04＝ 01：WR->WR delay ＝ 1cycle (for WEX)
#
; W03＝ 1：MCLK->RD/WR delay ＝ 0.5cycle
#
;
：for async Memory
#
; W02＝ 0：ADR->CS delay ＝ 0
#
; W01＝ 0：ADR->RD/WR setup 0cycle
#
; W00＝ RD/WR->ADR hold 0cycle
set mem/halfword 0x660 ＝ 0x2058
#--------------------------------------------------------・エミュレーションメモリについて
エミュレーションメモリとしての SRAM をターゲットボードに構築する場合 , RD, WR 信号＋ BYTE 制御信号でアクセ
スする SRAM は使用できません。
( 外部バスは , リセット後の初期状態が RD, WRn にてアクセスするバスモードとなっています )
DS07-16502-5
27
MB91301 シリーズ
■ ブロックダイヤグラム
・MB91302A, MB91V301A
FR CPU
コア
32
命令キャッシュ
4 K バイト
32
DMAC 5 チャネル
ビットサーチモジュール
MB91302A ：RAM 4 KB
MB91V301A：RAM 8 KB ( スタック )
バスコンバータ
MB91302A ：ROM 4 KB*
MB91V301A ：RAM 8 KB
32
32
外部メモリ I/F
X0, X1
MD0 ∼ MD2
INIT
32 ⇔ 16
アダプタ
クロック
制御
16
SDRAM I/F
8 チャネル
外部割込み
SIN0 ∼ SIN2
SOT0 ∼ SOT2
SCK0 ∼ SCK2
3 チャネル
UART
A23 ∼ A00
D31 ∼ D16
D15 ∼ D00
RD, WR
WR0 ∼ WR3
CS0 ∼ CS7
RDY
BRQ
BGRNT
SYSCLK
MCLK
AS
MCLKE
割込み
コントローラ
INT0 ∼ INT7
NMI
DREQ0, DREQ1
DACK0, DACK1
DEOP0, DEOP1
IOWR
IORD
4 チャネル
PPG タイマ
SRAS
SCAS
SWE
DQMUU, L
DQMLU, L
LBA
BAA
PPG0 ∼ PPG3
TRG0 ∼ TRG3
3 チャネル
U-TIMER
ポート I/F
AN0 ∼ AN3
ATG
AVRH, AVCC
AVSS/AVRL
4 チャネル
A/D コンバータ
TIN0 ∼ TIN2
3 チャネル
リロードタイマ
2 チャネル
I2C I/F
フリーランタイマ
4 チャネル
インプットキャプチャ
PORT
SDA0, SDA1
SCL0, SCL1
FRCK
ICU0 ∼ ICU3
*：ユーザ ROM 版に加え ROM なし版 , 最適化リアルタイム OS 内蔵版 , IPL (Internal Program Loader) 内蔵版が
あります。
28
DS07-16502-5
MB91301 シリーズ
■ CPU
1. メモリ空間
FR ファミリの論理アドレス空間は 4 G バイト (232 番地 ) あり , CPU はリニアにアクセスを行います。
・ダイレクトアドレシング領域
アドレス空間の下記の領域は , I/O 用に使用されます。
この領域をダイレクトアドレシング領域とよび , 命令中で直接オペランドのアドレスを指定できます。
ダイレクトアドレシング領域は , アクセスするデータのサイズにより , 以下のように異なります。
・バイトデータアクセス
：000H ∼ 0FFH
・ハーフワードデータアクセス：000H ∼ 1FFH
・ワードデータアクセス
：000H ∼ 3FFH
DS07-16502-5
29
MB91301 シリーズ
・メモリマップ
(MB91302A)
シングル
チップ
モード
(MB91302A)
内部 ROM
外部バス
モード
(MB91V301A)
(MB91V301A)
内部 ROM
外部バス
外部 ROM
モード
外部バス
(MODR レジスタ
モード
ROAM ＝ 1)
(MB91302A)
外部 ROM
外部バス
モード
0000 0000H
ダイレ
クトア
ドレッ
シング
領域
I/O
ダイレ
クトア
ドレッ
シング
領域
I/O
I/O
ダイレ
クトア
ドレッ
シング
領域
I/O
I/O
マップ
参照
I/O
I/O
ダイレ
クトア
ドレッ
シング
領域
I/O
I/O
マップ
参照
I/O
ダイレ
クトア
ドレッ
シング
領域
I/O
0000 0400H
I/O
マップ
参照
I/O
I/O
0001 0000H
0003 E000H
0003 F000H
0004 0000H
I/O
I-RAM ∗
I-RAM ∗
アク
セス
禁止
内蔵
RAM
4 KB
アク
セス
禁止
アク
セス
禁止
内蔵
RAM
4 KB
内蔵
RAM
4 KB
1
0002 0000H
I/O
マップ
参照
I/O
1
I-RAM ∗
1
I/O
マップ
参照
I/O
I/O
I-RAM ∗
I-RAM ∗
アクセス
禁止
アクセス
禁止
内蔵
RAM
8 KB
内蔵
RAM
8 KB
1
1
内蔵
RAM
8 KB
0004 2000H
0006 0000H
000E 0000H
外部
領域
アク
セス
禁止
アク
セス
禁止
000F E000H
アクセス
禁止
外部
領域
内蔵
ROM
4 KB*2
アク
セス
禁止
外部
領域
外部
領域
内蔵
RAM
(8 KB)
ROM
emulation
000F F000H
内蔵
ROM
4 KB*2
外部
領域
0010 0000H
外部
領域
外部
領域
外部
領域
FFFF FFFFH
MB91302A は , ユーザ ROM 版に加え ROM なし版 , 最適化リアルタイム OS 内蔵板 , IPL (Internal Program Loader)
内蔵版があります。
＊ 1：10000H ∼ 20000H の特定の領域において 4 K バイト分の RAM を使用できます。
詳しくは , 「■命令キャッシュ」を参照してください。
キャッシュ機能を ON にした場合 , 内蔵 ROM/RAM を含めてアクセス領域はすべてキャッシュ対象となります。
＊ 2：リアルタイム OS 内蔵版は , リアルタイム OS カーネルが格納されます。プログラムローダ内蔵版は ,
プログラムローダが格納されます。
（注意事項）内蔵 ROM emulation は , MB91V301A だけになります。
（注意事項）各モードの設定は , INIT ネゲート後のモードベクタフェッチにより決定します ( モードの設定に関しては ,
「■モード設定」を参照してください ) 。
30
DS07-16502-5
MB91301 シリーズ
2. レジスタ
FR ファミリには CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 種類があります。
・専用レジスタ
プログラムカウンタ (PC)
プログラムステータス (PS)
： 32 ビット長 , 命令格納位置を示します。
： 32 ビット長 , レジスタポイントやコンディションコードを格納するレジスタで
す。
テーブルベースレジスタ (TBR) ： EIT ( 例外 / 割込み / トラップ ) 処理のときに使用されるベクタテーブルの先頭
アドレスを保持します。
リターンポインタ (RP)
： サブルーチンから復帰するアドレスを保持します。
システムスタックポインタ (SSP) ： システムスタック空間を示します。
ユーザスタックポインタ (USP) ： ユーザスタック空間を示します。
乗除算結果レジスタ (MDH/MDL) ： 32 ビット長 , 乗除算用のレジスタです。
〔初期値〕
32 ビット
PC
プログラムカウンタ
PS
プログラムステータス
XXXX XXXXH
テーブルベースレジスタ
000F FC00H
リターンポインタ
XXXX XXXXH
SSP
システムスタックポインタ
0000 0000H
USP
ユーザスタックポインタ
XXXX XXXXH
TBR
RP
MDH
XXXX XXXXH
乗除算結果レジスタ
XXXX XXXXH
MDL
・PC (Program Counter)
PC はプログラムカウンタで , 実行している命令のアドレスを示しています。
31
0
PC
PC
・テーブルベースレジスタ (TBR)
TBR はテーブルベースレジスタで , EIT 処理の際に使用されるベクタテーブルの先頭アドレスを保持します。
31
0
TBR
TBR
DS07-16502-5
31
MB91301 シリーズ
・リターンポインタ (RP)
RP はリターンポインタで , サブルーチンから復帰するアドレスを保持します。
31
0
RP
RP
・システムスタックポインタ (SSP)
SSP は , システムスタックポインタです。S フラグが “0” のとき , R15 として機能します。
31
0
SSP
SSP
・ユーザスタックポインタ (USP)
USP は , ユーザスタックポインタです。S フラグが “1” のとき , R15 として機能します。
31
0
USP
USP
・乗除算レジスタ (MDH/MDL)
MDH/MDL ：乗除算用のレジスタで , 各々 32 ビット長です。
MDH
：剰除
MDL
：商
31
0
MDH
MDL
乗除算結果格納レジスタ
32
DS07-16502-5
MB91301 シリーズ
・プログラムステータス (PS)
プログラムステータスを保持するレジスタで , ILM と SCR, CCR の 3 つのパートに分かれています。
ビット位置→ 31
20
16
10
⎯
0
8 7
⎯
ILM
SCR
CCR
PS
・コンディションコードレジスタ (CCR)
S フラグ ： R15 として使用されるスタックポインタを指定します。
I フラグ ： ユーザ割込み要求の許可・禁止を制御します。
N フラグ ： 演算結果を “2” の補数で表現された整数とみなしたときの符号を示します。
Z フラグ ： 演算結果を “0” であったかどうかを示します。
V フラグ ： 演算に用いたオペランドを “2” の補数で表現される整数であるとみなし , 演算の結果 , オーバフローが生
じたかどうかを示します。
C フラグ ： 演算により , 最上位ビットからのキャリ , またはボローが発生したかどうかを示します。
7
6
5
4
3
2
1
0
[ 初期値 ]
⎯
⎯
S
I
N
Z
V
C
- - 00XXXXB
CCR
・システムコンディションコードレジスタ (SCR)
D1, D0 フラグ ： ステップ除算実行時の中間データを保持します。
T フラグ
： ステップトレーストラップを有効にするかどうかを指定するフラグです。
10
9
8
[ 初期値 ]
D1
D0
T
XX0B
SCR
・割込みレベルマスクレジスタ (ILM)
ILM4 ∼ ILM0 ： 割込みレベルマスク値を保持するレジスタで , この ILM の保持する値がレベルマスクに使用されま
す。CPU に入力される割込み要求の中で対応する割込みレベルが , この ILM で示されるレベルより
も強い場合にだけ割込み要求が受け付けられます。
20
19
18
17
16
ILM4
ILM3
ILM2
ILM1
ILM0
割込みレベル
0
0
0
0
0
0
強い
…
↑
15
( 強弱 )
…
↓
31
弱い
…
0
1
0
0
0
…
1
1
1
1
1
[ 初期値 ]
01111B
ILM
DS07-16502-5
33
MB91301 シリーズ
■ 汎用レジスタ
汎用レジスタ R0 ∼ R15 は , CPU の汎用レジスタです。各種演算におけるアキュムレータ , およびメモリアクセスのポイ
ンタとして使用されます。
32 ビット
R0
初期値
XXXX XXXXH
R1
R12
R13
AC (Accumulator)
R14
FP (Frame Pointer)
XXXX XXXXH
R15
SP (Stack Pointer)
0000 0000H
16 本のレジスタのうち , 以下に示すレジスタは特殊な用途を想定しており , そのため一部の命令が強化されています。
R13：仮想アキュムレータ (AC)
R14：フレームポインタ (FP)
R15：スタックポインタ (SP)
リセットによる , R0 ∼ R14 の初期値は不定です。R15 は , 0000 0000H (SSP の値 ) となります。
34
DS07-16502-5
MB91301 シリーズ
■ モード設定
FR ファミリでは , モード端子 (MD2, MD1, MD0) とモードレジスタ (MODR) で動作モードを設定します。
1. モード端子
MD2, MD1, MD0 の 3 端子で , モードベクタフェッチに関する指定を行います。
モード端子
モード名
リセットベクタ
アクセス領域
0
内部 ROM モードベクタ
内部
シングルチップモード *
1
外部 ROM モードベクタ
外部
バス幅はモードレジスタで設定
MD2
MD1
MD0
0
0
0
0
備 考
ただし , 表に示した設定以外は禁止とします。
＊：シングルチップモードでは MB91302A だけ設定可能です。
2. モードレジスタ (MODR)
・モードレジスタ (MODR) の詳細
モードベクタフェッチによってモードレジスタに書込むデータを , モードデータと呼びます。
モードレジスタ (MODR) に設定された後 , このレジスタの設定の動作モードに従った動作モードで動作します。モード
レジスタは , すべてのリセット要因で設定されます。
また , ユーザプログラムから書き込むことはできません。
動作モード設定ビット
bit
アドレス 0007FDH
23
22
21
20
19
18
17
16
初期値
⎯
⎯
⎯
⎯
⎯
ROMA
WTH1
WTH0
XXXXXXXXB
W
W
W
・モードデータの詳細
動作モード設定ビット
bit
31
30
29
28
27
26
25
24
初期値
⎯
⎯
⎯
⎯
⎯
ROMA
WTH1
WTH0
XXXXXXXXB
W
W
W
ビット 31 ∼ 27 は予約ビットです。
必ず “00000” を設定してください。“00000” 以外の値を設定した場合の動作は保証されません。
・動作モード
バスモード
シングルチップ
内 ROM 外バス
アクセスモード
32 ビットバス幅
16 ビットバス幅
外 ROM 外バス
8 ビットバス幅
・ バスモード
バスモードとは , 内部 ROM の動作と外部アクセス機能の動作を制御するモードを指し , モード設定端子 (MD2, MD1,
MD0) とモードデータ内の ROMA ビットの内容で指定します。
・ アクセスモード
アクセスモードとは , 外部データバス幅を制御するモードを示し , モードレジスタ内の WTH1, WTH0 ビットと領域構
成レジスタ 0 ∼ 7 (ACR0 ∼ ACR7) 内の DBW1, DBW0 ビットで指定します。
DS07-16502-5
35
MB91301 シリーズ
・バスモード
FR ファミリには , バスモード 0 ( シングルチップモード ) , バスモード 1 ( 内部 ROM 外部バスモード ) , バスモード 2
( 外部 ROM 外部バスモード ) の 3 つのバスモードがあります。
MB91V301A では , バスモード 2 ( 外部 ROM 外部バスモード ) だけ設定できます。また , MB91302A ではすべてのバス
モードを設定できます。
詳細は ,「■ CPU 1. メモリ空間」を参照してください。
・ バスモード 0 ( シングルチップモード ) (MB91302A のみ )
内部 I/O, D-bus RAM, F-bus RAM, F-bus ROM が有効で , それ以外の領域へのアクセスは無効であるモードです。
外部端子はペリフェラル , または汎用ポートの機能を果たします。バス端子としては機能しません。
・ バスモード 1 ( 内 ROM 外バスモード )
内部 I/O, D-bus RAM, F-bus RAM, F-bus ROM が有効で , 外部アクセスが可能な領域へのアクセスは外部空間へのアクセ
スとなるモードです。外部端子の一部は , バス端子として機能します。
・ バスモード 2 ( 外部 ROM 外部バスモード )
内部 I/O, D-bus RAM が有効で , すべてのアクセスが外部空間へのアクセスとなるモードです。外部端子の一部は , バス
端子として機能します。
36
DS07-16502-5
MB91301 シリーズ
■ I/O マップ
メモリ空間領域と周辺リソースの各レジスタの対応を示します。
[ 表の見方 ]
レジスタ
アドレス
000000H
＋0
＋1
＋2
＋3
PDR0 [R/W] B
XXXXXXXX
PDR1 [R/W] B
XXXXXXXX
PDR2 [R/W] B
XXXXXXXX
PDR3 [R/W] B
XXXXXXXX
ブロック
T-unit
ポートデータレジスタ
リード / ライト属性 , アクセス単位
(B：バイト , H：ハーフワード , W：ワード )
リセット後のレジスタ初期値
レジスタ名 (1 コラムのレジスタが 4n 番地 , 2 コラムが 4n ＋ 2 番地…)
最左のレジスタ番地 ( ワードでアクセスした際は , 1 コラム目のレジスタが
データの MSB 側となる。)
（注意事項）
レジスタのビット値は , 以下のように初期値を表します。
“1” ：初期値 “1”
“0” ：初期値 “0”
“X” ：初期値 “X”
“−” ：その位置に物理的にレジスタがない
DS07-16502-5
37
MB91301 シリーズ
アド
レス
レジスタ
＋0
＋1
＋2
＋3
000000H
PDR0 [R/W] B
XXXXXXXX
PDR1 [R/W] B
XXXXXXXX
PDR2 [R/W] B
XXXXXXXX
⎯
000004H
⎯
⎯
PDR6 [R/W] B
XXXXXXXX
⎯
000008H
PDR8 [R/W] B
XXXXXXXX
PDR9 [R/W] B
- XXXXXXX
PDRA [R/W] B
XXXXXXXX
PDRB [R/W] B
XXXXXXXX
⎯
PDRJ [R/W] B
XXXXXXXX
T-unit
ポートデータ
レジスタ
⎯
00000CH
000010H
ブロック
PDRG [R/W] B
XXXXXXXX
PDRH [R/W] B
- - - - - XXX
R-bus
ポートデータ
レジスタ
000014H
⎯
∼
00003CH
未使用
000040H
EIRR [R/W] B, H, W
00000000
ENIR [R/W] B, H, W
00000000
ELVR [R/W] B, H, W
00000000
Ext int
000044H
DICR [R/W] B, H, W
-------0
HRCL [R/W] B, H, W
0 - - 11111
⎯
DLYI/I-unit
TMRLR0 [W] H, W
XXXXXXXX XXXXXXXX
TMR0 [R] H, W
XXXXXXXX XXXXXXXX
00004CH
⎯
TMCSR0 [R/W] B, H, W
- - XX0000 00000000
000050H
TMRLR1 [W] H, W
XXXXXXXX XXXXXXXX
TMR1 [R] H, W
XXXXXXXX XXXXXXXX
000054H
⎯
TMCSR1 [R/W] B, H, W
- - XX0000 00000000
000058H
TMRLR2 [W] H, W
XXXXXXXX XXXXXXXX
TMR2 [R] H, W
XXXXXXXX XXXXXXXX
⎯
TMCSR2 [R/W] B, H, W
- - XX0000 00000000
000048H
00005CH
000060H
000064H
000068H
00006CH
000070H
000074H
SSR0 [R/W] B, H, W
00001000
SIDR0 [R]
SODR0 [W] B, H, W
XXXXXXXX
UTIM0 [R] H, W (UTIMR0 [W] H, W)
00000000 00000000
SSR1 [R/W] B, H, W
00001000
SIDR1 [R]
SODR1 [W] B, H, W
XXXXXXXX
UTIM1 [R] H, W (UTIMR1 [W] H, W )
00000000 00000000
SSR2 [R/W] B, H, W
00001000
SIDR2 [R]
SODR2 [W] B, H, W
XXXXXXXX
UTIM2 [R] H, W (UTIMR2 [W] H, W )
00000000 00000000
リロード
タイマ 0
リロード
タイマ 1
リロード
タイマ 2
SCR0 [R/W] B, H, W
00000100
SMR0 [R/W] B, H, W
00 - - 0 - 0 -
UART0
DRCL0 [W] B
--------
UTIMC0 [R/W] B
0 - - 00001
U-TIMER 0
SCR1 [R/W] B, H, W
00000100
SMR1 [R/W] B, H, W
00 - - 0 - 0 -
UART1
DRCL1 [W] B
--------
UTIMC1 [R/W] B
0 - - 00001
U-TIMER 1
SCR2 [R/W] B, H, W
00000100
SMR2 [R/W] B, H, W
00 - - 0 - 0 -
UART2
DRCL2 [W] B
--------
UTIMC2 [R/W] B
0 - - 00001
U-TIMER 2
（続く）
38
DS07-16502-5
MB91301 シリーズ
レジスタ
アド
レス
＋0
＋2
ADCR [R] B, H, W
000000XX XXXXXXXX
000078H
00007CH
＋1
ADCR0 [R] B, H, W
XXXXXXXX
＋3
ADCS [R/W] B, H, W
00000000 00000000
ADCR1 [R] B, H, W
XXXXXXXX
ADCR2 [R] B, H, W
XXXXXXXX
ブロック
A/D
ADCR3 [R] B, H, W
XXXXXXXX
コンバータ
逐次比較
000080H
⎯
∼
000090H
000094H
IBCR0 [R/W] B, H, W
00000000
IBSR0 [R] B, H, W
00000000
ITBA0 [R, R/W] B, H, W
00000000 00000000
ITMK0 [R, R/W] B, H, W
00111111 11111111
000098H
未使用
ISMK0 [R/W] B, H, W
01111111
ISBA0 [R, R/W]
B, H, W
00000000
00009CH
⎯
IDAR0 [R/W] B, H, W
00000000
ICCR0 [R, W, R/W]
B, H, W
00011111
IDBL0 [R, R/W]
B, H, W
00000000
0000A0H
⎯
⎯
⎯
⎯
0000A4H
⎯
⎯
⎯
⎯
I2C インタ
フェース 0
Reserved
0000A8H
⎯
∼
0000B0H
0000B4H
IBCR1 [R/W] B, H, W
00000000
0000B8H
IBSR1 [R] B, H, W
00000000
未使用
ITBA1 [R, R/W] B, H, W
00000000 00000000
ITMK1 [R, R/W] B, H, W
00111111 11111111
ISMK1 [R/W] B, H, W
01111111
ISBA1 [R, R/W]
B, H, W
00000000
0000BCH
⎯
IDAR1 [R/W] B, H, W
00000000
ICCR1 [R, W, R/W]
B, H, W
00011111
IDBL1 [R, R/W]
B, H, W
00000000
0000C0H
⎯
⎯
⎯
⎯
0000C4H
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
TCCS [R/W] B, H, W
00000000
Reserved
0000C8H
∼
0000D0H
0000D4H
TCDT [R/W] H, W
00000000 00000000
0000D8H
IPCP1 [R/W] H, W
XXXXXXXX_XXXXXXXX
IPCP0 [R/W] H, W
XXXXXXXX_XXXXXXXX
0000DCH
IPCP3 [R/W] H, W
XXXXXXXX_XXXXXXXX
IPCP2 [R/W] H, W
XXXXXXXX_XXXXXXXX
0000E0H
I2C インタ
フェース 1
⎯
ICS23 [R/W] B, H, W
00000000
⎯
ICS01 [R/W] B, H, W
00000000
16 ビット
フリーラン
タイマ
16 ビット
インプット
キャプチャ
0000E4H
∼
000114H
⎯
未使用
（続く）
DS07-16502-5
39
MB91301 シリーズ
アド
レス
000118H
レジスタ
＋0
＋1
GCN10 [R/W] H
00110010 00010000
＋2
＋3
⎯
GCN20 [R/W] B
00000000
⎯
000011CH
000120H
PTMR0 [R] H
11111111 11111111
000124H
PDUT0 [W] H, W
XXXXXXXX XXXXXXXX
000128H
PTMR1[R] H
11111111 11111111
00012CH
PDUT1 [W] H, W
XXXXXXXX XXXXXXXX
000130H
PTMR2 [R] H
11111111 11111111
000134H
PDUT2 [W] H, W
XXXXXXXX XXXXXXXX
000138H
PTMR3[R] H
11111111 11111111
00013CH
PDUT3 [W] H, W
XXXXXXXX XXXXXXXX
ブロック
PPG タイマ
未使用
PCSR0 [W] H, W
XXXXXXXX XXXXXXXX
PCNH0 [R/W] B
00000000
PCNL0 [R/W] B
000000X0
PCSR1 [W] H, W
XXXXXXXX XXXXXXXX
PCNH1 [R/W] B
00000000
PCNL1 [R/W] B
000000X0
PCSR2 [W] H, W
XXXXXXXX XXXXXXXX
PCNH2 [R/W] B
00000000
PCNL2 [R/W] B
000000X0
PCSR3 [W] H, W
XXXXXXXX XXXXXXXX
PCNH3 [R/W] B
00000000
PCNL3 [R/W] B
000000X0
PPG0
PPG1
PPG2
PPG3
000140H
∼
0001FCH
⎯
000200H
DMACA0 [R/W] B, H, W ＊ 1
00000000 0000XXXX XXXXXXXX XXXXXXXX
000204H
DMACB0 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000208H
DMACA1 [R/W] B, H, W ＊ 1
00000000 0000XXXX XXXXXXXX XXXXXXXX
00020CH
DMACB1 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000210H
DMACA2 [R/W] B, H, W ＊ 1
00000000 0000XXXX XXXXXXXX XXXXXXXX
000214H
DMACB2 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000218H
DMACA3 [R/W] B, H, W ＊ 1
00000000 0000XXXX XXXXXXXX XXXXXXXX
00021CH
DMACB3 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000220H
DMACA4 [R/W] B, H, W ＊ 1
00000000 0000XXXX XXXXXXXX XXXXXXXX
000224H
DMACB4 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
未使用
DMAC
（続く）
40
DS07-16502-5
MB91301 シリーズ
レジスタ
アド
レス
＋0
＋1
＋2
＋3
ブロック
000228H
⎯
未使用
DMACR [R/W] B
0XX00000 XXXXXXXX XXXXXXXX XXXXXXXX
DMAC
⎯
未使用
∼
00023CH
000240H
000244H
∼
000300H
ISIZE [R/W] B, H, W
- - - - - - 10
⎯
000304H
I-Cache
000308H
⎯
∼
0003E0H
未使用
ICHCR [R/W] B, H, W
0 - 000000
⎯
0003E4H
I-Cache
0003E8H
⎯
∼
0003EFH
未使用
0003F0H
BSD0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F4H
BSD1 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F8H
BSDC [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003FCH
BSRR [R] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000400H
DDRG [R/W] B
00000000
DDRH [R/W] B
- - - - - 000
⎯
ビットサーチ
モジュール
DDRJ [R/W] B
00000000
R-bus
データ方向
レジスタ
000404H
⎯
∼
00040CH
000410H
PFRG [R/W] B
00 - - - - - -
PFRH [R/W] B
------0-
未使用
⎯
PFRJ [R/W] B
- 000 - 00 -
R-bus
ポート機能
レジスタ
000414H
⎯
∼
00041CH
未使用
R-bus
000420H
⎯
PCRH [R/W] B
- - - - - 000
⎯
⎯
プルアップ
抵抗制御
レジスタ
（続く）
DS07-16502-5
41
MB91301 シリーズ
アド
レス
レジスタ
＋0
＋1
＋2
＋3
ブロック
000424H
⎯
∼
00043CH
未使用
000440H
ICR00 [R/W] B, H, W
- - - 11111
ICR01 [R/W] B, H, W
- - - 11111
ICR02 [R/W] B, H, W
- - - 11111
ICR03 [R/W] B, H, W
- - - 11111
000444H
ICR04 [R/W] B, H, W
- - - 11111
ICR05 [R/W] B, H, W
- - - 11111
ICR06 [R/W] B, H, W
- - - 11111
ICR07 [R/W] B, H, W
- - - 11111
000448H
ICR08 [R/W] B, H, W
- - - 11111
ICR09 [R/W] B, H, W
- - - 11111
ICR10 [R/W] B, H, W
- - - 11111
ICR11 [R/W] B, H, W
- - - 11111
00044CH
ICR12 [R/W] B, H, W
- - - 11111
ICR13 [R/W] B, H, W
- - - 11111
ICR14 [R/W] B, H, W
- - - 11111
ICR15 [R/W] B, H, W
- - - 11111
000450H
ICR16 [R/W] B, H, W
- - - 11111
ICR17 [R/W] B, H, W
- - - 11111
ICR18 [R/W] B, H, W
- - - 11111
ICR19 [R/W] B, H, W
- - - 11111
000454H
ICR20 [R/W] B, H, W
- - - 11111
ICR21 [R/W] B, H, W
- - - 11111
ICR22 [R/W] B, H, W
- - - 11111
ICR23 [R/W] B, H, W
- - - 11111
000458H
ICR24 [R/W] B, H, W
- - - 11111
ICR25 [R/W] B, H, W
- - - 11111
ICR26 [R/W] B, H, W
- - - 11111
ICR27 [R/W] B, H, W
- - - 11111
00045CH
ICR28 [R/W] B, H, W
- - - 11111
ICR29 [R/W] B, H, W
- - - 11111
ICR30 [R/W] B, H, W
- - - 11111
ICR31 [R/W] B, H, W
- - - 11111
000460H
ICR32 [R/W] B, H, W
- - - 11111
ICR33 [R/W] B, H, W
- - - 11111
ICR34 [R/W] B, H, W
- - - 11111
ICR35 [R/W] B, H, W
- - - 11111
000464H
ICR36 [R/W] B, H, W
- - - 11111
ICR37 [R/W] B, H, W
- - - 11111
ICR38 [R/W] B, H, W
- - - 11111
ICR39 [R/W] B, H, W
- - - 11111
000468H
ICR40 [R/W] B, H, W
- - - 11111
ICR41 [R/W] B, H, W
- - - 11111
ICR42 [R/W] B, H, W
- - - 11111
ICR43 [R/W] B, H, W
- - - 11111
00046CH
ICR44 [R/W] B, H, W
- - - 11111
ICR45 [R/W] B, H, W
- - - 11111
ICR46 [R/W] B, H, W
- - - 11111
ICR47 [R/W] B, H, W
- - - 11111
STCR [R/W] B, H, W
001100 - 1 (INIT)
0011XX - 1 (INIT)
00X1XX - X (RST)
TBCR [R/W] B, H, W
00XXX - 00 (INIT)
00XXX - XX (RST)
CTBR [W] B, H, W
XXXXXXXX (INIT)
XXXXXXXX (RST)
⎯
DIVR0 [R/W] B, H, W
00000011 (INIT)
XXXXXXXX (RST)
DIVR1 [R/W] B, H, W
0000 - - - - (INIT)
XXXX - - - - (RST)
割込み
コントローラ
000470H
⎯
∼
00047CH
000480H
000484H
RSRR [R, R/W]
B, H, W
10000000 (INIT)
- 0 - XX - 00 (INIT)
XXX - - X00 (RST)
CLKR [R/W] B, H, W
- 000 - 000 (INIT)
- XXX - XXX (RST)
クロック制御
ユニット
000488H
∼
0005FCH
⎯
未使用
（続く）
42
DS07-16502-5
MB91301 シリーズ
レジスタ
アド
レス
000600H
＋0
＋1
＋2
＋3
DDR0 [R/W] B
00000000
DDR1 [R/W] B
00000000
DDR2 [R/W] B
00000000
⎯
DDR6 [R/W] B
00000000
⎯
DDRA [R/W] B
00000000
DDRB [R/W] B
00000000
⎯
000604H
000608H
DDR8 [R/W] B
00000000
DDR9 [R/W] B
- 0000000
00060CH
⎯
000610H
⎯
ブロック
T-unit
データ方向
レジスタ
000614H
⎯
⎯
PFR6 [R/W] B
11111111
PFR61 [R/W] B
- - - - 0000
T-unit
000618H
PFR8 [R/W] B
111 - - 0 - -
PFR9 [R/W] B
- 0000111
PFRA1 [R/W] B
11111111
PFRB1 [R/W] B
00000000
ポート機能
レジスタ
00061CH
PFRB2 [R/W] B
000 - - - 00
⎯
PFRA2 [R/W] B
--0-----
⎯
000620H
PCR0 [R/W] B
00000000
PCR1 [R/W] B
00000000
PCR2 [R/W] B
00000000
⎯
PCR6 [R/W] B
00000000
⎯
PCRA [R/W] B
00000000
PCRB [R/W] B
00000000
⎯
000624H
000628H
PCR8 [R/W] B
00000000
PCR9 [R/W] B
- 000 - - 0 -
T-unit
プルアップ
抵抗制御
レジスタ
⎯
00062CH
000630H
⎯
∼
00063CH
未使用
000640H
ASR0 [R/W] H, W
00000000 00000000
ACR0 [R/W] H, W
1111XX00 00000000
000644H
ASR1 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR1 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000648H
ASR2 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR2 [R/W] B, H, W
XXXXXXXX XXXXXXXX
00064CH
ASR3 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR3 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000650H
ASR4 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR4 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000654H
ASR5 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR5 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000658H
ASR6 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR6 [R/W] B, H, W
XXXXXXXX XXXXXXXX
00065CH
ASR7 [R/W] H, W
XXXXXXXX XXXXXXXX
ACR7 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000660H
AWR0 [R/W] B, H, W
01111111 11111011
AWR1 [R/W] B, H, W
XXXXXXXX XXXXXXXX
T-unit
（続く）
DS07-16502-5
43
MB91301 シリーズ
アド
レス
レジスタ
＋0
＋1
＋2
＋3
000664H
AWR2 [R/W] B, H, W
XXXXXXXX XXXXXXXX
AWR3 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000668H
AWR4 [R/W] B, H, W
XXXXXXXX XXXXXXXX
AWR5 [R/W] B, H, W
XXXXXXXX XXXXXXXX
00066CH
AWR6 [R/W] B, H, W
XXXXXXXX XXXXXXXX
AWR7 [R/W] B, H, W
XXXXXXXX XXXXXXXX
000670H
MCRA [R/W] B, H, W
XXXXXXXX
MCRB [R/W] B, H, W
XXXXXXXX
000678H
000684H
T-unit
IOWR0 [R/W] B, H, W IOWR1 [R/W] B, H, W IOWR2 [R/W] B, H, W
XXXXXXXX
XXXXXXXX
XXXXXXXX
⎯
⎯
00067CH
000680H
⎯
⎯
000674H
ブロック
CSER [R/W] B, H, W
00000001
CHER [R/W] B, H, W
11111111
TCR [R/W] B, H, W
00000000 (INIT)
0000XXXX (RST)
⎯
RCR [R/W] B, H, W
00XXXXXX XXXX0XXX
⎯
00068CH
⎯
∼
0007F8H
0007FCH
未使用
MODR [W] ＊ 2
XXXXXXXX
⎯
⎯
T-unit
000800H
⎯
∼
000AFCH
未使用
000B00H
ESTS0 [R/W] B
X0000000
ESTS1 [R/W] B
XXXXXXXX
ESTS2 [R] B
1XXXXXXX
⎯
000B04H
ECTL0 [R/W] B
0X000000
ECTL1 [R/W] B
00000000
ECTL2 [W] B
000X0000
ECTL3 [R/W] B
00X00X11
000B08H
ECNT0 [W] B
XXXXXXXX
ECNT1 [W] B
XXXXXXXX
EUSA [W] B
XXX00000
EDTC [W] B
0000XXXX
ECTL4 [R] ([R/W]) B
- 0X00000
ECTL5 [R] ([R/W]) B
- - - - 000X
000B0CH
000B10H
EWPT [R] H
00000000 00000000
EDTR0 [W] H
XXXXXXXX XXXXXXXX
EDTR1 [W] H
XXXXXXXX XXXXXXXX
DSU
( エバチップ
のみ )
000B14H
∼
000B1CH
⎯
000B20H
EIA0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B24H
EIA1 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B28H
EIA2 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
（続く）
44
DS07-16502-5
MB91301 シリーズ
アド
レス
レジスタ
＋0
＋1
＋2
000B2CH
EIA3 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B30H
EIA4 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B34H
EIA5 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B38H
EIA6 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B3CH
EIA7 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B40H
EDTA [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B44H
EDTM [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B48H
EOA0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B4CH
EOA1 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B50H
EPCR [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B54H
EPSR [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B58H
EIAM0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B5CH
EIAM1 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B60H
EOAM0/EODM0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B64H
EOAM1/EODM1 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B68H
EOD0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000B6CH
EOD1 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
＋3
ブロック
DSU
( エバチップ
のみ )
000B70H
∼
000FFCH
⎯
001000H
DMASA0 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001004H
DMADA0 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001008H
DMASA1 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
未使用
DMAC
（続く）
DS07-16502-5
45
MB91301 シリーズ
（続き）
アド
レス
レジスタ
＋0
＋1
＋2
00100CH
DMADA1 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001010H
DMASA2 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001014H
DMADA2 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001018H
DMASA3 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00101CH
DMADA3 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001020H
DMASA4 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001024H
DMADA4 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ブロック
＋3
DMAC
001028H
∼
001FFCH
⎯
未使用
＊ 1：DMAC0 ∼ DMAC4 の下位 16 ビット (DTC15 ∼ DTC0) は , バイトでのアクセスはできません。
＊ 2：このレジスタは , モードベクタフェッチにより設定されます。通常動作時にはアクセスできません。
46
DS07-16502-5
MB91301 シリーズ
■ 割込みベクタ
割込み番号
オフセット
TBR デフォルト
のアドレス *2
RN
10 進
16 進
割込み
レベル *1
リセット
0
00
⎯
3FCH
000FFFFCH
⎯
モードベクタ
1
01
⎯
3F8H
000FFFF8H
⎯
システム予約
2
02
⎯
3F4H
000FFFF4H
⎯
システム予約
3
03
⎯
3F0H
000FFFF0H
⎯
システム予約
4
04
⎯
3ECH
000FFFECH
⎯
システム予約
5
05
⎯
3E8H
000FFFE8H
⎯
システム予約
6
06
⎯
3E4H
000FFFE4H
⎯
コプロセッサ不在トラップ
7
07
⎯
3E0H
000FFFE0H
⎯
コプロセッサエラートラップ
8
08
⎯
3DCH
000FFFDCH
⎯
INTE 命令
9
09
⎯
3D8H
000FFFD8H
⎯
命令ブレーク例外
10
0A
⎯
3D4H
000FFFD4H
⎯
オペランドブレークトラップ
11
0B
⎯
3D0H
000FFFD0H
⎯
ステップトレーストラップ
12
0C
⎯
3CCH
000FFFCCH
⎯
NMI 要求 (tool)
13
0D
⎯
3C8H
000FFFC8H
⎯
未定義命令例外
14
0E
⎯
3C4H
000FFFC4H
⎯
NMI 要求
15
0F
15 (FH) 固定
3C0H
000FFFC0H
⎯
外部割込み 0
16
10
ICR00
3BCH
000FFFBCH
6
外部割込み 1
17
11
ICR01
3B8H
000FFFB8H
7
外部割込み 2
18
12
ICR02
3B4H
000FFFB4H
11
外部割込み 3
19
13
ICR03
3B0H
000FFFB0H
12
外部割込み 4
20
14
ICR04
3ACH
000FFFACH
⎯
外部割込み 5
21
15
ICR05
3A8H
000FFFA8H
⎯
外部割込み 6
22
16
ICR06
3A4H
000FFFA4H
⎯
外部割込み 7
23
17
ICR07
3A0H
000FFFA0H
⎯
リロードタイマ 0
24
18
ICR08
39CH
000FFF9CH
8
リロードタイマ 1
25
19
ICR09
398H
000FFF98H
9
リロードタイマ 2
26
1A
ICR10
394H
000FFF94H
10
UART0 ( 受信完了 )
27
1B
ICR11
390H
000FFF90H
0
UART1 ( 受信完了 )
28
1C
ICR12
38CH
000FFF8CH
1
UART2 ( 受信完了 )
29
1D
ICR13
388H
000FFF88H
2
UART0 ( 送信完了 )
30
1E
ICR14
384H
000FFF84H
3
UART1 ( 送信完了 )
31
1F
ICR15
380H
000FFF80H
4
UART2 ( 送信完了 )
32
20
ICR16
37CH
000FFF7CH
5
DMAC0 ( 終了 , エラー )
33
21
ICR17
378H
000FFF78H
⎯
DMAC1 ( 終了 , エラー )
34
22
ICR18
374H
000FFF74H
⎯
DMAC2 ( 終了 , エラー )
35
23
ICR19
370H
000FFF70H
⎯
DMAC3 ( 終了 , エラー )
36
24
ICR20
36CH
000FFF6CH
⎯
DMAC4 ( 終了 , エラー )
37
25
ICR21
368H
000FFF68H
⎯
A/D
38
26
ICR22
364H
000FFF64H
15
割 込 み 要 因
（続く）
DS07-16502-5
47
MB91301 シリーズ
割込み番号
10 進
16 進
割込み
レベル *1
オフセット
TBR デフォルト
のアドレス *2
RN
PPG0
39
27
ICR23
360H
000FFF60H
13
PPG1
40
28
ICR24
35CH
000FFF5CH
14
PPG2
41
29
ICR25
358H
000FFF58H
⎯
PPG3
42
2A
ICR26
354H
000FFF54H
⎯
システム予約
43
2B
ICR27
350H
000FFF50H
⎯
U-TIMER0
44
2C
ICR28
34CH
000FFF4CH
⎯
U-TIMER1
45
2D
ICR29
348H
000FFF48H
⎯
U-TIMER2
46
2E
ICR30
344H
000FFF44H
⎯
タイムベースタイマオーバフロー
47
2F
ICR31
340H
000FFF40H
⎯
I2C I/F 0
48
30
ICR32
33CH
000FFF3FH
⎯
I2C I/F 1
49
31
ICR33
338H
000FFF38H
⎯
システム予約
50
32
ICR34
334H
000FFF34H
⎯
システム予約
51
33
ICR35
330H
000FFF30H
⎯
16 bit フリーランタイマ
52
34
ICR36
32CH
000FFF2CH
⎯
ICU0 ( 取り込み )
53
35
ICR37
328H
000FFF28H
⎯
ICU1 ( 取り込み )
54
36
ICR38
324H
000FFF24H
⎯
ICU2 ( 取り込み )
55
37
ICR39
320H
000FFF20H
⎯
ICU3 ( 取り込み )
56
38
ICR40
31CH
000FFF1CH
⎯
システム予約
57
39
ICR41
318H
000FFF18H
⎯
システム予約
58
3A
ICR42
314H
000FFF14H
⎯
システム予約
59
3B
ICR43
310H
000FFF10H
⎯
システム予約
60
3C
ICR44
30CH
000FFF0CH
⎯
システム予約
61
3D
ICR45
308H
000FFF08H
⎯
システム予約
62
3E
ICR46
304H
000FFF04H
⎯
遅延割込み要因ビット
63
3F
ICR47
300H
000FFF00H
⎯
システム予約 (REALOS にて使用 )
64
40
⎯
2FCH
000FFEFCH
⎯
システム予約 (REALOS にて使用 )
65
41
⎯
2F8H
000FFEF8H
⎯
システム予約
66
42
⎯
2F4H
000FFEF4H
⎯
システム予約
67
43
⎯
2F0H
000FFEF0H
⎯
システム予約
68
44
⎯
2ECH
000FFEECH
⎯
システム予約
69
45
⎯
2E8H
000FFEE8H
⎯
システム予約
70
46
⎯
2E4H
000FFEE4H
⎯
システム予約
71
47
⎯
2E0H
000FFEE0H
⎯
システム予約
72
48
⎯
2DCH
000FFEDCH
⎯
システム予約
73
49
⎯
2D8H
000FFED8H
⎯
システム予約
74
4A
⎯
2D4H
000FFED4H
⎯
システム予約
75
4B
⎯
2D0H
000FFED0H
⎯
システム予約
76
4C
⎯
2CCH
000FFECCH
⎯
システム予約
77
4D
⎯
2C8H
000FFEC8H
⎯
割 込 み 要 因
（続く）
48
DS07-16502-5
MB91301 シリーズ
（続き）
割込み番号
10 進
16 進
割込み
レベル *1
オフセット
TBR デフォルト
のアドレス *2
RN
システム予約
78
4E
⎯
2C4H
000FFEC4H
⎯
システム予約
79
4F
⎯
2C0H
000FFEC0H
⎯
80
50
2BCH
000FFEBCH
∼
255
∼
FF
∼
000H
∼
000FFC00H
割 込 み 要 因
INT 命令で使用
⎯
⎯
＊ 1：ICR は , 割込みコントローラ内に設けられたレジスタで , 割込みの各要求に対する割込みレベルを設定します。
ICR は , 割込み要求のそれぞれに対応して用意されています。
＊ 2：TBR は , EIT 用ベクタテーブルの先頭アドレスを示すレジスタです。
TBR と EIT 要因ごとに決められたオフセット値を加算したアドレスが , ベクタアドレスとなります。
（注意事項）
TBR の示すアドレスから 1 K バイトの領域が , EIT 用ベクタ領域となっています。
1 ベクタ当たりの大きさは 4 バイトで , ベクタ番号とベクタアドレスの関係は下記のように表されます。
Vctadr ＝ TBR ＋ vctofs
＝ TBR ＋ (3FCH − 4 × vct)
vctadr ：ベクタアドレス
vctofs ：ベクタオフセット
vct
：ベクタ番号
DS07-16502-5
49
MB91301 シリーズ
■ 命令キャッシュ
命令キャッシュは , 一時記憶メモリです。命令コードを外部の低速メモリからアクセスする場合 , 一度アクセスしたコー
ドを内部に保持する役目を果たし , 2 回目以降のアクセス速度を速めるために使用します。
命令キャッシュデータ RAM は , RAM モードに設定することにより , ソフトウェアで直接読出しアクセスおよび書込み
アクセスができるようになります。 ・本体構成
・ FR ファミリの基本命令長：2 バイト
・ ブロックの配置方式：2 ウェイセットアソシアティブ方式
・ ブロック：1 ウェイは 128 ブロック構成
1 ブロックは 16 バイト ( ＝ 4 サブブロック )
1 サブブロックは 4 バイト ( ＝ 1 バスアクセス単位 )
・命令キャッシュの構成
4 バイト
4 バイト
4 バイト
4 バイト
4 バイト
I3
I2
I1
I0
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 0
キャッシュタグ
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 127
キャッシュタグ
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 0
サブ
ブロック 3
サブ
ブロック 2
サブ
ブロック 1
サブ
ブロック 0
ブロック 127
ウェイ 1
キャッシュタグ
128 ブロック
ウェイ 2
128 ブロック
キャッシュタグ
50
DS07-16502-5
MB91301 シリーズ
・命令キャッシュタグ
ウェイ 1
31
9
8
空き
アドレスタグ
7
6
5
4
3
2
1
0
SBV3
SBV2
SBV1
SBV0
TAGV
空き
LRU
ETLK
9
8
2
1
ウェイ 2
31
アドレスタグ
空き
7
6
5
4
3
SBV3
SBV2
SBV1
SBV0
TAGV
空き
0
ETLK
【ビット 31 ∼ 9】アドレスタグ
アドレスタグには , 対応するブロックにキャッシュされている命令のメモリアドレスの上位 23 ビットが格納されてい
ます。ブロック i のサブブロック k に格納されている命令データのメモリアドレス IA は ,
IA ＝アドレスタグ× 29 ＋ i × 24 ＋ k × 22
となります。
CPU からアクセス要求された命令アドレスの一致を検査するために使用します。タグ検査の結果に従い , 以下の動作を
します。
・ 要求された命令データがキャッシュ内に存在するとき ( ヒット )
キャッシュから CPU へサイクル内にデータを転送します。
・ 要求された命令データがキャッシュ内に存在しないとき ( ミス )
外部アクセスで取得されたデータを CPU とキャッシュが同時に取得します。
【ビット 7 ∼ 4】SBV3 ∼ SBV0：サブブロックバリッド
SBVn ＝ 1 のとき , 対応するサブブロックにタグで示されたアドレスの現行命令データがエントリされています。サブブ
ロックには , 通常 2 命令が格納されます ( 即値転送命令を除く ) 。
【ビット 3】TAGV：TAG バリッドビット
アドレスタグの値が無効かどうかを示します。このビットが 0 のときは , サブバリッドビットに無関係に , このブロック
はインバリッド状態になります ( フラッシュ時 ) 。
【ビット 1】LRU ( ウェイ 1 のみ )
ウェイ 1 の命令キャッシュタグにだけ存在します。選択されたセットについて , 最後にアクセスしたエントリが
ウェイ 1, ウェイ 2 のどちらであるかを示します。
LRU ＝ 1 のときはウェイ 1 の , LRU ＝ 0 のときはウェイ 2 のセットのエ
ントリが最後にアクセスしたことを示します。
【ビット 0】ETLK：エントリロック
タグに相当するブロック内の全エントリをキャッシュにロックします。ETLK ＝ 1 のときにロック状態で , キャッシュミ
ス時にエントリは更新されません。ただし , 無効なサブブロックは更新されます。ウェイ 1, ウェイ 2 ともにエントリロック
されているときにキャッシュミスした場合は , キャッシュミス判定の 1 サイクルをロスした後 , 外部メモリをアクセスし
ます。
DS07-16502-5
51
MB91301 シリーズ
制御レジスタ
・キャッシュサイズレジスタ (ISIZE)
bit
7
6
5
4
3
2
1
0
初期値
アドレス： 00000307H
⎯
⎯
⎯
⎯
⎯
⎯
SIZE1
SIZE0
- - - - - - 10B
⎯
⎯
⎯
⎯
⎯
⎯
R/W
R/W
・命令キャッシュコントロールレジスタ (ICHCR)
命令キャッシュコントロールレジスタ (ICHCR：I-ChcHe Control Register) は , 命令キャッシュの動作を制御します。
命令キャッシュコントロールレジスタ (ICHCR) への書込みは , 以降 3 サイクル以内にフェッチされる命令のキャッシュ
動作に影響を与えません。
bit
アドレス： 000003E7H
Address
00010000 H
00010200 H
00010400 H
00010600 H
00010800 H
00010FFFH
00014000 H
00014200 H
00014400 H
00014600 H
00014800 H
00014FFFH
00018000 H
00018200 H
00018400 H
00018600 H
00018800 H
00018FFFH
0001C000H
0001C200H
0001C400H
0001C600H
0001C800H
0001CFFFH
TAG RAM
00010000 H
00010004 H
00010008 H
0001000CH
00010010 H
00010014 H
52
Cache off
RAM off
7
6
5
4
3
2
1
0
初期値
RAM
⎯
GBLK
ALFL
EOLK
ELKR
FLSH
ENAB
0 - 000000B
R/W
⎯
R/W
R/W
R/W
R/W
R/W
R/W
Cache off
RAM on
Cache 4 K
RAM off
Cache 4 K Cache 2 K
RAM on
RAM off
Cache 2 K Cache 1 K
RAM on
RAM off
TAG1
TAG1
TAG1
<TAG1>
<TAG1>
<TAG1>
TAG2
TAG2
TAG2
TAG1
<TAG1>
<TAG1>
<TAG1>
<TAG1>
<TAG1>
<TAG2>
<TAG2>
<TAG2>
TAG2
<TAG2>
<TAG2>
<TAG2>
<TAG2>
IRAM1
$RAM1
$RAM1
$RAM1
<TAG2>
IRAM1
<IRAM1>
<IRAM1>
<$RAM1>
IRAM2
IRAM2
$RAM2
<IRAM2>
Cache
RAM on
<IRAM2>
TAG1…TAG RAM (way1)
TAG2…TAG RAM (way2)
＜ ＞…Mirror 領域です。
RAM on/off…RAM bit ＝ I/O
← 00x 番地のエントリ
← 00x のミラー
← 00x 番地のエントリ
← 00x のミラー
IRAM1
IRAM1
IRAM1
IRAM1
<IRAM1>
<$RAM1>
<IRAM1>
<$RAM1>
$RAM2
<$RAM2>
$RAM2
IRAM2
IRAM2
IRAM2
IRAM2
<IRAM2>
<$RAM2>
<IRAM2>
<$RAM2>
$RAM1…Cahce RAM (way1) IRAM1…I-bus RAM (way1)
$RAM2…Cahce RAM (way2) IRAM1…I-bus RAM (way2)
Cache RAM
00018000 H
00018004 H
00018008 H
0001800C H
00018010 H
00018014 H
000 番地の命令 (SBV0)
004 番地の命令 (SBV1)
008 番地の命令 (SBV2)
00C 番地の命令 (SBV3)
010 番地の命令 (SBV0)
014 番地の命令 (SBV1)
…
DS07-16502-5
MB91301 シリーズ
Address
000H
200H
400H
600H
000H
200H
400H
600H
Cache 4 K
FFFFFFFFH
DS07-16502-5
$RAM1
$RAM1
IRAM1
$RAM2
$RAM2
ROMA ＝ 0
00100000 H
Cache 1 K
$RAM1
(ROM なし )
Address
00000000 H ダイレクト
00010000 H
00020000 H
00030000 H
00040000 H
Cache 2 K
IRAM2
IRAM1
$RAM2
IRAM2
IRAM2
ROMA ＝ 1
(ROM あり )
領域
ダイレクト
領域
IRAM
IRAM
キャッシュ
領域
IRAM1
Cache off
内部メモリ
(D-bus RAM 領域の場合でも
CACHE としては IA バスにのればキャッシュされる )
内部 ROM/RAM 領域もキャッシュの対象になります。
キャッシュ
領域
チップセレクトの領域ごとに
非キャッシュ領域に設定できます。
53
MB91301 シリーズ
■ 周辺リソース
1. 外部バスインタフェース
外部バスインタフェースの特長
・ 最大 32 ビット長 (4 G バイト空間 ) のアドレス出力
・ 各種外部メモリ (8 ビット /16 ビット /32 ビット品 ) を直結できるほか , 複数のアクセスタイミングを混在制御可能
非同期 SRAM, 非同期 ROM/FLASH メモリ ( 複数書込みストローブ方式またはバイトイネーブル方式 )
ページモード ROM/FLASH メモリ ( ページサイズ 2/4/8 が可能 )
バーストモード ROM/FLASH メモリ
SDRAM (FCRAM タイプも対応 , CAS-Latency1 ∼ 8, 2 バンク品および 4 バンク品 )
アドレス / データマルチプレクスバス (8 ビット /16 ビット幅のみ )
同期メモリ (ASIC 内蔵メモリなど ) (Synchronous SRAM は直結できません )
・ 独立した 8 個のバンク ( チップセレクト領域 ) を設定でき , それぞれに対応したチップセレクト出力が可能
各領域のサイズは 64 K バイトの倍数単位で設定可能 (1 チップセレクト領域あたり 64 K バイト∼ 2 G バイトまで )
各領域は論理アドレス空間上の任意の位置に設定可能 ( 領域サイズによりバウンダリの制限あり )
・ 各チップセレクト領域ごとに以下の機能が独立に設定可能
チップセレクト領域の許可 / 禁止 ( 禁止された領域はアクセスしません )
各種メモリ対応などのアクセスタイミングタイプの設定 (SDRAM は , CS6 領域と CS7 領域だけ接続可能 )
詳細アクセスタイミングの設定 ( ウェイトサイクルなどのアクセスタイプ個別設定 )
データバス幅の設定 (8 ビット /16 ビット /32 ビット )
バイトオーダリングのエンディアンの設定 ( ビッグまたはリトル ) (CS0 領域はビッグエンディアンだけ可能 )
書込み禁止の設定 ( 読出し専用領域 )
内蔵キャッシュへの取込み許可 / 禁止の設定
プリフェッチ機能の許可 / 禁止の設定
最大バースト長の設定 (1, 2, 4, 8)
・ アクセスタイミングタイプごとに異なる詳細なタイミングの設定が可能
同一タイプでもチップセレクト領域ごとに異なる設定が混在可能
オートウェイトは , 最大 15 サイクルまで設定可能
( 非同期 SRAM, ROM, Flash, I/O 領域 )
外部 RDY 入力によるバスサイクルの延長が可能
( 非同期 SRAM, ROM, Flash, I/O 領域 )
ファーストアクセスウェイトとページウェイトが設定可能
( バースト , ページモード , ROM/FLASH 領域 )
各種アイドル / リカバリサイクル , セットアップ遅延などの挿入が可能
CAS レイテンシ , RAS-CAS ディレイほかのタイミング設定が可能 (SDRAM 領域 )
分散 / 集中オートリフレッシュ, セルフリフレッシュなどの各種リフレッシュタイミング制御可能 (SDRAM 領域 )
・ DMA によるフライバイ転送が可能
メモリ (SDRAM を含む ) と I/O 間の 1 アクセスでの転送が可能
メモリウェイトサイクルをフライバイ時に I/O のウェイト周期に同期させることが可能
転送元アクセスだけを延長してホールドタイムを確保することが可能
フライバイ転送時固有のアイドル / リカバリサイクルを設定することが可能
・ BRQ と BGRNT を使用した外部バスアービトレーションが可能
・ 外部インタフェースの未使用ピンは , 設定により汎用 I/O ポートとして使用可能
54
DS07-16502-5
MB91301 シリーズ
・ブロックダイヤグラム
内部
内部
アドレスバス データバス
32
32
外部データバス
write buffer
switch
read buffer
switch
MUX
DATA BLOCK
ADDRESS BLOCK
+1 or +2
外部アドレスバス
address buffer
ASR
CS0 ∼ CS7
ASZ
comparator
SRAS, SCAS,
SWE, MCLKE,
DQMUU, DQMUL,
DQMLU, DQMLL
SDRAM control
RCR
under flow
refresh counter
外部端子制御部
RD
WR0, WR1,
WR2, WR3,
AS, BAA
全 block 制御
registers
&
control
DS07-16502-5
BRQ
BGRNT
RDY
55
MB91301 シリーズ
・I/O ピン
外部バスインタフェースの端子です ( 一部のピンは兼用端子です ) 。
以下に , インタフェースごとの I/O ピンを示します。
・ 通常バスインタフェース
A23 ∼ A00, D31 ∼ D00 (AD15 ∼ AD00)
CS0, CS1, CS2, CS3, CS4, CS5, CS6, CS7
AS, SYSCLK, MCLK
RD
WR, WR0 (UUB) , WR1 (ULB) , WR2 (ULB) , WR3 (LLB) ,
RDY, BRQ, BGRNT
・ メモリインタフェース
MCLK, MCLKE
MCLKI (SDRAM 用 )
LBA ( ＝ AS) , BAA ( バースト ROM/FLASH 用 )
SRAS, SCAS, SWE ( ＝ WR) (SDRAM 用 )
DQMUU, DQMUL, DQMLU, DQMLL (SDRAM 用 ( ＝ WR0, WR1, WR2, WR3) )
・ DMA インタフェース
IOWR, IORD,
DACK0, DACK1
DREQ0, DREQ1
DEOP0, DEOP1
56
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
31
24 23
16 15
8 7
ASR0
ACR0
ASR1
ACR1
ASR2
ACR2
ASR3
ACR3
ASR4
ACR4
ASR5
ACR5
ASR6
ACR6
ASR7
ACR7
AWR0
AWR1
AWR2
AWR3
AWR4
AWR5
AWR6
0
領域選択レジスタ 0 ∼ 7 (ASR0 ∼ ASR7)
領域構成レジスタ 0 ∼ 7 (ACR0 ∼ ACR7)
領域ウェイトレジスタ (AWR0 ∼ AWR7)
AWR7
MCRA
MCRB
予約
予約
予約
予約
予約
予約
IOWR0
IOWR1
予約
予約
予約
予約
予約
予約
CSER
CHER
予約
TCR
予約
予約
予約
予約
予約
予約
メモリ設定レジスタ (SDRAM/FCRAM オート
プリチャージなしモード用 ) (MCRA)
メモリ設定レジスタ (FCRAM オートプリチャージ
ありモード用 ) (MCRB)
DMAC 用 I/O ウェイトレジスタ (IOWR0, IOWR1)
チップセレクト領域許可レジスタ (CSER)
キャッシュ取込み許可レジスタ (CHER)
端子 / タイミングコントロールレジスタ (TCR)
予約
予約
予約
予約
リフレッシュコントロールレジスタ (RCR)
予約
予約
予約
予約
予約
予約
予約
予約
予約
(MODR)
予約
予約
RCR
（注意事項）予約は , 予約レジスタです。必ず “0” を設定してください。
MODR は , ユーザプログラムからはアクセスできません。
DS07-16502-5
57
MB91301 シリーズ
2. I/O ポート
MB91301シリーズは, 各端子に対応する外部バスインタフェースやペリフェラルが入出力として端子を使用しない設定
になっているとき , I/O ポートとして使用できます。
Port Bus
PDR リード
ペリフェラル入力
0
1
ペリフェラル出力
PDR
1
プルアップ抵抗
( 約 25 kΩ)
Pin
0
PFR
DDR
PCR
PCR ＝ 0：プルアップ抵抗なし
PCR ＝ 1：プルアップ抵抗あり
PDR : Port Data Register
DDR : Data Direction Register
PFR : Port Function Register
PCR : Pull-up Control Register
（注意事項）
ポート出力時には設定にかかわらず , プルアップ抵抗は無効となります。
プルアップ付き I/O ポートは ,
・PDR ( ポートデータレジスタ：Port Data Register)
・DDR ( データ方向レジスタ：Data Direction Register)
・PFR ( ポート機能レジスタ：Port Function Register)
・PCR ( プルアップ抵抗制御レジスタ：Pull-up Control Register)
から構成されています。
・I/O ポートのモード
I/O ポートには , 以下の 3 つのモードがあります。
・ ポート入力モード時 (PFR ＝ “0” & DDR ＝ “0”)
PDR 読出し：対応する外部端子のレベルが読み出されます。
PDR 書込み：PDR に設定値が書き込まれます。
・ ポート出力モード時 (PFR ＝ “0” & DDR ＝ “1”)
PDR 読出し：PDR の値が読み出されます。
PDR 書込み：PDR の値が対応する外部端子に出力されます。
・ ペリフェラル出力モード時 (PFR ＝ “1” & DDR ＝ “X”)
PDR 読出し：対応するペリフェラル出力の値が読み出されます。
PDR 書込み：PDR に設定値が書き込まれます。
（続く）
58
DS07-16502-5
MB91301 シリーズ
（続き）
ポートへのアクセスは , バイトアクセスで行ってください。
・ ポート 0 ∼ポート A を外部バス端子として使用している場合は , 外部バス機能が優先されます。このため , 外部バス端
子として動作させているときに , ポート方向レジスタ (DDR) を書き換えても入出力の切換えは起こりません。データ方
向レジスタ (DDR) の値が有効になるのは , ポート機能レジスタ (PFR) を切り換えて汎用端子としたときです。
・ ストップモード時 (HIZ ＝ 0) には , プルアップ抵抗制御レジスタの設定が優先されます。
・ ストップモード時 (HIZ ＝ 1) , ハードウェアスタンバイのときには , プルアップ抵抗制御レジスタ (PCR) の設定は無効
となります。
・ 当該端子を外部バス端子として使用する場合は , プルアップ抵抗は使用禁止です。プルアップ抵抗制御レジスタ (PCR)
の当該ビットに “1” を書き込まないようにしてください。
DS07-16502-5
59
MB91301 シリーズ
・ポートデータレジスタ (PDR)
PDR0
bit
アドレス 00000000H
PDR1
bit
アドレス 00000001H
PDR2
bit
アドレス 00000002H
PDR6
bit
アドレス 00000006H
PDR8
bit
アドレス 00000008H
PDR9
bit
アドレス 00000009H
PDRA
bit
アドレス 0000000AH
PDRB
bit
アドレス 0000000BH
PDRG
bit
アドレス 00000010H
PDRH
bit
アドレス 00000011H
PDRJ
bit
アドレス 00000013H
7
6
5
4
3
2
1
0
初期値
P07
P06
P05
P04
P03
P02
P01
P00
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
P17
P16
P15
P14
P13
P12
P11
P10
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
P27
P26
P25
P24
P23
P22
P21
P20
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
XXXXXXXXB
P67
P66
P65
P64
P63
P62
P61
P60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
XXXXXXXXB
P87
P86
P85
P84
P83
P82
P81
P80
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
P96
P95
P94
P93
P92
P91
P90
- XXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
XXXXXXXXB
PG7
PG6
PG5
PG4
PG3
PG2
PG1
PG0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
- - - - - XXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PJ7
PJ6
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
・ PDR0 ∼ PDR2, PDR6, PDR8 ∼ PDRB, PDRG, PDRH, PDRJ は , I/O ポートの入出力データレジスタです。
・ 対応する DDR0 ∼ DDR2, DDR6, DDR8 ∼ DDRB, DDRG, DDRH, DDRJ, PFR6 ∼ PFRJ で , 入出力制御が行われます。
・ P00 ∼ P07, P10 ∼ P17, P20 ∼ P27 に対するポート機能レジスタ (PFR) はありません。
60
DS07-16502-5
MB91301 シリーズ
・データ方向レジスタ (DDR)
DDR0
bit
アドレス 00000600H
DDR1
bit
アドレス 00000601H
DDR2
bit
アドレス 00000602H
DDR6
bit
アドレス 00000606H
DDR8
bit
アドレス 00000608H
DDR9
bit
アドレス 00000609H
DDRA
bit
アドレス 0000060AH
DDRB
bit
アドレス 0000060BH
DDRG
bit
アドレス 00000400H
DDRH
bit
アドレス 00000401H
DDRJ
bit
アドレス 00000403H
7
6
5
4
3
2
1
0
初期値
P07
P06
P05
P04
P03
P02
P01
P00
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
P17
P16
P15
P14
P13
P12
P11
P10
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
P27
P26
P25
P24
P23
P22
P21
P20
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
00000000B
P67
P66
P65
P64
P63
P62
P61
P60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
00000000B
P87
P86
P85
P84
P83
P82
P81
P80
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
P96
P95
P94
P93
P92
P91
P90
- 0000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
00000000B
PG7
PG6
PG5
PG4
PG3
PG2
PG1
PG0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
- - - - - 000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PJ7
PJ6
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
DDR0 ∼ DDR2, DDR6, DDR8 ∼ DDRB, DDRG, DDRH, DDRJ は , 対応する I/O ポートの入出力方向をビット単位で制御
します。
PFR ＝ 0 の時 DDR ＝ 0：ポート入力
DDR ＝ 1：ポート出力
PFR ＝ 1 の時 DDR ＝ 0：ペリフェラル入力
DDR ＝ 1：ペリフェラル出力
DS07-16502-5
61
MB91301 シリーズ
・プルアップ抵抗制御レジスタ (PCR)
PCR0
bit
アドレス 00000620H
PCR1
bit
アドレス 00000621H
PCR2
bit
アドレス 00000622H
PCR6
bit
アドレス 00000626H
PCR8
bit
アドレス 00000628H
PCR9
bit
アドレス 00000629H
PCRA
bit
アドレス 0000062AH
PCRB
bit
アドレス 0000062BH
PCRH
bit
アドレス 00000421H
7
6
5
4
3
2
1
0
初期値
P07
P06
P05
P04
P03
P02
P01
P00
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
P17
P16
P15
P14
P13
P12
P11
P10
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
P27
P26
P25
P24
P23
P22
P21
P20
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
00000000B
P67
P66
P65
P64
P63
P62
P61
P60
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
00000000B
P87
P86
P85
P84
P83
P82
P81
P80
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
P96
P95
P94
⎯
⎯
P91
⎯
- 000 - - 0 -B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
- - - - - 000B
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
PCR0 ∼ PCR2, PCR6, PCR8 ∼ PCRB, PCRH は , 対応する I/O ポートのプルアップ抵抗制御を行います。
・ PCR ＝ 0 のとき：プルアップ抵抗なし
・ PCR ＝ 1 のとき：プルアップ抵抗あり
62
DS07-16502-5
MB91301 シリーズ
・ポート機能レジスタ (PFR)
PFR6
bit
アドレス 00000616H
PFR8
bit
アドレス 00000618H
PFR9
bit
アドレス 00000619H
PFRA1 bit
アドレス 0000061AH
アドレス
7
6
5
4
3
2
1
0
初期値
A23E
A22E
A21E
A20E
A19E
A18E
A17E
A16E
11111111B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
⎯
BRQE
⎯
⎯
111 - - 0 - -B
WR3XE WR2XE WR1XE
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
SYSE
- 0000111B
⎯
WRXE
BAAE
ASXE
⎯
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
CS0XE
11111111B
CS7XE CS6XE CS5XE
MCKE MCKEE
CS4XE CS3XE CS2XE CS1XE
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
PFRB1 bit
7
6
5
4
3
2
1
0
初期値
0000061BH
DES1
AK12
AK11
AK10
DES0
AK02
AK01
AK00
00000000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
DRDE
DWRE
PPE1
⎯
⎯
⎯
AKH1
AKH0
000 - - - 00B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
- - 0 - - - - -B
PFRB2 bit
アドレス 0000061CH
PFRA2 bit
アドレス 0000061EH
PFRG
bit
アドレス 00000410H
PFRH
bit
アドレス 00000411H
PFRJ
bit
アドレス 00000413H
PFR61
bit
アドレス 00000617H
⎯
⎯
PPE2
⎯
⎯
⎯
⎯
⎯
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
SCE2
SOE2
⎯
⎯
⎯
⎯
⎯
⎯
00 - - - - - -B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
⎯
⎯
⎯
⎯
⎯
PPE3
⎯
- - - - - - 0 -B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
PPE0
SCE1
SOE1
⎯
SCE0
SOE0
⎯
- 000 - 00 -B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
7
6
5
4
3
2
1
0
初期値
⎯
⎯
⎯
⎯
TEST1
TEST0
I2CE1
I2CE0
- - - - 0000B
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
PFR6, PFR8 ∼ PFRB, PFRA2, PFRG, PFRH, PFRJ は , 対応する外部バスインタフェースやペリフェラルの出力をビット
単位で制御します。
PFR の空きビットには , 必ず “0” を書いてください。
DS07-16502-5
63
MB91301 シリーズ
3. 割込みコントローラ
割込みコントローラは , 割込み受付け / 調停処理を行います。
・割込みコントローラのハードウェア構成
割込みコントローラは , 以下のものから構成されます。
・ 割込み制御レジスタ (ICR)
・ 割込み優先度判定回路
・ 割込みレベル , 割込み番号 ( ベクタ ) 発生部
・ ホールドリクエスト取り下げ要求発生部
・割込みコントローラの主要機能
割込みコントローラには , 主に以下のような機能があります。
・ NMI 要求 / 割込み要求の検出
・ 優先度判定 ( レベルおよび番号による )
・ 判定結果の要因の割込みレベル伝達 (CPU へ )
・ 判定結果の要因の割込み番号伝達 (CPU へ )
・ NMI/ 割込みレベルが “11111B” 以外の割込み発生によるストップモードからの復帰指示 (CPU へ )
・ バスマスタへのホールドリクエスト取下げ要求発生
・ブロックダイヤグラム
ウェイクアップ (LEVEL ≠ 11111B のとき “1”)
UNMI
優先度判定
5
NMI 処理
レベル判定
RI00
レベル ,
ベクタ
発生
ICR00
ベクタ判定
HLDREQ
取下げ
要求
MHALTI
6
ICR47
RI47
(DLYIRQ)
R-bus
64
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
bit
7
6
5
4
3
2
1
0
アドレス 00000440H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
レジスタ名
ICR00
アドレス 00000441H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR01
アドレス 00000442H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR02
アドレス 00000443H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR03
アドレス 00000444H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR04
アドレス 00000445H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR05
アドレス 00000446H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR06
アドレス 00000447H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR07
アドレス 00000448H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR08
アドレス 00000449H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR09
アドレス 0000044AH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR10
アドレス 0000044BH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR11
アドレス 0000044CH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR12
アドレス 0000044DH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR13
アドレス 0000044EH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR14
アドレス 0000044FH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR15
アドレス 00000450H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR16
アドレス 00000451H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR17
アドレス 00000452H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR18
アドレス 00000453H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR19
アドレス 00000454H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR20
アドレス 00000455H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR21
アドレス 00000456H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR22
アドレス 00000457H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR23
アドレス 00000458H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR24
アドレス 00000459H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR25
アドレス 0000045AH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR26
アドレス 0000045BH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR27
アドレス 0000045CH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR28
アドレス 0000045DH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR29
アドレス 0000045EH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR30
アドレス 0000045FH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR31
（続く）
DS07-16502-5
65
MB91301 シリーズ
（続き）
bit
7
6
5
4
3
2
1
0
アドレス 00000460H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
レジスタ名
ICR32
アドレス 00000461H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR33
アドレス 00000462H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR34
アドレス 00000463H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR35
アドレス 00000464H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR36
アドレス 00000465H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR37
アドレス 00000466H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR38
アドレス 00000467H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR39
アドレス 00000468H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR40
アドレス 00000469H
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR41
アドレス 0000046AH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR42
アドレス 0000046BH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR43
アドレス 0000046CH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR44
アドレス 0000046DH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR45
アドレス 0000046EH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR46
アドレス 0000046FH
⎯
⎯
⎯
ICR4
ICR3
ICR2
ICR1
ICR0
ICR47
MHALTI
⎯
⎯
LVL4
LVL3
LVL2
LVL1
LVL0
HRCL
アドレス
66
0000045H
DS07-16502-5
MB91301 シリーズ
4. 外部割込み /NMI 制御部
外部割込み制御部は , NMI および INT0 ∼ INT7 に入力される外部割込み要求の制御を行うブロックです。
検出する要求のレベルとして , “H”, “L”, “ 立上りエッジ ”, “ 立下りエッジ ” から選択できます (NMI 以外 ) 。
・ブロックダイヤグラム
R-bus
8
割込み許可レジスタ
9
割込み
要求
ゲート
要因 F/F
8
エッジ検出回路
9
INT0 to INT7
NMI
割込み要因レジスタ
8
要求レベル設定レジスタ
・レジスタ一覧
外部割込み許可レジスタ (ENIR)
bit
7
EN7
外部割込み要因レジスタ (EIRR)
bit
15
4
3
2
1
0
EN6
EN5
EN4
EN3
EN2
EN1
EN0
14
13
12
11
10
9
8
ER5
ER4
ER3
ER2
ER1
ER0
14
13
12
11
10
9
8
LB7
LA7
LB6
LA6
LB5
LA5
LB4
LA4
7
6
5
4
3
2
1
0
LB3
LA3
LB2
LA2
LB1
LA1
LB0
LA0
要求レベル設定レジスタ (ELVR)
bit
15
DS07-16502-5
5
ER6
ER7
bit
6
67
MB91301 シリーズ
5. 遅延割込みモジュール
遅延割込みモジュールは , タスク切換え用の割込みを発生するためのモジュールです。このモジュールを使用すること
で , ソフトウェアで CPU に対して割込み要求の発生 / 取消しを行えます。
・ブロックダイヤグラム
R-bus
DLYI
割込み要求
・レジスタ一覧
遅延割込み制御レジスタ (DICR)
bit
68
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DLYI
DS07-16502-5
MB91301 シリーズ
6. PPG タイマ
PPG タイマは , 精度の高い PWM 波形を効率良く出力できます。
MB91301 シリーズは , PPG タイマを 4 チャネル内蔵しています。
・PPG タイマの特長
・ 各チャネルは , 16 ビットダウンカウンタ , 周期設定用バッファ付き 16 ビットデータレジスタ , デューティ設定用バッ
ファ付き 16 ビットコンペアレジスタ , 端子制御部から構成されます。
・ 16 ビットダウンカウンタのカウントクロックは , 4 種類から選択が可能です。
内部クロック φ, φ/4, φ/16, φ/64
・ カウンタ値は , リセット , カウンタボローで“FFFFH”に初期化できます。
・ 各チャネルごとに PPG 出力があります。
・ レジスタ概要
周期設定レジスタ：バッファ付き , リロード用データレジスタ
デューティ設定レジスタ：バッファ付き , コンペアレジスタ
バッファからの転送は , カウンタボローで行います。
・ 端子制御概要
デューティ一致で , “1” にセット ( 優先 )
カウンタボローで , “0” にリセット
出力値固定モードがあり , オール “L” ( または “H”) を簡単に出力できます。
極性指定も可能です。
・ 割込み要求は , 以下の組み合せから選択して発生できます。
PPG タイマ起動
カウンタボロー発生 ( 周期一致 )
デューティ一致発生
カウンタボロー発生 ( 周期一致 ) またはデューティ一致発生
上記の割込み要求によって , DMA 転送起動が可能です。
・ ソフトウェアまたはほかのインターバルタイマで複数チャネルの同時起動が設定できます。
また , 動作中の再起動も設定可能です。
・ 検出する要求のレベルとして “ 立上りエッジ ”, “ 立下りエッジ ”, “ 両エッジ ” から選択できます。
DS07-16502-5
69
MB91301 シリーズ
・全体ブロックダイヤグラム
16 ビットリロード
タイマ ch.0
16 ビットリロード
タイマ ch.1
ゼネラル
コントロール
レジスタ 2
ゼネラル
コントロール
レジスタ 1
( 要因選択 )
4
4
外部 TRG0-TRG3
TRG 入力
PPG タイマ ch.0
PPG0
TRG 入力
PPG タイマ ch.1
PPG1
TRG 入力
PPG タイマ ch.2
PPG2
TRG 入力
PPG タイマ ch.3
PPG3
・1 チャネル分のブロックダイヤグラム
PCSR
PDUT
プリスケーラ
1/1
1/4
1 / 16
1 / 64
クロック
cmp
ロード
16 ビット
ダウンカウンタ
スタート
ボロー
PPG マスク
S
周辺系クロック
PPG 出力
Q
R
反転ビット
イネーブル
TRG 入力
エッジ検出
ソフトトリガ
70
割
込
み
選
択
IRQ
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
bit 15
7
0
ゼネラルコントロールレジスタ 10
GCN10
GCN20
PTMR0
ch.0 タイマレジスタ
PCSR0
ch.0 周期設定レジスタ
PDUT0
ch.0 デューティ設定レジスタ
PCNL0
PCNH0
ch.1 タイマレジスタ
PCSR1
ch.1 周期設定レジスタ
PDUT1
ch.1 デューティ設定レジスタ
PCNL1
ch.1 コントロールステータスレジスタ
PTMR2
ch.2 タイマレジスタ
PCSR2
ch.2 周期設定レジスタ
PDUT2
ch.2 デューティ設定レジスタ
PCNL2
PCNH2
DS07-16502-5
ch.0 コントロールステータスレジスタ
PTMR1
PCNH1
PCNH3
ゼネラルコントロールレジスタ 20
ch.2 コントロールステータスレジスタ
PTMR3
ch.3 タイマレジスタ
PCSR3
ch.3 周期設定レジスタ
PDUT3
ch.3 デューティ設定レジスタ
PCNL3
ch.3 コントロールステータスレジスタ
71
MB91301 シリーズ
7. 16 ビットリロードタイマ
16 ビットタイマは , 16 ビットのダウンカウンタ , 16 ビットのリロードレジスタ , 内部カウント , クロック作成用プリス
ケーラ , コントロールレジスタで構成されています。
クロックソースとして内部クロック 3 種類 ( マシンクロックの 2/8/32 分周 ) , 外部イベントから選択できます。
割込みによる DMA 転送の起動が可能です。
MB91301 シリーズは , 16 ビットリロードタイマを 3 チャネル内蔵しています。
・ブロックダイヤグラム
16
16 ビットリロードレジスタ (TMRLR)
7
リロード
16
RELD
16 ビットダウンカウンタ (TMR) UF
OUT
CTL.
カウントイネーブル
INTE
R-bus
UF
IRQ
リトリガ
CNTE
CSL1
クロックセレクタ
TRG
CSL0
EXCK
3
φ
21
φ
2
φ
3
2
5
プリスケーラ
クリア
IN CTL.
3
MOD0
MOD1
CLKP 入力
外部トリガ
選択
外部トリガ入力 (TI)
MOD2
3
72
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
コントロールステータスレジスタ (TMCSR)
bit
15
14
13
bit
12
11
10
9
8
⎯
⎯
⎯
⎯
CSL1
CSL0
MOD2
MOD1
7
6
5
4
3
2
1
0
MOD0
⎯
OUTL
RELD
INTE
UF
CNTE
TRG
16 ビットタイマレジスタ (TMR)
bit 15
0
16 ビットリロードレジスタ (TMRLR)
bit 15
0
DS07-16502-5
73
MB91301 シリーズ
8. U-TIMER (16 bit timer for UART baud rate generation)
U-TIMER は , UART のボーレートを発生するための 16 ビットタイマです。チップの動作周波数と , U-TIMER のリロー
ド値の組合せで任意のボーレートを設定できます。
また , カウントアンダフローで割込みを発生するので , インターバルタイマとしても使用できます。
MB91301 シリーズは , U-TIMER を 3 チャネル内蔵しています。インターバルタイマとして使用する場合 , 2 組の U-TIMER
をカスケードして使用でき , 最大 232 × φ のインタバルをカウントできます。カスケード接続できる組合せは , チャネル 0
とチャネル 1 およびチャネル 0 とチャネル 2 だけです。
・ブロックダイヤグラム
15
0
UTIMR (reload register)
load
15
0
UTIM (timer)
clock
underflow
φ
( 周辺系クロック )
CLKP
control
MUX
ch.0 のみ
f.f.
to UART
under flow U-TIMER 1
74
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
8 7
15
0
UTIM
UTIMR
UTIMC
・U-TIMER (UTIM)
bit
アドレス
000064H (ch.0)
00006CH (ch.1)
000074H (ch.2)
15
14
2
1
0
b15
b14
b2
b1
b0
R
R
R
R
R
初期値
00000000 00000000B
UTIM は , タイマの値を示します。16 ビット転送命令でアクセスしてください。
・リロードレジスタ (UTIMR)
bit
アドレス
15
14
000064H (ch.0)
b15
b14
00006CH (ch.1)
W
W
000074H (ch.2)
2
1
0
b2
b1
b0
W
W
W
初期値
00000000 00000000B
UTIMR は , UTIM がアンダフローしたときに UTIM にリロードされる値を格納するレジスタです。
16 ビット転送命令でアクセスしてください。
DS07-16502-5
75
MB91301 シリーズ
9. UART
UART は , 非同期 ( 調歩同期 ) 通信またはクロック同期通信を行うためのシリアル I/O ポートで す。
MB91301 シリーズは , UART を 3 チャネル内蔵しています。
・UART の特長
・ 全二重ダブルバッファ
・ 非同期 ( 調歩同期 ) , クロック同期通信が可能
・ マルチプロセッサモードのサポート
・ 完全プログラマブルボーレート：内蔵タイマにより任意のボーレートを設定可能 「8.
( U-TIMER」を参照してください )
・ 外部クロックによる自由なボーレートの設定が可能
・ エラー検出機能 ( パリティ, フレーミング , オーバラン )
・ 転送信号は NRZ 符号
・ 割込みによる DMA 転送の起動が可能
・ DRCL レジスタへの書込み動作による DMAC の割込み要因クリア
76
DS07-16502-5
MB91301 シリーズ
・ブロックダイヤグラム
制御信号
受信割込み
(CPU ヘ )
SCK ( クロック )
送信割込み
(CPU ヘ )
送信クロック
U-TIMER より
クロック
選択回路
受信クロック
外部クロック
SCK
SI ( 受信データ )
受信制御回路
送信制御回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
SO ( 送信データ )
受信用シフタ
受信状態判定回路
送信用シフタ
受信終了
送信開始
SIDR
SODR
DMA 用
受信エラー発生信号
(DMAC へ )
R-bus
MD1
MD0
SMR
レジスタ
CS0
SCKE
SCR
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR
レジスタ
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
制御信号
DS07-16502-5
77
MB91301 シリーズ
・レジスタ一覧
8 7
15
0
SCR
SMR
(R/W)
SSR
SIDR (R)/SODR (W)
(R/W)
DRCL
(W)
8 ビット
8 ビット
シリアルインプットデータレジスタ
シリアルアウトプットデータレジスタ (SIDR/SODR)
7
6
5
4
bit
D7
D6
シリアルステータスレジスタ (SSR)
7
6
bit
PE
シリアルモードレジスタ (SMR)
7
bit
MD1
DRCL レジスタ (DRCL)
bit
78
D4
3
2
1
0
D3
D2
D1
D0
5
4
3
2
1
0
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
6
5
4
3
2
1
0
MD0
⎯
⎯
CS0
⎯
SCKE
⎯
5
4
3
2
1
0
SBL
CL
A/D
REC
RXE
TXE
シリアルコントロールレジスタ (SCR)
7
6
bit
PEN
D5
P
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DS07-16502-5
MB91301 シリーズ
10.A/D コンバータ ( 逐次比較型 )
A/D コンバータは , 逐次比較変換方式でアナログ入力電圧をデジタル値に変換するモジュールです。
・A/D コンバータの特長
・ 周辺クロック (CLKP) 140 クロックサイクル
・ 最小変換時間：4.1 μs/ チャネル ( マシンクロック 34 MHz 時＝ CLKP)
・ サンプル & ホールド回路内蔵
・ 分解能：10 ビット
・ アナログ入力は 4 チャネルからプログラムで選択
シングル変換モード：1 チャネルを選択変換
スキャン変換モード：連続した複数のチャネルを変換。最大 4 チャネルプログラム可能
・ 動作モードとして , 3 モードから選択可能
単発変換モード：指定チャネルを 1 回変換し停止
連続変換モード：指定チャネルを繰返し変換
停止変換モード：1 チャネルを変換したら一時停止して次の起動がかかるまで待機 ( 変換開始の同期が可能 )
・ 割込みによる DMA 転送の起動が可能
・ 起動要因は , ソフトウェア , 外部トリガ ( 立下りエッジ ) , リロードタイマ ( 立上りエッジ ) から選択
・ブロックダイヤグラム
AVCC
AVRH AVSS
AVR
内部電圧発生器
サンプル & ホールド回路
AN1
AN2
AN3
入
力
ス
イ
ッ
チ
逐次比較レジスタ
データレジスタ
(ADCR)
上位 8 ビット
COPY
R-bus
AN0
データレジスタ
(ADCR0 ∼ ADCR3：8 bit)
チャネルデコーダ
タイミング発生回路
クロック (CLKP)
AD 制御レジスタ
(ADCS)
プリスケーラ
ATG ( 外部端子トリガ )
リロードタイマ ch.2 ( 内部接続 )
DS07-16502-5
79
MB91301 シリーズ
・レジスタ一覧
コントロールステータスレジスタ (ADCS)
bit
15
14
bit
データレジスタ (ADCR)
bit
bit
12
11
10
9
8
CRF
STS1
STS0
STRT
⎯
BUSY
INT
INTE
7
6
5
4
3
2
1
0
MD1
MD0
ANS2
ANS1
ANS0
ANE2
ANE1
ANE0
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
9
8
7
6
5
4
3
2
1
0
7
6
5
4
3
2
1
0
5
4
3
2
1
0
5
4
3
2
1
0
変換結果レジスタ (ADCR0 ∼ ADCR3)
bit
7
6
7
80
13
6
DS07-16502-5
MB91301 シリーズ
11.DMAC (DMA コントローラ )
DMA コントローラは , FR ファミリデバイスで DMA (Direct Memory Access) 転送を実現するためのモジュールです。
DMA コントローラの制御による DMA 転送により , CPU を介さずに各種データ転送の高速化が可能となり , システム
のパフォーマンスを増加させます。
・ハードウェア構成
・ 独立した DMA チャネル× 5 チャネル
・ 5 チャネル独立アクセス制御回路
・ 32 ビットアドレスレジスタ ( リロード指定可：各チャネル 2 本 )
・ 16 ビット転送回数レジスタ ( リロード指定可：各チャネル 1 本 )
・ 4 ビットブロック回数レジスタ ( 各チャネル 1 本 )
・ 外部転送要求入力端子 DREQ0, DREQ1 (ch.0, ch.1 だけ )
・ 外部転送要求受付け出力端子 DACK0, DACK1 (ch.0, ch.1 だけ )
・ DMA 終了出力端子 DEOP0, DEOP1 (ch0, ch.1 だけ )
・ フライバイ転送 (memory to I/O , I/O to memory) (ch.0, ch.1 だけ )
・ 2 サイクル転送
・DMA コントローラ主要機能
・ 複数チャネルの独立したデータ転送が可能 (5 チャネル )
(1) 優先順位 (ch.0 ＞ ch.1 ＞ ch.2 ＞ ch.3 ＞ ch.4)
(2) ch.0- ch.1 間にて順位回転が可能
(3) DMAC 起動要因
・外部専用端子入力 ( エッジ検出 / レベル検出 ch.0, ch.1 だけ )
・内蔵周辺要求 ( 割込み要求を共用：外部割込み含む )
・ソフトウェア要求 ( レジスタ書込み )
(4) 転送モード
・ディマンド転送 / バースト転送 / ステップ転送 / ブロック転送
アドレシングモード 32 ビットフルアドレス指定 ( 増加 / 減少 / 固定 )
( アドレス増減幅は− 255 ∼＋ 255 まで指定可能 )
・データの種類 バイト / ハーフワード / ワード
・シングルショット / リロード選択可能
DS07-16502-5
81
MB91301 シリーズ
・ブロックダイヤグラム
カウンタ
DMA 起動
要因選択回路
&
要求受付け制御
セレクタ
ライト
バック
バッファ
DTC 2 段レジスタ DTCR
カウンタ
バッファ
アド
レス
82
DSS [3:0]
優先度回路
セレクタ
IRQ
割込みコントローラへ [4:0]
ERIR, EDIR
MCLREQ
BLK レジスタ
周辺割込みクリア
状態遷移回路
TYPE, MOD, WS
DDNO レジスタ
DMA コントロール
セレクタ
カウンタバッファ カウンタバッファ
アク
セス
アドレスカウンタ
バス
コント
ローラ
へ
バス制御部
DDNO
外部端子起動要求 /
停止入力
X-bus
セレクタ
リード /
ライト制御
DSAD 2 段レジスタ
SDAM, SASZ [7:0] SADR
DDAD 2 段レジスタ
DADM, DASZ [7:0] DADR
ライトバック
セレクタ
リード
ライト
ペリフェラル起動要求 /
停止入力
バス制御部
バスコントローラへ
DMA 転送要求
ライトバック
DMAC 5 チャネルブロックダイヤグラム
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
ch.0 コントロールステータス
〃
〃
ch.1 コントロールステータス
〃
〃
ch.2 コントロールステータス
〃
〃
ch.3 コントロールステータス
〃
〃
ch.4 コントロールステータス
〃
〃
ch.0 転送元アドレスレジスタ
転送先 〃
〃
ch.1 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.2 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.3 転送元アドレスレジスタ
〃
転送先 〃
〃
ch.4 転送元アドレスレジスタ
〃
転送先 〃
DS07-16502-5
24 23
16 15
8
7
0
bit 31
24 23
16 15
8
7
0
レジスタ A DMACA1 0000208H
レジスタ B DMACB1 000020CH
レジスタ A DMACA2 0000210H
レジスタ B DMACB2 0000214H
レジスタ A DMACA3
DMACB3
レジスタ B
DMACA4
レジスタ A
DMACB4
レジスタ B
0000218H
000021CH
0000220H
0000224H
DMACR 0000240H
全体制御レジスタ
〃
bit 31
レジスタ A DMACA0 0000200H
レジスタ B DMACB0 0000204H
〃
DMASA0 0001000H
DMADA0 0001004H
DMASA1 0001008H
DMADA1 000100CH
DMASA2 0001010H
DMADA2 0001014H
DMASA3 0001018H
DMADA3 000101CH
DMASA4 0001020H
DMADA4 0001024H
83
MB91301 シリーズ
12.I2C インタフェース
I2C インタフェースは , INTER IC BUS をサポートするシリアル I/O ポートで , I2C バスの上のマスタ / スレーブデバイス
として動作し , 以下の特長があります。
・ マスタ / スレーブ送受信
・ アビトレーション機能
・ クロック同期化機能
・ スレーブアドレス / ゼネラルコールアドレス検出機能
・ 転送方向検出機能
・ 反復「START」条件発生および検出機能
・ バスエラー検出機能
・ 10 ビット / 7 ビットスレーブアドレス
・ マスタモード時スレーブアドレス受信アクノリッジ制御
・ 複合スレーブアドレス対応
・ 送信 , バスエラー時に割込み可能
・ 標準モード ( 最大 100 Kbps) / 高速モード ( 最大 400 Kbps) に対応
84
DS07-16502-5
MB91301 シリーズ
・ブロックダイヤグラム (1 ch 分 )
ICCR
I2C 動作許可
EN
IDBL
DBL
クロック許可
CLKP
ICCR
クロック分周 2
2 3 4 5 32
CS4
CS3
CS2
CS1
CS0
IBSR
BB
RSC
LRB
クロック選択 2 (1/12)
シフトクロック発生
シフトクロック
エッジ変化タイミング
バスビジィ
リピートスタート
Last Bit
スタート・ストップ
コンディション検出
送/受
TRX
エラー
First Byte
ADT
アビトレーション
ロスト検出
AL
R-bus
Sync
IBCR
BER
SCL0/1
BEIE
割込み要求
INTE
IRQ
SDA0/1
INT
IBCR
SCC
MSS
ACK
GCAA
終了
スタート
マスタ
ACK 許可
スタート・ストップ
コンディション発生
GC − ACK 許可
IDAR
IBSR
スレーブ
AAS
グローバルコール
GCA
スレーブ
アドレス比較
ISMK
FNSB
ITMK
ENTB
RAL
ITBA
DS07-16502-5
ITMK
ISBA
ISMK
85
MB91301 シリーズ
・レジスタ一覧
・バスコントロールレジスタ (IBCR0/1)
アドレス：
000094H/0000B4H
初期値＝＞
15
14
13
12
11
10
9
8
BER
BEIE
SCC
MSS
ACK
GCAA
INTE
INT
R/W
R/W
W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
7
6
5
4
3
2
1
0
BB
RSC
AL
LRB
TRX
AAS
GCA
ADT
R
R
R
R
R
R
R
R
0
0
0
0
0
0
0
0
・バスステータスレジスタ (IBSR0/1)
アドレス：
000095H/0000B5H
初期値＝＞
・10 ビットスレーブアドレスレジスタ (ITBA0/1)
アドレス：
000096H/0000B6H
初期値＝＞
アドレス：
000097H/0000B7H
初期値＝＞
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
TA9
TA8
R
R
R
R
R
R
R/W
R/W
0
0
0
0
0
0
0
0
7
6
5
4
3
2
1
0
TA7
TA6
TA5
TA4
TA3
TA2
TA1
TA0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
・10 ビットスレーブアドレスマスクレジスタ (ITMK0/1)
アドレス：
000098H/0000B8H
初期値＝＞
アドレス：
000099H/0000B9H
初期値＝＞
15
14
13
12
11
10
9
8
ENTB
RAL
⎯
⎯
⎯
⎯
TM9
TM8
R/W
R
R
R
R
R
R/W
R/W
0
0
1
1
1
1
1
1
7
6
5
4
3
2
1
0
TM7
TM6
TM5
TM4
TM3
TM2
TM1
TM0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
1
1
1
1
1
1
1
1
・7 ビットスレーブアドレスレジスタ (ISBA0/1)
アドレス：
00009BH/0000BBH
初期値＝＞
7
6
5
4
3
2
1
0
⎯
SA6
SA5
SA4
SA3
SA2
SA1
SA0
R
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
・7 ビットスレーブアドレスマスクレジスタ (ISMK0/1)
アドレス：
00009AH/0000BAH
初期値＝＞
15
14
13
12
11
10
9
8
ENSB
SM6
SM5
SM4
SM3
SM2
SM1
SM0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
1
1
1
1
1
1
1
（続く）
86
DS07-16502-5
MB91301 シリーズ
（続き）
・データレジスタ (IDAR0/1)
アドレス：
00009DH/0000BDH
初期値＝＞
7
6
5
4
3
2
1
0
D7
D6
D5
D4
D3
D2
D1
D0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
・クロックコントロールレジスタ (ICCR0/1)
アドレス：
00009EH/0000BEH
初期値＝＞
15
14
13
12
11
10
9
8
TEST
⎯
EN
CS4
CS3
CS2
CS1
CS0
W
R
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
1
1
1
1
1
・クロックディセーブルレジスタ (IDBL0/1)
アドレス：
00009FH/0000BFH
初期値＝＞
DS07-16502-5
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DBL
R
R
R
R
R
R
R
R/W
0
0
0
0
0
0
0
0
87
MB91301 シリーズ
13.16 ビットフリーランタイマ
16 ビットフリーランタイマは 16 ビットのアップカウンタ , コントロール・ステータスレジスタより構成されています。
本タイマのカウント値はアウトプットコンペア , インプットキャプチャの基本時間 ( ベースタイマ ) として使用できます。
・ カウントクロックは 4 種類から選択可能です。
・ カウンタオーバーフローにより割込み発生できます。
・ モード設定により , アウトプットコンペアのコンペアレジスタ 0 の値との一致によるカウンタの初期化が可能です。
88
DS07-16502-5
MB91301 シリーズ
・ブロックダイヤグラム
割込み
ECLK
IVF
IVFE
STOP
MODE
CLR
CLK1
CLK0
分周器
φ
F−bus
FRCK
クロック選択
16 ビットフリーランタイマ
(TCDT)
クロック
内部回路へ (T15 ∼ T00)
コンパレータ 0
・レジスタ一覧
DS07-16502-5
15
14
13
12
11
10
9
8
T15
T14
T13
T12
T11
T10
T9
T8
7
6
5
4
3
2
1
0
T07
T06
T05
T04
T03
T02
T01
T00
7
6
5
4
3
2
1
0
ECLK
IVF
IVFE
STOP
MODE
CLR
CLK1
CLK0
タイマデータレジスタ上位
(TCDT)
タイマデータレジスタ下位
(TCDT)
タイマコントロール
ステータスレジスタ下位
(TCCS)
89
MB91301 シリーズ
14.インプットキャプチャ
本モジュールは外部から入力された信号の立上りエッジ , 立下りエッジまたは両エッジを検出して , そのときの 16 ビッ
トフリーランタイマ値をレジスタに保持する機能を持っています。また , エッジ検出時に割込みを発生することが出来ま
す。
インプットキャプチャは , インプットキャプチャデータレジスタ , コントロールレジスタで構成されています。
各インプットキャプチャは , それぞれに対応した外部入力端子を持っています。
・外部入力の有効エッジを 3 種類から選択可能です。
立上りエッジ
立下りエッジ
両エッジ
・外部入力有効エッジを検出したときに割込みを発生できます。
90
DS07-16502-5
MB91301 シリーズ
・ブロックダイヤグラム
16 ビットタイマカウント値 (T15 ∼ T00)
R-bus
キャプチャデータレジスタ
ch (0, 2)
ICU0, ICU2
入力端子
エッジ検出
EG11
EG10
EG01
EG00
EG31
EG30
EG21
EG20
16 ビットタイマカウント値 (T15 ∼ T00)
キャプチャデータレジスタ
ch (1, 3)
ICU1, ICU3
入力端子
エッジ検出
ICP1
ICP0
ICE1
ICE0
ICP3
ICP2
ICE3
ICE2
割込み
割込み
・レジスタ一覧
DS07-16502-5
15
14
13
12
11
10
9
8
CP15
CP14
CP13
CP12
CP11
CP10
CP09
CP08
7
6
5
4
3
2
1
0
CP07
CP06
CP05
CP04
CP03
CP02
CP01
CP00
7
6
5
4
3
2
1
0
ICP3
ICP2
ICE3
ICE2
EG31
EG30
EG21
EG20
7
6
5
4
3
2
1
0
ICP1
ICP0
ICE1
ICE0
EG11
EG10
EG01
EG00
インプットキャプチャ
データレジスタ上位
(IPCP)
インプットキャプチャ
データレジスタ下位
(IPCP)
キャプチャコント
ロールレジスタ
(ICS23)
キャプチャコント
ロールレジスタ
(ICS01)
91
MB91301 シリーズ
15.クロック生成
MB91301 シリーズの内部動作クロックは以下のように生成されます。
・ ソースクロックの選択：クロックの供給源を選択します。
・ ベースクロックの生成：ソースクロックを 2 分周または PLL 発振させ , 基本クロックを生成します。
・ 各内部クロックの生成：ベースクロックを分周し , 各部に供給する動作クロックを生成します。
・ブロックダイヤグラム
[ クロック生成部 ]
R-bus
DIVR0, 1 レジスタ
CPU クロック分周
セレ
クタ
周辺クロック分周
セレ
クタ
外部バスクロック分周
セレ
クタ
CPU クロック
(CLKB)
停
止
制
御
周辺クロック
(CLKP)
外部バス
クロック
(CLKT)
CLKR レジスタ
X0
X1
発振
回路
内部割込み
PLL
1/2
セ
レ
ク
タ
[ ストップ・スリープ
制御部 ]
内部リセット
ストップ状態
STCR レジスタ
状態
遷移
制御
回路
スリープ状態
リセット発生
F/F
内部リセット (RST)
リセット発生
F/F
内部リセット (INIT)
[ リセット要因回路 ]
INIT 端子
RSRR レジスタ
[ ウオッチドッグ制御部 ]
ウオッチドッグ F/F
タイマベースカウンタ
CTBR レジスタ
カウントクロック
セレクタ
TBCR レジスタ
割込み許可
92
オーバフロー検出 F/F
タイムベースタイマ
割込み要求
DS07-16502-5
MB91301 シリーズ
・レジスタ一覧
・RSRR：リセット要因レジスタ / ウオッチドッグタイマ制御レジスタ
bit
15
14
13
12
11
10
9
8
INIT
⎯
WDOG
⎯
SRST
⎯
WT1
WT0
R
R
R
R
R
R
R/W
R/W
初期値 (INIT 端子 )
1
0
0
0
0
0
0
0
初期値 (INIT)
−
0
−
X
X
−
0
0
初期値 (RST)
X
X
X
−
−
X
0
0
・STCR：スタンバイ制御レジスタ
bit
7
6
5
4
3
2
1
0
STOP
SLEEP
HIZ
SRST
OS1
OS0
⎯
OSCD1
R/W
R/W
R/W
R/W
R/W
R/W
⎯
R/W
初期値 (INIT 端子 )
0
0
1
1
0
0
−
1
初期値 (INIT)
0
0
1
1
X
X
−
1
初期値 (RST)
0
0
X
1
X
X
−
X
・TBCR：タイムベースカウンタ制御レジスタ
bit
15
14
13
12
11
10
9
8
アドレス：00000480H
アドレス：00000481H
TBIF
TBIE
TBC2
TBC1
TBC0
⎯
SYNCR
SYNCS
R/W
R/W
R/W
R/W
R/W
⎯
R/W
R/W
初期値 (INIT)
0
0
X
X
X
−
0
0
初期値 (RST)
0
0
X
X
X
−
X
X
5
4
3
2
1
0
アドレス：00000482H
・CTBR：タイムベースカウンタクリアレジスタ
bit
7
6
D7
D6
D5
D4
D3
D2
D1
D0
W
W
W
W
W
W
W
W
初期値 (INIT)
X
X
X
X
X
X
X
X
初期値 (RST)
X
X
X
X
X
X
X
X
14
13
12
11
10
9
8
⎯
PLL1S2
PLL1S1
PLL1S0
⎯
PLL1EN
CLKS1
CLKS0
⎯
R/W
R/W
R/W
⎯
R/W
R/W
R/W
初期値 (INIT)
−
0
0
0
−
0
0
0
初期値 (RST)
−
X
X
X
−
X
X
X
アドレス：00000483H
・CLKR：クロックソース制御レジスタ
bit
15
アドレス：00000484H
（続く）
DS07-16502-5
93
MB91301 シリーズ
（続き）
・DIVR0：基本クロック分周設定レジスタ 0
bit
15
14
13
12
11
10
9
8
B3
B2
B1
B0
P3
P2
P1
P0
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
初期値 (INIT)
0
0
0
0
0
0
1
1
初期値 (RST)
X
X
X
X
X
X
X
X
・DIVR1：基本クロック分周設定レジスタ 1
bit
7
6
5
4
3
2
1
0
アドレス：00000486H
T3
T2
T1
T0
⎯
⎯
⎯
⎯
R/W
R/W
R/W
R/W
⎯
⎯
⎯
⎯
初期値 (INIT)
0
0
0
0
−
−
−
−
初期値 (RST)
X
X
X
X
−
−
−
−
アドレス：00000487H
−：要因により変化します。
X：初期化されません。
94
DS07-16502-5
MB91301 シリーズ
■ 電気的特性
1. 絶対最大定格
(VSS ＝ AVSS ＝ 0 V)
項 目
記 号
電源電圧
VCC
アナログ電源電圧
AVCC
アナログ基準電圧
AVRH, AVRL
定 格 値
単 位
備 考
最 小
最 大
VSS − 0.5
VSS ＋ 4.0
V
＊1
VSS − 0.5
VSS ＋ 4.0
V
＊2
VSS − 0.5
AVCC
V
＊2
入力電圧
VI
VSS − 0.3
VCC ＋ 0.3
V
アナログ端子入力電圧
VIA
VSS − 0.3
AVCC ＋ 0.3
V
出力電圧
VOH
VSS − 0.3
VCC ＋ 0.3
V
“L” レベル最大出力電流 IOL
⎯
10
mA
＊3
“L” レベル平均出力電流
IOLAV
⎯
8
mA
＊4
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
＊5
“H” レベル最大出力電流
IOH
⎯
− 10
mA
＊3
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
＊4
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 20
mA
消費電力
PD
⎯
1000
mW
動作温度
Ta
0
＋ 70
°C
保存温度
TSTG
− 55
＋ 150
°C
＊5
＊ 1：VCC は VSS − 0.3 V より低くなってはいけません。
＊ 2：電源投入時など AVCC, AVRH, AVRL は VCC ＋ 0.3 V を超えてはいけません。AVRH, AVRL は AVCC を超えてはいけ
ません。AVRL は AVRH を超えてはいけません。
＊ 3：最大出力電流は , 該当する端子一本のピーク値を規定します。
＊ 4：平均出力電流は , 該当する端子一本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 5：平均総出力電流は , 該当する端子全てに流れる電流の 100 ms の期間内での平均電流を規定します。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07-16502-5
95
MB91301 シリーズ
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0 V)
項 目
記 号
規 格 値
最 小
最 大
単位
電源電圧
VCC
3.0
3.6
V
アナログ電源電圧
AVCC
VSS ＋ 3
3.6
V
AVRH
AVSS
AVCC
V
AVRL
AVSS
AVRH
V
Ta
0
＋ 70
°C
アナログ基準電圧
動作温度
備 考
通常動作時
＜電源投入時の注意事項＞
・ 3 V 系電源投入時は電源立上りの傾き (ΔV/Δt) の Max は 0.05 V/μs にしてください。
・ 3 V 系電源安定後 , 2.5 V 系の電源が安定するまで約 100 μs かかりますので , その間 INIT を入れ続けてください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
96
DS07-16502-5
MB91301 シリーズ
3. 直流規格
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条 件
VIH
非ヒステリシ
ス入力端子
VIHS
規 格 値
単位
最 小
標 準
最 大
⎯
2.0
⎯
VCC ＋ 0.3
V
ヒステリシス
入力端子
⎯
0.8 × VCC
⎯
VCC ＋ 0.3
V
VIL
非ヒステリシ
ス入力端子
⎯
VSS
⎯
0.8
V
VILS
ヒステリシス
入力端子
⎯
VSS
⎯
0.2 × VCC
V
“H” レベル
出力電圧
VOH
全出力端子
VCC ＝ 3.0 V
IOH ＝− 4.0 mA
VCC − 0.4
⎯
VCC
V
“L” レベル
出力電圧
VOL
全出力端子
VCC ＝ 3.0 V
IOL ＝ 4.0 mA
VSS
⎯
0.4
V
−5
⎯
＋5
μA
10
25
120
kΩ
“H” レベル
入力電圧
“L” レベル
入力電圧
入力リーク
電流
(Hi-Z 出力
リーク電流 )
ILI
プルアップ
抵抗値
RUP
VCC ＝ 3.6 V
全入力端子＊ 0.45 V ＜ VI ＜
VCC
Pull up
設定端子
ヒステリシス
入力
ヒステリシス
入力
fC ＝ 17 MHz
VCC ＝ 3.6 V
⎯
120
150
mA
(4 逓倍 )
CLKB：68 MHz,
CLKT：68 MHz,
CLKP：34 MHz
動作時
ICCS
fC ＝ 17 MHz
VCC ＝ 3.6 V
⎯
50
90
mA
スリープ時
CLKP：34 MHz
動作時
ICCH
Ta ＝＋ 25 °C
VCC ＝ 3.6 V
⎯
200
700
μA
ストップ時
⎯
5
15
pF
ICC
VCC
電源電流
入力容量
VCC ＝ 3.6 V
VI ＝ 0.45 V
備 考
CIN
VCC
VSS
AVCC
AVSS
AVRH
AVR
⎯
以外
＊：X0, X1, およびプルアップ抵抗内蔵端子 (INIT, TRST) , PCR によるプルアップ有効時の端子を除きます。
DS07-16502-5
97
MB91301 シリーズ
4. 交流規格
(1) クロックタイミング規格
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
fC
X0,
X1
クロックサイクルタイム
tC
X0,
X1
クロック周波数 (2)
fC
X0,
X1
クロック周波数 (1)
条件
fCPP
⎯
単位
備 考
17
MHz
⎯
58.8
ns
PLL 系
( 自励発振 17 MHz
PLL 経由 4 逓倍で内部最高
68 MHz 動作 )
10
34
MHz
自励発振 (1/2 分周入力 )
0.78 ＊
68
MHz
CPU 系
0.78
＊
34
MHz
周辺系
0.78
＊
68
MHz
外部バス系
最小
最大
12.5
⎯
⎯
fCP
内部動作クロック周波数
規 格 値
⎯
fCPT
tCP
内部動作
クロックサイクルタイム
tCPP
14.7
⎯
⎯
29.4
tCPT
14.7
1280
＊
ns
CPU 系
1280
＊
ns
周辺系
1280
＊
ns
外部バス系
＊：X0 にクロック周波数の最小値 12.5 MHz を入力して , 発振回路の PLL 系かつギア 1/16 を使用した場合の値です。
・クロックタイミング規格測定条件
tC
出力端子
0.8 VCC
C = 50 pF
・動作保証範囲
VCC (V)
動作保証範囲 (Ta ＝ 0 °C ∼＋ 70 °C)
電
源 3.6
fCPP は網かけの範囲となります。
3.0
0 0.78
34
68
fCP / fCPP
(MHz)
内部動作クロック
98
DS07-16502-5
MB91301 シリーズ
・外部 / 内部クロック設定可能範囲
fcp, fCPT
MHz
70
68
5 逓倍 (CPU)
4 逓倍 (CPU)
60
50
3 逓倍 (CPU)
48
40
fCPP
34
4 逓倍・2 分周 (CPU, 周辺 )
5 逓倍・2 分周
(CPU, 周辺 )
30
3 逓倍・2 分周 (CPU, 周辺 )
24
22.7
4 逓倍・3 分周 (CPU, 周辺 )
5 逓倍・3 分周
(CPU, 周辺 )
20
17
4 逓倍・4 分周 (CPU, 周辺 )
10
1/2 分周系
5
0
0
10
20
PLL 系
12.5
17
fc
MHz
30
外部クロック , 自励発振
34
（注意事項）・PLL を使用する場合は , 外部クロック入力は 12.5 MHz ∼ 17 MHz の範囲で使用してください。
・PLL の発振安定時間＞ 300 μs としてください。
・内部クロックのギア設定は「 (1) クロックタイミング規格」の表の数値内になるようにしてください。
DS07-16502-5
99
MB91301 シリーズ
(2) クロック出力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
サイクル時間
tCYC
SYSCLK,
MCLK
SYSCLK ↑→ SYSCLK ↓
tCHCL
SYSCLK,
MCLK
SYSCLK ↓→ SYSCLK ↑
tCLCH
SYSCLK,
MCLK
規 格 値
条件
⎯
単位
備 考
最 小
最 大
tCPT
⎯
ns
＊1
1 tCYC − 2.35
2
1 tCYC ＋ 2.65
2
ns
＊2
1 tCYC − 2.35
2
1 tCYC ＋ 2.65
2
ns
＊3
tCYC
tCHCL
SYSCLK
MCLK
tCLCH
VOH
VOH
VOL
＊ 1：tCYC はギア周期を含む 1 クロックサイクルの周波数です。
＊ 2：本規格はギア周期× 1 の場合の値です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
最小：(1 / 2 × 1 / n) × tCYC − 2.35
最大：(1 / 2 × 1 / n) × tCYC ＋ 2.65
＊ 3：本規格はギア周期× 1 の場合の値です。
最小：(1 / 2 × 1 / n) × tCYC − 2.35
最大：(1 / 2 × 1 / n) × tCYC ＋ 2.65
(3) リセット入力規格 , ツールリセット入力規格
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
規 格 値
条件
INIT 入力時間
( 電源投入時 )
INIT 入力時間
( 電源投入時以外 )
tINTL
INIT,
TRST
⎯
INIT 入力時間
( ストップ復帰時 )
単位
最小
最大
20 ＋ α
⎯
μs
tCP × 5
⎯
ns
20 ＋ α
⎯
μs
備 考
tINTL
INIT
TRST
100
0.2 VCC
DS07-16502-5
MB91301 シリーズ
(4) 通常バスアクセス リード / ライト動作
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
CS0 ∼ CS7 セットアップ
CS0 ∼ CS7 ホールド
記号
規 格 値
最小
最大
単位
SYSCLK,
3
⎯
ns
tCHCSH
CS0 ∼ CS7
3
tCYC / 2 ＋ 4
ns
3
⎯
ns
4
⎯
ns
5
⎯
ns
3
tCYC / 2 ＋ 4
ns
tCYC / 2 − 5
⎯
ns
tCYC / 2 − 7
⎯
ns
tASWL
tASRL
tCHAX
アドレスホールド
条件
tCSLCH
tASCH
アドレスセットアップ
端子
tWHAX
tRHAX
SYSCLK,
A23 ∼ A00
WR0 ∼ WR3,
A23 ∼ A00
RD,
A23 ∼ A00
SYSCLK,
A23 ∼ A00
WR0 ∼ WR3,
A23 ∼ A00
RD,
A23 ∼ A00
有効アドレス→
有効データ入力時間
tAVDV
A23 ∼ A00,
D31 ∼ D00
⎯
3 / 2 × tCYC
− 11
ns
WR0 ∼ WR3 遅延時間
tCHWL
SYSCLK, WR,
⎯
6
ns
WR0 ∼ WR3 遅延時間
tCHWH
WR0 ∼ WR3
⎯
6
ns
WR0 ∼ WR3 最小パルス幅
tWLWH
tCYC − 5
⎯
ns
データセットアップ
→ WRx ↑
tDSWH
WR,
tCYC
⎯
ns
WRx ↑→
データホールド時間
tWHDX
WR0 ∼ WR3,
D31 ∼ D00
5
⎯
ns
RD 遅延時間
tCHRL
⎯
6
ns
RD 遅延時間
tCHRH
⎯
10
ns
RD ↓→
有効データ入力時間
tRLDV
⎯
tCYC − 10
ns
データセットアップ
→ RD ↑時間
tDSRH
10
⎯
ns
RD ↑→
データホールド時間
tRHDX
0
⎯
ns
RD 最小パルス幅
tRLRH
RD
tCYC − 5
⎯
ns
AS セットアップ
tASLCH
tCYC / 2 − 6
⎯
ns
AS ホールド
tCHASH
SYSCLK,
AS
3
⎯
ns
UUB, ULB, LUB, LLB セット
アップ
tBLCH
tCYC / 2 − 6
⎯
ns
UUB, ULB, LUB, LLB ホールド
tCHBH
SYSCLK,
UUB/ULB,
LUB/LLB
3
⎯
ns
WR,
WR0 ∼ WR3
SYSCLK,
RD
RD,
D31 ∼ D00
⎯
備 考
＊
＊
＊：自動ウエイト挿入や RDY 入力でバスを延ばしている場合には , (tCYC ×延ばしたサイクル数 ) の時間を本規格に
追加してください。
DS07-16502-5
101
MB91301 シリーズ
tCYC
BA1
MCLK
SYSCLK
VOH
VOH
VOH
tASLCH
VOH
tCHASH
VOH
AS
(LBA)
VOL
tCSLCH
tCHCSH
VOH
to
VOL
tASCH
to
tCHAX
VOH
VOL
VOH
VOL
tCHRH
tCHRL
tRLRH
RD
VOH
VOL
tASRL
tRHAX
tRHDX
tRLDV
tDSRH
tAVDV
D31 to D00
VOH
VOL
tCHWL
VOH
VOL
tCHWH
tWLWH
WR0 to WR3
WR
(WR-control 時 )
VOH
tASWL
VOL
tWHAX
tWHDX
tDSWH
D31 to D00
VOH
VOL
tBLCH
VOH
VOL
ライト
tCHBH
WR0 to WR3
(UUB, ULB,
LUB, LLB)
(WR-control 時 )
102
DS07-16502-5
MB91301 シリーズ
(5) BAA タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条件
BAA セットアップ
tCHBAH
BAA ホールド
tCHBAL
SYSCLK,
BAA
⎯
規 格 値
単位
最小
最大
tCYC / 2 − 6
⎯
ns
3
⎯
ns
備 考
tCYC
VOH
VOH
MCLK
SYSCLK
tCHBAL
tCHBAH
BAA
DS07-16502-5
103
MB91301 シリーズ
(6) レディ入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条件
RDY セットアップ時間
→ SYSCLK ↓
tRDYS
SYSCLK,
RDY
SYSCLK ↓→
RDY ホールド時間
tRDYH
SYSCLK,
RDY
規 格 値
単位
最小
最大
⎯
10
⎯
ns
⎯
0
⎯
ns
備 考
tCYC
SYSCLK
MCLK
VOH
VOL
tRDYS
RDY
ウェイトを
かけるとき
RDY
ウェイトを
かけないとき
104
VOH
VOL
tRDYS
tRDYH
tRDYH
VOH
VOL
VOH
VOL
VOH
VOH
VOL
VOL
DS07-16502-5
MB91301 シリーズ
(7) ホールドタイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
BGRNT 遅延時間
tCHBGL
BGRNT 遅延時間
tCHBGH
SYSCLK,
BGRNT
端子フローティング
→ BGRNT ↓時間
tXHAL
BGRNT ↑→端子有効時間
tHAHV
条件
⎯
BGRNT,
各端子
規 格 値
単位
最小
最大
⎯
6
ns
⎯
6
ns
tCYC − 10
tCYC ＋ 10
ns
tCYC − 10
tCYC ＋ 10
ns
備 考
（注意事項）BRQ が取り込まれてから , BGRNT が変化するまで 1 サイクル以上あります。
tCYC
SYSCLK
MCLK
VOH
VOH
VOH
VOH
BRQ
tCHBGH
tCHBGL
BGRNT
VOH
VOL
tXHAL
各端子
DS07-16502-5
tHAHV
ハイインピーダンス
105
MB91301 シリーズ
(8) SDRAM タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記 号
出力クロックサイクルタイム
tCYCSD
“H” レベルクロックパルス幅
tCHSD
“L” レベルクロックパルス幅
tCLSD
MCLKO ↑→出力遅延時間
tODSDCKE
出力ホールド時間
tOHSDCKE
MCLKO ↑→出力遅延時間
tODSDRAS
出力ホールド時間
tOHSDRAS
MCLKO ↑→出力遅延時間
tODSDCAS
出力ホールド時間
tOHSDCAS
MCLKO ↑→出力遅延時間
tODSDWE
出力ホールド時間
tOHSDWE
MCLKO ↑→出力遅延時間
tODSDCS
出力ホールド時間
tOHSDCS
MCLKO ↑→出力遅延時間
tODSDA
出力ホールド時間
tOHSDA
MCLKO ↑→出力遅延時間
tODSDDQM
出力ホールド時間
tOHSDDQM
MCLKO ↑→出力遅延時間
tODSDD
出力ホールド時間
tOHSDD
データ入力セットアップ時間
tISSDD
データ入力ホールド時間
tIHSDD
106
端子
MCLK
条件
⎯
MCLKE
SRAS
SCAS
SWE
CS6, CS7
⎯
A00 ∼ A15
DQMUU,
DQMUL,
DQMLU,
DQMLL
D00 ∼ D31
D00 ∼ D31
⎯
規 格 値
単位
最小
最大
⎯
68
MHz
5
⎯
ns
5
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
⎯
11
ns
2
⎯
ns
4
⎯
ns
2
⎯
ns
備考
DS07-16502-5
MB91301 シリーズ
tCYCSD
MCLKO
tCHSD
tCLSD
MCLKO
tODSDCKE
tODSDRAS
tODSDCAS
tODSDWE
tODSDCS
tODSDA
tODSDDQM
MCLKE
SRAS
SCAS
SWE
CS6
CS7
A00 to A15
DQMUU
DQMUL
DQMLU
DQMLL
tOHSDCKE
tOHSDRAS
tOHSDCAS
tOHSDWE
tOHSDCS
tOHSDA
tOHSDDQM
tODSDD
D00 ∼ D31
出力
tOHSDD
D00 ∼ D31
入力
tISSDD
DS07-16502-5
tIHSDD
107
MB91301 シリーズ
(9) UART タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
シリアルクロックサイクル
タイム
tSCYC
SCK0 ∼ SCK2
SCK ↓ → SOT 遅延時間
tSLOV
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
SCK ↑ →有効 SIN ホールド時
間
tSHIX
シリアルクロック “H” パルス幅
条件
規 格 値
単位
最小
最大
8 tCYCP
─
ns
− 80
＋ 80
ns
100
―
ns
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
―
ns
tSHSL
SCK0 ∼ SCK2
4 tCYCP
―
ns
シリアルクロック “L” パルス幅
tSLSH
SCK0 ∼ SCK2
4 tCYCP
―
ns
SCK ↓ → SOT 遅延時間
tSLOV
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
―
150
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
―
ns
SCK ↑→有効 SIN ホールド時間
tSHIX
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
─
ns
内部
シフト
ロック
モード
外部
シフト
ロック
モード
備 考
（注意事項）・クロック同期モード時の交流規格です。
・tCYCP は , 周辺系クロックのサイクル時間です。
108
DS07-16502-5
MB91301 シリーズ
・内部シフトクロックモード
tSCYC
SCK0 to SCK2
VOH
VOL
VOL
tSLOV
VOH
VOL
SOT0 to SOT2
tIVSH
tSHIX
VOH
VOL
VOH
VOL
SIN0 to SIN2
・外部シフトクロックモード
tSLSH
tSHSL
VOH
SCK0 to SCK2
VOL
VOL
VOL
tSLOV
SOT0 to SOT2
VOH
VOL
tIVSH
SIN0 to SIN2
DS07-16502-5
VOH
VOL
tSHIX
VOH
VOL
109
MB91301 シリーズ
(10) リロードタイマクロック , PPG タイマ入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
入力パルス幅
記号
端子
条件
tTIWH
tTIWL
TIN0 ∼ TIN2,
PPG0 ∼ PPG3,
TRG0 ∼ TRG3
⎯
規 格 値
最小
最大
2 tCYCP*
⎯
単位
備 考
ns
＊：tCYCP は , 周辺系クロックのサイクル時間です。
TIN0 ∼ TIN2
PPG0 ∼ PPG3
TRG0 ∼ TRG3
VIH
VIH
VIL
VIL
tTIWL
tTIWH
(11) トリガ系入力タイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項 目
A/D 起動トリガ入力時間
記号
端子
条件
tATGL
ATG
⎯
規 格 値
最小
最大
5 tCYCP*
⎯
単位
備 考
ns
＊：tCYCP は , 周辺系クロックのサイクル時間です。
tATGL
ATG
VIL
110
VIL
DS07-16502-5
MB91301 シリーズ
(12) DMA コントローラタイミング
(VCC ＝ 3.0 V ∼ 3.6 V , VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
【エッジ検出時】( ブロック / ステップ転送モード , バースト転送モード )
項 目
DREQ 入力パルス幅
記号
端子
条件
tDRWL
DREQ0,
DREQ1
⎯
規 格 値
最小
最大
2 tCYC
⎯
単位
備 考
ns
（注意事項）fCPT ＞ fCP の時は , tCYC が tCP となります。
【レベル検出時】( ディマンド転送モード )
項 目
DREQ セットアップ時間
DREQ ホールド時間
記号
端子
tDREQS
SYSCLK,
DREQ0,
DREQ1
tDREQH
SYSCLK,
DREQ0,
DREQ1
条件
規 格 値
単位
最小
最大
10
⎯
ns
0.0
⎯
ns
備 考
⎯
【モード共通】
項 目
DACK 遅延時間
記号
端子
tCLDL
SYSCLK,
DACK0, DACK1
tCLDH
tCLEL
DEOP 遅延時間
tCLEH
tCLIRL
IORD 遅延時間
tCLIRH
tCLIWL
IOWR 遅延時間
DS07-16502-5
tCLIWH
条件
規 格 値
最小
最大
⎯
10
⎯
10
⎯
10
⎯
10
SYSCLK,
IORD
⎯
10
⎯
10
SYSCLK,
IOWR
⎯
10
⎯
10
SYSCLK,
DEOP0, DEOP1
⎯
単位
備 考
ns
ns
ns
ns
111
MB91301 シリーズ
tCYC
SYSCLK
MCLK
VOH
VOH
VOL
VOL
VOL
tCLDL
tCLDH
VOH
DACK0, DACK1
VOL
tCLEH
tCLEL
VOH
DEOP0, DEOP1
VOL
tCLIRL
tCLIRH
VOH
IORD
VOL
tCLIWL
tCLIWH
VOH
IOWR
VOL
tDRWL
tDREQS
VOH
DREQ0, DREQ1
DREQ0, DREQ1
112
tDREQH
VOL
VOH
VOL
DS07-16502-5
MB91301 シリーズ
(13) I2C タイミング
・マスタモード動作時
項 目
(AVCC ＝ VCC ＝ 3.3 ± 0.3 V, AVSS ＝ VSS ＝ 0.0 V, Ta ＝ 0 °C ∼＋ 70 °C)
記号
端子
SCL クロック周波数
fSCL
SCL クロックの “L” 期間
SCL クロックの “H” 期間
条件
標準モード 高速モード＊ 3
単位
最小
最大
最小
最大
SCL0, SCL1
0
100
0
400
kHz
tLOW
SCL0, SCL1
4.7
⎯
1.3
⎯
μs
tHIGH
SCL0, SCL1
4.0
⎯
0.6
⎯
μs
「STOP 条件」と「START 条件」 tBUS
の間のバスフリータイム
SDA0, SDA1
4.7
⎯
1.3
⎯
μs
⎯
5×M
⎯
5×M
4.7
⎯
0.6
⎯
μs
「反復 START 条件」のホールド tHDSTA SCL0, SCL1,
SDA0, SDA1
時間 SDA ↓→ SCL ↓
4.0
⎯
0.6
⎯
μs
SCL0, SCL1,
SDA0, SDA1
4.0
⎯
0.6
⎯
μs
2×M
⎯
2×M
⎯
μs
⎯
100 ＊ 2
⎯
ns
SCL ↓→ SDA 出力遅延時間
tHDDAT
SCL0, SCL1,
SDA0, SDA1
「反復 START 条件」のセット
アップ時間 SCL ↑→ SDA ↓
tSUSTA
SCL0, SCL1,
SDA0, SDA1
「STOP 条件」のセットアップ
時間 SCL ↑→ SDA ↑
tSUSTO
SDA データ入力ホールド時間
( 対 SCL ↓ )
tHDDAT SDA0, SDA1
SDA データ入力セットアップ
時間 ( 対 SCL ↑ )
tSUDAT SDA0, SDA1
R ＝ 1 kΩ,
C ＝ 50 pF ＊ 4
＊1
250
＊1
＊1
＊1
備 考
ns
この後，最初の
クロックパルス
が生成される
＊ 1： M ＝リソースクロックサイクル (ns)
＊ 2： 高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが，要求される条件
tSUDAT ≧ 250 ns を満足しなければなりません。あるデバイスが SCL 信号の “L” 期間を延長しない場合には，SCL
ラインが開放される 1250 ns (SDA, SCL 立上り Max 時間＋ tSUDATA) 以前に，次のデータを SDA ラインに出力しなけ
ればなりません。
＊ 3： 100 kHz を超えて使用する場合には，リソースクロックを 6 MHz 以上に設定してください。
＊ 4： R, C は，SCL，SDA 出力ラインのプルアップ抵抗，負荷容量です。
DS07-16502-5
113
MB91301 シリーズ
・スレーブモード動作時
(AVCC ＝ VCC ＝ 3.3 ± 0.3 V, AVSS ＝ VSS ＝ 0.0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項目
記号
端子
SCL クロック周波数
fSCL
SCL クロックの “L” 期間
SCL クロックの “H” 期間
条件
標準モード 高速モード＊ 3
単位
最小
最大
最小
最大
SCL0, SCL1
0
100
0
400
kHz
tLOW
SCL0, SCL1
4.7
⎯
1.3
⎯
μs
tHIGH
SCL0, SCL1
4.0
⎯
0.6
⎯
μs
「STOP 条件」と「START 条件」 tBUS
の間のバスフリータイム
SDA0, SDA1
4.7
⎯
1.3
⎯
μs
⎯
5×M
⎯
5×M
4.7
⎯
0.6
⎯
SCL ↓→ SDA 出力遅延時間
tHDDAT
SCL0, SCL1,
SDA0, SDA1
「反復 START 条件」のセット
アップ時間 SCL ↑→ SDA ↓
tSUSTA
SCL0, SCL1,
SDA0, SDA1
＊1
＊1
ns
μs
R ＝ 1 kΩ,
C ＝ 50 pF ＊ 4
「反復 START 条件」のホールド tHDSTA SCL0, SCL1,
SDA0, SDA1
時間 SDA ↓→ SCL ↓
4.0
⎯
0.6
⎯
μs
SCL0, SCL1,
SDA0, SDA1
4.0
⎯
0.6
⎯
μs
2×M
⎯
2×M
⎯
μs
⎯
100 ＊ 2
⎯
ns
「STOP 条件」のセットアップ
時間 SCL ↑→ SDA ↑
tSUSTO
SDA データ入力ホールド時間
( 対 SCL ↓ )
tHDDAT SDA0, SDA1
SDA データ入力セットアップ
時間 ( 対 SCL ↑ )
tHDSTA SDA0, SDA1
＊1
250
＊1
備考
この後，最
初のクロッ
クパルスが
生成される
＊ 1：M ＝リソースクロックサイクル (ns)
＊ 2：高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが，要求される条件
tSUDAT ≧ 250 ns を満足しなければなりません。あるデバイスが SCL 信号の “L” 期間を延長しない場合には，SCL
ラインが開放される 1250 ns (SDA, SCL 立上り Max 時間＋ tSUDATA) 以前に，次のデータを SDA ラインに出力しなけ
ればなりません。
＊ 3：100 kHz を超えて使用する場合には，リソースクロックを 6 MHz 以上に設定してください。
＊ 4：R, C は，SCL，SDA 出力ラインのプルアップ抵抗，負荷容量です。
VOH
VOL
SDA
tBUS
tLOW
tHDSTA
VOH
SCL
VOL
tHDSTA
tSUDAT
tHDDAT
tSUSTA
tSUSTO
tHIGH
fSCL
114
DS07-16502-5
MB91301 シリーズ
(14) 外部割込み入力タイミング
項 目
入力パルス幅
(VCC=3.0 V ∼ 3.6 V, VSS=AVss=0 V, Ta=0 °C ∼ ＋ 70 °C)
記号
端子
条 件
tINTWH
tINTWL
INT0 ∼ INT7
NMI
⎯
規 格 値
単位
備 考
⎯
ns
*1
⎯
μs
*2
最 小
最 大
3 tCYCP
1.0
*1:tCYCP は周辺系クロックのサイクル時間です。ストップモード時は除く。
*2: ストップモード時。
t INTWL
INTx
NMI
DS07-16502-5
VILS
t INTWH
VILS
VIHS
VIHS
115
MB91301 シリーズ
5. A/D 変換部電気的特性
(VCC ＝ AVCC ＝＋ 3.0 ∼＋ 3.6 V , VSS ＝ AVSS ＝ 0 V, AVRH ＝＋ 3.0 V ∼＋ 3.6 V , Ta ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端 子
分解能
⎯
総合誤差
規 格 値
単位
最 小
標 準
最 大
⎯
⎯
⎯
10
BIT
⎯
⎯
− 8.5
⎯
＋ 8.5
LSB
直線性誤差
⎯
⎯
− 3.0
⎯
＋ 3.0
LSB
微分直線性誤差
⎯
⎯
− 2.5
⎯
＋ 2.5
LSB
ゼロトランジション誤差
VOT
AN0 ∼ AN3
− 8.0
＋ 0.5
＋ 8.0
LSB
フルスケールトラジション誤差
VFST
AN0 ∼ AN3
AVRH − 8.0
AVRH − 1.5
AVRH ＋ 8.0
LSB
変換時間＊ 1
⎯
⎯
⎯
⎯
μs
アナログポート入力電流
IAIN
AN0 ∼ AN3
⎯
0.1
10
μA
アナログ入力電圧
VAIN
AN0 ∼ AN3
AVss
⎯
AVRH
V
⎯
AVRH
AVss
⎯
AVCC
V
⎯
0.6
2
mA
⎯
⎯
10
μA
⎯
0.6
2
mA
⎯
⎯
10
μA
⎯
⎯
5
LSB
基準電圧
IA
電源電流
IAH ＊ 2
IR
基準電圧供給電流
チャネル間バラツキ
AVCC
AVRH
IRH ＊ 2
⎯
AN0 ∼ AN3
4.1 μs マシンク
ロック (CLKP)
34 MHz 動作時
＊ 1：VCC ＝ AVCC ＝ 3.0 V ∼ 3.6 V , マシンクロック 34 MHz 時
＊ 2：リセット期間中 , ストップモード時の電流 (VCC ＝ AVCC ＝ AVRH ＝ 3.6 V 時 )
（注意事項）
・ AVRH が小さくなるに従って , 相対的に誤差は大きくなります。
・ アナログ入力の外部回路の出力インピーダンスは , 以下のような条件で使用してください。
外部回路の出力インピーダンス＜ 7 kΩ
外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング時間が不足する場合があります。
116
DS07-16502-5
MB91301 シリーズ
・アナログ入力の外部インピーダンスとサンプリング時間について
・ サンプル & ホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場
合には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力等価回路
R
アナログ入力
コンパレータ
C
サンプリング時 ON
R
MB91302A
C
8.1 kΩ ( 最大 ) 10.0 pF ( 最大 )
( 注意事項 ) 数値は参考値です。
・ A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を最
小値より長くなるように周辺クロック周波数 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用くださ
い。
・外部インピーダンスと最小サンプリング時間の関係
( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 )
( 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 )
MB91302A
外部インピーダンス (kΩ)
外部インピーダンス (kΩ)
MB91302A
100
90
80
70
60
50
40
30
20
10
0
0
5
10
15
20
25
30
35
20
18
16
14
12
10
8
6
4
2
0
0
最小サンプリング時間 (μs)
1
2
3
4
5
6
7
8
最小サンプリング時間 (μs)
・ サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
・ 誤差について
|AVRH − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。
DS07-16502-5
117
MB91301 シリーズ
6. 電源投入規格
項 目
記号
規 格 値
単位
最 小
最 大
tr
⎯
38
ms
電源開始時間
Voff
⎯
0.1
V
電源到達時間
Von
2.0
⎯
V
電源断時間
toff
1
⎯
ms
電源立上り時間
tr
備 考
傾き＝ 0.05 V / ms
toff
Von
VCC
Voff
118
DS07-16502-5
MB91301 シリーズ
■ 各 CPU ステート端子状態
・端子状態一覧表の語句の意味
・ 入力可
入力機能が使用可能な状態であることを意味します。
・ 入力 0 固定
入力開放によるリークを防ぐため , 内部で入力レベルを “0” に固定しています。
・ 出力 Hi-Z
端子駆動用トランジスタを駆動禁止状態にし , 端子をハイインピーダンスにすることを意味します。
・ 出力保持
このモードになる直前に出力していた状態をそのまま出力することを意味します。
すなわち , 出力のある内蔵周辺が動作中であれば , その内蔵周辺に従って出力をし , ポート等として出力している場合
にはその出力を保持します。
・ 直前の状態を保持
このモードになる直前に出力していた状態をそのまま出力または入力であれば入力可能を意味します。
DS07-16502-5
119
MB91301 シリーズ
・端子状態一覧表 ( 外バス 32 ビットモード )
端子番号 ポート名
指定
機能名
機能名
イニシャライズ時 (INIT)
機能名
バス幅
32 bit 時
バス幅
8 bit 時
1∼5
P13 ∼ P17
D11 ∼ D15
D11 ∼ D15
P13 ∼ P17
8 ∼ 15
P20 ∼ P27
D16 ∼ D23
D16 ∼ D23
P20 ∼ P27
18 ∼ 25
P30 ∼ P37
D24 ∼ D31
D24 ∼ D31
D24 ∼ D31
28
P80
RDY
P80
P80
29
P81
BGRNT
P81
P81
30
P82
BRQ
P82
P82
31
P83
RD
RD
RD
32
P84
DQMUU/WR0
DQMUU/WR0
DQMUU/WR0
33
P85
DQMUL/WR1
DQMUL/WR1
P85
34
P86
DQMLU/WR2
DQMLU/WR2
P86
35
P87
DQMLL/WR3
DQMLL/WR3
P87
36
P90
SYSCLK
SYSCLK
SYSCLK
37
P91
MCLKE
MCLKE
MCLKE
38
P92
MCLK
MCLK
39
P93
⎯
40
P94
41
初期値
出力 Hi-Z
入力可
出力 Hi-Z
入力可
ストップ時
スリープ
時
HIZ ＝ 0
HIZ ＝ 1
バス開放
(BGRNT)
CS 共有
あり
CS 共有
なし
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：出力保持 F：出力保持
固定
or Hi-Z
or Hi-Z
出力 Hi-Z
出力 Hi-Z
P：直前状態
保持
F：RDY
入力
P：直前
状態
保持
F：RDY
入力
P：直前状
態保持
F：RDY
入力
P：直前状態 直前状態
保持
保持
F：H 出力
L 出力
L 出力
P：直前状態
保持
F：BRQ
入力無効
出力 Hi-Z/
入力 0
固定
BRQ 入力 BRQ 入力
H 出力
P：直前状態
直前状態
保持
保持
F：H 出力
出力 Hi-Z
直前状態
保持
アサート時
：L 出力
ネゲート時
：CLK 出力
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：SYSCLK F：H or L
固定
出力
出力
F：CLK
出力
F：CLK
出力
H 出力
F：L 出力
F：出力
Hi-Z
出力 Hi-Z
H 出力
MCLK
アサート時
：L 出力
ネゲート時
：CLK 出力
P：直前状態 P：直前状態
F：出力
保持
保持
Hi-Z
F：H 出力
F：H 出力
出力 Hi-Z
F：CLK
出力
P93
P93
出力 Hi-Z
入力可
直前状態
保持
出力 Hi-Z
ポート
機能
ポート
機能
SRAS/LBA/AS
P94
P94
出力 Hi-Z
入力可
P：直前状態
保持
H 出力
F：H 出力
出力 Hi-Z
出力 Hi-Z
F：H 出力
P95
SCAS/BAA
P95
P95
出力 Hi-Z
入力可
P：直前状態
保持
H 出力
F：H 出力
出力 Hi-Z
出力 Hi-Z
H 出力
42
P96
SWE/WR
P96
P96
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：SWE
出力
出力 Hi-Z/
入力 0
固定
出力 Hi-Z
直前状態
保持
45 ∼ 52
P40 ∼ P47
A00 ∼ A07
A00 ∼ A07
A00 ∼ A07
FF 出力
P：直前状態
保持
同左
F：アドレス
出力
出力 Hi-Z/
入力 0
固定
出力 Hi-Z
出力 Hi-Z
入力無効
直前状態
保持
入力無効
直前状態
保持
直前状態
保持
55 ∼ 62
P50 ∼ P57
A08 ∼ A15
A08 ∼ A15
A08 ∼ A15
64 ∼ 67
P60 ∼ P63
A16 ∼ A19
A16 ∼ A19
A16 ∼ A19
68
P64
A20/SDA0
A20
A20
69
P65
A21/SCL0
A21
A21
70
P66
A22/SDA1
A22
A22
71
P67
A23/SCL1
A23
A23
76 ∼ 79
⎯
AN3 ∼ AN0
AN3 ∼ AN0
AN3 ∼ AN0
F：H 出力
F：L 出力
直前状態
保持
入力無効
（続く）
120
DS07-16502-5
MB91301 シリーズ
（続き）
端子番号 ポート名
指定
機能名
機能名
イニシャライズ時 (INIT)
機能名
バス幅
32 bit 時
バス幅
8 bit 時
81
PG0
INT0/ICU0
PG0
PG0
82
PG1
INT1/ICU1
PG1
PG1
83
PG2
INT2/ICU2
PG2
PG2
84
PG3
INT3/ICU3
PG3
PG3
85
PG4
INT4/ATG/
FRCK
PG4
PG4
86
PG5
INT5/SIN2
PG5
PG5
87
PG6
INT6/SOT2
PG6
PG6
88
PG7
INT7/SCK2
PG7
PG7
90
PJ0
SIN0
PJ0
PJ0
91
PJ1
SOT0
PJ1
PJ1
92
PJ2
SCK0
PJ2
PJ2
93
PJ3
SIN1
PJ3
PJ3
94
PJ4
SOT1
PJ4
PJ4
95
PJ5
SCK1
PJ5
PJ5
96
PJ6
PPG0
PJ6
PJ6
97
PJ7
TRG0
PJ7
PJ7
98
PH0
TIN0
PH0
PH0
99
PH1
TIN1/PPG3
PH1
PH1
100
PH2
TIN2/TRG3
PH2
PH2
103
PB0
DREQ0
PB0
PB0
104
PB1
DACK0
PB1
PB1
105
PB2
DEOP0
PB2
PB2
106
PB3
DREQ1
PB3
PB3
107
PB4
DACK1/TRG1
PB4
PB4
108
PB5
DEOP1/PPG1
PB5
PB5
109
PB6
IOWR
PB6
PB6
110
PB7
IORD
PB7
PB7
122
PA0
CS0
CS0
CS0
123
PA1
CS1
CS1
CS1
124
PA2
CS2
CS2
CS2
125
PA3
CS3
CS3
CS3
126
PA4
CS4/TRG2
CS4
CS4
127
PA5
CS5/PPG2
CS5
CS5
128
PA6
CS6
CS6
CS6
129
PA7
CS7
CS7
CS7
132 ∼ 139
P00 ∼ P07
D00 ∼ D07
D00 ∼ D07
P00 ∼ P07
142 ∼ 144
P10 ∼ P12
D08 ∼ D10
D08 ∼ D10
P10 ∼ P12
初期値
ストップ時
スリープ
時
HIZ ＝ 0
HIZ ＝ 1
バス開放
(BGRNT)
CS 共有 CS 共有
あり
なし
出力 Hi-Z
入力可
P：直前状態 P：直前状態 P：出力
Hi-Z
保持
保持
F：通常動作 F：入力可
F：入力可
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
F：SREN
＝ 0：
H出
力,
SREN
＝ 1：
出力
Hi-Z
出力 Hi-Z
H 出力
H 出力
出力 Hi-Z
F：SREN
＝ 0：
H出
力,
SREN
＝ 1：
出力
Hi-Z
出力 Hi-Z
入力可
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：出力保持 F：出力保持
固定
or Hi-Z
or Hi-Z
出力 Hi-Z
H 出力
P：汎用ポート選択時 , F：指定機能選択時
（注意事項）• モードベクタフェッチ後にバス幅が決まります。
• イニシャライズ時はバス幅 8 ビットになっています。
DS07-16502-5
121
MB91301 シリーズ
・端子状態一覧表 ( 外バス 16 ビットモード )
端子番号 ポート名
指定
機能名
機能名
イニシャライズ時 (INIT)
機能名
バス幅
16 bit 時
バス幅
8 bit 時
1∼5
P13 ∼ P17
D11 ∼ D15
P13 ∼ P17
P13 ∼ P17
8 ∼ 15
P20 ∼ P27
D16 ∼ D23
D16 ∼ D23
P20 ∼ P27
18 ∼ 25
P30 ∼ P37
D24 ∼ D31
D24 ∼ D31
D24 ∼ D31
28
P80
RDY
P80
P80
29
P81
BGRNT
P81
P81
30
P82
BRQ
P82
P82
31
P83
RD
RD
RD
32
P84
DQMUU/WR0
DQMUU/WR0
DQMUU/WR0
33
P85
DQMUL/WR1
DQMUL/WR1
P85
初期値
出力 Hi-Z
入力可
出力 Hi-Z
入力可
ストップ時
スリープ
時
HIZ ＝ 0
HIZ ＝ 1
バス開放
(BGRNT)
CS 共有
あり
CS 共有
なし
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：出力保持 F：出力保持
固定
or Hi-Z
or Hi-Z
出力 Hi-Z
出力 Hi-Z
P：直前状態
保持
F：RDY
入力
P：直前
状態
保持
F：RDY
入力
P：直前
状態
保持
F：RDY
入力
P：直前状態 直前状態保
保持
持
F：H 出力
L 出力
L 出力
P：直前状態
保持
F：BRQ 入
力無効
出力 Hi-Z/
入力 0
固定
BRQ 入力 BRQ 入力
H 出力
P：直前状態
直前状態
保持
保持
F：H 出力
出力 Hi-Z
出力 Hi-Z
F：CLK
出力
F：CLK
出力
34
P86
DQMLU/WR2
P86
P86
35
P87
DQMLL/WR3
P87
P87
36
P90
SYSCLK
SYSCLK
SYSCLK
アサート時
：L 出力
ネゲート時
：CLK 出力
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：SYSCLK F：H or L
固定
出力
出力
37
P91
MCLKE
MCLKE
MCLKE
H 出力
F：L 出力
F：出力
Hi-Z
出力 Hi-Z
H 出力
38
P92
MCLK
MCLK
MCLK
アサート時
：L 出力
ネゲート時
：CLK 出力
P：直前状態 P：直前状態
F：出力
保持
保持
Hi-Z
F：H 出力
F：H 出力
出力 Hi-Z
F：CLK
出力
39
P93
⎯
P93
P93
出力 Hi-Z
入力可
直前状態
保持
直前状態
保持
出力 Hi-Z
出力 Hi-Z
40
P94
SRAS/LBA/AS
P94
P94
出力 Hi-Z
入力可
P：直前状態
保持
H 出力
F：H 出力
出力 Hi-Z
出力 Hi-Z
F：H 出力
41
P95
SCAS/BAA
P95
P95
出力 Hi-Z
入力可
P：直前状態
保持
H 出力
F：H 出力
出力 Hi-Z
出力 Hi-Z
H 出力
42
P96
SWE/WR
P96
P96
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：SWE
出力
出力 Hi-Z/
入力 0
固定
出力 Hi-Z
直前状態
保持
45 ∼ 52
P40 ∼ P47
A00 ∼ A07
A00 ∼ A07
A00 ∼ A07
FF 出力
P：直前状態
保持
同左
F：アドレス
出力
出力 Hi-Z/
入力 0
固定
出力 Hi-Z
出力 Hi-Z
入力無効
直前状態
保持
入力無効
直前状態
保持
直前状態
保持
55 ∼ 62
P50 ∼ P57
A08 ∼ A15
A08 ∼ A15
A08 ∼ A15
64 ∼ 67
P60 ∼ P63
A16 ∼ A19
A16 ∼ A19
A16 ∼ A19
68
P64
A20/SDA0
A20
A20
69
P65
A21/SCL0
A21
A21
70
P66
A22/SDA1
A22
A22
71
P67
A23/SCL1
A23
A23
76 ∼ 79
⎯
AN3 ∼ AN0
AN3 ∼ AN0
AN3 ∼ AN0
F：H 出力
F：L 出力
直前状態
保持
入力無効
（続く）
122
DS07-16502-5
MB91301 シリーズ
（続き）
端子番号 ポート名
指定
機能名
機能名
イニシャライズ時 (INIT)
機能名
バス幅
16 bit 時
バス幅
8 bit 時
81
PG0
INT0/ICU0
PG0
PG0
82
PG1
INT1/ICU1
PG1
PG1
83
PG2
INT2/ICU2
PG2
PG2
84
PG3
INT3/ICU3
PG3
PG3
85
PG4
INT4/ATG/
FRCK
PG4
PG4
86
PG5
INT5/SIN2
PG5
PG5
87
PG6
INT6/SOT2
PG6
PG6
88
PG7
INT7/SCK2
PG7
PG7
90
PJ0
SIN0
PJ0
PJ0
91
PJ1
SOT0
PJ1
PJ1
92
PJ2
SCK0
PJ2
PJ2
93
PJ3
SIN1
PJ3
PJ3
94
PJ4
SOT1
PJ4
PJ4
95
PJ5
SCK1
PJ5
PJ5
96
PJ6
PPG0
PJ6
PJ6
97
PJ7
TRG0
PJ7
PJ7
98
PH0
TIN0
PH0
PH0
99
PH1
TIN1/PPG3
PH1
PH1
100
PH2
TIN2/TRG3
PH2
PH2
103
PB0
DREQ0
PB0
PB0
104
PB1
DACK0
PB1
PB1
105
PB2
DEOP0
PB2
PB2
106
PB3
DREQ1
PB3
PB3
107
PB4
DACK1/TRG1
PB4
PB4
108
PB5
DEOP1/PPG1
PB5
PB5
109
PB6
IOWR
PB6
PB6
110
PB7
IORD
PB7
PB7
122
PA0
CS0
CS0
CS0
123
PA1
CS1
CS1
CS1
124
PA2
CS2
CS2
CS2
125
PA3
CS3
CS3
CS3
126
PA4
CS4/TRG2
CS4
CS4
127
PA5
CS5/PPG2
CS5
CS5
128
PA6
CS6
CS6
CS6
129
PA7
CS7
CS7
CS7
132 ∼ 139
P00 ∼ P07
D00 ∼ D07
P00 ∼ P07
P00 ∼ P07
142 ∼ 144
P10 ∼ P12
D08 ∼ D10
P10 ∼ P12
P10 ∼ P12
初期値
ストップ時
スリープ
時
HIZ ＝ 0
HIZ ＝ 1
バス開放
(BGRNT)
CS 共有 CS 共有
あり
なし
出力 Hi-Z
入力可
P：直前状態 P：直前状態 P：出力
Hi-Z
保持
保持
F：通常動作 F：入力可
F：入力可
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
F：SREN
＝ 0：
H出
力,
SREN
＝ 1：
出力
Hi-Z
出力 Hi-Z
H 出力
H 出力
出力 Hi-Z
F：SREN
＝ 0：
H出
力,
SREN
＝ 1：
出力
Hi-Z
出力 Hi-Z
入力可
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：出力保持 F：出力保持
固定
or Hi-Z
or Hi-Z
出力 Hi-Z
H 出力
P：汎用ポート選択時 , F：指定機能選択時
（注意事項）• モードベクタフェッチ後にバス幅が決まります。
• イニシャライズ時はバス幅 8 ビットになっています。
DS07-16502-5
123
MB91301 シリーズ
・端子状態一覧表 ( 外バス 8 ビットモード )
端子番号 ポート名
指定
機能名
機能名
イニシャライズ時 (INIT)
機能名
バス幅
8 bit 時
バス幅
8 bit 時
1∼5
P13 ∼ P17
D11 ∼ D15
P13 ∼ P17
P13 ∼ P17
8 ∼ 15
P20 ∼ P27
D16 ∼ D23
P20 ∼ P27
P20 ∼ P27
18 ∼ 25
P30 ∼ P37
D24 ∼ D31
D24 ∼ D31
D24 ∼ D31
28
P80
RDY
P80
P80
29
P81
BGRNT
P81
P81
30
P82
BRQ
P82
P82
31
P83
RD
RD
RD
32
P84
DQMUU/WR0
DQMUU/WR0
DQMUU/WR0
33
P85
DQMUL/WR1
P85
P85
34
P86
DQMLU/WR2
P86
P86
35
P87
DQMLL/WR3
P87
P87
36
P90
SYSCLK
SYSCLK
SYSCLK
37
P91
MCLKE
MCLKE
MCLKE
38
P92
MCLK
MCLK
39
P93
⎯
40
P94
41
初期値
出力 Hi-Z
入力可
出力 Hi-Z
入力可
ストップ時
スリープ
時
HIZ ＝ 0
HIZ ＝ 1
バス開放
(BGRNT)
CS 共有
あり
CS 共有
なし
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：出力保持 F：出力保持
固定
or Hi-Z
or Hi-Z
出力 Hi-Z
出力 Hi-Z
P：直前状態
保持
F：RDY
入力
P：直前
状態
保持
F：RDY
入力
P：直前
状態
保持
F：RDY
入力
P：直前状態 直前状態
保持
保持
F：H 出力
L 出力
L 出力
P：直前状態
保持
F：BRQ
入力無効
出力 Hi-Z/
入力 0
固定
BRQ 入力 BRQ 入力
H 出力
P：直前状態
直前状態
保持
保持
F：H 出力
出力 Hi-Z
出力 Hi-Z
アサート時
：L 出力
ネゲート時
：CLK 出力
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：SYSCLK F：H or L
固定
出力
出力
F：CLK
出力
F：CLK
出力
H 出力
F：L 出力
F：出力
Hi-Z
出力 Hi-Z
H 出力
MCLK
アサート時
：L 出力
ネゲート時
：CLK 出力
P：直前状態 P：直前状態
F：出力
保持
保持
Hi-Z
F：H 出力
F：H 出力
出力 Hi-Z
F：CLK
出力
P93
P93
出力 Hi-Z
入力可
直前状態
保持
直前状態
保持
出力 Hi-Z
出力 Hi-Z
SRAS/LBA/AS
P94
P94
出力 Hi-Z
入力可
P：直前状態
保持
H 出力
F：H 出力
出力 Hi-Z
出力 Hi-Z
F：H 出力
P95
SCAS/BAA
P95
P95
出力 Hi-Z
入力可
P：直前状態
保持
H 出力
F：H 出力
出力 Hi-Z
出力 Hi-Z
H 出力
42
P96
SWE/WR
P96
P96
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：SWE
出力
出力 Hi-Z/
入力 0
固定
出力 Hi-Z
直前状態
保持
45 ∼ 52
P40 ∼ P47
A00 ∼ A07
A00 ∼ A07
A00 ∼ A07
FF 出力
P：直前状態
保持
同左
F：アドレス
出力
出力 Hi-Z/
入力 0
固定
出力 Hi-Z
出力 Hi-Z
入力無効
直前状態
保持
入力無効
直前状態
保持
直前状態
保持
55 ∼ 62
P50 ∼ P57
A08 ∼ A15
A08 ∼ A15
A08 ∼ A15
64 ∼ 67
P60 ∼ P63
A16 ∼ A19
A16 ∼ A19
A16 ∼ A19
68
P64
A20/SDA0
A20
A20
69
P65
A21/SCL0
A21
A21
70
P66
A22/SDA1
A22
A22
71
P67
A23/SCL1
A23
A23
76 ∼ 79
⎯
AN3 ∼ AN0
AN3 ∼ AN0
AN3 ∼ AN0
F：H 出力
F：L 出力
直前状態
保持
入力無効
（続く）
124
DS07-16502-5
MB91301 シリーズ
（続き）
端子番号 ポート名
指定
機能名
機能名
イニシャライズ時 (INIT)
機能名
バス幅
8 bit 時
バス幅
8 bit 時
81
PG0
INT0/ICU0
PG0
PG0
82
PG1
INT1/ICU1
PG1
PG1
83
PG2
INT2/ICU2
PG2
PG2
84
PG3
INT3/ICU3
PG3
PG3
85
PG4
INT4/ATG/
FRCK
PG4
PG4
86
PG5
INT5/SIN2
PG5
PG5
87
PG6
INT6/SOT2
PG6
PG6
88
PG7
INT7/SCK2
PG7
PG7
90
PJ0
SIN0
PJ0
PJ0
91
PJ1
SOT0
PJ1
PJ1
92
PJ2
SCK0
PJ2
PJ2
93
PJ3
SIN1
PJ3
PJ3
94
PJ4
SOT1
PJ4
PJ4
95
PJ5
SCK1
PJ5
PJ5
96
PJ6
PPG0
PJ6
PJ6
97
PJ7
TRG0
PJ7
PJ7
98
PH0
TIN0
PH0
PH0
99
PH1
TIN1/PPG3
PH1
PH1
100
PH2
TIN2/TRG3
PH2
PH2
103
PB0
DREQ0
PB0
PB0
104
PB1
DACK0
PB1
PB1
105
PB2
DEOP0
PB2
PB2
106
PB3
DREQ1
PB3
PB3
107
PB4
DACK1/TRG1
PB4
PB4
108
PB5
DEOP1/PPG1
PB5
PB5
109
PB6
IOWR
PB6
PB6
110
PB7
IORD
PB7
PB7
122
PA0
CS0
CS0
CS0
123
PA1
CS1
CS1
CS1
124
PA2
CS2
CS2
CS2
125
PA3
CS3
CS3
CS3
126
PA4
CS4/TRG2
CS4
CS4
127
PA5
CS5/PPG2
CS5
CS5
128
PA6
CS6
CS6
CS6
129
PA7
CS7
CS7
CS7
132 ∼ 139
P00 ∼ P07
D00 ∼ D07
P00 ∼ P07
P00 ∼ P07
142 ∼ 144
P10 ∼ P12
D08 ∼ D10
P10 ∼ P12
P10 ∼ P12
初期値
ストップ時
スリープ
時
HIZ ＝ 0
HIZ ＝ 1
バス開放
(BGRNT)
CS 共有
あり
CS 共有
なし
出力 HI-Z
入力可
P：直前状態 P：直前状態 P：出力
Hi-Z
保持
保持
F：通常動作 F：入力可
F：入力可
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
出力 Hi-Z
入力可
P：直前状態
直前状態
保持
保持
F：通常動作
出力 Hi-Z/
入力 0
固定
通常動作
通常動作
F：SREN
＝ 0：
H出
力,
SREN
＝ 1：
出力
Hi-Z
出力 Hi-Z
H 出力
H 出力
出力 Hi-Z
F：SREN
＝ 0：
H出
力,
SREN
＝ 1：
出力
Hi-Z
出力 Hi-Z
入力可
P：直前状態 P：直前状態
出力 Hi-Z/
保持
保持
入力 0
F：出力保持 F：出力保持
固定
or Hi-Z
or Hi-Z
出力 Hi-Z
H 出力
P：汎用ポート選択時 , F：指定機能選択時
（注意事項）• モードベクタフェッチ後にバス幅が決まります。
• イニシャライズ時はバス幅 8 ビットになっています。
DS07-16502-5
125
MB91301 シリーズ
・端子状態一覧表 ( シングルチップモード )
イニシャライズ時 (INIT)
端子番号
ポート名
機能名
初期値
バス幅 8 bit 時
モードベクタ
指定機能名
内 ROM
ストップ時
スリープ時
HIZ ＝ 0
HIZ ＝ 1
(MD2~MD0 ＝ 000)
1∼5
P13 ∼ P17
⎯
P13 ∼ P17
8 ∼ 15
P20 ∼ P27
⎯
P20 ∼ P27
18 ∼ 25
P30 ∼ P37
⎯
P30 ∼ P37
28
P80
⎯
P80
29
P81
⎯
P81
30
P82
⎯
P82
31
P83
⎯
P83
32
P84
⎯
P84
33
P85
⎯
P85
34
P86
⎯
P86
35
P87
⎯
P87
36
P90
⎯
P90
37
P91
⎯
P91
38
P92
⎯
P92
39
P93
⎯
P93
40
P94
SRAS
P94
41
P95
SCAS/BAA
P95
42
P96
SWE/WR
P96
45 ∼ 52
P40 ∼ P47
⎯
P40 ∼ P47
55 ∼ 62
P50 ∼ P57
⎯
P50 ∼ P57
64 ∼ 67
P60 ∼ P63
⎯
P60 ∼ P63
68
P64
SDA0
P64
直前状態保持
直前状態保持
出力 Hi-Z
出力 Hi-Z
直前状態保持
直前状態保持
出力 Hi-Z/
入力 0 固定
出力 Hi-Z/ 入力可
出力 Hi-Z
69
P65
SCL0
P65
70
P66
SDA1
P66
71
P67
SCL1
P67
76 ∼ 79
⎯
AN0 ∼ AN3
AN0 ∼ AN3
81
PG0
INT0/ICU0
PG0
82
PG1
INT1/ICU1
PG1
83
PG2
INT2/ICU2
PG2
84
PG3
INT3/ICU3
PG3
85
PG4
INT4/ATG/FRCK
PG4
86
PG5
INT5/SIN2
PG5
87
PG6
INT6/SOT2
PG6
88
PG7
INT7/SCK2
PG7
90
PJ0
SIN0
PJ0
91
PJ1
SOT0
PJ1
92
PJ2
SCK0
PJ2
93
PJ3
SIN1
PJ3
94
PJ4
SOT1
PJ4
95
PJ5
SCK1
PJ5
96
PJ6
PPG0
PJ6
97
PJ7
TRG0
PJ7
出力 Hi-Z
直前状態保持
入力無効
入力無効
入力無効
P：直前状態保持 P：出力 Hi-Z
F：入力可
F：入力可
直前状態保持
出力 Hi-Z/ 入力可
直前状態保持
出力 Hi-Z/
入力 0 固定
（続く）
126
DS07-16502-5
MB91301 シリーズ
（続き）
イニシャライズ時 (INIT)
端子番号
ポート名
機能名
初期値
バス幅 8 bit 時
モードベクタ
指定機能名
内 ROM
ストップ時
スリープ時
HIZ ＝ 0
HIZ ＝ 1
(MD2~MD0 ＝ 000)
98
PH0
TIN0
PH0
99
PH1
TIN1/PPG3
PH1
100
PH2
TIN2/TRG3
PH2
103
PB0
⎯
PB0
104
PB1
⎯
PB1
105
PB2
⎯
PB2
106
PB3
⎯
PB3
107
PB4
TRG1
PB4
108
PB5
PPG1
PB5
109
PB6
⎯
PB6
110
PB7
⎯
PB7
122
PA0
⎯
PA0
123
PA1
⎯
PA1
124
PA2
⎯
PA2
125
PA3
⎯
PA3
126
PA4
TRG2
PA4
127
PA5
PPG2
PA5
128
PA6
⎯
PA6
129
PA7
⎯
PA7
132 ∼ 139
P00 ∼ P07
⎯
P00 ∼ P07
142 ∼ 144
P10 ∼ P12
⎯
P10 ∼ P12
出力 Hi-Z/ 入力可
直前状態保持
直前状態保持
出力 Hi-Z/
入力 0 固定
P：汎用ポート選択時 , F：指定機能選択時
（注意事項）• モードベクタフェッチ後にバス幅が決まります。
• イニシャライズ時はバス幅 8 ビットになっています。
DS07-16502-5
127
MB91301 シリーズ
■ 特性例
ICC −内部周波数特性 (PLL On)
外部 VCC ＝ 3.6 V, Ta ＝＋ 25 °C
ICC −外部 VCC 特性 (PLL On)
内部周波数＝ 68 MHz, Ta ＝＋ 25 °C
120
100
100
80
ICC
ICCS
60
ICC [mA]
140
120
ICC [mA]
140
80
40
40
20
20
0
2.7
0
10
20
30
40
50
60
70
80
3
3.3
3.6
3.9
内部周波数 [MHz]
外部 VCC [V]
VOL −外部 VCC 特性
内部周波数＝ 68 MHz, Ta ＝＋ 25 °C
VOH −外部 VCC 特性
内部周波数＝ 68 MHz, Ta ＝＋ 25 °C
0.8
4
0.6
3
VOH [V]
VOL [V]
0
ICC
ICCS
60
0.4
2
1
0.2
0
2.7
3
3.3
3.6
3.9
0
2.7
3
3.3
3.6
3.9
外部 VCC [V]
外部 VCC [V]
IIL −外部 VCC 特性
内部周波数＝ 68 MHz, Ta ＝＋ 25 °C
0
IIL [μA]
100
200
300
400
2.7
3
3.3
3.6
3.9
外部 VCC [V]
128
DS07-16502-5
MB91301 シリーズ
■ オーダ型格
型 格
パッケージ
MB91302APFF-G-001-BNDE1
MB91302APFF-G-010-BNDE1
MB91302APFF-G-020-BNDE1
備 考
ROM なし版
プラスチック・LQFP, 144 ピン
(FPT-144P-M12)
MB91302APFF-G-XXX-BNDE1
最適化リアルタイム OS 内蔵版
IPL (Internal Program Loader) 内蔵版
ユーザ ROM 版
MB91V301A-RDK01*
セラミック・PGA, 179 ピン
(PGA-179C-A03)
MB91302A リアルタイム OS
内蔵版用開発パック
(MB91V301A と開発用 CD-ROM)
MB91V301ACR-ESE1
セラミック・PGA, 179 ピン
(PGA-179C-A03)
評価用チップ
＊：別途「MB91V301A-RDK01 富士通 REALOS ソフトウェア製品使用契約」の締結が必要です。
DS07-16502-5
129
MB91301 シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 144 ピン
(FPT-144P-M12)
プラスチック・LQFP, 144 ピン
（FPT-144P-M12）
リードピッチ
0.40 mm
パッケージ幅×
パッケージ長さ
16.0 × 16.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.88 g
コード（参考）
P-LFQFP144-16×16-0.40
注 1）* 印寸法はレジン残りを含む。レジン残りは片側 +0.25(.010)MAX
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
18.00±0.20(.709±.008)SQ
+0.40
+.016
*16.00 –0.10 .630 –.004 SQ
73
108
72
109
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0~8˚
37
144
LEAD No.
1
"A"
0.60±0.15
(.024±.006)
36
0.40(.016)
0.18±0.035
.007±.001
+0.05
0.07(.003)
©2003-2008
FUJITSU MICROELECTRONICS LIMITED F144024S-c-3-4
C
2003 FUJITSU LIMITED F144024S-c-3-3
M
0.145 –0.03
.006
0.10±0.05
(.004±.002)
(Stand off)
0.25(.010)
+.002
–.001
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
( 続く )
130
DS07-16502-5
MB91301 シリーズ
( 続き )
リードピッチ
セラミック・PGA, 179ピン
2.54mm (100mil)
ピンマトリックス
15
封 止 方 法
メタルシール
(PGA-179C-A03)
セラミック・PGA, 179ピン
(PGA-179C-A03)
2.54±0.25
(.100±.010)
35.56(1.400)
REF
1.27(.050)TYP DIA
INDEX
INDEX AREA
+0.18
0.46 –0.05 DIA
+.007
.018 –.002
1.27±0.25
(.050±.010)
38.10±0.51 SQ
(1.500±.020)
6.10(.240)
MAX
C
1994-2008 FUJITSU MICROELECTRONICS LIMITED R179004SC-3-3
+0.41
3.40 –0.36
+.016
.134 –.014
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07-16502-5
131
MB91301 シリーズ
■ 本版での主な変更内容
ページ
116
117
場所
■ 電気的特性
5. A/D 変換部電気的特性
変更箇所
注釈＊ 2 を以下に修正
A/D コンバータ非動作時 , CPU ストップ時の電流
→リセット期間中 , ストップモード時の電流
「・アナログ入力の外部インピーダンスとサンプリング時間について」の
文章を以下に修正
A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリン
グ時間の関係から , サンプリング時間を最小値より長くなるようにレジスタ
値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。
→
A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリン
グ時間の関係から , サンプリング時間を最小値より長くなるように周辺ク
ロック , 動作周波数を調整するか , 外部インピーダンスを下げてご使用くだ
さい。
変更箇所は , 本文中のページ左側の｜によって示しています。
132
DS07-16502-5
MB91301 シリーズ
MEMO
DS07-16502-5
133
MB91301 シリーズ
MEMO
134
DS07-16502-5
MB91301 シリーズ
MEMO
DS07-16502-5
135
MB91301 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部