AK1545

[AK1545]
AK1545
3.5GHz Low Noise Integer-N Frequency Synthesizer
1. 概要
AK1545 は 500MHz から 3.5GHz までの広い帯域をカバーする Integer-N 型の周波数シンセサイザです。精度の高いチ
ャージポンプ、レファレンス分周器、プログラマブルデバイダおよびデュアルモジュラスプリスケーラ(P/P+1)で構成され、
高性能、低雑音および小型化を特長とし、様々な周波数変換の場面に活用できます。
AK1545 は、外付けのループフィルタおよび VCO(Voltage Controlled Oscillator)と組み合わせることにより、完全な
Phase Locked Loop を実現します。レジスタへのアクセスは 3 線式のシリアルインターフェースで制御します。電源電圧は
2.7V~5.5V で動作し、チャージポンプ回路とシリアルインターフェースの電源回路は独立で制御可能です。
2. 特長

動作周波数 :
500MHz to 3.5GHz

プログラム可能なチャージポンプ電流 :
250A to 1mA typical

ファーストロック機能 :
2 つの電流設定をレジスタで保持し、タイマー切り替え可能

電源電圧 :
2.7V ~ 5.5 V (DVDD, AVDD 端子)

チャージポンプ回路の電源を分離 :
AVDD ~ 5.6V (CPVDD 端子)

低位相ノイズ :
-217dBc/Hz

PLL のロック検出機能内蔵 :
Phase Frequency Detector 出力 / デジタルフィルタリング
出力選択可能

パッケージ :
16 ピン TSSOP

動作温度 :
-40°C ~ 85°C
MS1471-J-00
1
2012/10
[AK1545]
― 目次 ―
1.
概要 ______________________________________________________________________________ 1
2.
特長 ______________________________________________________________________________ 1
3.
ブロック図 ___________________________________________________________________________ 3
4.
端子機能説明および配置 _______________________________________________________________ 4
5.
絶対最大定格 _______________________________________________________________________ 6
6.
推奨動作条件 _______________________________________________________________________ 6
7.
電気的特性 _________________________________________________________________________ 7
8.
ブロック機能説明 _____________________________________________________________________ 11
9.
レジスタマップ ______________________________________________________________________ 19
10.
レジスタ機能説明 ____________________________________________________________________ 21
11.
IC インターフェイス回路 _______________________________________________________________ 29
12.
外付け部品接続推奨例 _______________________________________________________________ 31
13.
パワーアップシーケンス (推奨フロー) _____________________________________________________ 33
14.
周波数変更シーケンス ________________________________________________________________ 34
15.
標準測定回路 ______________________________________________________________________ 35
16.
代表的な性能特性 ___________________________________________________________________ 36
17.
外形寸法図 ________________________________________________________________________ 37
18.
マーキング _________________________________________________________________________ 38
本仕様書内での記号は以下に従います。
[Name]
: 端子名
<Name> : レジスタのグループ名 (アドレス名)
{Name}
: レジスタのビット名
MS1471-J-00
2
2012/10
[AK1545]
R COUNTER
14 bit
REFIN
PHASE
FREQENCY
DETECTOR
VSS
CPVDD
DVDD
AVDD
3. ブロック図
CHARGE
PUMP
CP
FAST
COUNTER
SW
CLK
REGISTER
21 bit
DATA
LE
LOCK DETECT
SWALLOW
COUNTER
5 bit
PROGRAMABLE
COUNTER
13 bit
N DIVIDER
-
TEST2
RFINN
LD
PRESCALER
32/33
TEST1
+
PDN
RFINP
Fig. 1 ブロック図
MS1471-J-00
3
2012/10
[AK1545]
4. 端子機能説明および配置
Table 1 端子機能
Name
I/O
1
SW
DO
Fast lock switch output
2
CP
AO
チャージポンプ出力
3
VSS
G
グラウンド
4
TEST1
DI
テスト端子 1(グラウンドへ接続)
5
RFINN
AI
RF プリスケーラへの相補入力
6
RFINP
AI
RF プリスケーラへの入力
7
AVDD
P
アナログ回路用電源
8
REFIN
AI
レファレンス入力
9
TEST2
DI
テスト端子 2(グラウンドへ接続)
シュミットトリガ入力
10
PDN
DI
パワーダウン信号
シュミットトリガ入力
11
CLK
DI
シリアルクロック入力
シュミットトリガ入力
12
DATA
DI
シリアルデータ入力
シュミットトリガ入力
13
LE
DI
ロードイネーブル入力
シュミットトリガ入力
14
LD
DO
ロック検出
15
DVDD
P
デジタル回路用電源
16
CPVDD
P
チャージポンプ用電源
注1)
Pin Functions
Power Down
(Note 1)
No.
Remarks
“Hi-Z”
シュミットトリガ入力
パワーダウン時とは、電源投入後 [PDN]=”Low” の状態です
<上表 I/O 欄の略号は以下の通りです>
AI: Analog input pin
AO: Analog output pin
AIO: Analog I/O pin
DO: Digital output pin
P: Power supply pin
G: Ground pin
MS1471-J-00
4
DI: Digital input pin
2012/10
[AK1545]
2. 端子配置図
SW
1
16 CPVDD
CP
2
15 DVDD
VSS
3
14 LD
TEST1
4
TOP
13 LE
VIEW
RFINN
5
12 DATA
RFINP
6
11 CLK
AVDD
7
10 PDN
REFIN
8
9
TEST2
16pin TSSOP
Fig. 2 端子配置図
MS1471-J-00
5
2012/10
[AK1545]
5. 絶対最大定格
Table 1 絶対最大定格
項目
電源電圧
記号
Min.
Max.
単位
VDD1
-0.3
6.5
V
[AVDD], [DVDD] が対象です (注 1)
VDD2
-0.3
6.5
V
[CPVDD]が対象です (注 1)
[VSS]
グラウンドレベル
VSS
0
0
V
アナログ入力電圧
VAIN
VSS-0.3
VDD1+0.3
V
デジタル入力電圧
VDIN
VSS-0.3
VDD1+0.3
V
入力電流
IIN
-10
10
mA
保存温度
Tstg
-55
125
°C
備考
[RFINN], [RFINP], [REFIN] が 対 象 で す
(注 1 および 2)
[CLK], [DATA], [LE], [PDN] が対象です
注 1)
電圧は全て 0V 基準です。
注 2)
Max.は 6.5V を超えてはいけません。
(注 1 および 2)
これらの値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証されません。
6. 推奨動作条件
Table 2 推奨動作条件
項目
動作温度
電源電圧
記号
Min.
Typ.
Max.
単位
備考
Ta
-40
85
C
VDD1
2.7
5.5
V
[AVDD], [DVDD] が対象です
VDD2
VDD1
5.6
V
[CPVDD] が対象です
注 1)
VDD1 と VDD2 は推奨動作条件の範囲内において独立に駆動可能です。
注 2)
各仕様は推奨動作条件にて指定された動作温度範囲内および電源電圧にて適用されます。
MS1471-J-00
6
2012/10
[AK1545]
7. 電気的特性
1. デジタル DC 特性
Table 3 デジタル DC 特性
項目
記号
条件
Min.
高レベル入力電圧
Vih
低レベル入力電圧
Vil
高レベル入力電流
Iih
Vih = VDD1=5.5V
低レベル入力電流
Iil
Vil = 0V, VDD1=5.5V
高レベル出力電圧
Voh
Ioh = -500A
低レベル出力電圧
Vol
Iol = 500A
高レベル出力電圧 2
Voh
Ioh = -500A
Max.
0.2VDD1
V
注 1)
-1
1
A
注 1)
-1
1
A
注 1)
V
注 2)
V
注 3)
V
注 4)
0.4
VDD2-0.4
注2)
[ LD ] が該当します。
注3)
[ LD ], [ SW ] が該当します。
注4)
[ SW ] が該当します。
7
備考
注 1)
VDD1-0.4
[ CLK ]、[ DATA ]、[ LE ]、[ PDN ]、[ PDN ] が該当します。
単位
V
0.8VDD1
注 1)
MS1471-J-00
Typ.
2012/10
[AK1545]
2. シリアルインターフェースタイミング
<書き込みタイミング>
Tcsu
Tlesu
Tle
LE
(Input)
Tch
Tcl
CLK
(Input)
Tsu
DATA
(Input)
Thd
D2
D18
D1
D0
A1
A0
Fig. 3 シリアルインターフェースタイミングチャート
Table 5 シリアルインターフェースタイミング
項目
記号
Min.
Typ.
Max.
単位
クロック L レベルホールド時間
Tcl
25
ns
クロック H レベルホールド時間
Tch
25
ns
クロックセットアップ時間
Tcsu
10
ns
データセットアップ時間
Tsu
10
ns
データホールド時間
Thd
10
ns
LE セットアップ時間
Tlesu
10
ns
LE パルス幅
Tle
20
ns
MS1471-J-00
8
備考
2012/10
[AK1545]
3. アナログ特性
特記なき場合、[BIAS]端子に 27kΩ の抵抗を接続、VDD1=2.7V ~ 5.5V、VDD2=VDD1 ~ 5.6V、–40°C ≤ Ta ≤ 85°C
です。
項目
Min.
Typ.
Max.
単位
備考
RF 特性
入力感度
-10
2
dBm
入力周波数
500
3500
MHz
0.4
VDD1
Vpp
5
100
MHz
120
MHz
55
MHz
REFIN 特性
入力感度
入力周波数
最大許容プリスケーラ出力周波数
位相比較器
位相比較周波数
チャージポンプ
チャージポンプ最大値
1
mA
チャージポンプ最小値
250
A
Icp TRI-STATE リーク電流
1
nA
0.6≤Vcpo≤VDD2-0.7, Ta=25°C
Sink/Source 電流ミスマッチ 注 1)
3
%
Vcpo=VDD2/2, Ta=25°C
Icp 対 Vcpo 注 2)
2
%
0.5≤Vcpo≤VDD2-0.5, Ta=25°C
雑音特性
規格化位相雑音
-217
dBc/Hz
消費電流
IDD1
10
A
[PDN]=“0”
IDD2 注 3,4)
12
18
mA
[PDN]=”1”, {PD}=0, VDD1 の電流
IDD3 注 4)
0.4
0.7
mA
[PDN]=”1”, {PD}=0, VDD2 の電流
注1) Sink/Source 電流ミスマッチ: [(|Isink|-|Isource|)/{(|Isink|+|Isource|)/2}] × 100 [%]
注2) “チャージポンプ特性 : 電圧(Vcpo) vs. 電流(Icp)” を参照してください。
Icp 対 Vcpo : [{1/2×(|I1|-|I2|)}/{1/2×(|I1|+|I2|)}]×100 [%]
注3) [PDN]=”1”のときの AK1545 全体の消費電流は”IDD2+IDD3+チャージポンプ電流”となります。
注4) RFIN= 3.5GHz,5dBm 入力, REFIN=100MHz,10dBm 入力, {R}=100,{B}=109,{A}=12
MS1471-J-00
9
2012/10
[AK1545]
Icp
I1
I2
I2
I1
Isink
Isource
0.5
CPVDD/2
CPVDD-0.5
Vcpo
Fig. 4 チャージポンプ特性 : 電圧(Vcpo) vs. 電流(Icp)
MS1471-J-00
10
2012/10
[AK1545]
8. ブロック機能説明
1. 周波数設定
AK1545 では、次に示す計算式で周波数を設定します。
設定周波数 (外部 VCO の出力周波数) = FPFD x N
N
: 分周数 N = [ (P x B) + A ]
FPFD
: 位相比較周波数 FPFD = [REFIN] 入力周波数 / R カウンタの分周数
P
: 32
B
: B (Programmable)カウンタ設定値 (<Address1>:{B[12:0]}参照)
A
: A (Swallow)カウンタ設定値 (<Address1>:{A[4:0]}参照)
設定値計算例
[REFIN]端子への入力周波数が 10MHz で、位相比較周波数 FPFD=1MHz 、設定周波数 3000MHz の場合、
AK1545 の設定 :
R (R カウンタ)=10000000/1000000 = 10 (<Address0>:{R[13:0]}= “10”)
P=32
B=93 (<Address1>:{B[12:0]}=”93”)
A=24 (<Address1>:{A[4:0]}=”24”)
設定周波数=1MHz × [ (32×93) + 24] = 3000MHz
連続で設定可能な分周下限値
AK1545 では、分周数を連続で変更できる下限値が決められています。(下限値はプリスケーラ設定分周数に依存します)
次に示す連続分周数下限以下については、連続設定できません。B≥P-1 の場合には、連続分周数が設定可能です。
MS1471-J-00
11
2012/10
[AK1545]
P=32 (32/33 分周) 設定の場合
P
B[12:0] A[5:0]
備考
N [ (P×B) + A ]
990 991 分周は設定できません。
32
30
30
32
31
0
992
32
31
1
993
連続分周数下限。
・
・
32
・
・
4097
・
・
15
・
131119
・
32
8191
30
262142
32
8191
31
262143
MS1471-J-00
992 分周以上は連続設定が可能です。
12
2012/10
[AK1545]
2.チャージポンプ、ループフィルタ
AK1545 は高速ロックを実現する目的で、チャージポンプ電流とループフィルタを切り替えることが可能です。この機能を
ファーストロックアップモードと呼んでいます。ファーストロックアップモードの詳細は P.13,14 を参照してください。
Phase Detector
Loop Filter
up
down
R3
CP
VCO
C1
C2
C3
Timer
R2’
R2
SW
Fig. 5 ループフィルタ接続図
ファーストロックモード 1
[SW]端子の出力レベルが ”Low” にプログラムされ、チャージポンプ電流が高い値(1mA)に設定されます。[SW]
はループフィルタ中の抵抗をスイッチし、ループ帯域を変えることでファーストロック中の安定性を確保します。
N レジスタの{CPGAIN}ビットが ”1” に設定されたとき AK1545 はファーストロックモードに入ります。
N レジスタの{CPGAIN}ビットが ”0” に設定されたとき AK1545 はファーストロックモードを終了します。
ファーストロックモード 2
[SW]端子の出力レベルが ”Low” にプログラムされ、チャージポンプ電流が高い値(1mA)に設定されます。[SW]
はループフィルタ中の抵抗をスイッチし、ループ帯域を変えることでファーストロック中の安定性を確保します。
N レジスタの{CPGAIN}ビットが ”1” に設定されたとき AK1545 はファーストロックモードに入り、タイマーで
設定された時間が経過した後、ファーストロックモードを終了します。タイマーの時間設定は{TIMER [3:0]}に書
き込むことで行われます。タイムアウトの後、N レジスタの{CPGAIN}ビットは自動的に”0” に設定され、デ
バイスはノーマルモードに戻ります。
MS1471-J-00
13
2012/10
[AK1545]
タイマー区間
動作モード
通常動作
高速引き込み状態
通常動作
250us
1000us
250us
Hi-Z
VSS
Hi-Z
チャージポンプ電流
ループフィルタ切換 SW
Fig. 6 高速引き込みモードタイミングチャート
Table 6 ファーストロックモードの機能
Function
{FASTEN}={D7}
{FASTMODE}={D9}
0
X
{CPGAIN}
[SW]-pin state
0
Fast Lock Mode
{D9} state
disable
1
Fast Lock Mode 1
1
0
Hi-Z
1
VSS
0
(*1) Controlled by the value in
Fast Lock Mode 2
1
1
{TIMER [3:0]}.
(*1) タイマー区間中は、{CPGAIN} =”1” 、 [SW] 端子は VSS となります。タイマー区間終了後は、({CPGAIN} =”0” と
なり、 [SW]端子は is Hi-Z 状態となります。
[SW]端子の機能
SW 端子は FASTEN レジスタによって制御される General Purpose Output (GPO)端子です。
(1) {FASTEN} =”0”
D9 レジスタの値が SW 端子から出力されます。
AK1545
SW
■FASTMODE=[D9]=0 : SW=“LOW” (CPVSS)
■FASTMODE=[D9]=1 : SW=“HIGH” (CPVDD)
(2) {FASTEN} =”1”
上記“高速引き込みモードタイミングチャート”のように働きます。
MS1471-J-00
14
2012/10
[AK1545]
3.ロック検出
AK1545 のロック検出は、<Address2>の{LD[2:0]}により出力方法が選択されます。{LD}を“101Bin"に設定した場合、位
相比較の結果がそのまま出力されます。(本 IC ではこれを”アナログロック検出”と呼びます) {LD}を”001Bin”に設定した場
合、内部ロジックに従ってロック検出信号が出力されます。(本 IC ではこれを”デジタルロック検出”と呼びます)
デジタルロック検出の方法は以下の通りです。
周波数設定(N レジスタ、または R レジスタへの書き込み)がなされた場合、[LD]端子はアンロック状態(“Low”)となります。
アンロック→ロック の場合。
R=1 : [REFIN]の 1/2 周期以下の位相誤差が判定回数 N 回検出された場合、[LD]端子が”High”となります。
R>1 : [REFIN]の 1 周期以下の位相誤差が判定回数 N 回検出された場合、[LD]端子が”High”となります。
ロック→アンロック の場合。
R=1 : [REFIN]の 1/2 周期以上の位相誤差が判定回数 N 回検出された場合、[LD]端子は”Low”となります。
R>1 : [REFIN]の 1 周期以上の位相誤差が判定回数 N 回検出された場合、[LD]端子は”Low”となります。
ロック / アンロックの判定回数 N は、<Address0>の{LDP}で設定できます。”アンロック→ロック”の場合と”ロック→アンロ
ック”の場合とで、N の値は異なります。
Table 6 ロック検出精度
MS1471-J-00
{LDP}
アンロック→ロック
ロック→アンロック
0
N=15
N=3
1
N=31
N=7
15
2012/10
[AK1545]
ロック検出は以下に従います。
レファレンスクロック
位相比較クロック
1/2T
発振周波数の分周クロック
位相検出器の出力波形(位相誤差)
検出
未検出
検出
未検出
未検出
未検出が N 回連続すると[LD]が
”High”になる。
LD 判定
R=1 の場合
レファレンスクロック
位相比較クロック
発振周波数の分周クロック
T
位相検出器の出力波形(位相誤差)
未検出
検出
未検出
検出
未検出
N 回サンプル無視が連続すると
[LD]が”High”になる。
LD 判定
R>1 の場合
Fig. 7 デジタルロック検出動作
MS1471-J-00
16
2012/10
[AK1545]
Unlock ([LD]=LOW)
Flag=0
Phase Error < T
No
Yes
Flag = Flag+1
No
Flag > N
Yes
Lock ([LD]=HIGH)
Fig. 8 アンロック → ロック時の動作フローチャート
Lock ([LD]=HIGH)
PDN=0 or {PD1}=1
Flag=0
Phase Error > T
No
Yes
Flag = Flag+1
No
Flag > N
Yes
Unlock ([LD]=LOW)
Fig. 9 ロック → アンロック時の動作フローチャート
MS1471-J-00
17
2012/10
[AK1545]
4.レファレンス入力部
レファレンス入力は<Address0>の{D[13:0]}の 14 ビットのデータ{R [13:0]}を設定することにより、1 から 16383
までの分周が設定可能です。0 分周は設定禁止です。
5.プリスケーラ部
デュアルモジュラスプリスケーラ(P/P+1)とスワローカウンタで大きな分周比を実現します。
AK1545 のデュアルモジュラスプリスケーラは 32/33 固定です。
6.パワーダウンおよびパワーセーブモード
AK1545 は外部端子の制御により、必要な時に回路をパワーダウンあるいはパワーセーブすることが可能です。
電源投入時
13 章のパワーアップシーケンスを参照ください。
通常動作時
Table 8 パワーダウンおよびパワーセーブモード
<Address2>
[PDN]
Function
{PD2}
{PD1}
“Low”
X
X
パワーダウン
“High”
X
0
通常動作
“High”
0
1
非同期パワーダウン
“High”
1
1
同期パワーダウン
X : Don’t care
MS1471-J-00
18
2012/10
[AK1545]
9. レジスタマップ
Name
Data
Address
R Counter
0
0
0
1
Function
1
0
Initialization
1
1
N Counter (A and B)
D18 - D0
Name
D18
D17
D16
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
Addr
ess
R Count
LDP
0
0
0
0
R
[13]
R
[12]
R
[11]
R
[10]
R
[9]
R
[8]
R
[7]
R
[6]
R
[5]
R
[4]
R
[3]
R
[2]
R
[1]
R
[0]
0x0
N Count
CPGA
IN
B
[12]
B
[11]
B
[10]
B
[9]
B
[8]
B
[7]
B
[6]
B
[5]
B
[4]
B
[3]
B
[2]
B
[1]
B
[0]
A
[4]
A
[3]
A
[2]
A
[1]
A
[0]
0x1
Func.
0
PD2
0
0
0
TIMER TIMER TIMER TIMER FAST
[3]
[2]
[1]
[0]
MODE
0
FAST
EN
CP
HiZ
CP
POLA
LD
[2]
LD
[1]
LD
[0]
PD1
CNTR
0x2
RST
Initial.
0
PD2
0
0
0
TIMER TIMER TIMER TIMER FAST
[3]
[2]
[1]
[0]
MODE
0
FAST
EN
CP
HiZ
CP
POLA
LD
[2]
LD
[1]
LD
[0]
PD1
CNTR
0x3
RST
MS1471-J-00
19
2012/10
[AK1545]
レジスタ書き込み時の注意点
電源投入直後は、必ず[PDN]=0,あるいは{PD1}=1 にして下さい。
AK1545 に電源投入直後のレジスタ値は初期値が不定です。確定させるためには、全アドレスへの書き込みが必要です。
レジスタ書き込み設定例
(例 1) 電源立ち上げ時
-
[PDN]端子を”0 (Low)”とする
-
電源立ち上げ
-
Address0、Address1、Address2 書き込み
-
[PDN]端子を”1 (High)”とする
-
Address 2 の{PD1}に”0”を書き込み
(例 2) 周波数を変える場合 : 初期化法
-
Address3 書き込み
-
Address1 書き込み
(例 3) 周波数を変える場合 : カウンタリセット法
-
Address2 の{PD1}と{CNTR_RST}に”1”を書き込み
-
Address1 書き込み
-
Address2 の{PD1}と{CNTR_RST}に”0”を書き込み
(例 4) 周波数を変える場合 : PDN 端子操作法
-
[PDN]端子を”0 (Low)”とする
-
Address1 書き込み
-
[PDN]端子を”1 (High)”とする
MS1471-J-00
20
2012/10
[AK1545]
10. レジスタ機能説明
< Address0 : R Counter >
D18
D[17:14]
D[13:0]
Address
LDP
0
R[13:0]
00
D[17:14] : 通常動作時は以下の通りに設定してください。
D17
D16
D15
D14
0
0
0
0
LDP : ロック検出精度
デジタルロック検出モード使用時の判定回数を設定します。
D18
0
1
MS1471-J-00
機能
備考
カウント 15 回
アンロック → ロック
カウント 3 回
ロック → アンロック
カウント 31 回
アンロック → ロック
カウント 7 回
ロック → アンロック
21
2012/10
[AK1545]
R[13:0] : リファレンスクロック分周設定
レファレンスクロックの分周数として以下の設定が選択できます。
設定可能範囲は 1 分周~16383 分周です。0 は設定禁止です。
位相比較周波数の最大値は 55MHz です。
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
機能
備考
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
設定禁止
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1 分周
0
0
0
0
0
0
0
0
0
0
0
0
1
0
2 分周
0
0
0
0
0
0
0
0
0
0
0
0
1
1
3 分周
0
0
0
0
0
0
0
0
0
0
0
1
0
0
4 分周
DATA
1
1
1
1
1
1
1
1
1
1
1
1
0
1
16381 分周
1
1
1
1
1
1
1
1
1
1
1
1
1
0
16382 分周
1
1
1
1
1
1
1
1
1
1
1
1
1
1
16383 分周
MS1471-J-00
22
2012/10
[AK1545]
< Address1 : N Counter >
D18
D[17:5]
D[4:0]
Address
CPGAIN
B[12:0]
A[4:0]
01
CPGAIN : チャージポンプ電流設定
D18
Function
0
250A
1
1mA
Remarks
B[12:0] : B (プログラマブル)カウンタ値
D17
D16
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
Function
Remarks
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Prohibited
0
0
0
0
0
0
0
0
0
0
0
0
1
1 Dec
Prohibited
0
0
0
0
0
0
0
0
0
0
0
1
0
2 Dec
Prohibited
0
0
0
0
0
0
0
0
0
0
0
1
1
3 Dec
DATA
1
1
1
1
1
1
1
1
1
1
1
0
1
8189 Dec
1
1
1
1
1
1
1
1
1
1
1
1
0
8190 Dec
1
1
1
1
1
1
1
1
1
1
1
1
1
8191 Dec
A[4:0] : A (スワロー)カウンタ値
D4
D3
D2
D1
D0
Function
0
0
0
0
0
0
0
0
0
0
1
1 Dec
0
0
0
1
0
2 Dec
0
0
0
1
1
3 Dec
Remarks
DATA
MS1471-J-00
1
1
1
0
1
29 Dec
1
1
1
1
0
30 Dec
1
1
1
1
1
31 Dec
23
2012/10
[AK1545]
* A[4:0]、B[12:0]設定必要条件
A[4:0]、B[12:0]は、次の条件を満たす事が必要です :
A[4:0] ≥ 0, B[12:0] ≥ 3, B[12:0] ≥ A[4:0]
また、A[4:0]、B[12:0]と分周数の関係は 8 章の「1.周波数設定」の項目をご参照ください。
MS1471-J-00
24
2012/10
[AK1545]
< Address2 : Function >
D18
D17
D[16:14]
D[13:10]
D9
D8
D7
0
PD2
0
TIMER[3:0]
FASTMODE
0
FASTEN
D6
D5
D[4:2]
D1
D0
Address
CPHIZ
CPPOLA
LD[2:0]
PD1
CNTR_RST
02
PD2, PD1 : パワーダウン選択
<Address2>
[PDN]
Function
{PD2}
{PD1}
“Low”
X
X
パワーダウン
“High”
X
0
通常動作
“High”
0
1
非同期パワーダウン
“High”
1
1
同期パワーダウン
X : Don’t care
{PD2}=1 かつ {PD1}=1 のとき :
全ての回路は、位相比較周波数の反転タイミングでパワーダウンします。
{PD2}=0 かつ {PD1}=1 のとき :
全ての回路は、{PD1}=1 を設定した LE 信号の立ち上がりでパワーダウンします。
TIMER[3:0] : チャージポンプ切り替えタイマー設定
タイマーは { FASTMODE } =”1”, {FASTEN} = “1” and {[CPGAIN}=”1”に設定された時に有効になります。
{TIMER[3:0]}.によって設定された期間中、チャージポンプ電流は高い値(1mA) 設定されますタイマー
設定値はカウンタ値によって、以下の式により計算されます。
タイマー設定値 = 1 / FPFD x カウンタ値
カウンタ値= 3 + Timer[3:0] x 4
MS1471-J-00
25
2012/10
[AK1545]
カウンタ値と{TIMER[3:0]}の関係は、下表に従います。
D13
D12
D11
D10
カウンタ値
0
0
0
0
3
0
0
0
1
7
0
0
1
0
11
0
0
1
1
15
0
1
0
0
19
0
1
0
1
23
0
1
1
0
27
0
1
1
1
31
1
0
0
0
35
1
0
0
1
39
1
0
1
0
43
1
0
1
1
47
1
1
0
0
51
1
1
0
1
55
1
1
1
0
59
1
1
1
1
63
備考
FAST[1:0] : ファーストロックアップ機能設定
{FAST[1:0]}が”11Bin”、かつ{CPGAIN}を”1”に設定することで、タイマー設定時間の間、チャージポンプ電流
は{CP2}の設定となります。タイマー設定時間終了後、{CPGAIN}は”0”にクリアされ、チャージポンプ電流設定
は{CP1}となります。
D7
D9
Function
Remarks
0
X
Fast Lock Mode disable
1
0
Fast Lock Mode 1
1
1
Fast Lock Mode 2
SW 端子は General Purpose Output(GPO)とし
て機能し、D9 レジスタの値が出力されます。
タイマーが機能します。
CPHIZ : チャージポンプ出力 TRI-STATE 設定
D6
機能
0
チャージポンプ動作
1
TRI-STATE
備考
通常はこの設定で使用してください
注 1)
注1) チャージポンプ出力を OFF にしてハイインピーダンスにします。
MS1471-J-00
26
2012/10
[AK1545]
CPPOLA : チャージポンプ出力極性切り替え設定
D5
機能
備考
0
Negative
1
Positive
High
VCO 周波数
Positive
Negative
Low
Low
チャージポンプ出力電圧
High
LD : ロック検出機能切り替え設定
D4
D3
D2
Function
0
0
0
Low
0
0
1
デジタルロック検出
0
1
0
N 分周器出力
0
1
1
High
1
0
0
R 分周器出力
1
0
1
アナログロック検出
1
1
0
Low
1
1
1
Low
Remarks
Open Drain
CNTR_RST : カウンタリセット
MS1471-J-00
D0
機能
0
通常動作
1
R カウンタと N カウンタが分周設定値ロード状態になります。
27
備考
2012/10
[AK1545]
< Address3 : Initialization >
レジスタ機能は<Address2>と同じです。このレジスタにアクセスした場合、R カウンタ、N カウンタおよび FAST カウンタが
ロード状態となります。また、チャージポンプは TRI-STATE 状態となります。Addrees1 への書き込みで、R カウンタ、N カ
ウンタ、FAST カウンタ、チャージポンプ回路が動作を開始します。
MS1471-J-00
28
2012/10
[AK1545]
11. IC インターフェイス回路
No.
Pin name
I/O
R0()
10
PDN
I
300
11
CLK
I
300
12
DATA
I
300
13
LE
I
300
4
TEST1
I
300
9
TEST2
I
300
14
LD
O
1
SW
O
8
REFIN
I
Function
Cur(A)
Digital input pin
R0
Digital output pin
300
Analog input pin
R0
MS1471-J-00
29
2012/10
[AK1545]
No.
Pin name
I/O
2
CP
O
5
RFINN
I
21k
60
6
RFINP
I
21k
60
R0()
Function
Cur(A)
Analog output pin
Analog input pin (RF input pin)
R0
MS1471-J-00
30
2012/10
[AK1545]
12. 外付け部品接続推奨例
1.
電源端子
LSI
PVDD
0.01F
100pF
10F
CPVDD
0.01F
100pF
10F
AVDD
0.01F
100pF
10F
2.
TEST1, TEST2
LSI
TEST1,2
3.
REFIN
LSI
REFIN
100pF±10%
MS1471-J-00
31
2012/10
[AK1545]
4.
RFINP、RFINN
LSI
VCO Output
RFINP
51Ω
100pF±10%
RFINN
100pF±10%
MS1471-J-00
32
2012/10
[AK1545]
13. パワーアップシーケンス (推奨フロー)
VDD1, VDD2
PDN
内部レジスタ値確定
Address
レジスタ書き込み
0~2
CP
Hi-z
注)
出力
電源立ち上げ後のレジスタは初期値が不安定です。確定させるためには、Addrees0~2 への書き
込みが必要です。
Fig. 10 パワーアップシーケンス (推奨)
VDD1, VDD2
PDN
内部シーケンス回路初期化
内部レジスタ値確定
Address 2
{PD1}=1
レジスタ書き込み
不定
Address 0,1
Address 2
{PD1}=0
Hi-z
CP
出力
レジスタ書き込み
注)
電源と PDN を同時立ち上げした場合、内部シーケンス回路の初期化が行われません。このため内
部シーケンス回路が不定状態で開始されます。そのため、レジスタ設定を行う前に、レジスタ
{PD1}=1 とし内部シーケンス回路を初期化する必要があります。
Fig. 11 パワーアップシーケンス (電源、PDN の同時立上げ)
MS1471-J-00
33
2012/10
[AK1545]
14. 周波数変更シーケンス
VDD1, VDD2
PDN
Address 2
レジスタ書き込み
パワーダウン
{PD1=1}
Address 0 Address 1
設定
設定
Address 2
パワーダウン解除
{PD1=0}
Hi-z
CP
出力 1
出力 2
Fig. 12 周波数変更シーケンス(PD1 による制御)
VDD1, VDD2
PDN
Address 3
レジスタ書き込み
{PD1=0}
Address 0 Address 1
設定
設定
Hi-z
CP
出力 1
出力 2
Fig. 13 周波数変更シーケンス(INITIAL レジスタによる制御)
注)
Address3 への設定データは Address2 設定と同じです。PD1 設定も有効になりますので PD1=0
としてください。Address3 へのアクセスで CP 出力が自動的に Hi-Z となります。Address1 の書込
みをトリガとして CP 出力が開始します。
MS1471-J-00
34
2012/10
[AK1545]
15. 標準測定回路
RFOUT
AK1545
Loop Filter
18
R3
100pF
REFIN
18
VCO
CP
C1
C2
C3
R2’
100pF
18
R2
SW
100pF
BIAS
27k
RFINP
100pF
RFINN
51
Fig. 14 標準測定回路
MS1471-J-00
35
2012/10
[AK1545]
16. 代表的な性能特性
0
0
REFERENCE
LEVEL = -5.27dBm
-20
-10
VDD1 = 3V, VDD2 = 5V
Icp = 1mA
PFD FREQENCY = 1MHz
LOOP BANDWIDTH = 100kHz
RES. BANDWIDTH = 10Hz
VIDEO BANDWIDTH = 10Hz
SWEEP = 0.19 SECONDS
AVERAGES = 26
-30
-40
OUTPUT POWER - dB
OUTPUT POWER - dB
-10
-50
-86.6dBc/Hz
-60
-70
-80
REFERENCE
LEVEL = -6.29dBm
-30
-40
-50
VDD1 = 3V, VDD2 = 5V
Icp = 1mA
PFD FREQENCY = 1MHz
LOOP BANDWIDTH = 100kHz
RES. BANDWIDTH = 3kHz
VIDEO BANDWIDTH = 3kHz
SWEEP = 2.2 SECONDS
AVERAGES = 4
-60
-84.3dBc
-70
-80
-90
-90
-100
-110
-100
- 2kHz
- 1kHz
- 1kHz
2800MHz
+1kHz
- 2MHz
+2kHz
Fig. 15 AK1545 位相ノイズ
Fig. 17
(2800 MHz, 1 MHz, 100 kHz)
10dB/DIVISION
RL = -40 dBc/Hz
-40
-50
-60
PHASE NOISE - dBc/Hz
-20
- 1MHz
- 1kHz
2800MHz
+1MHz
+2MHz
AK1545 リファレンス・スプリアス
(2800 MHz, 1 MHz, 100 kHz)
RMS NOISE = 1.253°
VDD=3V(電池)
CPVDD=5V(5052B)
Icp=1mA
REF IN=100MHz
1.25°rms
PDF=25kHz
LF帯域=3kHz
-70
-80
-90
-100
-110
-120
-130
-140
100Hz
FREQUENCY OFFSET FROM 2.8GHz CARRIER
Fig. 16
1MHz
AK1545 積分位相ノイズ
(2800 MHz, 1 MHz, 100 kHz)
MS1471-J-00
36
2012/10
[AK1545]
17. 外形寸法図
Fig. 18 外形寸法図
MS1471-J-00
37
2012/10
[AK1545]
18. マーキング
a.
形状
:
TSSOP
b.
端子数
:
16
c.
1 ピン表示
:
●
d.
品番
:
1545
e.
デートコード
:
YWWLE (5 桁)
Y
: 西暦年下 1 桁
(2012 年 → 2,
2013 年 → 3 ...)
WW : 週
L
: 製品ごとに同一週ウェハロットの区別 (A, B, C…)
→ ロットごとに A から付番
E
MS1471-J-00
:固定
38
2012/10
[AK1545]
重要な注意事項
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することが
あります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業
担当、あるいは弊社特約店営業担当にご確認ください。
● 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作
例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフ
トウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書
に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様ま
たは第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、
工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、輸
出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直
接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高
い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意
をお取りください。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責
任を一切負うものではありませんのでご了承ください。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害
等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS1471-J-00
39
2012/10
関連製品
Part#
Mixer
AK1220
Discription
Comments
100MHz~900MHz 高線形性ダウンコンバージョンミキサー
IIP3:+22dBm
AK1222
AK1224
100MHz~900MHz 低消費電流ダウンコンバージョンミキサー
100MHz~900MHz 低ノイズ、高線形性ダウンコンバージョンミキサー
IDD:2.9mA
NF:8.5dB, IIP3:+18dBm
AK1228
AK1221
10MHz~2GHz アップダウンコンバージョンミキサー
0.7GHz~3.5GHz 高線形性ダウンコンバージョンミキサー
3V 動作対応, NF:8.5dB
IIP3:+25dBm
AK1223
3GHz~8.5GHz 高線形性ダウンコンバージョンミキサー
PLL Synthesizer
IIP3:+13dB, NF:15dB
AK1541
AK1542A
20MHz~600MHz 低消費電流 Fractional-N 周波数シンセサイザ
20MHz~600MHz 低消費電流 Integer-N 周波数シンセサイザ
IDD:4.6mA
IDD:2.2mA
AK1543
AK1544
400MHz~1.3GHz 低消費電流 Fractional-N 周波数シンセサイザ
400MHz~1.3GHz 低消費電流 Integer-N 周波数シンセサイザ
IDD:5.1mA
IDD:2.8mA
AK1590
AK1545
60MHz~1GHz Fractional-N 周波数シンセサイザ
0.5GHz~3.5GHz Integer-N 周波数シンセサイザ
IDD:2.5mA
16-TSSOP パッケージ
AK1546
AK1547
0.5GHz~3GHz 低 Phase Noise Integer-N 周波数シンセサイザ
0.5GHz~4GHz Integer-N 周波数シンセサイザ
規格化位相雑音:-226dBc/Hz
5V 動作対応
AK1548
IFVGA
1GHz~8GHz 低 Phase Noise Integer-N 周波数シンセサイザ
規格化位相雑音:-226dBc/Hz
AK1291
100~300MHz アナログ制御方式 可変ゲインアンプ
integrated VCO
Frac.-N PLL/VCO 内蔵ダウンコンバージョンミキサー
AK1572
690MHz~4GHz
AK1575
690MHz~4GHz Frac.-N PLL/VCO 内蔵アップコンバージョンミキサー
ダイナミックレンジ:30dB
IIP3:24dBm,
[email protected]
IIP3:24dBm,
[email protected]
IF Reciever (2nd Mixer + IF BPF + FM Detector)
AK2364
AK2365A
帯域可変 IFBPF 内蔵 FM 検波 LSI
帯域可変 IFBPF 内蔵 IFIC
Analog BB for PMR/LMR
AK2345C
CTCSS 用エンコーダ/デコータ
AK2360/
周波数反転方式(3.376kHz/3.020kHz)秘話 LSI
AK2360A
帯域可変:10kHz ~ 4.5kHz
帯域可変:7.5kHz ~ 2kHz
24-VSOP パッケージ
8-SON パッケージ
24-QFN パッケージ
AK2346B
AK2346A
MSK モデム/DTMF レシーバ搭載 LSI
0.3-2.55/3.0kHz アナログ音声フィルタ、
エンファシス、コンパンダ、秘話回路、MSK モデム内蔵 LSI
AK2347B
AK2347A
0.3-2.55/3.0kHz アナログ音声フィルタ、
エンファシス、コンパンダ、秘話回路、CTCSS フィルタ内蔵 LSI
24-VSOP パッケージ
24-QFN パッケージ
AK2363
24-VSOP パッケージ
24-QFN パッケージ
Function IC
AK2330
8-bit 8ch 電子ボリューム
各 ch 毎の基準電圧設定が可能
8-bit 4ch 電子ボリューム
各 ch 毎の基準電圧設定が可能
AK2331
上記情報は、予告なく変更することがあります。ご使用を検討の際には、上記情報が最新のものであることを弊社営業担当、あるいは弊社特約店
営業担当にご確認ください。
2014/10
Similar pages