AK2400

[AK2400]
AK2400
High integrated receiver for PMR/LMR
特
□
□
□
□
□
□
□
□
□
□
□
□
□
長
動作電圧: 2.7~5.5V
温度範囲: -40~+85℃
ΔΣ型 Fractional-N PLLによる周波数切替機能
高線形性アクティブRF(1st)ミキサ、及びIF(2nd)ミキサ内蔵
IFローカル周波数:28.8MHz,45.9MHz,50.4MHz,57.6MHz
IFローカル周波数用3逓倍回路
帯域可変型IFフィルタ(450kHz)
FM復調回路内蔵 (PLL検波方式)
RSSI回路内蔵
ノイズスケルチ回路内蔵
12bits 1Msps SAR A/Dコンバータ内蔵
音声出力S/N(Wide/Narrow): 50dB / 46dB (Typ.) *De-emphasis + BPF
パッケージ: 56pin-QFN (8mm□,0.5mm pitch)
アプリケーション
□
□
□
□
□
□
業務用デジタル無線システム (Channel spacing for 6.25kHz,12.5kHz)
公共/防災無線システム
簡易無線機
船舶/移動体通信システム
特定小電力/テレメータ通信機
アマチュア無線システム
014008989-J-01
1
2015/4
[AK2400]
目
次
特 長 ················································································································· 1
アプリケーション ·································································································· 1
目 次 ················································································································· 2
ブロック図 ··········································································································· 3
機能説明 ·············································································································· 4
ピン配置 ·············································································································· 4
ピン/機能説明 ····································································································· 5
絶対最大定格 ········································································································ 7
推奨動作条件 ········································································································ 7
デジタルDC特性 ···································································································· 8
デジタルACタイミング ··························································································· 9
ADC ACタイミング ·······························································································11
パワーアップシーケンス ························································································12
システムリセット ·································································································12
アナログ特性 (PLL SYNTH部) ················································································13
アナログ特性 (1st MIXER部) ··················································································14
アナログ特性 (2nd IF部) ························································································15
レジスタマップ ····································································································21
PLL SYNTH部 ブロック図 ·····················································································30
PLL SYNTH部 ロック検出動作説明 ·········································································31
PLL SYNTH部 周波数設定 ·····················································································34
PLL SYNTH部 周波数オフセット調整 ······································································35
PLL SYNTH部 チャージポンプ及びループフィルタ ····················································36
PLL SYNTH部 ファーストロックアップモード ··························································37
Discriminator キャリブレーション動作説明 ·······························································38
PLL SYNTH部 外部接続回路推奨例 ·········································································39
1st MIXER部 外部接続回路推奨例 ···········································································41
2nd IF部 外部接続回路推奨例 ·················································································45
パッケージ ··········································································································49
改訂履歴 ·············································································································50
014008989-J-01
2
2015/4
[AK2400]
ブロック図
MCF
AGC_KEEP
IFBUF
AGCCNT
BIAS1
ADIN
NC
NC
NC
NC
IFIP
IFOUTP
IFOUTN
Matching
Network
IFOUT
Matching
Network
/ Balun
ADC
12bits 1Msps
IREF
BIAS2
AD_SCLK
AD_CSN
2nd Mixer
PGA0
AD_SDO
AGC1+IFBPF+AGC2
LIMITER
Matching
Network
PDOUT
DISCRI
RFIN
1st Mixer
DISCOUT
AUDIOOUT
NAIMPI
LO Buffer
LOINP
Noise AMP
LOINN
DIV3
-
RFINP
VCO
RFINN
+
RSSI
DIVIDER
NAIMPO
Noise
Rectifier
NRECTO
RFIN Buffer
Comparator
Loop
Filter
-
18-bit Delta-Sigma
Fractional-N
Frequency Synthesizer
CPZ
DVDD
DETO/SDATAOUT
2nd LO Buffer
Tripler Circuit
SWIN
LD
CP
AGND
VIREF
LDOA
Digital Control Interface
LDOD
SCLK
REFIN Buffer
BIAS3
SDATAIN
LC
RSTN
RSSIOUT
VREF1
PDN
VREFA
AGNDIN
AGNDOUT
BIAS4
LO2NDIN
TRIOUT
REFIN
PVSS
PVDD
AVSS2
AVSS1
AVDD
CPVSS
MIXVDD
DVDD
CPVDD
ADVDD
CSN
LC
Figure 1 ブロック図
014008989-J-01
3
2015/4
[AK2400]
機能説明
ブロック
PLL SYNTH
1stMIX
PGA0+2ndMIX
AGC+BPF
IFBUF
Divider
LIMITER
DISCRI
Noise AMP
Noise Rectifier
Comparator
RSSI
AGND+VIREF
Control Logic
ADC
機 能
外付けのループフィルタ及びVCOと組み合わせることによりPLLを構成します。
RFINから入力された信号を1stLO信号により、ダウンコンバートする回路。
IFIPから入力された信号を増幅し、2ndLO信号によりダウンコンバートする回路。
AGCとBPFを交互にカスコードに配置し、2nd Mixerからの信号に含まれる妨害波を
徐々に抑圧しながら希望波を増幅する回路。
AGC+BPFにてフィルタリングされた信号を外部出力する回路。
LO2NDIN端子からの信号を分周し、BPFにクロックを供給する回路。
AGC+BPFにてフィルタリングされた信号をさらに増幅し、矩形波信号を生成する回
路。
PLL検波方式によりLIMITERからのIF信号を音声信号に復調するFM復調回路。
ノイズスケルチ用BPFを構成するためのアンプ。
ノイズレベルを検出するための整流回路。
ノイズレベルを比較するための回路。
LIMITERから得られる信号より、受信信号強度(Received Signal Strength Indicator)
を求める回路。
内部の基準電圧を生成する回路。
レジスタ回路は、1ビットの書き込み/読み出しの識別ビット、5ビットのアドレス、
18ビットのデータ、計24ビットで1フレームを構成し、ICの内部状態を設定する回路。
12ビット、1MSPS ADコンバータ。
PDN
RSTN
AD_SDO
34
AD_SCLK
40 39 38 37 36 35
AD_CSN
CSN
SDATAIN
AGC_KEEP
DETO/SDATAOUT
SCLK
42 41
ADVDDD
VDD
LD
DVDD
CPVDD
ピン配置
33 32 31 30 29
CPVSS
43
28
ADIN
SWIN
44
27
IFOUT
CPZ
45
26
RSSIOUT
CP
46
25
NRECTO
21
DISOUT
VREF1
51
20
PDOUT
BIAS3
52
19
BIAS4
BIAS2
53
18
AGNDIN
BIAS1
54
17
AGNDOUT
LOINP
55
16
VREFA
LOINN
56
15
AVDD
6
7
8
9
10 11 12 13 14
NC
5
NC
4
NC
3
NC
2
REFIN
1
TRIOUT
50
LO2NDIN
AUDIOOUT
PVSS
AVSS2
NAMPI
22
IFIP
23
49
MIXVDD
48
RFINN
IFOUTN
NAMPO
IFOUTP
24
RFIN
47
AVSS1
PVDD
RFINP
Figure 2 ピン配置
注)
パッケージ裏面中央の露出パッドは、VSS に接続して下さい。
014008989-J-01
4
2015/4
[AK2400]
ピン/機能説明
1
2
RFIN
AVSS1
AI
PWR
パワー
ダウン時
ピン状態
-
3
IFOUTP
AO
-
4
IFOUTN
AO
-
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
MIXVDD
IFIP
AVSS2
LO2NDIN
TRIOUT
REFIN
NC
NC
NC
NC
AVDD
VREFA
AGNDOUT
AGNDIN
BIAS4
PDOUT
DISCOUT
AUDIOOUT
NAMPI
NAMPO
NRECTO
RSSIOUT
IFOUT
ADIN
PDN
RSTN
AD_SDO
AD_SCLK
AD_CSN
CSN
SCLK
SDATAIN
AGC_KEEP
DETO /
SDATAOUT
LD
ADVDD
DVDD
CPVDD
PWR
AI
PWR
AI
AO
AI
PWR
AO
AO
AI
AO
AO
AO
AO
AI
AO
AO
AO
AO
AI
DI
DI
DO
DI
DI
DI
DI
DI
DI
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
RF入力。インダクタを介してグラウンドに接続して下さい。
グランドに接続して下さい。
IF出力Positive。オープンドレイン端子。
(インダクタンスを介して電源電圧供給が必要です。)
IF出力Negative。オープンドレイン端子。
(インダクタンスを介して電源電圧供給が必要です。)
アナログ電源端子
IF信号入力端子
グランドに接続して下さい。
2ndローカル信号入力端子
3逓倍回路出力端子
リファレンス信号入力端子
終端条件はOPENとして下さい。
終端条件はOPENとして下さい。
終端条件はOPENとして下さい。
終端条件はOPENとして下さい。
アナログ電源端子
LDO基準電圧用コンデンサ接続端子
アナログ基準グランド安定化コンデンサ接続端子
アナログ基準グランド安定化コンデンサ接続端子
基準電圧源用バイアス抵抗接続端子
DISCRIMINATOR LPF用端子1
DISCRIMINATOR LPF用端子2
復調信号出力
ノイズスケルチ用アンプ入力端子
ノイズスケルチ用アンプ出力端子
全波整流回路出力端子
受信信号レベル判定用キャパシタ接続端子
IFBUF出力端子
ADコンバータ入力端子
LDO用パワーダウン端子
ハードウェアリセット端子
ADCシリアルデータ出力端子
ADCシリアルデータ用クロック入力端子
ADCシリアルデータ用チップセレクト入力端子
シリアルデータ用チップセレクト入力端子
シリアルデータ用クロック入力端子
シリアルデータ用入力端子
AGC_KEEP信号入力端子
DO
Hi-Z
信号検出出力端子 / シリアルデータ用出力端子
DO
PWR
PWR
PWR
Low
-
ロック検出
アナログ電源端子
デジタル電源端子
デジタル電源端子
ピン
番号
38
39
40
41
42
ピン
名称
014008989-J-01
ピン
タイプ
機 能
5
2015/4
[AK2400]
43
CPVSS
44
SWIN
45
CPZ
46
CP
47
PVDD
48
RFINP
49
RFINN
50
PVSS
51
VREF1
52
BIAS3
53
BIAS2
54
BIAS1
55
LOINP
56
LOINN
AI: Analog input pin
PWR: Power supply pin
PWR
AI
AI
AO
PWR
AI
AI
PWR
AO
AO
AIO
AIO
AI
AI
グランド端子
注1.2
FAST用抵抗端子へ接続
注1.2
ループフィルタ用コンデンサへ接続
Hi-Z
チャージポンプ出力
アナログ電源端子
プリスケーラ入力
プリスケーラ入力
グランド端子
LDO基準電圧用コンデンサ接続端子
チャージポンプ出力電流設定用バイアス抵抗端子
電流調整抵抗接続端子
電流調整抵抗接続端子
Lo入力Positive
Lo入力Negative
AO: Analog output pin
AIO: Analog I/O pin
DI: Digital input pin
DO: Digital output pin
注1)
[PDN]=0,{PDSYNTH_N}=0、及び、[PDN]=1,{PDSYNTH_N}=0の時のループフィルタ切り替え用
スイッチの状態はONです。
注2) パワーダウン時とは電源投入後、[PDN]=0、{PDSYNTH_N}=0の状態です。
CPZ端子はファーストロックアップ機能を使用しない場合も、必ずR2,C2中間ノードに接続する
必要があります。詳細は、P39のチャージポンプ、及びループフィルタを参照してください。
014008989-J-01
6
2015/4
[AK2400]
絶対最大定格
項
目
記号
Min.
Max.
単位
備考
VDD1
-0.3
6.5
V
注1
CPVDD
-0.3
6.5
V
MIXVDD
-0.3
5.5
V
DVDD
-0.3
6.5
V
グランドレベル
VSS
0
V
アナログ入力印可電圧
VAIN
-0.3
0
VDD1+0.3
CPVDD+0.3
MIXVDD+0.3
デジタル入力印可電圧
VDIN
-0.3
DVDD+0.3
V
IIN
-10
+10
mA
電源電圧
入力印可電流(電源ピンを除
く)
注1
V
最大RFIN入力レベル
RFPOW
12
dBm
最大LOIN入力レベル
LOPOW
12
dBm
保存温度
℃
Tstg
-55
125
注1) VDD1は、PVDD, AVDD, ADVDDピンが対象です。
注2) 電圧は全てVSSピンに対する値です。
注3) この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は、保
証されません。
推奨動作条件
項 目
動作温度
記号
アナログ基準電圧
件
Ta
VDD1
動作電源電圧
条
PVDD, AVDD, ADVDD
CPVDD
MIXVDD
DVDD
AGND AGNDOUT
Min.
-40
Typ.
Max.
85
単位
℃
DVDD
3.0
5.5
V
VDD1
VDD1
2.7
5.0
5.0
3.0
1/2VREFA
5.5
5.5
5.5
V
V
V
V
注1) 電圧は全てVSSピンに対する値です。
014008989-J-01
7
2015/4
[AK2400]
デ ジ タ ル DC特 性
項 目
記号
高レベル入力電圧
VIH
低レベル入力電圧
VIL
高レベル入力電流
IIH
低レベル入力電流
IIL
高レベル出力電圧
VOH
低レベル出力電圧
VOL
014008989-J-01
条 件
RSTN, SCLK, SDATAIN,
CSN, PDN, AD_CSN,
AD_SCLK,, AGC_KEEP
RSTN, SCLK, SDATAIN,
CSN, PDN, AD_CSN
AD_SCLK, AGC_KEEP
VIH=DVDD
RSTN, SCLK, SDATAIN,
CSN, PDN, AD_CSN,
AD_SCLK, AGC_KEEP
VIL=0V
RSTN, SCLK, SDATAIN,
CSN, PDN, AD_CSN,
AD_SCLK, AGC_KEEP
IOH=+0.2mA
LD,AD_SDO,
DETO/SDATAOUT
IOL=-0.4mA
LD, AD_SDO,
DETO/SDATAOUT
8
Min.
Typ.
Max.
0.8DVDD
単位
V
0.2DVDD
V
10
uA
-10
uA
DVDD-0.4
DVDD
V
0.0
0.4
V
2015/4
[AK2400]
デ ジ タ ル ACタ イ ミ ン グ
シリアルインターフェースタイミング
このLSIは、CSN, SCLK, SDATAIN, SDATAOUTにより、データの書き込みと読み出しを行ないます。
SDATAIN(シリアルデータ)は、書き込み/読み出しの識別ビット(R/W)、レジスタアドレス(MSBファ
ースト, A4~A0)とコントロールデータ(MSBファースト, D17~D0)で構成されます。
書き込み(WRITE命令)
tCSLH
tCSS
tCSHH
CSN
tWH
tWL
SCLK
tDS
SDATAIN
(Input)
R/W
tDH
A4
A3
A2
A0
D17
D16
D15
D1
D0
読み出し(READ命令)
tCSLH
tCSS
CSN
tWH
tWL
tDD
SCLK
R/W
SDATAIN
(Input)
A4
A3
A2
A0
SDATAOUT
(Output)
D17
D16
D15
D1
D0
Figure 3 シリアルインターフェースタイミング
:レジスタへのアクセスが書き込みか、読み出しかをこのビットで識別します。
このビットが”Low”の場合には書き込み、”High”の場合には読み出しとなります。
A4~A0 :アクセスしようとしているレジスタのアドレスを表します。
D17~D0 :レジスタへの書き込みデータです。
R/W
(1) CSN(チップセレクト)は、通常“High“に設定します。
CSN を“Low“に設定すると、シリアルインターフェースがアクティブとなります。
(2) 書き込み時は、CSN が“Low“区間で、SCLK の 24 クロックの立ち上がりに同期して SDATA よりア
ドレス、データの順に取り込みます。入力データの確定は、24 個目のクロックの立ち上がりで行
われます。
(クロックのカウントが 24 より手前で CSN が“H“になった場合には、その入力データ
は無効になりますので、ご注意ください。)
(3) 読み出しでは、CSN が“Low“区間で、SCLK の前半 6 クロックの立ち上がりに同期して SDATAIN
より識別ビット、アドレスを取り込み、後半の 18 クロックの立ち下がりに同期して指定したアド
レスのデータが、SDATAOUT より出力されます。連続での読み出しはデータが保証されませんの
で、データ読み出し毎に CSN を”H”に設定してください。また、読み出し時は、予め、レジスタ
{SDATAOUT_OE}=1 に設定して DETO/SDATAOUT 端子に出力する信号を SDATAOUT に設定して
下さい。
014008989-J-01
9
2015/4
[AK2400]
Min.
Typ.
Max.
項目
記号
条件
単位
CSN setup time
tCSS
40
ns
SDATAIN setup time
tDS
20
ns
SDATAIN hold time
tDH
20
ns
SCLK high time
tWH
40
ns
SCLK low time
tWL
40
ns
CSN low hold time
tCSLH
20
ns
CSN high hold time
tCSHH
40
ns
SCLK to SDATA output delay
tDD
20pF load
40
ns
time
注) デジタル入力のタイミングは立ち上がり・立ち下がり信号の 0.5VDD の値を基準とします。また、
デジタル出力のタイミングは立ち上がり・立ち下がり信号の 0.5VDD の値を基準に測定されます。
014008989-J-01
10
2015/4
[AK2400]
ADC ACタ イ ミ ン グ
ADCを動作させる為に、まず、レジスタ{PDADC_N}を”1”に設定します。AD変換サイクルはAD_CSNの
立下りエッジで始まります。AD_CSNが立ち下がると、AD_SDOは”0”を出力します。その後、3番目の
AD_SCLKの立下りまで”0”を出力し、4番目の立下りエッジからMSBファーストで12bitのAD変換結果を出
力します。16番目の立下りエッジでAD変換サイクルは終了し、AD_SDOはHigh-Zとなります。16番目の立
下りエッジ後、AD_CSNを”1”に設定して下さい。AD_CSNを”1”に設定後、次のAD変換が始まらないよう
にAD_SDOがHigh-Zになってから静止時間”tq”の終わりまで、AD_CSNの”1”の状態を維持する必要があり
ます。
ADCは、16番目の立下りエッジからアクイジション・フェーズに入ります。その為、1回目のAD変換サ
イクルはダミーサイクルとして下さい。次のサイクルから有効なAD変換結果が得られます。
ADC タイミング
D11~D0:AD変換データです。
内部ノード
{PDADC_N}
tCSW
tCONV
AD_CSN
tCSS
AD_SCLK
1
tCKH
2
3
4
6
5
7
9 10 11 12 13 14 15 16
8
tCKL
tDCD
tDOD
AD_SDO
0
tCCZ
D11 D10 D9 D8 D7 D6 D5 D4 D3
D2 D1 D0
tq
tH
Figure 4 ADC タイミング
項目
AD_SCLK frequency
Minimum quiet time required between
bus relinquish and start of next
conversion
AD_CSN Falling to First SCLK Falling
time
AD_CSN edge to AD_SDO Tri-State
Disabled
AD_SCLK Falling to AD_SDO Output
Delay time
記号
fADSC
LK
条件
Min.
Typ.
Max.
単位
20
MHz
Tq
40
ns
tCSS
10
ns
tDCD
tDOD
AD_SCLK High Pulse Width
tCKH
AD_SCLK Low Pulse Width
tCKL
15pF load
0.4×tA
DSCLK
0.4×tA
DSCLK
25
ns
25
ns
ns
ns
16th AD_SCLK Falling to AD_SDO
tCCZ
25
ns
Hi-Z State Delay time
Minimum AD_CSN Pulse Width
tCSW
25
ns
注) デジタル入力のタイミングは立ち上がり・立ち下がり信号の 0.5VDD の値を基準とします。また、
デジタル出力のタイミングは立ち上がり・立ち下がり信号の 0.5VDD の値を基準に測定されます。
014008989-J-01
11
2015/4
[AK2400]
パワーアップシーケンス
PDN (LDOD)
1.8V
レジスタの初期化可能
内部LDO(VREF1)
0V
(1.8V)
700μs
RSTN
レジスタの書き込み可能
内部レジスタ値確定
レジスタ書込み
注)PDN解除後のレジスタ値は初期値が不定です。確定させるためにはレジスタの初期化が必要です。
Figure 5 パワーアップシーケンス
システムリセット
項 目
ハードウェアリセット
信号入力幅
ソフトウェアリセット
記号
tRSTN
条
件
RSTN端子
Min.
Typ.
Max.
1
単位
備考
s
注1)
注2)
SRSTレジスタ
注1) PDN解除後、ハードウェアリセット動作(レジスタの初期化)を必ず行なって下さい。1s以上の“Low”
入力でリセットがかかり、動作モードMode2となります。
Reset operation
tRSTN
RSTN
VIH
VIL
Figure 6 システムリセット
確実にリセット動作を行う為に、リセット区間中、及びリセット解除のタイミングでは
SCLK、SDATAIN、CSN端子入力をLowまたはHighに固定する事を推奨します。
例) SCLK:Low、SDATAIN:Low、CSN:High
注2) SRST[7:0]レジスタに0x09:10101010データを書き込むと、ソフトウェアリセットが実行されます。
この設定により動作モードMode2(スタンバイ2)となり、レジスタは初期値となります。
このレジスタは、ソフトウェアリセット完了後は”0”となります。
014008989-J-01
12
2015/4
[AK2400]
ア ナ ロ グ 特 性 (PLL SYNTH部 )
特記なき場合、Vdd=2.7V~5.5V, 温度=-40℃~85℃。
項目
Min
Max
単位
5
500
1000
REFIN特性
2
15.3
16.8
19.2
位相比較器
6.4
チャージポンプ
168.9
21.1
2.32
0.84
dBm
MHz
MHz
Typ
備考
RF特性
入力感度
入力周波数
入力感度
入力周波数
位相検出器周波数
CP1最大値
CP1最小値
CP2最大値
CP2最小値
Icp TRI-STATE
リーク電流
Sink/Source電流
ミスマッチ, 注4)
-10
40
40
0.4
1
Vpp
MHz
注1)
MHz
μA
μA
mA
mA
nA
Icp 対 Vcpo, 注5)
Prescaler 4/5
Prescaler 8/9,16/17
10
%
15
%
10
3.6
μA
mA
mA
BIAS3=27kΩ,
BIAS3=27kΩ,
BIAS3=27kΩ,
BIAS3=27kΩ,
注2)
注2)
注3)
注3)
0.6≦Vcpo≦CPVDD -0.7
(Vcpo:CP端子電圧)
Vcpo=CPVDD/2
Ta=25℃
0.5≦Vcpo≦CPVDD-0.5
Ta=25℃
消費電流
IDD_SYN1
IDD_SYN2
IDD_SYN3
注
注
注
注
注
注
注
2.4
0.17
PDN=0
注6)
注7)
1) REFIN端子の入力周波数は、2nd LO周波数の1/3の周波数を入力してください。
2) チャージポンプ1の電流値については、P22のCP1[2:0]のレジスタ機能説明を参照してください。
3) チャージポンプ2の電流値については、P23のCP2[2:0]のレジスタ機能説明を参照してください。
4) Sink/Source 電流ミスマッチ: [(|Isink|-|Isource|)/{(|Isink|+|Isource|)/2}] * 100 [%]
5) Icp対Vcpo:[{1/2*(|I1|-|I2|)}/{1/2*(|I1|+|I2|)}]*100 [%]
6) [PDN]=”High”、{PDSYNTH_N}=”High”。PVDD端子の電流。
7) [PDN]=”High”、 {PDSYNTH_N}=”High”。CPVDD端子で定常的に消費する電流です。
高速ロックモード時は除きます。
注) [PDN]=”High”、{PDSYNTH_N}=”High”の時のPLL SYNTH部全体の消費電流はIDD_SYN2 + IDD_SYN3
になります。
注) 裏面TABはVSS接続した状態でテストされます。
注) 2nd LO周波数=28.8MHzで使用する場合、{PDTRI_N}=0に設定し、直接LO2NDIN端子に28.8MHzの2nd
LO信号を入力して下さい。この時PLL SYNTHのREF周波数は、28.8MHz/3=9.6MHzとなります。
014008989-J-01
13
2015/4
[AK2400]
Icp
I1
I2
I2
I1
Isink
Isource
0.5
CPVDD/2
CPVDD-0.5
Vcpo
Figure 7 チャージポンプ特性 電圧 vs 電流
ア ナ ロ グ 特 性 (1st MIXER部 )
特記なき場合、Vdd=2.7V~5.5V, 温度=-40℃~85℃。
IF出力周波数=50MHz、出力負荷抵抗=2.2kΩ、{FMIX_HV}=0 , {FMIX_IP3}=0 , LO入力レベル=-10dBm~
+5dBm。また測定回路は、P.41の外部接続回路推奨例の通り。
Min.
Typ.
Max.
項目
単位
備考
10
2000
MHz
RF入力周波数
10
2000
MHz
Lo入力周波数
20
100
MHz
出力周波数
-10
0
+5
dBm
Lo入力電力
39
100
kΩ
電流調整用抵抗 ({FMIX_HV}=0)
Vdd=2.7~5.5V
18
39
kΩ
電流調整用抵抗 ({FMIX_HV}=1)
Vdd=4.5~5.5V
消費電流(電流調整用抵抗=18kΩ.
24
mA MIXVDD,IFOUTP,IFOU
{FMIX_HV}=1)
TNに流れる電流の合計
9
13
mA
消費電流(電流調整用抵抗=47kΩ)
値です。
1
10
uA
消費電流({PDFMIX_N}=0)
RFIN=600MHz,LOIN=550MHz(0dBm) ,電流調整抵抗=47kΩ, Vdd=3V
0.5
3
5
dB
変換利得
8.5
11
dB
SSB 雑音指数
設計保証値
IP1dB
-3
1
dBm
IIP3
7
11
dBm
RFIN=600MHz, LOIN=550MHz(0dBm) ,電流調整抵抗=18kΩ,{FMIX_HV}=1, Vdd=5V
5
dB
変換利得
8.5
dB
SSB 雑音指数
設計保証値
IP1dB
0
dBm
IIP3
16
dBm 設計保証値
RFIN=600MHz,LOIN=550MHz(0dBm) ,電流調整抵抗=47kΩ, Vdd=3V , {FMIX_IP3}=1
3
dB
変換利得
10
dB
SSB 雑音指数
設計保証値
IP1dB
0
dBm
IIP3
14
dBm 設計保証値
7
mA
消費電流
014008989-J-01
14
2015/4
[AK2400]
ア ナ ロ グ 特 性 (2nd IF部 )
特記なき場合、Vdd=2.7V~5.5V, 温度=-40℃~85℃。
Mode 6, LO2NDIN=50.4MHz,IFIP=50.85MHz, f=1.5kHz, fmod=1kHz、AGC+BPF=F2, {AGC_OFF}=0,
{AGC_KEEP_SEL}=0, {AGC_KEEP}=0, PGA0[2:0]=011, {SDATAOUT_OE}=0。また測定回路は、P.45~
47の外部接続回路推奨例の通り。
1) 2nd LO部
項
目
記号
条
件
2nd ローカル周波数
FLO
LO2NDIN
入力振幅
VLO
LO2NDIN
Min.
Typ.
Max.
28.8
45.9
50.4
57.6
単位
備考
MHz
0.2
2.0
注1
VPP
注1) DCカットを介しLO2NDIN端子より入力時。
2) PGA0+2nd Mixer部
2nd IF部のアナログ特性は、Figure 8のIFIP入力端子の測定回路を含んだ特性となります。
Figure 8に示す”2nd IF_INPUT”の入力インピーダンスは、50Ω(typ.)となります。
項
目
条
件
Min.
Typ.
入力インピーダンス
Max.
FLO
±0.45
48
電圧利得
6
MHz
dB
C2
L2
IFIP
備考
Ω
50
入力周波数
単位
2nd IF_INPUT
C3
R1
AVSS
LSI
6
L2
IFIP
C1
L1
C1=180pF,C2=91pF,L1=390nH for 28.80.45MHz
C1=15pF,C2=22pF,L1=470nH for 45.90.45MHz
C1=15pF,C2=22pF,L1=390nH for 50.40.45MHz
L2=470nH
R1=1.2k
C3=10nF
C2
2nd IF_INPUT
C3
R1
AVSS
LSI
L1
L3
L3=200nH,C2=15pF,L1=330nH for 57.60.45MHz
L2=470nH
R1=1.2k
C3=10nF
Figure 8 2nd IF部 IFIP入力端子の測定回路
014008989-J-01
15
2015/4
[AK2400]
3) 2nd IF部 受信総合
項 目
条 件
2nd IF部
12dB SINAD
入力感度
Mode 5
Maximum gain setting for AGC
IFIP to IFOUT
2nd IF部
{IFOG[2:0]}=001
Mode 5
ゲイン特性
Minimum gain setting for AGC
IFIP to IFOUT
{IFOG[2:0]}=001
Mode 5, BPF=F3
Maximum gain setting for AGC
NF
IFIP to IFOUT
{IFOG[2:0]}=001
Maximum gain setting for AGC
IIP3
IFIP=50.8635MHz&50.876MHz
{IFOG[2:0]}=001
Minimum gain setting for AGC
IP1dB
{IFOG[2:0]}=001
f=3.0kHz,fmod=1kHz,
AGC+BPF=F1,{DISLPF_G[2:0]}=101
復調出力レベル
f=1.5kHz,fmod=1kHz,
AGC+BPF=F2,{DISLPF_G[2:0]}=001
f=3.0kHz,fmod=1kHz,Vin=-47dBm
AGC+BPF=F1,
{DISLPF_G[2:0]}=101 Note )
S/N比
f=1.5kHz,fmod=1kHz,Vin=-47dBm
AGC+BPF=F2,
{DISLPF_G[2:0]}=001 Note )
f=0.5kHz,fmod=3kHz,Vin=-47dBm
Audio Frequency
AGC+BPF=F3特性,
特性
IFIP入力→AUDIOOUT
{DISLPF_G[2:0]}=001
注2) デエンファシス+BPF回路(0.3~3kHz)通過後
注3) fmod=1kHzの時の出力レベルを0dBとした相対値
4) RSSI部
項 目
RSSI出力電圧
014008989-J-01
条 件
IFIP→RSSIOUT,
{AGC_OFF}=0
IFIP=-115dBm入力時
IFIP→RSSIOUT,
{AGC_OFF}=0
IFIP=-45dBm入力時
Min.
備考
-112
dBm
注2)
101
dB
49
dB
8
dB
-37
dBm
-40
dBm
Max.
70
100
130
mVrms
70
100
130
mVrms
42
50
dB
注2)
36
46
dB
注2)
-4.3
-3.5
dB
注3)
Min.
16
単位
Typ.
Typ.
Max.
単位
0.6
V
2.2
V
備考
2015/4
[AK2400]
5) ノイズスケルチ回路特性
項 目
条 件
NRECTO→DETO
Highを検出
ノイズ検出レベル
NRECTO→DETO
Lowを検出
NAMPI→NRECTO
入力条件: 31kHz, 0.1mVrms
ノイズ検出特性
NAMPI→NRECTO
入力条件: 31kHz, 0.25mVrms
Min.
0.3
Typ.
Max.
単位
0.5
0.7
V
0.4
V
0.3
V
0.65
V
備考
ノイズ検出特性 : VDD= 3V, fin =3 1kHz
RECTO出力電圧 [V ]
1 .6
1 .2
0 .8
0 .4
0 .0
0 .0
014008989-J-01
0 .1
0 .2
0 .3
0 .4
0 .5
フィルタアンプ入力レベル [mVrms]
0 .6
17
2015/4
[AK2400]
6) AGC+BPF部
6.1) F0特性 (E)
項 目
フィルタ減衰特性
条 件
Min.
Typ.
435kHz
(450kHzでの利得を
0dBとした相対値)
単位
-50
dB
442.5kHz
-6
dB
457.5kHz
-6
dB
465kHz
ゲインリップル
Max.
450±5kHz以内
-50
dB
3
dB
Max.
単位
-50
dB
備考
6.2) F1特性 (F)
項 目
条 件
フィルタ減衰特性
Min.
Typ.
437.5kHz
(450kHzでの利得を
0dBとした相対値)
444kHz
-6
dB
456kHz
-6
dB
462.5kHz
ゲインリップル
6.3) F2特性 (G)
項 目
フィルタ減衰特性
450±4kHz以内
条 件
Min.
Typ.
439kHz
(450kHzでの利得を
0dBとした相対値)
6.4) F3特性 (Hn)
項 目
フィルタ減衰特性
6.5) F4特性 (J)
項 目
フィルタ減衰特性
(450kHzでの利得を
0dBとした相対値)
ゲインリップル
014008989-J-01
dB
Max.
単位
-50
dB
dB
454.5kHz
-6
dB
条 件
Min.
Typ.
441kHz
-50
dB
3
dB
Max.
単位
-50
dB
447kHz
-6
dB
453kHz
-6
dB
459kHz
ゲインリップル
3
-6
450±3kHz以内
(450kHzでの利得を
0dBとした相対値)
dB
445.5kHz
461kHz
ゲインリップル
-50
450±2kHz以内
条 件
Min.
443kHz
Typ.
-50
dB
2
dB
Max.
単位
-50
dB
448kHz
-8
dB
452kHz
-8
dB
457kHz
-50
dB
450±1.5kHz以内
3.5
dB
18
備考
備考
備考
備考
2015/4
[AK2400]
□ フィルタ特性
BPF特性(F0特性 BW=±7.5kHz)
BPF特性(F1特性 BW=±6kHz)
10
500
Gain[dB]
0
10
-10
400
400
300
-40
-50
200
-30
300
-40
-50
200
-60
-60
-70
-70
100
100
-80
-80
-90
-90
0
425
435
445
455
465
0
425
475
435
445
455
465
475
Frequency[kHz]
Frequency[kHz]
BPF特性(F3特性 BW=±3kHz)
BPF特性(F2特性 BW=±4.5kHz)
Gain[dB]
Gain[dB]
10
10
500
G.D.T.[μ s]
0
G.D.T.[μ s]
500
0
-10
400
-10
-20
400
200
-60
-30
300
-40
-50
200
-60
-70
100
-70
-80
100
-80
-90
0
425
435
445
455
465
-90
475
0
425
435
Frequency[kHz]
445
455
465
475
Frequency[kHz]
BPF特性(F4特性 BW=±2kHz)
Gain[dB]
G.D.T.[μ s]
1000
0
900
-10
800
-20
700
-30
600
-40
500
-50
400
-60
300
-70
200
-80
100
-90
G,D.T.[μ s]
10
0
425
435
445
455
465
475
Frequency[kHz]
7) IFBUF回路特性
項 目
セトリングタイム
条 件
IFBUF入力→IFOUT, IFBUF入力
=0.32Vppのステップ
CL2=21pF, {IFOG[2:0]}=001
Min.
Typ.
Max.
100
単位
備考
ns
注1) IFBUF入力に0.32Vppのステップ波を入力した時に1%以内に収束するまでの時間。
014008989-J-01
19
2015/4
G,D.T.[μ s]
300
-40
Gain[dB]
-30
G,D.T.[μ s]
-20
-50
Gain[dB]
G,D.T.[μ s]
-30
Gain[dB]
-20
G,D.T.[μ s]
Gain[dB]
G.D.T.[μ s]
-10
-20
Gain[dB]
500
Gain[dB]
0
G.D.T.[μ s]
[AK2400]
8) 消費電流
項
目
記号
条 件
単位
0.01
mA
-
mA
0.1
0.15
mA
1
1.5
mA
7
11
mA
7.5
12
mA
7.5
12
mA
8.5
13
mA
パワーダウン時
IDD1
Mode1(設定禁止)
IDD2
Mode2
スタンバイ(初期値)
IDD3
Mode3
Mode4、デジタル無線モード1
無信号時消費電流 注2)
Mode5 デジタル無線モード2
無信号時消費電流 注2)
Mode6 アナログ無線モード
無信号時消費電流 注2)
Mode7 Full Power On
無信号時消費電流 注2)
IDD4
IDD5
IDD6
IDD7
注1)
注2)
注3)
Max.
Typ.
Mode0
IDD0
消費電流
Min.
AVDD電源に流れる電流です。
3逓倍回路:ON設定時
Mode1は設定禁止となります。使用しないで下さい。
アナログ特性 (ADC)
特記なき場合、Vdd=2.7V~5.5V, 温度=-40℃~85℃。
fs=1MHz, ADVDD = 3.0V, AD_SCLK=20MHz
項目
Min.
Resolution
No Missing Codes
Typ.
Max.
12
注2)
単位
Bits
11
Bits
Integral Nonlinearity (INL) Error
±2
LSB
Differential Nonlinearity (DNL) Error
±1
LSB
Input Voltage Range
0
ADVDD Power Current
2
ADVDD
V
3.8
mA
注1) 上記A/Dの特性はA/D単体性能です。
注2) 設計保証値
014008989-J-01
20
2015/4
[AK2400]
レジスタマップ
Name
NUM
D17
D16
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
NUM
[17]
0
NUM
[16]
0
NUM
[15]
0
NUM
[14]
0
NUM
[13]
0
NUM
[12]
0
NUM
[11]
0
NUM
[10]
0
NUM
[9]
0
NUM
[8]
0
NUM
[7]
0
NUM
[6]
0
NUM
[5]
0
NUM
[4]
0
NUM
[3]
0
NUM
[2]
0
NUM
[1]
0
NUM
[0]
0
0x02
CP1
[2]
初期値
0
CP1
[1]
0
CP1
[0]
0
INT
[14]
0
INT
[13]
0
INT
[12]
0
INT
[11]
0
INT
[10]
0
INT
[9]
0
INT
[8]
0
INT
[7]
0
INT
[6]
0
INT
[5]
0
INT
[4]
0
INT
[3]
0
INT
[2]
0
INT
[1]
0
INT
[0]
0
0x03
0
INTE
初期値
0
0
CP
HiZ
0
0
CP
POLA
0
PRE
[1]
0
PRE
[0]
0
R1
[7]
1
R1
[6]
0
R1
[5]
0
R1
[4]
0
R1
[3]
0
R1
[2]
0
R1
[1]
0
R1
[0]
0
0x04
0
FAST
EN
CP2
[2]
CP2
[1]
CP2
[0]
FAST
[12]
FAST
[11]
FAST
[10]
FAST
[9]
FAST
[8]
FAST
[7]
FAST
[6]
FAST
[5]
FAST
[4]
FAST
[3]
FAST
[2]
FAST
[1]
FAST
[0]
Address
0x01
初期値
INT
DIV
CP_FAST
NSQ
OFFSET
IFBPF
PGA
SRST
PD
RD_AGCG
0
LDCKSEL LDCKSEL
[1]
[0]
0
0
LD
初期値
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0x05
VTSEL
[1]
VTSEL
[0]
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
初期値
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0x06
OFST
[17]
初期値
0
OFST
[16]
0
OFST
[15]
0
OFST
[14]
0
OFST
[13]
0
OFST
[12]
0
OFST
[11]
0
OFST
[10]
0
OFST
[9]
0
OFST
[8]
0
OFST
[7]
0
OFST
[6]
0
OFST
[5]
0
OFST
[4]
0
OFST
[3]
0
OFST
[2]
0
OFST
[1]
0
OFST
[0]
0
0x07
AGC_
KEEP
CAL
AGC_
FAST
AGC_
TIME[1]
AGC_
TIME[0]
AGC1_
STEP
AGC_
OFF
BPF_BW
[2]
BPF_BW
[1]
BPF_BW
[0]
初期値
0
1
0
1
1
0
0
0
1
0
0
1
0
0
0
0
0
1
0x08
PGA0_LG
PGA2_G
[4]
PGA2_G
[3]
PGA2_G
[2]
PGA2_G
[1]
PGA2_G
[0]
PGA1_G
[5]
PGA1_G
[4]
PGA1_G
[3]
PGA1_G
[2]
PGA1_G
[1]
PGA1_G
[0]
PGA0
[2]
PGA0
[1]
PGA0
[0]
IFOG
[2]
IFOG
[1]
IFOG
[0]
初期値
0
0
0
0
0
0
0
0
0
0
0
1
0
1
1
0
0
1
0x09
0
0
0
0
0
0
0
0
0
0
SRST
[7]
SRST
[6]
SRST
[5]
SRST
[4]
SRST
[3]
SRST
[2]
SRST
[1]
SRST
[0]
初期値
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
AGCLVL_ AGCLVL_ AGCLVL_ AGCLVL_ AGCLVL_ AGCLVL_
H[2]
H[1]
H[0]
L[2]
L[1]
L[0]
0x0A
0
RSSIMD
0
初期値
0
0
0
0x0B
初期値
注1)
注2)
注3)
DITH
AGC_KEE SDATAOU
DISLPF_G DISLPF_G DISLPF_G
FMIX_IP3
FMIX_HV PDTRI_N
P_SEL
T_OE
[2]
[1]
[0]
0
0
0
0
0
0
0
0
-
-
-
BS[2]
BS[1]
BS[0]
0
1
0
LOFREQ LOFREQ
[1]
[0]
PDSYNTH
PDFSTMI BSSEL_F
PDADC_N
_N
X_N
MIX
0
0
0
0
R_AGC1_ R_AGC1_ R_AGC1_ R_AGC1_ R_AGC1_ R_AGC1_ R_AGC2_ R_AGC2_ R_AGC2_ R_AGC2_ R_AGC2_
G[5]
G[4]
G[3]
G[2]
G[1]
G[0]
G[4]
G[3]
G[2]
G[1]
G[0]
-
-
-
-
-
-
-
-
-
-
-
アドレス0x01の書込みはアドレス0x02への書込み時有効となります。このため必ずアドレス0x01⇒0x02の順番で書込みを行ってください。
PDN解除後のレジスタ値は初期値が不定です。確定させるためにレジスタの初期化を行ってください。
アドレス0x0C~0x1Fは、出荷検査用テストレジスタに使用していますので、アクセスしないで下さい。
014008989-J-01
21
2015/5
[AK2400]
Address 0X01
注)Address1の書込みはAddress2の書込み時に有効となります。
NUM[17:0]:分数項を2の補数表現で設定します。
Address 0X02
CP1[2:0]:CP1電流値を設定します。
CP1の最小電流値(CP1_min)は次の式で求まります。
CP1_min= 0.570 / BIASピン接続抵抗
CP1電流=CP1_min ×(CP1設定値+ 1)となります。
CP1[2:0]
000
001
010
011
100
101
110
111
22kΩ
25.9
51.8
77.7
103.6
129.5
155.5
181.4
207.3
CP1電流[uA]
27 kΩ
21.1
42.2
63.3
84.4
100.6
126.7
147.8
168.9
33 kΩ
17.3
34.5
51.8
69.1
86.4
103.6
120.9
138.2
INT[14:0]:PLL分周数の整数項を設定します。
PRE[1:0]=”00” 時、48~8191が設定可能です。
PRE[1:0]=”01” 時、116~16383が設定可能です。
PRE[1:0]=”1x” 時、348~32767が設定可能です。
Address 0x03
INTE:INTEGER分周モード
0:ディセーブル
1:イネーブル(ΔΣ回路はINTEGER動作となります。)
CPHIZ:CP1,CP2出力をTRI-STATEにします。
0:通常出力
1:TRI-STATE
DITH:ΔΣ回路のディザ設定。
0:DITH OFF (Low Noise mode)
1:DITH ON (Low Spurious mode)
周波数オフセット調整機能を使用する場合には、DITH=0 (OFF)に設定して下さい。
LDCKSEL[1:0]:ロック検出用サンプリング周期設定。
ロック検出はREFIN入力クロックでサンプリングされます。
DITH=”1”設定時はサンプリング周期 > [RFINP入力周期×7]
DITH=”0”設定時はサンプリング周期 > [RFINP入力周期×4]
となるように設定してください。
“00”:REFINクロック1周期:リファレンス分周設定≧4としてください。
“01”:REFINクロック2周期:リファレンス分周設定≧6としてください。
“10”:REFINクロック3周期:リファレンス分周設定≧7としてください。
“11”:REFINクロック1周期:リファレンス分周設定=3としてください。
014008989-J-01
22
2015/4
[AK2400]
LD:ロック検出機能切替え設定。
0:デジタル検出
1:アナログ検出
CPPOLA:CP1,CP2出力極性を切替えます。
0:Positive
1:Negative
PRE[1:0]:プリスケーラ分周選択
“00”:P=4
“01”:P=8
“10”:P=16
“11”:P=16
R1[7:0]:リファレンスクロック分周設定
3(3分周)~255(255分周)設定可能。0~2設定は禁止です。
LDCKSEL[1:0]設定により最小分周数が制限されます。
Address 0x04
FASTEN:FAST機能イネーブル設定
0:CP2、FAST[12:0]の切替え設定が無効となります。
1:CP2、FAST[12:0]の切替え設定が有効となります。
CP2[2:0]:CP2電流値設定
CP2の最小電流値(CP2_min)は次の式で求まります。
CP2_min= 5.7 / BIASピン接続抵抗
CP2電流=CP2_min×(CP2設定値+4)設定値となります。
CP2[2:0]
000
001
010
011
100
101
110
111
33kΩ
0.69
0.86
1.04
1.21
1.38
1.55
1.73
1.90
CP2電流[mA]
27 kΩ
0.84
1.06
1.27
1.48
1.69
1.90
2.11
2.32
22 kΩ
1.04
1.30
1.55
1.81
2.07
2.33
2.59
2.85
FAST[12:0]:FASTカウンタ時間設定
1~8191d設定可。CP2のON時間を設定します。【位相比較周波数周期×設定値】カウン
ト後にCP2がオフします。0設定は禁止です。
<Address 0x02>へのデータ書き込みが完了してからカウントを開始します。
Address 0x05
VTSEL[1:0]:ノイズスケルチ回路のノイズ検出レベルの切替
00 : 0.4V/0.5V (default)
01 : 0.8V/0.9V
10 : 1.1V/1.2V
11 : 1.4V/1.5V
014008989-J-01
23
2015/4
[AK2400]
Address 0x06
OFST[17:0]:周波数オフセット調整レジスタ
オフセット周波数を2の補数表現で設定します。
このレジスタに書かれると、NUM[17:0]、INT[14:0]は再計算されます。また、それらの
再計算されたデータは、ΔΣおよびN-ディバイダーの中で使用されます。
この機能を使用しない場合は、ALL0を書いてください。
OFFSETレジスタ設定の最大書き込み周期は1/3.5*VCO発振周波数/(INT+7)以下の速度
で書き込んでください。これより早く書き込んだ場合設定が無視されます。
周波数オフセット調整機能を使用する場合には、DITH=0 (OFF)に設定して下さい。
Address 0x07
AGC_KEEP:AGC1/2ゲイン保持機能
AGC機能: ONの時に、{AGC_KEEP}=1に設定すると、設定した時のAGC1/AGC2ゲイン
の状態を保持します。{AGC_KEEP}=0に設定すると、AGC1/AGC2のゲインは、IFIP入
力信号レベルに応じて切替わります。
0: AGC1/2ゲインはIFIP入力レベルで変化 (default)
1: AGC1/2ゲインは、”1”設定時の値で保持
AGCLVL_H[2:0]:AGC制御の判定レベルの上限を設定
AGCLVL_H
AGCLVL_H
AGCLVL_H
[2]
[1]
[0]
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
AGC判定レベルの上限
-5dB
-4dB
-3dB
-2dB
-1dB
0dB (default)
1dB
2dB
AGCLVL_L[2:0]:AGC制御の判定レベルの下限を設定
AGCLVL_L
AGCLVL_L
AGCLVL_L
AGC判定レベルの下限
[2]
[1]
[0]
0
0
0
-8dB
0
0
1
-6dB
0
1
0
-4dB
0
1
1
-2dB
1
0
0
0dB (default)
1
0
1
1dB
1
1
0
2dB
1
1
1
3dB
注1) AGC制御は、AGC1/2出力レベルが判定レベルの上限を超えた場合、
AGC1/2ゲインを下げ、下限を下回った場合、AGC1/2ゲインを上げる動作を
行います。AGC判定レベルは、defaultの設定値を基準に表中に記載のステップ
で調整できます。
注2) {AGC_OFF}=0 (AGC機能がON) の時、設定が有効となります。
CAL:Discriminator部キャリブレーション開始トリガ
0:無効
1:開始
注){CAL}の立ち上がりを検出して、Discriminator部のキャリブレーションを実施します。
キャリブレーション終了後は自動的に”0”に設定されます。キャリブレーションには、1.3ms
を必要とします。詳細については、“キャリブレーション動作説明”の項を参照ください。
014008989-J-01
24
2015/4
[AK2400]
AGC_FAST:AGC 制御方法を設定します。
0:AGC_TIME[1:0]に記載のAGC応答時間でAGC制御動作を行います。
1:AGC1/AGC2出力レベルが上限と下限の間に収束した時(収束時)と収束していない時
(アタック/リリース時)で、AGC応答の時定数を切り替えます。アタック/リリース時は
AGC_TIME[1:0]=”00”のAGC応答時間で動作し、収束後はAGC_TIME[1:0]で設定した応
答時間と同様の判定速度でAGC動作を行います。バースト信号にも早い応答速度でAGC
動作が可能です。
AGC_TIME[1:0]:AGC応答時間の設定
AGC1ゲイン及び、AGC2ゲインが1ステップ切り替わる時の応答時間を設定できます。
AGC応答時間 [ms]
AGC_TIME
[1]
AGC_TIME
[0]
AGC1_STEP=0設定時
AGC1_STEP=1設定時
状態A
状態B
状態C
状態A
状態B
状態C
0
0
(0.6)
(8.5)
(8.5)
(0.4)
(4.4)
(4.4)
0
1
(67)
(95)
(95)
(34)
(58)
(58)
1
0
(134)
(182)
(182)
(67)
(111)
(111)
(267)
(355)
(355)
(134)
(218)
(218)
注3) ゲインが最大から最小、最小から最大に変化するまでの応答時間を示します。
注4) AGC応答時間は、以下の3つの状態に応じて異なります。
状態A: AGC1出力レベルが上限を超えた場合
状態B: AGC1出力レベルが上限を超えずにAGC2出力レベルが上限を超えた場合
状態C: AGC2出力レベルが下限を下回った場合
1
1
AGC_STEP:AGC1のゲイン切り替え幅の設定
0 : ±1dB
1 : ±2dB (default)
AGC_OFF : AGC機能On/Off 切替機能
0 : On (default)
1 : Off
BPF_BW[2:0]:BPF 帯域切替
BPF_
BPF_
BPF_
記号
BW[2] BW[1] BW[0]
6dB減衰
帯域
1
0/1
0/1
F0
±7.5kHz
0
0
0
F1
±6kHz
0
0
1
F2
±4.5kHz
0
1
0
F3
±3kHz
0
1
1
F4
±2kHz
014008989-J-01
25
減衰
帯域幅
±15kHz
(50dB内)
備考
±12.5kHz
(50dB内)
±11kHz
(50dB内)
±9kHz
(50dB内)
±7kHz
(50dB内)
F4 の±2kHz は、8dB
減衰帯域となります。
2015/4
[AK2400]
LOFREQ[1:0]:ローカル周波数の設定
LOFREQ
LOFREQ
[1]
[0]
ローカル周波数
0
0
45.9MHz
0
1
1
1
0
1
50.4MHz
57.6MHz
28.8MHz
Address 0x08
PGA0[2:0]:PGA0+2nd MIXのゲイン設定
PGA0 + 2nd MIX
PGA0[2]
PGA0[1]
PGA0[0]
ゲイン [dB]
0
0
0
(42)
0
0
1
(44)
0
1
0
(46)
0
1
1
(48) (default)
1
0
0
(50)
1
0
1
(52)
1
1
0
(54)
1
1
1
(56)
注) P15のFigure 8の測定回路を含んだゲインです。
PGA0_LG:{PGA0_LG}=1にする事で、{PGA0[2:0]}の設定に関係なく、PGA0+2nd MIXの
ゲインを28dBに下げる事ができます。
0 : PGA0+2nd MIXのゲインは{PGA0[2:0]}の設定が有効 (default)
1 : PGA0+2nd MIXのゲインは{PGA0[2:0]}の設定に関係なく28dBとなります。
PGA2_G[4:0]:{AGC_OFF}=”1”の時、AGC2 ゲイン設定が可能となります。
ゲイン[dB]
(dB)
12
PGA2_G[4]
PGA 2_G[3]
PGA 2_G[2]
PGA 2_G[1]
PGA 2_G[0]
0
0
1
1
1
0
0
1
0
1
0
1
0
1
0
10
0
1
0
0
1
9
0
1
0
0
0
8
0
0
1
1
1
7
0
0
1
1
0
6
0
0
1
0
1
5
0
0
1
0
0
4
0
0
0
1
1
3
0
0
0
1
0
2
0
0
0
0
1
1
0
0
0
0
0
注)表中に規定されていないコードの組み合わせは、設定しないで下さい。
014008989-J-01
26
11
0
2015/4
[AK2400]
PGA1_G[5:0]:{AGC_OFF}=”1”の時、AGC1ゲイン設定が可能となります。
PGA1_G[5]
PGA1_G[4]
PGA1_G[3]
PGA1_G[2]
PGA1_G[1]
PGA1_G[0]
ゲイン[dB]
0
1
0
1
0
1
21
0
1
0
1
0
0
20
0
1
0
0
1
1
19
0
1
0
0
1
0
18
0
1
0
0
0
1
17
0
1
0
0
0
0
16
0
0
1
1
1
1
15
0
0
1
1
1
0
14
0
0
1
1
0
1
13
0
0
1
1
0
0
12
0
0
1
0
1
1
11
0
0
1
0
1
0
10
0
0
1
0
0
1
9
0
0
1
0
0
0
8
0
0
0
1
1
1
7
0
0
0
1
1
0
6
0
0
0
1
0
1
5
0
0
0
0
0
0
1
0
0
1
0
1
4
0
0
0
0
1
0
2
0
0
0
0
0
1
1
0
0
0
0
0
0
0
1
1
1
1
1
1
-1
1
1
1
1
1
0
-2
1
1
1
1
0
1
-3
1
1
1
1
0
0
-4
1
1
1
0
1
1
-5
1
1
1
0
1
0
-6
1
1
1
0
0
1
-7
1
1
1
0
0
0
-8
1
1
0
1
1
1
-9
1
1
0
1
1
0
-10
1
1
0
1
0
1
-11
1
1
0
1
0
0
-12
-13
-14
-15
-16
-17
-18
-19
1
1
0
0
1
1
1
0
0
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
0
1
1
0
注)表中に規定されていないコードの組み合わせは、設定しないで下さい。
014008989-J-01
27
1
0
1
0
1
0
1
3
2015/4
[AK2400]
IFOG[2:0]:IFBUFのゲイン設定
IFOG[2]
IFOG[1]
IFOG[0]
IFBUFのゲイン[dB]
0
0
0
0
0
0
0
1
1
0
3 (default)
6
0
1
1
1
0
0
1
0
1
9
12
15
Address 0x09
ソフトウェアリセット:
SRST[7:0]レジスタに0x09:10101010データを書き込むと、ソフトウェアリセットが実行さ
れます。詳細については、“システムリセット”の項を参照ください。
Address 0x0A
PDN,BS[2:0]:2nd IF部 動作モード設定
PDN
BS
[2]
BS
[1]
BS
[0]
モード名
LDOD
LDOA,
AGNDIN
LOBUF,
VIREF系
2nd MIX~
SMF, DIV,
AGCCNT
IFBUF
LIMITER,
RSSI
DISCRI,
Noise
Squelch
0
-
-
-
Mode0
(パワーダウン)
OFF
OFF
OFF
OFF
OFF
OFF
OFF
1
0
0
1
Mode1
(注1)
ON
OFF
OFF
OFF
OFF
OFF
OFF
1
0
1
0
Mode2
(初期値)
ON
ON
OFF
OFF
OFF
OFF
OFF
1
0
1
1
Mode3
ON
ON
ON
OFF
OFF
OFF
OFF
1
1
0
0
Mode4
ON
ON
ON
ON
ON
OFF
OFF
1
1
0
1
Mode5
ON
ON
ON
ON
ON
ON
OFF
1
1
1
0
Mode6
ON
ON
ON
ON
OFF
ON
ON
1
1
1
1
Mode7
ON
ON
ON
ON
ON
ON
ON
注1)
注2)
Mode1は設定禁止となります。使用しないで下さい。
表中に規定されていないコードの組み合わせは、設定しないで下さい。
DISLPF_G[2:0]:復調レベルの設定
±1.5kHz dev入力時の
復調レベル
0
0
1
100mVrms
0
1
0
200mVrms
0
1
1
300mVrms
1
0
1
50mVrms
1
1
0
100mVrms
1
1
1
150mVrms
注){DISLPF_G[2:0]}を設定する事で、Δf=±1.5kHz dev入力時のAUDIOOUT出力端での
復調レベルを50mVrms typ ~ 300mVrms typに設定する事ができます。
注)表中に規定されていないコードの組み合わせは、設定しないでください。
DISLPF_G[2]
DISLPF_G [1]
DISLPF_G [0]
RSSIMD:RSSIのモード切替
RSSIをAGC1/2ゲインと連動して動作させるか、連動させないかを設定する事ができます。
0 : AGC1/2ゲインと連動する。 (default)
1 : AGC1/2ゲインと連動しない。
014008989-J-01
28
2015/4
[AK2400]
AGC_KEEP_SEL:AGC_KEEP 機能の制御方法切替
AGC_KEEP機能をレジスタ制御で行うか、端子制御で行うかを設定します。
0 : レジスタ{AGC_KEEP}で制御 (default)
1 : [AGC_KEEP]端子で制御
SDATAOUT_OE:DETO/SDATAOUT端子出力信号切替
DETO/SDATAOUT端子に出力する信号を設定します。
0 : DETO信号を出力 (default)
1 : SDATAOUT信号を出力
FMIX_IP3:1st Mixer特性バランス切替
IIP3特性を優先する場合、{FMIX_IP3}=1に設定する事で、1st Mixerの消費電流を増やさずにIIP3
特性を向上する事ができます。この時、電流調整用抵抗値は、47kΩ以下で使用して下さい。ま
た、NF特性を優先する場合には、{FMIX_IP3}=0にてご使用ください。
0 : NF特性を優先 (default)
1 : IIP3特性を優先
FMIX_HV:1st MIXERIIP3特性向上
電流調整用抵抗を39kΩより小さくする事で、1st MIXERのIIP3特性を向上する事ができま
す。その場合、{FMIX_HV}=1に設定し、MIXVDDは4.5V以上で使用して下さい。この時、
電流調整用抵抗値は、18kΩ以上としてください。
0 : 電流調整用抵抗が39kΩ以上の場合 (default)
1 : 電流調整用抵抗が39kΩ未満の場合
PDTRI_N:3逓倍回路On/Off
3逓倍回路をOffする事で、シンセサイザのREFIN信号をLO2NDIN端子から入力する事がで
きます。この時、シンセサイザに入力されるREFIN周波数はLO2NDIN入力周波数の3分周
となります。
0 : Off (default)
1 : On
PDSYNTH_N:SYNTH On/Off
0 : Off (default)
1 : On
PDADC_N:ADC On/Off
0 : Off (default)
1 : On
PDFSTMIX_N:1st MIXER On/Off
0 : Off (default)
1 : On
BSSEL_FMIX:BIAS1/2抵抗選択制御
0 : BIAS2端子が有効 (default)
1 : BIAS1端子が有効
Address 0x0B
R_AGC1_G[5:0]:{AGC_OFF}=0の時のAGC1の設定ゲインを読み出すことができます。
R_AGC2_G[4:0]:{AGC_OFF}=0の時のAGC2の設定ゲインを読み出すことができます。
014008989-J-01
29
2015/4
[AK2400]
PLL SYNTH部 ブ ロ ッ ク 図
AK2400はΔΣ型Fractional-N PLL(Phase Locked Loop)による周波数切替え機能をもち、40MHzから
1000MHzの周波数範囲をカバーする周波数シンセサイザです。この製品は18ビットのΔΣ回路、低雑音の位
相周波数比較器、精度の高いチャージポンプ、リファレンス分周器、デュアルモジュラスプリスケーラ(P/P
+1)、及び周波数オフセット調整可能なレジスタで構成されます。
シンセサイザを外付けのループフィルタおよびVCO(Voltage Controlled Oscillator)と組み合わせる事によ
り、完全なPLLを実現します。2.7V~5.5Vの電源電圧で動作し、チャージポンプ回路とシリアルインター
フェースの電源電圧は独立で駆動可能です。
BIAS3
1.8V 駆動
R COUNTER
8bit
REFIN
NUM
+
CHARGE PUMP 1
PHASE
FREQENCY
DETECTOR
N DIVIDER
SUM
CHARGE PUMP 2
(For Fast Lock Up)
CPZ
FAST
COUNTER
13bit
OFFSET
ΔΣ
18bit
CP
LOCK DETECT
SWIN
PULSE
SWALLOW
COUNTER
INT
RFINP
+
RFINN
-
LD
PRESCALER
4/5, 8/9,16/17
Figure 9 PLL SYNTH部 ブロック図
014008989-J-01
30
2015/4
[AK2400]
PLL SYNTH部 ロ ッ ク 検 出 動 作 説 明
AK2400のロック検出は、<Address3>D[11]の{LD}により出力の方法が選択されます。{LD}を”1”にした場合
はPhase Frequency Detectorより位相比較の結果がそのまま出力されます。(これをアナログロック検出と
呼びます。) {LD}を”0”に設定した場合は内部ロジックに従い、ロック検出信号が出力されます。(これをデ
ジタルロック検出と呼びます。)
アナログ検出
アナログ検出は位相比較器の出力をLD端子から出力します。
リファレンスクロック
位相比較クロック
VCO 分周クロック
Phase detector の出力波形
LD 出力
Figure 10 アナログロック検出動作
デジタル検出
デジタルロック検出モードでは、周波数設定をした際、LD端子はアンロック状態(Low)となります。位
相誤差T以下の状態が続けて63回検出されるとLD端子がHighとなります。これがロック状態です。LD端子
がHigh、つまりロックの状態から、位相誤差T以上が続けて63回検出されるとLD端子がLowとなります。
これがアンロック状態です。
位相検出精度はレジスタLDCKSEL[1:0] で設定されます。
LDCKSEL設定値 0 T=REFIN周期
(リファレンスクロック分周設定R≦3では使用できません)
LDCKSEL設定値 1 T=REFIN周期×2 (リファレンスクロック分周設定R≦5では使用できません)
LDCKSEL設定値 2 T=REFIN周期×3 (リファレンスクロック分周設定R≦6では使用できません)
AK2400はΔΣ型フラクショナルのためVCO発振周期の最大7倍の位相誤差が位相比較器で生じます。このた
めLDCKSEL設定値はΔΣのフラクショナルの振れ幅以上に設定する必要があります。必要があります。た
だし、RF周波数が下記の式を満足しない場合、デジタルロック検出は使用できません。このような場合は、
アナログロック検出をお使いください。
<Address3>の{DITH}=D[14]が1(DITH ON)の場合:
RF周波数 > REFIN入力周波数/ [{LDCKSEL[1:0]}+1] ×7
<Address3>の{DITH}=D[14]が0(DITH OFF)の場合:
RF周波数 > REFIN入力周波数/ [{LDCKSEL[1:0]}+1] ×4
014008989-J-01
31
2015/4
[AK2400]
LDCKSEL=0 の場合
T
リファレンスクロック
位相比較クロック
VCO 分周クロック
Phase detector の出力波形
LD 判定
未検出
検出
検出
検出
未検出
未検出
検出
Figure 11 デジタルロック検出動作
アンロック⇒ロック
Unlock(LD=LOW)
Flag=0
Phase Error < T
No
Yes
Flag=Flag+1
No
Flag>63
Yes
Lock(LD=HIGH)
Figure 12-1 デジタルロック検出フローチャート(アンロック⇒ロック)
014008989-J-01
32
2015/4
[AK2400]
ロック⇒アンロック
Lock(LD=HIGH)
Address2 write
Flag=0
Phase Error > T
No
Yes
Flag=Flag+1
No
Flag>63
Yes
Unlock(LD=LOW)
Figure 12-2 デジタルロック検出フローチャート(ロック⇒アンロック)
014008989-J-01
33
2015/4
[AK2400]
PLL SYNTH部 周 波 数 設 定
シンセサイザの周波数設定
<シンセサイザの設定>
本シンセサイザーは分母が218のFractional-Nシンセサイザです。次のような計算で算出した整数項と分子
項を設定します。
設定周波数=Ref Frequency×(整数項 + 分子項/218)
整数項= ROUND(設定周波数/Ref Frequency)
分子項= ROUND{(設定周波数 – 整数項×Ref Frequency)/(Ref Frequency/218)}
ただし、ROUND(A): Aの四捨五入計算結果
Ref Frequency:
比較周波数 = 1MHz
○ 設定値計算例
例1 分子項が正となる場合
設定周波数=930.0375MHz,Ref Frequency=1MHz
整数項=930.0375MHz/1MHz=930.0375
分子項=ROUND(930.0375MHz-930×1MHz)/(1MHz/218)=9830.4
四捨五入して930
四捨五入して9830
(d9830=h02666)
設定周波数=1MHz×(930+9830/218)=930.03749847412109375MHz
例2 分子項が負となる場合
設定周波数=936.550MHz,Ref Frequency=1MHz
整数項=936.550MHz/1MHz=936.550
四捨五入して937
18
分子項=ROUND(936.550MHz-937×1MHz)/(1MHz/2 )=-117964.8 四捨五入して-117965
(2^18-117965=d144179=h23333)
設定周波数=1MHz×(937+(-117965/218))=936.549999237060546875MHz
014008989-J-01
34
2015/4
[AK2400]
PLL SYNTH部 周 波 数 オ フ セ ッ ト 調 整
AK2400は<Address1>の中の{NUM[17:0]}と<Address2>の中の{INT[14:0]}のキャリア周波数設定を調整す
ることができるオフセット調整レジスタを持っています。
<address6>の中の{OFST[17:0]}のオフセット調整レジスタにアクセスされた時、{NUM[17:0]}と{INT[14:0]}
は自動的に再計算され、再計算されたデータはΔΣ及びN-ディバイダーで使用されます。
この演算は、AFCとDFMのアプリケーションに適しています。
なお、周波数オフセット調整機能を使用する場合には、DITH=0 (OFF)に設定して下さい。
設定値計算例
例1)
オフセット周波数が正の数100Hz、PFD比較周波数が1MHzの場合
オフセット周波数 = 100Hz / ( 1MHz / 218 ) = 26.2144
四捨五入すると26(decimal) = 1A(hexadecimal) = 11010(binary)
例2)
オフセット周波数が負の数-100Hz、PFD比較周波数が1MHzの場合
オフセット周波数 = -100Hz / ( 1MHz / 218 ) = -26.2144
四捨五入すると -26(decimal) = 3FFE6 (hexadecimal) = 11 1111 1111 1110 0110(binary)
再計算アルゴリズム
Sum = NUM + OFST
No
Sum  0.5
Yes
NUM_recal = (NUM + OFST) -1
INT_recal = INT +1
No
Sum < -0.5
Yes
INT
NUM
OFST
INT_recal
NUM_recal
:
:
:
:
:
NUM_recal = (NUM + OFST) +1
NUM_recal = NUM + OFST
INT_recal = INT -1
INT_recal = INT
整数項設定レジスタに書かれた値{INT[14:0]}
分数項設定レジスタに書かれた値{NUM[17:0]}
オフセット設定レジスタに書かれた値{OFST[17:0]}
再計算された整数値
再計算された分数値
Figure 13 周波数オフセット調整フローチャート
014008989-J-01
35
2015/4
[AK2400]
PLL SYNTH部 チ ャ ー ジ ポ ン プ 及 び ル ー プ フ ィ ル タ
AK2400は通常用(チャージポンプ1)とファーストロックアップ用(チャージポンプ2)の2つのチャージポン
プを内蔵しています。2つのチャージポンプをタイマーにより切り替えることでPLLの高速ロックを実現し
ます。ループフィルタ切替えのためのスイッチを内蔵しており、内部のタイマーにより切替えを行います。
ループフィルタは外付けとなり、CP、SWINおよびCPZの3つの端子に接続します。CPZ端子はファースト
ロックアップ機能を使用しない場合でも、R2とC2の中間ノードに接続する必要があります。このためR2、
C2については、必ずR2がCP端子側、C2がグランド側に接続してください。
ファーストロックアップ時は、R2とR2’が内部スイッチにより並列に接続されます。ファーストロック時
のループ帯域および位相マージンは、R2とR2’の並列抵抗値で計算する必要があります。
Phase Frequency
Detector
Loop Filter
up
R3
CP
VCO
C1
down
R2'
R2
C3
Timer
SWIN
オン抵抗:150Ω(参考値)
C2
CPZ
Figure 14 チャージポンプ及びループフィルタ
014008989-J-01
36
2015/4
[AK2400]
PLL SYNTH部 フ ァ ー ス ト ロ ッ ク ア ッ プ モ ー ド
AK2400では、< アドレスOx04 >のD[16]={FASTEN}を1に設定することで、ファーストロックアップモードが有効になりま
す。
ファーストロックアップのタイマーは周波数変更時のアドレスOx02へアクセス完了時、又はアドレスOx0Aの
D[3]={PDSYNTH_N}を1に設定時にスタートします。
{FASTEN}=1設定時に設定周波数変更をおこなうとファーストロックアップモードが有効になり< Address4 >のD[12:0]の
{FAST[12:0]}で設定されたタイマー区間だけループフィルタ切り替えスイッチがオンし、ファーストロックアップ用チャー
ジポンプ(チャージポンプ2)が有効になります。タイマー区間終了後は、ループフィルタ切り替えスイッチがオフし通常用
チャージポンプ(チャージポンプ1)が有効になり通常状態に戻ります。
タイマーは< Address4 >のD[12:0]の{FAST[12:0]}で設定します。時間計算は次の数式に従います。
位相比較周波数周期×{FAST[12:0]}設定値
またチャージポンプ電流に関しては通常用(チャージポンプ1)では8段階、ファーストロックアップ用(チャージポンプ2)
では8段階変更可能です。
通常用(チャージポンプ1)の電流値は< アドレスOx02 >のD[17:15]の3ビットデータ CP1[2:0]への設定値とBIAS3ピンに接
続された抵抗値で決まります。抵抗値、レジスタ設定値、電流値の関係は下式の通りです。
通常用(チャージポンプ1)の最小電流値(CP1_min)= 0.57 / BIAS3ピン接続抵抗
通常用(チャージポンプ1)電流=CP1_min × ({CP1[2:0]}+1)
ファーストロックアップ用(チャージポンプ2)の電流値は< アドレスOx04 >のD[15:13]の3ビットデータ CP2[2:0]への設
定値とBIAS3ピンに接続された抵抗値で決まります。抵抗値、レジスタ設定値、電流値の関係は下式の通りです。
ファーストロックアップ用(チャージポンプ2)の最小電流値(CP2_min)= 5.7 / BIAS3ピン接続抵抗
ファーストロックアップ用(チャージポンプ2)電流=CP2_min×({CP2[2:0]}+4)となります。
BIAS3端子への外付け抵抗は通常用、ファーストロックアップ用とも22~33[kΩ]の範囲で変更する事が出来ます。詳細な電
流設定はレジスタ機能説明を参照してください。
タイマー区間
動作モード
チャージポンプ
通常動作
ファーストロックモード
通常動作
チャージポンプ 1
チャージポンプ 2
チャージポンプ 1
オン
オフ
設定
ループフィルタ切替えスイッチ
オフ
< Address4 >の D[16]={FSTEN}を 1 に設定時
に周波数を変更、もしくは、{PDSYNTH_N}を Low
から High に切り替えた時
Figure 15 ファーストロックアップモードタイミングチャート
014008989-J-01
37
2015/4
[AK2400]
Discriminator キ ャ リ ブ レ ー シ ョ ン 動 作 説 明
本LSIは、Discriminator内のVCOの自走周波数及び、復調レベルのキャリブレーション機能を有します。VCO
の動作レンジを確保し、且つ、復調レベルを仕様範囲内に確保する為には、受信動作を開始する前にキャ
リブレーションを実施する必要があります。
キャリブレーションを行う前には、以下の制御が必要です。
① 外部のTCXOを立上げ、LO信号を安定供給される状態にします。
② アドレスOx0A {BS[2:0]}に”110”を設定し、動作モードをmode6にします。これにより、キャリブレ
ーション動作に必要な回路(LOBUF、VIREF、Discriminator)がパワーアップし、(500us)後までに
はキャリブレーションが可能な状態になります。
③ その後、アドレス0x07 {CAL}に”1”を書き込むことによりキャリブレーションを開始します。なお、
一度キャリブレーション動作が実行されると、マスターリセット以外ではキャリブレーション動作
を止めることはできません。{CAL}に”0”を書き込んでも、キャリブレーションは最後まで実行され
ます。
④ キャリブレーション結果はマスターリセット動作、もしくはPDNをパワーダウン設定、もしくは電
源を落とさない限りデータは保持されます。
⑤ キャリブレーションが完了してから、Discriminatorが安定するまで(1.5ms)かかります。
LOIN(外部)
{BS[2:0]}
Unstable
“110”
“010”
(500μs)
LOBUF
VIREF
Discriminator
Unstable
Stable
(1.3ms)
キャリブレーション終了後に自動的にリセットされます
{CAL}
(1.5ms)
内部 Discriminator
Unstable
Figure 16 パワーアップタイミング推奨例
014008989-J-01
38
2015/4
[AK2400]
PLL SYNTH部 外 部 接 続 回 路 推 奨 例
RFOUT
Loop Filter
AK2400
R3
100pF
REFIN
CP
R2'
C1
R2
100pF 18Ω
18Ω
VCO
C3
18Ω
VREF1
220nF
C2
SWIN
CPZ
BIAS3
27kΩ
RFINP
100pF
100pF
51Ω
RFINN
Figure 17 PLL SYNTH部 外部接続回路推奨例
CPZ端子はファーストロックアップ機能を使用しない場合も、必ずR2,C2中間ノードに接続する
必要があります。詳細は7.ループフィルタ接続図を参照してください。
ファーストロック時はR2とR2’が内部スイッチにより並列に接続されます。ファーストロック時
のLoop帯域及びフェーズマージンの計算はR2とR2’の並列抵抗値で計算してください。(内部ス
イッチのON抵抗は150Ω:参考値)
1. PVDD、CPVDD
PVDD
100pF
0.01F
10F
0.01F
10F
CPVDD
100pF
LSI
Figure 18 PVDD, CPVDD 外部接続回路推奨例
014008989-J-01
39
2015/4
[AK2400]
2. VREF1
VREF1
*R
C
VREF2
C: 220nF±10%
LSI
*R:100
*R の挿入で、1stMixer のノイズ耐性の向上が期待できます。
Figure 19 VREF1 外部接続回路推奨例
3. REFIN
C
REFIN
C:100pF±10%
LSI
Figure 20 REFIN 外部接続回路推奨例
4. RFINP、RFINN
RFINP
VCO Output
RFINN
LSI
素子値は外部接続回路推奨例をご参照ください。
Figure 21 RFINP, RFINN 外部接続回路推奨例
5. BIAS3
BIAS3
R
LSI
R: 22 ~ 33k
Figure 22 BIAS3 外部接続回路推奨例
014008989-J-01
40
2015/4
[AK2400]
1st MIXER部 外 部 接 続 回 路 推 奨 例
Figure 23 1st MIXER部 外部接続回路推奨例
注1)
注2)
注3)
注4)
パッケージ裏面中央の露出パッド(Exposed Pad)は VSS に接続してください。
IFOUTP, IFOUTN 端子にはインダクタを介して電源供給が必要です。
RF 入力、IF 出力部のインピーダンスマッチング回路は使用周波数毎に調整が必要です。
1st Mixer を使用しない場合には、各ピンを以下の通り終端する事を推奨します。
こ の 時 、 1st MIXER の 各 レ ジ ス タ 設 定 は 、 ア ド レ ス 0x0A に 存 在 す る 、 {BSSEL_FMIX} 、
{PDFSTMIX_N}、 {FMIX_HV}、 {FMIX_IP3}の4つに全て”0”を設定する事を推奨します。
ピン番号
1
2
3
4
5
53
54
55
56
014008989-J-01
ピン名称
RFIN
AVSS1
IFOUTP
IFOUTN
MIXVDD
BIAS2
BIAS1
LOINP
LOINN
ピンの終端条件
OPEN
VSS
OPEN
OPEN
VSS
VSS
VSS
OPEN
OPEN
41
2015/4
[AK2400]
・RF入力端子整合
信号入力端子は、ハイパスフィルタ構成にて整合を取ることが可能です。50系において、弊社評価
基板を使用した整合回路を以下に示します。
Figure 24 RF入力整合回路
RF Input Frequency [MHz]
70
160
300
600
900
C1 [pF]
82
39
18
18
18
L1 [nH]
200
100
33
33
33
L2 [nH]
-
・LO入力端子整合
LO入力端子は10MHz < LO入力周波数 < 2000MHzにおいて抵抗整合が可能です。50系において、弊
社評価基板を使用した整合回路を以下に示します。
Figure 25 LO入力整合回路
014008989-J-01
42
2015/4
[AK2400]
・IF出力端子整合
IF出力端子は、ローパスフィルタ構成とバラン素子にて整合を取ることが可能です。IFOUTN、IFOUTP
端子への電源供給はバラン素子のセンタータップを介して行います。50系において、弊社評価基板
を使用した整合回路を以下に示します。
Figure 26 IF出力整合回路
IF Output Frequency [MHz]
29.25
46.35
50.85
58.05
Rload [k]
2.2
2.2
2.2
2.2
L3/L4 [nH]
1800
1000
1000
1000
C4 [pF]
6
3.3
2.4
1.6
C5 [pF]
-
・LCによる整合素子
Figure 27 LCによる整合素子
LCを用いた整合回路を示します。AK2400の1st Mixerはオープンドレイン出力構成で、RL1 + RL2が出
力負荷抵抗となります。C11、L11はローパスフィルタを、C12、L12はハイパスフィルタを構成して
おり、C13はDCカット容量、L13はRFチョークです。IFOUTP、IFOUTN端子への電源供給は、L11, L12,
L13を介して行います。
014008989-J-01
43
2015/4
[AK2400]
L11, C11, L12, C12を適切に選択することによって、IFOUTP、IFOUTN端子の差動電圧をシングル電
圧に変換することができます。また、差動間インピーダンスRL1 + RL2は、シングル出力端子の終端抵
抗Roに変換されます。
L11, C11, L12, C12は、IF出力周波数をfIFとすると以下の式より導出可能です。
C11  C12 
L11  L12 
1
2π * f IF * RL1  RL2 * RO
RL1  RL2 * RO
2π * f IF
50系においてIF出力周波数 = 50MHz、出力負荷抵抗 = 2.2kとした場合、計算値は以下のようになりま
す。
C11  C12 
1
 9.6pF
2π * 50 *10^6* 2.2 *10^3* 50
L11  L12 
2.2 *10^3* 50
 1056nH
2π * 50 *10^6
L13, C13はシングル出力側から見たIF出力周波数でのインピーダンスに影響を与えない、大きな値を
使用してください。ただし、L13, C13を用いてインピーダンス整合を調整することも可能です。
50系においてIF出力周波数 = 50MHz、出力負荷抵抗 = 2.2kとした場合、まずL13 = 2200nH、
C13=1000pFを付けます。補正が必要な場合は、L13, C13の値を小さくして調整してください。
これらの計算により導出された値は、部品や実装基板の寄生分などの影響で補正が必要になる場合が
あります。ご使用になる際は十分な評価を実施した上で値を決定してください。
50系において、弊社評価基板を使用した整合回路素子値を以下に示します。
IF Output Frequency [MHz]
29.25
46.35
50.85
58.05
RL1/RL2 [k]
1.1
1.1
1.1
1.1
L11/L12 [nH]
1800
1000
1000
1000
C11/C12 [pF]
15
10
9.1
8.2
L13 [nH]
2200
2200
2200
2200
C13 [pF]
270
220
82
39
LCによる整合素子を使用する場合、IF出力周波数において差動間の位相と振幅のバランスが最適とな
るよう素子値を決定します。RF入力周波数及びLO入力周波数がIF出力周波数から離れている場合に
は、RF入力周波数及びLO入力周波数まで差動間の位相と振幅のバランスが優れたバラン素子を使用す
ることで低い端子間リークを実現できます。
014008989-J-01
44
2015/4
[AK2400]
2nd IF部 外 部 接 続 回 路 推 奨 例
1)電源安定化容量
電源に含まれるリップル、ノイズ等を除去するため、VDD-VSS端子間に下図の様にコンデンサを接
続してください。コンデンサは両端子間の最短距離に配置すると効果的です。
41
DVDD
C1=100pF
C1
C3
C2
C2=0.1F
C3=10F (Electrolytic cap)
15
AVDD
C1
C3
C2
Figure 28 DVDD, AVDD 外部接続回路推奨例
2)AGND安定化容量
AGNDOUT,AGNDIN端子には、VSSとの間に1uF以上のコンデンサを接続し、AGND信号の安定化
を図るようご推奨いたします。コンデンサはできるだけ各端子の近くに配置してください。
18
AGNDIN
17
AGNDOUT
C
AVSS
C=1F (Electrolytic capacitor)
C
AVSS
LSI
Figure 29 AGNDIN, AGNDOUT 外部接続回路推奨例
3)BIAS4出力
19
4
R1
R1=47kΩ±1%
AVSS
LSI
Figure 30 BIAS4 外部接続回路推奨例
014008989-J-01
45
2015/4
[AK2400]
4)Noise Amp
下図のようにバンドパスフィルタを構成できます。定数設定は、式(1)~(3)に従ってください。
24
NAMPO
C1=0.47uF
C2
C2=C3=C=220pF
R3
R1 C1
C3
_
+
23
NAMPI
R1=10k
R2
Noise Amp
R2=5.6k
AVSS
(1) f 0 
1
R3=150k
LSI
2π R3 ( R1 // R2 )C2
(2) Gv 
R3
2 R1
(3) Q 2 
R3
4( R1 // R2 )
Figure 31 NAMPO, NAMPI 外部接続回路推奨例
5)NRECTO出力
ノイズ検出立上り時間は、C1=0.1μFと内部抵抗75kΩとの時定数に比例します。
25
NRECTO
C1
C1=0.1F
AVSS
LSI
Figure 32 NRECTO 外部接続回路推奨例
6)RSSIOUT出力
26
RSSIOUT
C1
R1
R1=51kΩ
AVSS
LSI
C1=1000pF
Figure 33 RSSIOUT 外部接続回路推奨例
014008989-J-01
46
2015/4
[AK2400]
7)Discriminator出力
20
PDOUT
C1=1000pF
R1
C1
R2
21
R1=220k
DISCOUT
R2=1M
LSI
Figure 34 Discriminator 外部接続回路推奨例
8)3逓倍回路
9
C3
TRIOUT
C2
C1
8
C4
L1
LO2NDIN
L2
C5
2nd LO_INPUT
C1=56pF,C2=470pF,C4=51pF,L1=L2=220nH for 45.9MHz
LSI
C1=43pF,C2=390pF,C4=43pF,L1=L2=220nH for 50.4MHz
C1=30pF,C2=270pF,C4=33pF,L1=L2=220nH for 57.6MHz
C3=3pF
C5=100pF
Figure 35 3逓倍回路 外部接続回路推奨例
9)VREFA出力
VREFA出力信号の安定化のため、VREFA端子にはAVSSとの間に220nFのコンデンサを接続してく
ださい。
16
VREFA
C1
C1=220nF
AVSS
LSI
Figure 36 VREFA 外部接続回路推奨例
014008989-J-01
47
2015/4
[AK2400]
10) DETO/SDATAOUT出力
レジスタ{SDATAOUT_OE}を”0”に設定した場合、DETO信号が出力されます。この時、オープンドレイ
ン出力となります。レジスタ{SDATAOUT_OE}を”1”に設定した場合、SDATAOUT信号が出力されます。
この時、CMOS出力となり、高レベル出力電圧はDVDDとなります。
DVDD
38
DETO/SDATAOUT
R1
R1=100k
LSI
Figure 37 DETO/SDATAOUT 外部接続回路推奨例
014008989-J-01
48
2015/4
[AK2400]
パッケージ
□
マーキング
AK2400(a)
XXXXXXX(b)
●(c)
a: Product number : AK2400
b: Date code
: XXXXXXX
c: 1 pin marking : ●
d: Style
: QFN
e: Number of pins : 56
Figure 38 マーキング図
□ □ パッケージ外形図 56pin-QFN (8mm*8mm, 0.5mm pitch)
Figure 39 パッケージ外形図
014008989-J-01
49
2015/4
[AK2400]
改訂履歴
Date (Y/M/D)
14/10/23
15/04/23
Revision
00
01
014008989-J-01
Reason
初版
仕様変更
Page
Contents
20, 28
仕様追加
15
注記追加
22, 24, 35
Mode1を設定禁止に変更
PGA0 + 2nd Mixer部の入力周波数のTyp.を
FLO±0.45MHzに拡張
周波数オフセット調整機能を使用する場合に
は、DITH=0 (OFF)に設定して下さい
50
2015/4
[AK2400]
重要な注意事項
0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様につきましては、
本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に掲
載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊社およ
び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。お客
様の機器設計において当該情報を使用される場合は、お客様の責任において行って頂くとともに、当該
情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものではありま
せん。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、各種
安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ
重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用されるこ
とを意図しておらず、保証もされていません。そのため、別途弊社より書面で許諾された場合を除き、
これらの用途に本製品を使用しないでください。万が一、これらの用途に本製品を使用された場合、弊
社は、当該使用から生ずる損害等の責任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合がありま
す。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害されること
のないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設計を行うことを
お願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他
軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居住者に提
供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、必要な手続を行
ってください。本製品および本書記載の技術情報を国内外の法令および規則により製造、使用、販売を
禁止されている機器・システムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せください。本
製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令
を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法令を遵守しないこ
とにより生じた損害に関して、弊社は一切の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場合はお
客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じます。
014008989-J-01
51
2015/4
関連製品
Part#
Discription
Mixer
100MHz~900MHz 高線形性ダウンコンバージョンミキサー
AK1220
AK1222
100MHz~900MHz 低消費電流ダウンコンバージョンミキサー
100MHz~900MHz 低ノイズ、高線形性ダウンコンバージョンミキサー
AK1224
AK1228
10MHz~2GHz アップダウンコンバージョンミキサー
0.7GHz~3.5GHz 高線形性ダウンコンバージョンミキサー
AK1221
3GHz~8.5GHz 高線形性ダウンコンバージョンミキサー
AK1223
PLL Synthesizer
20MHz~600MHz 低消費電流 Fractional-N 周波数シンセサイザ
AK1541
AK1542A 20MHz~600MHz 低消費電流 Integer-N 周波数シンセサイザ
400MHz~1.3GHz 低消費電流 Fractional-N 周波数シンセサイザ
AK1543
AK1544
400MHz~1.3GHz 低消費電流 Integer-N 周波数シンセサイザ
60MHz~1GHz Fractional-N 周波数シンセサイザ
AK1590
AK1545
0.5GHz~3.5GHz Integer-N 周波数シンセサイザ
0.5GHz~3GHz 低Phase Noise Integer-N 周波数シンセサイザ
AK1546
AK1547
0.5GHz~4GHz Integer-N 周波数シンセサイザ
1GHz~8GHz 低Phase Noise Integer-N 周波数シンセサイザ
AK1548
IFVGA
100~300MHz アナログ制御方式 可変ゲインアンプ
AK1291
integrated VCO
AK1572
690MHz~4GHz Frac.-N PLL/VCO内蔵ダウンコンバージョンミキサー
AK1575
690MHz~4GHz Frac.-N PLL/VCO内蔵アップコンバージョンミキサー
IF Reciever (2nd Mixer + IF BPF + FM Detector)
帯域可変IFBPF内蔵 FM検波LSI
AK2364
AK2365A 帯域可変IFBPF内蔵 IFIC
Analog BB for PMR/LMR
AK2345C CTCSS用エンコーダ/デコータ
AK2360/
周波数反転方式(3.376kHz/3.020kHz)秘話LSI
AK2360A
AK2363
MSKモデム/DTMFレシーバ搭載LSI
AK2346B 0.3-2.55/3.0kHz アナログ音声フィルタ、
AK2346A エンファシス、コンパンダ、秘話回路、MSKモデム内蔵LSI
0.3-2.55/3.0kHzアナログ音声フィルタ、
AK2347B
エンファシス、コンパンダ、秘話回路、CTCSSフィルタ内蔵LSI
Function IC
8-bit 8ch 電子ボリューム
AK2330
AK2331
8-bit 4ch 電子ボリューム
Comments
IIP3:+22dBm
IDD:2.9mA
NF:8.5dB, IIP3:+18dBm
3V動作対応, NF:8.5dB
IIP3:+25dBm
IIP3:+13dB, NF:15dB
IDD:4.6mA
IDD:2.2mA
IDD:5.1mA
IDD:2.8mA
IDD:2.5mA
16-TSSOPパッケージ
規格化位相雑音:-226dBc/Hz
5V動作対応
規格化位相雑音:-226dBc/Hz
ダイナミックレンジ:30dB
IIP3:24dBm,
[email protected]
IIP3:24dBm,
[email protected]
帯域可変:10kHz ~ 4.5kHz
帯域可変:7.5kHz ~ 2kHz
24-VSOPパッケージ
8-SONパッケージ
24-QFNパッケージ
24-VSOPパッケージ
24-QFNパッケージ
24-VSOPパッケージ
各ch毎の基準電圧設定が可能
各ch毎の基準電圧設定が可能
上記情報は、予告なく変更することがあります。ご使用を検討の際には、上記情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確
認ください。
2015/4
Similar pages